KR101052241B1 - 보텀 게이트형 박막 트랜지스터, 그 제조방법 및 표시장치 - Google Patents

보텀 게이트형 박막 트랜지스터, 그 제조방법 및 표시장치 Download PDF

Info

Publication number
KR101052241B1
KR101052241B1 KR1020097013547A KR20097013547A KR101052241B1 KR 101052241 B1 KR101052241 B1 KR 101052241B1 KR 1020097013547 A KR1020097013547 A KR 1020097013547A KR 20097013547 A KR20097013547 A KR 20097013547A KR 101052241 B1 KR101052241 B1 KR 101052241B1
Authority
KR
South Korea
Prior art keywords
insulating film
oxide semiconductor
electrode
thin film
bottom gate
Prior art date
Application number
KR1020097013547A
Other languages
English (en)
Other versions
KR20090089444A (ko
Inventor
료 하야시
노부유키 카지
히사토 야부타
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20090089444A publication Critical patent/KR20090089444A/ko
Application granted granted Critical
Publication of KR101052241B1 publication Critical patent/KR101052241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Abstract

기판(1) 위에, 게이트 전극(2)과, 게이트 절연막으로서의 제1의 절연막(3)과, 채널층으로서의 산화물 반도체층(4)과, 보호층으로서의 제2의 절연막(5)과, 소스 전극(6)과, 드레인 전극(7)을 갖는 보텀 게이트형 박막 트랜지스터가 설치되고, 산화물 반도체층(4)은, In, Zn 및 Sn으로 구성된 군으로부터 선택된 적어도 하나를 포함한 산화물이며, 제2의 절연막(5)은, 산화물 반도체층(4)과 접하도록 형성된 아모포스 산화물 절연체를 포함하며, TPD(temperature programmed desorption) 질량분석법에 의해 산소로서 관측되는 탈리 가스를 3.8 ~ 1019molecules/cm3이상 함유한다.
박막 트랜지스터, 산화물 반도체층, 탈리 가스, 에칭 스토퍼

Description

보텀 게이트형 박막 트랜지스터, 그 제조방법 및 표시장치{BOTTOM GATE TYPE THIN FILM TRANSISTOR, METHOD OF MANUFACTURING THE SAME, AND DISPLAY APPARATUS}
본 발명은, 보텀 게이트형 박막 트랜지스터, 보텀 게이트형 박막 트랜지스터의 제조 방법 및 표시장치 등의 전기 광학 장치에 관한 것이다. 특히, 본 발명은 에칭 스토퍼(etching stopper)로서의 절연막이 설치된 보텀 게이트형 박막 트랜지스터, 보텀 게이트형 박막 트랜지스터의 제조 방법 및 표시장치에 관한 것이다.
최근, ZnO를 주성분으로서 함유한 투명 전도성 산화물 다결정 박막을 채널층으로서 사용한 박막 트랜지스터(TFT)의 개발이 활발히 행해지고 있다(일본국 공개특허공보 특개2002-76356호 및 미국공개특허공보 US 2006/244107 A1 참조).
상기 박막은, 저온에서 형성될 수 있고 또 가시광에 투명하기 때문에, 플라스틱판이나 필름 등의 기판 위에 플렉시블 투명 TFT를 형성하는 것이 가능하다.
한층 더, ZnO 등을 사용한 투명 반도체를 갖는 박막 트랜지스터가, 매트릭스 표시장치를 구성하는 것이 개시되어 있다(미국특허 제6,563,174호).
미국특허 제6,563,174호에서는, 산화물 반도체 상의 소스 전극 및 드레인 전극이 드라이 에칭에 의해 형성 가능한 것이 개시되어 있다.
비특허문헌 Nature, 488, 432, (2004)에는, 인듐, 갈륨, 아연, 및 산소로 이 루어지는 투명 아모포스 산화물 반도체막(a-IGZO)을 TFT의 채널층으로서 사용하는 기술이 개시되어 있다
한층 더, 실온에서 폴리에틸렌 테레프탈레이트(polyethylene terephthalate;PET) 필름 등의 기판 위에 양호한 전계 효과 이동도 6~9cm2V-1s-1을 지닌 플렉시블하고 투명한 TFT를 형성하는 것이 가능하다고 개시되어 있다.
한층 더, NIKKEI MICRODEVICES 2006년 2월호 74쪽의 테이블 2에는, a-IGZO를 TFT의 채널층으로서 사용한 박막 트랜지스터를 이용해서 플렉시블 전자 페이퍼로서 동작을 확인했다는 것이 기재되어 있다.
또한, 반도체층 상의 소스/드레인 전극의 형성법으로서, 보텀 게이트형 박막TFT에 있어서 반도체층 위에 에칭 스토퍼층을 설치하여, 소스 전극 및 드레인 전극간의 리크 전류를 줄이는 구성이 개시되어 있다(미국특허 제5,403,755호 및 미국공개특허공보 US 2006/054888 A1).
미국특허 제6,563,174호에는, ZnO를 주성분으로 한 투명 산화물 반도체를 갖는 보텀 게이트형 박막 TFT에 있어서, 산화물 반도체 상의 소스 전극 및 드레인 전극이 드라이 에칭에 의해 형성 가능한 것이 개시되어 있다. 또한, 미국특허 제6,563,174호에는, 보텀 게이트형 박막 TFT에 있어서 실용상 필수가 되는 보호막을 플라즈마 CVD법(P-CVD법)에 의해 질화 실리콘 박막으로서 형성하는 것이 개시되어 있다.
미국특허 제6,563,174호를 제외한 대부분의 종래기술에 있어서, 소스 전극 및 드레인 전극은 리프트 오프(lift-off)법에 의해 형성되어 있다.
리프트 오프법에 의하면, 리프트 오프된 전극막의 작은 조각이 재부착하는 등의 문제가 발생하기 때문에, 대면적의 TFT를 높은 수율로 제작하는 것이 어렵다.
산을 이용한 웨트 에칭에 의한 소스 전극 및 드레인 전극의 형성은, 전극재료가 금속 또는 투명 산화물 도전체여도, ZnO를 주성분으로 한 산화물 반도체가 산에 영향받기 쉽고 에칭 스피드가 높기 때문에, TFT의 설계상 어렵다.
사실상, 소스 전극 및 드레인 전극은 드라이 에칭 공정에 의해서만 형성된다.
그렇지만, ZnO을 주성분으로 한 산화물 반도체에서는, 산소 결함이 발생하기 쉽고 캐리어 전자가 다수 발생해 쉽기 때문에, 소스 전극 및 드레인 전극의 에칭 공정에 있어서 산화물 반도체층이 손상될 수가 있다.
또한, 이 에칭에 의한 반도체층에의 손상을 줄이기 위해서 보호층을 에칭 스토퍼층으로서 설치하는 방법이 있지만, 보호막 형성시에 있어서도, 산화물 반체층이 손상되어서 오프 전류가 커져 버린다.
이 때문에, 온/오프비가 양호한 TFT 특성을 안정적으로 실현하는 것이 어렵다고 하는 문제가 있다.
따라서, 본 발명은, 산화물 반도체를 사용한 보텀 게이트형 박막 트랜지스터에 있어서, 소스 전극 및 드레인 전극을 에칭 공정에 의해 형성 가능하게 해서 양산성이 우수한 프로세스를 가능하게 하는 것을 목적으로 한다.
또한, 본 발명은 오프 전류를 최소화한 양호한 트랜지스터 특성을 갖는 박막 트랜지스터를 제공하는 것도 목적으로 한다.
상술한 문제를 해결하기 위해서, 본 발명은, 기판(1) 위에, 게이트 전극(2)과, 게이트 절연막으로서의 제1의 절연막(3)과, 채널층으로서의 산화물 반도체층(4)과, 보호층으로서의 제2의 절연막(5)과, 소스 전극(6)과, 드레인 전극(7)을 갖는 보텀 게이트형 박막 트랜지스터의 제조방법에 관한 것으로서,
상기 기판 위에, 상기 게이트 전극을 형성하는 공정과,
상기 제1의 절연막 및 상기 산화물 반도체층을 이 순서대로 형성하는 공정과,
상기 제1의 절연막 및 상기 산화물 반도체층을 패터닝하는 공정과,
상기 제2의 절연막을 스퍼터링법에 의해 산화성 가스가 포함되는 분위기에서 형성하는 공정과,
상기 산화물 반도체층의 채널 영역의 적어도 일부를 덮도록 상기 제2의 절연막을 패터닝하는 공정과,
상기 소스 전극 및 상기 드레인 전극을 형성하는 공정과,
상기 제2의 절연막을 에칭 스토퍼로서 사용하여 상기 소스 전극 및 상기 드레인 전극을 패터닝하는 공정을 포함하며,
상기 제2의 절연막을 형성하는 공정은,
스퍼터링 타겟으로서 Si 및 Al을 적어도 하나 포함하는 산화물과,
10vol%이상 50vol%이하의 산소를 함유하는 스퍼터링 가스를 사용하는 것을 특징으로 한다.
또한, 본 발명은 상기한 보텀 게이트형 박막 트랜지스터의 제조방법으로 제조된 보텀 게이트형 박막 트랜지스터에 관한 것으로서,
상기 산화물 반도체층은, In, Zn 및 Sn 중 적어도 하나를 포함하는 산화물로 구성된 것을 특징으로 한다.
그리고, 본 발명은, 화소 전극(618)을 갖는 전기 광학 소자와, 상기한 보텀 게이트형 박막 트랜지스터를 구비하는 표시장치에 관한 것으로서,
상기 화소전극은 상기 보텀 게이트형 박막 트랜지스터의 소스 전극(616) 및 드레인 전극(617) 중의 하나에 접속되는 것을 특징으로 한다.
본 발명에 의하면, 소스 전극 및 드레인 전극을 에칭에 의해 형성하는 것이 가능해서, 양산성이 우수하고 오프 전류를 최소화한 트랜지스터 특성을 갖는 박막 트랜지스터를 제공할 수 있게 된다.
본 발명의 그 외의 특징들은 첨부도면을 참조하면서 이하의 예시적인 실시 예로부터 밝혀질 것이다.
도 1은 에칭 스토퍼로서 기능하는 제2의 절연막을 갖는 역스태거형 TFT의 구조를 나타내는 도면이다.
도 2는 저저항 n형 실리콘 기판 상의 열산화막 실리콘 게이트 절연막을 이용한 역스태거형 TFT의 구조를 나타내는 도면이다.
도 3은 도 2에 나타낸 역스캐거형 TFT를 제작할 때의 전형적인 전류-전압 특성을 나타내는 그래프이다.
도 4는 TPD에 의해 측정된 제2의 절연막의 산소 탈리 데이터의 예를 나타내는 그래프다.
도 5는 TPD에 의해 측정된 아모포스 SiOx로부터의 산소 탈리량과 형성 분위기로서 Ar에 포함되는 O2 가스의 농도와의 관계를 도시한 그래프이다.
도 6은 본 발명의 일 실시예로서의 표시장치의 일례의 단면도다.
도 7은 본 발명의 일 실시예로서의 다른 표시장치의 예의 단면도다.
도 8은 유기 EL 소자와 박막 트랜지스터를 포함한 화소를 이차원적으로(2차원 상태로) 배치한 표시장치의 구조를 도시한 도면이다.
도 9는 역스태거(보텀 게이트)형 MISFET 소자에 있어서의 Von과 산화물 반도체의 전도도와의 관계를 도시한 그래프이다.
도 10은 도 2에 나타낸 구조를 갖는 9개의 TFT를 제작하고, 그들의 TFT 특성을 측정했을 때의 9개의 TFT의 전달 특성을 나타내는 그래프다.
도 11은 보호막을 갖는 역스태거형 TFT의 구조를 나타내는 도면이다.
도 12는 도 11에 나타낸 구조를 갖는 9개의 TFT를 제작하고, 그들의 TFT의 특성을 측정했을 때의 9개의 TFT의 전달특성을 나타내는 그래프다.
이하, 첨부된 도면을 참조해서 본 발명을 실시하기 위한 최선의 실시 예에 관하여 설명한다.
본 실시예의 박막 트랜지스터(TFT)에 있어서는, 게이트 절연막 재료로서 아모포스 SiOx를 사용한다. 또한, 스퍼터링법에 의해 아모포스 산화물 절연체인 Al203와 a-SiOxNy을 형성하는 것도 가능하다.
박막 트랜지스터의 채널층으로서는, ZnO나 In, Zn, 및 0을 포함한 산화물 반도체를 사용하는 것이 바람직하다.
채널층은, In, Zn, 및 0과, 그 외에 Ga, Al, Fe, Sn, Mg, Ca, Si, 및 Ge 중 의 적어도 하나를 함유한다. 또, 그 전도율이 10-3S/cm 이상 10-7S/cm 이하인 아모포스 산화물을 사용하는 것이 바람직하다.
도 1은, 박막 트랜지스터의 일례로서, 보호막이 에칭 스토퍼로서 기능하는 보텀 게이트 구조의 구성을 나타내는 단면도다.
기판(1) 위에 게이트 전극(2)을 설치하고, 한층 더 그 위에 제1의 절연막(3), 채널층으로서의 산화물 반도체층(4), 제2의 절연막(5), 소스 전극(6), 및 드레인 전극(7)을 설치한다.
산화물 반도체층(4)으로서 In, Zn, 및 0을 포함한 아모포스 산화물을 사용할 경우, 실온에서 제작할 수 있으므로, 절연막이 스퍼터링법을 사용하면, 모든 막형성 공정을 실온에서 수행할 수 있다. 또한, 기판으로서, 플라스틱 기판이나 플라스틱 필름 등을 사용할 수도 있다.
산화물 반도체층(4)을 패터닝하여 채널 영역을 형성한다. 그 후, 제2의 절연막(5)인 아모포스 산화물 절연층을 산화성 가스가 포함된 분위기에서 형성한다.
보호층인 제2의 절연막(5)을 산화물 반도체의 저항이 낮게 되지 않도록 형성함으로써, ZnO를 주성분으로 한 산화물 반도체의 산소 결함의 생성을 억제함으로써, 캐리어 전자가 다수 발생해서, 오프 전류가 커지는 것을 막을 수 있다.
제2의 절연막(5)을 CF4가스를 이용해서 드라이 에칭에 의해 패터닝한 후, 소스 전극(6) 및 드레인 전극(7)으로서 ITO, IZO 등의 투명 도전성 산화막을 형성한다.
에칭 스톱층으로서 기능하는 제2의 절연막이 채널 영역을 보호하고 있기 때문에, 소스 전극 및 드레인 전극을 드라이 에칭뿐만 아니라 웨트 에칭으로도 패터닝할 수 있다.
제2의 절연막이, 이상적으로는 채널 영역의 전체를 덮는 것이, 에칭시에 상기 소스 전극 및 드레인 전극을 보호하는 관점에서는 바람직하다. 그렇지만, 에칭 조건이나 에칭 시간에 따라, 제2의 절연막에의 데미지가 실질적으로 특성을 크게 저하시키지 않을 경우에는, 제2의 절연막을 반드시 채널 영역의 전체를 덮도록 설치하지 않아도 된다. 이 경우에는, 제2의 절연막을 채널 영역의 일부를 덮도록 형성해도 된다.
소스 전극 및 드레인 전극으로서는, Ni, Cr, Rh, Mo, Nd, Ti, W, Ta, Pb, Al 등의 금속이나 이것들을 포함한 합금 또는 실리사이드도 사용할 수 있다.
도 2는, 저저항 n형 결정 실리콘을 게이트 전극과 기판(1)으로 해서, 열산화 실리콘 절연막(2)을 사용한 보텀 게이트 역스태거형 TFT의 구성을 나타낸다.
제2의 절연막의 형성 조건이 산화물 반도체를 사용할 때에 TFT 특성에 어떤 영향을 줄지를 도 2의 구성을 사용해서 검토했다.
산화물 반도체(4)로서 아모포스 InGaZnO를 형성했다. 소스 전극(6) 및 드레인 전극(7)을 Ti/Au/Ti의 적층구조로서 증착하고, 리프트 오프에 의해 형성했다.
제2의 절연막이 없을 경우, 여기에서는 TFT:A를 완성했다.
그 후에, 제2의 절연막이 되는 아모포스 SiOx를 타겟으로 해서, SiO2 및 스 퍼터링 가스로서 100%-Ar 가스를 사용해서 스퍼터링법에 의해 100nm 아모포스 SiOx을 형성했다.
소스 전극(6) 및 드레인 전극(7) 위에 웨트 에칭에 의해 콘택홀을 형성해서, 제2의 절연막을 갖는 TFT:B을 완성했다.
도 3은, 상술한 방법으로 제작된 TFT:A와 TFT:B의 전형적인 전류-전압 특성을 나타내는 그래프다.
TFT:A에서는 오프 전류를 최소화하고 온/오프비가 양호한 TFT 특성을 나타낸다. 그러나, 일반적인 산화막 절연층이라고 생각되는 아모포스 SiOx를 제2의 절연막으로서 형성한 TFT:B에서는, 게이트 전압이 -20V이어도, 오프 전류를 나타내지 않는다.
이 원인은, 제2의 절연막 형성시에 산화물 반도체층의 환원 또는 산화물 반도체층에 있어서의 산소결함의 생성이라고 생각된다.
그 이유는 ZnO를 주성분으로 한 산화물 반도체에서는, 산소결함이 생기기 쉽고, 또 캐리어 전자가 다수 발생하기 쉽기 때문이다.
또한, 도 3에서는, 제2의 절연막 형성방법으로서 스퍼터링법을 사용한 결과를 나타낸다. P-CVD법에 의해 아모포스 SiOx 또는 아모포스 SiNy을 제2의 절연막으로서 형성하는 경우에는, 온/오프비가 여전히 만족스럽지 않다.
그 결과, TFT는 사실상 TFT로서 동작하지 않게 된다.
이것은 산화물 반도체가, 수소에 대하여 대단히 민감하기 때문에, 산화물 반 도체의 제2의 절연막에 접하는 부분의 저항이 매우 낮아지는 것을 의미한다.
이하에 본 발명의 주된 부분인 산화성 가스가 포함되는 분위기에서 형성되는 제2의 절연막에 대해서 상세히 설명한다.
(제2의 절연막에 대해서)
구체적으로는, 스퍼터링법에 의해 타겟으로서 SiO2을 사용하고 스퍼터링 가스로서 O2가스와 Ar가스의 혼합 가스(이하 O2/Ar 혼합 가스라고 한다)를 사용해서 제2의 절연막을 형성해서 아모포스 산화물 절연층을 형성할 수 있다.
O2/Ar 혼합비는 [O2가스 유량(SCCM)]/[(O2 가스 유량(SCCM))+(Ar 가스 유량 (SCCM))](vol％)로서 표시된다. O2/Ar 혼합 가스의 효과는 O2/Ar 혼합비가 10 vol％이상, 더 바람직하게는 50vol%일 때 인식되었다.
O2/Ar 혼합비가 50vol％일 때, 제2의 절연막(5)을 형성하지 않은 경우에는, 양호한 오프 전류 특성이 취득되었던 거의 모든 산화물 반도체 조건에서 양호한 오프 전류특성을 얻었다
제2의 절연막으로서의 아모포스 SiOx의 산소 함유량의 측정법으로서, TPD를 들 수 있다.
시료에 의존해서, 기판 표면에 접촉시킨 열전쌍의 온도의 수10℃로부터 400℃정도에 걸쳐서, 박막 중에 존재하는 산소의 탈리 피크가 관측된다.
본 발명에 있어서, TPD에 의해 측정되었을 때 제2의 절연막으로서의 아모포 스 SiOx로부터 산소가, 거의 400℃에서 탈리되었다.
기판표면에 접촉시킨 열전쌍의 정량 분석에 사용한 측정 온도의 범위는, 50℃ 내지 800℃였다.
탈리한 가스가 O2 +에 해당하는 질량수(m/z)32의 이온강도로부터 산소로서 식별되었다.
도 4는, TPD에 의해 측정된 산소 탈리 데이터의 예를 나타내는 그래프다.
이렇게 해서 취득되었던 제2의 절연막으로서의 아모포스 SiOx로부터 탈리된 산소량은, 형성 분위기 중의 산소농도에 비례했다.
도 5는, TPD에 의해 측정된 아모포스 SiOx로부터 탈리된 산소량과 형성 분위기로서의 Ar에 포함된 O2 가스 농도와의 관계를 나타내는 그래프다.
투명 산화물 반도체를 사용한 TFT의 제2의 절연막에 관한 연구 및 개발을 정력적으로 진행시킨 결과, 아모포스 SiOx의 스퍼터링 가스(스퍼터링 막형성 가스라고도 한다)로서 O2가스와 Ar가스와의 혼합 가스(이후 O2/Ar 혼합 가스라고 한다)를 사용하는 것을 알아냈다.
한층 더, 그 혼합비(혼합 가스비라고도 한다)가 10vol％이상이었을 때, 산화물 반도체의 산소결함의 생성을 억제함으로써, 캐리어 전자가 다수 발생해서, 오프 전류가 커져 버리는 것을 방지할 수 있다는 것을 알아냈다.
이 산소결함의 생성의 억제 효과를 갖는 아모포스 SiOX이, TPD에 의해 3.8×1019molecules/cm3이상의 산소를 막 중에 함유하고 있다는 것을 알아냈다.
또한, 보다 프로세스 마진이 넓고 보다 안정한 특성을 취득할 수 있는 형성 조건은, 스퍼터링 가스 중의 Ar가스와 O2가스의 합산에 대한 O2가스의 체적비 (O2/Ar혼합비)가 50vol％인 스퍼터링 가스를 사용했을 경우다. 예를 들면, 그러한 조건 하에서 산화물 반도체를 형성하면, 1.2×1020 molecules/cm3정도의 산소를 막 중에 함유하고 있다.
산소를 막 중에 함유하는 아모포스 SiOx는, 그 적층 프로세스 중에 의도하지 않은 가열(적층 프로세스 시에 투입 전력에 의한 온도상승)에 의해 또는 그 후의 프로세스에 의한 가열에 의해 산소를 방출하고, 산화물 반도체의 계면부분을 산화함으로써, 저저항화를 억제한다고 생각된다. 그 결과, 산화물 반도체의 산소결함 생성이 억제되고, 캐리어 전자가 다수 발생함으로써, 오프 전류가 증가하는 것을 방지할 수 있다고 생각된다.
본 발명의 발명자들의 지견에 의하면, 이 산소결함의 생성의 억제 효과를 갖는 아모포스 SiOx의 형성 조건에 있어서의 O2/Ar 혼합비는 상한이 없고, O2의 비가 100vol％인 경우에 있어서도, 산소결함의 생성을 효과적으로 억제할 수 있다. 그러나, O2/Ar 혼합비의 증가에 의해 막형성 속도가 감소하기 때문에, 생산성 및 비용의 면에서, 약 50vol％ 이하의 O2/Ar 혼합비를 사용하는 것이 바람직하다. 아모포스SiOx의 O2/Ar혼합비와 막형성 속도와의 관계는, 막형성 가스압력과 기판과 타겟 간 거리 등의 막형성 파라미터에도 의존하지만, 산소분압에 대하여 대단히 민감하다. 그 때문에, 통상은, 산소분압이 높은 형성 조건은 사용되는 것이 적다. 이 경우의 형성 조건에 있어서는, O2/Ar혼합비가 0vol％일 때의 막형성 속도를 기준값(100％)이라고 하면, O2/Ar혼합비가 10vol％ 및 50vol％일 때의 막형성 속도는 각각 77％ 및 39％이었다.
아모포스 SiOx를 제2의 절연막으로서 사용하여 TFT를 제작했다. TFT의 구성은 도 11에 나타낸 것과 같고, 산화물 반도체로서 아모포스 InGaZnO를 동일 조건 하에서 형성했다.
동시에, 동일 프로세스 조건 하에서 산화물 반도체 전도도 측정용 TEG 소자를 제작했고, 산화물 반도체층의 전도도를 측정했다.
TFT의 전달 특성 중의 하나인 Von은, 드레인 전류(Id)가 상승할 때의 게이트에 인가된 전압이다.
도 9는 Von과 산화물 반도체의 전도도와의 관계를 나타낸다.
산화물 반도체의 전도율과 Von과의 사이에는 강한 관계가 있다. 산화물 반도체의 전도율이 커지는 만큼, Von은 부(-)측으로 쉬프트한다. 한층 더 전도율이 커지 면, -40V 이하라도 Von이 보여지지 않게 된다.
이 결과로부터 분명한 것처럼, 제2의 절연막 형성시, 산화물 반도체의 전도율의 증가에 의해 오프 전류와 온 전류와의 경계를 나타내는 Von이 부(-)측으로 쉬프트해서 악화한다. 그 결과, 오프 전류 특성이 악화한다.
그 산화물 반도체의 전도율의 증가는 제2의 절연막의 형성 조건에 의해 억제된다.
그 억제 효과는, O2/Ar 혼합비가 10vol％ 이상인 경우에 인식되고, 3.8×1019molecules/cm3이상의 산소를 막 중에 함유하고 있다.
제2의 절연막으로서, O2/Ar 혼합비가 50vol％인 스퍼터링 가스를 사용해서 형성되고, 1.2×1020molecules/cm3의 산소를 막 중에 함유하는 아모포스 SiOx를 사용했다. 도 2의 구성을 갖는 9개의 TFT를 제작했고, 그들의 TFT 특성을 측정했다.
도 10은, 9개의 TFT의 전달 특성을 나타내는 그래프다. Von은, 거의 0V로 제어되고, 양호한 온/오프비를 나타내는 TFT를 얻었다.
상기의 설명에서는, 제2의 절연막이 아모포스 SiOx이지만, 제2의 절연막으로서의 아모포스 산화물 절연체로서, 아모포스 실리콘 옥시나이트라드(oxynitride)나 아모포스 알루미늄 산화물을 사용할 수도 있다.
또한, 상기에서는 제2의 절연막을 형성할 때의 산화성 가스로서 O2/Ar 혼합 가스를 사용한 경우를 설명했다. 그렇지만, 산화물 반도체의 전도도가 증가하지 않도록 제2의 절연막을 형성하는 것이 본질이므로, 산화성 가스는 산소에 한정되지 않는다.
게다가, 제2의 절연막으로서의 아모포스 산화물 절연체 중의 산소 함유량의 조건은 막형성장치에 따라 다를 가능성이 있다. 그렇지만, 막형성 파라미터를 변화시켜서 경향을 조사하는 경우에는, 본 발명의 유익한 효과를 달성하도록 산소 함유량을 조정할 수 있다. 그 막형성 파라미터로서는, 막형성 가스압력, 막형성시의 투입 전력, 막형성 온도, 기판-타겟 거리, 기판 또는 캐소드에의 바이어스 인가 등을 들 수 있다.
예를 들면, 박막 트랜지스터로서, 인듐, 갈륨, 및 아연의 조성비가 1:1:1인 아모포스 산화물 반도체층(a-IGZO 박막)을 대면적 막을 형성할 수 있는 스퍼터링법을 사용해서 형성한다.
이 아모포스 산화물 반도체층을, 도 1에 나타낸 구성을 갖는 박막 트랜지스터에 적용한다.
이렇게 함으로써, 트랜지스터의 온/오프비를 105이상으로 하는 것도 가능해 진다. 그때의 전계 효과 이동도는 1cm2V-1s-1이상이다.
이러한 효과에 의해, 산화물 반도체를 사용한 보텀 게이트형 박막 트랜지스터에 있어서 소스 전극 및 드레인 전극을 다양한 에칭 공정에 의해 형성할 수 있어, 양산성이 뛰어난 것이 된다.
또한, 오프 전류를 최소화한 양호한 트랜지스터 특성을 갖는 박막 트랜지스터를 제공할 수 있다.
상기의 설명에서는, ZnO를 주성분으로서 사용한 투명 산화물 반도체 다결정 박막 또는 미세결정을 포함한 ZnO를 주성분으로 하는 투명 산화물 반도체 박막을 사용한 경우를 설명하고 있다.
한층 더, In, Ga, Zn, 및 0을 포함하도록 구성되는 아모포스 산화물을 사용한 경우를 설명하고 있다. 그렇지만, 산화물 반도체층은 이것에 한정되지 않는다.
In, Ga, Zn, 및 0을 포함하도록 구성되는 아모포스 산화물 반도체층으로서는, Sn, In, 및 Zn의 적어도 1종류의 원소를 포함한 아모포스 산화물을 사용하는 것이 가능하다.
한층 더, 아모포스 산화물의 구성 원소의 적어도 일부로서 Sn을 선택할 경우, Sn 대신에, Sn1-xM4x(0 < x < 1, M4은, Sn보다 원자 번호가 작은 4족 원소, 즉 Si, Ge 및 Zr로부터 선택된다.)을 사용할 수도 있다.
또한, 아모포스 산화물의 구성 원소의 적어도 일부로서 In을 선택할 경우, In 대신에 In1-yM3y(0 < y < 1, M3은, Lu 또는 In보다 원자 번호가 작은 3족 원소, 즉 B, Al, Ga 및 Y로부터 선택된다.)을 사용할 수도 있다.
또한, 아모포스 산화물의 구성 원소의 적어도 일부로서 Zn을 선택할 경우, Zn 대신에 Zn1-zM2z(0 < z <1, M2은, Zn보다 원자 번호가 작은 2족 원소, 즉 Mg 및 Ca로부터 선택된다.)을 사용할 수도 있다.
이용 가능한 아모포스 재료는, Sn-In-Zn 산화물, In-Zn-Ga-Mg 산화물, In 산화물, In-Sn 산화물, In-Ga 산화물, In-Zn 산화물, Zn-Ga 산화물, Sn-In-Zn 산화물 등이다.
물론, 구성 재료의 조성비는 반드시 1:1일 필요는 없다. 또한, Zn 및 Sn은, 단독으로는 아모포스를 형성하기 어려운 경우가 있지만, In을 추가함으로써 아모포스 상을 형성하는 것이 쉬워진다.
예를 들면, In-Zn 산화물의 경우에는, 산소를 제외한 모든 원자에 대한 In 원자수의 비율이, 약 20at.% 이상인 조성으로 하는 것이 바람직하다.
Sn-In 산화물의 경우에는, 산소를 제외한 모든 원자에 대한 In 원자수의 비율이, 약 80at.%이상인 조성으로 하는 것이 바람직하다. Sn-In-Zn 산화물의 경우에는, 산소를 제외한 모든 원자에 대한 In 원자수의 비율이, 약 15at.%이상인 조성으로 하는 것이 바람직하다.
아모포스는, 측정 대상 박막에 입사각도 0.5도 정도의 저입사각에 의한 X선 회절을 행했을 경우에 명료한 회절 피크가 검출되지 않는 (즉, 할로(halo) 패턴이 관측된다) 것으로 확인할 수 있다.
본 실시예에 있어서, 상술한 재료를 전계 효과형 트랜지스터의 채널층에 사용할 경우에, 해당 채널층이 미세결정 상태의 구성 재료를 포함하는 것을 제외하는 것은 아니라는 점에 유념한다.
다음에, 상기 박막 트랜지스터의 출력 단자인 드레인을, 유기 또는 무기의 EL(electroluminescent) 소자, 액정소자 등의 표시 소자의 전극에 접속하는 것으 로, 표시장치를 구성할 수 있다.
이하에 표시장치의 단면도를 사용해서 구체적인 표시장치의 구성 예를 설명한다.
도 6은, 본 발명의 일 실시 예로서의 표시장치의 일례의 단면도다. 기판(611) 위에, 게이트 전극(612)과, 게이트 절연막(613)과, 산화물 반도체막(614)과, 제2의 절연막(615)과, 소스(드레인) 전극(616)과, 드레인(소스) 전극(617)으로 구성되는 TFT를 형성한다.
드레인(소스) 전극(617)에, 층간 절연막(619)을 거쳐서 화소 전극(618)이 접속되어 있다. 화소 전극(618)은 발광층(620)과 접하고 있고, 한층 더 발광층(620)이 전극(621)과 접하고 있다.
상기 구성에 의해, 발광층(620)에 주입하는 전류를, 소스(드레인) 전극(616)으로부터 드레인(소스) 전극(617)으로 산화물 반도체막(614)에 형성되는 채널을 통해서 흐르는 전류값에 의해 제어하는 것이 가능하다.
따라서, 발광층(620)에 주입하는 전류를, TFT의 게이트(612)의 전압에 의해 제어할 수 있다. 이 경우, 전극(618), 발광층(620) 및 전극(621)은 전기 광학 소자로서 무기 또는 유기의 EL(electroluminescence) 소자를 형성한다.
도 7은, 본 발명의 일 실시 예로서의 표시장치의 다른 예의 단면도다. 드레인(소스) 전극(717)이 연장되어서 화소 전극(718)으로서도 기능하고 있다. 드레인(소스) 전극(717)은, 고저항막 720 및 722 사이에 삽입된 액정이나 전기 영동형 입자(721)에 전압을 인가하는 전극(723)이 되도록 구성될 수 있다.
액정이나 전기 영동형 입자(721), 고저항막 720 및 722, 화소 전극(718), 및 전극(723)은 표시 소자를 형성한다.
전기 광학 소자로서 이들 표시 소자의 액정 셀이나 전기 영동형 입자 셀에 인가되는 전압을, 소스 전극(716)으로부터 드레인 전극(717)으로 산화물 반도체막(714)에 형성되는 채널을 통해서 흐르는 전류값에 의해 제어하는 것이 가능하다.
따라서, 표시 소자에 인가된 전압을, TFT의 게이트(712)의 전압에 의해 제어할 수 있다. 이 경우, 표시 소자의 표시 매체가 유체와 입자를 절연막 중에 봉지(封止)한 캡슐이면, 고저항막 720 및 722는 필요 없다.
상술한 2가지의 예에 있어서, TFT는, 보텀 게이트 역스태거형의 구성으로 대표되지만, 본 발명은 반드시 본 구성에 한정되는 것은 아니다.
예를 들면, TFT의 출력 단자인 드레인 전극과 표시 소자와의 접속이 위상 기하적으로 동일하면, 코플래너(coplanar)형 등의 다른 구성도 가능하다.
또한, 상기의 2가지의 예에 있어서는, 표시 소자를 구동하는 한 쌍의 전극이, 기판과 평행하게 설치되지만, 본 실시예는 반드시 그러한 구성에 한정되는 것은 아니다.
예를 들면, TFT의 출력 단자인 드레인 전극과 표시 소자와의 접속이 위상 기하적으로 동일하면, 어느 한쪽의 전극 또는 양쪽 전극이 기판과 수직하게 설치되어 있어도 된다.
한층 더, 상기의 2가지의 예에 있어서는, 표시 소자에 접속되는 TFT를 하나만 도시했지만, 본 발명은 반드시 그러한 구성에 한정되는 것은 아니다. 예를 들 면, 도면에 나타낸 TFT가 본 발명에 따른 별도의 TFT에 접속되어 있어도 된다. 도면에 나타낸 TFT는 그것들 TFT로 구성된 회로의 최종단에 있으면 된다.
이 경우, 표시 소자를 구동하는 한 쌍의 전극이, 기판과 평행하게 설치되었을 경우, 표시 소자가 EL 소자 또는 반사형 액정소자 등의 반사형 표시소자이면, 어느 한쪽의 전극이 발광 파장 또는 반사광의 파장에 대하여 투명할 필요가 있다.
표시소자가 투과형 액정소자 등의 투과형 표시 소자이면, 양쪽 전극이 투과광에 대하여 투명할 필요가 있다.
한층 더, 본 실시 예에 따른 TFT에서는, 모든 구성체를 투명하게 하는 것도 가능해서, 이에 따라 투명한 표시 소자를 형성할 수도 있다.
또한, 경량이며 블렉시블한 수지로 만든 투명한 플라스틱 기판 등의 저내열성 기판 위에도, 이러한 표시 소자를 설치할 수 있다.
다음에, EL 소자(이 경우에, 유기 EL 소자)와 박막 트랜지스터를 포함한 화소를 이차원적(이차원 상태에서)으로 배치한 표시장치에 대해서 도 8을 사용하여 설명한다.
도 8은, 유기 EL층(84)을 구동하는 트랜지스터(81), 화소를 선택하는 트랜지스터(82)를 나타낸다.
커패시터(83)는 선택된 상태를 유지하기 위한 것이고, 공통 전극선(87)과 트랜지스터(2)의 소스와의 사이에 전하를 축적하여 트랜지스터(1)의 게이트의 신호를 유지하고 있다.
화소 선택은 주사 전극선(85)과 신호 전극선(86)에 의해 결정된다.
좀더 구체적으로 설명하면, 화상 신호가 펄스신호로서 드라이버 회로(도면에 나타내지 않는다)로부터 주사 전극(85)을 통해서 게이트 전극으로 인가된다.
그것과 동시에, 화상신호가 별도의 드라이버 회로(도면에 나타내지 않는다)로부터 신호 전극(86)을 통해서 펄스 신호로서 트랜지스터(82)에 인가되어서 화소가 선택된다.
그때, 트랜지스터(82)가 ON 되고, 신호 전극선(86)과 트랜지스터(82)의 소스와의 사이에 있는 커패시터(83)에 전하가 축적된다.
이에 따라 트랜지스터(81)의 게이트 전압이 원하는 레벨로 유지되어서 트랜지스터(81)가 ON 된다. 이 상태는 다음 신호를 수신할 때까지 유지된다.
트랜지스터(81)가 ON인 상태 동안, 유기 EL층(84)에는 전압 및 전류가 계속해서 공급되어서 발광이 유지되게 된다.
도 8의 예에서는, 화소마다 2개의 트랜지스터와 1개의 커패시터가 설치되지만, 성능을 향상시키기 위해서 한층 더 많은 트랜지스터 등을 설치해도 된다.
본질적인 것은 트랜지스터 부분에, 저온에서 형성할 수 있고 또 투명한 TFT인 In, Ga, Zn, 및 0을 함유한 TFT를 사용함으로써, 유효한 EL 소자를 취득할 수 있다.
다음에, 본 발명의 실시 예에 대해서 도면을 사용하여 설명한다.
[실시 예 1]
본 실시 예에서는, 도 11에 나타내는 역스태거(보텀 게이트)형 MISFET 소자를 제작한다.
우선, 유리 기판에 포토리소그래피법과 리프트 오프법을 사용해서 Ti 5nm/Au 40nm/Ti 5nm의 게이트 단자를 형성한다.
한층 더, 스퍼터링법에 의해 a-SiOx에 의한 절연층을 200nm의 두께로 형성한다. 그 때, 스퍼터링 타겟으로서는 SiO2 타겟을 사용하고, 스퍼터링 가스로서는 Ar 가스를 사용한다. 또한, RF 고주파 전력은 400W, 막형성 압력은 0.1Pa, 막형성 속도는 7.4nm/min이다. 기판온도는 실온이며 의도적인 가열은 행하지 않는다.
또, 실온에 있어서 RF 스퍼터링법으로 반도체층으로서 사용하는 아모포스 산화물 반도체막을 20nm의 두께로 형성한다.
채널 영역은 포토리소그래피법과 염산을 이용한 습식 에칭으로 형성된다.
그 후에, Ti 5nm/Au 40nm/Ti 5nm을 전자빔 증착법에 의해 형성하고, 포토리소그래피법과 리프트 오프법에 의해 소스 및 드레인 단자를 형성한다.
한층 더, 제2의 절연막으로서, RF 스퍼터링법에 의해 a-SiOx에 의한 절연층을 100nm의 두께로 형성한다.
그때, 타겟으로서 SiO2을 사용하고, 스퍼터링 가스로서 O2/Ar 혼합비가 50vol%(O2 가스 5SCCM, Ar가스 5SCCM)인 산화성 분위기를 사용한다. 또한, RF 고주파 전력은 400W, 막형성 압력은 0.1Pa, 막형성 속도는 2.9nm/min이다. 기판온도는 실온이며, 의도적인 가열은 행하지 않는다.
이렇게 해서, 도 11에 나타내는 9개의 역스태거(보텀 게이트)형 MISFET 소자 를 완성한다. 그때의 아모포스 산화물 반도체막의 금속 조성비는 In:Ga:Zn=1.00:0.94:0.65이다.
이 MISFET 소자의 I-V 특성 평가의 결과로서, 9개의 TFT는 평균적으로 5.0cm2/Vs의 전계 효과 이동도와 평균적으로 106보다 큰 온/오프비를 갖는다. 도 12에 그 전달 특성을 나타낸다.
본 발명의 제2의 절연막을 사용하면, 산화물 반도체 보텀 게이트형 박막 트랜지스터의 오프 전류를 최소화하고, 양호한 트랜지스터 특성을 갖는 박막 트랜지스터를 안정적으로 제작할 수 있다.
[비교 예 1]
본 비교 예에서는, 제2의 절연막의 형성 조건을 제외하고 실시 예 1과 같은 조건 하에서 도 11에 나타내는 역스태거(보텀 게이트)형 MISFET 소자를 제작한다.
제2의 절연막으로서, RF 스퍼터링법에 의해 a-SiOx의 절연층을 100nm의 두께로 형성한다. 그 때, 타겟으로서 SiO2을 사용하고, 스퍼터링 가스로서 O2/Ar 혼합비가 10vol%(O2가스 1SCCM, Ar가스 5SCCM)인 산화성 분위기를 사용한다. 또한, RF 고주파 전력은 400W, 막형성 압력은 0.1Pa, 막형성 속도는 5.7nm/min이다. 기판온도는 실온이며, 의도적인 가열은 행하지 않는다. 이렇게 해서, 도 11에 나타내는 9개의 역스태거(보텀 게이트)형 MISFET 소자를 완성한다.
동시에, 동일 프로세스 조건 하에서 산화물 반도체의 전도도 측정용 TEG 소자를 제작하고, 산화물 반도체층의 전도도를 측정한다.
TFT의 전달 특성의 하나인 Von은, 드레인 전류(Id)의 상승시의 게이트에 인가되는 전압이다.
Von과 산화물 반도체의 전도도와의 관계를 도 9에 나타낸다.
스퍼터링 가스로서 O2/Ar혼합비 10vol%을 사용해서 형성된 a-SiOx의 제2의 절연막은, 3.8 ×1019molecules/cm3의 산소를 막 중에 함유하고 있다.
이 결과, O2/Ar 혼합 가스비 10vol%％을 사용해서 형성된 a-SiOx의 제2의 절연막은, 산화물 반도체의 산소결함의 생성을 억제하는데 효과적이고, 그것의 Von은 평균 -40V이며, 그것의 양호한 온/오프비는 106 이상이다.
또한, O2/Ar혼합비가 1vol% 또는 0vol%이면, 특성의 변동이 증가하고, 게이트 전압으로서 -50V를 인가해도, 명확한 Von이 보여지지 않는 경우가 있고, 산화물 반도체에 있어서의 산소결함의 생성을 억제하는 명확한 효과가 보여지지 않는다.
[실시 예 2]
본 실시 예에서는, 도 1에 나타내는 역스태거(보텀 게이트)형 MISFET 소자를 제작한다.
우선, 유리 기판에 스퍼터링법을 사용해서 투명 전도막 IZO의 게이트 전극층을 150nm의 두께로 형성한다.
포토리소그래피법과 염산을 사용한 습식 에칭법에 의해 게이트 전극을 형성 한다.
한층 더, RF 스퍼터링법에 의해 a-SiOx에 의한 절연층을 200nm의 두께로 형성한다. 그 때, 스퍼터 타겟으로서는 SiO2 타겟을 사용하고, 스퍼터링 가스로서는 Ar 가스를 사용한다. 또한, RF 고주파 전력은 400W, 막형성 압력은 0.1Pa, 막형성 속도는 7.4nm/min이다. 기판온도는 실온이며, 의도적인 가열은 행하지 않는다.
또, 실온에 있어서 스퍼터링법으로 반도체층으로서 사용하는 아모포스 산화물 반도체막을 20nm의 두께로 형성한다.
채널 영역은 포토리소그래피법과 염산을 사용한 습식 에칭에 의해 형성된다. 그 후에, 제2의 절연막으로서, 스퍼터링법에 의해 a-SiOx에 의한 절연층을 100nm의 두께로 형성한다.
그 때, 타겟으로서 SiO2을 사용하고, 스퍼터링 가스로서 O2/Ar 혼합비가 50vol%(O2가스 5SCCM, Ar가스 5SCCM)인 산화성 분위기를 사용한다.
포토리소그래피법과 CF4가스를 사용한 드라이 에칭에 의해 채널 영역을 보호하고, 또 에칭 스톱층으로서 기능하는 제2의 절연막이 완성된다.
그 후에, 투명 전도막 ITO를 150nm의 두께로 스퍼터링법에 의해 형성하고, 포토리소그래피법과 에칭법에 의해 소스 및 드레인 단자를 형성한다.
이렇게 해서, 도 1에 나타내는 역스태거(보텀 게이트)형 투명 MISFET 소자를 형성할 수 있다.
소스 전극 및 드레인 전극으로서, IZO 등의 투명 도전성 산화막은 물론, Ni, Cr, Rh, Mo, Nd, Ti, W, Ta, Pb, Al 등의 금속이나, 이것들의 합금 또는 실리사이드도 사용할 수 있다. 또한, 소스 전극 및 드레인 전극을 서로 다른 재료로 형성하는 것도 가능하다.
이 역스태거(보텀 게이트)형 MISFET 소자의 소스 전극 및 드레인 전극을 에칭 공정에 의해 형성하는 것도 가능하여, 양산성에 뛰어나고, 오프 전류를 최소화한 트랜지스터 특성을 갖는 박막 트랜지스터가 형성된다.
[실시 예 3]
본 실시 예에서는, 도 7의 TFT를 사용한 표시장치에 관하여 설명한다.
TFT의 제조 공정은 실시 예 3과 같다.
상기 TFT에 있어서, 드레인 전극을 형성하는 ITO막의 짧은 변을 100㎛까지 연장한다. 연장된 90㎛의 부분을 남기고, 소스 전극 및 게이트 전극에의 배선을 확보한 상태로, TFT를 절연층으로 피복한다.
그 위에 폴리이미드막을 도포하고, 러빙(rubbing) 공정을 실행한다.
한편, 마찬가지로 플라스틱 기판 위에 ITO막과 폴리이미드막을 형성하고, 러빙 공정을 실행한 것을 준비하며, 플라스틱 기판을, 상기 TFT를 그 위에 형성한 기판과 5㎛의 공극을 사이에 두고 대향시키며, 그 공극에 네마틱(nematic) 액정을 주입한다.
한층 더, 이 구조체의 양측에 한 쌍의 편광판을 설치한다.
이 경우, TFT의 소스 전극에 전압을 인가하고, 게이트 전극에 인가된 전압을 변화시키면, 드레인 전극으로부터 연장된 ITO막의 섬의 일부인 30㎛×90㎛의 영역에 관해서만, 광투과율이 변화된다.
또, 그 투과율을, TFT가 온 상태가 되는 게이트 전압 하에서 소스-드레인간 전압에 의해서도 연속적으로 변화시킬 수 있다. 이렇게 해서, 도 7에 대응하는 액정 셀을 표시 소자로서 사용하는 표시장치를 형성한다.
본 실시 예에 있어서, TFT를 형성하는 기판으로서 백색의 플라스틱 기판을 사용하고, TFT의 각 전극을 금으로 치환하고, 폴리이미드막과 편광판을 생략했다.
또, 백색과 투명한 플라스틱 기판과의 사이의 공극에, 입자와 유체를 절연막 중에 봉지한 캡슐을 충전시킨다.
이러한 구성의 표시장치의 경우, 본 TFT에 의해 연장된 드레인 전극과 상부의 ITO막과의 사이의 전압이 제어되고, 따라서 캡슐 내의 입자가 상하로 이동한다.
그것에 의해서, 투명 기판측에서 본 연장된 드레인 전극 영역의 반사율을 제어함으로써 표시를 행할 수 있다.
또한, 본 실시예에 있어서, 복수의 인접한 TFT를 형성하여, 예를 들면, 4개의 트랜지스터와 1개의 커패시터를 가진 일반적 구성의 전류제어회로를 형성하고, 그 최종단에 있어서의 트랜지스터들 중의 하나가 도 6의 TFT로서 EL 소자를 구동할 수도 있다.
예를 들면, 상술한 ITO막을 드레인 전극으로서 사용하는 TFT를 사용한다.
드레인 전극으로부터 연장된 ITO막의 섬의 일부인 30㎛×90㎛의 영역에 전하주입층과 발광층으로 형성된 유기 EL(electroluminescence) 소자를 형성한다.
이렇게 해서, EL 소자를 사용하는 표시장치를 형성할 수 있다.
[실시 예 4]
실시 예 3의 표시 소자와 TFT를 이차원적으로 배열시킨다.
예를 들면, 실시 예3의 액정 셀이나 EL 소자 등의 표시 소자와, TFT를 포함하는 약 30㎛×115㎛의 면적을 차지하는 7,425 × 1,790개의 화소를, 짧은 변의 방향으로 40㎛의 피치 및 긴 변의 방향으로 120㎛의 피치를 갖는 직사각형을 형성하도록 배열한다.
긴 변의 방향으로 7,425개의 TFT의 게이트 전극을 관통하는 1,790개의 게이트 배선과, 1,790개의 TFT의 소스 전극이 비정질 산화물 반도체막의 섬에서 5㎛만큼 연장되어 나온 부분을 짧은 변의 방향으로 관통하는 7,425개의 신호 배선을 설치한다.
게이트 배선 및 신호 배선을 각각 게이트 드라이버 회로 및 소스 드라이버 회로에 접속한다.
한층 더, 액정표시소자의 경우, 액정표시소자와 같은 사이즈로 위치를 맞춰서 RGB이 긴 변의 방향으로 반복하는 칼라 필터를 표면에 설치하면, 약 211ppi로 A4 사이즈의 액티브 매트릭스형 칼라 화상 표시장치를 형성할 수 있다.
EL 소자의 경우, 1개의 EL 소자에 포함되는 2개의 TFT 중의 제1의 TFT의 게이트 전극을 게이트 배선에 접속하고, 제2의 TFT의 소스 전극을 신호 배선에 접속하며, 한층 더, EL 소자의 발광파장을 긴 변의 방향으로 RGB로 반복시키다.
이렇게 함으로써, 같은 해상도의 자발광형(self-emission) 칼라 화상 표시장 치를 형성할 수 있다.
이 경우, 액티브 매트릭스를 구동하는 드라이버 회로를, 본 발명에 따른 화소의 TFT와 같은 TFT를 사용해서 형성해도 되고, 또는 이용가능한 IC 칩을 사용해서 형성해도 된다.
예시적인 실시 예를 참조하면서 본 발명을 설명했지만, 본 발명은 이 개시된 예시적인 실시 예에 한정되는 것이 아니라는 것이 이해될 것이다. 이하의 특허청구범위의 범주는 그러한 모든 변형 및 균등구조 및 기능을 포함하도록 가장 넓게 해석되어야 할 것이다.
본 출원은 더 많은 참고들로 사용될 수 있는 2006년 12월 5일자로 제출된 일본국 공개특허공보 특개2006-328308호 및 2007년 10월 22일자로 제출된 일본국 공개특허공보 특개2007-273863호로부터 우선권을 주장한다.

Claims (9)

  1. 기판(1) 위에, 게이트 전극(2)과, 게이트 절연막으로서의 제1의 절연막(3)과, 채널층으로서의 산화물 반도체층(4)과, 보호층으로서의 제2의 절연막(5)과, 소스 전극(6)과, 드레인 전극(7)을 갖는 보텀 게이트형 박막 트랜지스터의 제조방법으로서,
    상기 기판 위에, 상기 게이트 전극을 형성하는 공정과,
    상기 제1의 절연막 및 상기 산화물 반도체층을 이 순서대로 형성하는 공정과,
    상기 제1의 절연막 및 상기 산화물 반도체층을 패터닝하는 공정과,
    상기 제2의 절연막을 스퍼터링법에 의해 산화성 가스가 포함되는 분위기에서 형성하는 공정과,
    상기 산화물 반도체층의 채널 영역의 적어도 일부를 덮도록 상기 제2의 절연막을 패터닝하는 공정과,
    상기 소스 전극 및 상기 드레인 전극을 형성하는 공정과,
    상기 제2의 절연막을 에칭 스토퍼로서 사용하여 상기 소스 전극 및 상기 드레인 전극을 패터닝하는 공정을 포함하며,
    상기 제2의 절연막을 형성하는 공정은,
    스퍼터링 타겟으로서 Si 및 Al을 적어도 하나 포함하는 산화물과,
    10vol%이상 50vol%이하의 산소를 함유하는 스퍼터링 가스를 사용하는 것을 특징으로 하는 보텀 게이트형 박막 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제2의 절연막은, 3.8×1019molecules/cm3이상의 TPD(temperature programmed desorption mass spectrometry)에 의해 산소로서 관측되는 탈리 가스를 함유하도록 형성되는 것을 특징으로 하는 보텀 게이트형 박막 트랜지스터의 제조 방법.
  3. 제 1 항에 있어서,
    상기 산화물 반도체층, 상기 제1의 절연막, 상기 제2의 절연막, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 형성시키는 공정은 실온에서 수행되는 것을 특징으로 하는 보텀 게이트형 박막 트랜지스터의 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항의 방법으로 제조된 보텀 게이트형 박막 트랜지스터에 있어서,
    상기 산화물 반도체층은, In, Zn 및 Sn 중 적어도 하나를 포함하는 산화물로 구성된 것을 특징으로 하는 보텀 게이트형 박막 트랜지스터.
  5. 제 4 항에 있어서,
    상기 산화물 반도체층이, In, Zn 및 Ga를 포함한 아모포스 산화물로 이루어진 것을 특징으로 보텀 게이트형 박막 트랜지스터.
  6. 화소 전극(618)을 갖는 전기 광학 소자와,
    청구항 4에 기재된 보텀 게이트형 박막 트랜지스터를 구비하는 표시장치로서,
    상기 화소전극은 상기 보텀 게이트형 박막 트랜지스터의 소스 전극(616) 및 드레인 전극(617) 중의 하나에 접속되는 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서,
    상기 전기 광학 소자가 EL(electroluminescence) 소자인 것을 특징으로 하는 표시장치.
  8. 제 6 항에 있어서,
    상기 전기 광학 소자가 액정 셀인 것을 특징으로 하는 표시장치.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    기판 위에, 상기 전기 광학 소자 및 상기 보텀 게이트형 박막 트랜지스터가 이차원적으로 복수 배열되는 것을 특징으로 하는 표시장치.
KR1020097013547A 2006-12-05 2007-11-20 보텀 게이트형 박막 트랜지스터, 그 제조방법 및 표시장치 KR101052241B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006328308 2006-12-05
JPJP-P-2006-328308 2006-12-05
JP2007273863A JP5305630B2 (ja) 2006-12-05 2007-10-22 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JPJP-P-2007-273863 2007-10-22
PCT/JP2007/072878 WO2008069056A1 (en) 2006-12-05 2007-11-20 Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus

Publications (2)

Publication Number Publication Date
KR20090089444A KR20090089444A (ko) 2009-08-21
KR101052241B1 true KR101052241B1 (ko) 2011-07-29

Family

ID=39695726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097013547A KR101052241B1 (ko) 2006-12-05 2007-11-20 보텀 게이트형 박막 트랜지스터, 그 제조방법 및 표시장치

Country Status (7)

Country Link
US (4) US8148721B2 (ko)
EP (1) EP2092569A1 (ko)
JP (2) JP5305630B2 (ko)
KR (1) KR101052241B1 (ko)
CN (2) CN101548389B (ko)
TW (1) TWI355746B (ko)
WO (1) WO2008069056A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686426B2 (en) 2012-04-02 2014-04-01 Samsung Display Co., Ltd. Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor

Families Citing this family (220)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5904242B2 (ja) * 2008-08-20 2016-04-13 株式会社リコー 電界効果型トランジスタ、電界効果型トランジスタの活性層に用いられる酸化物半導体、表示素子、画像表示装置及びシステム
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5274165B2 (ja) * 2008-09-08 2013-08-28 富士フイルム株式会社 薄膜電界効果型トランジスタ及びその製造方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5258467B2 (ja) * 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101681483B1 (ko) 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN102881696A (zh) 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
KR101622981B1 (ko) * 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
KR101889287B1 (ko) 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2327070B1 (en) 2008-09-19 2018-10-17 Semiconductor Energy Laboratory Co, Ltd. Display device
CN103545342B (zh) 2008-09-19 2018-01-26 株式会社半导体能源研究所 半导体装置
WO2010038566A1 (ja) * 2008-09-30 2010-04-08 コニカミノルタホールディングス株式会社 薄膜トランジスタおよびその製造方法
KR101652693B1 (ko) 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101961632B1 (ko) 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP4647682B2 (ja) 2008-11-12 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
JP5615540B2 (ja) * 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101182403B1 (ko) * 2008-12-22 2012-09-13 한국전자통신연구원 투명 트랜지스터 및 그의 제조 방법
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI540647B (zh) 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010161227A (ja) * 2009-01-08 2010-07-22 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
KR101064402B1 (ko) * 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP5371467B2 (ja) * 2009-02-12 2013-12-18 富士フイルム株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
KR101604480B1 (ko) * 2009-02-18 2016-03-17 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101743164B1 (ko) * 2009-03-12 2017-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5546794B2 (ja) 2009-05-22 2014-07-09 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、及び表示装置の製造方法
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20200031709A (ko) 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101642620B1 (ko) * 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102251729B1 (ko) 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8829513B2 (en) 2009-08-31 2014-09-09 Sharp Kabushiki Kaisha Oxide semiconductor including Ga, In, Zn, and O and A thin film transistor and a display with the oxide semiconductor including Ga, In, Zn, and O
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101691395B1 (ko) * 2009-09-04 2017-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 발광 장치, 및 이의 제조방법
US9715845B2 (en) 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR101785745B1 (ko) * 2009-09-16 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101721285B1 (ko) 2009-10-09 2017-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터 및 표시 장치
KR101835748B1 (ko) * 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
WO2011043217A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
CN107180608B (zh) * 2009-10-09 2020-10-02 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101056229B1 (ko) 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101962603B1 (ko) * 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR102462145B1 (ko) 2009-10-16 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101943293B1 (ko) * 2009-10-16 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 장치
KR101293261B1 (ko) 2009-10-21 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101801959B1 (ko) * 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR102162746B1 (ko) 2009-10-21 2020-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
JP5730529B2 (ja) * 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101930230B1 (ko) * 2009-11-06 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
WO2011055769A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and semiconductor device, and deposition apparatus
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20120099450A (ko) * 2009-11-27 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR101803553B1 (ko) 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068037A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102648525B (zh) * 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101117728B1 (ko) 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
EP2513893A4 (en) 2009-12-18 2016-09-07 Semiconductor Energy Lab Liquid crystal display device and electronic device
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101117730B1 (ko) 2009-12-23 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
WO2011077916A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011077925A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
IN2012DN05057A (ko) * 2009-12-28 2015-10-09 Semiconductor Energy Lab
US8759917B2 (en) 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR101675115B1 (ko) 2010-01-12 2016-11-22 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
KR101602834B1 (ko) * 2010-01-15 2016-03-11 순천대학교 산학협력단 산화물 박막 트랜지스터 및 이의 제조방법
CN102714221A (zh) * 2010-01-21 2012-10-03 夏普株式会社 电路基板、显示装置和电路基板的制造方法
WO2011089853A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101084192B1 (ko) 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101840617B1 (ko) 2010-02-18 2018-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
WO2011102203A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device using the same
KR102011259B1 (ko) 2010-02-26 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101950364B1 (ko) 2010-02-26 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
TWI431384B (zh) * 2010-03-10 2014-03-21 Prime View Int Co Ltd 一種畫素的結構及其製程方法
KR101280649B1 (ko) 2010-03-11 2013-07-01 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
US20110227467A1 (en) * 2010-03-18 2011-09-22 Foot Traffic Media Group, LLC Media island
US9564531B2 (en) * 2010-03-22 2017-02-07 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
CN105304502B (zh) 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
JP5727832B2 (ja) * 2010-03-31 2015-06-03 株式会社半導体エネルギー研究所 トランジスタ
WO2011122364A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011125353A1 (ja) 2010-04-07 2011-10-13 シャープ株式会社 回路基板、表示装置および回路基板の製造方法
WO2011129227A1 (ja) 2010-04-14 2011-10-20 シャープ株式会社 半導体装置、半導体装置の製造方法、および表示装置
KR101701229B1 (ko) * 2010-04-19 2017-02-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN106057907B (zh) * 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
WO2011135920A1 (ja) 2010-04-30 2011-11-03 シャープ株式会社 回路基板、表示装置および回路基板の製造方法
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8895375B2 (en) * 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI427784B (zh) 2010-07-16 2014-02-21 Au Optronics Corp 畫素結構的製造方法及有機發光元件的製造方法
US8519387B2 (en) * 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
KR101885691B1 (ko) 2010-07-27 2018-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TWI587405B (zh) * 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
CN102005389A (zh) * 2010-10-15 2011-04-06 信利半导体有限公司 降低背沟道刻蚀型tft漏电率的方法
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
CN102110718B (zh) * 2010-10-20 2012-08-08 华南理工大学 用于薄膜晶体管的氧化物半导体薄膜及其制备方法
TWI565079B (zh) * 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN102097324B (zh) * 2010-10-22 2012-12-12 友达光电股份有限公司 半导体元件及其制造方法
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI593115B (zh) * 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012164963A (ja) * 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US8461630B2 (en) * 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6030298B2 (ja) * 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5731369B2 (ja) * 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5977523B2 (ja) * 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5982125B2 (ja) * 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8916867B2 (en) 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
TWI787452B (zh) 2011-01-26 2022-12-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8927329B2 (en) 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
JP5284553B2 (ja) * 2011-04-08 2013-09-11 シャープ株式会社 半導体装置および表示装置
JP6110075B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 表示装置
JP6109489B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 Ｅｌ表示装置
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
TWI565067B (zh) * 2011-07-08 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
CN102332404A (zh) * 2011-09-21 2012-01-25 华南理工大学 基于阳极氧化绝缘层的薄膜晶体管的制备方法
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130042867A (ko) 2011-10-19 2013-04-29 삼성디스플레이 주식회사 보호막 용액 조성물, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
TWI483344B (zh) 2011-11-28 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
WO2013105473A1 (ja) 2012-01-11 2013-07-18 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
US9437745B2 (en) 2012-01-26 2016-09-06 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP5893720B2 (ja) * 2012-03-02 2016-03-23 シャープ株式会社 表示装置
KR102071545B1 (ko) * 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN110581070B (zh) * 2012-06-29 2022-12-20 株式会社半导体能源研究所 半导体装置
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
KR102004398B1 (ko) 2012-07-24 2019-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6013084B2 (ja) * 2012-08-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
KR101682320B1 (ko) * 2012-10-31 2016-12-05 샤프 가부시키가이샤 일렉트로루미네센스 기판 및 그 제조 방법, 일렉트로루미네센스 표시 패널, 일렉트로루미네센스 표시 장치
CN103811417B (zh) 2012-11-08 2016-07-27 瀚宇彩晶股份有限公司 像素结构的制作方法
US9048256B2 (en) * 2012-11-16 2015-06-02 Apple Inc. Gate insulator uniformity
KR102123529B1 (ko) 2013-03-28 2020-06-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI679772B (zh) * 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
JP6057106B2 (ja) 2013-05-29 2017-01-11 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置とその製造方法、および表示装置
JP6083053B2 (ja) 2013-05-29 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置とその製造方法、および表示装置
US9508866B1 (en) 2013-07-05 2016-11-29 Joled Inc. Thin-film transistor element, method for manufacturing same, and display device
US9105526B2 (en) * 2013-12-19 2015-08-11 Intermolecular, Inc. High productivity combinatorial material screening for metal oxide films
JP2015149467A (ja) 2014-01-10 2015-08-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2015128774A1 (en) 2014-02-28 2015-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
GB2562185B (en) * 2014-04-14 2019-02-27 Pragmatic Printing Ltd Method of Storing and Reading Data and Data Storage System
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102357389B1 (ko) * 2014-09-15 2022-02-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 표시 장치
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
GB2548721B (en) * 2014-12-16 2020-11-11 Lg Display Co Ltd Thin-film transistor array substrate
EP3101692A1 (en) * 2015-01-26 2016-12-07 Sumitomo Electric Industries, Ltd. Oxide semiconductor film and semiconductor device
TWI629791B (zh) * 2015-04-13 2018-07-11 友達光電股份有限公司 主動元件結構及其製作方法
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
US10312373B2 (en) 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
JP2016174186A (ja) * 2016-06-27 2016-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2020012276A1 (ja) 2018-07-09 2021-08-12 株式会社半導体エネルギー研究所 半導体装置
KR20200046837A (ko) * 2018-10-25 2020-05-07 엘지디스플레이 주식회사 트랜지스터 및 전자장치
JP2020092222A (ja) 2018-12-07 2020-06-11 日新電機株式会社 薄膜トランジスタ及びその製造方法
CN110112073B (zh) * 2019-04-22 2021-09-24 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314072A (ja) 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US20060054888A1 (en) 2002-06-13 2006-03-16 Yoshihiro Ito Semiconductor device and method for manufacturing semiconductor device
US20060244107A1 (en) * 2003-06-20 2006-11-02 Toshinori Sugihara Semiconductor device, manufacturing method, and electronic device

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204735B2 (ja) 1992-06-01 2001-09-04 株式会社東芝 水素化アモルファスシリコン薄膜トランジスタの製造方法
KR940010384A (ko) * 1992-10-23 1994-05-26 이헌조 박막트랜지스터 제조방법
JPH06151850A (ja) * 1992-11-05 1994-05-31 Nippon Sheet Glass Co Ltd 薄膜トランジスタ
JP2000182956A (ja) * 1998-12-15 2000-06-30 Sony Corp 半導体薄膜の結晶化方法及びレーザ結晶化装置
JP3445187B2 (ja) * 1999-08-03 2003-09-08 キヤノン株式会社 半導体素子の欠陥補償方法
JP4089858B2 (ja) * 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002206168A (ja) * 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
US6858308B2 (en) * 2001-03-12 2005-02-22 Canon Kabushiki Kaisha Semiconductor element, and method of forming silicon-based film
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003007629A (ja) * 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4012405B2 (ja) 2002-02-01 2007-11-21 達碁科技股▲ふん▼有限公司 薄膜トランジスタ液晶表示装置の製造方法
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2004289034A (ja) * 2003-03-25 2004-10-14 Canon Inc 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法
JP2004311702A (ja) * 2003-04-07 2004-11-04 Sumitomo Heavy Ind Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP2005064453A (ja) 2003-07-29 2005-03-10 Advanced Display Inc 薄膜トランジスタ及びその製造方法
JP4710224B2 (ja) * 2003-12-24 2011-06-29 ソニー株式会社 電界効果型トランジスタ及びその製造方法
CN102856390B (zh) * 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US8355015B2 (en) * 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP4584075B2 (ja) * 2004-08-31 2010-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
KR101107267B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
US7410893B2 (en) 2005-04-08 2008-08-12 Hewlett-Packard Development Company, L.P. System and method for depositing a seed layer
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5354862B2 (ja) 2007-02-19 2013-11-27 キヤノン株式会社 アモルファス絶縁体膜及び薄膜トランジスタ
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314072A (ja) 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US20060054888A1 (en) 2002-06-13 2006-03-16 Yoshihiro Ito Semiconductor device and method for manufacturing semiconductor device
US20060244107A1 (en) * 2003-06-20 2006-11-02 Toshinori Sugihara Semiconductor device, manufacturing method, and electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686426B2 (en) 2012-04-02 2014-04-01 Samsung Display Co., Ltd. Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor

Also Published As

Publication number Publication date
CN102623344A (zh) 2012-08-01
EP2092569A1 (en) 2009-08-26
CN102623344B (zh) 2015-07-15
US20150084048A1 (en) 2015-03-26
US10714627B2 (en) 2020-07-14
CN101548389B (zh) 2012-05-23
JP5305630B2 (ja) 2013-10-02
KR20090089444A (ko) 2009-08-21
US20100051936A1 (en) 2010-03-04
US9905699B2 (en) 2018-02-27
JP2008166716A (ja) 2008-07-17
US8148721B2 (en) 2012-04-03
US20120168750A1 (en) 2012-07-05
US20180145181A1 (en) 2018-05-24
TW200841475A (en) 2008-10-16
TWI355746B (en) 2012-01-01
CN101548389A (zh) 2009-09-30
JP2013191859A (ja) 2013-09-26
WO2008069056A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
KR101052241B1 (ko) 보텀 게이트형 박막 트랜지스터, 그 제조방법 및 표시장치
JP5361249B2 (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
JP5406449B2 (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
KR101146574B1 (ko) 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101028722B1 (ko) 박막 트랜지스터 및 표시장치 산화물 반도체 및 산소 농도 경사를 갖는 게이트 유전체
TWI406418B (zh) 薄膜電晶體及其製造方法
WO2008069255A1 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP2007258223A (ja) 薄膜トランジスタ及び表示装置
US10263016B2 (en) Active matrix substrate and method for producing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140625

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150625

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160627

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190717

Year of fee payment: 9