TWI431384B - 一種畫素的結構及其製程方法 - Google Patents
一種畫素的結構及其製程方法 Download PDFInfo
- Publication number
- TWI431384B TWI431384B TW099106896A TW99106896A TWI431384B TW I431384 B TWI431384 B TW I431384B TW 099106896 A TW099106896 A TW 099106896A TW 99106896 A TW99106896 A TW 99106896A TW I431384 B TWI431384 B TW I431384B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive layer
- thin film
- film transistor
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000010410 layer Substances 0.000 claims description 263
- 239000010409 thin film Substances 0.000 claims description 84
- 239000003990 capacitor Substances 0.000 claims description 50
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 38
- 229910052760 oxygen Inorganic materials 0.000 claims description 38
- 239000001301 oxygen Substances 0.000 claims description 38
- 229910044991 metal oxide Inorganic materials 0.000 claims description 35
- 150000004706 metal oxides Chemical class 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 25
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 19
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 19
- 229910052733 gallium Inorganic materials 0.000 claims description 19
- 229910052738 indium Inorganic materials 0.000 claims description 19
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 19
- 229910052725 zinc Inorganic materials 0.000 claims description 19
- 239000011701 zinc Substances 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 12
- 238000002834 transmittance Methods 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- -1 ITO Chemical class 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Description
本發明係關於一種畫素結構及製程方法，以及薄膜電晶體的結構及其製程方法，尤指一種應用金屬氧化物薄膜層的畫素結構及製程方法，以及薄膜電晶體的結構及其製程方法。
第一A圖與第一B圖所示為具有習知的薄膜電晶體的畫素結構。
常見的薄膜電晶體(TFT)結構大致可區分為兩種：下閘極(Bottom-Gate)結構之薄膜電晶體1a與上閘極(Top-Gate)結構之薄膜電晶體2a。
如第一A圖所示，畫素1形成於基板11上，且可區分為薄膜電晶體區10a及畫素電極區10b。於薄膜電晶體區10a，具有下閘極結構之薄膜電晶體1a，藉由閘極導電層12a、閘極絕緣層13、通道層14、源極及汲極導電層16a、16b、保護層17以及畫素電極層18依序層疊，以形成下閘極結構之薄膜電晶體1a。其中，畫素電極層18透過穿孔(Via Hole)19與汲極金屬層16b連接，以及，源極及汲極導電層16a、16b分別透過高雜質參雜之半導體層15與通道層14接觸，以降低源極及汲極導電層16a、16b與通道層14之間歐姆接觸的電阻值。
於畫素電極區10b，具有儲存電容(Storage Capacitor)1b，電極層12b以及畫素電極層18分別為儲存電容1b的下
電極及上電極，閘極絕緣層13、保護層17則為儲存電容1b的絕緣層。其中，電極層12b與閘極導電層12a為同時形成但彼此相隔之導電層。
其中，閘極導電層12a、12b、源極及汲極導電層16a、16b通常以不透光之導電金屬材質形成，如金、銀、鈦、鋁及其合金或其他導電材質所形成；通道層14通常以非晶矽半導體(amorphous Si)等材質所形成；畫素電極層18通常以透明之導電金屬氧化物，如ITO、IZO、IGZO等材質所形成。
第一B圖之畫素2於薄膜電晶體區10a具有上閘極結構之薄膜電晶體2a，以及於畫素電極區10b具有儲存電容2b。上閘極結構之薄膜電晶體2a藉由彼此相隔之源極及汲極導電層16a、16b、通道層14、閘極絕緣層13、閘極導電層12a、保護層17、畫素電極層18等依序層疊，以形成上閘極結構之薄膜電晶體2a。其中，通道層14亦可直接形成於基板11之上，再於通道層14上形成彼此相隔之源極及汲極導電層16a、16b，以形成另一種上閘極結構之薄膜電晶體(未顯示)。
於畫素電極區10b，具有儲存電容2b，藉由電極層16c、畫素電極層18分別為儲存電容2b的下電極及上電極，閘極絕緣層13、保護層17則為儲存電容2b的絕緣層，以形成儲存電容2b。其中，電極層16c與源極及汲極導電層16a、16b為同時形成但彼此相隔之導電層。
因此，下閘極結構之薄膜電晶體1a與上閘極結構之薄膜電晶體2a僅為上述各個層的層疊順序不同。
傳統之下閘極結構之薄膜電晶體1a或是上閘極結構之薄膜電晶體2a，其閘極導電層12a以及源極及汲極導電層16a、16b皆為不透光之導電金屬材質所形成，加上儲存電容1b、2b之電極層12b、16c，亦會遮蔽背光源光線的穿透，因此在製作穿透式發光的顯示裝置時，其開口率(Aperture ratio,AR)僅約60%。換言之，在製作畫素1或畫素2的同時，也決定了穿透式發光的顯示裝置最高的亮度不會超過背光模組提供發光亮度的60%。再配合上諸如彩色濾光片(Color Filter)、偏光膜(Polarizer)等零組件吸收一定比例的發光亮度，致使穿透式發光的顯示裝置的顯示亮度通常僅有背光模組亮度的10%。
為了提升穿透式發光的顯示裝置的亮度，產生各種調整畫素的設計方式，以提升畫素結構的開口率。即使如此，穿透式發光的顯示裝置的顯示亮度仍然無法獲得有效的改善。因此，為了使穿透式發光的顯示裝置具有滿意的顯示亮度，則須使用更高亮度的背光模組，致使製造成本增加。
本發明提出一種利用不同氧含量之金屬氧化物IGZO來製作薄膜電晶體的方法與結構，即可產生一具有良好透光率之薄膜電晶體。藉此，可以製作接近100%開口率之畫素。
本發明提出一種藉由薄膜電晶體之汲極導電層的沿伸部延伸至畫素電極區，以作為儲存電容之電極層，即可藉
著調整儲存電容之上電極或下電極佔據畫素電極區之面積的大小，以調整儲存電容的電容值。
本發明提出一種具有下閘極結構之薄膜電晶體的畫素，薄膜電晶體之汲極導電層之沿伸部延伸至畫素電極區，以取代畫素電極層，藉此可節省部分製程以及光罩的設置，以達到節省製程時間、成本以及光罩的目的。
本發明提出一種畫素的結構，包括：一基板，具有一薄膜電晶體區及一畫素電極區；一薄膜電晶體，形成於該薄膜電晶體區，且具有一汲極導電層之一延伸部延伸至該畫素電極區，其中該薄膜電晶體之一通道層、一閘極導電層、一源極導電層及該汲極導電層皆為銦、鎵、鋅之金屬氧化物；以及一儲存電容，形成於該畫素電極區，且以一電極層及該汲極導電層之該延伸部為該儲存電容之一上電極及一下電極。
本發明提出一種畫素的製程方法，包括：提供一基板，具有一薄膜電晶體區及一畫素電極區；以及於該基板上，形成一薄膜電晶體於該薄膜電晶體區，以及形成一儲存電容於該畫素電極區：其中，該薄膜電晶體之一汲極導電層具有一延伸部延伸至該畫素電極區，且該儲存電容以該延伸部及一電極層為該儲存電容之上電極及下電極；其中，該薄膜電晶體之一通道層、一閘極導電層、一源極導電層及該汲極導電層皆為銦、鎵、鋅之金屬氧化物。
本發明提出一種畫素的結構，包括：一基板，具有一薄膜電晶體區及一畫素電極區；一薄膜電晶體，形成於該薄膜電晶體區，且具有一汲極導電層之一延伸部延伸至該
畫素電極區，並且具有一畫素電極層透過一穿孔與該汲極導電層電性連接，其中該薄膜電晶體之一通道層、一閘極導電層、一源極導電層及該汲極導電層皆為銦、鎵、鋅之金屬氧化物；以及一儲存電容，形成於該畫素電極區，且以一電極層及該汲極導電層之該延伸部為該儲存電容之一上電極及一下電極。
本發明提出一種畫素的製程方法，包括：提供一基板，具有一薄膜電晶體區及一畫素電極區；以及於該基板上，形成一薄膜電晶體於該薄膜電晶體區，以及形成一儲存電容於該畫素電極區：其中，該薄膜電晶體之一汲極導電層具有一延伸部延伸至該畫素電極區，並且具有一畫素電極層透過一穿孔與該汲極導電層電性連接，且以一電極層及該汲極導電層之該延伸部為該儲存電容之一上電極及一下電極；其中，該薄膜電晶體之一通道層、一閘極導電層、一源極導電層及該汲極導電層皆為銦、鎵、鋅之金屬氧化物。
本案發明人提出本案之發明概念，本發明之機制係與公知技術截然不同，俾以提供一種畫素及其薄膜電晶體的結構以及製作方法，以促進產業升級。
以上之概述與接下來的詳細說明及附圖，皆是為了能進一步說明本發明為達成預定目的所採取之方式、手段及功效。而有關本發明的其他目的及優點，將在後續的說明及圖式中加以闡述。
如第二A圖所示，為本發明第一實施例，畫素3形成於基板21之上，可區分為薄膜電晶體區20a及畫素電極區20b。於薄膜電晶體區20a具有下閘極結構之薄膜電晶體3a，具有閘極導電層22a形成於基板21之上；閘極絕緣層23形成於閘極導電層22a之上；源極導電層26a及汲極導電層26b，彼此相隔地形成於閘極絕緣層23之上；通道層24形成於源極導電層26a及汲極導電層26b之間；保護層27，形成於通道層24、源極導電層26a及汲極導電層26b之上；以及畫素電極層28，形成於保護層27之上，並透過穿孔29與汲極導電層26b連接。另外，亦可將通道層24形成於閘極絕緣層23之上，再形成源極導電層26a及汲極導電層26b，以形成其他的薄膜電晶體結構(未顯示)。
於畫素電極區20b具有儲存電容3b，藉由電極層22b及汲極導電層26b之延伸部，分別為儲存電容3b的下電極及上電極，閘極絕緣層23、保護層27則為絕緣層，以形成儲存電容3b。其中，電極層22b與閘極導電層22a為同時形成但彼此相隔之導電層。
其中，基板21為玻璃基板及塑膠基板的其中之一；閘極絕緣層23為矽氮化物(SiNx)、矽氧化物(SiOx)、鋁氧化物(AlOx)及釔氧化物(Y2O3)的其中之一；保護層27為矽氮化物、矽氧化物、鋁氧化物、釔氧化物、樹脂(resin)、高分子聚合物(Polyimide)、無機物(inorganic)或有機物(organic)的其中之一；畫素電極層28通常以透明之導電金屬氧化物，如ITO、IZO、IGZO等材質所形成。
根據本發明，閘極導電層22a、源極導電層26a、汲極
導電層26b以及通道層24皆為金屬氧化物材質所形成，且金屬氧化物材質為包含銦、鎵、鋅及氧之氧化物(InGaZnO,IGZO)。此種金屬氧化物IGZO材質具有良好的透光特性，並且根據氧含量比例的不同，具有不同的導電率，且不會受到光照射的影響，而產生光電效應。因此，本發明應用此類材質，即可製作具有完全透光性之薄膜電晶體3a。藉此，畫素3即可具有接近100%的光線穿透率，即是，具有接近100%的開口率。
由於閘極導電層22a、源極導電層26a、汲極導電層26b需要具備較佳的導電性，因此其金屬氧化物IGZO之銦、鎵、鋅及氧的比例為1：1：1：不大於4，於其成膜製程時，須於低含氧量的環境進行成膜製程，其氧氣比氬氣與氧氣(O2：Ar+O2)的比例為低於2%。即是，於其成膜製程時可不通入氧氣或是少量的氧氣，即可形成具有較佳導電性之金屬氧化物IGZO，以作為薄膜電晶體3a之閘極、汲極與源極。
由於通道層24需要具備半導體的特性，因此可適當地增加其金屬氧化物IGZO之氧含量，其銦、鎵、鋅及氧的比例為1：1：1：大於4，於其成膜製程時，須於高含氧量的環境進行成膜製程，其氧氣比氬氣與氧氣(O2：Ar+O2)的比例約為2至15%。即是，於其成膜製程時須通入較大量的氧氣，即可形成具有半導體特性之金屬氧化物IGZO。其中，通道層24的厚度約為50至100nm，其金屬氧化物的能隙約為3至3.5eV，且其光穿透率約為85%至95%。
由於傳統之薄膜電晶體之源極、汲極為金屬材質所形
成，通道層為半導體材質所形成，此兩種材質具有不同的晶格大小，因此須藉由高雜質參雜的半導體層15形成於源極、汲極與通道層之間，以匹配金屬材質與半導體層的晶格大小，如此才能夠降低源極、汲極與通道層之間的歐姆接觸的電阻值。根據上述，源極導電層26a、汲極導電層26b與通道層24皆為金屬氧化物IGZO材質所形成，其晶格大小相互匹配。因此，於源極導電層26a、汲極導電層26b與通道層24之間可直接接觸，並具有良好的歐姆接觸。藉此，可省卻高雜質參雜的半導體層15的形成以降低製程時間及成本。
傳統上，穿透式發光的顯示裝置，其薄膜電晶體皆採用如第一A圖之下閘極薄膜電晶體1a結構。其主要原因在於：通道層14通常利用非晶矽半導體所形成，非晶矽半導體會受到光的照射而產生光電效應，影響薄膜電晶體的電氣特性。因此，需要於其入光側形成閘極導電層12a，以避免入射光影響薄膜電晶體1a的運作。根據本發明實施例，通道層24為金屬氧化物IGZO所形成，金屬氧化物IGZO並不會受到入射光照射而產生光電效應。因此，即使閘極導電層22a為透光材質，薄膜電晶體3a仍能維持正常的運作。
另外，由於薄膜電晶體3a之汲極導電層26b利用金屬氧化物IGZO材質所形成，其具有透光的特性。因此，可將汲極導電層26b之延伸部延伸至畫素電極區10b，並藉由調整電極層22b及汲極導電層26b之延伸部的面積大小，即可輕易調整儲存電容3b的電容值，同時，畫素3仍能維持
良好的透光性，其開口率仍可接近100%。其中，汲極導電層26b的延伸部以及電極層22b之大小可分別與整個畫素電極區20b接近或相同。
根據本發明第一實施例，提供相容於傳統薄膜電晶體製程的結構，可沿用傳統薄膜電晶體製程，即可順利製作完成，不會因為採用金屬氧化物IGZO而需要更改整個製程的流程。
如第二B圖所示，為本發明第二實施例，畫素4具有下閘極結構之薄膜電晶體4a及儲存電容4b。由於畫素電極28之功能可被延伸至整個畫素電極區20b之汲極導電層26b的延伸部取代，畫素電極28可被省略，同時，穿孔29的製程亦可省略。即是，可省略穿孔29及畫素電極28兩個製程的光罩以及其相關的製作流程。藉此，可大幅度縮減製程的時間、提升製程的良率以及降低製程的成本，並且更可省卻穿孔29以及畫素電極層28之兩道光罩的製作成本。
如第三A圖所示為本發明第三實施例，畫素5具有上閘極結構之薄膜電晶體5a及儲存電容5b。第三A圖與第二A圖不同處在於：源極及汲極導電層26a、26b、通道層24、閘極導電層24以及電極層22b形成順序不同。
於第三實施例，源極導電層26a、汲極導電層26b以及閘極導電層22a亦利用前述之金屬氧化物IGZO材質所形成。因此，畫素5如同前述，亦具有接近100%的穿透率。
並且，汲極導電層26b之延伸部可延伸至畫素電極區20b以作為儲存電容5b之下電極，畫素電極層28透過穿孔
29與汲極導電層26b連接，以同時作為儲存電容5b的下電極。畫素電極層28、汲極導電層26b之延伸部與電極層22b形成指叉形式的儲存電容5b。藉著調整汲極導電層26b的延伸部以及電極層22b各自的面積大小，即可改變儲存電容5b的電容值，且畫素5仍然具有接近100%的開口率，其中，汲極導電層26b的延伸部以及電極層22b之大小可調整至與整個畫素電極區20b相同。
如第三B圖所示，為本發明第四實施例，畫素6具有上閘極結構之薄膜電晶體6a及儲存電容6b。第三A圖不同點在於：其通道層24形成於基板21上，再形成彼此相隔的源極導電層26a及汲極導電層26b於通道層24及基板21之上。因此，第三A圖與第三B圖所示之薄膜電晶體5a、6a，僅為製程與結構順序的調整，其上閘極結構之薄膜電晶體6a及儲存電容6b仍然具有接近100%的透光率。
根據本發明，利用不同氧含量之金屬氧化物IGZO來製作薄膜電晶體3a、4a、5a、6a的閘極導電層22a、源極導電層26a、汲極導電層26b以及通道層24，即可產生一具有良好透光率之薄膜電晶體3a、4a、5a、6a。並且，可藉由汲極導電層26b之沿伸部延伸至畫素電極區20b，以作為儲存電容3b、4b、5b、6b之電極層，即可藉著調整儲存電容3b、4b、5b、6b之上電極或下電極佔據畫素電極區20b之面積的大小，以調整儲存電容3b、4b、5b、6b的電容值，同時，卻仍可維持畫素電極區20b的透光性。藉此，可製作接近100%開口率之畫素3、4、5、6。
惟，以上所述，僅為本發明的具體實施例之詳細說明
及圖式而已，並非用以限制本發明，本發明之所有範圍應以下述之申請專利範圍為準，任何熟悉該項技藝者在本發明之領域內，可輕易思及之變化或修飾皆可涵蓋在以下本案所界定之專利範圍。
1、2、3、4、5、6‧‧‧畫素
1a、2a、3a、4a、5a、6a‧‧‧薄膜電晶體
1b、2b、3b、4b、5b、6b‧‧‧儲存電容
10a、20a‧‧‧薄膜電晶體區
10b、20b‧‧‧畫素電極區
11、21‧‧‧基板
12、12a、22a‧‧‧閘極導電層
12b、22b‧‧‧電極層
13、23‧‧‧閘極絕緣層
14、24‧‧‧通道層
15‧‧‧高雜質參雜之半導體層
16a、26a‧‧‧源極導電層
16b、26b‧‧‧汲極導電層
16c‧‧‧電極層
17、27‧‧‧保護層
18、28‧‧‧畫素電極層
19、29‧‧‧穿孔
第一A圖與第一B圖所示為具有習知的薄膜電晶體的畫素結構。
第二A圖與第二B圖所示為根據本發明第一實施例及第二實施例之具有下閘極結構之薄膜電晶體的畫素結構。
第三A圖與第三B圖所示為根據本發明第三實施例及第四實施例之具有上閘極結構之薄膜電晶體的畫素結構。
4‧‧‧畫素
4a‧‧‧薄膜電晶體
4b‧‧‧儲存電容
20a‧‧‧薄膜電晶體區
20b‧‧‧畫素電極區
21‧‧‧基板
22a‧‧‧閘極導電層
22b‧‧‧電極層
23‧‧‧閘極絕緣層
24‧‧‧通道層
26a‧‧‧源極導電層
26b‧‧‧汲極導電層
27‧‧‧保護層
Claims (12)
- 一種畫素的結構，包括：一基板，具有一薄膜電晶體區及一畫素電極區；一薄膜電晶體，形成於該薄膜電晶體區，且具有一汲極導電層之一延伸部延伸至該畫素電極區，其中該薄膜電晶體之一通道層、一閘極導電層、一源極導電層及該汲極導電層皆為銦、鎵、鋅之金屬氧化物；以及一儲存電容，形成於該畫素電極區，且以一電極層及該汲極導電層之該延伸部為該儲存電容之一上電極及一下電極，其中該閘極導電層、該源極導電層、該汲極導電層及該電極層之金屬氧化物之銦、鎵、鋅及氧的比例為1：1：1：不大於4，於該通道層之金屬氧化物之銦、鎵、鋅及氧的比例為1：1：1：大於4。
- 如申請專利範圍第1項所述之結構，其中於一低含氧環境形成該閘極導電層、該源極導電層與該汲極導電層，且該低含氧環境之氧氣比氬氣與氧氣的比例為低於2%，以及於一高含氧環境形成該通道層，該高含氧環境之氧氣比氬氣與氧氣的比例為2至15%。
- 如申請專利範圍第1項所述之結構，其中該通道層之厚度為50至100nm，該通道層之金屬氧化物的能隙為3至3.5eV，且透光率為85至95%。
- 如申請專利範圍第1項所述之結構，其中該汲極導電層之該延伸部延伸至整個該畫素電極區，且該儲存電容之一電容值正比於該電極層及該汲極導電層之該延伸部的大小。
- 一種畫素的製程方法，包括： 提供一基板，具有一薄膜電晶體區及一畫素電極區；以及於該基板上，形成一薄膜電晶體於該薄膜電晶體區，以及形成一儲存電容於該畫素電極區：其中，該薄膜電晶體之一汲極導電層具有一延伸部延伸至該畫素電極區，且該儲存電容以該延伸部及一電極層為該儲存電容之上電極及下電極；其中，該薄膜電晶體之一通道層、一閘極導電層、一源極導電層及該汲極導電層皆為銦、鎵、鋅之金屬氧化物，且該閘極導電層、該源極導電層、該汲極導電層及該電極層之金屬氧化物之銦、鎵、鋅及氧的比例為1：1：1：不大於4，於該通道層之金屬氧化物之銦、鎵、鋅及氧的比例為1：1：1：大於4。
- 如申請專利範圍第5項所述之製程方法，其中於一低含氧環境形成該閘極導電層、該源極導電層與該汲極導電層，且該低含氧環境之氧氣比氬氣與氧氣的比例為低於2%，以及於一高含氧環境形成該通道層，該高含氧環境之氧氣比氬氣與氧氣的比例為2至15%。
- 如申請專利範圍第5項所述之製程方法，其中該通道層之厚度為50至100nm，該通道層之金屬氧化物的能隙為3至3.5eV，且透光率為85至95%。
- 如申請專利範圍第5項所述之製程方法，其中該汲極導電層之該延伸部延伸至整個該畫素電極區，且該儲存電容之一電容值正比於該電極層及該汲極導電層之該延伸部的大小。
- 一種畫素的結構，包括： 一基板，具有一薄膜電晶體區及一畫素電極區；一薄膜電晶體，形成於該薄膜電晶體區，且具有一汲極導電層之一延伸部延伸至該畫素電極區，並且具有一畫素電極層透過一穿孔與該汲極導電層電性連接，其中該薄膜電晶體之一通道層、一閘極導電層、一源極導電層及該汲極導電層皆為銦、鎵、鋅之金屬氧化物；以及一儲存電容，形成於該畫素電極區，且以一電極層及該汲極導電層之該延伸部為該儲存電容之一上電極及一下電極，其中該閘極導電層、該源極導電層、該汲極導電層及該電極層之金屬氧化物之銦、鎵、鋅及氧的比例為1：1：1：不大於4，於該通道層之金屬氧化物之銦、鎵、鋅及氧的比例為1：1：1：大於4。
- 如申請專利範圍第9項所述之結構，其中該通道層與該源極導電層、該汲極導電層電性連接，一保護層，位於該通道層上方，該閘極導電層，位於該通道層上方，以及一閘極絕緣層，位於該閘極層導電層上方。
- 一種畫素的製程方法，包括：提供一基板，具有一薄膜電晶體區及一畫素電極區；以及於該基板上，形成一薄膜電晶體於該薄膜電晶體區，以及形成一儲存電容於該畫素電極區；其中，該薄膜電晶體之一汲極導電層具有一延伸部延伸至該畫素電極區，並且具有一畫素電極層透過一穿孔與該汲極導電層電性連接，且以一電極層及該汲極導電層之該延伸部為該儲存電容之一上電極及一下電極；其中，該薄膜電晶體之一通道層、一閘極導電層、一源極 導電層及該汲極導電層皆為銦、鎵、鋅之金屬氧化物，其中該閘極導電層、該源極導電層、該汲極導電層及該電極層之金屬氧化物之銦、鎵、鋅及氧的比例為1：1：1：不大於4，於該通道層之金屬氧化物之銦、鎵、鋅及氧的比例為1：1：1：大於4。
- 如申請專利範圍第11項所述之製程方法，其中該通道層與該源極導電層、該汲極導電層電性連接，一保護層，位於該通道層上方，該閘極導電層，位於該通道層上方，以及一閘極絕緣層，位於該閘極層導電層上方。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099106896A TWI431384B (zh) | 2010-03-10 | 2010-03-10 | 一種畫素的結構及其製程方法 |
| US12/789,834 US8274085B2 (en) | 2010-03-10 | 2010-05-28 | Pixel structure and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099106896A TWI431384B (zh) | 2010-03-10 | 2010-03-10 | 一種畫素的結構及其製程方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201131269A TW201131269A (en) | 2011-09-16 |
| TWI431384B true TWI431384B (zh) | 2014-03-21 |
Family
ID=44559095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099106896A TWI431384B (zh) | 2010-03-10 | 2010-03-10 | 一種畫素的結構及其製程方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8274085B2 (zh) |
| TW (1) | TWI431384B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105917482A (zh) * | 2013-12-10 | 2016-08-31 | 弗莱克因艾伯勒有限公司 | 用于晶体管装置的源极/漏极导体 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102095382B1 (ko) * | 2011-02-11 | 2020-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 표시 장치 |
| CN102646630B (zh) * | 2011-10-11 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种制造tft-lcd阵列基板的方法及其产品 |
| JP6091905B2 (ja) * | 2012-01-26 | 2017-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI451575B (zh) | 2012-02-16 | 2014-09-01 | E Ink Holdings Inc | 薄膜電晶體 |
| TWI492389B (zh) * | 2012-07-13 | 2015-07-11 | Au Optronics Corp | 畫素結構及畫素結構的製作方法 |
| TWI493765B (zh) | 2012-08-07 | 2015-07-21 | E Ink Holdings Inc | 有機半導體元件及其製作方法 |
| TWI611566B (zh) * | 2013-02-25 | 2018-01-11 | 半導體能源研究所股份有限公司 | 顯示裝置和電子裝置 |
| TWI518430B (zh) * | 2013-12-02 | 2016-01-21 | 群創光電股份有限公司 | 顯示面板及應用其之顯示裝置 |
| CN103969905B (zh) * | 2014-03-21 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种电致变色显示器件及其制备方法 |
| CN105093256B (zh) * | 2015-06-29 | 2017-12-01 | 京东方科技集团股份有限公司 | 一种射线检测基板及其制造方法和射线探测器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101090246B1 (ko) * | 2003-12-10 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| US8143115B2 (en) * | 2006-12-05 | 2012-03-27 | Canon Kabushiki Kaisha | Method for manufacturing thin film transistor using oxide semiconductor and display apparatus |
| JP5305630B2 (ja) * | 2006-12-05 | 2013-10-02 | キヤノン株式会社 | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 |
| JP5121254B2 (ja) * | 2007-02-28 | 2013-01-16 | キヤノン株式会社 | 薄膜トランジスタおよび表示装置 |
| KR100959460B1 (ko) * | 2007-11-16 | 2010-05-25 | 주식회사 동부하이텍 | 투명 박막 트랜지스터 및 투명 박막 트랜지스터의 제조방법 |
| TWI396314B (zh) * | 2009-07-27 | 2013-05-11 | Au Optronics Corp | 畫素結構、有機電激發光顯示單元及其製造方法 |
| TWI409957B (zh) * | 2009-12-28 | 2013-09-21 | Prime View Int Co Ltd | 含氧半導體薄膜電晶體之製作方法及顯示裝置之製作方法 |
-
2010
- 2010-03-10 TW TW099106896A patent/TWI431384B/zh active
- 2010-05-28 US US12/789,834 patent/US8274085B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105917482A (zh) * | 2013-12-10 | 2016-08-31 | 弗莱克因艾伯勒有限公司 | 用于晶体管装置的源极/漏极导体 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201131269A (en) | 2011-09-16 |
| US8274085B2 (en) | 2012-09-25 |
| US20110220906A1 (en) | 2011-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI431384B (zh) | 一種畫素的結構及其製程方法 | |
| TWI432865B (zh) | 畫素結構及其製作方法 | |
| WO2019010960A1 (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
| WO2018010214A1 (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| JP5766467B2 (ja) | 薄膜トランジスタ及びその製造方法、表示装置 | |
| KR102650692B1 (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| EP3242341A1 (en) | Array substrate and manufacturing method therefor, display panel and display device | |
| TWI423346B (zh) | 薄膜電晶體及其製造方法 | |
| WO2017159413A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5824534B2 (ja) | 半導体装置およびその製造方法 | |
| JP2011135086A (ja) | 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板 | |
| WO2013115052A1 (ja) | 半導体装置およびその製造方法 | |
| US10209558B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| US20120223308A1 (en) | Thin-film transistor, process for production of same, and display device equipped with same | |
| US9159867B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| KR102424445B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US9276126B2 (en) | Semiconductor device and method for producing same | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| CN102208406B (zh) | 一种像素的结构及其制程方法 | |
| KR102586938B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US9379250B2 (en) | Semiconductor device and method for producing same | |
| US9035303B2 (en) | Semiconductor device and method for manufacturing same | |
| KR102132412B1 (ko) | 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| US20150243790A1 (en) | Semiconductor device and method for producing same | |
| WO2018185967A1 (ja) | 薄膜トランジスタ基板及びその製造方法 |