JP4638292B2 - マルチチャンネルＦｉｎ電界効果トランジスタを備える半導体素子 - Google Patents

マルチチャンネルＦｉｎ電界効果トランジスタを備える半導体素子 Download PDF

Info

Publication number
JP4638292B2
JP4638292B2 JP2005188780A JP2005188780A JP4638292B2 JP 4638292 B2 JP4638292 B2 JP 4638292B2 JP 2005188780 A JP2005188780 A JP 2005188780A JP 2005188780 A JP2005188780 A JP 2005188780A JP 4638292 B2 JP4638292 B2 JP 4638292B2
Authority
JP
Japan
Prior art keywords
region
peripheral circuit
channel
active
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005188780A
Other languages
English (en)
Other versions
JP2006013521A (ja
Inventor
成▲ミン▼ 金
世明 張
東健 朴
容哲 呉
恩貞 尹
根楠 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006013521A publication Critical patent/JP2006013521A/ja
Application granted granted Critical
Publication of JP4638292B2 publication Critical patent/JP4638292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、マルチチャンネルＦｉｎ電界効果トランジスタ（ＦｉｎＦＥＴ）を備える半導体素子及びその製造方法に係り、特に、半導体基板のセル領域及び／又は周辺回路領域内にマルチチャンネルＦｉｎＦＥＴを備える半導体素子及びその製造方法に関する。
半導体素子性能を向上させて製造コストを低減するために、半導体素子の密度を持続的に高めている。素子密度を上昇させるために、半導体素子の形状寸法（フィーチャサイズ）を減少させることが可能な技術が必要である。
従来の半導体素子の製造工程では、半導体素子の速度及び集積度を向上させるために、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のチャンネル長を短くした。しかし、このような場合、素子のソースとドレインとの間隔が非常に短くなることによる短チャンネル効果により、ソース電位及びチャンネル電位がドレイン電位の影響を受けることを効率的に抑制し難くなるなど、素子の能動スイッチとしての特性劣化を引き起こす。しかし、半導体表面に平行にチャンネルが形成される従来のＭＯＳＦＥＴは、平面チャンネル素子であるので、構造的に素子サイズの縮小化に不利であるだけでなく、短チャンネル効果の発生を抑制し難い。
ＦｉｎＦＥＴは、フィン状の立体的な活性領域の形成後、ゲートがフィンの両側面と上面とを取り囲むことによって、平面ではない三次元構造のチャンネルを利用するものである。このような構造は、平面ＭＯＳＦＥＴとは異なり、基板表面に垂直のチャンネルを備えて、素子サイズの縮小化に有利であるだけでなく、ドレインの接合静電容量を極めて減らし、短チャンネル効果を減少できるという長所がある。そして、ＦｉｎＦＥＴは、高い駆動電流及び低い漏れ電流のような優秀な電気的特性を提供するが、これは、改善されたサブスレッショルド電流及び減少したＤＩＢＬ（Ｄｒａｉｎ Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ）によるものである。したがって、ＦｉｎＦＥＴのこのような長所を利用するために、既存のＭＯＳＦＥＴをＦｉｎＦＥＴに代替しようとする努力が行われている。例えば、特許文献１及び２がある。
ＦｉｎＦＥＴはこのような優秀な特性を提供するが、非常に短くて均一なチャンネル幅、例えば３０ｎｍ以下のトランジスタを有するＦｉｎＦＥＴを製造し難いが、これは、フォトリソグラフィ工程の限界のためである。このような限界により、他の問題が発生することもある。例えば、フィンの幅を均一に形成できなければ、電流散布特性に問題を起こすことがある。しかし、フォトリソグラフィ工程で具現できる線幅のサイズには制限がある。したがって、フォトリソグラフィ工程限界以下の微細な線幅を有する三次元構造のチャンネルを形成するためには、改善された方法が必要である。
また、セル領域にＦｉｎＦＥＴを形成することにより増えた電流を適切に制御するためには、周辺回路領域のトランジスタも変更させる必要がある。しかし、周辺回路領域でＦｉｎＦＥＴを形成するためには、既存の活性領域のレイアウトを新たなフィン構造に合うように修正せねばならず、狭い線幅を具現するためには、フォトレジストトリミングを利用せねばならない。このようなパターニング上の問題により、ソース／ドレインコンタクト領域の確保には制限がある。
フィンタイプであり、かつ比較的短チャンネルであるマルチチャンネルトランジスタを形成すれば、トランジスタの駆動電流レベルを高めることができる。したがって、均一かつ比較的短チャンネル幅のマルチチャンネルＦｉｎＦＥＴを備える新たな半導体素子及びその製造方法が必要である。
米国特許第６，３９１，７８２号明細書 米国特許第６，６６４，５８２号明細書
本発明の目的は、従来技術の問題点を解決できるマルチチャンネルＦｉｎＦＥＴを備える半導体素子及びその製造方法を提供することである。
本発明は、マルチチャンネルＦｉｎＦＥＴを備える半導体素子及びその製造方法を提供するが、ここで、マルチチャンネルＦｉｎＦＥＴは、均一な微細線幅を有し、セル領域及び／又は周辺回路領域に配置されている。
本発明は、また、マルチチャンネルＦｉｎＦＥＴを備える半導体素子及びその製造方法を提供するが、ここで、マルチチャンネルＦｉｎＦＥＴは、短くて均一なチャンネル幅を有する。
本発明は、また、トランジスタの有効チャンネル長を増加させたマルチチャンネルＦｉｎＦＥＴを備える半導体素子及びその製造方法を提供する。
本発明は、また、トランジスタ内に複数個のフィンタイプの活性チャンネルを形成することによって、トランジスタの電流レベルを上昇させて、半導体素子の動作速度を速めることができるマルチチャンネルＦｉｎＦＥＴを備える半導体素子及びその製造方法を提供する。
本発明は、また、単純化された製造工程を利用して、複数個のフィンタイプの活性チャンネルを有したＦｉｎＦＥＴゲートを低コストで生産できるマルチチャンネルＦｉｎＦＥＴを備える半導体素子及びその製造方法を提供する。
本発明は、また、半導体素子のセル領域及び／または周辺回路領域内に均一な微細線幅を有したフィンを形成することにより、単一活性領域内に一つ以上の三次元チャンネルを有したトランジスタの製造方法を提供する。
前述したあらゆる特徴または少なくとも一つは、次のような半導体素子により提供されうる。該半導体素子は、セル領域と周辺回路領域とを備え、前記セル領域及び周辺回路領域は、素子分離膜により定義された活性領域を備える半導体基板、前記素子分離膜の表面上に突出され、少なくとも二つの活性チャンネルを定義する前記活性領域の一部分、前記少なくとも二つの突出活性チャンネルを有する前記半導体基板の前記活性領域上に形成されたゲート酸化膜、前記ゲート酸化膜及び前記半導体基板の前記素子分離膜上に形成されたゲート電極、及び前記各ゲート電極の両側の前記半導体基板の前記活性領域内に形成されたソースとドレインとを備える。
前記半導体基板は、シリコンウェーハ、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＳＧＯＩ（Ｓｉｌｉｃｏｎ Ｇｅｒｍａｎｉｕｍ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板またはシリコンゲルマニウム（ＳｉＧｅ）ウェーハのうちから選択されうる。
前記少なくとも二つの突出活性チャンネルは、互いに平行である。前記少なくとも二つの突出活性チャンネルそれぞれは、約３０ｎｍ以下の幅を有することができる。
前記少なくとも二つの突出活性チャンネル間の前記活性領域の上面は、前記半導体基板内の前記素子分離膜の上面の高さと同一である。代りに、前記少なくとも二つの突出活性チャンネル間の前記活性領域の上面はリセスされて、前記少なくとも二つの突出活性チャンネル間の前記活性領域の上面は、前記半導体基板内の前記素子分離膜の上面より低い。または、前記少なくとも二つの突出活性チャンネル間の前記活性領域の上面は、前記半導体基板内の前記素子分離膜の上面より高い。
前記少なくとも二つの突出活性チャンネルは、前記半導体基板の前記セル領域に形成されたセル領域活性チャンネルである。
前記半導体素子は、前記半導体基板の前記周辺回路領域の前記素子分離膜の表面上に突出され、複数個の周辺回路領域の活性チャンネルを定義する前記活性領域の一部分をさらに含むことができる。
前記少なくとも二つの突出活性チャンネルは、前記半導体基板の前記周辺回路領域に形成された周辺回路領域の活性チャンネルである。
前記少なくとも二つの突出活性チャンネルの第１部分は、前記半導体基板の前記セル領域に形成されたセル領域活性チャンネルであり、前記少なくとも二つの突出活性チャンネルの第２部分は、前記半導体基板の前記周辺回路領域に形成された周辺回路領域の活性チャンネルである。
前記複数個の周辺回路領域の活性チャンネル下の前記活性領域は、前記素子分離膜により分離されている。
前記半導体素子は、前記半導体基板の前記セル領域の前記素子分離膜の表面上に突出され、セル領域活性チャンネルを定義する前記活性領域の一部分をさらに含むことができる。
前記少なくとも二つの突出活性チャンネルは、前記半導体基板の前記セル領域に形成されたセル領域活性チャンネルであり、前記半導体基板の前記周辺回路領域の前記素子分離膜の表面上に突出され、複数個の周辺回路領域の活性チャンネルを定義する前記活性領域の一部分をさらに含むことができる。
前記半導体基板の前記周辺回路領域の前記素子分離膜の表面上に突出された前記複数個の周辺回路領域の活性チャンネルのうち少なくとも二つは、前記素子分離膜に隣接する。代りに、前記半導体基板の前記周辺回路領域の前記素子分離膜の表面上に突出された前記複数個の周辺回路領域の活性チャンネルは、前記素子分離膜から所定間隔だけ分離されている。
前述したあらゆる特徴または少なくとも一つは、次のような半導体素子の製造方法により提供されうる。該製造方法は、セル領域と周辺回路領域とを備え、前記セル領域及び周辺回路領域は、素子分離膜により定義された活性領域を備える半導体基板を提供する工程、前記素子分離膜の表面上に突出され、その間に前記活性領域の一部を有する少なくとも二つの活性チャンネルを形成する工程、前記少なくとも二つの突出活性チャンネルを有する前記半導体基板の前記活性領域上に、ゲート酸化膜を形成する工程、前記ゲート酸化膜及び前記半導体基板の前記素子分離膜上に、ゲート電極を形成する工程、及び前記各ゲート電極の両側の前記半導体基板の前記活性領域内に、ソース及びドレインを形成する工程を含む。
本発明は、活性領域内に中心トレンチを形成して、三次元構造のチャンネルを形成する。これにより、ソース／ドレインコンタクト面積の減少を防止できる。すなわち、素子分離領域の形成時に定義された活性領域の面積減少なしに、立体構造のチャンネル領域を形成できる。
本発明は、活性領域ハードマスクを等方性エッチングして、チャンネル領域を定義するパターンに利用する。したがって、チャンネル領域定義パターンの形成のための別途の物質を塗布または蒸着する工程を省略して、工程を単純化させることができ、製造コストを低減できる。
既存のＦｉｎＦＥＴ構造の活性領域エッジ形状をレイアウト上の修正なしに変えて、同一な幅のフィンを形成可能にする。したがって、トランジスタに必須的な電流特性を安定的に維持できる。
一方、バルクシリコン基板を使用することにより、ＳＯＩを使用する場合に比べて製造コストが低く、ＳＯＩ ＭＯＳＦＥＴ素子で可能なフローティングボディ効果やドレイン／ソース間の降伏電圧降下、オフ電流の増加の問題がない。
本発明は、セル領域及び周辺回路領域に均一な微細線幅を有するフィンを形成して、一つの活性領域内に一つあるいは複数個の三次元的チャンネルを有するトランジスタの構造、レイアウト及び製造方法を提供する。以下の実施形態において、本発明の半導体素子の具体的な構造及び製造方法を例示すれば、次の通りである。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態に具現されるものであり、本実施形態は、本発明の開示を完全にし、当業者に本発明の範囲を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲によってのみ定義されるものである。明細書及び図面全体にわたって、同一な参照符号は同一な構成要素を指す。
図１は、本発明の第１ないし第４実施形態による半導体素子の製造方法で製造する半導体素子のレイアウトである。
図１に示すように、半導体素子は、セル領域と周辺回路領域とに分けられる。セル領域には、Ｘ方向に長い活性領域２０が定義されている。活性領域２０上には、Ｙ方向に伸張するゲート電極６５が形成される。ゲート電極６５の両側の活性領域２０内には、ソースＳ及びドレインＤが形成される。
周辺回路領域の活性領域２０´の上には、Ｙ方向に伸張するゲート電極６５´が形成される。活性領域２０´は、Ｘ方向に伸張する一方、Ｙ方向にさらに伸張して、セル領域の活性領域２０に比べてＹ方向にさらに長い。したがって、Ｘ方向に伸張する程度が互いに同一であれば、周辺回路領域の活性領域２０´の面積がセル領域の活性領域２０の面積より広い。ゲート電極６５´の両側の活性領域２０´内には、ソースＳ´及びドレインＤ´が形成される。
周辺回路領域のゲート電極６５´の下には、Ｙ方向に沿って所定間隔をおいて、その所定間隔ほどのＹ方向線幅を有する四角形の開口部２１により、活性領域が空いているので、周辺回路領域の活性領域２０´のＹ方向断面を見れば、島のように一定な線幅を有した一定間隔の溝であるラインアンドスペースのように、活性領域２０´の上部同士が互いに分離されているように見られる。
この際、図１に示すように、周辺回路領域の活性領域２０´に必ずしも二つの四角形の開口部２１を含まねばならないものではなく、四角形の開口部２１の個数は加減されうる。かかる場合、活性領域２０´のＹ方向線幅も増減できるということが分かる。四角形の開口部２１は、少なくとも一つ以上であればよい。
図１に示すように、ゲート電極６５、６５´の幅（Ｘ方向の断面長）より、ソースＳ、Ｓ´及びドレインＤ、Ｄ´に形成されるコンタクト領域の幅が広い。本発明では、このようにレイアウトを構成できることによって、従来のパターニング上の問題により、ソース／ドレインコンタクト領域の確保に制限があるという問題を解決できる。
第１実施形態
図２ないし図９は、このようなレイアウトを有する半導体素子の製造方法の第１実施形態を説明するための斜視図である。各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。
まず、図２に示すように、図１のような活性領域２０、２０´を定義可能に、バルクシリコンウェーハのような半導体基板１０上に活性領域ハードマスク１５、１５´を形成する。半導体基板１０としては、シリコンウェーハ以外にＳＯＩ基板、ＳＧＯＩ基板またはＳｉＧｅウェーハを利用してもよい。活性領域ハードマスク１５、１５´は、セル領域と周辺回路領域とに同時に形成するものであって、シリコン窒化膜のような絶縁膜をＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはＬＰ−ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ−ＣＶＤ）のような方法で、基板１０上に８００Åないし２０００Å厚さに蒸着した後、セル領域及び周辺回路領域により所定形状にパターニングして形成する。図２に示すように、セル領域の活性領域ハードマスク１５は、Ｘ方向に伸張するライン形態にパターニングし、周辺回路領域の活性領域ハードマスク１５´は、Ｙ方向に伸張する四角形内にＹ方向に沿って離隔された四角形の開口部１７を含むようにパターニングする。
活性領域ハードマスク１５、１５´と基板１０との間の応力発生が憂慮される場合、活性領域ハードマスク１５、１５´と基板１０との間に、熱酸化方式で形成した酸化膜をさらに形成することもある。
次いで、活性領域ハードマスク１５、１５´をエッチングマスクとして基板１０をエッチングすることにより、セル領域及び周辺回路領域に基板１０の表面より突出された活性領域２０、２０´をそれぞれ定義し、活性領域２０、２０´を取り囲むトレンチ１８、１８´を形成する。この際、周辺回路領域の活性領域ハードマスク１５´内の四角形の開口部１７の下にも、トレンチが形成される。トレンチ１８、１８´の深さは、１０００Åないし３０００Å程度とする。基板１０のエッチングには、例えばＨＢｒまたはＣｌ２のようなハロゲンガスと酸素とを混合して使用するドライエッチングを利用できる。
図３に示すように、活性領域ハードマスク１５、１５´を等方性エッチングして、活性領域２０、２０´の縁部を露出させるハードマスクパターン１５ａ、１５ａ´を形成する。ここで、等方性エッチングは、エッチングマスクを利用しない全面エッチングで活性領域ハードマスク１５、１５´をエッチングするものであって、プルバックともいう。活性領域ハードマスク１５、１５´がシリコン窒化膜からなる場合には、リン酸（Ｈ３ＰＯ４）を利用したウェットエッチングで実施するか、またはプラズマを利用したドライエッチングで実施できる。これにより、セル領域には、活性領域ハードマスク１５よりＸ及びＹ方向線幅が縮少されたハードマスクパターン１５ａを形成し、周辺回路領域にも、活性領域ハードマスク１５´よりＸ及びＹ方向線幅が縮少され、開口部１７ａは拡張されたハードマスクパターン１５ａ´を形成する。
活性領域ハードマスク１５、１５´を等方性エッチングするので、活性領域ハードマスク１５、１５´は縮少され、開口部１７のサイズは増大する。等方性エッチング（プルバック）時間を適切に調節することにより、フィンの幅を調節する。
図４に示すように、トレンチ１８、１８´内に絶縁物質、例えばギャップフィル酸化膜のような第１誘電膜３０、３０´を充填し、ハードマスクパターン１５ａ、１５ａ´を平坦化終了点として平坦化させる。第１誘電膜３０、３０´の蒸着には、例えばＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）−ＣＶＤを利用できる。第１誘電膜３０、３０´の平坦化には、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）または全面エッチングを利用できる。
図５に示すように、図１のようなＹ方向に伸張するセル領域及び周辺回路領域のゲート電極６５、６５´の位置にダミーゲートパターン３５、３５´が形成されるように、第１誘電膜３０、３０´とハードマスクパターン１５ａ、１５ａ´とをパターニングする。ダミーゲートパターン３５、３５´の形成により、ハードマスクパターン１５ａ、１５ａ´のほとんどが除去され、セル領域の中心には、一つのチャンネル領域定義パターン１５ｂが、周辺回路領域には、Ｙ方向に沿って離隔された複数個のチャンネル領域定義パターン１５ｂ´が形成され、セル領域及び周辺回路領域には、ダミーゲートパターン３５、３５´の下に各活性領域２０、２０´が一部露出される。
図６に示すように、ダミーゲートパターン３５、３５´上にシリコン酸化膜のような第２誘電膜４０、４０´、すなわち遮断膜を蒸着し、チャンネル領域定義パターン１５ｂ、１５ｂ´を平坦化終了点として平坦化させる。第２誘電膜４０、４０´の蒸着には、第１誘電膜３０、３０´の蒸着に利用されたＨＤＰ−ＣＶＤを利用できる。そして、第２誘電膜４０、４０´の平坦化には、ＣＭＰまたは全面エッチングを利用できる。第２誘電膜４０、４０´及び第１誘電膜３０、３０´は、類似または同一な種類の酸化膜であるので、二つの間の界面は実際に存在しない。単に理解を助けるために、仮想の界面位置を点線で示した。
図７に示すように、図６の平坦化段階により露出されているチャンネル領域定義パターン１５ｂ、１５ｂ´を、ウェットまたはドライエッチングの方法で第２誘電膜４０、４０´、第１誘電膜３０、３０´及び基板１０に対して選択的に除去する。シリコン窒化膜からなるチャンネル領域定義パターン１５ｂ、１５ｂ´をウェットで除去する時には、リン酸ストリップを利用できる。これにより、チャンネル領域定義パターン１５ｂ、１５ｂ´があった位置には、開口部４５、４５´が形成され、その下の基板１０の表面、すなわち活性領域２０、２０´の表面が一部露出される。次いで、第２誘電膜４０、４０´及び第１誘電膜３０、３０´をエッチングマスクとして、開口部４５、４５´下にある活性領域２０、２０´をエッチングして、フィンチャンネルとして使われる部位を形成する。
セル領域のフィンの幅は、活性領域２０のＹ方向線幅とハードマスクパターン１５ａのＹ方向線幅との差、すなわち活性領域ハードマスク１５のＹ方向線幅とチャンネル領域定義パターン１５ｂのＹ方向線幅との差程度に決定される。周辺回路領域のフィンの幅も同様に決定される。
ここで、露出された活性領域２０、２０´内にチャンネルイオン注入を実施できるが、望ましくは、フィンチャンネル内にチャンネルイオンが均一に分布可能に、相異なるエネルギーで複数回にわたって注入する。例えば、３０ｋｅＶで第１のホウ素注入を実施した後、１５ｋｅｖで第２のホウ素注入を実施する。イオン注入は、傾斜角なしに基板１０に対して垂直に実施できる。
図８に示すように、第２誘電膜４０、４０´及び第１誘電膜３０、３０´をチャンネル深さと同一にリセスさせる。第２誘電膜４０、４０´及び第１誘電膜３０、３０´をウェットでリセスさせる時には、ＨＦ希釈液やＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）溶液を利用できる。これにより、露出された活性領域２０、２０´周囲に素子分離膜３０ａ、３０ａ´が形成される。周辺回路領域の活性領域２０´は、図１のように四角形の開口部２１を備える。そして、活性領域２０、２０´には、図７に示す段階で開口部４５、４５´を通じたエッチングにより、フィンチャンネル部位に中心トレンチ２２、２２´が掘られる。
これにより、活性領域２０、２０´それぞれは、中心トレンチ２２、２２´と素子分離膜３０ａ、３０ａ´との間に、基板１０表面からなる第１突出部２３、２３´及び第２突出部２４、２４´が露出される。第１突出部２３、２３´及び第２突出部２４、２４´の上面及び側面は、三次元構造チャンネル領域を提供する。セル領域内の第１突出部２３及び第２突出部２４は、セル領域活性チャンネルを形成する。周辺回路領域内の第１突出部２３´及び第２突出部２４´は、周辺回路領域の活性チャンネルを形成する。第１突出部２３、２３´及び第２突出部２４、２４´は、中心トレンチ２２、２２´によりそれぞれ分離されている。第１突出部２３、２３´及び第２突出部２４、２４´は、互いに平行にできる。また、第１突出部２３、２３´及び第２突出部２４、２４´は、約３０ｎｍ以下の幅を有することができる。本明細書では、このように、中心トレンチ２２、２２´をはさんで二つの突出部を有するフィンをマルチチャンネルフィンともいう。そして、マルチチャンネルフィンを利用して製造したＦｉｎＦＥＴをマルチチャンネルＦｉｎＦＥＴともいう。特に、本発明によれば、周辺回路領域には、中心トレンチ２２´が複数個一列にＹ方向に沿って形成されて、一つの活性領域２０´内に複数個のフィンを利用できる。
一方、図７に示す段階でのチャンネルイオン注入を実施しない場合には、図８の段階でフィンを露出させた後で実施することもある。このときにも望ましくは、フィンチャンネル内にチャンネルイオンが均一に分布可能に、それぞれ異なるエネルギーで複数回にわたって注入する。そして、イオン注入は、傾斜イオン注入で実施する。
図９に示すように、活性領域２０、２０´上にゲート酸化膜５０、５０´を形成する。ゲート酸化膜５０、５０´は、熱酸化方法でシリコン酸化膜を成長させて形成できる。代りに、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ、ＰＥ−ＡＬＤまたはＰＥ−ＣＶＤ方法で絶縁物質、例えばシリコン酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜、アルミニウム酸化膜、またはシリコン窒化膜を蒸着するか、またはコーティング方法で形成できる。次いで、ゲート酸化膜５０、５０´上にゲート導電層を形成する。ゲート導電層は、アンドープトポリシリコン膜で形成した後、後続工程で適切にドーピングして使用することもあり、インシチュドープトポリシリコン膜で形成することもある。金属も可能である。次いで、ゲート導電層をパターニングして、Ｙ方向に伸張するゲート電極６５、６５´をセル領域と周辺回路領域にそれぞれ形成する。ここで、ゲート電極６５、６５´は、中心トレンチ２２、２２´と同一な幅を有し、かつチャンネル領域、すなわち第１突出部２３、２３´及び第２突出部２４、２４´の上面及び側面を覆いつつチャンネル領域を横切るように形成する。次いで、ソース／ドレインのイオン注入後に熱処理まで進めば、セル領域のゲート電極６５の両側の活性領域２０にソースＳ及びドレインＤが形成され、周辺回路領域のゲート電極６５´の両側の活性領域２０´にソースＳ´及びドレインＤ´が形成される。この際、レイアウト構成上のゲート電極６５、６５´の幅より、ソースＳ、Ｓ´及びドレインＤ、Ｄ´に形成されるコンタクト領域（図示せず）の幅が広い。したがって、従来と異なり、ソース及びドレインのコンタクト面積が制限されない。
セル領域のソースＳ、ドレインＤ及び周辺回路領域のソースＳ´、ドレインＤ´は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）タイプに形成することもあり、かかる場合、高濃度（Ｅ１５／cm2レベル）イオン注入と低濃度（Ｅ１２／cm2〜Ｅ１３／cm2レベル）イオン注入との間に、ゲート電極６５、６５´の側壁にスペーサを形成する工程を追加する必要がある。
中心トレンチ２２、２２´のサイズは、開口部４５、４５´のサイズにより決定され、開口部４５、４５´のサイズは、チャンネル領域定義パターン１５ｂ、１５ｂ´のサイズにより決定される。したがって、ソースＳ、Ｓ´及びドレインＤ、Ｄ´の各面積を大きくするためには、チャンネル領域定義パターン１５ｂ、１５ｂ´のサイズができるだけ小さくなければならない。本実施形態では、チャンネル領域定義パターン１５ｂ、１５ｂ´の幅とゲート電極６５、６５´の幅とを同一に形成する。
図１０は、図９のＹ方向の断面図である。図１０において、左側はセル領域、右側は周辺回路領域を表す。図１０に示すように、セル領域及び周辺回路領域にそれぞれマルチチャンネルフィンが形成されている。そして、図８の段階で、第２誘電膜４０、４０´及び第１誘電膜３０、３０´をチャンネル深さと同一にリセスさせるので、中心トレンチ２２、２２´の底面は、素子分離膜３０ａ、３０ａ´の表面と同一な高さとなる。また、周辺回路領域の活性領域２０´を図１のような形状に形成するので、一つの活性領域２０´内に複数個（本実施形態では、３個）のマルチチャンネルフィンによる複数個のチャンネル領域が形成される。周辺回路領域の活性領域２０´内のマルチチャンネルフィンの個数は、活性領域２０´内の四角形の開口部２１の個数により変わることが本明細書の記載から十分に分かる。セル領域に立体構造のマルチチャンネルフィンを形成することにより増えた電流を制御するためには、本実施形態のように、周辺回路領域にもマルチチャンネルフィンを形成することが望ましい。
図１ないし図１０に示すように、本実施形態による半導体素子は、セル領域と周辺回路領域とを備える半導体基板１０と、セル領域に形成され、基板１０の表面より突出されたセル領域の活性領域２０と、周辺回路領域に形成され、基板１０の表面より突出された周辺回路領域の活性領域２０´とを備える。セル領域の活性領域２０は、Ｘ方向に伸張するラインタイプであり、周辺回路領域の活性領域２０´は、Ｙ方向に伸張する四角形であって、セル領域の活性領域２０より広い。そして、周辺回路領域の活性領域２０´は、その内にＹ方向に沿って所定間隔をおいて、その所定間隔程度のＹ方向線幅を有する四角形の開口部２１の少なくとも一つを備える。
各活性領域２０、２０´は、その中心部に形成された中心トレンチ２２、２２´をはさんで、活性領域２０、２０´の表面からなる互いに平行な第１突出部２３、２３´及び第２突出部２４、２４´を有し、その上面及び側面をチャンネル領域として利用するフィンを備える。第１突出部２３、２３´及び第２突出部２４、２４´の上面及び側面は、三次元構造のチャンネル領域を提供する。第１突出部２３、２３´及び第２突出部２４、２４´は、中心トレンチ２２、２２´によりそれぞれ分離されている。第１突出部２３、２３´及び第２突出部２４、２４´は、互いに平行できる。周辺回路領域の活性領域２０´内に複数個の中心トレンチ２２´が一列に形成されているので、複数個のフィンを形成する。第１実施形態において、第１突出部２３、２３´と第２突出部２４、２４´との間の活性領域２０、２０´の上面は、素子分離膜３０ａ、３０ａ´の上面と並ぶ。セル領域内の第１突出部２３及び第２突出部２４は、セル領域活性チャンネルを形成する。周辺回路領域内の第１突出部２３´及び第２突出部２４´は、周辺回路領域の活性チャンネルを形成する。
周辺回路領域の活性領域２０´には、中心トレンチ２２´が一列に複数個形成されているので、フィンも複数個形成されている。周辺回路領域の中心トレンチ２２´は、四角形の開口部２１のＹ方向側に形成されている。
各活性領域２０、２０´上には、ゲート酸化膜５０、５０´及びそれぞれのゲート電極６５、６５´が備えられる。各ゲート電極６５、６５´は、中心トレンチ２２、２２´と同一な幅を有し、第１突出部２３、２３´及び第２突出部２４、２４´の上面及び側面を覆いつつＹ方向に伸張する。特に、周辺回路領域のゲート電極６５´は、複数個の中心トレンチ２２´を経て伸張する。
各ゲート電極６５、６５´の両側の活性領域２０、２０´には、ソースＳ、Ｓ´及びドレインＤ、Ｄ´が形成されている。各ゲート電極６５、６５´の幅より、ソースＳ、Ｓ´及びドレインＤ、Ｄ´に形成されるコンタクト領域の幅が広い。各活性領域２０、２０´の周囲及び四角形の開口部２１下には、中心トレンチ２２、２２´の底面と同一な表面高さを有する素子分離膜３０ａ、３０ａ´を備える。
このように、本実施形態による半導体素子は、チャンネル幅より広いソース及びドレインコンタクト領域を有し、セル領域及び周辺回路領域の活性領域に、それぞれ中心トレンチをはさんで二つの突出部を有するマルチチャンネルフィンを備える。フィンの幅には、制限がない。二つの突出部を有したフィンの形成によるチャンネル面積の増大により、素子動作速度を速めることができる。一方、バルクシリコン基板を使用する場合には、ＳＯＩやＳＧＯＩ基板を使用する場合に比べて製造コストが低いが、ＳＯＩやＳＧＯＩ ＭＯＳＦＥＴ素子で可能なフローティングボディ効果やドレイン／ソース間の降伏電圧降下、オフ電流の増加問題がない。一方、ＳＯＩやＳＧＯＩ基板を使用する場合には、底チャンネルのターンオンを防止する効果がある。また、ＳＧＯＩやＳｉＧｅ基板を使用する場合には、基板物質の速い移動度を利用できるという長所がある。
第２実施形態
図１１Ａ及び図１１Ｂは、本発明の第２実施形態による半導体素子のＹ方向の断面図であって、左側はセル領域、右側は周辺回路領域を表す。図１１において、図２ないし図１０に示すものと同一な要素に対しては、同一な参照番号を付与し、説明の繰り返しを省略する。
本実施形態は、第１実施形態の変形例である。
まず、図２ないし図６に示す段階までは、第１実施形態と同一に進める。次いで、図７に示す段階を行うときに、開口部４５、４５´下にある基板１０を第１実施形態より深くエッチングして、フィンチャンネルとして使われる部位を形成する。次いで、図８に示すような程度に第２誘電膜４０、４０´及び第１誘電膜３０、３０´をリセスさせる。ただし、チャンネルより浅く第１誘電膜３０、３０´をリセスさせる。次いで、図９のような段階まで第１実施形態と同一に進めば、図１１Ａのような断面図を得ることができる。
図１１Ａに示すように、中心トレンチ２５、２５´を第１実施形態より深く形成し、第２誘電膜４０、４０´及び第１誘電膜３０、３０´をチャンネルより浅くリセスさせる。結果的に、第１突出部２３、２３´と第２突出部２４、２４´との間の活性領域２０、２０´の表面は、素子分離膜３０ａ、３０ａ´の表面及び半導体基板１０より低い。このように構成することにより、有効チャンネル幅を極大化させることができるという特有の効果がある。
代りに、図１１Ｂに示すように、中心トレンチ２７、２７´を第１実施形態より浅く形成し、第２誘電膜４０、４０´及び第１誘電膜３０、３０´をチャンネルより深くリセスさせる。結果的に、第１突出部２３、２３´と第２突出部２４、２４´との間の活性領域２０、２０´の表面は、素子分離膜３０ａ、３０ａ´の表面及び半導体基板１０より高くなる。
第３実施形態
図１２ないし図１４は、本発明の第３実施形態による半導体素子の製造方法を示す斜視図である。そして、図１５は、図１４のＹ方向の断面図である。各図面において、左側はセル領域、右側は周辺回路領域を表す。また、図１２ないし図１５において、図２ないし図１０に示すものと同一な要素に対しては、同一な参照番号を付与し、説明の繰り返しを省略する。
本実施形態も、第１実施形態の変形例である。本実施形態による半導体素子は、セル領域には、単一チャンネルＦｉｎＦＥＴを、周辺回路領域には、第１実施形態のようなマルチチャンネルＦｉｎＦＥＴを備える。
まず、図２ないし図６に示す段階までは、第１実施形態と同一に進める。
次いで、図１２のように、セル領域にフォトレジストのような物質でマスク７０を形成して保護し、周辺回路領域は露出させて、チャンネル領域定義パターン１５ｂ´を露出させる。次いで、図７に示すように、露出されているチャンネル領域定義パターン１５ｂ´を、ウェットまたはドライエッチングの方法で第２誘電膜４０´、第１誘電膜３０´及び基板１０に対して選択的に除去する。これにより、チャンネル領域定義パターン１５ｂ´があった位置に、開口部４５´を形成する。すなわち、第１実施形態とは異なり、周辺回路領域のみに開口部４５´を形成する。次いで、第２誘電膜４０´及び第１誘電膜３０´をエッチングマスクとして、開口部４５´下にある基板１０をエッチングして、フィンチャンネルとして使われる部位を形成する。次いで、マスク７０を除去する。マスク７０の除去段階前後にチャンネルイオン注入を実施でき、望ましくは、フィンチャンネル内にチャンネルイオンが均一に分布可能に、それぞれ異なるエネルギーで複数回にわたって注入する。そして、イオン注入は、傾斜角なしに基板１０に対して垂直に実施する。
図１３に示すように、第２誘電膜４０、４０´及び第１誘電膜３０、３０´をチャンネル深さと同一にリセスさせる。これにより、露出された活性領域２０、２０´の周囲に素子分離膜３０ａ、３０ａ´が形成される。周辺回路領域の活性領域２０´のみに、フィンチャンネル部位に中心トレンチ２２´が形成されたことが分かる。
中心トレンチ２２´と素子分離膜３０ａ、３０ａ´との間に、基板１０の表面からなる第１突出部２３´及び第２突出部２４´が露出される。第１突出部２３´及び第２突出部２４´の上面及び側面は、三次元構造のチャンネル領域を提供する。第１突出部２３´及び第２突出部２４´は、中心トレンチ２２´により分離されている。第１突出部２３´及び第２突出部２４´は、互いに平行である。また、第１突出部２３´及び第２突出部２４´は、約３０ｎｍ以下の幅を有することができる。
図１２の段階でチャンネルイオン注入を実施しない場合には、この際、チャンネルイオン注入を実施でき、望ましくは、フィンチャンネル内にチャンネルイオンが均一に分布可能に、それぞれ異なるエネルギーで複数回にわたって傾斜イオン注入する。
図１４に示すように、活性領域２０、２０´上にゲート酸化膜５０、５０´を形成する。次いで、Ｙ方向のゲート電極６５、６５´をセル領域と周辺回路領域とにそれぞれ形成する。
図１５に示すように、本実施形態によれば、セル領域には、単一チャンネルＦｉｎＦＥＴが、周辺回路領域には、一つの活性領域２０´に３個のマルチチャンネルフィンを有するマルチチャンネルＦｉｎＦＥＴが形成される。
一方、第２実施形態のように、チャンネル部位の中心トレンチ２２´を素子分離膜３０ａ、３０ａ´より深くしてチャンネル有効幅を極大化させる変形例も、当業者であれば本明細書の記載から容易に分かる。
第４実施形態
図１６ないし図１８は、本発明の第４実施形態による半導体素子の製造方法を示す斜視図である。そして、図１９は、図１８のＹ方向の断面図である。各図面において、左側はセル領域、右側は周辺回路領域を表す。また、図１６ないし図１９において、図２ないし図１０に示すものと同一な要素に対しては、同一な参照番号を付与し、説明の繰り返しを省略する。
本実施形態も、第１実施形態の変形例であり、本実施形態による半導体素子は、セル領域には、第１実施形態のようなマルチチャンネルＦｉｎＦＥＴを、周辺回路領域には、単一チャンネルＦｉｎＦＥＴを備える。
まず、図２ないし図６に示す段階までは、第１実施形態と同一に進める。
次いで、図１６のように、周辺回路領域にフォトレジストのような物質でマスク７０´を形成して保護し、セル領域は露出させて、チャンネル領域定義パターン１５ｂを露出させる。次いで、図７に示すように、露出されているチャンネル領域定義パターン１５ｂを、ウェットまたはドライエッチングの方法で第２誘電膜４０、第１誘電膜３０及び基板１０に対して選択的に除去する。これにより、チャンネル領域定義パターン１５ｂがあった位置に、開口部４５を形成する。すなわち、第１及び第３実施形態とは異なり、セル領域のみに開口部４５を形成する。次いで、第２誘電膜４０及び第１誘電膜３０をエッチングマスクとして、開口部４５下にある基板１０をエッチングして、フィンチャンネルとして使われる部位を形成する。使われたマスク７０´は除去する。前記実施形態と同様に、ここでチャンネルイオン注入を実施でき、望ましくは、フィンチャンネル内にチャンネルイオンが均一に分布可能に、それぞれ異なるエネルギーで複数回にわたって基板１０に注入する。例えば、３０ｋｅＶで第１のホウ素注入を実施した後、１５ｋｅｖで第２のホウ素注入を実施する。イオン注入は、傾斜角なしに基板１０に対して垂直に実施できる。
図１７に示すように、第２誘電膜４０、４０´及び第１誘電膜３０、３０´をチャンネル深さと同一にリセスさせる。これにより、露出された活性領域２０、２０´の周囲に素子分離膜３０ａ、３０ａ´が形成される。セル領域の活性領域２０のみに、フィンチャンネル部位に中心トレンチ２２が形成されたことが分かる。
そして、中心トレンチ２２´と素子分離膜３０ａ、３０ａ´との間に、基板１０の表面からなる第１突出部２３及び第２突出部２４が露出される。第１突出部２３及び第２突出部２４の上面及び側面は、三次元構造のチャンネル領域を提供する。第１突出部２３及び第２突出部２４は、中心トレンチ２２によりそれぞれ分離されている。第１突出部２３及び第２突出部２４は、互いに平行にできる。
図１６の段階でチャンネルイオン注入を実施しない場合には、この際、チャンネルイオン注入を実施でき、望ましくは、フィンチャンネル内にチャンネルイオンが均一に分布可能に、それぞれ異なるエネルギーで複数回にわたって傾斜イオン注入する。
図１８に示すように、活性領域２０、２０´上にゲート酸化膜５０、５０´を形成する。次いで、ゲート電極６５、６５´をセル領域と周辺回路領域とにそれぞれ形成する。
図１９に示すように、セル領域には、マルチチャンネルＦｉｎＦＥＴが、周辺回路領域には、一つの活性領域２０´に３個のフィンを含む単一チャンネルＦｉｎＦＥＴが形成される。
また、第２実施形態のように、チャンネル部位の中心トレンチ２２を素子分離膜３０ａ、３０ａ´より深くしてチャンネル有効幅を極大化させる変形例も、当業者であれば本明細書の記載から容易に分かる。
図２０は、本発明の第５及び第６実施形態による半導体素子の製造方法で製造する半導体素子のレイアウトである。
図２０に示すように、半導体素子は、セル領域と周辺回路領域とに分けられる。セル領域には、Ｘ方向に伸張する活性領域１２０が形成されている。活性領域１２０上には、Ｙ方向に伸張するセル領域のゲート電極１６５が形成されている。ゲート電極１６５の両側の活性領域１２０内には、セル領域のソースＳ及びドレインＤが形成される。
周辺回路領域の活性領域１２０´上には、Ｙ方向に伸張するゲート電極１６５´が形成される。活性領域１２０´は、Ｘ方向に伸張する一方、Ｙ方向にも伸張して、セル領域の活性領域１２０に比べてＹ方向にさらに長い。例えば、周辺回路領域の活性領域１２０´のＹ方向線幅は、セル領域の活性領域１２０に比べて５倍長い。したがって、Ｘ方向に伸張する程度が互いに同一であれば、周辺回路領域の活性領域１２０´の面積がセル領域の活性領域１２０の面積より広い。ゲート電極１６５´の両側の活性領域１２０´内には、ソースＳ´及びドレインＤ´が形成される。
図２０に示すように、ゲート電極１６５、１６５´の幅より、ソースＳ、Ｓ´及びドレインＤ、Ｄ´に形成されるコンタクト領域の幅が広くなる。したがって、従来のパターニング上の問題により、ソース／ドレインコンタクト領域の確保に制限があるという問題を解決できる。
第５実施形態
図２１ないし図３０は、第５実施形態により、このようなレイアウトを有する半導体素子の製造方法を説明するための斜視図である。各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。
まず、図２１に示すように、図２０のような活性領域１２０、１２０´を形成可能に、バルクシリコンウェーハのような半導体基板１１０上に、シリコン窒化膜などを利用して、活性領域ハードマスク１１５、１１５´を形成する。次いで、活性領域ハードマスク１１５、１１５´をエッチングマスクとして基板１１０をエッチングすることによって、セル領域及び周辺回路領域に活性領域１２０、１２０´をそれぞれ定義する。
活性領域１２０、１２０´を取り囲むように絶縁物質を充填し、活性領域ハードマスク１１５、１１５´を平坦化終了点としてＣＭＰなどを利用して平坦化させて、１次的な素子分離膜（図示せず）を形成する。素子分離工程まで完了することが、第１ないし第４実施形態と異なる。
次いで、活性領域フォトオプションマスクＰＲ、ＰＲ´を形成する。セル領域の活性領域フォトオプションマスクＰＲは、セル領域を全体的に覆って保護する一方、周辺回路領域の活性領域フォトオプションマスクＰＲ´は、活性領域１２０´上にラインアンドスペースタイプに形成される。ラインアンドスペースタイプのＹ方向線幅は、フィンの幅を考慮して適切に決定できる。
次いで、図２２のように、活性領域フォトオプションマスクＰＲ´をエッチングマスクとして、周辺回路領域の活性領域ハードマスク１１５´をエッチングして、周辺回路領域にラインアンドスペースタイプの活性領域ハードマスクパターン１１５"を形成する。活性領域ハードマスク１１５´をエッチングする時には、素子分離膜（図示せず）及び基板１１０に対して選択的にエッチングする。活性領域フォトオプションマスクＰＲ、ＰＲ´を除去した状態は、図２３のようである。
以後の段階は、第１実施形態と同様に進める。
まず、図２４に示す段階で、活性領域ハードマスク１１５及びラインアンドスペースタイプの活性領域ハードマスクパターン１１５"を等方性エッチングして、活性領域ハードマスク１１５、１１５"よりＸ及びＹ方向線幅が縮少されたハードマスクパターン１１５ａ、１１５ａ´を形成する。第１実施形態で説明したように、ハードマスクパターン１１５ａ、１１５ａ´のＹ方向線幅が小さいほど、後にフィンの幅が広くなるので、等方性エッチング時間を適切に調節することによって、フィンの幅を調節する。
図２５に示すように、ハードマスクパターン１１５ａ、１１５ａ´上に絶縁物質、例えば酸化膜を覆い、ハードマスクパターン１１５ａ、１１５ａ´を平坦化終了点として、ＣＭＰなどを利用して平坦化させる。以下の図面からは、図２１の段階で１次的に形成した素子分離膜とここでの酸化膜とを合わせて、第１誘電膜１３０、１３０´で示して指称する。
図２６に示すように、図２０のようなＹ方向のセル領域及び周辺回路領域のゲート電極１６５、１６５´位置にダミーゲートパターン１３５、１３５´が形成されるように、第１誘電膜１３０、１３０´及びハードマスクパターン１１５ａ、１１５ａ´をパターニングする。ダミーゲートパターン１３５、１３５´の形成により、ハードマスクパターン１１５ａ、１１５ａ´のほとんどが除去され、セル領域の中間に一つのチャンネル領域定義パターン１１５ｂが、周辺回路領域には、Ｙ方向に沿って離隔された複数個のチャンネル領域定義パターン１１５ｂ´が形成され、セル領域及び周辺回路領域には、ダミーゲートパターン１３５、１３５´下に各活性領域１２０、１２０´が露出される。
図２７に示すように、ダミーゲートパターン１３５、１３５´上に酸化膜のような第２誘電膜１４０、１４０´を蒸着し、チャンネル領域定義パターン１１５ｂ、１１５ｂ´を平坦化終了点として平坦化させる。第２誘電膜１４０、１４０´及び第１誘電膜１３０、１３０´は、類似または同一な種類の酸化膜であるので、二つの間の界面は実際に存在しない。ただし、理解を助けるために、仮想の界面位置を点線で示した。
図２８に示すように、図２７の平坦化段階により、露出されていたチャンネル領域定義パターン１１５ｂ、１１５ｂ´をウェットまたはドライエッチングの方法で第２誘電膜１４０、１４０´、第１誘電膜１３０、１３０´及び基板１１０に対して選択的に除去する。これにより、チャンネル領域定義パターン１１５ｂ、１１５ｂ´があった位置には、開口部１４５、１４５´が形成される。次いで、第２誘電膜１４０、１４０´及び第１誘電膜１３０、１３０´をエッチングマスクとして、開口部１４５、１４５´下にある基板１１０をエッチングして、フィンチャンネルとして使われる部位を形成する。前述したように、フィンの幅は、活性領域１２０、１２０´のＹ方向線幅（すなわち、活性領域ハードマスク１１５のＹ方向線幅）、ラインアンドスペースタイプの活性領域ハードマスクパターン１１５"のＹ方向線幅、及びハードマスクパターン１１５ａ、１１５ａ´のＹ方向線幅（すなわち、チャンネル領域定義パターン１１５ｂ、１１５ｂ´のＹ方向線幅）間の差程度に決定されるので、フィンの幅は、図２４に示す段階での等方性エッチング時間により決定される。また、前記実施形態と同様に、ここで、活性領域１２０、１２０´内にチャンネルイオン注入を実施でき、望ましくは、フィンチャンネル内にチャンネルイオンが均一に分布可能に、それぞれ異なるエネルギーで複数回にわたって注入する。例えば、３０ｋｅＶで第１のホウ素注入を実施した後、１５ｋｅｖで第２のホウ素注入を実施する。イオン注入は、傾斜角なしに基板１１０に対して垂直に実施できる。
図２９に示すように、第２誘電膜１４０、１４０´及び第１誘電膜１３０、１３０´をチャンネル深さと同一にリセスさせる。これにより、露出された活性領域１２０、１２０´周囲に２次素子分離膜１３０ａ、１３０ａ´が形成される。そして、活性領域１２０、１２０´には、図２８に示す段階で開口部１４５、１４５´を通じたエッチングにより、フィンチャンネル部位に中心トレンチ１２２、１２２´が掘られる。これにより、セル領域の活性領域１２０、１２０´それぞれは、中心トレンチ１２２、１２２´と２次素子分離膜１３０ａ、１３０ａ´との間に、基板１１０表面からなる第１突出部１２３、１２３´及び第２突出部１２４が露出される。第１突出部１２３、１２３´及び第２突出部１２４の上面及び側面は、チャンネル領域を提供し、中心トレンチ１２２をはさんで互いに平行にする。このように、セル領域には、マルチチャンネルフィンが形成される。そして、周辺回路領域の活性領域１２０´には、中心トレンチ１２２´をはさんで、Ｙ方向に複数個のフィン１２３´が形成される。一方、図２８の段階でチャンネルイオン注入を実施しない場合には、この段階で実施することが望ましく、フィンチャンネル内にチャンネルイオンが均一に分布可能に、それぞれ異なるエネルギーで複数回にわたって注入する。そして、イオン注入は、傾斜イオン注入とする。
このように、本実施形態によれば、簡単なラインアンドスペースタイプの活性領域ハードマスクパターン１１５"を周辺回路領域に形成して利用することにより、複数個の均一な幅のフィン１２３´を形成でき、フィン幅の調節も容易である。活性領域パターニング問題によるフィン幅の不均一問題を解決できるので、電流散布特性を向上させ、周辺回路領域に必須的なスレッショルド電圧の制御を円滑に行える。単純なラインアンドスペースタイプのフォトレジストパターンを形成できれば、このような工程が可能であるので、フォトリソグラフィマージンを向上させることができる。このような製造方法は、メモリ素子だけでなく、ロジック素子にも適用できる。
次に、図３０に示すように、活性領域１２０、１２０´上にゲート酸化膜１５０、１５０´を形成する。次いで、ゲート導電層を形成し、それをパターニングして、ゲート電極１６５、１６５´をセル領域と周辺回路領域とにそれぞれ形成する。ここで、ゲート電極１６５、１６５´は、中心トレンチ１２２、１２２´と同一な幅を有し、かつチャンネル領域の上面及び側面を覆いつつチャンネル領域を横切るように形成する。次いで、ソース／ドレインのイオン注入後に熱処理まで進めば、セル領域の活性領域１２０にソースＳ及びドレインＤが形成され、周辺回路領域の活性領域１２０´にソースＳ´及びドレインＤ´が形成される。
図３１は、図３０のＹ方向の断面図である。図３１において、左側はセル領域、右側は周辺回路領域を表す。図３１に示すように、セル領域の活性領域１２０には、第１実施形態のようなマルチチャンネルＦｉｎＦＥＴが、周辺回路領域の活性領域１２０´に、単一チャンネルＦｉｎＦＥＴが連続的に連結されたＦｉｎＦＥＴが形成される。図１９の周辺回路領域に形成され、単一チャンネル間に素子分離膜が介在されて連結されるＦｉｎＦＥＴとは異なり、本実施形態の周辺回路領域に形成される単一チャンネル間には、素子分離膜が介在されない。活性領域フォトオプションマスクＰＲのライン及びスペースのＹ方向線幅をよく調節すれば、各フィン１２３´の幅を均一にすることができる。
図２１ないし図３１に示すように、本実施形態による半導体素子は、セル領域と周辺回路領域とを備える半導体基板１１０と；セル領域に形成され、Ｘ方向に伸張するラインタイプであり、基板１１０の表面より突出されたセル領域の活性領域１２０と；周辺回路領域に形成され、Ｙ方向に伸張する四角形タイプであり、基板１１０の表面より突出された周辺回路領域の活性領域１２０´と、を備える。セル領域の活性領域１２０には、その中心部に形成された中心トレンチ１２２をはさんで、セル領域の活性領域１２０の表面からなる互いに平行な第１突出部１２３及び第２突出部１２４を有し、それらの上面及び側面をチャンネル領域として利用するフィンを備える。そして、周辺回路領域の活性領域１２０´には、その中心部に形成された複数個の他の中心トレンチ１２２´により分離された複数個の他のフィン１２３´を備える。各活性領域１２０、１２０´上には、ゲート酸化膜１５０、１５０´及びそれぞれのゲート電極１６５、１６５´が形成されている。各ゲート電極１６５、１６５´の両側の活性領域１２０、１２０´には、ソースＳ、Ｓ´及びドレインＤ、Ｄ´が形成されている。
ゲート電極１６５、１６５´は、中心トレンチ１２２、１２２´と同一な幅を有し、かつチャンネル領域の上面及び側面を覆いつつチャンネル領域を横切るように形成される。各活性領域１２０、１２０´の周囲に、中心トレンチ１２２、１２２´の底面と同一な表面高さを有する素子分離膜１３０ａを備える。
以上、説明した第５実施形態では、既存のトランジスタ工程と簡単な活性領域フォトオプションマスクとを利用して、セル領域に二つのフィンチャンネルを有したマルチチャンネルＦｉｎＦＥＴを形成すると共に、周辺回路領域に単一チャンネルＦｉｎＦＥＴを形成する。これを利用すれば、トランジスタチャンネル面積の増大により、素子速度を速めることができ、四角形状の均一な幅のフィンをセル領域と周辺回路領域とに同時に形成できるので、電流特性にすぐれる素子をＤＲＡＭのようなメモリ素子だけでなくロジック素子でも具現できる。
そして、本発明の第５実施形態では、周辺回路領域の活性領域をセル領域と同一に一つのライン形態の活性領域に構成する場合、周辺回路領域のトランジスタもマルチチャンネルＦｉｎＦＥＴから構成でき、この時には、活性領域オプションフォトマスクは必要ではない。ただし、ＤＲＡＭの場合、このような活性領域とビットラインコンタクトとの間のオーバーラップマージンを考慮せねばならない。
第６実施形態
図３２ないし図４０は、第６実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。図３２ないし図４０において、図２１ないし図３１に示すものと同一な要素に対しては、同一な参照番号を付与し、説明の繰り返しを省略する。
本実施形態は、第５実施形態の変形例であって、周辺回路領域についての工程のみが異なり、セル領域についての工程は、第５実施形態と同一に進める。
まず、図３２に示すように、図２０のような活性領域１２０、１２０´を形成可能に、バルクシリコンウェーハのような半導体基板１１０上に活性領域ハードマスク１１５、１１５´を形成する。次いで、活性領域ハードマスク１１５、１１５´をエッチングマスクとして基板１１０をエッチングすることにより、セル領域及び周辺回路領域に活性領域（図示せず）をそれぞれ形成し、活性領域を取り囲むトレンチを形成する。トレンチ内に絶縁物質を充填し、活性領域ハードマスク１１５、１１５´を平坦化終了点としてＣＭＰなどを利用して平坦化させて、活性領域ハードマスク１１５、１１５´と同一な表面高さを有する１次素子分離膜１１６、１１６´を形成する。１次素子分離膜１１６、１１６´により、活性領域ハードマスク１１５、１１５´の側壁が露出されない。平坦化工程を目標値より進めて、１次素子分離膜１１６、１１６´の表面高さが活性領域ハードマスク１１５、１１５´より低くなる場合には、活性領域ハードマスク１１５、１１５´の側壁にスペーサをさらに形成することにより、活性領域ハードマスク１１５、１１５´の側壁が露出されないようにする。
図３３に示すように、セル領域及び周辺回路領域に、活性領域フォトオプションマスクＰＲ、ＰＲ´を形成する。セル領域の活性領域フォトオプションマスクＰＲは、セル領域を全体的に覆って保護する一方、周辺回路領域の活性領域フォトオプションマスクＰＲ´は、活性領域上にラインアンドスペースタイプに形成する。特に、周辺回路領域の活性領域上に形成されるラインアンドスペースタイプのフォトオプションマスクＰＲ´は、活性領域ハードマスク１１５´とその周辺の１次素子分離膜１１６、１１６´の一部とが十分に覆われるように構成する。
次いで、図３４のように、活性領域フォトオプションマスクＰＲ´をエッチングマスクとして、周辺回路領域の活性領域ハードマスク１１５´をエッチングして、ラインアンドスペースタイプの活性領域ハードマスクパターン１１５"を形成する。次いで、活性領域フォトオプションマスクＰＲ´を除去する。
図３５に示すように、活性領域ハードマスク１１５及びラインアンドスペースタイプの活性領域ハードマスクパターン１１５"を等方性エッチングして、活性領域ハードマスク１１５、１１５"よりＸ及びＹ方向線幅が縮少されたハードマスクパターン１１５ａ、１１５ａ´を形成する。この際、第５実施形態とは異なり、１次素子分離膜１１６´と接続する最後の部分の活性領域ハードマスクパターン１１５"はエッチングされない。
次いで、ハードマスクパターン１１５ａ、１１５ａ´上に絶縁物質、例えば酸化膜を覆い、ハードマスクパターン１１５ａ、１１５ａ´を平坦化終了点としてＣＭＰなどを利用して平坦化させる。以下の図面からは、図３２の段階の１次素子分離膜１１６、１１６´とこの酸化膜とを合わせて、第１誘電膜１３０、１３０´とする。
以後の工程は、第５実施形態と類似している。
図３６に示すように、図２０のようなＹ方向のセル領域及び周辺回路領域のゲート電極１６５、１６５´の位置にダミーゲートパターン１３５、１３５´が形成されるように、第１誘電膜１３０、１３０´及びハードマスクパターン１１５ａ、１１５ａ´をパターニングする。ダミーゲートパターン１３５、１３５´の形成により、ハードマスクパターン１１５ａ、１１５ａ´のほとんどが除去され、セル領域中間に一つのチャンネル領域形成パターン１１５ｂが、周辺回路領域には、Ｙ方向に沿って離隔された複数個のチャンネル領域定義パターン１１５ｂ´が形成され、セル領域及び周辺回路領域には、ダミーゲートパターン１３５、１３５´の下に各活性領域１２０、１２０´が一部露出される。
図３７に示すように、ダミーゲートパターン１３５、１３５´上に第２誘電膜１４０、１４０´を蒸着し、チャンネル領域定義パターン１１５ｂ、１１５ｂ´を平坦化終了点として平坦化させる。第２誘電膜１４０、１４０´及び第１誘電膜１３０、１３０´は、類似または同一な種類の酸化膜であるので、二つの間の界面は実際に存在しない。ただし、理解を助けるために、仮想の界面位置を点線で示した。
図３８に示すように、図３７の平坦化段階により露出されていたチャンネル領域定義パターン１１５ｂ、１１５ｂ´を、ウェットまたはドライエッチングの方法で第２誘電膜１４０、１４０´、第１誘電膜１３０、１３０´及び基板１１０に対して選択的に除去する。これにより、チャンネル領域定義パターン１１５ｂ、１１５ｂ´があった位置には、開口部１４５、１４５´が形成される。次いで、第２誘電膜１４０、１４０´及び第１誘電膜１３０、１３０´をエッチングマスクとして、開口部１４５、１４５´の下にある基板１１０をエッチングして、フィンチャンネルとして使われる部位を形成する。前述したように、フィンの幅は、活性領域１２０、１２０´のＹ方向線幅、すなわち、活性領域ハードマスク１１５とラインアンドスペースタイプの活性領域ハードマスクパターン１１５"のＹ方向線幅、及びハードマスクパターン１１５ａ、１１５ａ´のＹ方向線幅、すなわち、チャンネル領域定義パターン１１５ｂ、１１５ｂ´のＹ方向線幅間の差ほどに決定されるので、フィンの幅は、図３５に示す段階での等方性エッチング時間により決定される。前記実施形態と同様に、基板１１０に垂直にチャンネルイオン注入を実施する段階をさらに行える。
図３９に示すように、第２誘電膜１４０、１４０´及び第１誘電膜１３０、１３０´をチャンネル深さと同一にリセスさせる。これにより、露出された活性領域１２０、１２０´の周囲に２次素子分離膜１３０ａ、１３０ａ´が形成される。そして、活性領域１２０、１２０´には、図３８に示す段階で開口部１４５、１４５´を通じたエッチングにより、フィンチャンネル部位に中心トレンチ１２２、１２２´が掘られる。これにより、セル領域の活性領域１２０、１２０´は、中心トレンチ１２２、１２２´と２次素子分離膜１３０ａ、１３０ａ´との間に、基板１１０の表面からなる第１突出部１２３、１２３´及び第２突出部１２４が露出される。第１突出部１２３、１２３´及び第２突出部１２４の上面及び側面は、チャンネル領域を提供し、中心トレンチ１２２をはさんで互いに平行にする。そして、周辺回路領域の活性領域１２０´には、中心トレンチ１２２´をはさんで、かつ複数個のフィン１２３´が形成される。特に、図３５に示す段階のように、１次素子分離膜１１６´と接続する最後の部分の活性領域ハードマスクパターン１１５"はエッチングされないので、第５実施形態とは異なり、縁部Ｅに形成されるフィンを削除できる。前述したように、第５実施形態で均一な幅のフィンを形成するためには、活性領域フォトオプションマスクＰＲのラインとスペースのＹ方向線幅をよく調節する必要がある。したがって、本実施形態による場合には、ラインとスペースのＹ方向線幅を別途に調節しなくても、一つの活性領域に均一な複数個のフィンを形成できるという長所がある。一方、前記実施形態と同様に、チャンネルイオン注入を基板１１０に対して傾斜イオン注入で実施する段階をさらに含んでもよい。
図４０に示すように、活性領域１２０、１２０´上にゲート酸化膜１５０、１５０´を形成する。次いで、ゲート導電層を形成し、それをパターニングして、ゲート電極１６５、１６５´をセル領域と周辺回路領域とにそれぞれ形成する。次いで、ソース／ドレインのイオン注入後に熱処理まで進めば、セル領域の活性領域１２０にソースＳ及びドレインＤが形成され、周辺回路領域の活性領域１２０´にソースＳ´及びドレインＤ´が形成される。
図４１は、図４０のＹ方向の断面図である。図４１において、左側はセル領域、右側は周辺回路領域を表す。図４１に示すように、セル領域には、第１実施形態のようなマルチチャンネルＦｉｎＦＥＴが、周辺回路領域には、図３１の周辺回路領域と比較して、縁部にフィンが除去されたＦｉｎＦＥＴが形成される。本実施形態において、周辺回路領域の単一チャンネルＦｉｎＦＥＴは、素子分離膜１３０ａ´と活性領域１２０´の縁部と接続しない。代わりに、素子分離膜１３０ａ´から所定距離ｄだけ離隔されているので、周辺回路領域内に形成されたあらゆる突出部に対して均一な幅を提供する。すなわち、外側の周辺回路領域の活性チャンネルの外部側壁は、素子分離膜から所定距離だけ離隔されている。
図４２は、従来の平面ＭＯＳＦＥＴと本発明によるＦｉｎＦＥＴとを備える半導体素子のチャンネル長を比較したテーブルである。
まず、セル領域の平面ＭＯＳＦＥＴのチャンネル長が１００ｎｍである場合を基準とし、ＦｉｎＦＥＴやマルチチャンネルＦｉｎＦＥＴでのフィン高を１００ｎｍとすれば、第３実施形態によるＦｉｎＦＥＴ（図１５参照）の場合、有効チャンネル長が３００ｎｍとなる。そして、第１、第４、第５及び第６実施形態によるマルチチャンネルＦｉｎＦＥＴ（それぞれ図１０、図１９、図３１及び図４１参照）の場合、有効チャンネル長が５００ｎｍとなる。
次に、周辺回路領域の平面ＭＯＳＦＥＴのチャンネル長が５００ｎｍである場合を基準とし、マルチＦｉｎＦＥＴやマルチチャンネルＦｉｎＦＥＴでのフィン高を１００ｎｍとすれば、第５実施形態によるマルチＦｉｎＦＥＴ（図３１参照）の場合、有効チャンネル長が１３００ｎｍとなり、第６実施形態によるマルチＦｉｎＦＥＴ（図４１参照）の場合、有効チャンネル長が９００ｎｍとなる。そして、第１及び第２実施形態によるマルチチャンネルＦｉｎＦＥＴ（それぞれ図１０及び図１５参照）の場合、有効チャンネル長が１５００ｎｍとなる。
このように、従来の平面ＭＯＳＦＥＴに比べて、本発明によるＦｉｎＦＥＴ、マルチＦｉｎＦＥＴあるいはマルチチャンネルＦｉｎＦＥＴを具現する場合、有効チャンネル長を非常に増加させることができ、電流は、この有効チャンネル長の増加に比例して増加するので、素子の駆動速度も速める。
本発明の特定の実施形態についての以上の説明は、例示及び説明を目的として提供された。本発明は、前記実施形態に限定されず、本発明の技術的思想内で当業者により多様な修正及び変形が可能であるということは明白である。本発明の範囲は、特許請求の範囲及びその等価物により限定される。
本発明は、既存のＭＯＳＦＥＴをＦｉｎＦＥＴに代替するのに利用できる。駆動速度が速い半導体素子の製造に関連の技術分野に適用可能である。
本発明の第１ないし第４実施形態による半導体素子の製造方法で製造する半導体素子のレイアウトである。 図１のようなレイアウトを有する半導体素子の製造方法の第１実施形態を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図１のようなレイアウトを有する半導体素子の製造方法の第１実施形態を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図１のようなレイアウトを有する半導体素子の製造方法の第１実施形態を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図１のようなレイアウトを有する半導体素子の製造方法の第１実施形態を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図１のようなレイアウトを有する半導体素子の製造方法の第１実施形態を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図１のようなレイアウトを有する半導体素子の製造方法の第１実施形態を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図１のようなレイアウトを有する半導体素子の製造方法の第１実施形態を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図１のようなレイアウトを有する半導体素子の製造方法の第１実施形態を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図９のＹ方向の断面図である。 本発明の第２実施形態による半導体素子の断面図である。 本発明の第２実施形態による半導体素子の断面図である。 本発明の第３実施形態による半導体素子の製造方法を示す斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 本発明の第３実施形態による半導体素子の製造方法を示す斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 本発明の第３実施形態による半導体素子の製造方法を示す斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図１４のＹ方向の断面図である。 本発明の第４実施形態による半導体素子の製造方法を示す斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 本発明の第４実施形態による半導体素子の製造方法を示す斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 本発明の第４実施形態による半導体素子の製造方法を示す斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図１８のＹ方向の断面図である。 本発明の第５及び第６実施形態による半導体素子の製造方法で製造する半導体素子のレイアウトである。 第５実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第５実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第５実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第５実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第５実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第５実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第５実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第５実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第５実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第５実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図３０のＹ方向の断面図である。 第６実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第６実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第６実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第６実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第６実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第６実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第６実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第６実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 第６実施形態により、図２０のレイアウトを有する半導体素子の製造方法を説明するための斜視図であって、各図面において、左側はセル領域、右側は周辺回路領域の工程段階別の中間構造物を示す。 図４０のＹ方向の断面図である。 従来の平面ＭＯＳＦＥＴと本発明による半導体素子のチャンネル長を比較したテーブルである。
符号の説明
１０ 半導体基板
２０，２０´ 活性領域
２１ 四角形の開口部
２２，２２´ 中心トレンチ
２３，２３´ 第１突出部
２４，２４´ 第２突出部
３０ａ，３０ａ´ 素子分離膜
５０，５０´ ゲート酸化膜
６５，６５´ ゲート電極

Claims (17)

  1. 半導体基板に形成され、セル領域と周辺回路領域とを備えている半導体素子において、
    素子分離膜で囲まれた領域をフィンとし、前記フィンにはトレンチが形成され、前記トレンチにより前記フィンが二つの突出活性チャンネルの形状となっており、
    前記トレンチの下には前記素子分離膜が存在せず、
    前記セル領域よりも前記周辺回路領域の方が前記フィンの数が多く、
    ゲート酸化膜及びゲート電極が、前記フィン及び前記突出活性チャンネルの上面及び側面を一体となって覆っており、
    前記周辺回路領域において、ソース及びドレインが一体となることによって、複数の前記フィン同士が接続されていることを特徴とする半導体素子。
  2. 前記半導体基板は、シリコンウェーハ、ＳＯＩ基板、ＳＧＯＩ基板またはＳｉＧｅウェーハであることを特徴とする請求項１に記載の半導体素子。
  3. 前記二つの突出活性チャンネルは、互いに平行であることを特徴とする、請求項１に記載の半導体素子。
  4. 前記二つの突出活性チャンネルそれぞれは、約３０ｎｍ以下の幅を有することを特徴とする、請求項１に記載の半導体素子。
  5. 前記二つの突出活性チャンネル間の前記フィンの上面は、前記半導体基板内の前記素子分離膜の上面の高さと同一であることを特徴とする、請求項１に記載の半導体素子。
  6. 前記二つの突出活性チャンネル間の前記フィンの上面はリセスされ、
    前記二つの突出活性チャンネル間の前記フィンの上面は、前記半導体基板内の前記素子分離膜の上面より低いことを特徴とする、請求項１に記載の半導体素子。
  7. 前記二つの突出活性チャンネル間の前記フィンの上面は、前記半導体基板内の前記素子分離膜の上面より高いことを特徴とする、請求項１に記載の半導体素子。
  8. 前記二つの突出活性チャンネルは、前記半導体基板の前記セル領域に形成されたセル領域活性チャンネルであることを特徴とする、請求項１に記載の半導体素子。
  9. 前記半導体基板の前記周辺回路領域の前記素子分離膜の表面上に突出され、複数個の周辺回路領域の活性チャンネルを画定する前記フィンの一部分をさらに備えることを特徴とする、請求項８に記載の半導体素子。
  10. 前記半導体基板の前記周辺回路領域の前記素子分離膜の表面上に突出され、複数個の周辺回路領域の活性チャンネルを画定する前記フィンの一部分をさらに備えることを特徴とする、請求項１に記載の半導体素子。
  11. 前記複数個の周辺回路領域の活性チャンネル下の前記フィンは、前記素子分離膜により分離されていることを特徴とする、請求項１０に記載の半導体素子。
  12. 前記二つの突出活性チャンネルは、前記半導体基板の前記周辺回路領域に形成された周辺回路領域の活性チャンネルであることを特徴とする、請求項１に記載の半導体素子。
  13. 前記複数個の周辺回路領域の活性チャンネル下の前記フィンは、前記素子分離膜により分離されていることを特徴とする、請求項９に記載の半導体素子。
  14. 前記半導体基板の前記セル領域の前記素子分離膜の表面上に突出され、セル領域活性チャンネルを定義する前記フィンの一部分をさらに備えることを特徴とする、請求項１２に記載の半導体素子。
  15. 前記二つの突出活性チャンネルの第１部分は、前記半導体基板の前記セル領域に形成されたセル領域活性チャンネルであり、前記二つの突出活性チャンネルの第２部分は、前記半導体基板の前記周辺回路領域に形成された周辺回路領域の活性チャンネルであることを特徴とする、請求項１に記載の半導体素子。
  16. 前記半導体基板の前記セル領域の前記素子分離膜の表面上に突出され、セル領域活性チャンネルを形成する前記フィンの一部分をさらに備えることを特徴とする、請求項１に記載の半導体素子。
  17. 前記二つの突出活性チャンネルは、前記半導体基板の前記セル領域に形成されたセル領域活性チャンネルであり、前記半導体基板の前記周辺回路領域の前記素子分離膜の表面上に突出され、複数個の周辺回路領域の活性チャンネルを形成する前記フィンの一部分をさらに備えることを特徴とする、請求項１に記載の半導体素子。
JP2005188780A 2004-06-28 2005-06-28 マルチチャンネルＦｉｎ電界効果トランジスタを備える半導体素子 Active JP4638292B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040049003A KR100594282B1 (ko) 2004-06-28 2004-06-28 ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법
US11/033,526 US7394116B2 (en) 2004-06-28 2005-01-12 Semiconductor device including a multi-channel fin field effect transistor including protruding active portions and method of fabricating the same

Publications (2)

Publication Number Publication Date
JP2006013521A JP2006013521A (ja) 2006-01-12
JP4638292B2 true JP4638292B2 (ja) 2011-02-23

Family

ID=36605604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005188780A Active JP4638292B2 (ja) 2004-06-28 2005-06-28 マルチチャンネルＦｉｎ電界効果トランジスタを備える半導体素子

Country Status (4)

Country Link
US (1) US7394116B2 (ja)
JP (1) JP4638292B2 (ja)
KR (1) KR100594282B1 (ja)
CN (1) CN100530690C (ja)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577562B1 (ko) 2004-02-05 2006-05-08 삼성전자주식회사 핀 트랜지스터 형성방법 및 그에 따른 구조
KR100612718B1 (ko) * 2004-12-10 2006-08-17 경북대학교 산학협력단 안장형 플래시 메모리 소자 및 제조방법
KR100614800B1 (ko) * 2004-12-10 2006-08-22 삼성전자주식회사 복수개의 돌출된 채널을 갖는 트랜지스터의 제조 방법
KR100689211B1 (ko) * 2004-12-11 2007-03-08 경북대학교 산학협력단 안장형 엠오에스 소자
KR100753098B1 (ko) * 2004-12-28 2007-08-29 주식회사 하이닉스반도체 채널길이를 증가시킨 반도체 소자 및 그의 제조 방법
KR100585178B1 (ko) * 2005-02-05 2006-05-30 삼성전자주식회사 금속 게이트 전극을 가지는 ＦｉｎＦＥＴ을 포함하는반도체 소자 및 그 제조방법
KR100618893B1 (ko) * 2005-04-14 2006-09-01 삼성전자주식회사 반도체 소자 및 그 제조방법
KR100673144B1 (ko) * 2005-07-15 2007-01-22 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
KR100675290B1 (ko) * 2005-11-24 2007-01-29 삼성전자주식회사 다중채널 전계효과트랜지스터 및 핀 전계효과트랜지스터를갖는 반도체소자의 제조방법 및 관련된 소자
KR100756809B1 (ko) 2006-04-28 2007-09-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100745934B1 (ko) * 2006-06-30 2007-08-02 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
KR100767399B1 (ko) * 2006-07-03 2007-10-17 삼성전자주식회사 핀-펫을 포함하는 반도체 장치의 제조 방법
US20080014689A1 (en) * 2006-07-07 2008-01-17 Texas Instruments Incorporated Method for making planar nanowire surround gate mosfet
US7745319B2 (en) * 2006-08-22 2010-06-29 Micron Technology, Inc. System and method for fabricating a fin field effect transistor
KR100772114B1 (ko) * 2006-09-29 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8058161B2 (en) * 2006-09-29 2011-11-15 Texas Instruments Incorporated Recessed STI for wide transistors
JP2008098553A (ja) * 2006-10-16 2008-04-24 Elpida Memory Inc 半導体装置及びその製造方法
JP4600837B2 (ja) * 2006-12-19 2010-12-22 エルピーダメモリ株式会社 半導体装置の製造方法
KR100780652B1 (ko) * 2006-12-27 2007-11-30 주식회사 하이닉스반도체 반도체 소자 제조방법
US7795096B2 (en) * 2006-12-29 2010-09-14 Qimonda Ag Method of forming an integrated circuit with two types of transistors
KR100843712B1 (ko) * 2007-02-26 2008-07-04 삼성전자주식회사 활성 영역 내 채널 불순물 확산 영역과 자기 정렬하는데적합한 게이트 패턴을 가지는 트랜지스터들 및 그의형성방법들
JP4791986B2 (ja) * 2007-03-01 2011-10-12 株式会社東芝 半導体記憶装置
KR100827529B1 (ko) * 2007-04-17 2008-05-06 주식회사 하이닉스반도체 다중채널을 갖는 반도체 소자 및 그의 제조 방법
US20080283910A1 (en) * 2007-05-15 2008-11-20 Qimonda Ag Integrated circuit and method of forming an integrated circuit
KR100825815B1 (ko) 2007-06-07 2008-04-28 삼성전자주식회사 채널 리세스부를 갖는 활성패턴을 구비하는 반도체 소자 및그의 제조방법
KR100886643B1 (ko) * 2007-07-02 2009-03-04 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US7879659B2 (en) * 2007-07-17 2011-02-01 Micron Technology, Inc. Methods of fabricating semiconductor devices including dual fin structures
KR100927403B1 (ko) * 2007-10-08 2009-11-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR101286644B1 (ko) * 2007-11-08 2013-07-22 삼성전자주식회사 더미 게이트부를 포함한 반도체 소자 및 그 제조방법
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
KR100990599B1 (ko) * 2008-05-30 2010-10-29 주식회사 하이닉스반도체 반도체 장치의 제조 방법 및 그에 따라 제조된 반도체 장치
US8283231B2 (en) * 2008-06-11 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. finFET drive strength modification
DE102008030864B4 (de) * 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
US8305829B2 (en) 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
JP2011009296A (ja) * 2009-06-23 2011-01-13 Panasonic Corp 半導体装置及びその製造方法
US8461015B2 (en) 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8472227B2 (en) * 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8482073B2 (en) 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US7948307B2 (en) * 2009-09-17 2011-05-24 International Business Machines Corporation Dual dielectric tri-gate field effect transistor
US8110466B2 (en) 2009-10-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET patterning
KR101096223B1 (ko) * 2009-10-30 2011-12-22 주식회사 하이닉스반도체 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 제조 방법
JP5640379B2 (ja) * 2009-12-28 2014-12-17 ソニー株式会社 半導体装置の製造方法
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US9130058B2 (en) 2010-07-26 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Forming crown active regions for FinFETs
CN102420232B (zh) 2010-09-28 2014-08-13 中国科学院微电子研究所 一种闪存器件及其形成方法
US8354319B2 (en) * 2010-10-15 2013-01-15 International Business Machines Corporation Integrated planar and multiple gate FETs
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
JP2012204799A (ja) * 2011-03-28 2012-10-22 Toshiba Corp 半導体記憶装置及びその製造方法
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
KR20120122776A (ko) * 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 반도체 소자 및 그의 제조 방법
US20120306005A1 (en) * 2011-06-04 2012-12-06 Kimihiro Satoh Trough channel transistor and methods for making the same
EP3540782A3 (en) * 2011-10-11 2020-01-01 Massachusetts Institute Of Technology Semiconductor devices having a recessed electrode structure
CN103187290B (zh) * 2011-12-31 2015-10-21 中芯国际集成电路制造(北京)有限公司 鳍片式场效应晶体管及其制造方法
JP5816560B2 (ja) * 2012-01-10 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103311280B (zh) * 2012-03-13 2015-12-02 中国科学院微电子研究所 半导体器件及其制造方法
KR101823105B1 (ko) * 2012-03-19 2018-01-30 삼성전자주식회사 전계 효과 트랜지스터의 형성 방법
KR101996325B1 (ko) * 2012-05-14 2019-07-04 삼성전자주식회사 매립형 채널 트랜지스터 및 이의 형성 방법
CN102969360A (zh) * 2012-12-14 2013-03-13 中国科学院微电子研究所 一种iii-v族半导体纳米线阵列场效应晶体管
KR102067171B1 (ko) 2013-02-14 2020-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
CN104078356B (zh) * 2013-03-28 2016-10-05 中芯国际集成电路制造(上海)有限公司 分段沟道晶体管及其形成方法
KR102002942B1 (ko) * 2013-04-18 2019-07-24 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
KR102044468B1 (ko) * 2013-05-13 2019-11-15 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
US9123810B2 (en) * 2013-06-18 2015-09-01 United Microelectronics Corp. Semiconductor integrated device including FinFET device and protecting structure
US9704880B2 (en) * 2013-11-06 2017-07-11 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for a semiconductor structure having multiple semiconductor-device layers
US9455335B2 (en) * 2013-11-14 2016-09-27 Varian Semiconductor Equiment Associates, Inc Techniques for ion implantation of non-planar field effect transistors
US9054192B1 (en) * 2013-12-20 2015-06-09 International Business Machines Corporation Integration of Ge-containing fins and compound semiconductor fins
US9209179B2 (en) * 2014-04-15 2015-12-08 Samsung Electronics Co., Ltd. FinFET-based semiconductor device with dummy gates
US9324619B2 (en) 2014-08-25 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR102227128B1 (ko) 2014-09-03 2021-03-12 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9543381B2 (en) * 2014-09-11 2017-01-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
KR102293185B1 (ko) * 2015-04-21 2021-08-24 삼성전자주식회사 콘택 플러그들을 갖는 반도체 소자 및 그 형성 방법
KR102270920B1 (ko) * 2015-06-10 2021-06-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN106549053B (zh) * 2015-09-17 2021-07-27 联华电子股份有限公司 半导体结构及其制作方法
KR102476356B1 (ko) * 2015-10-07 2022-12-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9972630B2 (en) * 2015-11-03 2018-05-15 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
US9466534B1 (en) * 2015-12-09 2016-10-11 International Business Machines Corporation Cointegration of directed self assembly and sidewall image transfer patterning for sublithographic patterning with improved design flexibility
KR102434993B1 (ko) * 2015-12-09 2022-08-24 삼성전자주식회사 반도체 소자
JP2018073971A (ja) * 2016-10-28 2018-05-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102568718B1 (ko) * 2016-11-09 2023-08-21 삼성전자주식회사 반도체 장치
US10707331B2 (en) * 2017-04-28 2020-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device with a reduced width
DE102018124855B4 (de) * 2017-11-16 2024-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-Gate-Dielektrikum-Transistor und Verfahren
CN111599860B (zh) 2019-02-20 2023-10-13 联华电子股份有限公司 金属氧化物半导体晶体管及其制造方法
KR20200111582A (ko) * 2019-03-19 2020-09-29 삼성전자주식회사 다방향 채널 트랜지스터 및 그 트랜지스터를 포함한 반도체 소자
US10847720B1 (en) 2019-06-20 2020-11-24 Globalfoundries Singapore Pte. Ltd. Non-volatile memory elements with filament confinement
KR20210129795A (ko) 2020-04-20 2021-10-29 삼성전자주식회사 반도체 소자
DE102021109149A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Vorsprungsfeldeffekttransistor und dessen herstellungsverfahren
CN114334828A (zh) * 2020-10-10 2022-04-12 长鑫存储技术有限公司 半导体器件制造方法、半导体器件及存储器
CN116209254B (zh) * 2022-10-18 2024-03-29 北京超弦存储器研究院 一种3d存储阵列及其制备方法、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033476A (ja) * 2000-07-13 2002-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003163356A (ja) * 2001-10-05 2003-06-06 Internatl Business Mach Corp <Ibm> 二重ゲート・トランジスタおよびその製造方法
JP2003229575A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 集積半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461059A (en) * 1987-09-01 1989-03-08 Mitsubishi Electric Corp Semiconductor device
JPH04250667A (ja) * 1991-01-28 1992-09-07 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPH04268767A (ja) * 1991-02-25 1992-09-24 Fujitsu Ltd 半導体装置
JPH0575121A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd 半導体装置
JP3251778B2 (ja) * 1993-09-27 2002-01-28 三菱電機株式会社 半導体記憶装置およびその製造方法
US6177299B1 (en) * 1998-01-15 2001-01-23 International Business Machines Corporation Transistor having substantially isolated body and method of making the same
JP2001274264A (ja) * 2000-03-24 2001-10-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6391782B1 (en) 2000-06-20 2002-05-21 Advanced Micro Devices, Inc. Process for forming multiple active lines and gate-all-around MOSFET
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6664582B2 (en) 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033476A (ja) * 2000-07-13 2002-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003163356A (ja) * 2001-10-05 2003-06-06 Internatl Business Mach Corp <Ibm> 二重ゲート・トランジスタおよびその製造方法
JP2003229575A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 集積半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20060000275A (ko) 2006-01-06
JP2006013521A (ja) 2006-01-12
CN100530690C (zh) 2009-08-19
CN1750269A (zh) 2006-03-22
US7394116B2 (en) 2008-07-01
US20050285204A1 (en) 2005-12-29
KR100594282B1 (ko) 2006-06-30

Similar Documents

Publication Publication Date Title
JP4638292B2 (ja) マルチチャンネルＦｉｎ電界効果トランジスタを備える半導体素子
KR100618893B1 (ko) 반도체 소자 및 그 제조방법
KR100585178B1 (ko) 금속 게이트 전극을 가지는 ＦｉｎＦＥＴ을 포함하는반도체 소자 및 그 제조방법
CN106340455B (zh) 半导体元件及其制作方法
KR100652381B1 (ko) 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법
KR100618861B1 (ko) 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
KR100605104B1 (ko) 핀-펫 소자 및 그 제조 방법
JP5075320B2 (ja) 三次元構造のチャンネルを備えるモストランジスタの製造方法
KR100827656B1 (ko) 리세스 채널 구조 및 핀 구조를 갖는 트랜지스터, 이를채택하는 반도체소자 및 그 제조방법
US20050158934A1 (en) Semiconductor devices having field effect transistors and methods of fabricating the same
JP2008300384A (ja) 半導体装置及びその製造方法
JP2004327961A (ja) Ｍｏｓトランジスタ及びその製造方法
JP2010073869A (ja) 半導体装置およびその製造方法
US20210202322A1 (en) Semiconductor device
JP2009021503A (ja) 半導体装置およびその製造方法
CN106409748B (zh) 半导体元件及其制作方法
US10916479B2 (en) Fabrication method for fin-based semiconductor device
CN108630544B (zh) 半导体元件及其制作方法
KR100534104B1 (ko) 삼차원 구조의 채널을 구비하는 모스 트랜지스터 및 그제조방법
KR100558007B1 (ko) 트랜지스터 및 그 제조방법
KR100605108B1 (ko) 핀 전계효과 트랜지스터 및 그 제조방법
JP2007194465A (ja) 半導体装置及びその製造方法
EP4231343A2 (en) Semiconductor device and method for fabricating the same
KR100939779B1 (ko) 반도체 소자 및 그의 제조방법
CN111192919A (zh) 晶体管、半导体器件及晶体管的形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4638292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250