JP2018010309A5 - - Google Patents

Claims (17)

1. 冗長性スキームを備えたディスプレイパネルであって、
   該ディスプレイパネルが、
   サブ画素のアレイを含む画素エリアを含むディスプレイ基板であって、各サブ画素が一対のランディングエリアを含む、ディスプレイ基板と、
   冗長ＬＥＤ接合部位のアレイであって、各ランディングエリアが対応するＬＥＤ接合部位を含む、冗長ＬＥＤ接合部位のアレイと、
   前記サブ画素のアレイは、第１のサブ画素のアレイと、第２のサブ画素のアレイと、第３のサブ画素のアレイと、を含み、前記第１、第２、及び第３のサブ画素のアレイは、異なる原色発光で発光するように設計されており、
   前記サブ画素のアレイを切替え及び駆動するための回路と、
   前記冗長ＬＥＤ接合部位のアレイの中の１つ以上のＬＥＤデバイス不規則部分と、を有し、
   マイクロＬＥＤデバイス不規則部分を含む各対応するランディングエリアが電気的に前記回路から遮断されている、ことを特徴とする、ディスプレイパネル。
2. 前各対応するランディングエリアが前記回路から前記対応するランディングエリアを電気的に遮断するようにカットされていることを特徴とする、請求項１に記載のディスプレイパネル。
3. 前記回路がマイクロコントローラチップのアレイの中に含まれていることを特徴とする、請求項１に記載のディスプレイパネル。
4. 前記マイクロコントローラチップのアレイが前記ディスプレイ基板に接合されていることを特徴とする、請求項１に記載のディスプレイパネル。
5. 各マイクロコントローラチップが前記画素エリアの中の前記ディスプレイ基板に接合されていることを特徴とする請求項４に記載のディスプレイパネル。
6. 各マイクロコントローラチップがスキャンドライバ回路とデータドライバ回路に接合されていることを特徴とする請求項５に記載のディスプレイパネル。
7. 作業回路が前記ディスプレイ基板に含まれていることを特徴とする、請求項２に記載のディスプレイパネル。
8. 前記１つ以上のＬＥＤデバイス不規則部分を覆うパッシベーション層材を含むことを特徴とする、請求項２に記載のディスプレイパネル。
9. 前記冗長ＬＥＤ接合部位のペアに接合された冗長ＬＥＤデバイスのペアのアレイを含むことを特徴とする、請求項２に記載のディスプレイパネル。
10. 前記第１のサブ画素のアレイは、赤色原色発光で発光するように設計され、前記第２のサブ画素のアレイは緑色原色発光で発光するように設計され、前記第３のサブ画素アレイは、青色原色発光で発光するように設計されたことを特徴とする、請求項９に記載のディスプレイパネル。
11. 前記冗長ＬＥＤデバイスのペアのアレイと電気的に接している１つ以上の上部電極層をさらに含むことを特徴とする、請求項９に記載のディスプレイパネル。
12. 前記１つ以上の上部電極層は、前記冗長マイクロＬＥＤデバイスのペアのアレイに電気的に接触する、単一の上部電極層であることを特徴とする、請求項１１に記載のディスプレイパネル。
13. 前記単一の上部電極層は、平坦化層に形成された複数の開口を通してサブ画素のアレイ間を走る複数の接地タイラインに電気的に接触することを特徴とする、請求項１２に記載のディスプレイパネル。
14. 各ＬＥＤデバイスは最大幅１〜１００μｍであることを特徴とする、請求項８に記載の冗長性スキームを備えたディスプレイパネル。
15. 各ＬＥＤデバイスが、半導体材料を含むことを特徴とする、請求項１４に記載のディスプレイパネル。
16. 各マイクロＬＥＤデバイスが、ｐドープ層、ｎドープ層及び該ｐドープ層とｎドープ層との間の量子井戸層を含むことを特徴とする、請求項１５に記載のディスプレイパネル。
17. 前記１つ以上の上部電極層が、前記１つ以上のＬＥＤデバイス不規則部分と電気的接触をしていないことを特徴とする、請求項９に記載のディスプレイパネル。