CN113380849A - 一种显示面板的制作方法及显示面板 - Google Patents

一种显示面板的制作方法及显示面板 Download PDF

Info

Publication number
CN113380849A
CN113380849A CN202110524410.6A CN202110524410A CN113380849A CN 113380849 A CN113380849 A CN 113380849A CN 202110524410 A CN202110524410 A CN 202110524410A CN 113380849 A CN113380849 A CN 113380849A
Authority
CN
China
Prior art keywords
array substrate
integrated chip
display panel
integrated
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110524410.6A
Other languages
English (en)
Inventor
陈羿恺
杨二超
林健源
杨开明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou Shiwei New Technology Co Ltd
Original Assignee
Huizhou Shiwei New Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huizhou Shiwei New Technology Co Ltd filed Critical Huizhou Shiwei New Technology Co Ltd
Priority to CN202110524410.6A priority Critical patent/CN113380849A/zh
Publication of CN113380849A publication Critical patent/CN113380849A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本申请实施例公开了一种显示面板的制作方法及显示面板。该显示面板的制作方法包括：提供一阵列基板，在所述阵列基板上形成阵列排布的多个像素区域，所述像素区域设置有开关电路；将电流驱动电路与微型发光二极管集成为集成芯片，并对所述集成芯片进行发光性能测试；将测试结果满足同一预设测试条件的集成芯片设置在所述阵列基板的像素区域内，以使满足同一预设条件的集成芯片与所述开关电路电性连接。本方案通过将阵列基板上的开关电路与集成芯片分离，可以提前对电流驱动电路与微型发光二极管集成的集成芯片进行电测试，将特性相近的集成芯片转移至同一片基板上，以使灯色均匀显示，避免过度返修所造成的基板损坏。

Description

一种显示面板的制作方法及显示面板
技术领域
本申请涉及Micro LED领域，具体涉及一种显示面板的制作方法及显示面板。
背景技术
Micro LED为下一代显示技术，具有高光效、高亮度、高寿命及低功耗等特性，相较于LCD或OLED显示技术，更具有能效、大屏显示的优势。现在的Micro LED主要的驱动方式有两种，一种为利用芯片直接驱动形式，驱动方式直接，在对应低解析度时具有相当优势，但若间距(Pitch)缩小时，走线密度提升，加上控制芯片的均匀性和稳定性问题，其技术难度会大幅度提升；另一种为利用AM基板进行驱动，其驱动架构与OLED的驱动架构类似，主要工艺区别在于使用巨量转移，将LED芯片转移到AM基板上，其最大的问题在于无法对LED芯片进行电测试，只能转移后进行点亮验证，若特性有异常，必须再进行修复作业，修复过程难免会对AM基板的器件造成损伤，将造成不可修补性的破坏。因此，现有Micro LED由于无法提前进行电测试而无法提前确定特性的优劣，从而导致显示时灯色不均匀。
因此，现有技术需要改进。
发明内容
本申请实施例提供一种显示面板的制作方法及显示面板，可以提前对发光芯片进行发光性能测试，使显示特性更稳定，显示灯色更加均匀。
本申请实施例提供的一种显示面板的制作方法，包括：提供一阵列基板，在所述阵列基板上形成阵列排布的多个像素区域，所述像素区域设置有开关电路；将电流驱动电路与微型发光二极管集成为集成芯片，并对所述集成芯片进行发光性能测试；将测试结果满足同一预设测试条件的集成芯片设置在所述阵列基板的像素区域内，以使满足同一预设条件的集成芯片与所述开关电路电性连接。
可选的，在本申请的一些实施例中，所述将测试结果满足同一预设测试结果的集成芯片设置在所述阵列基板的像素区域内，包括：
在所述集成芯片上设置多个第一凸块；
在所述阵列基板的像素区域设置接触垫；
将所述接触垫与所述第一凸块固定连接，以使所述集成芯片与所述阵列基板电性连接。
可选的，在本申请的一些实施例中，所述将测试结果满足同一预设测试结果的集成芯片设置在所述阵列基板的像素区域内，包括：
提供一驱动载板；
将所述集成芯片设置在所述驱动载板上，其中，在所述驱动载板上设置有多个第二凸块，所述集成芯片通过所述第一凸块与所述驱动载板电性连接；
将所述接触垫与所述第二凸块固定连接，以使所述集成芯片与所述阵列基板电性连接。
可选的，在本申请的一些实施例中，在所述提供一阵列基板之前，还包括：
提供形成栅极层、源极层或漏极层、像素电极层和栅极绝缘层的光罩；
通过所述光罩在所述阵列基板上形成所述栅极层的第一通孔、所述源极层或所述漏极层的第二通孔、所述像素电极层的第三通孔和所述栅极绝缘层的第四通孔，以使形成的所述第一通孔、所述第二通孔、所述第三通孔和所述第四通孔与所述集成芯片的引脚对应。
可选的，在本申请的一些实施例中，所述开关电路包括薄膜晶体管开关，所述薄膜晶体管开关的有源层采用非晶硅制备。
可选的，在本申请的一些实施例中，所述将测试结果满足同一预设测试条件的集成芯片设置在所述阵列基板的像素区域内，以使满足同一预设条件的集成芯片与所述开关电路电性连接，包括：
所述开关电路与所述电流驱动电路通过接点结合的方式进行电性连接。
相应的，本申请实施例还提供了一种显示面板，包括：
阵列基板，所述阵列基板包括呈阵列排布的像素区域；
所述像素区域包括开关电路和集成芯片，所述开关电路与所述集成芯片通过接点结合进行电性连接，所述集成芯片由电流驱动电路与微型发光二极管集成；
其中，所述阵列基板内所有集成芯片的发光性能测试测试结果满足同一预设条件。
可选的，在本申请的一些实施例中，所述集成芯片上设置有多个第一凸块，所述阵列基板的像素区域设置有接触垫，所述接触垫与所述第一凸块固定连接，以使所述集成芯片与所述阵列基板电性连接。
可选的，在本申请的一些实施例中，所述阵列基板上的栅极层、源极层、像素电极层和栅极绝缘层对应的通孔与所述集成芯片的引脚对应。
可选的，在本申请的一些实施例中，所述显示面板由上述任一项的显示面板的制作方法制成。
本申请实施例提供一种显示面板的制作方法及显示面板，该显示面板的制作方法包括：提供一阵列基板，在阵列基板上形成阵列排布的多个像素区域，在像素区域内设置有开关电路；将电流驱动电路与微型发光二极管集成为集成芯片，并对该集成芯片进行发光性能测试；将发光性能测试的测试结果满足同一预设测试条件的集成芯片设置在该阵列基板的像素区域内，以使满足同一预设条件的集成芯片与所述开关电路电性连接。由此，本方案通过将开关电路部分与电流驱动电路部分进行分离，将开关电路部分在阵列基板上制作，电流驱动电路部分在芯片上制作，可以提前对由电流驱动电路与微型发光二极管集成为的集成芯片进行发光性能测试，筛选性能后将发光性能特性相近的集成芯片转移至同一片基板上，以使显示面板的灯色均匀显示，显示特性更稳定优良；并且由于在基板外部提前对集成芯片的进行了发光性能测试，筛选出了发光性能相近的芯片，不需要在将集成芯片设置到基板上后再进行性能测试，从而避免了过度返修所造成的基板损坏。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种显示面板的制作方法的流程示意图；
图2是本申请实施例提供的一种发光二极管的电路架构示意图；
图3是本申请实施例提供的一种电流驱动电路与微型发光二极管集成的集成芯片的结构示意图；
图4是本申请实施例提供的一种电流驱动电路与微型发光二极管集成的集成芯片搭载驱动载板的结构示意图；
图5是本申请实施例提供的一种阵列基板的设计架构示意图；
图6为本申请实施例提供的一种集成芯片设置在阵列基板上的整体架构示意图；
图7是本申请实施例提供的一种具有外部补偿功能的发光二极管的电路架构示意图；
图8是本申请实施例提供的一种具有外部补偿功能的阵列基板的设计架构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种显示面板的制作方法及显示面板。本申请实施例的显示面板为微型发光二极管(Micro Light Emission Diode，Micro LED)显示面板，其中，微型发光二极管为芯片尺寸达微米等级的LED，其以自发光的微米量级的LED为发光像素单元。现Micro LED显示最大的问题点在于无法提前进行Micro LED的发光性能测试而导致的灯色不均匀问题，因此，本申请实施例提供了一种显示面板的制作方法，可以解决此问题，由该显示面板的制作方法制作而成的微型发光二极管显示面板，灯色显示均匀，且不会对基板造成不可修补性的损坏。
以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
一种显示面板的制作方法，包括：提供一阵列基板，在该阵列基板上形成阵列排布的多个像素区域，像素区域设置有开关电路；将电流驱动电路与微型发光二极管集成为集成芯片，并对集成芯片进行发光性能测试；将测试结果满足同一预设测试条件的集成芯片设置在该阵列基板的像素区域内，以使满足同一预设条件的集成芯片与开关电路电性连接。
如图1所示，该显示面板的制作方法的具体流程可以如下：
101、提供一阵列基板，在阵列基板上形成阵列排布的多个像素区域，像素区域设置有开关电路。
例如，本申请实施例提供了一有源矩阵阵列基板，配置于该阵列基板上的多个像素呈矩阵排列，即在该阵列基板上形成了呈阵列排布的多个像素区域。其中，有源矩阵(Active Matrix，AM)是使用薄膜晶体管(Thin Film Transistor，TFT)存储器元件来创建各个有源像素的一种技术；有源元件分为形成于玻璃基板上的3端子薄膜晶体管(TFT)以及2端子薄膜二极管(Thin Film Diode，TFD)两种，绝大部分面板都采用TFT；本申请实施例的阵列基板也采用薄膜晶体管工艺制作，即本申请实施例制作的显示面板采用以薄膜晶体管作为有源元件的驱动方式。
本申请实施例中，像素区域内设置有开关电路部分，本申请的开关电路部分在基板上的电路的最外围，包括薄膜晶体管开关，是利用传统的LCD工艺制成；且薄膜晶体管开关的有源层采用非晶硅制备，非晶硅(a-Si)的成本低，其稳定性及寿命仍与液晶显示器(LCD)相近。
本申请实施例中，采用了AM基板的架构部分分离的方式，将AM驱动电路的开关电路部分及电流驱动电路部分分离，将开关电路部分在AM基板上制作，电流驱动电路部分在芯片上制作。请参阅图2，图2为本申请实施例提供的一种发光二极管的电路架构的示意图；如图2所示，该电路架构包括扫描线(Scan)、数据线(Data)、电源信号(VDD和VSS)、电容(C)以及发光晶体管(D)；其中，扫描线(Scan)，用于控制晶体管的开关，控制薄膜晶体管TFT上的电晶体开或关；数据线(Data)，用于传输数据。其中，虚线框内的位置为电流驱动电路的位置，虚线框外的为开关电路部分，本申请实施例在阵列基板上制作开关电路部分，并预留出虚线框部分的位置，为之后设置由电流驱动电路及发光二极管集成的集成芯片的位置。其中，图2所示的电路架构位于阵列基板上的一个像素区域内。可选的，图2中的电容(C)部分也可以拆分到阵列基板上制作。
102、将电流驱动电路与微型发光二极管集成为集成芯片，并对集成芯片进行发光性能测试。
例如，本申请实施例将电流驱动电路部分在芯片上制作，将电流驱动电路与微型发光二极管集成为集成芯片，可以在集成芯片还未设置在阵列基板上时，先对集成芯片进行发光性能测试。由于集成芯片在基板外部进行制作，可以检测集成芯片的尺寸，利用尺寸相符合的芯片进行快速且大量的转移，以及可以在芯片尚未切片时大面积进行检测分析，将显示特性相近的集成芯片统一分类，后续放置在同一显示产品上，实现灯色均匀显示。
请参阅图3，图3为本申请实施例提供的一种电流驱动电路与微型发光二极管集成的集成芯片的示意图。如图3所示，该集成芯片包括微型发光二极管301、电流驱动电路302和第一凸块303；微型发光二极管301与电流驱动电路302通过多个凸块电性连接，在电流驱动电路302上设置有多个凸块(Bump)，作为第一凸块303，集成芯片通过电流驱动电路302上的第一凸块303设置在像素区域内，与阵列基板建立电性连接。其中，凸块由导电材料制成，具有导电性能。
本申请实施例中，除了将集成芯片直接通过第一凸块设置在阵列基板上的像素区域内，还可以将集成芯片设置在简易的驱动载板上，再将驱动载板设置像素区域内，此方式可以降低处于低像素密度时期的产品的后期成本与提高解析度，以实现最高效益。因此，考虑到后期成本及解析度的对应问题，在低像素密度时期的产品，其集成芯片的芯片架构可采用图4所示的方式，请参阅图4，图4是本申请实施例提供的一种电流驱动电路与微型发光二极管集成的集成芯片搭载驱动载板的结构示意图。如图4所示，该集成芯片包括微型发光二极管301、电流驱动电路302、第一凸块303、驱动载板401以及第二凸块402；微型发光二极管301与电流驱动电路302通过多个凸块电性连接，在电流驱动电路302上设置有多个第一凸块303，电流驱动电路302通过第一凸块303与驱动载板401电性连接，在驱动载板401上设置有多个凸块，作为第二凸块402，集成芯片通过驱动载板401上的第二凸块402设置在像素区域内，与阵列基板建立电性连接。其中，驱动载板可以利用仅具有简易走线的任何材质的电路基板，例如陶瓷、玻璃、印制电路板(Printed Circuit Board，PCB)、薄膜…等。
103、将测试结果满足同一预设测试条件的集成芯片设置在该阵列基板的像素区域内，以使满足同一预设条件的集成芯片与开关电路电性连接。
例如，本申请实施例中，由于电流驱动电路在芯片上制作，可以提前在阵列基板的外部对由电流驱动电路和微型发光二极管集成的集成芯片进行电测试，也即发光性能测试，将发光性能测试的测试结果满足同一预设测试条件的集成芯片设置在同一阵列基板的像素区域内，使阵列基板上制作的开关电路与集成芯片电性连接。
请参阅图5，图5是本申请实施例提供的一种阵列基板的设计架构示意图；如图5所示，图中显示了4个呈阵列排布的像素区域，以及阵列基板上的走线，走线包括扫描线(Scan)和数据线(Data)，以及电源信号(VDD和VSS)。以其中一个像素区域501为例，像素区域501中设置有薄膜晶体管503，且在像素区域501中预设有一区域用于放置集成芯片，即在图5中所示的方框502处放置集成芯片。本申请实施例将阵列基板中的开关电路部分，即薄膜晶体管部分，利用传统LCD工艺制成，具有高可靠性、低成本、可大量生产的优点。
本申请实施例中，将集成了微型发光二极管与电流驱动电路的集成芯片转移到像素区域的预设位置与阵列基板结合。其中，可以在阵列基板的像素区域内设置有接触垫，将集成芯片设置在阵列基板的像素区域的方法包括两种：一种可以是通过在集成芯片的电流驱动电路上设置的第一凸块与接触垫固定连接，使集成芯片设置在像素区域内，与阵列基板电性连接；另一种可以是提供一驱动载板，将集成芯片设置在驱动载板上，且在驱动载板上设置有多个第二凸块，通过驱动载板的第二凸块与接触垫固定连接，实现集成芯片与阵列基板电性连接，从而设置在像素区域内。其中，后一种方法可以适用于在低像素密度时期的显示产品，用于降低后期成本，提高解析度，以实现最高效益。
其中，阵列基板上的开关电路与集成芯片上的电流驱动电路通过接点结合的方式进行电性连接，以使开关电路与集成芯片电性连接。
其中，在进行发光性能测试时，首先预设一测试结果，例如预设多个发光性能参数值范围，获取多个集成芯片的发光性能参数，发光性能参数在同一发光性能参数值范围内，即为步骤中的“测试结果满足同一预设测试条件”，将这些发光性能参数在同一发光性能参数值范围内的集成芯片设置在同一阵列基板的像素区域内，则该阵列基板构成的显示产品的发光均匀。并且可以将特性异常的集成芯片进行修复，或者丢弃不用，由于此过程在基板外部进行，不会对基板的器件造成损伤，从而造成基板损坏。
可选的，在测试出多组处于不同测试条件的集成芯片后，设每组集成芯片的个数相同，将每组集成芯片中的一个集成芯片抽出重新作为一组，作为组合集成芯片，在组合集成芯片内预设每一集成芯片的排列位置，然后依次将每组组合集成芯片设置在一阵列基板上的多个像素区域内。以测试出两组处于不同预设测试条件的集成芯片为例，一组集成芯片的发光性能参数在第一发光性能参数值范围内，设为第一集成芯片，另一组集成芯片的发光性能参数在第二发光性能参数值范围内，设为第二集成芯片，第一发光性能参数值范围与第二发光性能参数值范围不同。将一个第一集成芯片与一个第二集成芯片作为一组组合集成芯片，设定一个设置顺序，例如先设置第一集成芯片，再设置第二集成芯片，或者先设置第二集成芯片，再设置第一集成芯片。然后将每一组组合集成芯片设置在阵列排布的像素区域内，每一个像素区域内设置一个集成芯片。通过第一集成芯片与第二集成芯片的间隔设置，使得同一阵列基板上的每一组组合集成芯片所在位置的发光性能相近，可以使得同一阵列基板构成的显示产品发光均匀。其中，需要说明的是，第一发光性能参数值范围与第二发光性能参数值范围均在显示正常的参数范围内，处于显示正常的参数范围内的集成芯片发光正常，只是可能有发光的强弱之分，而发光性能异常的集成芯片需要进行修复。
请参阅图6，图6为本申请实施例提供的一种集成芯片设置在阵列基板上的整体架构示意图。如图6所示，集成芯片由微型发光二极管301与电流驱动电路302集成，在集成芯片的电流驱动电路302上设置多个第一凸块303，多个集成芯片通过第一凸块303设置在同一阵列基板601上。其中，集成芯片的数量根据显示产品的规格进行设置。
本申请实施例中，由于像素的驱动架构借助芯片技术优势，可采用更为复杂的电路进行设计，以下为具有外部补偿电路功能的芯片电路设计，在此仅举例显示上常见的3T1C架构，具有外部侦测补偿功能。请参阅图7，图7是本申请实施例提供的一种具有外部补偿功能的发光二极管的电路架构示意图。如图7所示，该电路架构包括扫描线(Scan)、数据线(Data)、电源信号(VDD和VSS)、电容(C)、发光晶体管(D)、开关走线(SW)和感测走线(Sensing)；相比图2的发光二极管的电路架构的示意图，具有外部补偿功能的发光二极管的电路架构示意图，增加了开关走线(SW)和感测走线(Sensing)。其中，虚线框内的位置为电流驱动电路的位置，虚线框外的为开关电路部分，本申请在阵列基板上制作开关电路部分，并预留出虚线框部分的位置，为之后设置由电流驱动电路及发光二极管集成的集成芯片的位置。
其中，在图7的电路架构中，有采用到开关器件且不涉及电流改变的部分均可以进行分离，制作于阵列基板上，后续再采用接点结合的方式进行电性连接。SW部分也可以分离，如果分离则阵列基板上的光罩需要进行改变。其中，本申请实施例以具有外部侦测补偿功能的3T1C架构为例，但是可以理解的是，其余的具有内部补偿功能或具有其他效果的芯片架构均可以适用于该分离开关电路与集成芯片的方法。
其中，若采用具有补偿功能的电路架构，其阵列基板的光罩部分必须预留其他走线，最后再将集成芯片转移与其接合。请参阅图8，图8是本申请实施例提供的一种具有外部补偿功能的阵列基板的设计架构示意图。如图8所示，图8中显示了4个呈阵列排布的像素区域，以及阵列基板上的走线，走线包括扫描线(Scan)、数据线(Data)、开关走线(SW)和感测走线(Sensing)，电源信号(VDD和VSS)。以其中一个像素区域501为例，像素区域501中设置有薄膜晶体管503，且在像素区域501中预设有一区域用于放置集成芯片，即在图5中所示的方框502处放置集成芯片。本申请实施例中，相比图5的阵列基板的设计架构，具有外部补偿功能的阵列基板的设计架构多设置了开关走线(SW)和感测走线(Sensing)。
其中，如果采用有特殊设计的补偿电路架构，至少会增加Sensing及SW这两条功能走线，若采用更加复杂的电路可能就需要额外增加走线或修改更多光罩。由于LED及驱动芯片的特性较为稳定，因此不需太多的补偿电路。
本申请实施例中，利用非晶硅(a-Si)LCD产线进行AM基板生产，在基板生成过程中，仅需要修改栅极(Gate)层、源极(Source)层或漏极(drain)层、像素电极(ITO)层和栅极绝缘(gate insulation)层对应的光罩的布局，包括走线的位置，通孔位置，以使通孔位置与电流驱动电路芯片的引脚位置对应。半导体层跟其他的辅助膜层可以沿用原本的不去改动。但是这是在不做太多电路补偿的情况下，如果芯片架构中需要做复杂的电路补偿，则光罩基本上是需要全部改动。
其中，在本申请提供的阵列基板的形成过程中，在形成栅极层、源极层或漏极、像素电极层和栅极绝缘层的过程中，提供形成栅极层、源极层或漏极层、像素电极层和栅极绝缘层的光罩，通过上述光罩在阵列基板上形成栅极层的第一通孔、源极层或漏极层的第二通孔、像素电极层的第三通孔和栅极绝缘层的第四通孔，以使形成的第一通孔、第二通孔、第三通孔和第四通孔与集成芯片的引脚对应。也即，对形成上述这些膜层的光罩的布局进行修改，包括走线的位置，通孔位置，以使形成的膜层上的通孔位置与集成芯片的引脚位置对应。
其中，现有的阵列基板由于驱动电路需要大改，即半导体材料层位置要改动，数量跟尺寸都需要改动，因此光罩需要大改，而本申请的驱动基板设计，仅需要修改少部分光罩。
相应的，本申请实施例还提供了一种显示面板，该显示面板由上述的显示面板的制作制作方法制成。
本申请实施例提供的一种显示面板如下：阵列基板，该阵列基板包括呈阵列排布的像素区域；像素区域包括开关电路和集成芯片，开关电路与集成芯片通过接点结合进行电性连接，集成芯片由电流驱动电路与微型发光二极管集成；其中，该阵列基板内所有集成芯片的发光性能测试的测试结果满足同一预设条件。由于在形成基板的过程中，对形成栅极层、源极层或漏极层、像素电极层和栅极绝缘层的光罩布局进行了修改，使阵列基板上的栅极层、源极层或漏极层、像素电极层和栅极绝缘层对应的通孔与集成芯片的引脚对应。
其中，集成芯片上设置有多个凸块，阵列基板的像素区域设置有接触垫，接触垫与凸块固定连接，以实现集成芯片与阵列基板电性连接。也可以是，将将集成芯片设置在驱动载板上，且在驱动载板上设置有多个凸块，通过驱动载板的凸块与接触垫固定连接，实现集成芯片与阵列基板电性连接。
由于现有的微型发光二极管若采用AM基板的方式进行驱动，则必须采用LIPS产线进行制作，成本将大幅度提升，且器件的稳定性仍具有很大的风险；并且微型发光二极管也因原本的架构而无法提前确定性能的优劣，存在着大量生产的风险。因此，本申请实施例中，所提供的显示面板的整体框架可采用现今LCD的架构，采用非晶硅(a-Si)LCD产线进行阵列基板生产，具有低成本及稳定性优势。在制作显示面板的过程中，由于将开关电路与电流驱动电路进行分离，电流驱动电路在芯片上制作，可提前对由微型发光二极管与电流驱动电路集成的集成芯片进行电测试，筛选特性后将特性相近的集成芯片转移至同一片基板上，因此，集成芯片具有电测可行性，实现了集成芯片转移前的可检出性，避免返修对基板造成的损伤；现有市场上的资源也可以实现大量生产。
本申请实施例所提供的电路架构，相较于电路全采用芯片工艺技术制作，其优势为可以将芯片面积效益最大化，可以节省芯片的开关电路的部分，并且将开关电路部分采用其他较低成本方式进行制作。以标准的2T1C架构为例，仅需制作关键的驱动晶体管，而可以将开关与电容部分拆分到玻璃基板工艺上制作，降低了制作成本。为实现更佳的显示效果，实际使用的电路晶体管可能达十数颗，因此，本申请实施例提供的电路架构具有更高的弹性，可实现成本最优方式。
以上对本申请实施例所提供的一种显示面板的制作方法及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板的制作方法，其特征在于，包括：
提供一阵列基板，在所述阵列基板上形成阵列排布的多个像素区域，所述像素区域设置有开关电路；
将电流驱动电路与微型发光二极管集成为集成芯片，并对所述集成芯片进行发光性能测试；
将测试结果满足同一预设测试条件的集成芯片设置在所述阵列基板的像素区域内，以使满足同一预设条件的集成芯片与所述开关电路电性连接。
2.根据权利要求1所述显示面板的制作方法，其特征在于，所述将测试结果满足同一预设测试条件的集成芯片设置在所述阵列基板的像素区域内，包括：
在所述集成芯片上设置多个第一凸块；
在所述阵列基板的像素区域设置接触垫；
将所述接触垫与所述第一凸块固定连接，以使所述集成芯片与所述阵列基板电性连接。
3.根据权利要求2所述显示面板的制作方法，其特征在于，所述将测试结果满足同一预设测试条件的集成芯片设置在所述阵列基板的像素区域内，包括：
提供一驱动载板；
将所述集成芯片设置在所述驱动载板上，其中，在所述驱动载板上设置多个第二凸块，所述集成芯片通过所述第一凸块与所述驱动载板电性连接；
将所述接触垫与所述第二凸块固定连接，以使所述集成芯片与所述阵列基板电性连接。
4.根据权利要求1所述显示面板的制作方法，其特征在于，所述将测试结果满足同一预设测试条件的集成芯片设置在所述阵列基板的像素区域内，以使满足同一预设条件的集成芯片与所述开关电路电性连接，包括：
所述开关电路与所述电流驱动电路通过接点结合的方式进行电性连接。
5.根据权利要求1所述显示面板的制作方法，其特征在于，在所述提供一阵列基板之前，还包括：
提供形成栅极层、源极层或漏极层、像素电极层和栅极绝缘层的光罩；
通过所述光罩在所述阵列基板上形成所述栅极层的第一通孔、所述源极层或所述漏极层的第二通孔、所述像素电极层的第三通孔和所述栅极绝缘层的第四通孔，以使形成的所述第一通孔、所述第二通孔、所述第三通孔和所述第四通孔与所述集成芯片的引脚对应。
6.根据权利要求1-5所述显示面板的制作方法，其特征在于，所述开关电路包括薄膜晶体管开关，所述薄膜晶体管开关的有源层采用非晶硅制备。
7.一种显示面板，其特征在于，包括：
阵列基板，所述阵列基板包括呈阵列排布的像素区域；
所述像素区域设置有开关电路和集成芯片，所述开关电路与所述集成芯片通过接点结合进行电性连接，所述集成芯片由电流驱动电路与微型发光二极管集成；
其中，所述阵列基板内所有集成芯片的发光性能测试测试结果满足同一预设条件。
8.根据权利要求7所述显示面板，其特征在于，所述集成芯片上设置有多个第一凸块，所述阵列基板的像素区域设置有接触垫，所述接触垫与所述第一凸块固定连接，以使所述集成芯片与所述阵列基板电性连接。
9.根据权利要求7所述显示面板，其特征在于，所述阵列基板上的栅极层、源极层、像素电极层和栅极绝缘层对应的通孔与所述集成芯片的引脚对应。
10.根据权利要求7所述显示面板，其特征在于，所述显示面板由权利要求1至6任一项所述的显示面板的制作方法制成。
CN202110524410.6A 2021-05-13 2021-05-13 一种显示面板的制作方法及显示面板 Pending CN113380849A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110524410.6A CN113380849A (zh) 2021-05-13 2021-05-13 一种显示面板的制作方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110524410.6A CN113380849A (zh) 2021-05-13 2021-05-13 一种显示面板的制作方法及显示面板

Publications (1)

Publication Number Publication Date
CN113380849A true CN113380849A (zh) 2021-09-10

Family

ID=77570911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110524410.6A Pending CN113380849A (zh) 2021-05-13 2021-05-13 一种显示面板的制作方法及显示面板

Country Status (1)

Country Link
CN (1) CN113380849A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220831A (zh) * 2021-12-10 2022-03-22 武汉华星光电半导体显示技术有限公司 可拉伸显示面板及其制造方法
CN115241171A (zh) * 2022-07-27 2022-10-25 北京数字光芯集成电路设计有限公司 具有双层封装结构的Micro-LED微显示芯片
WO2024082482A1 (zh) * 2022-10-21 2024-04-25 武汉华星光电半导体显示技术有限公司 拼接显示面板和显示终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014149864A1 (en) * 2013-03-15 2014-09-25 LuxVue Technology Corporation Light emitting diode display with redundancy scheme and method of fabricating a light emitting diode display with integrated defect detection test
CN110459557A (zh) * 2019-08-16 2019-11-15 京东方科技集团股份有限公司 芯片晶圆及其制备方法、Micro-LED显示器
US20200052033A1 (en) * 2018-08-10 2020-02-13 Sharp Kabushiki Kaisha Image display device
CN112582383A (zh) * 2019-09-27 2021-03-30 成都辰显光电有限公司 芯片结构及芯片检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014149864A1 (en) * 2013-03-15 2014-09-25 LuxVue Technology Corporation Light emitting diode display with redundancy scheme and method of fabricating a light emitting diode display with integrated defect detection test
US20200052033A1 (en) * 2018-08-10 2020-02-13 Sharp Kabushiki Kaisha Image display device
CN110459557A (zh) * 2019-08-16 2019-11-15 京东方科技集团股份有限公司 芯片晶圆及其制备方法、Micro-LED显示器
CN112582383A (zh) * 2019-09-27 2021-03-30 成都辰显光电有限公司 芯片结构及芯片检测方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220831A (zh) * 2021-12-10 2022-03-22 武汉华星光电半导体显示技术有限公司 可拉伸显示面板及其制造方法
CN114220831B (zh) * 2021-12-10 2023-12-01 武汉华星光电半导体显示技术有限公司 可拉伸显示面板及其制造方法
CN115241171A (zh) * 2022-07-27 2022-10-25 北京数字光芯集成电路设计有限公司 具有双层封装结构的Micro-LED微显示芯片
WO2024082482A1 (zh) * 2022-10-21 2024-04-25 武汉华星光电半导体显示技术有限公司 拼接显示面板和显示终端

Similar Documents

Publication Publication Date Title
CN113380849A (zh) 一种显示面板的制作方法及显示面板
KR102411775B1 (ko) 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치
CN107302011B (zh) 显示装置
CN110634840B (zh) 检测基板及其制备方法、检测装置和检测方法
US20210028156A1 (en) Display module having led packages and manufacturing method thereof
US11211535B2 (en) Method for fabricating micro light-emitting diode display
CN209016060U (zh) 有机发光二极管阵列基板及电子装置
JP2015197544A (ja) 実装基板および電子機器
JP2003255850A (ja) 表示パネル基板及び表示装置
CN101769452A (zh) 发光二极管模块和背光组件
US20110157114A1 (en) Electroluminescence device
US10362651B2 (en) Micro lighting device
CN114026489A (zh) 显示基板和显示装置
CN112309884A (zh) Led显示背板检测装置及其检测方法
CN113748453B (zh) 发光基板及其驱动方法、显示装置
KR20210002348A (ko) 발광 소자 수리 인터페이스를 갖는 디스플레이 및 그 수리 방법
CN114613743A (zh) 微发光二极管显示面板及其制备方法、显示装置
CN112133245B (zh) 一种基于薄膜电路的驱动芯片全嵌入式led显示屏
CN116093023B (zh) 显示面板的制备方法、显示面板及显示装置
CN109904150B (zh) 微型化发光装置
CN113571543B (zh) 微发光二极管显示面板及其制备方法、显示装置
CN219591393U (zh) 一种发光基板和显示装置
CN211297015U (zh) 发光基板及电子装置
US20240331617A1 (en) Display panel and manufacturing method thereof
JP6927805B2 (ja) 発光素子基板の検査方法および発光素子基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210910

RJ01 Rejection of invention patent application after publication