CN116093023B - 显示面板的制备方法、显示面板及显示装置 - Google Patents
显示面板的制备方法、显示面板及显示装置 Download PDFInfo
- Publication number
- CN116093023B CN116093023B CN202310344926.1A CN202310344926A CN116093023B CN 116093023 B CN116093023 B CN 116093023B CN 202310344926 A CN202310344926 A CN 202310344926A CN 116093023 B CN116093023 B CN 116093023B
- Authority
- CN
- China
- Prior art keywords
- emitting diode
- light emitting
- display panel
- substrate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 claims abstract description 180
- 238000000034 method Methods 0.000 claims abstract description 68
- 238000004088 simulation Methods 0.000 claims abstract description 45
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 230000007547 defect Effects 0.000 claims abstract description 20
- 238000012360 testing method Methods 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000002159 abnormal effect Effects 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 9
- 238000012938 design process Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 abstract description 13
- 239000000463 material Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005566 electron beam evaporation Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052755 nonmetal Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请提供一种显示面板的制备方法、显示面板及显示装置,所述方法包括:提供驱动基板,驱动基板包括衬底基板及承载于衬底基板上的驱动电路、电源线、接地线及模拟单元,电源线用于通过驱动电路电连接至显示面板的发光二极管的正极,接地线用于电连接至发光二极管的负极,模拟单元电连接至电源线及接地线,且用于模拟发光二极管的电阻值;对驱动电路进行测试;若驱动电路具有缺陷时对驱动电路进行修复,当驱动电路保持正常时,去除模拟单元;提供发光二极管,将发光二极管设置于驱动基板上,并得到显示面板,实现了在发光二极管设置于驱动基板之前对所述驱动电路进行检测及修复,从而大幅度地提升了显示面板的制备良率。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板的制备方法、显示面板及显示装置。
背景技术
微发光二极管(Micro Light Emitting Diode Display,Micro LED)显示器具有低能耗、高亮度及长寿命等优势,在消费升级背景下,Micro LED显示技术有望成为下一代显示主流技术。
然而,Micro LED芯片巨量转移技术良率较低,Micro LED芯片在与显示面板的驱动基板键合后难以对其进行修补,这一直是Micro LED显示面板制造工艺中的技术难点和发展瓶颈。常规的检测方法无法在Micro LED芯片巨量转移前对显示面板的驱动电路特性进行测试,无法精确定位显示面板中的缺陷位置,这将严重影响Micro LED显示面板的良率,浪费产能。因此,能在Micro LED芯片巨量转移前对显示面板上驱动电路进行精确测试,对Micro LED显示面板良率提升意义重大。
发明内容
第一方面,本申请提供一种显示面板的制备方法,所述方法包括:
提供驱动基板,所述驱动基板包括衬底基板及承载于所述衬底基板上的驱动电路、电源线、接地线及模拟单元,所述电源线用于通过所述驱动电路电连接至显示面板的发光二极管的正极,所述接地线用于电连接至发光二极管的负极,所述模拟单元电连接至所述电源线及所述接地线,且用于模拟发光二极管的电阻值;
对所述驱动电路进行测试;
若所述驱动电路具有缺陷时对所述驱动电路进行修复,当所述驱动电路保持正常时,去除所述模拟单元;
提供发光二极管,将所述发光二极管设置于所述驱动基板上,并得到显示面板。
其中,所述提供发光二极管,将所述发光二极管设置于所述驱动基板上,并得到显示面板,包括:
将所述发光二极管的一端电连接至所述驱动电路及所述电源线,所述发光二极管的另一端电连接所述接地线,且所述发光二极管对应于所述模拟单元在所述驱动基板上的位置进行设置。
其中,所述电源线与所述接地线之间具有间距范围L,所述模拟单元具有线宽范围W及厚度范围H,所述模拟单元还具有片电阻R',所述模拟单元的线宽范围W满足:W= (R'×L)/(H×R),其中,R为显示面板中发光二极管的电阻值。
其中,所述显示面板包括多个发光二极管,所述多个发光二极管组成多个发光二极管组,每个发光二极管组包括第一发光二极管、第二发光二极管及第三发光二极管,所述第一发光二极管的阻值R1、所述第二发光二极管的阻值R2、所述第三发光二极管的阻值R3满足:R1<R2<R3;
所述驱动基板包括多个模拟单元,所述多个模拟单元组成多个模拟单元组,每个模拟单元组包括第一模拟单元,第二模拟单元及第三模拟单元,所述第一模拟单元具有线宽范围W1,所述第二模拟单元具有线宽范围W2,所述第三模拟单元具有线宽范围W3;
所述线宽范围W1满足:W1=(R'×L)/(H×R1),所述线宽范围W2满足:W2=(R'×L)/(H×R2),所述线宽范围W3满足:W3=(R'×L)/(H×R3),且所述线宽范围W1、所述线宽范围W2、所述线宽范围W3满足:W1>W2>W3。
其中,所述对所述驱动电路进行测试包括:
向所述驱动电路加载驱动信号且向电源线输入电源信号;
检测所述电源线及所述接地线中的至少一者以得到检测电流信号;
根据所述检测电流信号与预设电流信号的一致性关系确定所述驱动基板的正常或异常;
当所述检测电流信号与所述预设电流信号一致时,确定所述驱动基板的驱动电路正常;
当所述检测电流信号与所述预设电流信号不一致时,确定所述驱动基板的驱动电流出现异常。
其中,所述驱动基板的制备过程包括:
提供衬底基板,在所述衬底基板上制备第一导电层,去除部分第一导电层并形成栅极线、数据线及薄膜晶体管栅极;
在所述第一导电层背离所述衬底基板的表面形成绝缘层;
在所述绝缘层背离所述第一导电层的表面形成半导体层及掺杂层;
在所述半导体层及所述掺杂层背离所述衬底基板的表面形成第二导电层;
在所述第二导电层背离所述衬底基板的表面形成钝化层,并去除部分所述第二导电层形成薄膜晶体管源极、薄膜晶体管漏极、电源线及接地线;
在所述钝化层背离所述衬底基板的表面形成第三导电层,所述第三导电层包括所述模拟单元。
其中,所述驱动基板还包括第一焊盘及第二焊盘,所述第一焊盘设置于所述电源线背离所述衬底基板的一侧,所述第二焊盘设置于所述接地线背离所述衬底基板的一侧;
所述模拟单元的一端连接于所述电源线背离所述第一焊盘的一侧,所述模拟单元的另一端连接于所述接地线背离所述第二焊盘的一侧;
所述发光二极管的一端通过所述第一焊盘电连接所述电源线,所述发光二极管的另一端通过所述第二焊盘电连接所述接地线。
其中,所述电源线包括第一部、第二部及第三部,所述第二部的一端电连接于所述第一部,所述第二部的另一端电连接于所述第三部,所述第三部的一端电连接于所述第二部,所述第三部的另一端连接于所述模拟单元;
所述接地线包括第四部、第五部及第六部,所述第五部的一端电连接于所述第四部,所述第五部的另一端电连接于所述第六部,所述第六部的一端电连接于所述第五部,所述第六部的另一端电连接于所述模拟单元。
第二方面,本申请提供一种显示面板,所述显示面板基于所述的显示面板的制备方法制成。
第三方面,本申请提供一种显示装置,所述显示装置包括壳体及如所述显示面板,所述壳体用于收容所述显示面板。本实施方式提供的显示面板的制备方法,提供的所述驱动基板包括衬底基板及承载于所述衬底基板上的驱动电路、电源线、接地线及模拟单元,所述模拟单元电连接至所述电源线及所述接地线,且用于模拟发光二极管的电阻值。在发光二极管设置于所述驱动基板之前,实现了对所述驱动基板的驱动电路进行检测及修复,从而保障了所述驱动电路的正常工作运行,且避免了发光二极管与驱动基板键合后发现驱动电路存在缺陷而难以进行修补的问题,从而降低了显示面板制备过程中的生产成本的浪费,并大幅度提升显示面板的制备良率。
附图说明
为了更清楚地说明本发明实施方式或现有技术中的技术方案,下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请第一实施例的显示面板的制备方法的流程示意图;
图2是本申请实施例的显示装置的结构示意图;
图3是本申请第一实施例的显示面板的制备方法的步骤示意图;
图4是图2中提供的显示装置沿A-A线的截面的结构示意图;
图5是本申请实施例的驱动基板的部分结构的俯视示意图;
图6是本申请实施例的显示面板的部分结构的俯视示意图;
图7是本申请实施例的驱动基板的多个模拟单元的俯视示意图;
图8是本申请实施例的显示面板的多个发光二极管的俯视示意图;
图9是本申请第二实施例的显示面板的制备方法的流程示意图;
图10是本申请第三实施例的显示面板的制备方法的流程示意图;
图11是本申请第三实施例的显示面板的制备方法的步骤示意图;
图12是本申请实施例的驱动电路的部分示意图。
附图标记说明:
1-显示装置,10-显示面板,20-壳体,11-驱动基板,12-发光二极管,111-衬底基板,112-驱动电路,113-电源线,114-接地线,115-模拟单元,116-像素电极,121-第一发光二极管,122-第二发光二极管,123-第三发光二极管,1121-第一导电层,1122-绝缘层,1123-半导体层,1124-掺杂层,1125-第二导电层,1126-钝化层,1127-第三导电层,1128-第一焊盘,1129-第二焊盘,1131-第一部,1132-第二部,1133-第三部,1141-第四部,1142-第五部,1143-第六部,1151-第一模拟单元,1152-第二模拟单元,1153-第三模拟单元,112a-栅极线,112b-薄膜晶体管栅极,112d-薄膜晶体管源极,112e-薄膜晶体管漏极。
具体实施方式
下面将结合本发明实施方式中的附图,对本发明实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本发明一部分实施方式,而不是全部的实施方式。基于本发明中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”或“实施方式”意味着,结合实施例或实施方式描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
在介绍本申请实施方式提供的显示面板的制备方法、显示面板及显示装置之前,对相关技术进行介绍。
相关技术中,微发光二极管(Micro Light Emitting Diode Display,Micro LED)显示面板,一般是在Micro LED芯片巨量转移后对显示面板进行检测。其中,Micro LED显示面板的驱动电路可能会存在电路缺陷等,这会影响Micro LED显示面板的显示效果。通常采用光学检测的方式对Micro LED显示面板进行检测。将Micro LED芯片巨量转移至显示面板的驱动基板后,Micro LED芯片和显示面板的驱动电路电性连接,向驱动电路输入电信号并通过Micro LED芯片是否点亮来判断显示面板的驱动电路是否存在缺陷。但采用这种检测方式,Micro LED芯片已连接至驱动电路,使得显示面板修复困难、修复成本较高,且无法精确定位到驱动电路的缺陷位置。
本申请提供一种显示面板的制备方法,以实现在Micro LED芯片巨量转移前对显示面板的驱动电路进行测试和修复。
需要说明的是,本申请提供一种显示面板的制备方法,不仅可以运用于Micro LED显示器,还可以运用于其他功能类型的显示面板或显示器,皆属于本申请的保护范围,本申请对此不作具体的限定。
请参照图1、图2及图3,图1是本申请第一实施例的显示面板的制备方法的流程示意图,图2是本申请实施例的显示装置的结构示意图,图3是本申请第一实施例的显示面板的制备方法的步骤示意图;所述显示面板的制备方法包括步骤S101、S102、S103及S104,步骤S101、S102、S103及S104详细介绍如下。
S101,提供驱动基板11,所述驱动基板11包括衬底基板111及承载于所述衬底基板111上的驱动电路112、电源线113、接地线114及模拟单元115,所述电源线113用于通过所述驱动电路112电连接至显示面板10的发光二极管12的正极,所述接地线114用于电连接至发光二极管12的负极,所述模拟单元115电连接至所述电源线113及所述接地线114,且用于模拟发光二极管12的电阻值。
所述驱动基板11可以为但不仅限于为应用于微发光二极管12(Micro LightEmitting Diode Display,Micro LED)显示面板10。所述驱动基板11可以为但不仅限于为在衬底基板111上制备互补型金属氧化物半导体电路(Complementary Metal-Oxide-Semiconductor,CMOS)电路、薄膜晶体管电路、晶体管电路矩阵、集成电路(IntegratedCircuit,IC)矩阵中的一种或多种的混合。
所述衬底基板111可以为但不仅限于为玻璃基板、硅基板、蓝宝石基板、石英基板、柔性有机材料基板的一种或多种的混合。
所述驱动电路112可以为但不仅限于为2T1C架构、或7T1C架构或其他架构等。所述驱动电路112可以为但不仅限于为用于驱动发光二极管12工作运行。
所述电源线113(VDD)用于通过所述驱动电路112电连接至显示面板10的发光二极管12的正极,所述电源线113可以为但不仅限于为向所述发光二极管12提供电源信号。
所述接地线114(VSS)用于电连接至发光二极管12的负极,所述接地线114可以为但不仅限于为向所述发光二极管12提供接地信号。
所述模拟单元115可以为但不仅限于为模拟像素电极或模拟线路等,并用于模拟发光二极管12的电阻值。优选的,所述模拟单元115可以为模拟像素电极,从而使得所述模拟单元115可以在所述驱动基板11的制程中与所述驱动基板11的像素电极116进行同步加工而成,减少所述显示面板10的制备成本的额外增加,且当所述模拟单元115为模拟像素电极时,所述模拟像素电极的阻值可以易于实现接近于所述发光二极管12的电阻值,从而使得所述模拟单元115实现对所述发光二极管12的电阻值的精确模拟。其中,所述模拟单元115的材质可以为但不仅限于为氧化铟锡(Indium tin oxide,ITO)、或其他具有导电性能的金属及非金属材料等。所述模拟单元115可以为但不仅限于为通过所述驱动基板11的像素电极116电连接至所述电源线113及所述接地线114。具体地,所述模拟单元115的一端可以为但不仅限于为电连接至所述电源线113,所述模拟单元115的另一端可以为但不仅限于为电连接至所述接地线114。所述发光二极管12的数量可以为多个,所述模拟单元115的数量也可以为多个,且所述模拟单元115的数量可以为但不仅限于为等同于所述发光二极管12的数量。所述模拟单元115可以为但不仅限于为用于模拟发光二极管12的电阻值。具体地,所述驱动基板11在未和发光二极管12进行键合时,为了对所述驱动基板11的驱动电路112进行测试,在所述电源线113与所述接地线114之间设置所述模拟单元115。所述模拟单元115的设置位置可以为但不仅限于为近似于所述发光二极管12在所述驱动基板11上的设置位置。换言之,所述发光二极管12可以为绑定于所述电源线113及所述接地线114之间,所述模拟单元115可以为连接于所述电源线113及所述接地线114,所述模拟单元115可以为但不仅限于为通过对线宽进行调整来模拟不同的发光二极管12的电阻值,从而用于模拟所述电源线113与所述接地线114之间绑定了发光二极管12的工作状态。
S102,对所述驱动电路112进行测试。
具体地,可以为但不仅限于为向所述驱动基板11施加电信号,所述电信号可以为但不仅限于为包括电源(VDD)信号、接地(VSS)信号、栅极(Gate)信号、数据(Data)信号等。所述模拟单元115的阻值可以为但不仅限于为等同于发光二极管12的电阻值,所述驱动基板11加载电信号后,所述模拟单元115可以为但不仅限于为模拟所述驱动基板11电连接发光二极管12时的工作状态。在所述驱动基板11加载电信号后,可以为但不仅限于为测试所述电源线113或所述接地线114上的电流大小,得到检测电流信号,并将检测电流信号的电流值与预设电流信号的电流值相比较,从而判断所述驱动电路112是否存在异常。其中,所述预设电流信号的电流值可以根据预设计算所得,即预设计算驱动基板11电连接发光二极管12的正常状态下的电流值大小。
S103,若所述驱动电路112具有缺陷时对所述驱动电路112进行修复,当所述驱动电路112保持正常时,去除所述模拟单元115。
在对所述驱动电路112进行测试后,若所述驱动电路112具有缺陷时,则对所述驱动电路112进行修复。在对所述驱动电路112进行修复后,可以为但不仅限于为对所述驱动电路112再次进行测试,从而确保所述驱动电路112修复至正常。当所述驱动电路112保持正常时,可以为但不仅限于为采用光罩刻蚀或其他工艺方式去除所述模拟单元115。本实施方式在发光二极管12设置于所述驱动基板11之前,实现了对所述驱动基板11的驱动电路112进行检测及修复,从而保障了所述驱动电路112的正常工作运行,进而提升了显示面板10的良率,且避免了发光二极管12与驱动基板11键合后发现驱动电路112存在缺陷而难以进行修补的问题。
S104,提供发光二极管12,将所述发光二极管12设置于所述驱动基板11上,并得到显示面板10。
所述发光二极管12可以为但不仅限于为微发光二极管(Micro Light EmittingDiode Display,Micro LED)。所述显示面板10可以为但不仅限于为Micro LED显示面板。所述发光二极管12的数量可以为但不仅限于为多个。所述发光二极管12可以为但不仅限于为通过巨量转移的工艺形成转移并键合于所述驱动基板11上。所述发光二极管12在所述驱动基板11上的设置位置可以为但不仅限于为与所述模拟单元115在所述驱动基板11上的设置位置相重叠。所述驱动基板11在经过检测及修复后,可以对所述发光二极管12进行良好地驱动运行,从而提升了所述显示面板10的成品良率,且避免发光二极管12在设置于所述驱动基板11后因所述驱动电路112存在缺陷而造成的成本浪费问题。
综上所述,本实施方式提供的显示面板10的制备方法,提供的所述驱动基板11包括衬底基板111及承载于所述衬底基板111上的驱动电路112、电源线113、接地线114及模拟单元115,所述模拟单元115电连接至所述电源线113及所述接地线114,且用于模拟发光二极管12的电阻值。在发光二极管12设置于所述驱动基板11之前,实现了对所述驱动基板11的驱动电路112进行检测及修复,从而保障了所述驱动电路112的正常工作运行,且避免了发光二极管12与驱动基板11键合后发现驱动电路112存在缺陷而难以进行修补的问题,从而降低了显示面板10制备过程中的生产成本的浪费,并大幅度提升显示面板10的制备良率。
请再次参阅图3。所述提供发光二极管12,将所述发光二极管12设置于所述驱动基板11上,并得到显示面板10,包括:将所述发光二极管12的一端电连接至所述驱动电路112及所述电源线113,所述发光二极管12的另一端电连接所述接地线114,且所述发光二极管12对应于所述模拟单元115在所述驱动基板11上的位置进行设置。
具体地,所述步骤S104包括,将所述发光二极管12的一端电连接至所述驱动电路112及所述电源线113。所述发光二极管12的一端可以为但不仅限于为通过所述驱动电路112与所述电源线113进行电连接。所述发光二极管12的一端可以为但不仅限于为与所述驱动基板11的电极进行键合。所述驱动电路112可以为但不仅限于为用于驱动所述发光二极管12工作运行。所述电源线113可以为但不仅限于为向所述发光二极管12提供高电平信号。
所述步骤S104还包括,所述发光二极管12的另一端电连接所述接地线114。所述发光二极管12的另一端可以为但不仅限于为与所述驱动基板11的另一电极进行键合,并电连接至所述接地线114。所述接地线114可以为但不仅限于为向所述发光二极管12提供低电平信号。
所述步骤S104还包括,所述发光二极管12对应于所述模拟单元115在所述驱动基板11上的位置进行设置。具体地,所述模拟单元115可以为但不仅限于为连接于所述电源线113及所述接地线114之间,在对所述驱动电路112进行测试后去除所述模拟单元115,再将所述发光二极管12电连接于所述电源线113及所述接地线114。且所述发光二极管12在所述驱动基板11上的正投影范围可以为但不仅限于部分覆盖于、或覆盖于所述模拟单元115在所述驱动基板11上的正投影范围。所述发光二极管12对应于所述模拟单元115在所述驱动基板11上的位置进行设置,且所述模拟单元115用于模拟发光二极管12的电阻值,从而使得所述模拟单元115可以用于模拟所述电源线113与所述接地线114之间绑定了所述发光二极管12的工作状态。在所述发光二极管12设置于所述驱动基板11之前,可以利用所述模拟单元115模拟所述电源线113及所述接地线114之间绑定了所述发光二极管12的工作状态,从而在所述发光二极管12设置于所述驱动基板11之前对所述驱动基板11的驱动电路112进行测试,并修复所述驱动电路112存在的缺陷,从而使得所述发光二极管12可以和良好的驱动电路112进行电连接,避免了所述发光二极管12在与所述驱动电路112进行电连接后再对驱动电路112进行修复而带来的修复难度高、修复成本大等问题,从而使得所述显示面板10的制备良率大幅度提升。
请参阅图4、图5及图6,图4是图2中提供的显示装置沿A-A线的截面的结构示意图,图5是本申请实施例的驱动基板的部分结构的俯视示意图,图6是本申请实施例的显示面板的部分结构的俯视示意图。所述电源线113与所述接地线114之间具有间距范围L,所述模拟单元115具有线宽范围W及厚度范围H,所述模拟单元115还具有片电阻R',所述模拟单元115的线宽范围W满足:W= (R'×L)/(H×R),其中,R为显示面板10中发光二极管12的电阻值。
所述间距范围L可以为但不仅限于为所述电源线113与所述接地线114之间的最小间距的间距范围值。
所述模拟单元115的形状可以为但不仅限于为长方体、或近似于长方体、或圆柱体、或其他形状等,可以理解地,所述模拟单元115的形状不应当成为对本实施方式提供的模拟单元115的限定。在本实施方式的示意图中,以所述模拟单元115为长方体的片状为例进行示意,从而便于进行计算所述模拟单元115的阻值。
所述线宽范围W可以为但不仅限于为所述模拟单元115在横向方向上距离最大的两点之间的宽度范围值。所述厚度范围H可以为但不仅限于为所述模拟单元115在厚度方向上距离最大的两点之间的距离范围值。所述模拟单元115可以为但不仅限于为片状或近似于片状,当所述模拟单元115为片状或近似于片状时,所述模拟单元115可以具有片电阻R'。所述片电阻R'的阻值大小可以为但不仅限于为仅取决于所述模拟单元115的材质。即所述片电阻R'的阻值大小仅根据所述模拟单元115的材质的不同而变化。
所述模拟单元115的线宽范围W可以为但不仅限于为满足W= (R'×L)/(H×R)。R可以为但不仅限于为等同于或近似等同于所述显示面板10中发光二极管12的电阻值。其中,所述片电阻R'由所述模拟单元115的材质决定,所述间距范围L在显示面板10中一般为确定值,所述厚度范围H可以为但不仅限于为也为确定值。因此,所述模拟单元115的线宽范围W可以为但不仅限于为仅由所述发光二极管12的电阻值决定。即所述模拟单元115可以通过调整不同大小的线宽范围W来匹配具有不同电阻值的不同的发光二极管12。从而可以利用所述模拟单元115模拟所述电源线113及所述接地线114之间绑定了所述发光二极管12的工作状态,且可以通过调整模拟单元115的线宽范围来模拟所述电源线113及所述接地线114之间绑定了不同的所述发光二极管12的工作状态。其中,所述模拟单元115的线宽范围的调整可以为但不仅限于为在制备过程中根据工艺参数设定值来进行制备不同线宽的所述模拟单元115,或在制备了相同线宽的所述模拟单元115后,通过光罩刻蚀或其他工艺来去除部分所述模拟单元115以改变所述模拟单元115的线宽,本申请方式对此不做限定。在本实施方式中,可以通过成熟度较高且难度较低的工艺来制备及调整所述模拟单元115的线宽,使得所述显示面板10在有效控制工艺成本的情况下,实现在所述发光二极管12转移至所述驱动基板11前,对所述驱动基板11进行精准地测试,使得所述驱动基板11与所述发光二极管12的适配率大幅度提升,进而提升显示面板10的良率,且有效控制所述显示面板10的生产制造成本。
请再次参阅图4、图5、图6、图7及图8,图7是本申请实施例的驱动基板的多个模拟单元的俯视示意图,图8是本申请实施例的显示面板的多个发光二极管的俯视示意图。所述显示面板10包括多个发光二极管12,所述多个发光二极管组成多个发光二极管组,每个发光二极管组包括第一发光二极管121、第二发光二极管122及第三发光二极管123,所述第一发光二极管121的阻值R1、所述第二发光二极管122的阻值R2、所述第三发光二极管123的阻值R3满足:R1<R2<R3。所述驱动基板11包括多个模拟单元115,所述多个模拟单元组成多个模拟单元组,每个模拟单元组包括第一模拟单元1151,第二模拟单元1152及第三模拟单元1153,所述第一模拟单元1151具有线宽范围W1,所述第二模拟单元1152具有线宽范围W2,所述第三模拟单元1153具有线宽范围W3。所述线宽范围W1满足:W1=(R'×L)/(H×R1),所述线宽范围W2满足:W2=(R'×L)/(H×R2),所述线宽范围W3满足:W3=(R'×L)/(H×R3),且所述线宽范围W1、所述线宽范围W2、所述线宽范围W3满足:W1>W2>W3。
所述发光二极管12的数量可以为但不仅限于为两个、或三个、或四个、或多个等。所述发光二极管组的数量可以为但不仅限于为两个、或三个、或四个、或多个等。
每个发光二极管组可以为但不仅限于为包括第一发光二极管121、第二发光二极管122及第三发光二极管123。所述第一发光二极管121可以为但不仅限于为R型发光二极管,即用于进行红色像素显示。所述第二发光二极管122可以为但不仅限于为G型发光二极管,即用于进行绿色像素显示。所述第三发光二极管123可以为但不仅限于为B型发光二极管,即用于进行蓝色像素显示。
所述第一发光二极管121可以为但不仅限于为具有阻值R1,所述阻值R1可以为但不仅限于为所述第一发光二极管121的内阻阻值。所述第二发光二极管122可以为但不仅限于为具有阻值R2,所述阻值R2可以为但不仅限于为所述第二发光二极管122的内阻阻值。所述第三发光二极管123可以为但不仅限于为具有阻值R3,所述阻值R3可以为但不仅限于为所述第三发光二极管123的内阻阻值。且所述阻值R1、所述阻值R2及所述阻值R3可以为但不仅限于为满足:R1<R2<R3。
所述模拟单元115的数量可以为但不仅限于为两个、或三个、或四个、或多个等。且所述模拟单元115的数量可以为但不仅限于为与所述发光二极管12的数量相等。所述模拟单元组的数量可以为但不仅限于为两个、或三个、或四个、或多个等。且所述模拟单元组的数量可以为但不仅限于为与所述发光二极管组的数量相等。
每个模拟单元组可以为但不仅限于为包括第一模拟单元1151,第二模拟单元1152及第三模拟单元1153,所述第一模拟单元1151可以为但不仅限于为用于模拟所述第一发光二极管121的电阻值,所述第二模拟单元1152可以为但不仅限于为用于模拟所述第二发光二极管122的电阻值,所述第三模拟单元1153可以为但不仅限于为用于模拟所述第三发光二极管123的电阻值。
所述第一模拟单元1151具有线宽范围W1,所述线宽范围W1可以为但不仅限于为所述第一模拟单元1151在横向方向上距离最大的两点之间的宽度范围值。
所述第二模拟单元1152具有线宽范围W2,所述线宽范围W2可以为但不仅限于为所述第二模拟单元1152在横向方向上距离最大的两点之间的宽度范围值。
所述第三模拟单元1153具有线宽范围W3,所述线宽范围W3可以为但不仅限于为所述第三模拟单元1153在横向方向上距离最大的两点之间的宽度范围值。
所述线宽范围W1满足:W1=(R'×L)/(H×R1),所述线宽范围W2满足:W2=(R'×L)/(H×R2),所述线宽范围W3满足:W3=(R'×L)/(H×R3),且所述线宽范围W1、所述线宽范围W2、所述线宽范围W3满足:W1>W2>W3。
具体地,所述第一模拟单元1151、所述第二模拟单元1152及所述第三模拟单元1153可以为但不仅限于为具有相同的片电阻R'。所述第一模拟单元1151、所述第二模拟单元1152及所述第三模拟单元1153可以为但不仅限于为具有相同的厚度范围。且所述第一模拟单元1151可以为设置于所述电源线113及所述接地线114之间,所述第二模拟单元1152可以为设置于所述电源线113及所述接地线114之间,所述第三模拟单元1153可以为设置于所述电源线113及所述接地线114之间。所述电源线113及所述接地线114设置所述第一模拟单元1151、所述第二模拟单元1152及所述第三模拟单元1153的位置可以为但不仅限于为具有相同的间距范围。
举例地,在本申请一种实施方式中,所述第一发光二极管121的阻值R1可以为但不仅限于为2 KΩ,所述第二发光二极管122的阻值R2可以为但不仅限于为4.2 KΩ,所述第三发光二极管123的阻值R3可以为但不仅限于为9 KΩ。所述间距范围L可以为但不仅限于为50 μm,所述厚度范围H可以为但不仅限于为5800 Å,所述片电阻R'可以为但不仅限于为0.002 Ω·m。因此,所述第一模拟单元1151的线宽范围W1根据W1=(R'×L)/(H×R1)计算所得,W1=86.2 μm。所述第二模拟单元1152的线宽范围W2根据W2=(R'×L)/(H×R2)计算所得,W2=41 μm。所述第三模拟单元1153的线宽范围W3根据W3=(R'×L)/(H×R3)计算所得,W3=19.2μm。
因此,所述第一模拟单元1151、所述第二模拟单元1152及所述第三模拟单元1153可以通过具有不同大小的线宽范围来匹配具有不同电阻值的所述第一发光二极管121、所述第二发光二极管122及所述第三发光二极管123。从而可以实现在所述发光二极管组转移至所述驱动基板11前,通过所述模拟单元组来模拟所述发光二极管组的电阻值,从而实现对所述驱动基板11进行精准地测试,使得所述驱动基板11与所述发光二极管组的适配率大幅度提升,从而有效提升显示面板10的制备良率。
请参阅图9,图9是本申请第二实施例的显示面板的制备方法的流程示意图。所述对所述驱动基板11进行测试还包括步骤S201、S202、S203、S204及S205,步骤S201、S202、S203、S204及S205详细介绍如下。
S201,向所述驱动电路112加载驱动信号且向电源线113输入电源信号。
具体地,所述驱动信号可以为但不仅限于为通过绑定引线(Bonding Lead)向所述驱动电路112进行输入。所述驱动信号可以用于驱动显示面板10的像素单元进行工作运行,在本实施方式中,所述驱动基板11在未绑定发光二极管12时,以所述模拟单元115对所述发光二极管12的电阻值进行模拟,即所述模拟单元115对像素单元的电阻值进行模拟。所述驱动信号可以用于控制所述模拟单元115经过的电信号的情况,即所述驱动信号可以为但不仅限于为用于控制所述模拟单元115模拟像素单元的开启或关闭。所述电源信号可以为但不仅限于为通过绑定引线(Bonding Lead)向所述电源线113进行输入。所述电源信号可以为但不仅限于为向所述模拟单元115提供高电平信号。
S202,检测所述电源线113及所述接地线114中的至少一者以得到检测电流信号。
具体地,所述驱动电路112控制所述模拟单元115模拟像素单元的开启,换而言之,所述模拟单元115的阻值可以为等同于发光二极管12的电阻值,从而模拟所述电源线113及所述接地线114之间绑定了发光二极管12的工作状态,所述驱动电路112的驱动信号控制所述模拟单元115的电信号传输情况,从而使得所述模拟单元115可以模拟所述驱动电路112中像素单元开启的状态,再对连接所述模拟单元115的所述电源线113及所述接地线114中的至少一者进行检测得到所述检测电流信号。且所述检测电流信号的得到方式可以为但不仅限于为通过检测所述电源线113及所述接地线114中的任意一者,或同时检测所述电源线113及所述接地线114,在此不做限定。
S203,根据所述检测电流信号与预设电流信号的一致性关系确定所述驱动基板11的正常或异常。
所述预设电流信号可以为但不仅限于为在所述显示面板10的设计过程中,计算在所述驱动电路112的正常状态下,所述电源线113及所述接地线114绑定发光二极管12时传输的电流信号。可以为但不仅限于为将所述检测电流信号的电流数值大小与所述预设电流信号的电流数值大小进行比对,来确定所述驱动基板11的正常或异常。
S204,当所述检测电流信号与所述预设电流信号一致时,确定所述驱动基板11的驱动电路112正常。
当所述检测电流信号的电流数值大小与所述预设电流信号的电流数值大小一致时,确定所述驱动基板11保持正常。
S205,当所述检测电流信号与所述预设电流信号不一致时,确定所述驱动基板11的驱动电流出现异常。
当所述检测电流信号的电流数值大小与所述预设电流信号的电流数值大小不一致时,确定所述驱动基板11出现异常。从而实现在所述发光二极管12设置于所述驱动基板11之前,对所述驱动基板11进行检测并及时发现缺陷。
在本申请一种方式中,对所述驱动基板11进行测试还可以包括,所述驱动基板11可以为但不仅限于为包括多个模拟单元组,所述模拟单元组可以为但不仅限于为包括多个所述模拟单元115。所述显示面板10可以为但不仅限于为多个发光二极管组,所述发光二极管组可以为但不仅限于为包括多个所述发光二极管12。向所述驱动电路112加载第一驱动信号且向电源线113输入第一电源信号。所述第一驱动信号通过所述驱动电路112传输至一组所述模拟单元组,所述第一电源信号通过所述电源线113传输至一组所述模拟单元组。检测所述电源线113及所述接地线114中的至少一者以得到第一检测电流信号。
根据所述第一检测电流信号与第一预设电流信号的一致性关系确定所述驱动基板11的正常或异常。所述第一预设电流信号,可以为但不仅限于为在所述显示面板10的设计过程中,计算在所述驱动电路112的正常状态下,所述电源线113及所述接地线114在所述发光二极管组工作运行时传输的电流信号。
当所述驱动基板11出现异常时,向所述驱动电路112加载第二驱动信号且向电源线113输入第二电源信号。所述第二驱动信号通过所述驱动电路112传输至所述模拟单元组的部分模拟单元115,所述第二电源信号通过所述电源线113传输至所述模拟单元组的部分模拟单元115。检测所述电源线113及所述接地线114中的至少一者以得到第二检测电流信号。
根据所述第二检测电流信号与第二预设电流信号的一致性关系确定所述驱动基板11的正常或异常。所述第二预设电流信号,可以为但不仅限于为在所述显示面板10的设计过程中,计算在所述驱动电路112的正常状态下,所述电源线113及所述接地线114在所述发光二极管组的部分所述发光二极管12工作运行时传输的电流信号。
依此类推,当所述驱动基板11依旧出现异常时,向所述驱动电路112加载第三驱动信号且向电源线113输入第三电源信号。所述第三驱动信号通过所述驱动电路112传输至所述模拟单元组的单根模拟单元115,所述第三电源信号通过所述电源线113传输至所述模拟单元组的单根模拟单元115。检测所述电源线113及所述接地线114中的至少一者以得到第三检测电流信号。
根据所述第三检测电流信号与第三预设电流信号的一致性关系确定所述驱动基板11的正常或异常。所述第三预设电流信号,可以为但不仅限于为在所述显示面板10的设计过程中,计算在所述驱动电路112的正常状态下,所述电源线113及所述接地线114在所述发光二极管组的单个所述发光二极管12工作运行时传输的电流信号。
本申请实施方式提供的对所述驱动基板11进行测试的方法,可以精确定位到所述驱动基板11的缺陷位置,大幅度减少所述驱动基板11测试的成本与工时,从而实现对所述驱动基板11的快速测试及修复。
请参阅图10及图11,图10是本申请第三实施例的显示面板的制备方法的流程示意图,图11是本申请第三实施例的显示面板的制备方法的步骤示意图。所述驱动基板11的制备过程包括步骤S301、S302、S303、S304、S305及S306,步骤S301、S302、S303、S304、S305及S306详细介绍如下。
S301,提供衬底基板111,在所述衬底基板111上制备第一导电层1121,去除部分第一导电层1121并形成栅极线112a、数据线及薄膜晶体管栅极112b。
所述衬底基板111可以为但不仅限于为玻璃基板、硅基板、蓝宝石基板、石英基板、柔性有机材料基板的一种或多种的混合。
所述第一导电层1121可以为但不仅限于为采用电镀、化学镀、原子层镀ALD、化学气相沉积CVD、热蒸镀、电子束蒸发或磁控溅射中的一种或多种方式,或其他工艺方式形成。所述第一导电层1121的材质可以为但不仅限于为金属、或其他非金属的具有导电性能的材质。
可以为但不仅限于为采用光罩刻蚀等工艺去除部分所述第一导电层1121,并形成栅极线112a、数据线及薄膜晶体管栅极112b。所述栅极线112a可以为但不仅限于为用于在所述驱动基板11中提供栅极信号,所述数据线可以为但不仅限于为用于在所述驱动基板11中提供数据信号,所述薄膜晶体管栅极112b可以为但不仅限于为用于在薄膜晶体管中提供栅极信号。
S302,在所述第一导电层1121背离所述衬底基板111的表面形成绝缘层1122。
所述绝缘层1122可以为但不仅限于为采用化学气相沉积、或蒸镀、或电子束蒸发等工艺形式进行制备而成。所述绝缘层1122可以为但不仅限于为设置于所述第一导电层1121背离所述衬底基板111的表面,并可以为但不仅限于为用于绝缘保护所述栅极线112a及所述数据线等。
S303,在所述绝缘层1122背离所述第一导电层1121的表面形成半导体层1123及掺杂层1124。
所述半导体层1123可以为但不仅限于为采用电镀、或化学镀、或原子层镀ALD、或化学气相沉积CVD、或热蒸镀、或电子束蒸发、或磁控溅射、或其他工艺等进行制备而成。所述半导体层1123可以为但不仅限于为设置于所述绝缘层1122背离所述第一导电层1121的表面。所述半导体层1123可以为但不仅限于为氢化非晶硅,所述半导体层1123可以为但不仅限于为在所述驱动基板11的薄膜晶体管中作为有源层。
所述掺杂层1124可以为但不仅限于为采用电镀、或化学镀、或原子层镀ALD、或化学气相沉积CVD、或热蒸镀、或电子束蒸发、或磁控溅射、或其他工艺等进行制备而成。所述掺杂层1124可以为但不仅限于为设置于所述绝缘层1122背离所述第一导电层1121的表面。所述掺杂层1124可以为但不仅限于为掺杂了磷的非晶硅,所述掺杂层1124可以为但不仅限于为设置于所述半导体层1123背离所述衬底基板111的表面,所述掺杂层1124可以为但不仅限于为用于降低薄膜晶体管源极112d、薄膜晶体管漏极112e与所述半导体层1123之间的接触电阻。
S304,在所述半导体层1123及所述掺杂层1124背离所述衬底基板111的表面形成第二导电层1125。
所述第二导电层1125可以为但不仅限于为采用化学气相沉积、或蒸镀、或电子束蒸发等工艺形式进行制备而成。
所述第二导电层1125可以为但不仅限于为设置于所述半导体层1123及所述掺杂层1124背离所述衬底基板111的表面。所述第二导电层1125的材质可以为但不仅限于为金属、或其他非金属的具有导电性能的材质。
S305,在所述第二导电层1125背离所述衬底基板111的表面形成钝化层1126,并去除部分所述第二导电层1125形成薄膜晶体管源极112d、薄膜晶体管漏极112e、电源线113及接地线114。
所述钝化层1126可以为但不仅限于为采用化学气相沉积、或蒸镀、或电子束蒸发等工艺形式进行制备而成。
可以为但不仅限于为采用光罩刻蚀等工艺去除部分所述第二导电层1125,并形成薄膜晶体管源极112d、薄膜晶体管漏极112e、电源线113及接地线114。所述薄膜晶体管源极112d可以为但不仅限于为电连接于所述半导体层1123的一端,所述薄膜晶体管漏极112e可以为但不仅限于为电连接于所述半导体层1123的另一端。所述薄膜晶体管源极112d可以为但不仅限于为用于在薄膜晶体管中提供源极信号,所述薄膜晶体管漏极112e可以为但不仅限于为用于在薄膜晶体管中提供漏极信号。所述电源线113可以为但不仅限于为用于在所述驱动基板11中提供电源信号,所述接地线114可以为但不仅限于为用于在所述驱动基板11中提供接地信号。
S306,在所述钝化层1126背离所述衬底基板111的表面形成第三导电层1127,所述第三导电层1127包括所述模拟单元115。
所述第三导电层1127可以为但不仅限于为采用电镀、或化学镀、或原子层镀ALD、或化学气相沉积CVD、或热蒸镀、或电子束蒸发、或磁控溅射、或其他工艺等进行制备而成。所述第三导电层1127可以为但不仅限于为设置于所述钝化层1126背离所述衬底基板111的表面。所述第三导电层1127的材质可以为但不仅限于为氧化铟锡(Indium tin oxide,ITO)、或其他具有导电性能的金属及非金属材料等。所述第三导电层1127可以为但不仅限于为包括像素电极116及所述模拟单元115,所述像素电极116用于电连接至所述发光二极管12并用于驱动所述发光二极管12的工作运行。所述模拟单元115的材质可以为但不仅限于为与所述像素电极116的材质相同或不同,在本实施方式中,以所述模拟单元115的材质与所述像素电极116的材质相同或近似为例进行示意,从而使得所述模拟单元115可以在所述驱动基板11的制程中与所述像素电极116进行同步加工而成,减少所述显示面板10的制备成本的额外增加,且当所述模拟单元115为模拟像素电极时,所述模拟像素电极的阻值可以易于实现接近于所述发光二极管12的电阻值,从而使得所述模拟单元115实现对所述发光二极管12的电阻值的精确模拟。可以理解地,在本申请其他实施方式中,所述模拟单元115的材质也可以为与所述像素电极116的材质不同,且所述模拟单元115也可以与所述像素电极116采用不同的工序进行加工而成,本申请在此不作具体限定。
所述第三导电层1127包括所述模拟单元115。即所述模拟单元115可以为但不仅限于为在原有的所述衬底基板111的制备过程中一起形成,从而使得所述衬底基板111在原有的工艺程序中进行较小的改动来实现所述模拟单元115的设置,且所述衬底基板111无需增加过多的工艺制造成本,来实现在所述发光二极管12转移至所述驱动基板11之前对所述驱动基板11进行精准地测试,并快速进行缺陷的排查及修复,从而大幅度提升显示面板10的良率,且有效减少所述显示面板10的修复和制造成本。
请再次参阅图3及图4。所述驱动基板11还包括第一焊盘1128及第二焊盘1129,所述第一焊盘1128设置于所述电源线113背离所述衬底基板111的一侧,所述第二焊盘1129设置于所述接地线114背离所述衬底基板111的一侧。所述模拟单元115的一端连接于所述电源线113背离所述第一焊盘1128的一侧,所述模拟单元115的另一端连接于所述接地线114背离所述第二焊盘1129的一侧。所述发光二极管12的一端通过所述第一焊盘1128电连接所述电源线113,所述发光二极管12的另一端通过所述第二焊盘1129电连接所述接地线114。
所述第一焊盘1128可以为但不仅限于为设置于所述电源线113背离所述衬底基板111的一侧,并用于电连接所述发光二极管12及所述电源线113。所述第二焊盘1129可以为但不仅限于为设置于所述接地线114背离所述衬底基板111的一侧,并用于电连接所述发光二极管12及所述接地线114。所述发光二极管12的一端通过所述第一焊盘1128电连接所述电源线113,所述发光二极管12的另一端通过所述第二焊盘1129电连接所述接地线114。
所述模拟单元115的一端连接于所述电源线113背离所述第一焊盘1128的一侧,所述模拟单元115的另一端连接于所述接地线114背离所述第二焊盘1129的一侧。即所述模拟单元115的设置位置对应于所述发光二极管12在所述电源线113及所述接地线114之间的绑定位置,从而在所述发光二极管12设置于所述驱动基板11之前对所述驱动基板11的驱动电路112进行测试,并修复所述驱动电路112存在的缺陷,从而使得所述发光二极管12可以和良好的驱动电路112进行电连接,避免了所述发光二极管12在与所述驱动电路112进行电连接后再对驱动电路112进行修复而带来的修复难度高、修复成本大等问题,从而使得所述显示面板10的制备良率大幅度提升。
请参阅图12,图12是本申请实施例的驱动电路的部分示意图。所述电源线113包括第一部1131、第二部1132及第三部1133,所述第二部1132的一端电连接于所述第一部1131,所述第二部1132的另一端电连接于所述第三部1133,所述第三部1133的一端电连接于所述第二部1132,所述第三部1133的另一端连接于所述模拟单元115。所述接地线114包括第四部1141、第五部1142及第六部1143,所述第五部1142的一端电连接于所述第四部1141,所述第五部1142的另一端电连接于所述第六部1143,所述第六部1143的一端电连接于所述第五部1142,所述第六部1143的另一端电连接于所述模拟单元115。
所述第一部1131可以为但不仅限于为所述电源线113的第一主传输部分,所述第二部1132可以为但不仅限于为所述电源线113的第二主传输部分,所述第三部1133可以为但不仅限于为所述电源线113的第三主传输部分。
所述第四部1141可以为但不仅限于为所述接地线114的第一主传输部分,所述第二部1132可以为但不仅限于为所述接地线114的第二主传输部分,所述第三部1133可以为但不仅限于为所述接地线114的第三主传输部分。
所述模拟单元115的一端可以为但不仅限于为电连接于所述电源线113的第三部1133,所述模拟单元115的另一端可以为但不仅限于为电连接所述接地线114的第六部1143。且所述模拟单元115的数量可以为但不仅限于为多个。在本实施方式中,以所述模拟单元115的数量为多个为例进行示意,多个所述模拟单元115设置于所述电源线113与所述接地线114之间,可以用于模拟所述电源线113及所述接地线114之间的像素单元,从而可以对像素单元的驱动电路112进行测试,并修复所述驱动电路112存在的缺陷,从而有效提升所述驱动电路112及所述显示面板10的良率。
请再次参阅图2。本申请实施方式还提供一种显示面板10,所述显示面板10基于所述显示面板10的制备方法制成。
所述显示面板10可以为但不仅限于为Micro LED显示面板。所述显示面板10基于所述显示面板10的制备方法制成,所述显示面板10的制备方法,提供的所述驱动基板11包括衬底基板111及承载于所述衬底基板111上的驱动电路112、电源线113、接地线114及模拟单元115,所述模拟单元115电连接至所述电源线113及所述接地线114,且用于模拟发光二极管12的电阻值。在发光二极管12设置于所述驱动基板11之前,实现了对所述驱动基板11的驱动电路112进行检测及修复,从而保障了所述驱动电路112的正常工作运行,且避免了发光二极管12与驱动基板11键合后发现驱动电路112存在缺陷而难以进行修补的问题,从而降低了显示面板10制备过程中的生产成本的浪费,并大幅度提升显示面板10的制备良率。
请再次参阅图2。本申请实施方式还提供一种显示装置1,所述显示装置1包括壳体20及所述显示面板10,所述壳体20用于收容所述显示面板10。
所述壳体20可以为但不仅限于为金属、或塑胶、或其他材质等。所述壳体20可以为但不仅限于为用于收容所述显示面板10。
所述显示装置1可以为但不仅限于为智能电话、便携式电话、导航设备、电视机(TV)、车载音响本体、膝上型电脑、平板电脑、便携式多媒体播放器(PMP)、个人数字助理(PDA)等具有显示功能的设备。所述显示装置1采用所述显示面板10的制备方法制成的显示面板10,从而在较低的生产成本下可以具有优良的显示效果。
在本申请中提及“实施例”“实施方式”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现所述短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本申请所描述的实施例可以与其它实施例相结合。此外,还应该理解的是,本申请各实施例所描述的特征、结构或特性,在相互之间不存在矛盾的情况下,可以任意组合,形成又一未脱离本申请技术方案的精神和范围的实施例。
最后应说明的是,以上实施方式仅用以说明本申请的技术方案而非限制,尽管参照以上较佳实施方式对本申请进行了详细说明,本领域的普通技术人员应当理解,可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。
Claims (9)
1.一种显示面板的制备方法,其特征在于,所述方法包括:
提供驱动基板,所述驱动基板包括衬底基板及承载于所述衬底基板上的驱动电路、电源线、接地线及模拟单元,所述电源线用于通过所述驱动电路电连接至显示面板的发光二极管的正极,所述接地线用于电连接至发光二极管的负极,所述电源线与所述接地线之间具有间距范围L,所述模拟单元电连接至所述电源线及所述接地线,且用于模拟发光二极管的电阻值,所述模拟单元具有线宽范围W及厚度范围H,所述模拟单元还具有片电阻R',所述模拟单元的线宽范围W满足:W= (R'×L)/(H×R),其中,R为显示面板中发光二极管的电阻值;
对所述驱动电路进行测试,向所述驱动电路加载驱动信号且向所述电源线输入电源信号,所述驱动信号通过所述驱动电路传输至所述模拟单元,所述电源信号通过所述电源线传输至所述模拟单元,检测所述电源线及所述接地线中的至少一者以得到检测电流信号;
根据所述检测电流信号与预设电流信号的一致性关系确定所述驱动电路的正常或异常,所述预设电流信号为在所述显示面板的设计过程中,计算在所述驱动电路的正常状态下,所述电源线及所述接地线在所述发光二极管工作运行时传输的电流信号;
若所述驱动电路具有缺陷时对所述驱动电路进行修复,当所述驱动电路保持正常时,去除所述模拟单元;
提供发光二极管,将所述发光二极管设置于所述驱动基板上,并得到显示面板。
2.如权利要求1所述的显示面板的制备方法,其特征在于,所述提供发光二极管,将所述发光二极管设置于所述驱动基板上,并得到显示面板,包括:
将所述发光二极管的一端电连接至所述驱动电路及所述电源线,所述发光二极管的另一端电连接所述接地线,且所述发光二极管对应于所述模拟单元在所述驱动基板上的位置进行设置。
3.如权利要求1所述的显示面板的制备方法,其特征在于,所述显示面板包括多个发光二极管,所述多个发光二极管组成多个发光二极管组,每个发光二极管组包括第一发光二极管、第二发光二极管及第三发光二极管,所述第一发光二极管的阻值R1、所述第二发光二极管的阻值R2、所述第三发光二极管的阻值R3满足:R1<R2<R3;
所述驱动基板包括多个模拟单元,所述多个模拟单元组成多个模拟单元组,每个模拟单元组包括第一模拟单元,第二模拟单元及第三模拟单元,所述第一模拟单元具有线宽范围W1,所述第二模拟单元具有线宽范围W2,所述第三模拟单元具有线宽范围W3;
所述线宽范围W1满足:W1=(R'×L)/(H×R1),所述线宽范围W2满足:W2=(R'×L)/(H×R2),所述线宽范围W3满足:W3=(R'×L)/(H×R3),且所述线宽范围W1、所述线宽范围W2、所述线宽范围W3满足:W1>W2>W3。
4.如权利要求1所述的显示面板的制备方法,其特征在于,所述对所述驱动电路进行测试包括:
向所述驱动电路加载驱动信号且向电源线输入电源信号;
检测所述电源线及所述接地线中的至少一者以得到检测电流信号;
根据所述检测电流信号与预设电流信号的一致性关系确定所述驱动基板的正常或异常,所述预设电流信号为所述显示面板的设计过程中,计算在所述驱动电路的正常状态下,所述电源线及所述接地线在所述发光二极管工作运行时传输的电流信号;
当所述检测电流信号与所述预设电流信号一致时,确定所述驱动基板的驱动电路正常;
当所述检测电流信号与所述预设电流信号不一致时,确定所述驱动基板的驱动电流出现异常。
5.如权利要求1所述的显示面板的制备方法,其特征在于,所述驱动基板的制备过程包括:
提供衬底基板,在所述衬底基板上制备第一导电层,去除部分第一导电层并形成栅极线、数据线及薄膜晶体管栅极;
在所述第一导电层背离所述衬底基板的表面形成绝缘层;
在所述绝缘层背离所述第一导电层的表面形成半导体层及掺杂层;
在所述半导体层及所述掺杂层背离所述衬底基板的表面形成第二导电层;
在所述第二导电层背离所述衬底基板的表面形成钝化层,并去除部分所述第二导电层形成薄膜晶体管源极、薄膜晶体管漏极、电源线及接地线;
在所述钝化层背离所述衬底基板的表面形成第三导电层,所述第三导电层包括所述模拟单元。
6.如权利要求2所述的显示面板的制备方法,其特征在于,所述驱动基板还包括第一焊盘及第二焊盘,所述第一焊盘设置于所述电源线背离所述衬底基板的一侧,所述第二焊盘设置于所述接地线背离所述衬底基板的一侧;
所述模拟单元的一端连接于所述电源线背离所述第一焊盘的一侧,所述模拟单元的另一端连接于所述接地线背离所述第二焊盘的一侧;
所述发光二极管的一端通过所述第一焊盘电连接所述电源线,所述发光二极管的另一端通过所述第二焊盘电连接所述接地线。
7.如权利要求4所述的显示面板的制备方法,其特征在于,所述电源线包括第一部、第二部及第三部,所述第二部的一端电连接于所述第一部,所述第二部的另一端电连接于所述第三部,所述第三部的一端电连接于所述第二部,所述第三部的另一端连接于所述模拟单元;
所述接地线包括第四部、第五部及第六部,所述第五部的一端电连接于所述第四部,所述第五部的另一端电连接于所述第六部,所述第六部的一端电连接于所述第五部,所述第六部的另一端电连接于所述模拟单元。
8.一种显示面板,其特征在于,所述显示面板基于如权利要求1~7任意一项所述的显示面板的制备方法制成。
9.一种显示装置,其特征在于,包括壳体及如权利要求8所述的显示面板,所述壳体用于收容所述显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310344926.1A CN116093023B (zh) | 2023-04-03 | 2023-04-03 | 显示面板的制备方法、显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310344926.1A CN116093023B (zh) | 2023-04-03 | 2023-04-03 | 显示面板的制备方法、显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116093023A CN116093023A (zh) | 2023-05-09 |
CN116093023B true CN116093023B (zh) | 2023-06-23 |
Family
ID=86201091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310344926.1A Active CN116093023B (zh) | 2023-04-03 | 2023-04-03 | 显示面板的制备方法、显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116093023B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107221291A (zh) * | 2017-07-31 | 2017-09-29 | 上海天马微电子有限公司 | 一种显示基板、显示面板及其驱动方法、显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9318053B2 (en) * | 2005-07-04 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US8259095B2 (en) * | 2009-08-20 | 2012-09-04 | Global Oled Technology Llc | Optically testing chiplets in display device |
CN103217840B (zh) * | 2013-04-18 | 2015-09-16 | 合肥京东方光电科技有限公司 | 一种阵列基板、制备方法以及液晶显示装置 |
CN106526918B (zh) * | 2016-12-16 | 2019-05-28 | 惠科股份有限公司 | 一种显示基板及其测试方法 |
US10825743B2 (en) * | 2018-07-06 | 2020-11-03 | Innolux Corporation | Electronic device and method for repairing electronic device |
CN109742037B (zh) * | 2019-01-03 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种测试基板及其制作方法、测试方法 |
KR20220037534A (ko) * | 2020-09-17 | 2022-03-25 | 삼성디스플레이 주식회사 | 표시 장치 |
CN114400237A (zh) * | 2021-12-31 | 2022-04-26 | 上海中航光电子有限公司 | 一种阵列基板及其测试装置、显示面板 |
CN115621253B (zh) * | 2022-09-28 | 2024-04-19 | 惠科股份有限公司 | 显示面板、阵列基板和测试方法 |
-
2023
- 2023-04-03 CN CN202310344926.1A patent/CN116093023B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107221291A (zh) * | 2017-07-31 | 2017-09-29 | 上海天马微电子有限公司 | 一种显示基板、显示面板及其驱动方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN116093023A (zh) | 2023-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10923005B2 (en) | Display panel and display apparatus | |
WO2017156857A1 (zh) | 有机发光显示面板及其制作方法、显示装置 | |
CN110634840B (zh) | 检测基板及其制备方法、检测装置和检测方法 | |
CN110634411A (zh) | 一种显示模组及其封装检测方法 | |
CN106773424B (zh) | 一种显示面板及显示装置 | |
CN102819126B (zh) | 测试装置及测试方法 | |
US10707288B2 (en) | TFT array substrate and OLED display panel | |
CN103794617A (zh) | 发光二极管显示面板及其制作方法 | |
CN110416264A (zh) | 显示装置的绑定方法及显示装置 | |
CN103904087B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN209729911U (zh) | 一种阵列基板、显示面板及显示装置 | |
CN206340298U (zh) | 一种基板及显示装置 | |
US20220384556A1 (en) | Display substrate and display device | |
CN113380849A (zh) | 一种显示面板的制作方法及显示面板 | |
EP3573046B1 (en) | Display device comprising a driver circuit board and corresponding method thereof | |
CN103135304B (zh) | 阵列基板及其制造方法 | |
WO2020177500A1 (zh) | 显示基板及其制作方法、显示面板 | |
US11955491B2 (en) | Array substrate and manufacturing method thereof, motherboard and display device | |
CN110708790A (zh) | 发光基板及电子装置 | |
CN116093023B (zh) | 显示面板的制备方法、显示面板及显示装置 | |
TW202023091A (zh) | 發光裝置的製造方法 | |
CN207165216U (zh) | 驱动电路板和显示装置 | |
CN112992030A (zh) | 背板、背板的检测方法、阵列基板及显示面板 | |
CN109935569B (zh) | 测试单元、阵列板及显示面板cog绑定状态的监测方法 | |
CN211297015U (zh) | 发光基板及电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |