JP6927805B2

JP6927805B2 - 発光素子基板の検査方法および発光素子基板

Info

Publication number: JP6927805B2
Application number: JP2017166492A
Authority: JP
Inventors: 鈴木　隆信; 隆信鈴木
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2017-08-31
Filing date: 2017-08-31
Publication date: 2021-09-01
Anticipated expiration: 2037-08-31
Also published as: JP2019045594A

Description

本発明は、発光ダイオード（Light Emitting Diode：ＬＥＤ）等の発光素子を実装するための発光素子基板の検査方法および発光素子基板に関するものである。

従来、発光装置の一種として、ＬＥＤ等の発光素子を複数有する、バックライト装置が不要な自発光型の表示装置が知られている。そのような表示装置の基本構成のブロック回路図を図５に示す。また、図５の構成の表示装置の下面図を図６に示し、図５のＡ１−Ａ２線における断面図を図７に示す。表示装置は、ガラス基板等から成る基板１と、基板１上の所定の方向（例えば、行方向）に配置された走査信号線２と、走査信号線２と交差させて所定の方向と交差する方向（例えば、列方向）に配置された発光制御信号線３と、走査信号線２と発光制御信号線３によって区分けされた画素部（Ｐｍｎ）の複数から構成された表示部１１と、表示部１１を覆う絶縁層上に配置された複数の発光領域（Ｌｍｎ）と、を有する構成である。走査信号線２および発光制御信号線３は、基板１の側面に配置された側面配線１ｓを介して基板１の裏面にある裏面配線９に接続される。裏面配線９は、基板１の裏面に設置されたＩＣ，ＬＳＩ等の駆動素子６に接続される。即ち、表示装置は基板１の裏面にある駆動素子６によって表示が駆動制御される。駆動素子６は、例えば、基板１の裏面側にＣＯＧ（Chip On Glass）方式等の手段によって搭載される。また、
基板１の裏面側には、駆動素子６との間で引き出し線を介して駆動信号、制御信号等を入出力するためのＦＰＣが設置される場合がある。また側面配線１ｓに替えてスルーホール等の貫通導体を用いる場合がある。

それぞれの画素部１５（Ｐｍｎ）には、発光領域（Ｌｍｎ）にある発光素子１４（ＬＤｍｎ）の発光、非発光、発光強度等を制御するための発光制御部２２が配置されている。この発光制御部２２は、発光素子１４のそれぞれに発光信号を入力するためのスイッチ素子としての薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）１２（図８に示す）と、発光制御信号（発光制御信号線３を伝達する信号）のレベル（電圧）に応じた、正電圧（アノード電圧：３〜５Ｖ程度）と負電圧（カソード電圧：−３Ｖ〜０Ｖ程度）の電位差
（発光信号）から発光素子１４を電流駆動するための駆動素子としてのＴＦＴ１３（図８に示す）と、を含む。ＴＦＴ１３のゲート電極とソース電極とを接続する接続線上には容量素子４３が配置されており、容量素子４３はＴＦＴ１３のゲート電極に入力された発光制御信号の電圧を次の書き換えまでの期間（１フレームの期間）保持する保持容量として機能する。

発光素子１４は、表示部１１を覆う絶縁層３１（図７に示す）を貫通するスルーホール等の貫通導体２３ａ，２３ｂを介して、発光制御部２２、正電圧入力線１６、負電圧入力線１７に電気的に接続されている。即ち、発光素子１４の正電極は、貫通導体２３ａ及び発光制御部２２を介して正電圧入力線１６に接続されており、発光素子１４の負電極は、貫通導体２３ｂを介して負電圧入力線１７に接続されている。また表示装置は、平面視において、表示部１１と基板１の端１ｔとの間に額縁部１ｇがある。

なお、画素部１５は、それぞれが赤色発光用の副画素部、緑色発光用の副画素部、青色発光用の副画素部から成る場合がある。赤色発光用の副画素部は赤色ＬＥＤ等から成る赤色発光素子を有し、緑色発光用の副画素部は緑色ＬＥＤ等から成る緑色発光素子を有し、青色発光用の副画素部は青色ＬＥＤ等から成る青色発光素子を有している。例えば、これらの副画素部は、行方向あるいは列方向に並んでいる。

図９は、図８における発光素子１４及び発光制御部２２を有して構成される画素部１５に含まれる画素回路の等価回路を示す回路図である。この等価回路において発光素子１４は第１電源端子５１（ＶＤＤ）の側にあり、ＴＦＴ１２，１３及び容量素子４３は第２電源端子（ＶＳＳ）の側にある。図９に示すように、正電圧（アノード電圧：３〜５Ｖ程度）を出力する第１電源端子５１（ＶＤＤ）と、負電圧（カソード電圧：−３Ｖ〜０Ｖ程度）を出力する第２電源端子５２（ＶＳＳ）と、発光素子１４のアノード電極、カソード電極にそれぞれ接続される第１電極４１、第２電極４２と、第１電源端子５１と第１電極４１とを接続する第１接続線６１と、第２電源端子５２と第２電極４２とを接続する第２接続線６２と、を有する構成である。走査信号線２は、走査信号の入力端が走査信号出力端子５３（ＧＡＴＥ）に接続されており、発光制御信号線３は、発光制御信号の入力端が発光制御信号出力端子５４（ＳＩＧ）に接続されている。このような画素回路において、第１接続線６１及び第２接続線６２は発光素子１４の点灯に直接係わる配線であることから、第１接続線６１及び第２接続線６２の導通状態を検査することは重要である。

また、他の従来例として、表示画素を構成する複数の発光素子と、各発光素子を表示駆動する駆動電圧値を制御するために、各発光素子の順方向電圧に対応する電圧値を得る検出素子と、検出素子からの電圧値を得るために検出素子に電流を供給するための電流源を備えた表示装置であって、検出素子にリークが発生しているか否かを検出し、検出素子のリーク状態を検出した場合において、検出素子への電流源からの電流の供給を遮断するリーク検出手段と、検出素子のアノ一ド端子の電位を、検出素子がリーク状態に至っている場合の電位である擬似リーク電位に設定することができる擬似リーク設定手段と、が備えられている表示装置であって、好適には、擬似リーク設定手段は、アノ一ド端子に接続された少なくとも１つのスイッチ、例えば薄膜トランジスタにより構成されている表示装置が提案されている（例えば、特許文献１を参照）。

特開２００７−１７１７２８号公報

しかしながら、図９に示す上記従来の表示装置の画素回路においては、以下の問題点があった。第１接続線６１及び第２接続線６２の導通状態を検査する場合、発光素子１４を基板１上に実装した状態で、発光素子１４の点灯検査を行う。即ち、走査信号出力端子５３（ＧＡＴＥ）からＴＦＴ１２のゲート電極にオン信号（Ｈ（High）信号）を出力し、発光制御信号出力端子５４（ＳＩＧ）からＴＦＴ１３のゲート電極にオン信号（Ｈ信号）を出力した状態で、第１電源端子５１から第１接続線６１に正電圧を印加し、第２電源端子５２から第２接続線６２に負電圧を印加する。このとき、発光素子１４が点灯しない場合であれば、第１接続線６１と第２接続線６２のいずれにオープン箇所等の非導通箇所があるのかが分からない、という問題点があった。さらに、発光素子１４に欠陥があるために発光素子１４が点灯しない場合もある。発光素子１４の欠陥の有無を確認するために、実装した発光素子１４を基板から取り除いて発光素子１４を検査する必要が生じる。以上より、発光素子１４の非点灯時に欠陥箇所を特定することが非常に難しくなるとともに、発光素子１４をも検査する必要が生じるために、製造の手間及び時間が増大して製造コストが増大するという問題点があった。また、発光素子１４を基板１上に実装しないと点灯検査ができないことから、発光素子１４を実装した状態で点灯検査を行っていたが、そうすると発光素子１４が未実装の基板１の段階で不良な基板１を除外できないという問題点があった。

また、特許文献１に開示された発明は、多数の発光素子を表示画素として例えばマトリクス状に配列した表示装置において、発光素子の経時変化等を補償する、表示パネルの周辺に設けられた補償手段に関するものであり、表示に直接寄与する画素回路に関するものではない。

本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、画素回路において、発光素子のアノード電極に接続される正電極に正電圧を供給する接続線と、発光素子のカソード電極に接続される負電極に負電圧を供給する接続線の導通状態と、のそれぞれの導通状態を検査することができるようにすること、また発光素子の欠陥有無の検査を不要として製造の手間及び時間を削減することにより、製造コストを低減することである。

本発明の発光素子基板の検査方法は、基板と、前記基板上に配置された、第１電源端子及びそれよりも低電位の第２電源端子と、前記基板上に配置され、発光素子のアノード電極、カソード電極にそれぞれ接続される第１電極、第２電極と、前記第１電源端子と前記第１電極とを接続する第１接続線と、前記第２電源端子と前記第２電極とを接続する第２接続線と、前記第１電極と前記第２電極間に配置された第１スイッチと、を有しており、前記発光素子が未実装の発光素子基板を準備するステップと、前記第１スイッチをオンとした状態で、前記第１接続線を流れる電流を検出することによって、前記第１接続線の導通状態を検査する第１検査ステップと、前記第１スイッチをオフとした状態で、前記第２接続線を流れる電流を検出することによって、前記第２接続線の導通状態を検査する第２検査ステップと、を備えている構成である。

本発明の発光素子基板の検査方法は、好ましくは、前記発光素子基板は、前記基板上に配置された検出端子と、前記第２接続線から分岐し、前記検出端子に接続された分岐線と、前記分岐線の分岐部と前記第２電源端子間の前記第２接続線上に配置され、前記第２接続線に直列接続された第２スイッチと、を有しており、前記第１検査ステップは、前記第１電源端子から前記第１接続線に電源電流を出力し、前記第１スイッチをオンとし、前記第２スイッチをオフとした状態で、前記第１接続線及び前記第１スイッチ、前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検出によって、前記第１接続線の導通、非導通を検出し、前記第２検査ステップは、前記検出端子から前記分岐線及び前記第２接続線に検査電流を出力し、前記第１スイッチをオフとし、前記第２スイッチをオン
とした状態で、前記分岐線及び前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達を前記検出端子で検出することによって、前記第２接続線の導通、非導通を検出する。

本発明の発光素子基板の検査方法は、基板と、前記基板上に配置された、第１電源端子及びそれよりも低電位の第２電源端子と、前記基板上に配置され、発光素子のアノード電極、カソード電極にそれぞれ接続される第１電極、第２電極と、前記第１電源端子と前記第１電極とを接続する第１接続線と、前記第２電源端子と前記第２電極とを接続する第２接続線と、前記第１電極と前記第２電極間に配置された第１スイッチと、を有しており、前記発光素子が未実装の発光素子基板を準備するステップと、前記第１スイッチをオフとした状態で、前記第１接続線を流れる電流を検出することによって、前記第１接続線の導通状態を検査する第１検査ステップと、前記第１スイッチをオンとした状態で、前記第２接続線を流れる電流を検出することによって、前記第２接続線の導通状態を検査する第２検査ステップと、を備えている構成である。

本発明の発光素子基板の検査方法は、好ましくは、前記発光素子基板は、前記基板上に配置された検出端子と、前記第１接続線から分岐し、前記検出端子に接続された分岐線と、前記分岐線の分岐部と前記第１電源端子間の前記第１接続線上に配置され、前記第１接続線に直列接続された第２スイッチと、を有しており、前記第１検査ステップは、前記第１電源端子から前記第１接続線に電源電流を出力し、前記第１スイッチをオフとし、前記第２スイッチをオンとした状態で、前記第１接続線及び前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検出によって、前記第１接続線の導通、非導通を検出し、前記第２検査ステップは、前記検出端子から前記分岐線に検査電流を出力し、前記第１スイッチをオンとし、前記第２スイッチをオフとした状態で、前記分岐線及び前記第１スイッチ、前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達を前記検出端子で検出することによって、前記第２接続線の導通、非導通を検出する。

本発明の発光素子基板は、基板と、前記基板上に配置された、第１電源端子及びそれよりも低電位の第２電源端子と、前記基板上に配置され、発光素子のアノード電極、カソード電極にそれぞれ接続される第１電極、第２電極と、前記第１電源端子と前記第１電極とを接続する第１接続線と、前記第２電源端子と前記第２電極とを接続する第２接続線と、前記第１電極と前記第２電極間に配置された第１スイッチと、を有しており、前記第１電源端子、前記第２電源端子、前記第１電極、前記第２電極、前記第１接続線、前記第２接続線及び前記第１スイッチが画素回路を構成している構成である。

本発明の発光素子基板は、好ましくは、前記発光素子基板は、前記基板上に配置された検出端子と、前記第２接続線から分岐し、前記検出端子に接続された分岐線と、前記分岐線の分岐部と前記第２電源端子間の前記第２接続線上に配置され、前記第２接続線に直列接続された第２スイッチと、を有している。

本発明の発光素子基板は、好ましくは、前記発光素子基板は、前記基板上に配置された検出端子と、前記第１接続線から分岐し、前記検出端子に接続された分岐線と、前記分岐線の分岐部と前記第１電源端子間の前記第１接続線上に配置され、前記第１接続線に直列接続された第２スイッチと、を有している。

また本発明の発光素子基板は、好ましくは、前記検出端子に接続された検査回路を有しており、前記検査回路は、前記第１接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記第１電源端子から前記第１接続線に電源電流が出力され、前記第１スイッチがオンとされ、前記第２スイッチがオフとされた状態で、前記第１接続線及び前記第１スイッチ、前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検
出によって検査し、前記第２接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記検出端子から前記分岐線に検査電流が出力され、前記第１スイッチがオフとされ、前記第２スイッチがオンとされた状態で、前記分岐線及び前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達によって検査する。

また本発明の発光素子基板は、好ましくは、前記検出端子に接続された検査回路を有しており、前記検査回路は、前記第１接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記第１電源端子から前記第１接続線に電源電流が出力され、前記第１スイッチがオフとされ、前記第２スイッチがオンとされた状態で、前記第１接続線及び前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検出によって検査し、前記第２接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記検出端子から前記分岐線に検査電流が出力され、前記第１スイッチがオンとされ、前記第２スイッチがオフとされた状態で、前記分岐線及び前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達によって検査する。

本発明の発光素子基板の検査方法は、基板と、前記基板上に配置された、第１電源端子及びそれよりも低電位の第２電源端子と、前記基板上に配置され、発光素子のアノード電極、カソード電極にそれぞれ接続される第１電極、第２電極と、前記第１電源端子と前記第１電極とを接続する第１接続線と、前記第２電源端子と前記第２電極とを接続する第２接続線と、前記第１電極と前記第２電極間に配置された第１スイッチと、を有しており、前記発光素子が未実装の発光素子基板を準備するステップと、前記第１スイッチをオンとした状態で、前記第１接続線を流れる電流を検出することによって、前記第１接続線の導通状態を検査する第１検査ステップと、前記第１スイッチをオフとした状態で、前記第２接続線を流れる電流を検出することによって、前記第２接続線の導通状態を検査する第２検査ステップと、を備えている構成であることから、以下の効果を奏する。発光素子のアノード電極に接続される第１電極に正電圧を供給する第１接続線と、発光素子のカソード電極に接続される第２電極に負電圧を供給する第２接続線と、のそれぞれの導通状態を検査することができる。また、発光素子が未実装の発光素子基板について検査するので、発光素子の欠陥有無の検査が不要となり、製造の手間及び時間が削減されることにより製造コストを低減することができる。

本発明の発光素子基板の検査方法は、前記発光素子基板は、前記基板上に配置された検出端子と、前記第２接続線から分岐し、前記検出端子に接続された分岐線と、前記分岐線の分岐部と前記第２電源端子間の前記第２接続線上に配置され、前記第２接続線に直列接続された第２スイッチと、を有しており、前記第１検査ステップは、前記第１電源端子から前記第１接続線に電源電流を出力し、前記第１スイッチをオンとし、前記第２スイッチをオフとした状態で、前記第１接続線及び前記第１スイッチ、前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検出によって、前記第１接続線の導通、非導通を検出し、前記第２検査ステップは、前記検出端子から前記分岐線及び前記第２接続線に検査電流を出力し、前記第１スイッチをオフとし、前記第２スイッチをオンとした状態で、前記分岐線及び前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達を前記検出端子で検出することによって、前記第２接続線の導通、非導通を検出する場合、元々の画素回路を利用した簡易な構成の検査回路を用いた検査方法とすることができる。その結果、第１接続線と第２接続線のそれぞれの導通状態を検査することが容易にできるものとなる。

本発明の発光素子基板の検査方法は、基板と、前記基板上に配置された、第１電源端子及びそれよりも低電位の第２電源端子と、前記基板上に配置され、発光素子のアノード電極、カソード電極にそれぞれ接続される第１電極、第２電極と、前記第１電源端子と前記
第１電極とを接続する第１接続線と、前記第２電源端子と前記第２電極とを接続する第２接続線と、前記第１電極と前記第２電極間に配置された第１スイッチと、を有しており、前記発光素子が未実装の発光素子基板を準備するステップと、前記第１スイッチをオフとした状態で、前記第１接続線を流れる電流を検出することによって、前記第１接続線の導通状態を検査する第１検査ステップと、前記第１スイッチをオンとした状態で、前記第２接続線を流れる電流を検出することによって、前記第２接続線の導通状態を検査する第２検査ステップと、を備えている構成であることから、以下の効果を奏する。発光素子のアノード電極に接続される第１電極に正電圧を供給する第１接続線と、発光素子のカソード電極に接続される第２電極に負電圧を供給する第２接続線と、のそれぞれの導通状態を検査することができる。また、発光素子が未実装の発光素子基板について検査するので、発光素子の欠陥有無の検査が不要となり、製造の手間及び時間が削減されることにより製造コストを低減することができる。

本発明の発光素子基板の検査方法は、前記発光素子基板は、前記基板上に配置された検出端子と、前記第１接続線から分岐し、前記検出端子に接続された分岐線と、前記分岐線の分岐部と前記第１電源端子間の前記第１接続線上に配置され、前記第１接続線に直列接続された第２スイッチと、を有しており、前記第１検査ステップは、前記第１電源端子から前記第１接続線に電源電流を出力し、前記第１スイッチをオフとし、前記第２スイッチをオンとした状態で、前記第１接続線及び前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検出によって、前記第１接続線の導通、非導通を検出し、前記第２検査ステップは、前記検出端子から前記分岐線に検査電流を出力し、前記第１スイッチをオンとし、前記第２スイッチをオフとした状態で、前記分岐線及び前記第１スイッチ、前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達を前記検出端子で検出することによって、前記第２接続線の導通、非導通を検出する場合、元々の画素回路を利用した簡易な構成の検査回路を用いた検査方法とすることができる。その結果、第１接続線と第２接続線のそれぞれの導通状態を検査することが容易にできるものとなる。

本発明の発光素子基板は、基板と、前記基板上に配置された、第１電源端子及びそれよりも低電位の第２電源端子と、前記基板上に配置され、発光素子のアノード電極、カソード電極にそれぞれ接続される第１電極、第２電極と、前記第１電源端子と前記第１電極とを接続する第１接続線と、前記第２電源端子と前記第２電極とを接続する第２接続線と、前記第１電極と前記第２電極間に配置された第１スイッチと、を有しており、前記第１電源端子、前記第２電源端子、前記第１電極、前記第２電極、前記第１接続線、前記第２接続線及び前記第１スイッチが画素回路を構成している構成であることから、元々の画素回路に第１スイッチを付加した簡易な構成の検査回路を構成することができる。即ち、画素回路を利用した簡易な構成の検査回路を有するものとなる。

本発明の発光素子基板は、前記発光素子基板は、前記基板上に配置された検出端子と、前記第２接続線から分岐し、前記検出端子に接続された分岐線と、前記分岐線の分岐部と前記第２電源端子間の前記第２接続線上に配置され、前記第２接続線に直列接続された第２スイッチと、を有している場合、第１接続線と第２接続線のそれぞれの導通状態を検査することが容易にできるものとなる。

本発明の発光素子基板は、前記発光素子基板は、前記基板上に配置された検出端子と、前記第１接続線から分岐し、前記検出端子に接続された分岐線と、前記分岐線の分岐部と前記第１電源端子間の前記第１接続線上に配置され、前記第１接続線に直列接続された第２スイッチと、を有している場合、第１接続線と第２接続線のそれぞれの導通状態を検査することが容易にできるものとなる。

また本発明の発光素子基板は、前記検出端子に接続された検査回路を有しており、前記
検査回路は、前記第１接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記第１電源端子から前記第１接続線に電源電流が出力され、前記第１スイッチがオンとされ、前記第２スイッチがオフとされた状態で、前記第１接続線及び前記第１スイッチ、前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検出によって検査し、前記第２接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記検出端子から前記分岐線に検査電流が出力され、前記第１スイッチがオフとされ、前記第２スイッチがオンとされた状態で、前記分岐線及び前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達によって検査する場合、検出端子に接続された検査回路によって第１接続線と第２接続線のそれぞれの導通状態を検査することができる。即ち、一つの検査回路によって第１接続線と第２接続線のそれぞれの導通状態を検査することが可能となる。

また本発明の発光素子基板は、好ましくは、前記検出端子に接続された検査回路を有しており、前記検査回路は、前記第１接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記第１電源端子から前記第１接続線に電源電流が出力され、前記第１スイッチがオフとされ、前記第２スイッチがオンとされた状態で、前記第１接続線及び前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検出によって検査し、前記第２接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記検出端子から前記分岐線に検査電流が出力され、前記第１スイッチがオンとされ、前記第２スイッチがオフとされた状態で、前記分岐線及び前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達によって検査する場合、検出端子に接続された検査回路によって第１接続線と第２接続線のそれぞれの導通状態を検査することができる。即ち、一つの検査回路によって第１接続線と第２接続線のそれぞれの導通状態を検査することが可能となる。

図１は、本発明の発光素子基板について実施の形態の１例を示す図であり、発光素子基板の画素回路の回路図である。図２（ａ），（ｂ）は、図１の発光素子基板の検査方法について実施の形態の１例を示す図であり、（ａ）は第１接続線の検査方法を説明するための回路図、（ｂ）は第２接続線の検査方法を説明するための回路図である。図３は、本発明の発光素子基板について実施の形態の他例を示す図であり、発光素子基板の画素回路の回路図である。図４（ａ），（ｂ）は、図３の発光素子基板の検査方法について実施の形態の他例を示す図であり、（ａ）は第１接続線の検査方法を説明するための回路図、（ｂ）は第２接続線の検査方法を説明するための回路図である。図５は、従来の表示装置の一例を示す図であり、表示装置の基本構成のブロック回路図である。図６は、図５の表示装置の下面図である。図７は、図５の表示装置のＡ１−Ａ２線における断面図である。図８は、図５の表示装置において一つの発光素子とそれに接続された発光制御部の回路図である。図９は、図８の画素部に含まれる画素回路の等価回路図であって、発光素子が第１電源端子（ＶＤＤ）の側にあり、ＴＦＴ及び容量素子が第２電源端子（ＶＳＳ）の側にある等価回路図である。

以下、本発明の発光素子基板の検査方法及び発光素子基板の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の発光素子基板の実施の形態における構成部材のうち、本発明の発光素子基板を説明するための主要部を示してい
る。従って、本発明に係る発光素子基板は、図に示されていない配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。なお、本発明の発光素子基板の検査方法及び発光素子基板の実施の形態を示す図１〜図４において、図５〜図９と同じ部位には同じ符号を付しており、それらの詳細な説明は省く。

図１〜図４は、本発明の発光素子基板の検査方法及び発光素子基板について実施の形態の各種例を示す図である。図２に示すように、本発明の発光素子基板の検査方法は、ガラス基板等の基板と、基板上に配置された、第１電源端子５１（ＶＤＤ）及びそれよりも低電位の第２電源端子５２（ＶＳＳ）と、基板上に配置され、発光素子１４のアノード電極、カソード電極にそれぞれ接続される第１電極４１、第２電極４２と、第１電源端子５１と第１電極４１とを接続する第１接続線６１と、第２電源端子５２と第２電極４２とを接続する第２接続線６２と、第１電極４１と第２電極４２間に配置された第１スイッチ７１と、を有しており、発光素子１４が未実装の発光素子基板を準備するステップと、第１スイッチ７１をオンとした状態で、第１接続線６１を流れる電流を検出することによって、第１接続線６１の導通状態を検査する第１検査ステップと、第１スイッチ７１をオフとした状態で、第２接続線６２を流れる電流を検出することによって、第２接続線６２の導通状態を検査する第２検査ステップと、を備えている構成である。

上記の構成により、以下の効果を奏する。発光素子１４のアノード電極に接続される第１電極４１に正電圧（アノード電圧：３〜５Ｖ程度）を供給する第１接続線６１と、発光素子１４のカソード電極に接続される第２電極４２に負電圧（カソード電圧：−３Ｖ〜０Ｖ程度）を供給する第２接続線６２と、のそれぞれの導通状態を検査することができる。また、発光素子１４が未実装の発光素子基板について検査するので、発光素子１４の欠陥有無の検査が不要となり、製造の手間及び時間が削減されることにより製造コストを低減することができる。

本発明の発光素子基板の検査方法は、好ましくは以下の構成を有する。発光素子基板は、基板上に配置された検出端子５４（ＳＩＧ）と、第２接続線６２から分岐し、検出端子５４（ＳＩＧ）に接続された分岐線６４と、分岐線６４の分岐部６４ａと第２電源端子５２間の第２接続線６２上に配置され、第２接続線６２に直列接続された第２スイッチ１３と、を有しており、図２（ａ）に示す第１検査ステップは、第１電源端子５１から第１接続線６１に電源電流８１を出力し、第１スイッチ７１をオンとし、第２スイッチ１３をオフとした状態で、第１接続線６１及び第１スイッチ７１、分岐線６４を流れて検出端子５４に流入する電源電流８１（数μＡ〜数１０μＡ）程度の検出、非検出によって、第１接続線６１の導通、非導通を検出し、図２（ｂ）に示す第２検査ステップは、検出端子５４から分岐線６４及び第２接続線６２に検査電流８２（数μＡ〜数１０μＡ）を出力し、第１スイッチ７１をオフとし、第２スイッチ１３をオンとした状態で、分岐線６４及び第２接続線６２を流れる検査電流８２の第２電源端子５２への伝達、非伝達を検出端子５４で検出することによって、第２接続線６２の導通、非導通を検出する。

検査電流８２の第２電源端子５２への伝達、非伝達を検出端子５４で検出することによって、第２接続線６２の導通、非導通を検出することは、以下のように行われる。即ち、第２接続線６２が導通状態である場合には、検出端子５４で検査電流８２が検出され、第２接続線６２が非導通状態である場合には、検出端子５４で検査電流８２が検出されないことから、第２接続線６２の導通、非導通を検出することができる。

上記の構成により、元々の画素回路である、第１電源端子５１、第１接続線６１、第１電極４１、第２電極４２、第２接続線６２、第２電源端子５２、第２スイッチ１３としてのＴＦＴ１３、ＴＦＴ１２及び容量素子４３を利用した、簡易な構成の検査回路を用いた検査方法とすることができる。その結果、第１接続線６１と第２接続線６２のそれぞれの
導通状態を検査することが容易にできるものとなる。また、検出端子５４は、発光制御部２２を構成するＴＦＴ１２，１３に発光制御信号を出力する発光制御信号端子でもある。即ち、発光制御信号端子が検出端子５４を兼用しており、この点においても簡易な構成の検査回路となる。

第１スイッチ７１は、第１接続線６１に一端部が接続され第２接続線６２に他端部が接続されている補助線６３であって、第１電極４１と第２電極４２を電気的に接続する補助線６３上に、配置されており、補助線６３に直列接続されている。また第１スイッチ７１は、ｎチャネルＴＦＴであり、そのゲート電極は第１ゲート電圧制御線６５を介して検査制御端子５５（ＴＥＳＴ）に接続されている。分岐線６４は、その上に第３スイッチ７２としてのｎチャネルＴＦＴが直列接続されており、そのゲート電極は第２ゲート電圧制御線６６を介して検出制御端子５６（ＳＥＮＳ）に接続されている。ＴＦＴ１２のゲート電極は走査信号線２を介して走査信号出力端子５３（ＧＡＴＥ）に接続されている。

第３スイッチ７２としてのｎチャネルＴＦＴは、必ずしも必要なものではなく、なくてもよい。第３スイッチ７２がない場合、検査が終了した後に、必要に応じて分岐線６４をレーザ光の照射等の手段によって切断することもできる。ただし、第３スイッチ７２がある場合、発光駆動時において、第３スイッチ７２のゲート電圧を制御することによって第２接続線６２に流れる電流値をより高精度に制御することができるので、好適である。

図２（ｂ）に示す第２検査ステップにおいて、第２スイッチ１３をオン状態とするには、一旦第３スイッチ７２をオフとしておき、その間にＴＦＴ１２をオンとして検出端子５４（ＳＩＧ）からオン電圧を第２スイッチ１３に書き込んで第２スイッチ１３をオンとし、次に第３スイッチ７２をオンとするとともにＴＦＴ１２をオフとすればよい。このとき、ＴＦＴ１２をオフとしても、容量素子４３に蓄積された電荷のために、ある程度の期間、例えば１フレーム期間、第２スイッチ１３のオン状態が保持される。第２スイッチ１３のオン状態が保持されている状態で、検出端子５４から分岐線６４及び第２接続線６２に検査電流８２を出力する。図２（ｂ）は、第２スイッチ１３のオン状態が保持されている状態を示している。

また本発明の発光素子基板の検査方法は、図４に示すように、基板と、基板上に配置された、第１電源端子５１及びそれよりも低電位の第２電源端子５２と、基板上に配置され、発光素子１４のアノード電極、カソード電極にそれぞれ接続される第１電極４１、第２電極４２と、第１電源端子５１と第１電極４１とを接続する第１接続線６１と、第２電源端子５２と第２電極４２とを接続する第２接続線６２と、第１電極４１と第２電極４２間に配置された第１スイッチ７１と、を有しており、発光素子１４が未実装の発光素子基板を準備するステップと、第１スイッチ７１をオフとした状態で、第１接続線６１を流れる電流を検出することによって、第１接続線６１の導通状態を検査する第１検査ステップと、第１スイッチ７１をオンとした状態で、第２接続線６２を流れる電流を検出することによって、第２接続線６２の導通状態を検査する第２検査ステップと、を備えている構成である。

上記の本発明の発光素子基板の検査方法は、好ましくは以下の構成を有する。発光素子基板は、基板上に配置された検出端子５４と、第１接続線６１から分岐し、検出端子５４に接続された分岐線６４と、分岐線６４の分岐部６４ａと第１電源端子５１間の第１接続線６１上に配置され、第１接続線６１に直列接続された第２スイッチ１３と、を有しており、図４（ａ）に示す第１検査ステップは、第１電源端子５１から第１接続線６１に電源電流８１を出力し、第１スイッチ７１をオフとし、第２スイッチ１３をオンとした状態で、第１接続線６１及び分岐線６４を流れて検出端子５４に流入する電源電流８１の検出、非検出によって、第１接続線６１の導通、非導通を検出し、図４（ｂ）に示す第２検査ステップは、検出端子５４から分岐線６４に検査電流８２を出力し、第１スイッチ７１をオンとし、第２スイッチ１３をオフとした状態で、分岐線６４及び第１スイッチ７１、第２接続線６２を流れる検査電流８２の第２電源端子６２への伝達、非伝達を検出端子５４で検出することによって、第２接続線６２の導通、非導通を検出する。

検査電流８２の第２電源端子６２への伝達、非伝達を検出端子５４で検出することによって、第２接続線６２の導通、非導通を検出することは、以下のように行われる。即ち、第２接続線６２が導通状態である場合には、検出端子５４で検査電流８２が検出され、第２接続線６２が非導通状態である場合には、検出端子５４で検査電流８２が検出されないことから、第２接続線６２の導通、非導通を検出することができる。

上記の構成により、元々の画素回路を利用した簡易な構成の検査回路を用いた検査方法とすることができる。その結果、第１接続線６１と第２接続線６２のそれぞれの導通状態を検査することが容易にできるものとなる。また、検出端子５４は、発光制御部２２を構成するＴＦＴ１２，１３に発光制御信号を出力する発光制御信号出力端子でもある。即ち、発光制御信号出力端子が検出端子５４を兼用しており、この点においても簡易な構成の検査回路となっている。

図４（ｂ）に示す第２検査ステップにおいて、第２スイッチ１３をオフ状態とするには、一旦第３スイッチ７２をオフとしておき、その間にＴＦＴ１２をオンとして検出端子５４（ＳＩＧ）からオフ電圧を第２スイッチ１３に書き込んで第２スイッチ１３をオフとし、次に第３スイッチ７２をオンとするとともにＴＦＴ１２をオフとすればよい。このとき、容量素子４３に蓄積されていた電荷は放電されているために、第２スイッチ１３のオフ状態が保持される。第２スイッチ１３のオフ状態が保持されている状態で、検出端子５４から分岐線６４及び第２接続線６２に検査電流８２を出力する。図４（ｂ）は、第２スイッチ１３のオフ状態が保持されている状態を示している。

本発明の発光素子基板は、図１、図３に示すように、基板と、基板上に配置された、第１電源端子５１及びそれよりも低電位の第２電源端子５２と、基板上に配置され、発光素子１４のアノード電極、カソード電極にそれぞれ接続される第１電極４１、第２電極４２と、第１電源端子５１と第１電極４１とを接続する第１接続線６１と、第２電源端子５２と第２電極４２とを接続する第２接続線６２と、第１電極４１と第２電極４２間に配置された第１スイッチ７１と、を有しており、第１電源端子５１、第２電源端子５２、第１電極４１、第２電極４２、第１接続線６１、第２接続線６２及び第１スイッチ７１が画素回路を構成している構成である。この構成により、元々の画素回路に第１スイッチ７１を付加した簡易な構成の検査回路を構成することができる。即ち、画素回路を利用した簡易な構成の検査回路を有するものとなる。

本発明の発光素子基板は、図１、図２に示すように、発光素子基板は、基板上に配置された検出端子５４と、第２接続線６２から分岐し、検出端子５４に接続された分岐線６４と、分岐線６４の分岐部６４ａと第２電源端子５２間の第２接続線６２上に配置され、第２接続線６２に直列接続された第２スイッチ１３と、を有していることが好ましい。この
場合、第１接続線６１と第２接続線６２のそれぞれの導通状態を検査することが容易にできるものとなる。

また本発明の発光素子基板は、図３、図４に示すように、発光素子基板は、基板上に配置された検出端子５４と、第１接続線６１から分岐し、検出端子５４に接続された分岐線６４と、分岐線６４の分岐部６４ａと第１電源端子５１間の第１接続線６１上に配置され、第１接続線６１に直列接続された第２スイッチ１３と、を有していることが好ましい。この場合、第１接続線６１と第２接続線６２のそれぞれの導通状態を検査することが容易にできるものとなる。

また、図１、図２に示す本発明の発光素子基板は、検出端子５４に接続された検査回路９１を有しており、検査回路９１は、第１接続線６１の導通、非導通を検査する場合、発光素子１４が未実装とされ、第１電源端子５１から第１接続線６１に電源電流が出力され、第１スイッチ７１がオンとされ、第２スイッチ１３がオフとされた状態で、第１接続線６１及び第１スイッチ７１、分岐線６４を流れて検出端子５４に流入する電源電流８１の検出、非検出によって検査し、第２接続線６２の導通、非導通を検査する場合、発光素子１４が未実装とされ、検出端子１４から分岐線６４に検査電流８２が出力され、第１スイッチ７１がオフとされ、第２スイッチ１３がオンとされた状態で、分岐線６４及び第２接続線６２を流れる検査電流８２の第２電源端子５２への伝達、非伝達によって検査することが好ましい。この場合、検出端子５４に接続された検査回路９１によって第１接続線６１と第２接続線６２のそれぞれの導通状態を検査することができる。即ち、一つの検査回路９１によって第１接続線６１と第２接続線６２のそれぞれの導通状態を検査することが可能となる。

また、図３、図４に示す本発明の発光素子基板は、検出端子５４に接続された検査回路９２を有しており、検査回路９２は、第１接続線６１の導通、非導通を検査する場合、発光素子１４が未実装とされ、第１電源端子５１から第１接続線６１に電源電流８１が出力され、第１スイッチ７１がオフとされ、第２スイッチ１３がオンとされた状態で、第１接続線６１及び分岐線６４を流れて検出端子５４に流入する電源電流８１の検出、非検出によって検査し、第２接続線６２の導通、非導通を検査する場合、発光素子１４が未実装とされ、検出端子５４から分岐線６４に検査電流８２が出力され、第１スイッチ７１がオンとされ、第２スイッチ１３がオフとされた状態で、分岐線６４及び第２接続線６２を流れる検査電流８２の第２電源端子５２への伝達、非伝達によって検査することが好ましい。この場合、検出端子５４に接続された検査回路９２によって第１接続線６１と第２接続線６２のそれぞれの導通状態を検査することができる。即ち、一つの検査回路９２によって第１接続線６１と第２接続線６２のそれぞれの導通状態を検査することが可能となる。

検査回路９１，９２は、基板上に配置された低温焼成ポリシリコン（Low-Temperature
Poly Silicon：ＬＴＰＳ）から成る半導体層を有する回路、または基板上に配置され
たＩＣ，ＬＳＩ等の駆動素子、または発光素子基板と外部回路、外部装置とを接続するフレキシブルプリント回路基板（Flexible Printed Circuits：ＦＰＣ）に搭載されたＩ
Ｃ，ＬＳＩ等の駆動素子、または発光素子基板の外部回路、外部装置に設けられたＩＣ，ＬＳＩ等の駆動素子である。

本発明の表示装置において、発光素子１４としては、マイクロチップ型の発光ダイオード（ＬＥＤ）、モノリシック型の発光ダイオード、有機ＥＬ、半導体レーザ素子等の自発光型のものであれば採用し得る。

また、第１スイッチ７１、第２スイッチ１３、第３スイッチ７２は、ｎチャネルＴＦＴ、ｐチャネルＴＦＴ、それらを組み合わせて成るＣＭＯＳ(Complementary Metal Oxide
Semiconductor:相補型金属酸化膜半導体)スイッチ、その他のスイッチ機能を有する素
子から成るものであればよい。

本発明の発光素子基板は表示装置等に適用できる。本発明の発光素子基板が適用された表示装置は、一つの画素部１５に、異なる発光波長（発光色）の発光素子１４が複数配置されており、それぞれに接続される発光制御部がある構成であってもよい。例えば、一つの画素部１５に、赤色ＬＥＤ（ＲＬＥＤ）等から成る赤色発光素子と緑色ＬＥＤ（ＧＬＥＤ）等から成る緑色発光素子と青色ＬＥＤ（ＢＬＥＤ）等から成る青色発光素子と、が配置されており、それぞれに接続される発光制御部（Ｒドライバ、Ｇドライバ、Ｂドライバ）がある構成であってもよい。この場合、例えば、画素部１５の中心部にＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤが集約的に正三角形の各頂点に位置するように配置されており、ＲドライバとＧドライバとＢドライバが、ＲＬＥＤとＧＬＥＤとＢＬＥＤよりも基板１の内側に配置される構成とし得る。また、画素部１５の中心部にＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤが、走査信号線２または発光制御信号線３に平行な一直線上、すなわち行方向または列方向に平行な一直線上、に配列された構成とすることもできる。

また、隣接する３つの画素部１５のそれぞれに、互いに異なる発光波長（発光色）の発光素子１４が配置されており、それぞれに接続される発光制御部がある構成であってもよい。例えば、第１の画素部１５に赤色ＬＥＤ（ＲＬＥＤ）等から成る赤色発光素子が配置され、第２の画素部１５に緑色ＬＥＤ（ＧＬＥＤ）等から成る緑色発光素子が配置され、第３の画素部１５に青色ＬＥＤ（ＢＬＥＤ）等から成る青色発光素子が配置されており、それぞれに接続される発光制御部（Ｒドライバ、Ｇドライバ、Ｂドライバ）が各画素部１５にある構成であってもよい。第１の画素部１５と第２の画素部１５と第３の画素部１５は、行方向に並んでいてもよく、列方向に並んでいてもよい。

なお、本発明の表示装置は、上記実施の形態に限定されるものではなく、適宜の変更、改良を含んでいてもよい。例えば、基板は透明なガラス基板であってもよいが、不透明なものであってもよい。基板が不透明なものである場合、基板は着色されたガラス基板、摺りガラスから成るガラス基板、プラスチック基板、セラミック基板、金属基板、あるいはそれらの基板を積層した複合基板であってもよい。基板が金属基板から成る場合、あるいは基板が金属基板を含む複合基板である場合には、基板の熱伝導性が向上し放熱性に有利なものとなる。

本発明の発光素子基板は、ＬＥＤ表示装置、有機ＥＬ表示装置等の表示装置に適用し得、またその表示装置は、各種の電子機器に適用できる。その電子機器としては、複合型かつ大型の表示装置（マルチディスプレイ）、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、ヘッドマウントディスプレイ（ＨＭＤ）、デジタル表示式腕時計、スマートウォッチなどがある。

１基板
２走査信号線
３発光制御信号線
１２ｎチャネルＴＦＴ
１３第２スイッチとしてのｎチャネルＴＦＴ
１４発光素子
１６正電圧入力線
１７負電圧入力線
４１第１電極
４２第２電極
４３容量素子
５１第１電源端子
５２第２電源端子
５４検出端子としての発光制御信号出力端子
６１第１接続線
６２第２接続線
６４分岐線
７１第１スイッチ
９１，９２検査回路

Claims

基板と、
前記基板上に配置された、第１電源端子及びそれよりも低電位の第２電源端子と、
前記基板上に配置され、発光素子のアノード電極、カソード電極にそれぞれ接続される第１電極、第２電極と、
前記第１電源端子と前記第１電極とを接続する第１接続線と、
前記第２電源端子と前記第２電極とを接続する第２接続線と、
前記第１電極と前記第２電極間に配置された第１スイッチと、を有しており、前記発光素子が未実装の発光素子基板を準備するステップと、
前記第１スイッチをオンとした状態で、前記第１接続線を流れる電流を検出することによって、前記第１接続線の導通状態を検査する第１検査ステップと、
前記第１スイッチをオフとした状態で、前記第２接続線を流れる電流を検出することによって、前記第２接続線の導通状態を検査する第２検査ステップと、を備えている発光素子基板の検査方法。
前記発光素子基板は、前記基板上に配置された検出端子と、
前記第２接続線から分岐し、前記検出端子に接続された分岐線と、
前記分岐線の分岐部と前記第２電源端子間の前記第２接続線上に配置され、前記第２接続線に直列接続された第２スイッチと、を有しており、
前記第１検査ステップは、前記第１電源端子から前記第１接続線に電源電流を出力し、前記第１スイッチをオンとし、前記第２スイッチをオフとした状態で、前記第１接続線及び前記第１スイッチ、前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検出によって、前記第１接続線の導通、非導通を検出し、
前記第２検査ステップは、前記検出端子から前記分岐線及び前記第２接続線に検査電流を出力し、前記第１スイッチをオフとし、前記第２スイッチをオンとした状態で、前記分岐線及び前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達を前記検出端子で検出することによって、前記第２接続線の導通、非導通を検出する請求項１に記載の発光素子基板の検査方法。
基板と、
前記基板上に配置された、第１電源端子及びそれよりも低電位の第２電源端子と、
前記基板上に配置され、発光素子のアノード電極、カソード電極にそれぞれ接続される第１電極、第２電極と、
前記第１電源端子と前記第１電極とを接続する第１接続線と、
前記第２電源端子と前記第２電極とを接続する第２接続線と、
前記第１電極と前記第２電極間に配置された第１スイッチと、を有しており、前記発光素子が未実装の発光素子基板を準備するステップと、
前記第１スイッチをオフとした状態で、前記第１接続線を流れる電流を検出することによって、前記第１接続線の導通状態を検査する第１検査ステップと、
前記第１スイッチをオンとした状態で、前記第２接続線を流れる電流を検出することによって、前記第２接続線の導通状態を検査する第２検査ステップと、を備えている発光素子基板の検査方法。
前記発光素子基板は、前記基板上に配置された検出端子と、
前記第１接続線から分岐し、前記検出端子に接続された分岐線と、
前記分岐線の分岐部と前記第１電源端子間の前記第１接続線上に配置され、前記第１接続線に直列接続された第２スイッチと、を有しており、
前記第１検査ステップは、前記第１電源端子から前記第１接続線に電源電流を出力し、前記第１スイッチをオフとし、前記第２スイッチをオンとした状態で、前記第１接続線及び前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検出によって、前記第１接続線の導通、非導通を検出し、
前記第２検査ステップは、前記検出端子から前記分岐線に検査電流を出力し、前記第１スイッチをオンとし、前記第２スイッチをオフとした状態で、前記分岐線及び前記第１スイッチ、前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達を前記検出端子で検出することによって、前記第２接続線の導通、非導通を検出する請求項３に記載の発光素子基板の検査方法。
基板と、
前記基板上に配置された、第１電源端子及びそれよりも低電位の第２電源端子と、
前記基板上に配置され、発光素子のアノード電極、カソード電極にそれぞれ接続される第１電極、第２電極と、
前記第１電源端子と前記第１電極とを接続する第１接続線と、
前記第２電源端子と前記第２電極とを接続する第２接続線と、
前記第１電極と前記第２電極間に配置された第１スイッチと、を有しており、
前記第１電源端子、前記第２電源端子、前記第１電極、前記第２電極、前記第１接続線、前記第２接続線及び前記第１スイッチが画素回路を構成している発光素子基板。
前記発光素子基板は、前記基板上に配置された検出端子と、
前記第２接続線から分岐し、前記検出端子に接続された分岐線と、
前記分岐線の分岐部と前記第２電源端子間の前記第２接続線上に配置され、前記第２接続線に直列接続された第２スイッチと、を有している請求項５に記載の発光素子基板。
前記発光素子基板は、前記基板上に配置された検出端子と、
前記第１接続線から分岐し、前記検出端子に接続された分岐線と、
前記分岐線の分岐部と前記第１電源端子間の前記第１接続線上に配置され、前記第１接続線に直列接続された第２スイッチと、を有している請求項５に記載の発光素子基板。
前記検出端子に接続された検査回路を有しており、
前記検査回路は、前記第１接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記第１電源端子から前記第１接続線に電源電流が出力され、前記第１スイッチがオンとされ、前記第２スイッチがオフとされた状態で、前記第１接続線及び前記第１スイッチ、前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検出によって検査し、
前記第２接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記検
出端子から前記分岐線に検査電流が出力され、前記第１スイッチがオフとされ、前記第２スイッチがオンとされた状態で、前記分岐線及び前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達によって検査する請求項６に記載の発光素子基板。
前記検出端子に接続された検査回路を有しており、
前記検査回路は、前記第１接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記第１電源端子から前記第１接続線に電源電流が出力され、前記第１スイッチがオフとされ、前記第２スイッチがオンとされた状態で、前記第１接続線及び前記分岐線を流れて前記検出端子に流入する前記電源電流の検出、非検出によって検査し、
前記第２接続線の導通、非導通を検査する場合、前記発光素子が未実装とされ、前記検出端子から前記分岐線に検査電流が出力され、前記第１スイッチがオンとされ、前記第２スイッチがオフとされた状態で、前記分岐線及び前記第２接続線を流れる前記検査電流の前記第２電源端子への伝達、非伝達によって検査する請求項７に記載の発光素子基板。