KR20210002348A - 발광 소자 수리 인터페이스를 갖는 디스플레이 및 그 수리 방법 - Google Patents
발광 소자 수리 인터페이스를 갖는 디스플레이 및 그 수리 방법 Download PDFInfo
- Publication number
- KR20210002348A KR20210002348A KR1020200176632A KR20200176632A KR20210002348A KR 20210002348 A KR20210002348 A KR 20210002348A KR 1020200176632 A KR1020200176632 A KR 1020200176632A KR 20200176632 A KR20200176632 A KR 20200176632A KR 20210002348 A KR20210002348 A KR 20210002348A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- repair
- light
- emitting element
- sub
- Prior art date
Links
- 230000008439 repair process Effects 0.000 title claims abstract description 172
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000011159 matrix material Substances 0.000 claims abstract description 49
- 230000007547 defect Effects 0.000 claims abstract description 35
- 230000002950 deficient Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 43
- 239000010410 layer Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 239000012530 fluid Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000012546 transfer Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004020 luminiscence type Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002048 multi walled nanotube Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
- 229960001296 zinc oxide Drugs 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/10—Dealing with defective pixels
-
- H01L2251/568—
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
발광 소자의 디스플레이를 수리하기 위한 시스템 및 방법이 제공된다. 결함이 있는 발광 소자가 서브 픽셀에서 검측되면 서브 픽셀 수리 인터페이스가 결함이 있는 발광 소자를 분리한다. 수리 인터페이스는 매트릭스의 제어 라인에 병렬로 연결된 n 개의 선택적으로 퓨즈 된 전도성 수리 노드를 갖는 병렬 수리 인터페이스일 수 있다. 또는, 수리 인터페이스는 인접한 (결함이 있는) 일련의 발광 소자를 우회하도록 선택적으로 연결될 수 있는 m개의 수리 노드를 갖는 직렬 수리 인터페이스일 수 있다. 서브 픽셀 발광 소자가 병렬로 연결되고 결함이 있는 낮은 임피던스 발광 소자가 검측되면 병열 수리 인터페이스를 퓨즈하여 결함 있는 발광 소자와 매트릭스 제어 라인을 분리한다. 서브 픽셀이 직렬로 연결된 발광 소자를 포함하고 높은 임피던스 발광 소자가 검측되면, 직렬 수리 인터페이스는 결함이 있는 발광 소자를 우회하는 연결을 형성한다.
Description
본 발명은 일반적으로 디스플레이 기술에 관한 것으로, 특히 중복(여분:redundancy) 및 수리 기능으로 설계된 무기 마이크로 발광 다이오드 (μLED) 디스플레이에 관한 것이다.
컬러 디스플레이는 가시 광선에 해당하는 적색, 녹색, 청색의 3가지 파장을 방출하는 3가지 종류의 서브 픽셀로 구성되어 있으며 RGB 디스플레이라고한다. 픽셀의 RGB 구성 요소는 가시 스펙트럼의 색상을 추가적으로 생성하기 위해 체계적인 방식으로 켜고 끌 수 있다. 다양한 방식으로 RGB 이미지를 생성하는 여러 디스플레이 유형이 있다. LCD(Liquid Crystal Display)는 가장 널리 사용되는 기술이며 일반적으로 형광체가 생성하는 백색 LED인 백색 광원을 서브 픽셀의 컬러 필터를 통해 비추어 RGB 이미지를 생성한다. 백색광 파장의 일부는 흡수되고 일부는 컬러 필터를 통해 투과된다. 유기 발광 다이오드(OLED) 디스플레이는 유기 발광 재료 내의 픽셀 레벨에서 각 파장의 빛을 직접 방출하여 RGB 빛을 생성한다. 또 다른 디스플레이 기술은 마이크로 LED 디스플레이로, 픽셀 레벨에서 빛을 직접 방출하기 위해 마이크로 크기의 무기 LED를 사용한다.
LCD, OLED 및 마이크로 LED 디스플레이의 경우 조명 제어 밸브(LCD 용) 또는 발광 소자(OLED 및 마이크로 LED 용)가 정렬 된 배열로 배열되어 있다. HD (고화질) 디스플레이의 경우 어레이는 1920 x 1080 픽셀로 구성되고 UHD(초 고화질) 4K 디스플레이 및 8K 디스플레이의 경우 어레이 크기가 각각 3840 x 2160 및 7680 x 4320 픽셀로 증가된다. 디스플레이에 사용되는 제어 회로에는 두 종류가 있다. 액티브 매트릭스(AM) 회로에는 각 서브 픽셀에 대해 하나 이상의 제어 트랜지스터가 있는 반면, 패시브 매트릭스(PM) 회로에서는 각 개별 서브 픽셀은 패시브 매트릭스(PM) 회로 중의 외부 구동 IC에 의해 구동된다. HD, UHD 및 8K 디스플레이의 경우 하나의 디스플레이에 픽셀 수가 많기 때문에 패시브 매트릭스 어레이에는 많은 수의 구동 IC가 필요하다. 따라서 일반적인 HD, UHD 및 8K 디스플레이의 경우 일반적으로 액티브 매트릭스 픽셀이 적용되고 있다. 반대로 수백에서 10,000 개의 로컬 디밍 영역이 있을 수 있는 마이크로 LED를 사용하는 LCD 백라이트 장치(BLU)는 복잡성과 비용을 제한하기 위해 패시브 매트릭스 구동을 합리적으로 사용할 수 있다.
도 1은 LCD 디스플레이(종래 기술)를 위한 전형적인 서브 픽셀 구동 회로의 개략도이다. 어레이를 스캔 할 때 스위칭 트랜지스터(Sw-Tr)가 켜지고 스토리지 커패시터(Cst)에 전압을 설정하여 데이터가 기록된다. 스토리지 커패시터(Cst)는 기록된 데이터(전압)에서 바이어스 된 액정(CLC)을 보유하고 있으며, 이는 서브 픽셀에 의해 전송되는 빛의 양을 결정한다. 스위칭 트랜지스터는 기록 중에만 전력을 소모한다. 스토리지 커패시터와 액정 셀의 누설 전류가 무시할 만하다고 가정하면, 픽셀 회로는 스위칭(데이터 쓰기) 기간 동안 외에는 전력을 소모하지 않는다. LCD 디스플레이의 경우 전력 소모의 주요 모드는 백라이트 장치(BLU)로, LCD 셀에 의해 제어되는 백색광을 생성한다.
도 2A 및 2B는 각각 전형적인 LED 픽셀 및 구동 회로와 LED(종래 기술)의 관련 전류/전압(IV) 특성을 도시한다. LCD 디스플레이와 달리 OLED 및 마이크로 LED 디스플레이는 자체 발광 장치이며 LED에 일정한 전류를 공급하여 빛을 방출한다. 이미지 데이터는 데이터 라인을 통해 전압으로 공급되며, 스위칭 트랜지스터(Sw-Tr)를 통해 구동 트랜지스터(Dr-Tr)의 게이트에 인가된다. 데이터 전압(Vst)은 스토리지 커패시터(Cst)에 저장되어 Dr-Tr의 게이트-소스 전압(Vgs)을 일정한 값으로 유지하여 Dr-Tr의 컨덕턴스를 제어하므로 LED를 통과하는 전류를 제어한다.
직렬로 연결된 트랜지스터와 다이오드의 공급 전압 VDD는 떨어지고 각 장치에서 떨어지는 비율은 각각의 IV 특성에 따라 다르다. LED1과 LED2는 도 2B와 같이 다른 IV 특성을 가질 수 있으며, 여기서 LED1은 낮은 턴온 전압을 가지고 있다. 따라서 도 2A의 픽셀 회로에 대하여, LED1(VS1) 양단의 전압은 LED2(VS2)의 전압보다 낮다. 점등 상태에서 트랜지스터와 LED의 전력 소모는 각각 ID x(VDD - VS) 및 ILED x VS이며, 여기서 ID와 ILED는 동일하다. LCD 디스플레이 용 픽셀 회로와 달리 액티브 매트릭스(AM) OLED 또는 마이크로 LED 픽셀 회로는 스위칭 트랜지스터가 꺼진 후에도 계속 전력을 소모한다. 전력은 LED에서 빛을 생성하는 데 사용되지만 구동 트랜지스터는 전체 전력의 상당 부분을 소모한다.
대면적 디스플레이는 일반적으로 저온 폴리 실리콘(LTPS) 또는 인듐-갈륨-아연-산화물(IGZO)과 같은 박막 트랜지스터(TFT) 기술을 사용하여 만들어진 픽셀 제어 회로를 사용하여 유리 또는 플라스틱 기판에 제작된다. TFT 트랜지스터는 기판의 용융 온도보다 낮은 온도에서 제조되며 트랜지스터의 크기와 성능에 몇 가지 제한을 부과하는 대면적 리소그래피 도구를 사용하여 제조한다. 실리콘으로 제작된 CMOS 트랜지스터는 600제곱센티미터 / 볼트(cm2 / (V·s)) 이상의 전계 효과 이동성를 갖는 반면, LTPS 이동성은 80-100일 수 있으며 IGZO 이동성은 일반적으로 10-20이다. TFT 트랜지스터는 도핑 활성화에서 상대적으로 높은 가변성을 제공하므로 과도한 오프 전류를 방지하기 위해 1 ~ 5V의 임계 전압으로 작동 지점이 선택된다. TFT 기술의 이러한 실질적인 한계는 디스플레이 회로가 10V 이상의 상대적으로 높은 작동 전압을 사용하도록 하는 동시에 낮은 이동성이 온 상태 저항을 증가시키기 때문에 TFT에서 상당한 전력을 소모하게 된다.
유리 위의 일반적인 AM OLED 장치의 경우 VDD는 10V보다 크고 OLED의 턴온 전압은 약 5V이다. 이 구성(VDD = 10V, OLED는 5V에서 턴온)에서 전력의 약 50%는 구동 트랜지스터에 의해 소모되고 나머지 50%는 OLED에 전력을 공급하여 빛을 생성한다. 동일한 픽셀 회로에서 OLED를 마이크로 LED로 교체하면 마이크로 LED가 약 3V에서 더 낮은 턴온 전압을 갖기 때문에 더 많은 전력 (약 70%)이 트랜지스터에 의해 소모된다. 구동 트랜지스터와 마이크로 LED의 전력 소모를 균형있게 조정하는 한 가지 방법은 VDD를 줄이는 것이다. 그러나 이 옵션은 TFT 회로의 경우로 제한된다. 낮은 전압 구동은 TFT 임계 전압을 낮추어야 하기 때문에 누설 전류의 허용할 수 없는 높은 변동성을 유발할 수 있다.
OLED 디스플레이에 사용되는 동일한 TFT 구조 및 회로를 유지하면서 마이크로 LED AM 디스플레이 패널의 구동 트랜지스터 전력 소모를 줄이기 위해 픽셀 회로를 사용할 수 있다면 유리할 것이다.
작동하지 않는 픽셀을 유발하는 일반적인 결함을 극복하기 위해 수리를 허용하는 LED 픽셀 회로가 존재한다면 유리할 것이다. 이를 위해, 픽셀이 누락되거나 연결되지 않은 LED를 보상하고 선택적으로 단락된 LED를 분리하기 위해 중복 LED를 병렬로 포함하는 것이 유리할 것이다. 대안으로, 픽셀 수리 구조가 결함 (개방 회로) 부위 주변에서 전류를 분로할 수 있다면 유리할 것이다.
여기에 공개된 것은 발광 다이오드 (LED) 픽셀 구동 회로이며, 이는 픽셀이 작동하지 않게 하는 몇 가지 일반적인 결함을 수리하는 데 사용할 수 있다. 하나의 회로는 병렬 중복 LED를 사용하여 누락되거나 연결되지 않은 LED를 보완함으로써 조립 수율을 효과적으로 개선할 수 있다. 두 번째 회로는 LED를 직렬로 연결하여 픽셀 작동 전압을 높이기 때문에 TFT 회로의 전력 소모가 적어 디스플레이의 효율성이 향상된다. 직렬 연결의 경우 LED가 없거나 연결되지 않으면 회로 고장이 발생할 수 있으므로 수리 구조를 사용하여 결함 위치 근처에서 전류를 분로한다. 병렬로 연결된 LED의 경우 단락된 LED는 전원 공급 장치 전압을 접지로 떨어뜨려 다른 기능 LED가 빛을 방출하지 못하도록 한다. 따라서 수리 구조는 결함 위치를 분리하는 데 사용되는 레이저 퓨즈이다.
따라서, 발광 소자의 디스플레이 수리 방법이 제공된다. 이 방법은 발광 소자 제어 라인의 매트릭스(열 및 행)를 갖는 기판을 제공한다. 이 방법은 제어 라인의 매트릭스에 전기적으로 연결된 수리 인터페이스를 가진 발광 소자 서브 픽셀의 어레이를 형성한다. 예를 들어, 서브 픽셀은 적색, 녹색, 청색 (RGB) 픽셀에서 청색광을 생성하는 역할을 할 수 있다. 이 방법은 발광 소자로 서부 픽셀을 채울 수 있다. 결함이 있는 발광 소자가 서브 픽셀에서 검측되는 경우, 이 방법은 서브 픽셀 수리 인터페이스가 결함이 있는 발광 소자를 분리 할 수 있도록한다. 상기 수리 인터페이스는 매트릭스의 제어 라인에 병렬로 연결된 n 개의 선택적으로 퓨즈(fuses) 가능한 전기 전도성 수리 노드를 갖는 병렬 수리 인터페이스일 수 있다. 대안으로, 상기 수리 인터페이스는 인접한 (결함이 있는) 직렬 연결된 발광 소자를 우회하도록 선택적으로 연결 가능한 m 개의 수리 노드를 갖는 직렬 수리 인터페이스일 수 있다.
한편으로, 서브 픽셀을 채우기 위해 발광 소자를 사용하기 전에, 이 방법은 기판의 상부 표면을 피복하는 유전층을 형성한다. 유전층에 웰이 형성되고 각 웰은 발광 소자를 수용하는 데 사용된다. 나중에 수리가 필요한 경우 유전층에 관통 구멍이 형성되어 각 수리 인터페이스가 노출된다. 일부 다른 양태에서, 수리 노드는 유전층의 상부 표면 상에 형성된다.
예를 들어, 일 양태에서, 서브 픽셀은 매트릭스의 제1 제어 라인과 제2 제어 라인 사이에 병렬로 전기적으로 연결된 n 개의 발광 소자로 채워지고, 서브 픽셀 중 하나에서 낮은 임피던스 결함이 있는 발광 소자 또는 단락 소자가 검측된다. 그런 다음 병렬 수리 인터페이스가 퓨즈를 통하여 결함 있는 발광 소자와 매트릭스 제어 라인 사이의 전기적 연결을 끊는다.
다른 예에서, 발광 소자를 형성하는 서브 픽셀의 어레이는 매트릭스의 제1 제어 라인과 제2 제어 라인 사이의 m개의 발광 소자용으로 구성된 직렬 연결된 서브 픽셀을 포함한다. 높은 임피던스 결함(즉, 손상되거나 누락 된) 발광 소자가 서브 픽셀에서 검측되면, 직렬 수리 인터페이스는 결함 있는 발광 소자를 우회하는 전기 연결을 형성한다.
다음은 위의 방법과 수리 인터페이스가 있는 발광 소자 디스플레이에 대한 추가 세부 정보를 제공한다.
도 1은 LCD 디스플레이에 사용되는 전형적인 서브 픽셀 구동 회로의 개략도이다(종래 기술).
도 2A 및 2B는 각각 전형적인 LED 픽셀 및 구동 회로 및 LED의 관련 전류 / 전압 (IV) 특성을 도시한다(종래 기술).
도 3은 발광 소자 수리 인터페이스를 갖는 디스플레이를 도시하는 개략적 인 블록도이다.
도 4A는 매트릭스의 제어 라인(행)을 병렬로 연결하고 n 개의 선택적으로 퓨즈 된 전도성 수리 노드를 갖는 병렬 수리 인터페이스의 평면도이고, 도 4B ~ 4D는 매트릭스의 제어 라인(행)을 병렬로 연결하고 n 개의 선택적으로 퓨즈 된 전도성 수리 노드를 갖는 병렬 수리 인터페이스의 부분 단면도이다.
도 5A는 수직 발광 소자를 갖는 병렬 수리 인터페이스의 사용을 보여주는 평면도이고, 도 5B 내지 5D는 수직 발광 소자를 갖는 병렬 수리 인터페이스의 사용을 보여주는 부분 단면도이다.
도 6A는 직렬 수리 인터페이스의 평면도이고, 도 6B 내지 6E는 직렬 수리 인터페이스의 부분 단면도이다.
도 7은 병렬 중복 구조의 개략도이다.
도 8A는 2 개의 직렬 연결된 LED 사용하는 LED 구동 회로의 개략도이고 도 8B는 관련 IV 특성을 도시한다.
도 9는 직렬로 연결된 마이크로 LED를 사용하는 서브 픽셀의 수리 구조를 나타내는 개략도이다.
도 10A 내지 10D는 도 6C의 서브 픽셀의 제조 단계의 관련 평면도 및 부분 단면도를 도시한다.
도 11A 내지 11E는 개방 회로 결함의 잠재적인 원인을 도시하는 부분 단면도이다.
도 12A 및 12B는 각각 표면 실장 및 수직 LED의 부분 단면도이다.
도 13A 및 13B는 각각 표면 실장 LED 픽 앤 플레이스 또는 대량 전달 증착 방법에 적합한 병렬 수리 인터페이스의 평면도 및 부분 단면도이다.
도 14는 표면 실장 픽 앤 플레이스 또는 대량 전달 증착 방법에 적합한 일련의 수리 인터페이스의 평면도입니다.
도 15는 로컬 디밍 백라이트 유닛(BLU)에서 개방 회로를 수리하기 위해 사용될 수 있는 개방 회로 수리 구조의 개략도이다.
도 16은 발광 소자의 디스플레이 수리 방법을 나타내는 흐름도이다.
도 2A 및 2B는 각각 전형적인 LED 픽셀 및 구동 회로 및 LED의 관련 전류 / 전압 (IV) 특성을 도시한다(종래 기술).
도 3은 발광 소자 수리 인터페이스를 갖는 디스플레이를 도시하는 개략적 인 블록도이다.
도 4A는 매트릭스의 제어 라인(행)을 병렬로 연결하고 n 개의 선택적으로 퓨즈 된 전도성 수리 노드를 갖는 병렬 수리 인터페이스의 평면도이고, 도 4B ~ 4D는 매트릭스의 제어 라인(행)을 병렬로 연결하고 n 개의 선택적으로 퓨즈 된 전도성 수리 노드를 갖는 병렬 수리 인터페이스의 부분 단면도이다.
도 5A는 수직 발광 소자를 갖는 병렬 수리 인터페이스의 사용을 보여주는 평면도이고, 도 5B 내지 5D는 수직 발광 소자를 갖는 병렬 수리 인터페이스의 사용을 보여주는 부분 단면도이다.
도 6A는 직렬 수리 인터페이스의 평면도이고, 도 6B 내지 6E는 직렬 수리 인터페이스의 부분 단면도이다.
도 7은 병렬 중복 구조의 개략도이다.
도 8A는 2 개의 직렬 연결된 LED 사용하는 LED 구동 회로의 개략도이고 도 8B는 관련 IV 특성을 도시한다.
도 9는 직렬로 연결된 마이크로 LED를 사용하는 서브 픽셀의 수리 구조를 나타내는 개략도이다.
도 10A 내지 10D는 도 6C의 서브 픽셀의 제조 단계의 관련 평면도 및 부분 단면도를 도시한다.
도 11A 내지 11E는 개방 회로 결함의 잠재적인 원인을 도시하는 부분 단면도이다.
도 12A 및 12B는 각각 표면 실장 및 수직 LED의 부분 단면도이다.
도 13A 및 13B는 각각 표면 실장 LED 픽 앤 플레이스 또는 대량 전달 증착 방법에 적합한 병렬 수리 인터페이스의 평면도 및 부분 단면도이다.
도 14는 표면 실장 픽 앤 플레이스 또는 대량 전달 증착 방법에 적합한 일련의 수리 인터페이스의 평면도입니다.
도 15는 로컬 디밍 백라이트 유닛(BLU)에서 개방 회로를 수리하기 위해 사용될 수 있는 개방 회로 수리 구조의 개략도이다.
도 16은 발광 소자의 디스플레이 수리 방법을 나타내는 흐름도이다.
미국 특허 9,825,202 및 10,418,527은 디스플레이 기판에 무기 LED 및 유체 조립을 사용하여 마이크로 발광 다이오드(μLED 또는 마이크로 LED) 디스플레이를 제조하는 일반적인 방법을 보고했으며, 이러한 특허는 여기에 참조로 포함된다. 특히, 미국 특허 9,825,202는 도 17의 설명에서 적합한 디스플레이 패널을 제조하는 공정 흐름을 설명하고 있으며, 유체 조립의 기하학적 요구 사항은 도 16의 설명에 제시되어 있다.
도 3은 발광 소자 수리 인터페이스를 갖는 디스플레이를 도시하는 개략적 인 블록도이다. 디스플레이 (300)은 상부 표면(이후 도면에 도시 됨) 및 전도성 제어 라인의 매트릭스(열 및 행)를 갖는 기판을 포함한다. 단순화를 위해 행 라인 1, 2, 3과 열 라인 A, B, C 만 표시되어 있다. 디스플레이에는 배경 섹션에 설명한 대로 일반적으로 수백만 개의 픽셀이 포함될 수 있다. 따라서, 픽셀 A1 ~ C3이 표시되며, 여기서 픽셀은 교차하는 매트릭스 제어 라인에 의해 식별된다. 각 픽셀에는 여러 서브 픽셀이 포함된다. 모든 픽셀를 나타내는 픽셀(A1)는 서브 픽셀(A1a, A1b, A1c)를 포함하며, 예를 들어 적색, 녹색, 및 청색(RGB) 발광 파장 색상에 해당할 수 있다. 그러나 디스플레이는 픽셀 당 특정 수의 서브 픽셀로 제한되지 않는다. 예를 들어, 적색, 녹색, 청색 및 황색의 서브 픽셀 색상을 갖는 픽셀이 알려져 있다. 각각의 서브 픽셀은 아래에서 더 상세히 설명한 바와 같이 복수의 발광 소자를 수용하도록 구성된다. 본 명세서에서 사용되는 용어 "픽셀" 및 "서브 픽셀"은 발광 소자를 수용하도록 구성된 디스플레이 및 연결 회로의 영역을 지칭할 수 있다. 즉, 픽셀 또는 서브 픽셀은 디스플레이의 발광 소자로 채워지기 전 또는 후의 영역을 의미할 수 있다.
선택적으로 분리된 수리 인터페이스는 각 서브 픽셀과 연관되며 아래에서 자세히 설명한 것처럼 해당 매트릭스의 제어 라인에 전기적으로 연결된다. 도 3에 도시한 바와 같이, 수리 인터페이스(A1a1)는 서브 픽셀(A1a)과 연관되고, 수리 인터페이스(A1b1)는 서브 픽셀(A1b)과 연관되고, 수리 인터페이스(A1c1)는 서브 픽셀(A1c)과 연관된다.
도 4A는 매트릭스의 제어 라인(행)을 병렬하고 n 개의 선택적으로 퓨즈 된 전도성 수리 노드를 갖는 병렬 수리 인터페이스의 평면도이고, 도 4B ~ 4D는 매트릭스의 제어 라인(행)을 병렬로 연결하고 n 개의 선택적으로 퓨즈 된 전도성 수리 노드를 갖는 병렬 수리 인터페이스의 부분 단면도이다. 이 예에서 n은 2와 같지만 n은 특정 정수 값(1보다 큼)으로 제한되지 않는다. 이러한 예는 또한 표면 실장 발광 소자에 관한 것이다. 여기서 발광 소자에는 두 개의 전극이 있으며, 두 전극은 모두 바닥 표면에 실장되어 있다(도 12A 참조). 이와 관련하여, 제1 접점(400, 404) 및 수리 노드(402, 406)는 기판의 상부 표면에 형성된다. 수리 노드(402 및 406)는 대응하는 매트릭스의 제1 제어 라인(403)(행)에 전기적으로 연결된다. 서브 픽셀은 또한 각각 발광 소자의 제1 접점(400 및 404)과 연관되고 대응하는 매트릭스의 제2 제어 라인(409)에 전기적으로 연결되는 기판의 상부 표면에 형성된 n 개의 발광 소자의 제2 접점(405 및 407)을 포함한다.
도 4B 및 4c에 도시한 바와 같이, 디스플레이는 기판의 상부 표면(412)을 피복하는 유전층(410)을 더 포함 할 수 있다. 유전층(410)에는 웰(414)이 형성되고, 각 웰은 발광 소자(416)를 수용하도록 형성된다. 유전층(410)의 관통 구멍(418)은 수리 노드(402 및 406)를 노출시킨다. 수리 노드(406)는 결함 있는 발광 소자(416)로 인해 퓨즈 개방되어있다. 도 4C의 수리 노드(402)는 접점(400)을 행(403)과 연결하기 위해 닫힌 상태로 유지된다(도 4A 참조). 후술하는 바와 같이, 유전층의 상부 표면 상에 수리 노드를 형성하기 위해 수직 발광 소자를 사용하는 것도 일부 변형에서 가능하다.
도 4D는 표면 실장 발광 소자가 유전층 웰의 도움 없이 기판의 상부 표면(412) 상에 조립되는 변형을 도시한다. 도 4B에 도시한 바와 같이, 수리 노드(406)는 결함이 있는 발광 소자(416)로 인해 퓨즈가 열린다.
도 5A는 수직 발광 소자를 갖는 병렬 수리 인터페이스의 사용을 보여주는 평면도이고, 도 5B 내지 5D는 수직 발광 소자와 병렬 수리 인터페이스의 사용을 보여주는 부분 단면도이다. 수직 발광 소자는 그 상부 표면에 하나의 전극 및 그 하부 표면에 하나의 전극을 갖는다(도 12B 참조). 도 5A에 도시한 바와 같이, n 개(예를 들어, 2 개)의 발광 소자 접점(500 및 502)은 병렬 수리 인터페이스(408)의 대응하는 수리 노드(504 및 506)에 전기적으로 연결된다. 후술하는 바와 같이, 열 라인(column line)에서 발광 소자의 상부 표면까지의 접점은 디스플레이의 다른 층에 형성된다.
도 5B-5D에 도시한 바와 같이, 유전층(410)은 기판의 상부 표면(412)을 피복하고, 웰(414)이 발광 소자를 수용하기 위해 유전층에 형성된다. 발광 소자 접점(500, 502)은 기판의 상부 표면(412)에 형성되고 매트릭스의 제1 제어 라인(508)에 연결된다. 대응하는 제2 발광 소자 접점(510)은 유전층의 상부 표면에 형성되고 매트릭스의 대응하는 제어 라인에 연결된다. 수리 노드는 도 5B에 도시 된 매트릭스의 제1 제어 라인(508) 또는 도 5C 및 5D에 도시한 바와 같이 제2 제어 라인(510)에 전기적으로 연결될 수 있다. 따라서, 수리 노드는 기판의 상부 표면 또는 유전층의 상부 표면에 형성될 수 있다.
도 5B는 관통 구멍(418)을 갖는 기판의 상부 표면 상에 형성된 전기 개방 수리 노드(504)를 도시한다. 도 5C는 기판의 상부 표면 상에 형성되지만 유전체 상부 표면 접점(510)에 연결된 개방 수리 노드(514)를 도시한다. 도 5D는 유전체의 상부 표면 상에 형성되고 상부 표면 접점(510)에 연결된 개방 수리 노드(514)를 도시한다.
위에서 언급 한 병렬 수리 인터페이스 변형 중 하나에서 낮은 (평균 또는 미리 결정된 값 미만) 임피던스 결함 있는 발광 소자가 검측되면 결함 있는 발광 소자와 연관된 수리 노드가 전기 퓨즈되어 매트릭스 제어 라인에서 결함 있는 발광 소자를 분리한다. 본 명세서에서 사용되는 바와 같이, 낮은 임피던스 결함이 있는 발광 소자는 전기 단락을 발생시키는 재료 또는 발광 소자를 지칭 할 수도 있다.
도 6A는 직렬 수리 인터페이스의 평면도이고, 도 6B 내지 6E는 직렬 수리 인터페이스의 부분 단면도이다. 다른 양태에서, 디스플레이는 인접한 직렬 연결된 발광 소자를 우회하도록 선택적으로 연결될 수 있는 m개의 수리 노드를 갖는 직렬 수리 인터페이스를 포함한다. 이 예에서 m은 3과 같지만 1보다 큰 정수라면 m값에 대한 명확한 제한이 없다. 도 6A는 직렬로 연결된 3개의 발광 소자를 수용하도록 구성된 서브 픽셀을 도시한다. 이 구성에는 각 발광 소자와 연관된 수리 노드가 있다. 예를 들어, 수리 노드(600)는 대응하는 발광 소자의 제1 접점(604)에 전기적으로 연결된 제1 부분(602) 및 발광 소자의 제2 접점(608)에 전기적으로 연결된 제2 부분(606)을 가지며, 여기서 제1 부분은 제2 부분에 선택적으로 연결될 수 있다. 발광 소자의 제1 접점 (예를 들어, 접점(604))은 대응하는 매트릭스의 제1 제어 라인(610)에 작동 가능하게 연결된다. 본 명세서에서 사용되는 용어 "작동 가능하게 연결된"은 중간 요소를 통한 직접 전기 연결 또는 간접 전기 연결로 정의된다. 발광 소자의 제2 접점 (예를 들어, 접점(608))은 매트릭스의 대응하는 제2 제어 라인(612)에 작동 가능하게 연결된다. 도 6E의 변형의 경우, 수리 노드가 위에 있는 유전층 상에 형성된다는 것을 이해해야 한다.
도 6B에 명확하게 도시한 바와 같이, 발광 소자의 제1 접점(604) 및 제2 접점(608) 및 (개방) 수리 노드(600)는 기판의 상부 표면(412) 상에 형성된다. 도 6C와 같은 일부 양태에서, 디스플레이는 기판의 상부 표면(412)을 피복하는 유전층(410)을 포함한다. 유전층(410)의 웰(414)은 발광 소자를 수용하기 위해 사용된다. 발광 소자의 제1 및 제2 접점(604, 608) 및 (개방 된(open)) 수리 노드(600)는 다시 기판의 상부 표면(412) 상에 형성된다. 이 변형은 또한 수리 노드(600)를 노출하는 관통 구멍(418)을 포함한다.
도 6D 및 6E에서, 수직 발광 소자가 변형되고, 발광 소자(416)는 유전층(410)의 상부 표면에 부분(608)을 갖는다. 도 6D에서 (개방된) 수리 노드(600)는 기판의 상부 표면(412) 상에 형성된다. (개방 된) 수리 노드(600)는 도 6E의 유전층(410)의 상부 표면 상에 형성된다.
위에서 언급한 수리 인터페이스 중 하나에서 결함 있는 발광 소자가 검측되고 결함이 높은 (평균 또는 미리 결정된 값 이상) 임피던스 발광 소자 또는 누락된 발광 소자로 이해되면, 제1 부분은 결함이 있는 발광 소자를 우회하기 위해 제2 부분에 전기적으로 연결된다. 여기서 높은 임피던스 결함이 있는 발광 소자는 작동하지 않거나 누락된 발광 소자로 정의된다.
발광 소자의 한 유형인 마이크로 LED는 일반 조명(예 : 전구)용 LED를 만드는 데 사용되는 것과 같은 금속 유기 기상 증착(MOCVD) 웨이퍼로 제작되므로 장치 당 비용이 매우 낮지만 마이크로 LED 기술에는 몇 가지 고유 문제가 있다. 마이크로 LED의 유체 조립을 위한 구조는 미국 출원 16/406,080에서 자세히 설명된다. 일반 조명에 사용하는 경우 장치의 가장 중요한 특성은 생성된 광자 당 비용이 낮아 각 전구의 비용을 최소화하는 것이다. 이러한 제한으로 인해 LED 제조는 공정 변동성 및 결함을 처리하기 위해 분류 기술이라는 공정을 사용하고 있다. 간단히 말하면, 분류(비닝:binning) 기술 프로세스는 패키징 후 각 LED를 테스트하고 각 장치를 비슷한 효율과 발광 파장 특성을 가진 비슷한 그룹에 배치하고 결함이 있는 장치는 폐기하는 것으로 구성된다. 분류 기술 프로세스는 결함을 줄이고 프로세스 제어 방법 및 비용을 줄이므로 MOCVD 제조 비용을 절감한다. 일반적인 GaN 기반 MOCVD 웨이퍼로 만든 40μm 마이크로 LED의 최신 특성에 따르면 장치의 0.25%가 단락되고 장치의 0.75%가 개방되어 있다. 도 2A의 서브 픽셀 디자인의 경우 이러한 결함은 디스플레이 제품에 허용되지 않는 어두운 서브 픽셀을 야기한다.
불행히도 LED 분류 기술은 결함이 있는 마이크로 LED를 식별하고 폐기하는 데 실용적이지 않다. 마이크로 LED는 패키징되지 않으며 매우 작은 장치 및 전극 크기로 인해 장치 준비 및 기능 테스트가 어렵다. UHD에는 최소 2,480만 개의 마이크로 LED(3x3840x2160)가 필요하므로 테스트 시간은 천문학적이다. 따라서 결함이 있는 마이크로 LED가 서브 픽셀을 죽이는 것을 방지하기 위한 새로운 구조와 방법이 필요하다. 이전 미국 특허 US 10,516,084 및 16/595,623 및 16/693,674에 설명한 바와 같이 결함이 있는 마이크로 LED는 제거하고 교체할 수 있지만 기계식 픽 앤 플레이스 도구는 구매 및 작동 비용이 많이 든다. 디스플레이 산업을 위해 개발된 기술을 사용하여 가장 일반적인 유형의 서브 픽셀 결함을 수리하는 간단한 회로 방법을 갖는 것이 더 바람직하다.
마이크로 LED 디스플레이를 제조하기 위해서는 사파이어 기판(사파이어 상의 GaN, 청색 및 녹색광 발광에 사용) 및/또는 GaAs 기판(GaAs 상의 AlGaAsP, 적색광 발광에 사용)에 마이크로 LED 칩을 제조한 다음 제2 기판으로 전송하여 디스플레이를 제작한다. 제2 기판은 제어 회로가 내장된 Si 웨이퍼(또는 칩)이거나, 박막 트랜지스터를 갖는 유리 또는 연성 플라스틱 기판일 수 있다. 여러 유형의 결함으로 인해 개방 회로가 발생할 수 있다. 마이크로 LED에는 전극이나 접점이 없어 기판 회로에 연결할 수 없다. 유체 조립의 경우 입자 또는 파손된 마이크로 LED에 의해 특정 위치가 차단될 수 있다. 대량 전송의 경우 전송 도구에 대한 픽업 실패로 인해 사이트에 마이크로 LED가 없거나 마이크로 LED를 디스플레이에 결합하는 데 사용되는 스탬핑 동작으로 인해 마이크로 LED가 파손될 수 있다.
도 7은 병렬 중복 구조(redundancy structure)의 개략도이다. 최종 LED 어레이에는 LED 제조 공정과 디스플레이 조립 공정에서 발생하는 결함이 포함될 가능성이 높다. 위의 예에서 0.25%의 위치가 단락되고 0.75%의 위치가 열려 있으며 서브 픽셀의 수율은 1-PS-PO 또는 99%이다. 결함 수리 단계를 최소화하거나 제거하기 위해서 본 발명에서는 결함을 수리하는 중복 구조를 설명한다. 중복 구조는 도 7과 같이 두 개 이상의 마이크로 LED를 병렬로 연결한다. 하나의 마이크로 LED가 열려 있거나 없는 경우 다른 마이크로 LED는 전류의 2 배를 수신하고 밝기는 약 2 배로 증가한다. 그러나 이러한 병렬 연결 장치의 경우 단락 위치를 통해 흐르는 전류가 다른 양호한 위치가 턴온 전압에 도달하는 것을 방지하기 때문에 단락된 마이크로 LED를 처리해야 한다. 중복이 있는 일반적인 경우 서브 픽셀 출력은 (1-PS) N * (1-PO N)이며 여기서 N은 병렬로 연결된 마이크로 LED의 수이다. N = 2의 경우 서브 픽셀 수율의 샘플 결함률이 99%에서 99.5%로 증가한다.
단락 위치를 수리하기 위해, 예를 들어 도 4B에 도시한 바와 같이 회로로부터 결함 위치를 분리하기 위해 레이저 퓨즈 구조가 구현된다. 이 경우 미국 특허 US 10,516,084에 설명된 유체 조립 방법을 사용하여 웰에서 디스크 모양의 마이크로 LED를 캡처하도록 구조가 만들어진다. 층간 유전체(410)에 의해 분리된 2 개의 금속층이 있으며, 상부 유전층은 마이크로 LED를 캡처하기 위한 트랩 구조를 형성하도록 패턴화된 폴리머 재료일 수 있다. 열 라인은 트랜지스터(미도시)를 통해 VDD에 연결되고 행 라인은 VSS에 연결된다. 따라서 제작된 마이크로 LED는 중앙 전극이 LED의 양극에 연결되고 외륜 전극이 음극에 연결된다. 병렬로 연결된 각 분기에는 인터커넥트 라인 중 하나에 창(관통 구멍)이 있으므로 아래의 금속 라인에서 레이저 절단을 수행하여 단락된 마이크로 LED를 분리할 수 있다. 레이저 퓨즈는 반도체 산업에서 메모리 칩 및 레이저 트리밍 정밀 조정 저항을 수리하기 위해 널리 사용되어 왔으므로 여기에 장비를 설명할 필요가 없다.
디스플레이가 완료된 후 기능 테스트는 모든 서브 픽셀에 전원을 공급하고 각 어둡거나 약한 사이트의 위치를 기록한다. 각 결함 위치의 전류를 측정하여 결함이 마이크로 LED의 단락 또는 단선으로 인한 것인지 여부를 확인할 수 있다. 단락으로 인해 병렬 연결이 실패하는 경우 열 또는 광학 이미징을 통해 결함이 있는 마이크로 LED를 확인하고 적절한 레이저 퓨즈를 절단할 수 있다. 잘못된 퓨즈를 절단한 경우 아래에 설명된 전도성 잉크 수리제를 사용하여 퓨즈를 수리할 수도 있다.
도 8A 및 8B는 각각 2 개의 직렬 연결된 LED를 사용하는 LED 구동 회로의 개략도 및 관련 IV 특성이다. 단일 마이크로 LED 사용과 관련된 구동 트랜지스터의 과도한 전력 소모에 대한 간단한 해결책은 직렬 연결에 더 많은 마이크로 LED를 추가하여 VDD 전압 강하를 재분배하여 LED 전체에 더 많은 전압을 떨어뜨려 발광을 생성하는 것이다. 도 8B를 참조하면, 직렬로 연결된 마이크로 LED의 턴온 전압은 각 장치의 턴온 전압의 합으로 약 6V이다. 이 경우 VDD를 10V로 설정하면 구동 트랜지스터와 마이크로 LED의 소모 전력은 각각 40%와 60%가된다. 이 구성의 마이크로 LED 디스플레이는 동일한 밝기를 생성하기 위해 서브 픽셀 당 마이크로 LED가 하나만 있는 회로보다 30% 적은 전력을 소모한다.
단락된 마이크로 LED 회로가 도 2A의 단일 LED 회로로 수리되기 때문에 서브 픽셀의 수율에 영향을 주지 않는다. 하나의 마이크로 LED 위치가 단락되면 기능성 마이크로 LED는 VS의 전압 강하를 받는 반면, 구동 트랜지스터는 VDD-VS의 전압 강하를 받는다. 작동하는 마이크로 LED가 하나뿐인 서브 픽셀에서 구동 트랜지스터의 전력 소모가 증가하고, 주어진 전압에서 발광 출력은 2 개의 기능성 마이크로 LED가 있는 서브 픽셀의 약 50%이다. 디스플레이가 완료되면 De-mura 프로세스를 사용하여 수리된 서브 픽셀의 이러한 발광 변화를 보정할 수 있다. De-mura는 디스플레이의 밝기를 측정하고 각 서브 픽셀의 구동 전류를 조정하여 최적의 밝기와 색 영역을 생성한다.
도 9는 직렬로 연결된 마이크로 LED를 사용하는 서브 픽셀의 수리 구조를 나타내는 개략도이다. LED 결함 또는 마이크로 LED 부족으로 인해 마이크로 LED 중 하나가 개방된 결함의 경우, 직렬 시리즈 스트링의 다른 기능성 마이크로 LED가 작동하지 않는다. 이러한 결함의 경우, 결함이 있는 마이크로 LED 위치를 단락시켜 서브 픽셀을 수리할 수 있다. 도 9는 직렬로 연결된 2 개의 마이크로 LED를 갖는 서브 픽셀에서 개방 결함을 수리하기 위한 회로 레이아웃을 도시한다. 개구부가 있는 서브 픽셀에 3 개의 패드가 내장되어 있으며, 개구부는 인쇄된 전도성 잉크를 사용하여 두 패드 사이를 선택적으로 연결할 수 있다. 마이크로 LED 위치 1이 분리되면 패드 1과 패드 2 사이에 전도성 물질을 증착하여 연결할 수 있다. 전도성 잉크는 은 나노 입자 또는 나노 와이어, 구리 나노 입자, 그래 핀, 흑연 또는 다중 벽 탄소 나노 튜브와 같은 다양한 물질을 캐리어 용매에 포함할 수 있다. 실제로 연결될 두 전극은 잉크 방울을 수용하기 위해 작은 간격을 두고 뱅크 구조 내부에 배치된다. 이 수리 도구는 디스플레이 업계에서 매우 일반적이며 간결함을 위해 여기서는 설명하지 않는다. 마이크로 LED 위치 2가 분리된 경우 패드 2와 3을 연결한다.
직렬 연결된 서브 픽셀은 LED의 턴온 전압과 VDD 소스를 제공하는 구동 회로에서 사용 가능한 전압에 따라 두 개 이상의 마이크로 LED를 가질 수 있다. 도 6A는 3개의 마이크로 LED가 있는 직렬 회로의 레이아웃 다이어그램과 개방 회로 근처의 분로를 위한 적절한 수리 구조를 보여주고 있다. 도 6C는 행 및 열 전극과 웰 구조에서 올바르게 조립된 마이크로 LED의 배열을 보여주는 단면도이다. 이때 열 전극은 구동 트랜지스터(미도시)를 통해 VDD에 연결되고 행 전극은 VSS에 연결된다.
도 10A 내지 10D는 도 6C의 서브 픽셀의 제조 단계의 관련 평면도 및 부분 단면도를 도시한다. 유리 또는 폴리이미드와 같은 적합한 기판(1000)에서, 저온 폴리 실리콘 또는 IGZO 공정를 통하여 먼저 TFT 제어 구조를 제조하고 트랜지스터는 절연체로 피복한다. TFT가 제조된 후, 알루미늄 또는 구리의 제1 금속층(1002)이 증착되고 패터닝되어 제어 TFT를 통해 VSS에 연결될 열 라인을 형성한다(도 10A). SiO2 또는 폴리이 미드(polyimide)와 같은 적절한 유전체(1004)를 증착하고 적절한 접점을 설정하여 제1 및 제2 금속층 사이의 연결을 형성한다(도 10B). 그런 다음 제2 금속 상호 연결층이 증착되고 패터닝되어 행을 연결한다(도 10C). 이것은 마이크로 LED 층과 전기적 연결을 형성하는 층이므로 저온 솔더 본드를 형성할 수 있는 기판과 마이크로 LED의 전극을 선택하는 것이 중요하다. 일반적으로 기판 전극은 구리, 금 또는 주석 합금과 같은 솔더 재료이고 마이크로 LED 전극은 솔더이다. 이 경우, 제2 금속 전극은 구동 트랜지스터의 소스에 연결되어 마이크로 LED의 양극을 중심 접점으로 구동한다. 마지막 단계는 유체 구성 요소에서 마이크로 LED를 캡처하기 위한 트랩 사이트로 사용될 유전층을 증착하고 패턴화하는 것이다. 동시에 수리 위치 위의 창(관통 구멍)을 열어 인쇄된 도체에 전극에 대한 액세스를 제공한다(도 10D). 수리 위치 위의 창은 건조 및 어닐링 중에 전도성 잉크의 효과를 제한하는 뱅크 구조 역할을 하므로 잉크젯 프린터의 잉크 방울 크기에 맞을 만큼 충분히 커야 한다. 반면에, 창은 유체 조립 과정에서 마이크로 LED가 포착되는 것을 방지하기 위해 마이크로 LED보다 작아야 한다.
도 11A 내지 11E는 개방 회로 결함의 잠재적인 원인을 도시하는 부분 단면도이다. 가장 일반적인 결함은 유체 조립 공정이 지정된 위치에서 마이크로 LED를 조립하지 못하는 열린 웰(empty well)이다. 이 경우, 도 11A에 도시한 바와 같이 음극 전극과 양극 전극을 연결하기 위해 웰 구조에 전도성 물질을 인쇄함으로써 개방 회로를 수리할 수 있다. 그러나 일반적으로 모든 개방 결함에 대해 표준 수리를 사용하려면 수리 구조를 사용하는 것이 가장 좋으므로 모든 수리에 대해 인쇄된 도체의 수가 동일하다. 먼지 입자(도 11B), 기울어진 마이크로 LED(도 11C), 깨진 마이크로 LED(도 11D) 또는 전극 부족(도 11E)과 같은 프로세스 결함이 있는 마이크로 LED와 같은 기타 결함은 도시한 바와 같이 별도의 수리 위치가 필요하다.
도 12A 및 12B는 각각 표면 실장 및 수직 LED의 부분 단면도이다. 양극 및 음극과의 접점 배치에 따라 마이크로 LED는 두 가지 다른 구조로 제조될 수 있다. 위에서 언급했듯이 한 표면에 두 개의 접점이 있는 마이크로 LED를 표면 실장 LED라고 한다. 이 구조는 미국 특허 9,825,202에 설명되어 있으며 미국 출원 16/406,080에 더 자세히 설명되어 있다. 예를 들어, 도 5C 또는 도 6D에 도시한 바와 같이 LED의 상부 표면에 음극 연결 및 하부 표면에 양극 연결을 갖는 마이크로 LED를 제조하는 것이 가능하다. 두 구조의 장치 직경은 일반적으로 10 ~ 150μm이고 두께는 3 ~ 7μm이다. 일부 양태에서, 장치는 유체 증착에 유용한 용골 또는 포스트(1200)를 포함한다.
수직 마이크로 LED의 경우 제조 순서가 변경되어 마이크로 LED가 조립된 후 LED와 연결되는 금속 상호 연결을 형성한다. 표시된 예의 경우 음극이 상단에 연결되어 있지만 마지막으로 양극 연결이 형성되도록 마이크로 LED를 조립할 수도 있다. 적절한 회로 변경을 사용하면 표면 실장 마이크로 LED의 두 수리 구조를 수직 마이크로 LED와 함께 사용할 수 있다.
병렬로 연결된 두 개의 마이크로 LED는 단락 결함을 수리하기 위한 퓨즈 구조를 포함할 수 있다. 표면 실장(도 4A) 또는 수직(도 5A) 마이크로 LED를 위해 웰 레이어에서 적절한 창 표면이 열리면 하부 전극에도 퓨즈 구조를 형성할 수 있다. 수직 마이크로 LED의 경우 유전체의 상단 표면에 퓨즈 구조를 형성할 수도 있다(도 5D).
직렬 연결된 수직 마이크로 LED의 경우 션트 수리 노드를 사용하여 예를 들어 도 6C와 같이 개방 회로 결함을 수리할 수 있다. 수직 마이크로 LED는 또한 상부 전극에 연결되어 병렬 수리 노드 연결(예: 도 6E)을 형성할 수 있다. 이는 웰 레이어의 개구부가 유체 조립을 방해하는 것을 방지할 수 있지만 뱅크 효과를 잃게되므로 전도성 잉크로 피복 된 영역이 더 클 수 있고 제어도 그다지 좋지 않다.
도 13A 및 13B는 각각 표면 실장형 LED 픽 앤 플레이스 또는 대량 전달 증착 방법에 적합한 병렬 수리 인터페이스의 평면도 및 부분 횡단면도이다.
도 14는 표면 실장 픽 앤 플레이스 또는 대량 전달 증착 방법에 적합한 일련의 수리 인터페이스의 평면도이다.
도 15는 로컬 디밍 백라이트 유닛(BLU)에서 개방 회로를 수리하기 위해 사용될 수 있는 개방 회로 수리 구조의 개략도이다. LCD 디스플레이는 로컬 디밍 백라이트를 사용하여 대비가 향상된 HDR(High Dynamic Range) 디스플레이를 생성한다. 시스템은 저해상도 디스플레이 이미지를 사용하여 백라이트를 구동하므로 각 영역은 표시된 이미지에 적합한 밝기를 갖는다. 이 시스템의 경우 일반적으로 TFT가 없는 기판이 사용되며 각 영역에 공급되는 전류를 제어하기 위해 외부 구동 칩이 사용된다. 이 경우 TFT는 전압 강하가 없으며 직렬로 연결된 소형 LED의 수는 구동 칩에서 제공하는 VDD와 일치하도록 선택된다. BLU의 영역 수와 필요한 밝기에 따라 여러 개의 시리즈 스트링이 병렬로 연결된다. 제품 요구 사항에 따라 가능한 많은 조합이 있으므로 이러한 상황을 설명하기 위해 일반적인 예가 제시된다. 도 15에 표시된 로컬 디밍 영역에는 각각 24V의 VDD에서 작동하는 8개의 마이크로 LED로 구성된 6개의 직렬 스트링이 있으며 하나의 영역을 만들기 위해 병렬로 연결된다. 마이크로 LED가 단락되면 시리즈 스트링이 작동 할 때 조명 영역의 일부만 손실되는 것을 알 수 있다. BLU에는 빛을 재분배하는 광 확산기와 밝기 향상 필름이 있기 때문에 어두운 마이크로 LED는 표시된 이미지에 문제를 일으키지 않는다. 반면 연결이 끊어진 위치는 전체 열이 더 어두워져서 표시된 이미지에 허용되지 않는 어두운 선이 생긴다. 따라서 션트 수리 회로는 마이크로 LED를 기반으로 한 로컬 디밍 백라이트의 개방 회로 결함을 수리하는 데도 사용할 수 있다. 위에 제시된 용어에서 직렬로 연결된 마이크로 LED의 각 스트링은 디스플레이 서브 픽셀로 간주될 수 있다.
도 16은 발광 소자의 디스플레이 수리 방법을 나타내는 흐름도이다. 이 방법은 명확성을 위해 일련의 번호가 매겨진 단계로 설명되어 있지만 번호가 반드시 단계의 순서를 나타내는 것은 아니다. 이러한 단계 중 일부는 건너 뛰거나 병렬로 수행하거나 엄격한 시퀀스 요구 사항을 유지하지 않고 수행할 수 있음을 이해해야 한다. 그러나 일반적으로 방법은 설명된 단계의 번호 순서를 따른다. 이 방법은 단계(1600)에서 시작된다.
단계(1602)는 발광 소자 제어 라인의 매트릭스를 갖는 기판을 제공한다. 단계(1604)는 제어 라인의 매트릭스에 전기적으로 연결되는 수리 인터페이스를 갖는 발광 소자 서브 픽셀의 어레이를 형성한다. 단계(1606)은 발광 소자를 사용하여 서브 픽셀을 채운다. 단계(1608)은 제1 서브 픽셀에서 결함이 있는 발광 소자를 검측하고, 단계(1610)은 결함이 있는 발광 소자를 분리하기 위해 제1 서브 픽셀 수리 인터페이스를 작동한다.
한편, 단계(1606)에서 발광 소자로 서브 픽셀을 채우기 전에, 단계(1605a)는 기판의 상부 표면을 피복하는 유전층을 형성한다. 단계(1605b)는 유전층에 웰을 형성하며, 각 웰은 발광 소자를 수용하도록 구성된다. 단계 (1605c)는 각각의 수리 인터페이스를 노출하는 유전층에 복수의 관통 구멍을 형성한다.
단계(1604)에서, 수리 인터페이스를 갖는 발광 소자 서브 픽셀의 어레이를 형성하는 것은 매트릭스의 제어 라인과 병렬로 연결된 n 개의 선택적 융합 가능한 전도성 수리 노드를 갖는 병렬 수리 인터페이스를 형성하거나 m개의 수리 노드를 갖는 직렬 수리 인터페이스를 형성하는 것을 포함한다. 인접한 직렬 발광 소자를 우회하도록 선택적으로 연결될 수 있다.
예를 들어, 단계(1606)이 매트릭스의 제1 제어 라인과 제2 제어 라인 사이에 전기적으로 병렬로 연결된 n 개의 발광 소자를 사용하여 서브 픽셀을 채우고, 단계(1608)이 낮은 임피던스 결함이 있는 발광 소자 또는 단락 된 소자를 검측한다면, 다음 단계(1610)은 병렬 수리 인터페이스가 결함이 있는 발광 소자와 매트릭스 제어 라인 사이의 전기적 연결을 퓨즈 할 수 있게 한다.
단계(1604)가 매트릭스의 제1 제어 라인과 제2 제어 라인 사이에 m개의 발광 소자의 직렬 연결을 위한 서브 픽셀을 구성하는 경우, 단계(1608)은 높은 임피던스 결함이 있는 발광 소자(작동하지 않거나 누락 된 발광 소자)와 같은 결함이 있는 발광을 검측하고, 단계(1610)은 직렬 수리 인터페이스가 결함이 있는 발광 소자를 우회하는 전기 연결을 형성할 수 있다.
서브 픽셀 레벨에서 발광 소자 디스플레이에 서브 픽셀 수리 및 중복 인터페이스를 제공한다. 본 발명을 설명하기 위해 특정 회로 레이아웃, 기하학적 모양 및 명확한 처리 단계의 예가 제시되어 있다. 그러나, 본 발명은 이들 실시예에 한정되지 않는다. 당업자는 본 발명의 다른 변형 및 실시예를 생각할 것이다.
픽셀 A1-C3
서브 픽셀 A1a, A1b, A1c
제1 접점 400, 404, 604
수리 노드 402, 406, 504, 506, 600 수리
제1 제어 라인 403, 508, 610
제2 접점 405, 407, 608
제2 제어 라인 409, 510, 612
기판의 상부 표면 412
유전층 410
웰 414
발광 소자 416
관통 구멍 418
발광 소자 접점 500, 502
병렬 수리 인터페이스 408
제1 부분 602
제2 부분 606
서브 픽셀 A1a, A1b, A1c
제1 접점 400, 404, 604
수리 노드 402, 406, 504, 506, 600 수리
제1 제어 라인 403, 508, 610
제2 접점 405, 407, 608
제2 제어 라인 409, 510, 612
기판의 상부 표면 412
유전층 410
웰 414
발광 소자 416
관통 구멍 418
발광 소자 접점 500, 502
병렬 수리 인터페이스 408
제1 부분 602
제2 부분 606
Claims (20)
- 발광 소자 수리 인터페이스를 갖는 디스플레이에 있어서,
상부 표면을 갖는 기판;
전도성 제어 라인의 매트릭스;
복수의 서브 픽셀을 포함하는 발광 소자 픽셀의 어레이;
매트릭스의 대응하는 제어 라인에 전기적으로 연결된, 각각의 서브 픽셀과 연관된 선택적으로 분리된 수리 인터페이스, 를 포함하며,
각 상기 서브 픽셀은 복수의 발광 소자를 수용하는 데 사용되는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 1 항에 있어서,
상기 수리 인터페이스는 병렬 수리 인터페이스와 직렬 수리 인터페이스로부터 선택되고,
상기 병렬 수리 인터페이스는 상기 매트릭스의 제어 라인과 병렬로 연결되고 선택적으로 퓨즈 된 n 개의 전도성 수리 노드를 가지며,
상기 직렬 수리 인터페이스는 인접한 직렬 발광 소자를 우회하도록 선택적으로 연결되고 m개의 수리 노드를 가지는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 2 항에 있어서,
상기 디스플레이는,
상기 기판의 상부 표면을 피복하는 유전층;
발광 소자를 수용하는 데 사용되는 상기 유전층에 형성된 웰;
각 수리 인터페이스를 노출하는 유전층의 관통 구멍을 포함하는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 2 항에 있어서,
상기 수리 인터페이스는 병렬 수리 인터페이스이고, 각각의 상기 서브 픽셀은 n 개의 발광 소자의 제1 접점을 포함하고, 각각의 상기 제1 접점은 상기 병렬 수리 인터페이스의 대응하는 수리 노드에 전기적으로 연결되는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 4 항에 있어서,
상기 발광 소자의 제1 접점 및 상기 수리 노드는 상기 기판의 상부 표면에 형성되고,
상기 수리 노드는 상기 매트릭스의 대응하는 제1 제어 라인에 전기적으로 연결되고,
각각의 상기 서브 픽셀은 상기 기판의 상부 표면 상에 형성된 n 개의 상기 발광 소자의 제2 접점을 더 포함하고, 상기 n 개의 상기 발광 소자의 제2 접점은 각각 상기 발광 소자의 제1 접점에 대응하고 상기 매트릭스의 대응하는 제2 제어 라인에 전기적으로 연결되는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 4 항에 있어서,
상기 디스플레이는,
상기 기판의 상부 표면을 피복하는 유전층; 및
발광 소자를 수용하는 데 사용되는 상기 유전층에 형성된 웰을 포함하며,
상기 발광 소자의 제1 접점은 상기 기판의 상부 표면에 형성되고;
각각의 서브 픽셀은 상기 유전층의 상부 표면 상에 형성된 n 개의 상기 발광 소자의 제2 접점을 더 포함하고, 상기 n 개의 상기 발광 소자의 제2 접점은 각각 상기 발광 소자의 제1 접점에 대응하고 상기 매트릭스의 대응하는 제2 제어 라인에 전기적으로 연결되는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 6 항에 있어서,
상기 수리 노드는 상기 기판의 상부 표면 및 상기 유전층의 상부 표면으로부터 선택된 표면 상에 형성되는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 2 항에 있어서,
상기 수리 인터페이스는 직렬 수리 인터페이스이고,
각 서브 픽셀은, 각 발광 소자와 연관된 수리 노드를 포함하고,
각각의 수리 노드는 대응하는 발광 소자의 제1 접점에 전기적으로 연결된 제1 부분 및 상기 발광 소자의 제2 접점에 전기적으로 연결된 제2 부분을 가지며, 상기 제1 부분은 상기 제2 부분에 선택적으로 연결될 수 있는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 8 항에 있어서,
상기 발광 소자의 제1 접점, 상기 발광 소자의 제2 접점 및 상기 수리 노드는 상기 기판의 상부 표면에 형성되는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 8 항에 있어서,
상기 디스플레이는
상기 기판의 상부 표면을 피복하는 유전층; 및
발광 소자를 수용하는 데 사용되는 상기 유전층에 형성된 웰을 포함하며,
상기 발광 소자의 제2 접점은 상기 유전층의 상부 표면에 형성되는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 10 항에 있어서,
상기 수리 노드는 상기 기판의 상부 표면 및 상기 유전층의 상부 표면으로부터 선택된 표면 상에 형성되는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 1 항에 있어서,
상기 디스플레이는 상기 서브 픽셀을 채우는 복수의 발광 소자를 더 포함하는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 12 항에 있어서,
상기 발광 소자는 표면 실장 발광 소자 및 수직 발광 소자로부터 선택되는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 4 항에 있어서,
상기 수리 노드는 상기 매트릭스의 대응하는 제1 제어 라인에 전기적으로 연결되고,
각각의 서브 픽셀은 n 개의 발광 소자의 제2 접점을 더 포함하고, 상기 n 개의 발광 소자의 제2 접점은 각각 발광 소자의 제1 접점에 대응하고 상기 매트릭스에 대응하는 제2 제어 라인에 전기적으로 연결되고,
상기 디스플레이에는,
각 서브 픽셀를 채우는 n 개의 발광 소자를 포함하며, 제1 서브 픽셀에 위치하는 낮은 임피던스 결함을 갖는 제1 발광 소자를 포함하며, 상기 낮은 임피던스 결함을 갖는 발광 소자는 전기적 단락을 발생시키는 소자이며,
상기 제1 서브 픽셀과 연관된 제1 수리 노드는 상기 제1 제어 라인으로부터 결함이 있는 제1 발광 소자를 분리하기 위해 전기적으로 퓨즈되는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 제 8 항에 있어서,
상기 디스플레이에는,
제1 서브 픽셀의 높은 임피던스 결함이 있는 발광 소자를 채우고, 상기 높은 임피던스 결함이 있는 발광 소자는 작동하지 않는 발광 소자 및 누락된 발광 소자로 구성된 그룹에서 선택되며,
상기 결함이 있는 발광 소자와 연관된 제1 수리 노드는 상기 결함이 있는 발광 소자를 우회하도록 상기 제2 부분에 전기적으로 연결된 제1 부분을 포함하는 것을 특징으로 하는 발광 소자 수리 인터페이스를 갖는 디스플레이. - 발광 소자의 디스플레이 수리 방법에 있어서,
상기 방법은
발광 소자 제어 라인의 매트릭스가 있는 기판을 제공하는 단계;
상기 제어 라인의 매트릭스에 전기적으로 연결된 수리 인터페이스를 갖는 발광 소자 서브 픽셀 어레이를 형성하는 단계;
발광 소자로 상기 서브 픽셀 채우는 단계;
제1 서브 픽셀에서 결함이 있는 발광 소자를 검측하는 단계; 및
상기 결함이 있는 발광 소자를 분리하기 위해 제1 서브 픽셀 수리 인터페이스가 작동하는 단계, 를 포함하는것을 특징으로 하는 발광 소자의 디스플레이 수리 방법. - 제 16 항에 있어서,
수리 인터페이스를 갖는 발광 소자 서브 픽셀의 어레이를 형성하는 단계는 수리 인터페이스를 형성하는 단계를 포함하고, 상기 수리 인터페이스는 상기 매트릭스의 제어 라인과 병렬로 연결되고 선택적으로 퓨즈 된 n 개의 전도성 수리 노드를 갖는 병렬 수리 인터페이스 및 인접한 직렬 발광 소자를 우회하도록 선택적으로 연결되고 m개의 수리 노드를 갖는 직렬 수리 인터페이스로부터 선택되는 것을 특징으로 하는 발광 소자의 디스플레이 수리 방법. - 제 17 항에 있어서,
발광 소자로 상기 서브 픽셀을 채우기 전에, 상기 기판의 상부 표면을 피복하는 유전층을 형성하는 단계;
상기 유전층에 복수의 웰을 형성하는 단계,
각 수리 인터페이스를 노출하는 유전층의 관통 구멍을 형성하는 단계, 를 포함하며, 각 웰은 발광 소자를 수용하는 데 사용되는 것을 특징으로 하는 발광 소자의 디스플레이 수리 방법. - 제 17 항에 있어서,
발광 소자로 상기 서브 픽셀을 채우는 단계는, 상기 매트릭스의 제1 제어 라인과 제2 제어 라인 사이에 전기적으로 병렬로 연결된 n 개의 발광 소자로 서브 픽셀을 채우는 단계를 포함하고,
제1 서브 픽셀에서 결함이 있는 발광 소자를 검측하는 단계는 낮은 임피던스 결함이 있는 발광 소자를 검측하는 단계를 포함하며, 상기 낮은 임피던스 발광 소자는 전기적 단락을 발생시키는 소자이고,
수리 인터페이스를 작동하는 단계는 상기 결함 있는 발광 소자와 상기 매트릭스 제어 라인 사이의 전기적 연결을 퓨즈하기 위한 병렬 수리 인터페이스의 작동을 포함하는 것을 특징으로 하는 발광 소자 디스플레이의 수리 방법. - 제 17 항에 있어서,
발광 소자 서브 픽셀 어레이를 형성하는 단계는 매트릭스의 제1 제어 라인과 제2 제어 라인 사이의 m개의 발광 소자의 직렬 연결을 위한 서브 픽셀을 구성하는 단계을 포함하고,
상기 제1 서브 픽셀에서 결함이 있는 발광 소자를 검측하는 단계는 높은 임피던스 결함이 있는 발광 소자를 검측하는 단계를 포함하고, 높은 임피던스 결함이 있는 발광 소자는 작동하지 않는 발광 소자 및 누락된 발광 소자로 구성된 그룹에서 선택되고,
상기 수리 인터페이스의 작동 단계에는 결함있는 발광 소자를 우회하는 전기 연결을 형성하기 위한 직렬 수리 인터페이스의 작동단계가 포함하는 것을 특징으로 하는 발광 소자 디스플레이의 수리 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/727,186 | 2019-12-26 | ||
| US16/727,186 US11145787B2 (en) | 2014-10-31 | 2019-12-26 | System and method for light emitting diode (LED) display repair |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210002348A true KR20210002348A (ko) | 2021-01-07 |
| KR102464521B1 KR102464521B1 (ko) | 2022-11-07 |
Family
ID=74126621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200176632A KR102464521B1 (ko) | 2019-12-26 | 2020-12-16 | 발광 소자 수리 인터페이스를 갖는 디스플레이 및 그 수리 방법 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR102464521B1 (ko) |
| CN (1) | CN112489570B (ko) |
| TW (1) | TWI770709B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI765611B (zh) * | 2021-03-22 | 2022-05-21 | 友達光電股份有限公司 | 顯示面板 |
| CN116092425A (zh) * | 2022-12-29 | 2023-05-09 | 厦门天马微电子有限公司 | 一种像素电路、显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170020485A (ko) * | 2014-06-18 | 2017-02-22 | 엑스-셀레프린트 리미티드 | 마이크로 어셈블링된 led 디스플레이들 |
| KR20170026956A (ko) * | 2015-08-31 | 2017-03-09 | 삼성디스플레이 주식회사 | 표시 장치 및 상기 표시 장치의 제조 방법 |
| KR20180135335A (ko) * | 2017-06-12 | 2018-12-20 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| US20190198483A1 (en) * | 2017-12-22 | 2019-06-27 | Industrial Technology Research Institute | Display device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5062690A (en) * | 1989-06-30 | 1991-11-05 | General Electric Company | Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links |
| JP3698857B2 (ja) * | 1997-05-20 | 2005-09-21 | パイオニア株式会社 | 発光ディスプレイの製造方法 |
| JP5963342B2 (ja) * | 2011-11-24 | 2016-08-03 | 株式会社Ｊｏｌｅｄ | 有機ｅｌ素子の製造方法 |
| US8648328B2 (en) * | 2011-12-27 | 2014-02-11 | Sharp Laboratories Of America, Inc. | Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces |
| KR102156774B1 (ko) * | 2013-12-30 | 2020-09-17 | 엘지디스플레이 주식회사 | 유기발광 표시장치의 리페어 방법 |
| US10121710B2 (en) * | 2016-06-14 | 2018-11-06 | Innolux Corporation | Methods for manufacturing a display device |
| CN107507926B (zh) * | 2017-08-30 | 2020-04-03 | 深圳市华星光电半导体显示技术有限公司 | Oled像素结构及其修复方法 |
| TWI683431B (zh) * | 2018-11-26 | 2020-01-21 | 友達光電股份有限公司 | 發光元件基板及其修復方法 |
-
2020
- 2020-12-05 CN CN202011407730.5A patent/CN112489570B/zh active Active
- 2020-12-08 TW TW109143282A patent/TWI770709B/zh active
- 2020-12-16 KR KR1020200176632A patent/KR102464521B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170020485A (ko) * | 2014-06-18 | 2017-02-22 | 엑스-셀레프린트 리미티드 | 마이크로 어셈블링된 led 디스플레이들 |
| KR20170026956A (ko) * | 2015-08-31 | 2017-03-09 | 삼성디스플레이 주식회사 | 표시 장치 및 상기 표시 장치의 제조 방법 |
| KR20180135335A (ko) * | 2017-06-12 | 2018-12-20 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| US20190198483A1 (en) * | 2017-12-22 | 2019-06-27 | Industrial Technology Research Institute | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112489570A (zh) | 2021-03-12 |
| TWI770709B (zh) | 2022-07-11 |
| KR102464521B1 (ko) | 2022-11-07 |
| CN112489570B (zh) | 2022-09-09 |
| TW202125492A (zh) | 2021-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11145787B2 (en) | System and method for light emitting diode (LED) display repair | |
| US11265992B2 (en) | Electrically parallel fused LEDs | |
| US11037980B2 (en) | Image display device | |
| US20220293876A1 (en) | Light emitting diode display with redundancy scheme | |
| US10223962B2 (en) | Display with fused LEDs | |
| US8791474B1 (en) | Light emitting diode display with redundancy scheme | |
| KR102657536B1 (ko) | 표시패널 및 표시패널의 발광 다이오드 소자를 비활성화시키는 방법 | |
| JP2004038188A (ja) | 有機電界発光素子 | |
| KR102464521B1 (ko) | 발광 소자 수리 인터페이스를 갖는 디스플레이 및 그 수리 방법 | |
| JP2019091032A (ja) | Ｌｅｄディスプレイ装置 | |
| CN113380849A (zh) | 一种显示面板的制作方法及显示面板 | |
| CN115485845A (zh) | 像素、包括像素的显示设备和制造显示设备的方法 | |
| US11916163B2 (en) | System and method for the repair of serially connected display elements | |
| KR20230055466A (ko) | 표시 장치 및 이의 제조 방법 | |
| US20230222960A1 (en) | Color-agnostic pixel repair sites | |
| TWI757822B (zh) | 顯示裝置及顯示裝置之製造方法 | |
| US20230216008A1 (en) | Display device | |
| KR102676592B1 (ko) | 표시 장치 및 그 제조 방법 | |
| CN117321667A (zh) | 一种发光二极管显示器及其制造方法 | |
| CN115552611A (zh) | 显示装置 | |
| KR20230099764A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20080057494A (ko) | 유기전계발광표시장치의 점등장치 및 에이징장치, 그점등방법 및 에이징방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |