WO2020021301A1 - Led 디스플레이 장치, led 모듈 및 레이저를 이용한 led 전사 방법 - Google Patents

Led 디스플레이 장치, led 모듈 및 레이저를 이용한 led 전사 방법 Download PDF

Info

Publication number
WO2020021301A1
WO2020021301A1 PCT/IB2018/055445 IB2018055445W WO2020021301A1 WO 2020021301 A1 WO2020021301 A1 WO 2020021301A1 IB 2018055445 W IB2018055445 W IB 2018055445W WO 2020021301 A1 WO2020021301 A1 WO 2020021301A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
layers
emitting device
electrode
Prior art date
Application number
PCT/IB2018/055445
Other languages
English (en)
French (fr)
Inventor
박진성
Original Assignee
박진성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박진성 filed Critical 박진성
Priority to PCT/IB2018/055445 priority Critical patent/WO2020021301A1/ko
Publication of WO2020021301A1 publication Critical patent/WO2020021301A1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Definitions

  • the present invention is directed to a 1 £ 0 transfer method using a Neddy module that can be applied to light emitting devices such as a display device, a light, and a laser applicable to manufacturing the same.
  • micro (0) slow display devices can be known to have superior performance compared to conventional liquid crystal and 01 display devices. It is being developed in a way that is implemented.
  • a soldering layer having a thickness of several micrometers may be included in the electrode layer and the pixel electrode.
  • the electrode layer includes an ohmic contact layer and a soldering layer
  • the pixel electrode further includes a soldering layer.
  • the soldering layer is not able to emit light through the electrode layer and the pixel electrode, the design freedom of the light emitting direction is lowered and the thickness of the display device is further lowered due to the backplane.
  • Adhesive roll teeth I) and stamps may require a bonding layer on the backplane to bond the NDEs to the backplane, and the pixel density due to the space occupied by the bonding layer and the space for connecting the NDEs to the circuit.
  • one of the electrode layers of the vertical light emitting device is located between the node and the bonding layer, it may be difficult to form a slow display device with a genuine linear light emitting device because the performance is excellent.
  • the conventional typical 1 demodulator (1 001 knee 16) is an epi wafer with 1 depackage. 1 dezip to be applied (formed by shaping and assembling the house package, Packages are mounted on a printed circuit board (hereinafter referred to as “ ⁇ 3 ⁇ 4”), making them very complex and difficult.
  • the transfer technique of bonding the paddy to the backplane or substrate is applied due to the 1 £ 0 yield problem and may also be needed to combine the red, green and blue banddys onto the backplane or substrate.
  • Transfer technology requires high positional accuracy.
  • Laser-based transfer technology is more productive than other transfer technologies, but like other transfer technologies, it may also require improved performance for position accuracy.
  • the present invention is made without a backplane.
  • Manufactured without display devices, packages and stages The present invention provides a transfer method that can be applied to manufacturing a module, a display device, and a module thereof, and provides a laser transfer method capable of minimizing rotation and tilting during movement of a light emitting device.
  • a display device includes a plurality of coded layers including a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the semiconductor layers.
  • the first and second electrode layers and the first and second semiconductors are formed to be selected, and the insulating layer 1 is removed by singulation, and either or both of the first and second electrode layers are patterned to be independent of each node.
  • a light emitting device including a layer and an active layer, and filling the space between the horizontally arranged light emitting elements and the horizontally arranged light emitting elements by moving the light emitting elements of at least one color;
  • a soft layer 2 connecting the first and second electrode layers included in each of the light emitting elements, crossing each other with the horizontally disposed light emitting elements and the insulating layer 2 interposed therebetween, including terminals, and being patterned Protective layers formed on the outermost upper and lower surfaces while exposing the first and second circuit layers and the terminals.
  • a display device in which the horizontally arranged light emitting elements, the insulating layer 2, and the light emitting device assembly of red, green, and blue, respectively, including the first and second circuit layers are stacked.
  • 1 / 2-layer bonding layer for bonding one-color light emitting device assembly of any color of red, green and blue light emitting device assembly and two-color light emitting device assembly of one color and three-layer light emitting device assembly of remaining color and the two layers
  • the light emitting device assembly further includes a 2/3 layer bonding layer.
  • a display device including a bi-color light emitting device assembly having any one of two colors, red, green, and blue, including the horizontally disposed light emitting devices and the insulating layer 2 and the first and second circuit layers. And the other monochromatic light emitting device assembly of one color, and further comprising a 1/2 layer bonding layer for bonding the primary color light emitting device assembly and the monochromatic light emitting device assembly.
  • a display apparatus including a plurality of coded bodies including a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the semiconductor layers, and filling a space between the coded layers.
  • An insulating layer 1 connected to each of the first and second semiconductor layers, the first and second electrode layers including the terminals and intersecting with each other with the chopped and insulating layer 1 interposed therebetween. Red and green and blue, respectively.
  • a two-third layer junction layer and protective layers formed on each of the outermost surfaces while exposing the terminals are included.
  • a display device includes a plurality of coded layers including a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the semiconductor layers, and the second semiconductor layer of each node.
  • a second electrode layer, a buffer layer formed on the second electrode layer, one on the buffer layer of each ideal One or more capacitors are formed, and each of the pixel circuits includes a plurality of scan lines 1, a plurality of data lines 1, one or more common electrode lines 1, and an insulating layer 4 formed while filling a space between the plurality of nodes. Unfurnished Form an aggregate and perform an electrical / optical test on the aggregate 2020/021301?
  • the insulating layer 4 is removed by singulation, and the scan lines 1, the data lines 1 and the at least one common electrode line 1 are patterned independently of the respective dies 1, the light emitting device is formed, and the light emitting devices of one or more colors
  • each of the data lines 2 and each of the one or more common electrode lines 2 includes a terminal, and the scan lines 2 and the data lines 2 cross each other while being insulated from each other, and the protective layers formed on the outermost surfaces of the terminals when exposed. Include.
  • the insulating layer 5 Red, green and blue light emitting device assembly including the plurality of scanning lines 2, the plurality of data lines 2 and the at least one common electrode line 2 is stacked, red, green and Above each blue One layer of any one color among light emitting device assembly Two layers of one color different from light emitting device assembly 1/2 layer bonding layer for bonding light emitting device assembly and 3 layers of remaining colors Light emitting device assembly and the second layer It further comprises a 2/3 layer bonding layer for bonding the light emitting device assembly.
  • a display device is arranged horizontally. Two primary colors of red, green, and blue including light emitting elements, the insulating layer 5, the plurality of scan lines 2, the plurality of data lines 2, and the one or more common electrode lines 2. Solid color of light emitting device assembly and the other color Light emitting device assembly and the monochrome It further comprises a half-layer bonding layer for bonding the light emitting device assembly.
  • a display device includes a plurality of coded layers including a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the semiconductor layers, and the second semiconductor layer of each node.
  • a second electrode layer, a buffer layer formed on the second electrode layer, one on the buffer layer of each ideal One or more capacitors are formed, and each pixel includes a plurality of scan lines 1, a plurality of data lines 1, one or more common electrode lines 1, and an insulating layer 4 formed while filling a space between the plurality of coded devices.
  • Each of the unfurnished red, green and blue The aggregate, each scan line 1, each data line 1 and at least one common electrode line 1 comprises a terminal, each of red, green and blue One layer of one color in one group of two groups of two colors of one color 1/2 layer bonding layer joining the aggregate, three-layer aggregate of the remaining colors and the above two layers A two-third layer bonding layer for bonding the aggregate and protective layers formed on the outermost surface while exposing the terminals.
  • Each display device formed of the above-described light emitting device may further include an interlayer insulating layer disposed between the layer on which the scan lines 2 are formed and the layer on which the data lines 2 are formed.
  • each display device described above may further include a side wall mirror that surrounds each side of each node. 2020/021301? 01/162018/055445
  • a light emitting device is moved by forming a guide wall between light emitting elements including a detachable bonding layer on a donor substrate and irradiating a laser beam to the detachable bonding layer
  • the guide wall provides a laser transfer method for transferring the light emitting element onto the receiving substrate while serving to limit the rotation and tilting of the light emitting element during movement.
  • the laser beam is irradiated to the detachable bonding layer through the transmission region further comprises a window layer formed on the donor substrate while covering the guide wall, the transmission region through which the laser beam is transmitted is provided. do.
  • a NDE module includes a plurality of NDEs including a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the semiconductor layers and a space between the NDEs.
  • the insulating layer 1 is removed, and one or both of the first and second electrode layers are patterned to form first and second electrode layers formed independently of each other, and a light emitting device including the first and second semiconductor layers and the active layer.
  • first and second electrode layers may be connected to each other, and the horizontally disposed light emitting devices may be electrically connected in series, in parallel, or in a combination of series and parallel, and include first and second circuit layers including terminals. Protective layers formed on each of the upper and lower surfaces while exposing the terminals.
  • a NDE module includes a plurality of semiconductor layers including a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the semiconductor layers. Including the insulating layer 1 and the first and second electrode layers connected to each of the first and second semiconductor layers formed while filling the space between the nodes, the N-D assembly is formed, and the electrical / optical test is performed on the Z-D assembly.
  • the first and second electrode layers and the first and second electrode layers are formed independently from each other by selecting the good products, and removing the insulating layer 1 by singulation and patterning at least one or both of the first and second electrode layers.
  • connection is a combination of columns, and includes first and second circuit layers including terminals, and a protective layer formed on the opposite side to a phosphor layer formed on a surface from which light is emitted while exposing the terminals.
  • Each of the above modules may further include a side wall mirror that surrounds the sides of each of the modules.
  • the display devices of the present invention are light and thin because they do not require a backplane, have a feature that is not constrained in the direction of light emission, and can also be formed of vertical light emitting devices having the same size and emission area size.
  • the modules of the invention which are manufactured by forming a circuit layer directly on the light emitting elements, Package and no need to simplify process and reduce weight 2020/021301? 01/162018/055445 is possible.
  • the laser transfer method of the present invention which can be applied to the manufacture of a display device and a 1 £ 0 module, can minimize the rotation and tilting of the light emitting device while moving with a guide wall formed between the light emitting elements.
  • FIGS. 413 are cross-sectional views illustrating a singulation process for forming a light emitting device according to one embodiment, and FIGS. 53 to 5 ⁇ show a process of moving light emitting devices to be bonded to a carrier panel. Drawings showing the formation process,
  • Fig. 103 and Fig. 1 are cross-sectional views illustrating a display device forming process further comprising the three side wall mirrors;
  • Figures 153 show cross-sectional views of a display device forming process including an opaque first semiconductor layer up to 15 roots in FIGS. 153, and
  • Figures 20 through 20 showing the process of forming stacked display devices up to line 19 in FIG.
  • the following drawings show the method of laser transfer. [Best Mode for Implementation of the Invention]
  • the first and second terms and the number of a certain element are given together with a number is not used in a limiting sense, but used for the purpose of dividing the elements, and a singular term may include a plurality of meanings. Therefore, these terms do not limit the present invention.
  • the figures stated are typical values and do not limit the present invention to the figures.
  • Each component of the present invention may be a single material, a mixed material or a single layer or multiple layers formed of a compound. Further, even when a material is specified for a certain component, the present invention is limited to only that material. Similar substances may be applied in addition to those specified.
  • a component when a component is described in the sense of growing / forming / depositing / coating / application / bonding / bonding to another component, it may indicate a relationship to only those components without another component. It may also include some or all of one or more of the other components therebetween.
  • a component When a component is described as being connected, bonded, or bonded to another component, indirect connections, joints, or connections connected through one or more other components, as well as when the components are directly connected, bonded, or bonded, This may be the case for bonding.
  • the scan line may be described as a scan line connected to the gate or a scan line including the gate even when the scan line is one circuit line extending and forming the gate.
  • the meaning of including or having any component is described in the present invention, it means that the component exists and does not exclude the possibility of adding one or more other components.
  • the components may be formed in several different process sequences other than the process sequence described in the embodiments of the present invention.
  • the process sequence described in the present invention should be understood as an example and the present invention is not limited to a specific process sequence. Do not.
  • the term LED means a structure composed only of epitaxial layers formed on the growth substrate, or the corresponding components formed during the process of forming the components of the light emitting device while processing the epi layer. It may also be used in a generic sense. When the epi layer processing and the formation of all components of the light emitting device are completed, the term light emitting device is used to collectively refer to all of the components. However, in the present invention, LEDs and light emitting devices may be used in the ordinary meaning of the industry.
  • an LED having a size capable of forming an electrode layer having an electric / optical test probe size in an individual LED is classified into a small LED, and an LED having a size that is difficult to form a probe size electrode layer is classified into an ultra-small LED.
  • 1 is a cross-sectional view of an epi wafer, wherein an epi layer 15 grown on a growth substrate 10 includes a buffer epi layer 11, a first semiconductor layer 12, a second semiconductor layer 14, first and second layers. An active layer 13 formed between the semiconductor layers.
  • the LEDs containing the epi layers may be red, green or blue LEDs, but the present invention is not limited to LEDs of a specific wavelength range.
  • the epi layer may further include other epi layers in addition to the epi layers 11, 12, 13, 14.
  • the epi layer may further include an Undoped-GaN layer, an Electron Blocking layer, a Cladding layer, an Etch Stop layer, and the like.
  • the buffer epitaxial layer 11 may not be included.
  • the first semiconductor layer 12 is an n-type semiconductor and the second semiconductor layer 14 is a p-type semiconductor, but may be formed vice versa.
  • FIG. 1, which includes an epi layer 15 and a growth substrate 10, may be referred to as an epiwafer, further forming components, removing the growth substrate 10, and processing the epi layer 15.
  • a light emitting device such as the above, it may also be referred to as an epi wafer in order to collectively.
  • the terms epi layer and LED may be used to collectively mean epi layers remaining after some epi layers are removed during formation of light emitting devices, display devices, and LED modules.
  • FIGS. 23 to 3 ⁇ 4 are cross-sectional views and plan views showing a process of forming a light emitting device to be applied to a passive matrix (PM) display device and an LED module.
  • the cross-sectional views show two LEDs.
  • the second electrode layer 24 is deposited and patterned on the second semiconductor layer 14, and the detachable bonding layer 25 is epitaxially deposited.
  • the wafer is coated on the wafer (the wafer (the wafer substrate 20 and the wafer bonding), the growth substrate 10 and the buffer epi layer 11 are removed to expose the first semiconductor layer 12.
  • the first semiconductor layer 12 The thickness can also be reduced by etching, followed by etching and patterning the epitaxial layer, coating insulating layer 1 (26) and exposing the first semiconductor layer 12 with etch back (8 kV). ) Where the insulation layer
  • first electrode layer 22 connected to the first semiconductor layer 12 is deposited and patterned while partially exposing the first semiconductor layer 12 so that light can be emitted.
  • the first and second electrode layers 22/24 connected to each of the first and second semiconductor layers 12/14 of each node through the above-described process are subjected to electrical / optical tests at their ends.
  • Probe pads are formed and disposed to cross each other with an epi layer and an insulating layer 1 (26) therebetween.
  • the insulating layer 1 (26) is patterned to expose the probe pad portion of the second electrode layer 24.
  • Aggregate 200 is formed.
  • the probe pads of the second electrode layer 24 may be formed in the insulating layer 1 26 by varying the pattern of the insulating layer 1 26. That is, the insulating layer 1 26 is patterned, including vias ( ⁇ / times) for partially exposing the second electrode layers 24 to the outer region, and the exposed portions of the second electrode layer 24 are formed through the vias. Connected probe pads may be formed as part of the first electrode layer 22 in the insulating layer 1 (26).
  • the micro and the above-mentioned ⁇ DY assembly (200) can be selected by the electrical / optical test for the good and bad for the individual N D DY, a plurality of carrier substrate 20 as shown in FIG.
  • the assemblies 200 are arranged and subjected to electrical / optical testing by contacting the probe pads formed on the assembly 200 with the probes (0 6 1.
  • the second electrode layer in order to reduce the space of the probe pad and increase the density. Is deposited on the second semiconductor layer, the above-described wafer bonding, growth substrate removal, and exposure of the first semiconductor layer, the epi layer pattern and the insulating layer 1 are coated, and then the insulating layer 1 is patterned to form the first semiconductor layer and the epi.
  • a portion of the second electrode layer is exposed at the edge of the wafer, and the first electrode layer is formed by depositing and patterning the first electrode layer independently of each other, and the probe pad of the second electrode layer connected to the exposed second electrode layer is part of the first electrode layer. Then, the second electrode layer formed without a pattern is connected to the second semiconductor layers of all the small nodes and the first electrode layer connected to the epi layer and the first semiconductor layer is ⁇ . And separated between D.
  • the probe of the second electrode layer can be fixed and the electrical / optical test probe to the first electrode layer of gakneu deudi, however small Case It is also possible to form the aggregate 200 and conduct electrical / optical tests.
  • a display device manufactured without selecting a good product by the electrical / optical test and visual inspection can contain a large number of defective coded devices. May occur.
  • Embodiments of the present invention will be described as forming display devices and necessity modules by applying a vertical light emitting device which is known to have the same light emitting area efficiency as the size of the chopped size because the size and the active layer size can be the same.
  • a vertical light emitting device which is known to have the same light emitting area efficiency as the size of the chopped size because the size and the active layer size can be the same.
  • the probe pad of the electrode layer obscured by the epi layer may not be able to be subjected to electrical / optical tests unless the outer layer is formed. Because it is small enough to form Probe pads should be formed in the outer zone to allow for electrical / optical testing.
  • some embodiments of the present invention will be described by first forming a structure for an electrical / optical test and forming a finally completed vertical light emitting device after the electrical / optical test. Display device and display device using only vertical light emitting elements selected through good and medium visual inspection. Some embodiments of the present invention will be described as a process of forming a module.
  • the etch mask layer 81 is formed of a photosensitive material, the first electrode layer 22 is patterned independently of each node, and the insulating layer 1 (26) is formed. It is removed by etching, and the exposed portion of the second electrode layer 24 is etched between the nodes, and the detachable bonding layer 25 is etched to singulate.
  • the insulating layer 1 (26) and the detachable bonding layer (25) can be etched with fluorine-containing gases with the polymer (d) and the epilayer is hardly etched with fluorine-containing gases. It may also serve as an etch mask of the insulating layer 1 (26) and the detachable bonding layer (25).
  • the light emitting devices are formed by removing the etch mask layer 81. A visual inspection of the light emitting elements may be performed to further screen out poor defects.
  • the detachable bonding layer 25 is singulated. This can be left unchanged.
  • the small coded probe probes the first electrode layer of each node in the state in which the first electrode layer is formed independently of each node, performs an electrical / optical test, forms an etch mask layer, and the first electrode layer.
  • the insulating layer 1, the second electrode layer and the detachable bonding layer may be singulated by etching without forming a final pattern to form a light emitting device.
  • the electrode layers respectively connected to the first and second semiconductor layers included in the light emitting device of the present invention may be formed of only an ohmic contact layer and a reflection layer or an ohmic contact layer.
  • the electrode layer connected to the semiconductor layer is 110, You can have high light reflectivity when you make ohmic contact with materials, The electrode layer connected to the semiconductor layer may only form an ohmic contact layer with 11 o'clock materials.
  • conventional electrode layers may be wire bonded or formed over a layer formed of 110 or / materials. As a layer for soldering, an additional layer such as ⁇ // ⁇ needle is needed. Therefore, it is to be understood that unlike the electrode layers included in the light emitting device of the present invention, since the electrode layers of the ground where the wire bonding or the soldering is required are the electrode layers containing the layer for the wire bonding or the soldering.
  • the above-mentioned separable bonding layer 25 is a substance which has a bonding force while having the property of falling off by the vapor pressure when the laser is irradiated (hereinafter referred to as separation property).
  • the detachable bonding layer 25 may be a single polymer having both separation and bonding properties, or the bonding layer required for the separation layer and wafer bonding having the separation properties.
  • a detachable junction layer 25 may be formed from two polymer layers of a characteristic bonding layer. As shown in FIG. 5A, the carrier substrate 20 including the singulated light emitting devices and the carrier panel 30 coated with the separation layer 31 and the bonding layer 1 (32) are faced to each other in a spaced state, and the good quality light emitting devices are provided.
  • the carrier substrate 20 should apply a material that transmits a laser.
  • the bonding layer 1 32 may be partially pressed to form a part of the bonding layer 1 32 along the sidewall of the light emitting device.
  • the separation layer 31 and the bonding layer 1 32 can also be formed as one detachable bonding layer.
  • the detachable bonding layer 25 is then removed by etching as in 5d. However, when the entire detachable bonding layer 25 is decomposed into gas by a laser, the light emitting device may be moved without the detachable bonding layer 25, or the detachable bonding layer 25 remaining in the light emitting device may exist. You can also proceed to the next step without removing.
  • the light emitting element and the carrier panel need to be bonded together with a sufficient bonding force, they may have sufficient bonding force by the above-mentioned force of vapor pressure by the laser. In this case, the process of pressing the light emitting elements under pressure at the suitable temperature described above may not be applied.
  • the detachable bonding layer 25 When the detachable bonding layer 25 is not singulated, the detachable bonding layer 25 is cut by the vapor pressure generated by the laser or the entire detachable bonding layer 25 in the laser-irradiated region is gasified as described above. During disassembly, the light emitting elements may move to the carrier panel 30 and be joined.
  • the movement and bonding of the light emitting element with a laser is called laser transfer. This laser transfer method will be described in more detail below.
  • the light emitting device may be moved by applying a Pick and Place (PnP) technique without applying the above-described laser transfer technique.
  • PnP Pick and Place
  • the light emitting devices should be sufficiently large.
  • Conventional LED homes of more than a few hundred micrometers in length and width are bonded to a peg substrate by moving to a page substrate. Therefore, in the present invention, in the case of a light emitting device formed of an LED having a length and width of more than several hundred micrometers (hereinafter referred to as Mini-LED light emitting device), the light emitting devices may be bonded to a carrier panel by moving the light emitting devices through PnP.
  • Mini-LED light emitting device the light emitting devices may be bonded to a carrier panel by moving the light emitting devices through PnP.
  • the present invention is not intended to limit the PnP technology to only Mini-LED light emitting devices.
  • 5E and 5F are cross-sectional views of the Mini-LED light emitting device, and the Mini-LED light emitting device may be formed by applying the above-described light emitting device forming processes of the small LED except for the processes to be described below.
  • the carrier layer 20 is prepared by applying the bonding layer 2 (44) to the carrier substrate 20, and the UV separation bonding layer 43 having a low bonding strength when UV light is formed is formed on the epi wafer, and then the carrier substrate 20 Epi wafer) Wafer bonding. Since only the UV isolation bonding layer 43 can support the LEDs, the following processes may be performed only with the UV isolation bonding layer 43 formed on the epi wafer without the carrier substrate 20. However, it is preferable to proceed with the process while protecting the UV separation bonding layer 43 with the carrier substrate 20.
  • Mini-LED light emitting device is formed by singulating the LEDs while leaving the UV isolation bonding layer 43 and the bonding layer 2 44 unsynchronized as shown in FIG. 5E.
  • the etch mask layer 2 85 of the Mini-LED light emitting device is preferably formed to a sufficient thickness to prevent the light emitting devices having a thickness of several micrometers from being damaged during the PnP process.
  • the singulated Mini-LED light emitting devices are separated by PnP as shown in FIG. 5F. 31) and bonding layer 3 (33) are bonded to the coated carrier panel 30.
  • the etch mask layer 1 is removed before the light emitting element is moved, but in the case of PnP, the etch mask layer 2 85 is removed after the light emitting elements including the etch mask layer 2 85 are bonded to the carrier panel 30. do.
  • the first electrode layer 22 of the Mini-LED light emitting element moved by PnP faces the opposite direction of the carrier panel 30.
  • the LEDs formed on the epi wafer do not have the same wavelength, it is possible to select a good light emitting device by a predetermined wavelength range and to transfer a good light emitting device by a predetermined wavelength range to form a display device having better performance. For example, if the blue LEDs formed on the epiwafer are between 455 nm and 457 nm, the good quality light emitting elements between 455 and 456 nm are applied to form a display device, and the good is between 456 and 457 nm. It is possible to form another display device by applying the light emitting elements of the light emitting device.
  • selecting the light emitting devices of the good product through the electrical / optical test may be a meaning including selection of the light emitting devices by the predetermined wavelength range band, and moving the good light emitting devices to the carrier panel to bond them to the wavelength range band. This may involve moving a good light emitting device and bonding it to a carrier panel.
  • the insulating layer 2 (the bivalent layer is formed and patterned to expose a portion of the second electrode layer 24 or is etched back to expose the second electrode layer 24 (not shown). If the detachable bonding layer 25 remaining in the transferred light emitting device is not removed, the detachable bonding layer 25 and the insulating layer 2 (two-valent etching or etching back) may be patterned. It is desirable to vacuum lamination of the material in the form of a dry film to form a flat insulating layer 2 (bivalent). However, the insulating layer 2 (bivalent) is not necessarily flat.
  • the insulating layer 2 (bivalent) of the dry film described above is formed while melting in a vacuum lamination to become a liquid state and filling the space between the LEDs.
  • the force due to the liquid flow is applied to the light emitting element, so it is able to withstand the force caused by the liquid flow.
  • the insulating layer 2 (bivalent) may be formed without changing the position of the light emitting device. 6B and 6C, after the deposition and patterning of the second circuit layer 54 connected to the second electrode layer 24, the protective layer 1 82 is coated, and the carrier panel 30 is separated from the separation layer 31.
  • the bonding layer 1 (32) is removed by etching to expose the first electrode layer (22).
  • the bonding layer 1 (32) may be completely removed by etching, as shown in FIG. 6C, or the first electrode layer 22 may be exposed and left partially by an etch back.
  • the carrier panel 30 may include a chemical release, a laser release, a mechanical release, It can be separated by a well-known method of thermal release or air blow, and a suitable separation layer 31 according to each separation method should be applied.
  • the protective layer 2 83 is applied to form a PM display device.
  • a first electrode connection circuit connected to the first electrode layer 22 is formed.
  • the first circuit layer 52 is described in more detail below.
  • the first protective layer 1 82 is formed to have sufficient thickness to support the light emitting devices in consideration of workability, and it is preferable to proceed to the next process. Since the process can be carried out, the protective layer 1 can be formed to a thin thickness. As a result, the protective layer formed first in the present invention is not necessarily formed to a sufficient thickness to support the light emitting device.
  • the protective layer 1/2 (82/83) When the protective layer 1/2 (82/83) is formed of a flexible polymer, a flexible display device may be formed.
  • one of the protective layers 1/2 (82/83) may be formed of a rigid material such as glass. If a non-bonding material is applied as a protective layer, it is possible to form a bonding layer and bond the protective layer.
  • the protective layer may be used as a meaning including a bonding layer, but is not limited thereto.
  • the protective layer formed on the light emitting surface should be optically transparent material.
  • each of the upper and lower protective layers is formed of a transparent material, and the above-described first and second electrode layers and the first and second circuit layers are both formed of a transparent material.
  • the transparent display device may be formed by forming an electrode layer / circuit layer with a fine pattern that cannot be recognized by the human eye. As described above, when a part of the bonding layer 1 (32) remains, the bonding layer 1 (32) ) Is formed on the light emitting surface, bonding layer 1 32 should be optically transparent.
  • FIG. 6E illustrates a PM display device formed by applying the above-described PnP.
  • the insulating layer 2 (bivalent pattern is formed, the first circuit layer 52 is formed, and the protective layer 3 (86) is formed.
  • the protective layer 4 (8-valent coating).
  • the bonding layer 3 (33) is pressed when bonding the light emitting elements to the carrier panel 30.
  • the first semiconductor layer 12 may be formed over the active layer 13 along the sidewall of the light emitting device.
  • the second circuit layer 54 may be formed. 54) an electrical short may occur with the active layer 13 and the first semiconductor layer 12. Therefore, the bonding layer formed along the sidewall of the light emitting device by sufficiently thinning the thickness of the bonding layer 3 (33). 2020/021301? 01/162018/055445
  • the second circuit layer 54 may be formed after the bonding layer 3 (33) is completely removed by etching.
  • the method of leaving the bonding layer 3 33 formed on the sidewall while exposing the second electrode layer 24 with the bonding layer 3 33 as an etch back may be applied.
  • the thickness of the semiconductor layer 14 may be sufficiently thick so that the bonding layer 3 33 formed along the light emitting element side wall may not exceed the second semiconductor layer 14.
  • the display devices described above have a structure in which light is emitted in the direction of the first electrode layer (downward in the line of FIG. 6 and in the direction of the root of FIG. 6), but when the pattern shape or characteristics of some components are changed, the second electrode layer is in the opposite direction
  • a display device (not shown) may be formed in a structure in which light is emitted.
  • the second electrode layer may be formed of a transparent material such as 110, or may be patterned in a form in which light can be emitted by applying an electrode layer of an opaque material, and when the optical test is to be performed with light emitted through a carrier substrate.
  • the carrier substrate and the detachable bonding layer apply transparent materials
  • the first electrode layer has a light reflecting property and is formed to be patterned on the first semiconductor layer as wide as possible
  • the second circuit layer applies a transparent material or an opaque material. If the pattern is formed in such a way that light can be emitted, and the protective layer formed on the surface of the second circuit layer is formed of an optically transparent material, it is possible to form a display device in which light is emitted in the direction of the second electrode layer. That is, the components formed on the second electrode layer in the direction of placing the epitaxial layer under the second electrode layer apply a material having a structure or characteristic to which light can be emitted, including the second electrode layer, and reflect the light on the first electrode layer. If the structure is well formed, it is possible to form a display device that emits light toward the second electrode layer.
  • the first electrode connecting circuit layer 52 and the second circuit layer 54 are formed to cross each other so that the light emitting element and the insulating layer 2 (between two autumns) are formed.
  • via layer 1 vias 1 (28) are formed together when patterning 2 ⁇ , the second circuit layer 54 is deposited and the protective layer 1 (82) is formed after patterning).
  • the carrier panel 30 is removed and the bonding layer 1 32 is removed, the bottom portion of the second circuit layer 54 is exposed through the via 1 28.
  • the first circuit layer 52 is then deposited. Patterned to form a second circuit layer terminal 52 connected to the second circuit layer 54 via a first electrode connection circuit layer 52 Liguavia 1 (28) connected to the first electrode layer 22.
  • Terminals are formed at the ends of the one-electrode connection circuit layer 52L.
  • the protective layers 2 (83) are applied while exposing these terminals. These terminals are for connection with the drive.
  • the second protective layer 83 may be surface-treated as required according to the connection method between the drive.
  • the first circuit layer 52 is first formed because the surface of the second electrode layer 24 is bonded to the carrier panel 30, and the second circuit layer 54 is formed. Terminals are formed, and the protective layer 4 (8 is applied while exposing the terminals to form a display device).
  • the circuit layer of the surface from which light is emitted among the first and second circuit layers 52/54 is blackened so that external light is applied to the circuit layer.
  • a polarizer may be further included in the protective layer on the light emitting side to improve outdoor visibility, or may be formed of the above-described insulating layer 2 (bivalent black material) for outdoor visibility.
  • circuits for driving drive 1 may be additionally formed and further include circuits to be connected to the application element. It can also be connected to the stage where it is mounted.
  • the display devices described above can be applied to vertical light emitting devices because they do not apply a backplane that includes circuits, and have a structure to freely emit light as described above, and are lighter and thinner because they do not include a backplane. Display devices are possible.
  • FIG. 8 Show the electricals of the first / second circuit layer 52/54 and the first / second electrode layer 22/24 in the method of forming the display device described above with cross-sectional views of the module.
  • Different connection methods Modules may be formed. Here, descriptions of the processes and overlapping processes of the display devices may be omitted.
  • 8 is formed so that the light emitting elements are electrically connected in parallel.
  • the second circuit layer 54 is formed such that the second electrode layers 24 are connected in parallel and the protective layer 5 88 is formed, and the first circuit layer 52 is formed so that the first electrode layers 52 are connected in parallel.
  • the first circuit layer 52 is formed and the phosphor layer 84 is shown to show a slow module.
  • the insulating layer 2 (2 autumn patterns, the second circuit layer 54 is formed, the protective layer 5 (88) is formed, including the via 2 (29), and the via 2 (29).
  • the first circuit layer 52 is formed to connect the exposed portion of the second circuit layer 54 and the first electrode layer 22 through the C), and the phosphor layer 84 is coated to connect the light emitting elements in series. Modules may also be formed.
  • the light emitting devices may form slow (not shown) modules in various combinations of series and parallel connections. For example, the light emitting devices arranged in one row may be connected in series and the rows may be formed in modules connected in parallel. Such The modules can be formed by coating the phosphor layer 84 on the light emitting surface to form a module of a desired color.
  • the red, green, and blue light emitting elements can be combined horizontally without a phosphor layer to form a coded module of a desired color. You may. However, it can also be formed as a module that emits the original coded color without the phosphor layer.
  • the module also has terminals (not shown) of the first / second circuit layer for wire connection in the outer region of the light emitting elements.
  • a material having high light reflectivity may be applied to the insulating layer 2 of the NDE module.
  • the NDE module may be formed in a structure in which light is emitted toward the second electrode layer.
  • the light emitting devices may be connected in series by forming the vias 2 (29) on the insulating layer 2 (bivalent value), or the light emission directions may be opposite to each other.
  • the light emitting devices may be alternately moved to the carrier panel to be bonded to each other, and the first and second electrode layers may be alternately connected to the first and second circuit layers to electrically connect the light emitting devices to each other.
  • the light emitting device of the type semiconductor and the second semiconductor layer of the type semiconductor and the light emitting device of the first semiconductor layer of the type semiconductor and the second semiconductor layer of the type 0 are alternately arranged on the carrier panel, and the first and second circuit layers are formed of the first and second circuit layers. It is also possible to connect the light emitting elements electrically in series by connecting the electrode layers.
  • the first / second circuit layer thickly because the display device must fine pattern the first / second circuit layer, but the LED module forms a large gap between the light emitting elements or all the light emitting elements as shown in FIG. 8. If they are connected in parallel, there is no need to fine pattern the first half circuit layer.
  • the second circuit layer 54 may be formed by plating thickly, or the thick second circuit layer 54 may be formed. ) Can increase the heat dissipation performance of the light emitting element.
  • the angle of light emission can be narrowed by increasing the thickness of the first circuit layer 52.
  • the LED modules described above are manufactured by forming a circuit layer directly on a light emitting device without a LED package and a PCB for mounting the LED package differently from conventional LED modules, thereby simplifying the process and making it light and short.
  • 10A is a cross-sectional view after forming a light reflection layer on the sidewall of the light emitting device. After the good light emitting devices are bonded to the carrier panel 30 as shown in FIG. 5D, the insulating layer 3 (41) is shown as shown in FIG. The hyperreflective layer 42 is deposited and patterned. Here, the insulating layer 3 (41) serves to prevent electrical short-circuit when applying an electrically conductive reflective layer 42 such as Ag or AI.
  • the term sidewall mirror is used to collectively refer to the insulating layer 3 (41) and the reflective layer 42, or to collectively refer to the reflective layer having a multilayer structure of an insulating material.
  • the display apparatus may further include a sidewall mirror surrounding the side surface of the light emitting device as illustrated in FIG. 10B through the above-described processes.
  • the above-described LED modules may be formed by further including side wall mirrors surrounding the side surfaces of the light emitting device in the same manner.
  • a light emitting device having a first / second electrode layer formed on surfaces in one direction is further applied, and further includes an interlayer insulating layer.
  • the display device and the LED module may be formed using only the first and second circuit layer forming methods connected to each of the first and second electrode layers.
  • FIG. 11A to 14B show a process of forming an active matrix (AM) display device.
  • a thin film transistor (TFT) is used to form a structure for an electrical / optical test first.
  • a light emitting device (hereinafter referred to as a TFT light emitting device) is formed, and some embodiments are described below as a process of forming an AM display device using a good quality TFT light emitting device.
  • the AM display device of the present invention includes one TFT or one or more TFTs and one or more capacitors, which will be described based on a process of forming an AM display device including two TFTs and one capacitor (hereinafter, 2T1Q).
  • 2T1Q a process of forming an AM display device including two TFTs and one capacitor
  • TR including gate, source and drain regions, insulating film between gate and channel layers, TR, including source and drain
  • TR can be formed into various structures such as Coplanar, Staggered, Top Gate, and Bottom Gate, depending on the location of the components.
  • the drawings of the present invention show a TFT of a Bottom Gate Staggered structure.
  • the Bottom Gate Staggered structure does not limit the invention.
  • the channel layer material of TFT is a-Si, Poly-Si or Materials such as Indium Gallium Zinc Oxygen (IGZO) can be applied.
  • IGZO Indium Gallium Zinc Oxygen
  • FIG. 11A the process of forming two TFTs and one capacitor in each LED is described with the drawings up to llh. 11A, lib, and 11C are views after the gate circuit layer 61 is formed. As shown in 11a, the second electrode layer 24 and the buffer layer 60 are deposited on the second semiconductor layer 14 in the epi wafer state, and the gate circuit layer 61 is deposited and patterned.
  • Fig. 11A shows a cross-sectional view of A-A 'of Fig. Lib.
  • the two TRs to be formed are composed of a switching TFT (hereinafter referred to as T1) and a driving TFT (hereinafter referred to as T2) connected to the second electrode layer 24.
  • T1 and T2 gates are formed as the gate circuit layer 61, respectively.
  • Scan line l 61a and T2 gate circuit 61b are formed.
  • a capacitor will be formed including a portion of the T2 gate circuit 61b and a portion of the common electrode line la to be described later.
  • FIG. 11C which is a plan view of a region where a TFT LED assembly is to be formed in the future
  • the tip of the scan line l 61a described above is patterned in a pad shape, and a data line connection pad l to be connected to a data line 1 to be formed in the future.
  • the power connection circuit line ld 61d is connected to the common electrode line la to be formed later, and the end is patterned in the form of a pad.
  • the gate circuit layer 61 includes the scan line l 61a, the T2 gate circuit 61, the data line connection pad l 61c, and the power supply circuit line l61d.
  • the gate insulating layer 62 is deposited to form an insulating film of TR, and the channel layer 63 is deposited and patterned to form a T1 channel layer (not shown in the lid). And a channel layer 63 of T2, followed by deposition of an etch stop layer 64, and etching of the etch stop layer 64, the gate insulating layer 62 and the buffer layer 60 by etching. Expose the portions to be connected to the drain circuit layer.
  • the scanning line l A portion of 61a, a portion of the T2 gate circuit 61, a portion of the second electrode layer 24, a portion of the power connection circuit line l 61d and a portion of the data line connection pad l 61c are exposed.
  • the source / drain circuit layer 65 is deposited and patterned while connecting the exposed portions.
  • the LED is equipped with two TFTai, T2) and one capacitor C1.
  • the well-known etch back method may form a TFT without the etch stop layer 64.
  • FIG. Lie to llg are diagrams after the source / drain circuit layer 65 is formed.
  • FIG. Lie is a cross-sectional view of A-A 'of FIG. Ilf, and FIG. Ilf shows four LEDs separated by an imaginary line around the LED.
  • Fig. Llg is a plan view of a region where a TFT LED assembly will be formed in the future. Referring to these figures, the data line l 65a connected to one of the two exposed portions of the T1 channel layer 63a to the source / drain circuit layer 65 and the other portion of the T2 gate circuit 61 are exposed.
  • LED connecting line connecting the exposed part of the second electrode layer 24 and the common electrode line la (65b) connected to one of the two exposed portions of the T2 channel layer 63b and the connection line between the TFTs connecting the portion 65d, 65c and scan line pads 65e connected to the exposed portions of scan line l 61a are formed, and two conductive films are formed with portions of the common electrode line la 65b and the T2 gate circuit 61b, respectively, and are gate-insulated with a dielectric film.
  • Layer 62 and etch The stop layer 64 is disposed to form the capacitor C1. If no etch stop layer is applied, a dielectric film is formed in a portion of the gate insulating layer 62.
  • the data line l (65a) is also connected to the exposed portion of the data line connecting pad l (61c) described above, and the common electrode line la (65b) is also connected to the exposed portions of the power connection circuit line l (61d) described above. Connected.
  • the scan line l 61a is used.
  • the scanning line pad 65e connected to and formed on the outermost surface is connected to the T1 gate and the scanning line 2 to be formed later is connected to the circuit via the scanning line pad 65e.
  • pads connected to each of the common electrode line and the data line included in the source / drain circuit layer may be formed on the outermost surface to connect the circuit.
  • a portion of the first formed circuit layer of the gate circuit layer and the source / drain circuit layer may be patterned to be exposed, and the circuit may be directly connected without a pad formed on the outermost surface.
  • the interlayer insulating layer may further include an insulating layer between the gate circuit layer and the source / drain circuit layer according to the TFT structure.
  • Typical low-temperature Poly-Si TFT (not shown) is a-Si deposition, dehydrogenation, Excimer Laser Annealing and patterning to form a channel layer, gate insulation layer formation, gate circuit layer deposition and pattern, boron or phosphorus ion implantation, interlayer Top gate TFTs of Poly Si may be formed in LEDs by insulating layer deposition and pattern, source / drain circuit layer deposition and pattern. Since high temperature heat treatment from 400 to 600 degrees may be required depending on the type of channel layer, the second electrode layer of the TFT LED may be formed into a structure that can withstand the heat treatment.
  • the second electrode layer of the TFT LED is W for thermal stability. It may further include a diffusion barrier such as Ta, Ti, or the like.
  • 12A and FIG. 12B which are the bottom views of FIGS. 12A and 12A, the wafer-bonded epi wafer and the carrier substrate 20 on which the TR is formed according to the above-described method are removed, and the growth substrate 10 and the buffer epi layer 11 are removed.
  • the first semiconductor layer 12 is exposed, and then the epitaxial layer, the second electrode layer 24, and the buffer layer 60 are patterned to expose the bottom portion of the gate circuit layer 61.
  • the bottom portion of the gate circuit layer is exposed by etching to the gate insulating layer.
  • the TFT structure in which the source / drain circuit layer is formed first than the gate circuit layer is exposed.
  • the part may be the bottom part of a part of the source / drain circuit layer.
  • the insulating layer 4 (67) is coated and patterned while filling the space between the TFT LEDs to form the first semiconductor layer 12, the scan line l (61a) end pads, and the data line. A portion of the connection pads 1 1c and the end pads of the power connection circuit line 1 1 1d are exposed and the first electrode circuit layer is deposited and patterned.
  • the first electrode circuit layer 69 is connected to the common electrode line lb 69a connected to the first semiconductor layer 12 and the exposed portions of the above-described pads while a portion of the first semiconductor layer 12 is exposed to emit light. Probe pads (b, 69c, 69d) are patterned to form.
  • the common electrode line 113 (693) should be formed to include a material having excellent electrical characteristics with the first semiconductor layer.
  • the first electrode circuit layer 69 may be formed of materials which become ohmic contacts, such as / si.
  • the above-described 211 pixel circuit There may be various modifications depending on the structure or what type of semiconductor the first / second semiconductor layer is, as well as other types of pixel circuits other than 1 [.
  • the common electrode line serves as a power supply line instead of the common electrode line serving as the common electrode line temporary contact line, and the common electrode line 13 serves as a ground line. It may be a common electrode line.
  • pixel circuits such as 412, 2, or 1
  • the circuit configuration to be connected may vary. Therefore, the circuit connection of the above-described 211 pixel circuit should be understood as an example and is not limited to 1 pixel circuit formed by the circuit connection described above.
  • the gate circuit layer Scanning line 1 is formed following the gate, and a 1 £ 0 connection line and a data line 1 are formed as source / drain circuit layers, which are connected to any one of the source and drain regions of the channel layer, and are connected to the first semiconductor layer.
  • the common electrode line 1 serving as the ground is formed.
  • the source / drain circuit layer is formed of a source and drain region of the channel layer and a region other than the slow connection line connecting the second electrode layer.
  • a common electrode line 1 having a grounding role connected thereto may be formed, and a pixel circuit formed of one data line 1 connected to the third type first semiconductor layer may be provided.
  • the capacitor may have various circuit connections.
  • a capacitor may be formed by including a conductive film formed of a portion of the scan line, a conductive film formed from a portion of a separate circuit line, a conductive film formed from a portion of a channel layer, or a conductive film formed from a portion of a connection line.
  • Each pixel may have 111 pixel circuits.
  • any one of the source or drain regions of the second electrode layer and the channel layer is not indirectly connected by a connecting line as described above, but the portion of the source or drain region of the channel layer is exposed with a part of the second electrode layer exposed. It is also possible to form a channel layer by connecting one region directly to the second electrode layer.
  • the pixel circuits can be formed in various forms as described above, the present invention is not limited to one specific pixel circuit, and the circuit connection method is not limited to one particular one.
  • the probe pads at the end of the common electrode wire 1 69 ri and the probe pads of the other circuit lines (69, 690, 69 yama) were probed to conduct an electrical / optical test to select a good product.
  • the etch mask layer 81 is formed as shown in FIG. 126 to pattern the common electrode line 1 693 independently of each cord, and the insulating substrate 4 (67) and the carrier substrate 20 between the cords. All configurations except 2020/021301? 01/162018/055445 The elements are etched and singulated. Removing etch mask layer 81 after singulation to form display device A light emitting element is formed.
  • Fig. 12 which is a cross-sectional view of Fig. 13 ⁇ 4, the light emitting devices of good quality are moved to the carrier panel 30 through the laser transfer technique as described above, and bonded.
  • the four light emitting elements 202 are shown in the plan view after bonding the light emitting elements 202 to the carrier panel 30, the four light emitting elements 202 are shown.
  • the individual light emitting elements 202 are independent of each other by etching during singulation.
  • the patterned data line 1 pad (65 ribs), common electrode line 13 pads (65, scan line pads 65 and common electrode line comparison pads (69 li) are included.
  • data lines 1 (653) and common electrode lines 1 65 and 1 69 lines are patterned by singulation, and 1 line of data lines (65 lines and 13 pads of common electrode lines (65 ratio / 1 pad (69 lines), respectively).
  • 1 line of data lines 65 lines and 13 pads of common electrode lines (65 ratio / 1 pad (69 lines), respectively).
  • the following embodiments are described with the same name and with the same number.
  • 133 to 1413 illustrate a process of forming a display device with one or more light emitting devices 202 having one or more colors arranged horizontally on the carrier panel 30.
  • Scanning line 1 (61L), data line 1 (65L, common electrode line 13 (6513), and common electrode line 1 69L, which were included in the assembly 201, are individually patterned in each coded through singulation and each 1 light emitting element
  • the pixel circuit is independently provided at 202, and the circuit lines serving as the scan line, the common electrode line, and the data line are re-formed as circuit layers to be described later to connect the pixel circuits independently provided to each light emitting element.
  • Circuit lines such as scan lines, formed in the aggregate, are assigned a number 1 to each name, and circuit lines, such as scan lines, connecting pixel circuits formed independently of each light emitting element to each other, are distinguished from each other.
  • insulating layer 5 (58) is formed while filling the space between the light emitting elements 202, and is a cross-sectional view after the pattern by etching. Although not all exposed portions are shown in Fig. 133, insulating layer 5 58 is patterned while exposing portions of the data line 1 pad (65), the common electrode line pad (65) and the scan line pad (65).
  • the circuit layer 1 55 is connected to the exposed portions of the pads 653 and 63 ⁇ 4 65 in the pattern of the insulating layer 5 58.
  • Layer 1 (55) is a scan pad (65) through which scan line 1 (613 connected to 61 line), data line connection pad 2 (55 burr and future common electrode line 3 ⁇ 4) to be connected to data line 2 in the future, and power connection circuit line 2 to be connected.
  • a common electrode line connection pad 55 ⁇ wherein the ends of the scan line 2 553 and the power supply circuit line 2 55 are patterned in the form of pads, and the data line connection pad 2 (part of 55).
  • Silver exposed data line 1 pad (connected with 65L), common electrode line connecting pad (55 ⁇ is connected with common electrode line 13 pad (65 bur). Pads at the end of scan line 2 553, data line connecting pad 2 (55) The paddle at the end of the willow and power supply circuit line 2 (55 ⁇ ) is connected to the terminals to be formed in the future.
  • the interlayer insulating layer 70 is coated and patterned, and the circuit layer 2 56 is deposited and patterned.
  • FIG. 13 Referring to FIG. 13 ⁇ and FIG. 13 ⁇ 4, the interlayer insulating layer 70 is a data line connection pad 2 (55). ⁇ Power supply line 2 (55) and common electrode line 2020/021301? 01/162018/055445 Connection pads (patterned while exposing a portion of 55 yama, and by depositing and patterning circuit layer 2 (56) while connecting the exposed portions, data line 2 (56 li and common electrode lines 3 ⁇ 4) Where 56 is connected to the exposed portions of the data line connection pads 2 (53 ⁇ 4), and the common electrode line 3 ⁇ 4 (56 is connected to the power connection circuit line 2 55 []). It is formed by connecting the exposed parts of the pad (55 ⁇ ) to each other.
  • the protective layer 1 (82) is formed after the formation of the circuit layer 2 (56), and the carrier panel 30 is separated and bonded.
  • a display device is formed by exposing a portion of the end pad of the connecting circuit line 2 (550), depositing and patterning the circuit layer 3 (5 autumn), and applying the protective layer 2 (83).
  • the common electrode wires 2 57 ly connected to the pads and connected to the exposed ends of the pads and the terminals 5 connected to the exposed portions of the pads form 3, 570 and 57 ⁇ . Terminal formed at the end, scan line 2 (scan line terminal (5A) connected to exposed portions of 55-pad pads), data line connection Pad 2 (55 Willow connected with the exposed part of the data line terminal (57 ⁇ of the common electrode line connected to the exposed portion of the power line connection circuit 2 (550), the end pads 23 are two non-terminal (57 ⁇ .
  • the display device is formed by forming three circuit layers serving as a scan line, a data line, a power line, and a ground line including terminals in the light emitting device.
  • circuit lines and terminals such as scan lines are formed using circuit layers 1/2/3.
  • data line 2 can be formed first with circuit layer 1
  • scan line 2 and common electrode line 3 ⁇ 4 can be formed with circuit layer 2, and so on.
  • the above-described method for forming circuit lines and terminals should be understood as an example and not limited thereto.
  • the scan line 2, the common electrode line 2, and the data line 2 may be formed of two circuit layers. Also, because the insulating layer 5 and the light emitting elements formed while filling the space between the light emitting elements are interposed between the scan line 2 and the data line 2, the scan line 2 and the data line 2 can be formed without the interlayer insulating layer.
  • Two scan lines and two interlayer insulating layers may form scan lines 2 connected to the scan line 1 pads.
  • the scanning lines 2, the data lines 2 and the one or more common electrode lines 2 may be formed differently, and there may be various circuit connection methods.
  • a flexible or rigid display device may be formed according to the characteristics of the protective layer, or when all components are applied to transparent materials, a transparent display device may be formed.
  • the display apparatus may be formed in a structure in which light is emitted through the temporary surface.
  • the display device to which the light emitting device of 211 [1] mentioned above forms the common electrode line connected to the common electrode line ⁇ pad first, removes the carrier panel, and then joins the bonding layer. 1 is etched back to expose the data line 1 pad, the common electrode line pad, and the scan line pads, and to form the scan line 2, the data line 2 and the common electrode line 3 ⁇ 4 having terminals at the ends with two circuit layers and an interlayer insulating layer.
  • the display device may also be formed by further including the above-described sidewall mirror.
  • the insulating layer 5 formed while filling the space between the light emitting elements must be patterned while covering the sidewall reflective layer of the electrically conductive layer to prevent the electrical short circuit.
  • the display device described above Since the backplane is not applied, the light emitting direction can be freely made as described above, and a lighter and thinner display device can be used. Unlike the display device, the yield of the display device may be improved because the display device is formed of good quality luminous elements selected by the individual luminous unit including pixel circuits. In the case of a display device to which a backplane is applied, if a few or more pixel circuits of the millions of pixel circuits formed on the backplane are defective, the total cost of the backplane is poor. However, the loss cost of the pixel circuit is large. Since only the cost of the light emitting device is the cost of loss due to defects and the high cost of loss due to the defect is not needed, if the productivity of the transfer technology is secured, the manufacturing cost of the display device may be reduced.
  • the display devices described above have the same structure because a vertical light emitting device having the same light emitting area as the slow dik is applicable.
  • the light emission performance may be better in size, and the circuit lines connected to the first semiconductor layer and the second electrode layers connected to the second semiconductor layer may be disposed above and below, respectively, so that the circuit lines connected to the first semiconductor layer and the second semiconductor layers may be disposed above and below. It may be more advantageous to form circuit lines such as scan lines than to form all of the second electrode layers connected to the semiconductor layer on either the top or the bottom.
  • the display device may be formed by applying light emitting devices having circuit lines connected to the first semiconductor layer and second electrode layers connected to the second semiconductor layer to one side of the surface, and forming circuit lines such as scan lines. .
  • FIG. 15 are views showing display devices formed of an epitaxial layer having a first semiconductor layer further including an opaque first semiconductor layer.
  • an epitaxial layer grown on a growth substrate 10 is shown. 15 includes a buffer epi layer 11, an opaque first semiconductor layer 12, a transparent first semiconductor layer 12, an active layer 13, and a second semiconductor layer 14.
  • the epi layer 15 is also provided.
  • the silver may further include other epitaxial layers in addition to the epitaxial layers 11, 123, 13 ⁇ 4 13, 14, or may not include the buffer epitaxial layer 11.
  • the first electrode layer 22 is patterned and the opaque first semiconductor layer 12 is patterned so that light can be emitted.
  • FIG. 15 [shown after singulation]
  • the etch mask layer 81 is formed and the first electrode layer 22 is patterned into a final shape and singulated in the manner described above.
  • a portion of the opaque first semiconductor layer 12 may be exposed, and the exposed portion may be removed by etching.
  • a display device and a display device may be formed by the above-described methods with light-emitting elements including an opaque first semiconductor layer 12li in a structure capable of emitting light.
  • the module may further include an opaque first semiconductor layer patterned in a structure capable of emitting light.
  • the red, green, and blue good quality light emitting elements can be moved and bonded to the carrier panel, or only one color good quality light emitting elements can be moved and bonded to the carrier panel to form the above-mentioned display devices of natural or monochromatic colors.
  • the display device in which one color good light emitting elements are horizontally arranged or the various color good light emitting elements can be combined to form the above-described display devices that are horizontally arranged.
  • lines 19 illustrate the process of forming the stacked display devices.
  • FIGS. 163 to 16 illustrate a stacked display device in which three luminous light emitting device assemblies are formed of three layers of red, green, and blue, respectively.
  • FIG. 163 is a protective layer 2 (83) described with reference to FIG. Before the process) to form a protective layer 1 (82)
  • the light emitting device assembly 302, which is a light emitting device assembly, is shown, and FIG. 1613 proceeds to the process of forming the circuit layer 2 56 described with reference to FIG. Layer 2 and layer 3, which are light emitting device assemblies in which layer 3 is not formed
  • a light emitting device assembly 303 is shown, where two and three layers.
  • the second electrode layer 24 of the light emitting device assembly is formed by forming a transparent material or by patterning (not shown) the opaque material into a structure in which light can be emitted.
  • Light emitting device assembly 302 and two layers The light emitting device assembly 303 is laminated by laminating using a 1/2 layer bonding layer 34. Referring to FIG. 16, the carrier panel 30 of the two-layer light emitting device assembly 303 is separated from the above-described method.
  • a protective layer 2 (83) is formed, wherein the 1 / 2-layer junction layer 34, the 2 / 3-layer junction layer 35, and the protective layer 2 (83) are terminals of circuit lines included in the light emitting device assembly of each layer. It is formed by exposing them.
  • a light emitting device assembly is laminated with each layer, and a laminated display device is formed including a 1 / 2-layer bonding layer, a 2 / 3-layer bonding layer, a protective layer 1, and a protective layer 2.
  • the bonding layer 1 (32) can also be left, with the etch back exposed, without removing the bonding layer 1 (32) completely.
  • Two-color light emitting device assembly in which the light emitting devices are arranged horizontally as one layer, Monochromatic formed with light emitting element It is also possible to form a two-layer stacked display device having the light emitting element assembly as another layer.
  • the second electrode layer of the light emitting device assembly is formed of a structure or a material capable of emitting light
  • the protective layer 1 82 is formed of a transparent material
  • the laminated display device formed of three layers 2020/021301? 01/162018/055445
  • the common electrode line 11 ⁇ (693) of the three-layer 1 LED light emitting device assembly has a light reflection characteristic and covers the first semiconductor layer with the largest area, the light may be emitted downward, and the multilayer display device is formed of two layers.
  • the light emitting device assembly may have a light reflection characteristic and may emit light downward, including a common electrode line (69L) formed to cover the first semiconductor layer with the largest area possible.
  • the transparent material may be transparent. It can also be formed as a display device.
  • the aggregates may be stacked to form a display device. It is formed by changing the shape of the probe pad described above to a terminal form that can be connected to the drive 1 Assembly 200 or The aggregate 201 can be stacked to form a stacked display device to be described below.
  • the aggregate may be used as a meaning including a carrier substrate, or as a mean de-assembly which collectively refers to all components except the carrier substrate and the detachable bonding layer.
  • Figure 173 the Figure 17 wetted red, green and blue 1A and 3B illustrate a process of forming a stacked display device having three layers of aggregates.
  • Section line, FIG. 17 These are views shown along the section line.
  • FIG. 1 and 3 which is a plan view after forming the source / drain circuit layer 65 described with reference to FIG. 1 and FIG. 1, the data line 1 653 and the common electrode line 13 (65) without including the scan line pad. ⁇ , the slow connection (65 The source / drain circuit layer 65 is formed including the connecting line 65.
  • FIG. 17 Viewed along other section lines FIG. 17 (1 described with reference to FIG. 120) It is 1 of 12 even if we reproduced assembly Unlike the aggregate, it shows an insulation layer 4 (1 layer, 2 layers, 3 layers formed by patterning with 6 autumn etchbacks) and 1 layered assembly.
  • the insulation layer 4 (coating 6 valents and patterning with etchback is as flat as possible. Minimizing the height difference between (67) and Ponddi may be more advantageous for bonding the layers, but this does not necessarily mean that the pattern must be patterned with an etch back, where 2 layers / 3 layers 1 The assembly is on the first floor.
  • the second electrode layer 24 is formed of a transparent material or formed by patterning (not shown) an opaque material into a structure capable of emitting light, and using a source / drain circuit layer 65 All the terminals to be connected are formed on the surface where the source / drain circuit layer 65 is formed and the common electrode line 11 ⁇ 693 connected to the first semiconductor layer 12 is a common electrode line formed as part of the source / drain circuit layer 65. It is connected to the terminal.
  • the aggregates are laminated by laminating each common electrode line 1 693, facing each other using a 1/2 layer bonding layer 34.
  • the device is formed.
  • one-layer and two-layer carrier substrates containing one die assembly are laminated by wafer bonding, two carrier substrates and a detachable bonding layer are removed, and three layers containing one die assemblies.
  • a carrier substrate of wafer bonding and lamination, or one layer The first floor of the good of the collection
  • Two layers of good products cut into NDYD aggregates 1 Remove the carrier substrate and the detachable bonding layer of the aggregate, Of good products cut on assemblies
  • Aggregates may be stacked one by one.
  • 1st floor / 2nd floor / 3rd floor Display devices formed by stacking aggregates are cut one by one.
  • Each layer in the above-described stacked display device Each of the assembly and the light emitting device assembly There may be various variations depending on whether the pixel circuit is composed of capacitors, the structure of 1 or the shape of each of the first and second semiconductor layers.
  • FIG. 19 is a diagram illustrating a process of forming a stacked display device.
  • the probe pads of the aggregate are formed in the form of terminals that can be connected with the driver 1 [to form the red, green, and blue slow complexes, respectively, and the two- and three-layer aggregates are formed of a transparent material or emit light of an opaque material.
  • the first electrode layer 22 may be formed on the surface on which the second electrode layer 24 is formed by using the pattern (the unetched second electrode layer 24). 24) are connected to the first electrode layer terminals formed in part.
  • the aggregates are stacked in the above-described manner and the protective layer 2 83 is applied to form a stacked display device.
  • the carrier substrate 20 may be a protective layer, in which case the epitaxial wafer and the carrier are applied by applying the bonding layer 25 instead of the detachable bonding layer.
  • the substrate 20 is wafer bonded.
  • the carrier substrate and the detachable bonding layer of the one- or three-layer Ned assembly may be removed and a protective layer may be formed separately.
  • the bonding layer 25 and the carrier substrate 20 of the aggregate may mean a protective layer.
  • the light emission direction has been described in the upward direction in FIGS.
  • the second electrode layer is formed of a structure or material capable of emitting light
  • the carrier substrate 20 and the bonding layer 25 are formed of a transparent material, and three layers
  • the second electrode layer of the aggregate is formed to cover the second semiconductor layer with the largest area with the light reflecting property, the light may be emitted downward.
  • the transparent display device is formed. You may.
  • the line 19 is a view showing a stacked display device in which three light emitting device assemblies of red, green, and blue are formed in three layers.
  • the protective layer 2 in the display device described with reference to FIG. 83, a light emitting device assembly comprising a protective layer 1 (82) in a state before forming 83). 2020/021301? 01/162018/055445 A light emitting device assembly is prepared.
  • the carrier panel 30 is included in the state before forming the protective layer 1 (82) in FIG.
  • a two- and three-layer light emitting device assembly, which is not formed light emitting device assembly, is prepared.
  • the second electrode layer 24 and the second circuit layer 54 of the two- and three-layer light emitting device assembly are formed of a transparent material, or A pattern (not shown) is formed in a structure through which light can be transmitted.
  • a pattern (not shown) is formed in a structure through which light can be transmitted.
  • FIG. 19 and the line 19 a single layer light emitting device assembly and a two layer light emitting device assembly are laminated in the above-described manner, and a two layer light emitting device assembly is formed.
  • a first circuit layer comprising a first electrode connection circuit layer 52L connected to the exposed first electrode layer 22 by removing the carrier panel 30, the separation layer 31, and the bonding layer 1 (32) of FIG. Formed as described with reference to line 6, stacked three-layer light emitting device assembly in the same way
  • the first electrode connection circuit layer 52 including the first electrode connection circuit layer of the optical device assembly is formed and the protective layer 2 83 is coated to form a stacked display device.
  • a laminated display device is formed by stacking each of the light emitting device assemblies of red, green, and blue in each layer, including a 1 / 2-layer bonding layer, a 2 / 3-layer bonding layer, a protective layer 1, and a protective layer 2.
  • the two-color and monochromatic light emitting device assemblies are stacked and stacked. You can also configure the device.
  • the direction of light emission is formed by forming the second electrode layer and the second circuit layer of the one-layer light emitting device assembly with a transparent material, or a pattern of the structure that can transmit light, and the protective layer 1 is formed of a transparent material
  • the first electrode layer of the three-layer light emitting device assembly has a light reflecting characteristic and covers the first semiconductor layer with the largest area possible, the light may be emitted downward, or in two layers.
  • the two-layer light emitting device assembly may include a first electrode layer formed to cover the first semiconductor layer in the widest area while having the light reflecting property, and may emit light downward. If they are formed of a transparent material, they may be formed of a transparent display device.
  • the term 'light emitting device assembly' refers to all the components of each layer during the process of forming the stacked display device after the light emitting devices are horizontally disposed on the carrier panel, or after the stacked display device is formed, the protective layer 1, the protective layer. It may be used to collectively refer to all of the components of each layer except the 2, 1/2 layer and 2/3 layer bonding layers.
  • the stacked display devices described above may also form a display device further including a side wall mirror.
  • the above-described display devices and The same size for the modules Alternatively, although light emitting devices are arranged, horizontally stacked or stacked by combining various sizes of slow or light emitting devices.
  • the light emitting elements may be vertically aligned and stacked, but may be spaced apart from each other.
  • the transfer technology requires a high productivity transfer technology capable of transferring even one good light emitting device between poor light emitting elements or light emitting elements in other wavelength bands.
  • roll transfer technology is difficult to transfer light emitting elements one by one.
  • the transfer technology transfers light emitting devices one by one, and the productivity is known to be too low. Therefore, the transfer speed is faster than the roll transfer and transfer technologies, and a laser capable of transferring multiple light emitting devices together while also transferring one by one.
  • the transfer technique is preferable, and like other transfer techniques, the laser transfer technique also needs to improve positional accuracy after transfer.
  • the mounting grooves formed in the receiving substrate must be larger than the light emitting elements due to the process tolerances, they may not be very helpful for the position precision of several micrometers or less required in the microNDE display device, and a light emitting element having a few micrometers thickness may be desired. If the wall of the mounting groove is inclined to be seated and the mounting groove is deepened, the gap between the light emitting elements may be increased, and the difficulty of coating and patterning process may be increased. In addition, there is a risk that the light emitting element may not be well seated in the seating groove and may span the seating groove.
  • Laser transfer technology allows devices to be transferred and don't rotate while moving on the donor substrate because the device to be transferred to vapor pressure drops to the receiving substrate without holding the device. Therefore, the distance (movement distance) between the donor substrate and the receiving substrate can be narrowed so that the light emitting element can rotate and tilt during the movement and reach the receiving substrate before the positional change becomes large while minimizing the rotation and tilt during the movement. It can have a high precision.
  • the moving distance of the light emitting device depends on the thickness of the light emitting device. Since the light emitting devices of the present invention can be formed to a thickness of several micrometers, the distance between the donor substrate and the receiving substrate may be sufficiently small.
  • Fig. 2 is a cross-sectional view showing the laser transfer as shown along the section line of Fig. 2A3, and Fig. 2A3 and Fig. 20 are bottom views of the carrier substrate 20 including the light emitting element 90.
  • the singulation is performed while forming the guide wall 92 between the light emitting elements 90 in the above singulation.
  • a window layer 91 through which the laser is not transmitted is deposited, and a pattern is formed such that a region (hereinafter, a transmission region) through which the laser beam 93 is transmitted is formed.
  • the guide wall 92, the window layer 91, and the light emitting element are formed.
  • the laser is irradiated through the formed transmission area to move the light emitting devices of good quality to be bonded to the carrier panel 30.
  • the moving distance of the light emitting device which is the distance from the light emitting device of the carrier substrate 20, which is a donor substrate, to the bonding layer 1 32 coated on the carrier panel 30, which is a receiving substrate
  • the transfer light emitting device on the light emitting device 90 () and the carrier substrate 20 (it should be larger than the thickness of the detachable bonding layer 25 remaining after laser irradiation with the light emitting device so as not to come into contact with each other, and the light emitting device during movement)
  • the light emitting element may rotate or incline during the movement to affect the positional accuracy because it is blown away from the carrier substrate 20 and moved to the carrier panel 30 to be bonded, as shown in (9a3).
  • the guide wall 92 is formed between the light emitting elements so that rotation and tilting that may occur during movement are limited to the inside of the guide wall 92.
  • the guide wall 92 When the guide walls 92 are formed crosswise between the corners of the light emitting device 90 as shown in FIG. 2A, the guide wall 92 is rotated and tilted while minimizing a portion which is in contact with the light emitting device 90 during movement. ) Can be limited internally. However, we do not intend to limit the invention to the information wall in the form of a cross.
  • the guide wall 92 is the detachable bonding layer 25, the insulating layer 1 or the insulating layer 4, and the light emitting element described above. A portion of the electrode layer or circuit lines that pass between them may be included. However, the guide wall 92 may be formed separately by coating and patterning the polymer while charging between the light emitting elements after singulation.
  • the window layer 91 serves to block the laser beam from irradiating the guide wall 92 due to the process deviation and the size of the laser beam irradiated to the detachable bonding layer 25. 91 serves as a limitation to the transmissive region formed by patterning.
  • the transmissive area does not necessarily need to be formed between the guide wall and the light emitting element, and only covers the guide wall. When the edge of the transmissive area is positioned inside the light emitting element, it can be separated.
  • the portion of the detachable bonding layer may also fall off the unradiated portion of the laser substrate due to the vapor pressure generated by the laser irradiation, and the light emitting device may fall off the carrier substrate.
  • the uniform energy can be irradiated to the entire surface irradiated to the detachable bonding layer on the window layer.
  • the window layer can make laser beam management easier.

Abstract

LED 디스플레이 장치는 제1, 제2 반도체층 및 활성층(12, 14, 13)을 포함하는 LED들, 제2 반도체층(14)과 연결된 제2 전극층(24), 제2 전극층(24) 상에 형성된 버퍼층(60), 버퍼층(60) 상에 하나의 TFT 또는 하나 이상의 TFT와 하나 이상의 캐패시터가 형성되며, 주사선 1(61a)들, 데이터선 1(65a)들, 하나 이상의 공통 전극선 1(69a) 및 각 LED들 사이 공간을 충전하면서 형성된 절연층 4을 포함하여 각 LED에 픽셀회로가 구비된 TFT LED 집합체를 형성하고, TFT LED 양품들을 선별하고, 싱귤레이션으로 상기 절연층 4는 제거되면서 독립된 픽셀회로를 포함하는 TFT 발광소자를 형성하고, 한가지 색 이상의 양품의 상기 TFT 발광소자들이 이동하여 수평 배치되며, 상기 수평 배치된 TFT 발광소자들 사이 공간을 충전하면서 형성된 절연층 5(58), 주사선 1(61a)들과 연결된 주사선 2(55a)들, 데이터선 1(65a)들과 연결된 테이터선 2(56a)들, 하나 이상의 공통 전극선 1(69a)과 연결된 하나 이상의 공통 전극선 2(57a) 및 상하면에 형성된 보호층들(82, 83)을 포함한다.

Description

2020/021301 ?01/162018/055445
匕드디디스플레이장치, 모듈및레이저를이용한느드디전사방법
［기술분야］
본 발명은느드디（니 † ［ 대 이 이 디스플레이 장치, 조명 등의 발광장치에 적용될 수 있는느드디 모듈및이를제조하는데적용될수있는레이저를이용한 1£0전사방법에관한것이다.
［배경기술］
마이크로（ 0） 느드디 디스플레이 장치가 종래의 액정 및 01드디 디스플레이 장치에 비해 우수한 성능을가질수있는것으로알려지면서 많은연구가진행되고있는데,느드디디스플레이장치는느드디들을 백플레인
Figure imgf000003_0001
실장하는방법으로개발되고있다.
匕드디의 어느 한 전극층과 백플레인의 화소전극을 솔더링하여 느드디들이 백플레인에 실장되는 경우 상기 전극층과 화소전극에 수 마이크로 미터 두께의 솔더링층이 포함될 수도 있다. 그래서 상기 전극층은 오믹 컨택（01117北 〔이 3 ）층과 솔더링층이 포함되고, 화소전극도 솔더링층이 더 포함된다. 또한,솔더링층때문에상기 전극층과화소전극을통해 빛이 방출될수없기 때문에 빛방출방향에 대한 설계자유도가떨어지고백플레인으로인해 디스플레이장치의두께를더 낮추기에 어려움이 있다. 점착성 롤 이 I） 및 스템프（ 터미여 전사 기술을 적용하는 경우 백플레인에 느드디들을 접합하기 위해 백플레인에 접합층이 필요할수도 있고, 접합층이 차지하는공간 및 느드디들을회로 연결하기 위한공간 때문에 픽셀 밀도가떨어질수도 있고,또한수직형 발광소자의 어느한전극층은느드디와접합층사이에 위치해가려지기 때문에성능이우수하다고알려진수직형 발광소자로느드디디스플레이장치를형성하기 곤란할수도있다.
종래의 전형적인 1 디모듈（1 001니16）은에피웨이퍼로 1 디패키지
Figure imgf000003_0002
적용될 1 디집（ 비여을 형성하고, 집을조립하여 형성된
Figure imgf000003_0003
패키지,
Figure imgf000003_0004
패키지들을 인쇄회로기판（이하ᄄ¾에 실장하여 匕드디모듈이제조되기 때문에아주복잡한과정을거치고경박단소가곤란하다.
匕드디를 백플레인또는기판에 접합하는전사기술은 1£0수율문제로 인해 적용되고,또한적,녹 및 청색 匕드디들을조합하여 백플레인 또는기판에 배치하기 위해 필요할수도 있다.
Figure imgf000003_0005
전사기술은높은 위치 정밀도가 요구되는데, 레이저를 이용한 전사 기술은 다른 전사 기술에 비해 높은 생산성을 가지지만다른전사기술과마찬가지로위치정밀도에 대한성능향상이필요할수도있다.
［발명의개새
백플레인 또는 단를 적용하기 때문에 발생하는 상술한 문제점들을 해결하기 위해 본 발명은 백플레인 없이 제조되는
Figure imgf000003_0006
디스플레이 장치, 패키지와 단 없이 제조되는
Figure imgf000003_0007
모듈과 그 디스플레이 장치와 느드디 모듈 제조에 적용될 수 있는 전사 방법으로 발광소자 이동 중 회전 및 기울어짐을최소화할수있는레이저전사방법을제공한다. 2020/021301 ?01/162018/055445 본 발명의 일 실시예에 따른 디스플레이 장치는 제 1 반도체층, 제 2 반도체층 및 상기 반도체층들 사이에 배치된 활성층을포함하는복수개의 匕드디들,상기 匕드디들사이 공간을충전하면서 형성된 절연층 1과상기 제 1 및 제 2 반도체층각각과 연결된 제 1 및제 2 전극층을 포함하여 느드디 집합체를형성하고, 상기 집합체에 대해 전기/광학시험을 하여 느드디 양품들을 선별하고, 싱귤레이션으로 상기 절연층 1이제거되며상기제 1및제 2전극층중어느하나또는둘다패턴되어상기각匕드디에독립되게형성된 제 1 및 제 2 전극층과 상기 제 1, 제 2 반도체층 및 활성층이 포함된 발광소자를 형성하고, 한가지 색 이상의양품의상기 발광소자들을이동하여 수평 배치된 발광소자들,상기수평 배치된 발광소자들사이 공간을 충전하면서 형성된 절연층 2, 상기 각 발광소자에 포함된 상기 제 1 및 제 2 전극층 각각을 연결하며, 상기 수평 배치된 발광소자들과절연층 2을사이에 두고서로교차하며, 터미널을포함하며, 나열되게 패턴된 제 1 및 제 2 회로층 및 상기 터미널들을 노출시키면서 최외곽 상하면 각각에 형성된 보호층들을포함한다.
본 발명의 또 다른실시예에 따른 디스플레이 장치는상기 수평 배치된 발광소자들,상기 절연층 2, 상기제 1및제 2회로층을포함하는적,녹,청색각각의 발광소자집합체가적층되며,상기적,녹및 청색 발광소자집합체 중 어느한가지 색의 1층 발광소자집합체와다른한가지 색의 2층 발광소자 집합체를 접합하는 1/2층 접합층 및 나머지 색의 3층 발광소자 집합체와상기 2층 발광소자집합체를접합하는 2/3층접합층을더포함한다.
본 발명의 또 다른실시예에 따른 디스플레이 장치는상기 수평 배치된 발광소자들,상기 절연층 2, 상기 제 1 및제 2회로층을포함하는적,녹 및청색 중어느두가지 색의 이원색 발광소자집합체와 나머지 한가지 색의 단색 발광소자 집합체가적층되며, 상기 이원색 발광소자 집합체와상기 단색 발광소자집합체를접합하는 1/2층접합층을더포함한다.
본발명의또다른실시예에따른디스플레이장치는제 1반도체층,제 2반도체층및상기 반도체층들 사이에 배치된 활성층을포함하는복수개의 匕드디들,상기 匕드디들사이 공간을충전하면서 형성된 절연층 1과상기 제 1 및제 2 반도체층각각과연결되며,상기 匕드디들과절연층 1을사이에 두고서로교차하며, 터미널을포함하며, 나열되게패턴된 제 1 및제 2전극층을포함하는적,녹 및청색 각각의 느드디집합체, 적,녹 및청색 각각의
Figure imgf000004_0001
집합체 중 어느한가지
Figure imgf000004_0002
집합체와다른한가지 색의 2층 느드디집합체를접합하는 1/2층접합층, 나머지 색의 3층
Figure imgf000004_0003
집합체와상기 2층
Figure imgf000004_0004
집합체를접합하는
2/3층접합층및상기 터미널들을노출하면서최외곽상하면각각에형성된보호층들을포함한다.
본발명의또다른실시예에따른디스플레이장치는제 1반도체층,제 2반도체층및상기 반도체층들 사이에 배치된 활성층을포함하는복수개의 匕드디들,상기 각느드디의 제 2 반도체층과연결된 제 2 전극층, 상기 제 2 전극층상에 형성된 버퍼층,상기 각匕드디의 버퍼층상에 하나의
Figure imgf000004_0006
이상의
Figure imgf000004_0005
하나 이상의 캐패시터가 형성되며, 복수개의 주사선 1들, 복수개의 데이터선 1들, 하나 이상의 공통 전극선 1 및 상기 각 느드디들 사이 공간을 충전하면서 형성된 절연층 4을 포함하여 상기 각 느드디에 픽셀회로가구비된
Figure imgf000004_0007
집합체를형성하고,상기 집합체에 대해전기/광학시험을하여ᅲ1 2020/021301 ?01/162018/055445 匕드디양품들을선별하고, 싱귤레이션으로상기 절연층 4는제거되며 상기 주사선 1들, 데이터선 1들 및 하나 이상의 공통 전극선 1이 상기 각匕드디에 독립되게 패턴되어 1ᅲ 발광소자를 형성하고, 한가지 색 이상의 양품의 상기 ᅲ 발광소자들을 이동하여 수평 배치된
Figure imgf000005_0001
발광소자들, 상기 수평 배치된 발광소자들사이공간을충전하면서형성된절연층 5 상기 수평 배치된각 1ᅲ발광소자에포함된상기 주사선 1들과연결된 복수개의 주사선 2들,상기 수평 배치된 각 1ᅲ발광소자에 포함된 상기 데이터선 1들과 연결된 복수개의 테이터선 2들, 상기 수평 배치된 각 1ᅲ 발광소자에 포함된 상기 하나 이상의 공통전극선 1과연결된 하나이상의 공통전극선 2 및상기 주사선 2들, 데이터선 2들 및하나이상의 공통전극선 2의 각선은 터미널을포함하며,서로절연되면서 상기 주사선 2들과데이터선 2들이 서로 교차되며,상기 터미널들을노출하면서최외곽상하면각각에형성된보호층들을포함한다.
본 발명의 또 다른실시예에 따른상기 수평 배치된
Figure imgf000005_0002
발광소자들,상기 절연층 5 상기 복수개의 주사선 2들,상기 복수개의 테이터선 2들 및상기 하나이상의공통전극선 2를포함하는적,녹 및청색 각각의 발광소자 집합체가 적층되며, 적, 녹 및 청색 각각의 상기
Figure imgf000005_0003
발광소자 집합체 중 어느 한가지 색의 1층
Figure imgf000005_0004
발광소자집합체와다른한가지 색의 2층
Figure imgf000005_0005
발광소자집합체를접합하는 1/2층 접합층 및 나머지 색의 3층
Figure imgf000005_0006
발광소자 집합체와상기 2층
Figure imgf000005_0007
발광소자 집합체를 접합하는 2/3층 접합층을더포함한다.
본발명의또다른실시예에 따른 디스플레이장치는상기 수평 배치된
Figure imgf000005_0008
발광소자들,상기 절연층 5, 상기 복수개의 주사선 2들, 상기 복수개의 테이터선 2들 및 상기 하나 이상의 공통 전극선 2를 포함하는적,녹 및청색 중 어느두가지 색의 이원색
Figure imgf000005_0009
발광소자집합체와나머지 한가지 색의 단색
Figure imgf000005_0010
, 발광소자집합체와상기 단색
Figure imgf000005_0011
발광소자집합체을 접합하는 1/2층접합층을더포함한다.
본발명의또다른실시예에따른디스플레이장치는제 1반도체층,제 2반도체층및상기 반도체층들 사이에 배치된 활성층을포함하는복수개의 匕드디들,상기 각느드디의 제 2 반도체층과연결된 제 2 전극층, 상기 제 2 전극층상에 형성된 버퍼층,상기 각匕드디의 버퍼층상에 하나의
Figure imgf000005_0013
이상의
Figure imgf000005_0012
하나 이상의 캐패시터가 형성되며, 복수개의 주사선 1들, 복수개의 데이터선 1들, 하나 이상의 공통 전극선 1 및 상기 각 匕드디들 사이 공간을 충전하면서 형성된 절연층 4을 포함하여 상기 각 匕드디에 픽셀회로가구비된 적, 녹 및 청색 각각의
Figure imgf000005_0014
느드디 집합체, 상기 각주사선 1, 각 데이터선 1 및 하나 이상의공통전극선 1은터미널을포함하며,적,녹 및청색각각의상기
Figure imgf000005_0015
느드디집합체중어느한가지 색의 1층 집합체와 다른 한가지 색의 2층
Figure imgf000005_0016
집합체를 접합하는 1/2층 접합층, 나머지 색의 3층 집합체와상기 2층
Figure imgf000005_0017
집합체를 접합하는 2/3층 접합층 및 상기 터미널들을 노출하면서최외곽상하면각각에형성된보호층들을포함한다.
상술한 발광소자로 형성된 각 디스플레이 장치는 주사선 2들이 형성된 층과 데이터선 2들이 형성된 층 사이에 배치된 층간절연층을 더 포함할수도 있다. 또한, 상술한각 디스플레이 장치는 각 匕드디의측면을둘러싸는측벽 미러를더포함할수도있다. 2020/021301 ?01/162018/055445 본 발명은 도너 기판에 분리 가능 접합층을 포함해 형성된 발광소자들 사이에 안내벽을 형성하고, 분리 가능접합층에 레이저 빔을조사하여 발광소자가이동될 때 안내벽은 발광소자가이동중에 회전 및기울어짐을제한하는역할을하면서 접수기판에 발광소자를전사하는레이저 전사방법을제공한다. 또한, 상기 안내벽을 가리며, 레이저 빔이 투과되는 투과 영역이 패턴되면서 상기 도너 기판에 형성된 윈도우층을 더 포함하여 상기 투과영역을통해 레이저 빔이 분리 가능접합층에 조사되는레이저 전사 방법을제공한다.
본 발명의 일 실시예에 따른 느드디 모듈은 제 1 반도체층, 제 2 반도체층 및 상기 반도체층들 사이에 배치된 활성층을 포함하는 복수개의 느드디들, 상기 느드디들 사이 공간을 충전하면서 형성된 절연층 1 및 상기 제 1 및제 2 반도체층각각과연결된 제 1 및제 2 전극층을포함하여 느드디집합체를형성하고,상기 집합체에 대해 전기/광학시험을 하여 느드디 양품들을 선별하고, 싱귤레이션으로 상기 절연층 1이 제거되며상기제 1및제 2전극층중어느하나또는둘다패턴되어상기각느드디에독립되게형성된제 1 및 제 2 전극층과상기 제 1, 제 2 반도체층 및활성층이 포함된 발광소자를 형성하고, 한가지 색 이상의 양품의상기 발광소자들을이동하여 수평 배치된 발광소자들,상기 수평 배치된 발광소자들사이공간을 충전하면서형성된절연층 2,상기각발광소자에포함된상기제 1및제 2전극층각각을연결하며,상기 수평 배치된 발광소자들은 전기적으로 직렬 연결, 병렬 연결 또는 직렬과 병렬이 조합된 연결이 되며, 터미널을 포함하는 제 1 및 제 2 회로층, 및 상기 터미널들을 노출시키면서 상하면 각각에 형성된 보호층들을포함한다.
본 발명의 또 다른 실시예에 따른 느드디 모듈은 제 1 반도체층, 제 2 반도체층 및 상기 반도체층들 사이에배치된활성층을포함하는복수개의
Figure imgf000006_0001
상기느드디들사이공간을충전하면서형성된절연층 1 및상기제 1및제 2반도체층각각과연결된제 1및제 2전극층을포함하여느드디집합체를형성하고,상기 匕드디 집합체에 대해 전기/광학시험을 하여 느드디 양품들을 선별하고, 싱귤레이션으로 상기 절연층 1이 제거되며 상기 제 1 및 제 2 전극층 중 최소 어느 하나 또는 둘 다 패턴되어 상기 각 느드디에 독립되게 형성된 제 1 및제 2전극층과상기 제 1,제 2 반도체층 및활성층이 포함된 발광소자를형성하고,한가지 색 또는 두가지 색의 양품 발광소자들을 이동하여 수평 배치된 발광소자들, 상기 수평 배치된 발광소자들 사이 공간을 충전하면서 형성된 절연층 2, 상기 각 발광소자에 포함된 상기 제 1 및 제 2 전극층각각을연결하며,상기 수평 배치된 발광소자들은전기적으로직렬 연결, 병렬 연결또는직렬과 병렬이 조합된 연결이 되며, 터미널을포함하는 제 1 및 제 2 회로층, 및상기 터미널들을 노출시키면서 빛이 방출되는면에형성된형광체층과반대면에형성된보호층을포함한다.
상술한각느드디모듈은각느드디의측면을둘러싸는측벽미러를더포함할수도있다.
본발명의 디스플레이장치들은백플레인이 필요없기 때문에 가볍고얇은두께가가능하며, 빛방출 방향에 대한제약이 없는특징을가지며,또한 크기와발광면적크기가동일한수직형 발광소자들로 디스플레이장치들이형성될수있는특징을가진다.발광소자들에 바로회로층을형성하여제조되는본 발명의 모듈들은
Figure imgf000006_0002
패키지 및 필요없기 때문에 공정을 간소화할 수 있고 경박단소화가 2020/021301 ?01/162018/055445 가능하다. 느드디 디스플레이 장치 및 1£0 모듈 제조에 적용될 수 있는 본 발명의 레이저 전사 방법은 발광소자들사이에형성된안내벽으로발광소자가이동중에회전 및기울어짐을최소화할수있다.
［도면의간단한설명］
본발명의 바람직한실시예들을설명하기위해참조된도면들로;
도 1은에피웨이퍼의 단면도,
Figure imgf000007_0001
집합체형성과정을보여주는도면들,
도 와도 413는일실시예에따른발광소자를형성하기위한싱귤레이션과정을보여주는단면도들, 도 53에서도 5†까지는발광소자들을이동하여캐리어판넬에접합하는과정을보여주는단면도들 도 63에서도 7까지는 디스플레이장치형성과정을보여주는도면들,
도 8에서도 %까지는 1 디모듈에대한단면도들,
도 103및도 1아3측벽미러를더포함하는디스플레이장치형성과정을보여주는단면도들,
Figure imgf000007_0002
보여주는도면들, 도 153에서도 15근까지는불투명제 1반도체층이 더포함된 디스플레이장치형성과정의 단면도들, 도 1的에서도 19선까지는적층형 디스플레이장치들을형성하는과정을보여주는도면들및 도 203에서도 20〔까지는레이저전사방법을보여주는도면들이다. ［발명의실시를위한최선의형태］
첨부 도면들을 참조하여 본 발명의 바람직한 실시 예들이 설명된다. 그 도면들은 과장하거나 간략화하여 도시한것들로각구성요소의실제크기 및두께와일치하지 않고,또한각구성요소의모양 및형태는변형가능한것으로이해되어야한다.
본 발명에서 제 1, 제 2의 용어 및 어떤 구성요소의 명칭에 번호가함께 부여된 것은 한정적 의미가 아니라구성요소들을구분할목적으로사용되고 단수의 용어는복수의 의미를포함할수도 있다. 이에 이들 용어들로 본 발명을 한정하지 않는다. 또한, 명시된 수치들은 전형적인 값을 의미하는 것으로 그 수치로본발명을한정하지않는다.
본 발명의 각구성요소는 하나의 물질, 여러 물질이 혼합된 물질 또는 화합물로 형성된 하나의 층 또는 다중층일수도 있다.또한,어떤구성요소에 대해물질이 명시된 경우라할지라도그물질로만본 발명을한정하지 않으며 명시된물질외에유사한다른물질이적용될수도있다.
본 발명에서 어떤 구성요소가 어떤 다른 구성요소에 성장/형성/증착/코팅/도포/본딩/접합된다등의 의미로설명될 때 또 다른구성요소 없이 그해당구성요소들만에 대한관계를 나타낼수도 있고,또는 그해당구성요소들사이에하나이상의또다른구성요소의 일부분또는전체가포함될수도있다. 어떤 구성 요소가 다른 구성 요소와 연결, 접합 또는 본딩되어 있다는 의미로 서술될 때 해당 구성요소들이 직접 연결, 접합 또는 본딩된 경우뿐 아니라, 하나 이상의 또 다른 구성 요소를 통해서 연결되는간접 연결,접합또는본딩의경우일수도있다.
뿐만아니라,한구성요소가두가지 이상의부분으로구성될 때어느한부분을연결또는포함한다는 의미로 서술될 수도 있다. 예를 들면, 주사선이 게이트를 형성하면서 연장되어 이어져 형성된 하나의 회로선인경우에도게이트와연결된주사선또는게이트가포함된주사선이라고서술될수도있다. 한편, 본 발명에서 어떤 구성요소를 포함하다 또는 구비하다의 의미로 서술될 때 해당 구성요소가 존재함을의미하는것이고하나이상의 다른구성요소가부가될가능성을배제하는것은아니다.
본 발명의 실시예들에서 설명된 공정 수순이 아니라여러 다른공정 수순으로구성요소들이 형성될 수도 있다.그래서 본발명에서 설명된 공정 수순은하나의 예로 이해되어야하고본 발명을특정 공정 수순으로한정하지않는다.
본 발명의 실시예들을 설명함에 있어서 LED라는 용어는 성장기판에 형성된 에피층 (Epitaxial Layer)들로만구성된 구조를의미하거나,에피층을가공하면서 발광소자의 구성요소들을형성하는과정 중에 형성된 해당 구성요소들을 통칭하는 의미로 사용될 수도 있다. 에피층 가공 및 발광소자의 모든 구성요소들의 형성이 완료되면 그 구성요소들 전부를 통칭하기 위해 발광소자라는 용어를 사용한다. 하지만,본발명에서 LED와발광소자는해당산업분야에서의통상적의미의용어로사용될수도있다. 본 발명에서 전기/광학시험 탐침이 가능한 크기의 전극층을 개별 LED에 형성할 수 있는 크기의 LED를소형 LED로,탐침가능크기의전극층을형성하기곤란한크기의 LED를초소형 LED로구분한다. 도 1은 에피 웨이퍼의 단면도로 성장기판 (10)에 성장된 에피층 (15)은 버퍼 에피층 (11), 제 1 반도체층 (12), 제 2 반도체층 (14), 제 1 및 제 2 반도체층 사이에 형성된 활성층 (13)을 포함한다. 상기 에피층들이 포함된 LED는 적, 녹 또는 청색의 LED일 수 있지만, 본 발명을 특정 파장대의 LED로 한정하는것은아니다.
에피층은상기 에피층들 (11, 12, 13, 14)외에 다른에피층이 더 포함될 수도 있다.예컨대, Undoped- GaN층, Electron Blocking층, Cladding층, Etch Stop층등이 더포함될수도있다.그뿐만아니라버퍼 에피층 (11)을 포함하지 않을 수도 있다. 전형적으로 제 1 반도체층 (12)은 n형 반도체이고 제 2 반도체층 (14)은 p형반도체이지만반대로형성될수도있다.
설명의용이성을위해에피층 (15)과성장기판 (10)을포함하고있는도 1을에피웨이퍼라고칭할수도 있고,구성요소를추가형성,성장기판 (10)을제거 및에피층 (15)을가공등의 발광소자를형성하는과정 중에도 통칭하기 위해 에피 웨이퍼라고 칭할 수도 있다. 또한, 에피층 및 LED라는 용어는 발광소자, 디스플레이 장치 및 LED 모듈의 형성 과정 중에 일부 에피층이 제거된 후에 남아 있는 에피층들을 통칭하는의미로사용될수도있다.
도 2a에서 도 4b까지는패시브 매트릭스 (Passive Matrix, 이하 PM) 디스플레이 장치와 LED 모듈에 적용될발광소자의형성과정을보여주는단면도와평면도들이다.그단면도들은 2개의 LED를보여준다. 2020/021301 ?01/162018/055445 도 23에서 도 ¾까지의 도면을 참조하면, 제 2 반도체층 (14)에 제 2 전극층 (24)를 증착 및 패턴하고, 분리 가능 접합층 (25)을 에피 웨이퍼에 코팅하고 캐리어 (〔 배 기판 (20)과 웨이퍼 본딩하고, 성장기판 (10)과 버퍼 에피층 (11)을 제거하여 제 1 반도체층 (12)을 노출시킨다. 제 1 반도체층 (12)은 에칭으로 그 두께를 줄일 수도 있다. 다음으로 에피층을 에칭하여 패턴하고, 절연층 1(26)을 코팅하고 에치백 ( 8 切으로 제 1 반도체층 (12)를 노출시키면서 절연층 1(26)을 패턴한다. 여기서 절연층
1(26)은 에치백 전에 평탄화될 수도 있다. 이어서 제 1 반도체층 (12)과 연결되는 제 1 전극층 (22)을 증착하고 빛이 방출될수 있게 제 1반도체층 (12)을부분적으로노출시키면서패턴한다.
평면도인 도개를 참조하면, 상술한 공정을 통해 각 느드디의 제 1/제 2 반도체층 (12/14) 각각과 연결된 제 1/제 2 전극층 (22/24)은 끝단에 전기/광학시험을 위한 탐침 패드들이 형성되며 에피층과 절연층 1(26)을 사이에 두고 서로 교차되게 배치된다. 제 1 전극층 (22) 형성 후 절연층 1(26)을 패턴하여 제 2 전극층 (24)의 탐침패드부분을노출시키
Figure imgf000009_0001
집합체 (200)가형성된다.
절연층 1(26)의 패턴을 달리하여 제 2 전극층 (24)의 탐침 패드들을 절연층 1(26)에 형성할수도 있다. 즉, 외부 영역에 제 2 전극층 (24)들을 부분적으로 노출시키기 위한 비아 (\/때들을 포함하여 절연층 1(26)을 패턴하고, 그 비아들를 통해 제 2 전극층 (24)의 노출 부분들과 연결되는 탐침 패드들을 절연층 1(26)에제 1전극층 (22)일부분으로형성할수도있다.
초소형 상술한 匕드디 집합체 (200)를 전기/광학시험 하여 개별 느드디들에 대해 양품과 불량품을 선별할 수 있으며, 도 3과같이 캐리어 기판 (20)에 다수의
Figure imgf000009_0002
집합체 (200)들이 배치되고 집합체 (200)에형성된 탐침 패드들에 탐침 ( 0 6 1 들을접촉하여 전기/광학시험을한다. 소형 느드디 경우 탐침 패드의 공간을 줄여 느드디 집적도 높이기 위해서 제 2 전극층을 제 2 반도체층에 증착하고 패턴 없이 상술한 웨이퍼 본딩, 성장기판 제거 및 제 1 반도체층 노출, 에피층 패턴과 절연층 1을코팅하고, 다음으로절연층 1을패턴하여 제 1반도체층과에피 웨이퍼 가장자리 영역에 제 2 전극층 일부를노출시키고,제 1전극층을증착 및패턴하여 각匕드디에 독립되게 제 1전극층이 형성되면서 노출된 제 2 전극층과 연결된 제 2 전극층의 탐침 패드는 제 1 전극층 일부분으로 형성된다. 그러면, 패턴 없이 형성된 제 2 전극층은 모든 소형 느드디들의 제 2 반도체층들과 연결되어 있고 에피층 및 제 1 반도체층과 연결된 제 1전극층은匕드디들간에 분리되어 있다.제 2 전극층의 탐침은고정되고각느드디의 제 1전극층을 탐침하여 전기/광학시험을할수 있다.하지만,소형
Figure imgf000009_0003
경우도상술한
Figure imgf000009_0004
집합체 (200)를형성하고 전기/광학시험을할수도있다.
수 백만개 느드디들이 필요한 디스플레이 장치의 경우
Figure imgf000009_0005
불량률이 0.01%정도에도 수 만개의 불량화소가발생할수 있기 때문에 전기/광학시험 및육안검사를통해 느드디단위로양품을선별하지 않고 제조된 디스플레이장치는수많은불량匕드디들이포함될 수있어서 수율문제가발생할수도있다.
Figure imgf000009_0006
크기와 활성층 크기를 동일하게 할 수 있어 匕드디크기 대비 발광 면적 효율이 높다고알려진 수직형 발광소자를적용하여 디스플레이 장치들 및느드디 모듈들을 형성하는 것으로 본 발명의 실시예들이 설명된다. 그런데,
Figure imgf000009_0007
사이의 간격을 최소화하여 2020/021301 ?01/162018/055445 집적도를 높일 수 있으며 크기와 활성층 크기가 동일한 구조의 수직형 발광소자 경우 기판에 발광소자를 접합한 후에 서로 반대쪽 방향의 각 면에 형성된 제 1/제 2 전극층 중 하나는 에피층에 가려지므로에피층에 가려진 전극층의 탐침 패드를느드디외부 영역에 형성하지 않으면 전기/광학시험을 할수 없게 될 수도 있다.또한, 초소형 느드디는 탐침 가능한크기의 전극층을각느드디에 형성할수 없을 정도로작기 때문에
Figure imgf000010_0001
외부영역에탐침패드를형성하여야전기/광학시험을할수있게된다.
그래서 상술한이유들로전기/광학시험을위한구조를 먼저 형성하고전기/광학시험 후최종적으로 완성된수직형 발광소자를형성하는것으로본발명의 일부실시예들을설명한다.전기/광학시험과공정 중 및최종육안검사를통해 선별된 양품의 수직형 발광소자들만으로 디스플레이 장치 및
Figure imgf000010_0002
모듈을 형성하는과정으로본발명의 일부실시예들을설명한다.
도 43와 도 北를 참조하면, 전기/광학시험 후 감광성 물질로 에치 마스크층 (81)을 형성하고, 제 1 전극층 (22)을 각 느드디에 독립되게 패턴하고, 절연층 1(26)을 에칭으로 제거하고, 느드디들 사이 제 2 전극층 (24)의 노출 부분을 에칭하고, 분리 가능 접합층 (25)을 에칭하여 싱귤레이션 (引 니1 아1)한다. 절연층 1(26)과분리 가능 접합층 (25)은폴리머 ( 라)로불소를함유한가스들로 에칭이 될 수 있고 에피층들은 불소를 함유한 가스들로는 거의 에칭이 되지 않기 때문에 에피층은 절연층 1(26)과 분리 가능 접합층 (25)의 에치 마스크 역할을 할 수도 있다. 다음으로 에치 마스크층 (81)을 제거하면 발광소자들이형성된다.발광소자들에대해육안검사를실시하여육안불량의불량품들을추가로선별할 수도있다.여기서분리가능접합층 (25)은싱귤레이션이되지않은상태로남겨둘수도있다.
상술한 바와 같이 소형 匕드디는 제 1 전극층을 각 느드디에 독립되게 형성된 상태에서 각 느드디의 제 1 전극층을 바로 탐침하여 전기/광학시험을 하고, 에치 마스크층를 형성하고, 상술한제 1 전극층을 최종 형태로 패턴하는 공정 없이 절연층 1, 제 2 전극층 및 분리 가능 접합층을 에칭으로 싱귤레이션하여 발광소자를형성할수있다.
본발명의 발광소자에포함된제 1및제 2반도체층과각각연결된 전극층들은오믹 컨택층과반사층 또는오믹 컨택층만으로형성될 수도 있다.예를들면,
Figure imgf000010_0004
반도체층에 연결된 전극층은 110,
Figure imgf000010_0003
/ 물질들로오믹 컨택되면서높은광반사도를가질수도있고,
Figure imgf000010_0005
반도체층에 연결된 전극층은 11시 물질들로오믹 컨택층만형성할수도있다.하지만,잘알려진 바와같이종래 느드디집의 전극층들은 110, / 물질들로 또는ᄁ,시 물질들로형성된 층위에 와이어 본딩 또는솔더링을 위한층으로 ᄁ//\니 등과 같은 층이 추가로 필요하게 된다. 그래서 와이어 본딩 또는 솔더링이 요구되는 匕드디의 전극층들은 와이어 본딩 또는 솔더링을 위한 층을 포함한다는 것을 내포하는 전극층이기 때문에 본 발명의발광소자에포함된전극층들과는다른것으로이해되어야한다.
도 53에서도 8까지는상술한발광소자들로형성된 디스플레이장치를보여준다.
상술한 분리 가능 접합층 (25)은 레이저가 조사되면 증기압에 의해 떨어져 나가는 특성 (이하 분리 특성)을 가지면서 접합력을 가지는 물질이다. 분리 가능 접합층 (25)은 분리 특성과 접합 특성 모두를 가지는하나의 폴리머일 수도 있고,또는분리 특성을가지는분리층과웨이퍼 본딩에서 요구되는접합 특성을가지는접합층의두개의폴리머층으로분리 가능접합층 (25)이형성될수도있다. 도 5a와같이 싱귤레이션 된 발광소자들을포함하는캐리어 기판 (20)과분리층 (31)과접합층 1(32)이 코팅된 캐리어 판넬 (30)을 간격 띄운 상태로 서로 마주 보게하고 양품 발광소자들의 분리 가능 접합층 (25)들에 레이저를 조사하여 도 5b와 같이 캐리어 판넬 (30)에 양품 발광소자들만 이동하여 접합한다. 여기서 캐리어 기판 (20)은 레이저를투과하는물질을적용하여야한다. 다음으로 발광소자와 캐리어 판넬 (30)의 접합력을 더 높이기 위해 도 5c와 같이 캐리어 판넬 (30)로 이동된 발광소자들을 적합한 온도에서 압력으로 눌러준다. 이동된 발광소자들을 압력을 가해 눌러주면 접합층 1(32)이 부분적으로 눌리게 되어 발광소자의 측벽을 따라 접합층 1(32)의 일부가형성될 수도 있다. 여기서도 분리층 (31)과접합층 1(32)을하나의분리 가능접합층으로형성할수도있다.이어서도 5d와같이분리 가능 접합층 (25)이 에칭으로 제거된다. 하지만, 분리 가능 접합층 (25) 전체가 레이저에 의해 가스로 분해되면 분리 가능 접합층 (25)이 없는 상태로 발광소자가 이동될 수도 있고, 또는 발광소자에 잔존해 있는분리가능접합층 (25)을제거하지않고다음공정을진행할수도있다.
캐리어판넬에 발광소자를접합후잔존한분리 가능접합층을제거하는에칭공정에서견딜수있고, 아래에설명될 절연층 2를형성할때 발광소자에 가해지는힘에의해 발광소자들이 위치 변화가생기지 않을 정도의 접합력으로 발광소자와 캐리어 판넬이 접합되면 되기 때문에 상술한 레이저에 의한 증기압의 힘으로 충분한 접합력을 가질 수도 있다. 이 경우는 상술한 적합한 온도에서 압력으로 발광소자들을눌러주는공정을적용하지않을수도있다.
분리 가능 접합층 (25)이 싱귤레이션되지 않은 경우는 레이저에 의해 발생한 증기압에 의해서 분리 가능 접합층 (25)이 절단되거나 상술한 바와같이 레이저 조사된 영역의 분리 가능 접합층 (25) 전체가 가스로분해되면서발광소자들이캐리어판넬 (30)로이동하여접합될수도있다.
본발명에서 레이저로발광소자를이동 및접합시키는것을레이저 전사라고칭한다.이 레이저 전사 방법에대해서는아래에보다상세히설명이될것이다.
상술한 레이저 전사 기술을 적용하지 않고 픽 엔 플레이스 (Pick and Place, 이하 PnP) 기술을 적용하여 발광소자를 이동할 수도 있다. PnP의 양산성 및 양품의 발광소자만을 선별 이동하기 위한 작업성을고려하면 발광소자는 충분히 커야한다. 길이와폭이 수백 마이크로미터 이상인 종래의 LED 집들은 PnP를 적용하여 패기지 기판으로 이동하여 접합된다. 그래서 본 발명에서 길이와 폭이 수백 마이크로미터 이상인 LED로형성된 발광소자경우 (이하 Mini-LED발광소자)는 PnP를통해발광소자들을 이동하여 캐리어 판넬에 접합할 수도 있다. 하지만, 본 발명에서 PnP 기술을 Mini-LED 발광소자에만 적용가능것으로한정하고자하는것은아니다.
도 5e와도 5f는 Mini-LED 발광소자에 대한 단면도로 아래에 설명될 공정들을 제외하고는 상술한 소형 LED의발광소자형성과정들을동일하게적용하여 Mini-LED발광소자를형성할수있다.
상술한웨이퍼본딩과다르게캐리어 기판 (20)에 접합층 2(44)를도포하여 준비하고, UV빛이쪼이면 접합력이 떨어지는 UV분리 접합층 (43)을 에피 웨이퍼에 형성한 후 캐리어 기판 (20)과 에피 웨이퍼를 웨이퍼본딩한다. UV분리 접합층 (43)만으로 LED들을지지할수있기 때문에캐리어 기판 (20)없이 에피 웨이퍼에 형성된 UV 분리 접합층 (43)만으로 다음 공정들을 진행할 수도 있다. 하지만, 캐리어 기판 (20)으로 UV분리접합층 (43)을보호하면서공정을진행하는것이바람직하다.
도 5e와 같이 UV분리 접합층 (43)과 접합층 2(44)가 싱귤레이션이 되지 않은 상태로 남겨 두면서 LED들을 싱귤레이션하면 Mini-LED 발광소자가형성된다. 상술한 에치 마스크층 1과 다르게 Mini-LED 발광소자의 에치 마스크층 2(85)는 수 마이크로미터 두께의 발광소자들이 PnP과정 중에 손상이 되는 것을방지하기위해충분한두께로형성이되는것이 바람직하다.캐리어기판 (20)과접합층 2(44)를통해 UV 빛을 조사하여 UV분리 접합층 (43)의 접합력을 떨어뜨린 후 싱귤레이션된 Mini-LED 발광소자들을 PnP로 도 5f와 같이 분리층 (31)과 접합층 3(33)이 코팅된 캐리어 판넬 (30)에 접합한다. 상술한 레이저 전사에서는 발광소자 이동 전에 에치 마스크층 1이 제거되지만 PnP 경우는 에치 마스크층 2(85)를 포함된 발광소자들이 캐리어 판넬 (30)에 접합되고 나서 에치 마스크층 2(85)가제거 된다. PnP에 의해 이동된 Mini-LED발광소자의제 1전극층 (22)은캐리어판넬 (30)의반대쪽방향을향한다.
에피 웨이퍼에 형성된 LED들은 모두 동일한 파장을 가지는 것이 아니기 때문에 정해진 파장 범위대별로양품의 발광소자를선별하고,정해진파장 범위대 별로양품의 발광소자들을전사하여 보다 더 우수한성능의 디스플레이장치를형성할수도있다.예를들면,에피웨이퍼에형성된 청색 LED들이 455 nm - 457 nm 사이에 있다면, 455 - 456 nm 사이에 있는 양품의 발광소자들을 적용하여 디스플레이 장치를 형성하고, 456 - 457 nm 사이에 있는 양품의 발광소자들을 적용하여 또 다른 디스플레이장치형성할수있다.특정파장범위 내에 있는양품발광소자들만을이용하고,다른불량은 없고그특정파장범위 밖에 있는발광소자들을불량으로처리하면발광소자의수율이낮아지게된다. 그래서 본 발명에서 전기/광학시험을 통해 양품의 발광소자를 선별한다는 것은 정해진 파장 범위대별로 발광소자선별하는 것을 포함한의미일 수도 있으며, 양품의 발광소자를 이동하여 캐리어 판넬에 접합한다는것은파장 범위대 별로양품의 발광소자를이동하여 캐리어 판넬에 접합한다는것을 포함하는의미일수도있다.
도 6a를 참조하면, 발광소자들 사이 공간를 충전하면서 절연층 2(2가을 형성하고 패턴하여 제 2 전극층 (24)일부를노출시키거나,또는에치백하여제 2전극층 (24)을노출 (미도시)시킬수도있다.전사된 발광소자에 잔존하는 분리 가능 접합층 (25)를 제거하지 않은 경우는 분리 가능 접합층 (25)과 절연층 2(2가을 에칭 또는 에치백으로패턴할수도 있다. 여기서 편평한절연층 2(2가을형성하기 위해 드라이 필름 (Dry Film) 형태의 물질을 진공 라미네이션 (Lamination)하는 것이 바람직하다. 하지만, 절연층 2(2가가반드시편평할필요는없다.
상술한 드라이 필름의 절연층 2(2가는 진공 라미네이션 중에 녹아서 액체 상태로 변해 LED 사이 공간를 충전하면서 형성된다. 그래서 진공 라미네이션 중에는 액상 유동에 의한 힘이 발광소자에 가해지기 때문에 액상유동에 의한힘을 견딜 수 있는 접합력으로 발광소자와캐리어 판넬이 접합되면 발광소자의위치 변화없이절연층 2(2가가형성될수있다. 도 6b와도 6c를 참조하면, 제 2 전극층 (24)과 연결된 제 2 회로층 (54)을 증착 및 패턴 후에 보호층 1(82)을도포하고,캐리어 판넬 (30)을분리층 (31)을 이용해 분리하고 접합층 1(32)를에칭으로제거하여 제 1 전극층 (22)를 노출시킨다. 여기서 접합층 1(32)은 에칭으로 도 6c와 같이 완전히 제거하거나 에치백으로제 1전극층 (22)을노출시키고 일부 남겨둘수도 있다.캐리어 판넬 (30)은 Chemcial Release, Laser Release, Mechanical Release, Thermal Release, 또는 Air Blow의 잘 알려진 방법으로 분리될 수 있으며 각 분리 방법에 따른 적합한 분리층 (31)을 적용하여야 한다. 이어서 도 6d와 같이 제 1 회로층 (52)을증착및패턴후에보호층 2(83)를도포하면 PM 디스플레이장치가형성된다.도 6d에서는 제 1 전극층 (22)과 연결되는 제 1 전극 연결 회로층 (52a)만도시되어 있지만, 제 1회로층 (52)에 대해서는 아래에보다상세히설명된다.
여기서 먼저 형성된 보호층 1(82)은작업성을고려해 발광소자들을지지할수는 있는충분한두께로 형성하고 다음 공정을 진행하는 것이 바람직하지만 별도의 지지판을 대고 보호층 1을 포함해 발광소자들을지지하면서 다음공정을진행을할수도있기 때문에 얇은두께로보호층 1을형성할수도 있다. 결국, 본 발명에서 먼저 형성되는 보호층이 발광소자를 지지하기 위해 반드시 충분한 두께로 형성되어야하는것은아니다.
보호층 1/2(82/83)를 연성 폴리머로 형성할 경우 연성 디스플레이 장치를 형성할 수도 있다. 강성 디스플레이장치를위해서는보호층 1/2(82/83)중하나는유리와같은강성의물질로형성할수도있다. 접합력이 없는물질을보호층으로적용할경우는접합층을형성하고보호층을접합할수도있다.그래서 본발명에서보호층은접합층을포함한의미로사용될수도있고,이에한정하지 않는다.
빛 방출 면에 형성된 보호층은광학적으로 투명 물질이어야한다.하지만, 상하면 각각의 보호층을 투명 물질로 형성하며, 상술한 제 1/제 2 전극층과 제 1/제 2 회로층 모두 투명 물질로 형성하거나 또는 사람의눈으로인지하지 못할정도의 미세패턴으로전극층/회로층을형성하여 투명 디스플레이장치를 형성할수도 있다.상술한 바와같이 접합층 1(32) 일부가잔존하는 경우 접합층 1(32)이 빛 방출 면에 형성되면접합층 1(32)은광학적으로투명물질이어야한다.
도 6e는 상술한 PnP를 적용하여 형성된 PM 디스플레이 장치를 보여준다. 도 5f에서 설명하였듯이 제 2 전극층 (24) 면이 캐피어 판넬 (30)에 접합되기 때문에 절연층 2(2가를 패턴하고, 제 1 회로층 (52)을 형성하고, 보호층 3(86)을 도포하고, 캐리어 판넬 (30)을 분리하고, 접합층 3(33)를 에치백하여 제 2 전극층 (24)를노출시키고,제 2회로층 (54)을형성하고,보호층 4(8가를도포하여 PM 디스플레이 장치를 형성한다.
도 5f와도 6e를참조하면,제 2전극층 (24)에서 활성층 (13)까지의 두께가수백 나노미터 정도일 수도 있기 때문에캐리어 판넬 (30)에 발광소자들을접합할때접합층 3(33)이 눌려서 발광소자의측벽을따라 활성층 (13)을넘어제 1반도체층 (12)까지형성될수도있다.그래서접합층 3(33)을완전히제거한후제 2 회로층 (54)을형성하게 되면 제 2회로층 (54)이 활성층 (13) 및제 1 반도체층 (12)과전기적 합선이 발생할 수도 있다. 그래서 접합층 3(33)의 두께를 충분히 얇게 하여 발광소자 측벽에 따라 형성되는 접합층 2020/021301 ?01/162018/055445
3(33)이 제 2반도체층 (14)을 넘지 않게할수도 있고, 이 경우는접합층 3(33)을에칭으로완전히 제거 후 제 2 회로층 (54)을 형성할 수도 있다. 또는, 상술한 바와 같이 접합층 3(33)을 에치백으로 제 2 전극층 (24)을노출시키면서 측벽에 형성된 접합층 3(33)을 남겨 두는 방법을적용할수도 있다.또 다른 방법으로는제 2반도체층 (14)의 두께를충분히 두껍게 형성하여 발광소자측벽에 따라형성되는접합층 3(33)이제 2반도체층 (14)을넘지않게할수도있다.
상술한 디스플레이장치들은제 1전극층방향 (도 6선의 아래 방향그리고도 6근의위쪽방향)으로 빛이 방출되는구조로되어 있지만, 일부구성요소의 패턴 형태 또는특성을 변경하면 반대 방향인제 2 전극층 방향으로 빛이 방출되는 구조로 디스플레이 장치 (미도시)를 형성할 수도 있다. 예를 들면, 제 2 전극층은 110와같은투명 물질로형성하거나, 또는불투명 물질의 전극층을적용하여 빛을 방출될 수 있는형태로패턴하며,캐리어 기판을통해 방출되는 빛으로광학시험이 되어야할경우캐리어 기판과 분리 가능 접합층은 투명 물질들을 적용하며, 제 1 전극층은광 반사 특성을 가지면서 제 1 반도체층에 최대한 넓은 면적으로패턴되게 형성되며, 제 2 회로층은 투명 물질을 적용하거나또는 불투명 물질을 적용하여 빛이 방출될수있는형태로패턴하며,제 2회로층면에형성되는보호층을광학적으로투명한 물질로 형성하면 제 2 전극층 방향으로 빛이 방출되는 디스플레이 장치를 형성할 수도 있다. 즉, 제 2 전극층아래에에피층을둔방향에서제 2전극층상에형성되는구성요소들은제 2전극층을포함해 빛이 방출될 수 있는구조또는특성의 물질을적용하며,제 1 전극층을 빛 반사가잘되는구조로 형성하면 제 2전극층방향으로빛이방출되는 디스플레이장치를형성할수도있다.
보호층 2(83)를위쪽에위치한상태에서도 7은하나의 디스플레이장치 (300)의 평면도로상술한 공정들에대해발광소자들의외부영역을중심으로아래에설명된다.
도 7과같이 발광소자와절연층 2(2가을사이에 두고제 1전극연결회로층 (52리과제 2회로층 (54)은 서로교차되게 형성된다.도 63,도 6比도如, 도 6선와도 7을 다시 참조하면,절연층 2(2刀을패턴할 때 비아 1(28)을 함께 형성하고, 제 2 회로층 (54)을 증착 및 패턴 후 보호층 1(82)을 형성하고, 캐리어 판넬 (30)을 분리하고 접합층 1(32)이 제거되면 비아 1(28) 통해 제 2 회로층 (54) 일부분의 바닥부분이 노출된다. 다음으로 제 1 회로층 (52)을 증착하고 패턴하여 제 1 전극층 (22)과 연결된 제 1 전극 연결 회로층 (52리과비아 1(28)을통해 제 2회로층 (54)과연결된 제 2회로층 터미널 (52的을형성한다. 여기서 제 1 전극 연결 회로층 (52리의 끝단에는 터미널이 형성된다. 그 다음으로 이 터미널들을 노출하면서 보호층 2(83)를 도포한다. 이 터미널들은 드라이브 와의 연결을 위한 것으로 보호층 2(83) 형성 후 드라이브 와의연결방법에따라요구되는표면처리를할수도있다.
도 5†와도 6근를다시참조하면,
Figure imgf000014_0001
발광소자들을 로캐리어 판넬 (30)에 접합한경우는제 2 전극층 (24)의 면이 캐리어 판넬 (30)에 접합되기 때문에 제 1 회로층 (52)이 먼저 형성되고, 제 2 회로층 (54)을 이용해 터미널들이 형성되고, 보호층 4(8가는 그 터미널들을 노출시키면서 도포하여 디스플레이장치가형성된다.
여기서 제 1/제 2 회로층 (52/54) 중 빛이 방출되는 면의 회로층을 흑화처리하여 외부 빛이 회로층에 2020/021301 ?01/162018/055445 반사되는 것을 최소화하여 야외 시인성을 더 향상시킬 수도 있다. 또는 빛이 방출되는 면의 보호층에 폴라라이저 이 다층을더 포함하여 야외시인성을향상시킬수도있다.그뿐만아니라,야외시인성을 위해상술한절연층 2(2가가검은색물질로형성될수도있다.
본발명에서드라이브 와연결될 영역인 터미널까지만회로형성된 디스플레이장치들을보여주고 있지만, 드라이브 1〔를 구동하기 위한 회로가추가로 형성되고 적용 소자와 연결될 회로를 더 포함할 수도있다.또는,이 터미널들은드라이브 가실장되는ᄄ단와연결될수도있다.
상술한 디스플레이 장치들은 회로가 포함된 백플레인을 적용하지 않기 때문에 수직형 발광소자를적용할수있고,또한상술한바와같이 빛방출방향을자유롭게할수 있는구조를가지며, 백플레인을포함하지않기 때문에보다더가볍고얇은디스플레이장치가가능하다.
도 8, 도 93 및도 %는 匕드디모듈에 대한 단면도들로 상술한 디스플레이 장치의 형성 방식에서 제 1/제 2회로층 (52/54)과제 1/제 2전극층 (22/24)의 전기적 연결 방식만 다르게 하여
Figure imgf000015_0001
모듈을형성할 수있다.여기서상기 디스플레이장치들에대한공정과중복되는공정의설명은생략될수도있다. 도 8은 발광소자들이 전기적으로 병렬 연결되게 형성된
Figure imgf000015_0002
모듈로 제 2 전극층 (24)들이 병렬 연결되게 제 2 회로층 (54)을 형성하고 보호층 5(88)를 형성하며, 제 1 회로층 (52)은 제 1 전극층 (52)들이 병렬연결되게제 1회로층 (52)을형성하고형광체층 (84)를도포하여형성된느드디모듈을보여준다.
도 93와도 %를참조하면,비아 2(29)를포함해절연층 2(2가을패턴하고,제 2회로층 (54)를형성하고, 보호층 5(88)을형성하며, 비아 2(29)를통해 제 2회로층 (54)의 노출부분과제 1전극층 (22)을 연결하는 제 1 회로층 (52)를 형성하고 형광체층 (84)을 도포하여 발광소자들간에 직렬 연결된
Figure imgf000015_0003
모듈을 형성할 수도 있다. 뿐만 아니라, 발광소자들이 직렬과 병렬 연결을 다양하게 조합된 느드디 모듈 (미도시)들을 형성할수도 있다. 예를 들면, 하나의 행으로 배열된 발광소자들은 직렬로 연결하고 그 행들은 병렬로 연결된 모듈로 형성할 수도 있다. 이러한
Figure imgf000015_0004
모듈들은 빛 방출 면에 형광체층 (84)를 도포하여 원하는색의 모듈을형성할수 있다.또는형광체층 없이 적, 녹, 및 청색의 발광소자들을조합해 수평 배치하여 원하는 색의 匕드디 모듈을 형성할 수도 있다. 하지만, 형광체층 없이 원래의 匕드디 색을 방출하는 모듈로 형성할 수도 있다.
Figure imgf000015_0005
모듈도 발광소자들의 외부 영역에 전선 연결을 위한 제 1/제 2 회로층의 터미널들 (미도시)이 형성된다. 여기서, 느드디모듈의 절연층 2(2가는광 반사도가높은 물질이 적용될 수도 있다. 또한, 상술한 바와 같이 제 2 전극층 방향으로 빛이 방출되는 구조로 느드디 모듈을형성할수도있다.
발광소자들을 전기적으로 직렬 연결하는 방법으로 상술한 바와 같이 절연층 2(2가에 비아 2(29)를 형성하여 발광소자들을 직렬 연결을할수 있고,또는 빛 방출 방향이 서로 반대로형성되며, 접합면도 서로반대인 발광소자들을 번갈아캐리어 판넬에 이동하여 접합하고제 1 및제 2회로층으로제 1 및제 2 전극층을 번갈아 연결하여 발광소자들을 전기적으로 직렬 연결할 수도 있다. 또 다른 방법으로 제 1 반도체층이 0형 반도체이고제 2 반도체층이 형 반도체인 발광소자와제 1 반도체층이 형 반도체이고 제 2 반도체층이 0형인 발광소자를 번갈아캐리어 판넬에 배치하고제 1 및제 2 회로층으로제 1 및제 2 전극층을각각연결하여 발광소자들을전기적으로직렬연결할수도있다.
디스플레이 장치는 제 1/제 2 회로층을 미세 패턴하여야 하기 때문에 제 1/제 2 회로층을 두껍게 형성하기가 곤란하지만 LED 모듈은 발광소자의 사이의 간격을 크게 형성하거나 도 8과 같이 모든 발광소자들이 병렬연결될경우는제 1/2회로층을미세패턴할필요가없다.그래서도 8과도 9b와같이 제 2 회로층 (54)을 도금으로 두껍게 형성할 수도 있고, 두껍게 형성된 제 2 회로층 (54)은 발광소자의 열방출성능을높일수도있다.또한,제 1회로층 (52)의두께를높여 빛방출각도를좁게할수도있다. 상술한 LED모듈들은종래의 LED모듈가 다르게 LED패키지 및 LED패키지를 실장하는 PCB 없이 발광소자에바로회로층을형성하여제조되기 때문에공정을간소화할수있고경박단소화가가능하다. 변형된 일 실시예로도 10a는 발광소자의 측벽에 광 반사층을형성 후의 단면도이다.도 5d와같이 양품의 발광소자들을캐리어판넬 (30)에접합한후도 10a와같이절연층 3(41)과반사층 (42)을증착하고 패턴한다. 여기서 절연층 3(41)은 Ag 또는 AI과 같은 전기적 전도성의 반사층 (42)을 적용할 경우에 전기적 합선을 방지하는 역할을 한다. 하지만, 절연층 3(41) 없이 굴절률이 다른 절연 물질들의 다층 구조로 반사층 (Distributed Bragg Reflector)을 형성할 수도 있다. 본 발명에서 절연층 3(41)과 반사층 (42)을 통칭하거나, 절연물질의 다층 구조의 반사층을 통칭하기 위해 측벽 미러 (Mirror)라는 용어를사용한다.
상술한 바와 같이 측벽 미러를 형성 후 상술한 공정들을 통해 도 10b와 같이 발광소자 측면을 둘러싸는 측벽 미러를 더 포함하는 디스플레이 장치를 형성할 수 있다. 상술한 LED 모듈들도 같은 방식으로발광소자의측면을둘러싸는측벽미러를더포함하여형성될수도있다.
한편, 수직형 발광소자를 적용하여 형성된 디스플레이 장치들과 LED 모듈들의 실시예들을 설명하였지만, 한쪽 방향의 면들에 제 1/제 2 전극층이 형성된 발광소자를 적용하고, 층간 절연층을 더 포함하며 제 1/제 2 전극층 각각과 연결되는 제 1/제 2 회로층형성 방법만 달리하여 디스플레이 장치 및 LED모듈을형성할수도있다.
도 11a에서 도 14b까지는액티브 메트릭스 (Active Matrix, 이하 AM) 디스플레이 장치의 형성 과정을 보여준다.상술한 이유로전기/광학시험을위한구조를 먼저 형성하기 우 I해 박막트랜지스트 (Thin Film Transistor, 이하 TFT)를포함하는발광소자 (이하 TFT발광소자)가형성되고,양품의 TFT발광소자로 AM 디스플레이장치를형성하는과정으로아래 일부실시예들이설명된다.
본 발명의 AM 디스플레이 장치는 하나의 TFT 또는 하나 이상의 TFT와 하나 이상의 캐패시터 (Capacitor)를포함하는데, 2개의 TFT와 1개의 캐패시터 (이하 2T1Q를포함하는 AM 디스플레이 장치를 형성하는과정을중심으로설명된다.하지만, 2T1C로본발명을한정하고자하는것은아니다.
게이트, 소스와드레인 영역을포함하는재널층,게이트와재널층사이의 절연막, 소스 및드레인을 포함하는 TR는구성요소들의위치에따라 Coplanar, Staggered, Top Gate, Bottom Gate등의여러가지 다양한구조로형성되는데,본발명의도면들은 Bottom Gate Staggered구조의 TFT를보여준다.하지만, Bottom Gate Staggered 구조로본 발명을한정하지 않는다. TFT의 재널층물질로는 a-Si, Poly-Si또는 IGZO(Indium Gallium Zinc Oxygen)와같은물질이적용될수있다.
도 11a에서도 llh까지의도면들로각 LED에 2개의 TFT와하나의캐패시터형성과정이설명된다. 도 11a, 도 lib와 도 11c는 게이트 회로층 (61) 형성 후의 도면들이다. 11a와 같이 에피 웨이퍼 상태에서 제 2 반도체층 (14)에 제 2 전극층 (24)과 버퍼층 (60)을 증착하고, 게이트 회로층 (61)을 증착 및 패턴한다.평면도인 lib는 LED외곽가상선 (的)으로구분된 4개의 LED를보여준다.도 11a는도 lib의 A-A'의 단면도를보여준다.
형성될 2개의 TR는 스위칭 TFT (이하 T1)와 제 2 전극층 (24)과 연결되는 드라이빙 TFT (이하 T2)로 구성된다.도 lib와같이 게이트회로층 (61)으로 T1 및 T2게이트를각각형성하면서 주사선 (Scan Line) l(61a)과 T2 게이트 회로 (61b)가형성된다. T2 게이트 회로 (61b)의 일부분과후술될 공통 전극선 la의 일부분을포함해케패시터가형성될것이다.
향후 TFT LED집합체가형성될 영역의 평면도인도 11c를참조하면,상술한주사선 l(61a)의 끝단은 패드형태로패턴되고,향후형성될 데이터선 (Data Line) 1과연결될 데이터선 연결패드 l(61c)과향후 형성될 공통 전극선 la와 연결되며 끝단은 패드 형태로 패턴된 전원 연결 회로선 l(61d)이 형성된다. 결국,게이트회로층 (61)은주사선 l(61a), T2게이트회로 (61的, 데이터선 연결패드 l(61c)과전원 연결 회로선 l(61d)을포함하여형성된다.
도 lid를 참조하면, 게이트 회로층 (61) 형성 후 TR의 절연막 형성을 위해 게이트 절연층 (62)을 증착하고,재널층 (63)을증착및패턴하여 T1재널층 (도 lid에는미도시)과 T2의재널층 (63的을형성하고, 다음으로 에치 스톱층 (64)을 증착하고, 에치 스톱층 (64), 게이트 절연층 (62)과 버퍼층 (60)을 에칭으로 패턴하여향후형성될소스/드레인회로층과연결될부분들을노출시킨다.도 lid에는 T2재널층 (63的과 제 2 전극층 (24)의 노출부분만도시되어 있지만, 각 재널층마다 소스와드레인 영역의 두 부분, 주사선 l(61a)의 일부분, T2 게이트 회로 (61的의 일부분, 제 2 전극층 (24)의 일부분, 전원 연결 회로선 l(61d)의 일부분과 데이터선 연결패드 l(61c)의 일부분이 노출된다. 다음으로 도 lie와 같이 소스/드레인 회로층 (65)을 증착하고 상기의 노출된 부분들을 연결하면서 패턴하여 각 LED에 2개의 TFTai, T2)와 1개의캐패시터 (C1)가구비된다.하지만,잘알려진 에치백공법으로에치스톱층 (64)없이 TFT를형성할 수도있다.
도 lie에서 도 llg까지는 소스/드레인 회로층 (65) 형성 후의 도면들로 도 lie는 도 Ilf의 A-A'의 단면도, 도 Ilf는 LED외곽 가상선 (的)으로 구분된 4개의 LED를 보여주는 평면도, 도 llg는 향후 TFT LED 집합체가 형성될 영역의 평면도이다. 이 도면들을 참조하면, 소스/드레인 회로층 (65)으로 T1 재널층 (63a)의 노출된 두 부분중 한 부분과 연결된 데이터선 l(65a) 및 다른 한 부분과 T2 게이트 회로 (61的의 노출부분을 연결하는 TFT간 연결선 (65d), T2재널층 (63b)의 노출된 두부분중한부분과 연결된공통전극선 la(65b)와다른한부분과제 2전극층 (24)의노출부분을연결하는 LED연결선 (65c) 및 주사선 l(61a)의 노출된 부분과 연결된 주사선 패드 (65e)가 형성된다. 공통 전극선 la(65b)와 T2 게이트 회로 (61b) 각각의 일부분으로 2개 도전막을 형성하고 유전막으로 게이트 절연층 (62)과 에치 스톱층 (64)이 배치되어 캐패시터 (C1)가형성된다.에치 스톱층을적용하지 않는경우게이트절연층 (62) 일부분으로유전막이형성된다.
도 llg와같이 테이터선 l(65a)은상술한데이터선 연결패드 l(61c)의노출부분과도연결되고,공통 전극선 la(65b)는상술한전원연결회로선 l(61d)의노출부분들과도연결된다.
상술한 실시예에 있어서 게이트 회로층 (61)이 소스/드레인 회로층 (65)보다 먼저 형성되어 게이트 회로층 (61)은 소스/드레인 회로층 (65) 아래에 위치하기 때문에 주사선 l(61a)과 연결된 주사선 패드 (65e)를 최외곽면에 형성하여 T1게이트와향후 형성될 주사선 2는주사선 패드 (65e)를 통해 회로 연결이 된다. 하지만, 소스/드레인 회로층이 먼저 형성되는 구조의 TFT 경우는 소스/드레인 회로층에 포함된 공통 전극선 및 데이터선 각각과 연결된 패드들을 최외곽면에 형성하여 회로 연결을 할 수도 있다. 또 다른 방법으로 게이트 회로층 및 소스/드레인 회로층 중 먼저 형성된 회로층의 일부분을 노출되게패턴하고,최외곽면에형성된패드없이직접적으로연결하여회로를형성할수도있다.
TFT 구조에 따라 게이트 회로층과 소스/드레인 회로층 사이를 절연하는 층간 절연층을 더 포함할 수도 있다. 저온 Poly-Si TFT (미도시) 경우 전형적인 공정으로 a-Si 증착, 탈수소하, Excimer Laser Annealing 및 패턴하여 재널층 형성, 게이트 절연층 형성, 게이트 회로층 증착 및 패턴, 붕소 또는 인 이온주입,층간절연층증착 및패턴,소스/드레인 회로층증착 및패턴하여 Poly Si의 Top Gate TFT를 LED에 형성할 수도 있다. 재널층 종류에 따라 400에서 600도까지의 고온 열처리가 필요할 수도 있기 때문에 TFT LED의 제 2전극층은 열처리에서 견딜 수 있는구조로형성될 수도 있다.그래서 TFT LED의 제 2전극층은열적안정성을위해 W, Ta, Ti등의확산방지층 (Diffusion Barrier)을더포함할수도있다. 도 12a와도 12a의 저면도인 도 12b를참조하면, 상술한 방법에 따라 TR가형성된 에피 웨이퍼와 캐리어 기판 (20)을 웨이퍼 본딩하고, 성장기판 (10) 및 버퍼 에피층 (11)을 제거하여 제 1 반도체층 (12)을 노출시키고, 다음으로 에피층, 제 2 전극층 (24) 및 버퍼층 (60)의 에칭으로 패턴하여 게이트 회로층 (61) 일부분의 바닥부분을 노출시킨다. 상술한 Poly-Si TR의 Top Gate 구조의 경우는 게이트 절연층까지 에칭하여 게이트회로층일부분의 바닥부분을노출시킨다.하지만,소스/드레인회로층이게이트회로층 보다먼저형성된 TFT구조경우는노출되는부분이소스/드레인회로층일부분의바닥부분일수도있다. 도 12c와도 12c의 저면도인도 12d를참조하면, TFT LED들사이공간를충전하면서절연층 4(67)을 코팅하고패턴하여 제 1 반도체층 (12), 주사선 l(61a)끝단패드들, 데이터선 연결 패드 l(61c)들과전원 연결 회로선 l(61d) 끝단패드의 일부분을 노출시키고 제 1 전극 회로층 (的)를 증착 및 패턴한다. 제 1 전극 회로층 (69)은 빛이 방출될 수 있게 제 1 반도체층 (12) 일부분이 노출되면서 제 1 반도체층 (12)과 연결된 공통 전극선 lb(69a)와 상술한 패드들의 노출부분과 연결된 탐침 패드들 (的 b, 69c, 69d)이 형성되게 패턴된다. 결국, 제 1 전극 회로층 (的)으로 제 1 반도체층 (12)과 연결되며 끝단이 탐침 패드 형태로 패턴된 접지 역할의 공통 전극선 lb(69a), 주사선 l(61a)과 연결된 주사선 탐침 패드 (的的, 데이터선 l(65a)과 연결된 데이터선 탐침 패드 (69c) 및 공통 전극선 la(65b)와 연결된 공통전극선 la 탐침 패드 (69d)를 형성한다. 상술한 바와 같이 제 1 전극 회로층 (69)를 형성하면, 각 LED마다 2T1C의 2020/021301 ?01/162018/055445 픽셀회로가 구비되면서 1ᅲ 느드디 집합체 (201)들이 형성된다. 여기서 공통 전극선 113(693)는 제 1 반도체층과우수한전기적인특성을가지는물질이포함되어 형성되어야한다.예를들면,
Figure imgf000019_0001
제 1 반도체층인 경우는 제 1 전극 회로층 (69)은 /시과 같이 오믹 컨택이 되는 물질들로 형성될 수도있다.
상술한 211〔 픽셀회로는
Figure imgf000019_0002
구조 또는 제 1/제 2 반도체층이 어떤 형의 반도체인지에 따라 다양한 변형이 있을수도 있고, 그뿐만아니라 1〔 이외에 다른형태의 픽셀회로를각느드디마다형성할수도 있다. 상술한 1〔의 픽셀회로는 제 1 반도체층이 0형이고 제 2 반도체층이 형인 경우에 적합한 픽셀회로를 보여준다. 하지만, 제 1 반도체층이 |3형이고 제 2 반도체층이 n형인 경우는 상술한 공통 전극선 가접지선 역할을하는공통 전극선이 아니라전원선 역할의 공통전극선이 되고, 상기 공통 전극선 13는접지선 역할을하는공통전극선이 될 수도 있다. 412〔,肝2〔또는 1〔등의 픽셀회로의 경우는 각 느드디마다게이트와 연결된 주사선이 여러 개 있을 수도 있고 캐피시터도
Figure imgf000019_0003
연결되는 회로구성이 다양하게 있을수있다.그래서상술한 211〔픽셀회로의회로연결은하나의예로이해해야 하고본발명을상술한회로연결로형성된 1〔픽셀회로로한정하지않는다.
하나의 형성된 픽셀회로 경우는 게이트 회로층으로
Figure imgf000019_0004
게이트에 이어지면서 주사선 1이 형성되고,소스/드레인회로층으로재널층의소스 및드레인 영역중어느한영역과각각연결되는 1£0 연결선 및 데이터선 1이 형성되며, 형 제 1반도체층과연결된 접지 역할의 공통전극선 1이 형성된다. 하지만, 제 1 반도체층이 형이고 제 2 반도체층이 11형이면, 소스/드레인 회로층으로 재널층의 소스 및 드레인 영역 중 어느 한 영역과 제 2 전극층을 연결하는 느드디 연결선과 다른 한 영역과 연결된 접지 역할의 공통전극선 1이 형성되며, [3형 제 1반도체층과연결된 데이터선 1을형성하여 각느드디마다 1 1 하나로형성된픽셀회로가구비될수도있다.
픽셀회로에 있어서도 캐패시터는 다양한 회로 연결이 있을 수 있다. 예를 들면, 주사선 1 일부분으로형성된 도전막, 별도회로선 일부분으로형성된 도전막, 재널층 일부분으로형성된 도전막, 또는 연결선 일부분으로 형성된 도전막 중 어느 한 도전막을 포함하여 캐피시터를 형성하여 각 匕드디마다 111 의픽셀회로가구비될수도있다.
그뿐만아니라,제 2전극층과재널층의 소스또는드레인 영역 중어느한영역을상술한바와같이 연결선으로간접적으로연결하는것이아니라,제 2전극층일부를노출시킨상태에서재널층의소스 또는드레인영역중어느한영역을바로제 2전극층과연결되게재널층을형성할수도있다.
상술한 바와 같이 다양한 형태로 픽셀회로가 형성될 수 있기 때문에 본 발명을 특정 하나의 픽셀회로로한정하지 않으며회로연결방법도특정하나로한정하지않는다.
집합체 (201)를형성 후 상기의 공통 전극선 1 69리 끝단의 탐침 패드와 다른회로선들의 탐침패드들 (的比 690, 69山을탐침하여전기/광학시험을실시하여양품을선별한다.
전기/광학시험 후 도 126와 같이 에치 마스크층 (81)을 형성하여 공통 전극선 1 693)를 각 匕드디에 독립되게 패턴하고 절연층 4(67) 및 匕드디들 사이에 있는 캐리어 기판 (20)을 제외한 모든 구성 2020/021301 ?01/162018/055445 요소들을 에칭하여 싱귤레이션한다. 싱귤레이션 후 에치 마스크층 (81)을 제거하면 디스플레이 장치를형성하기
Figure imgf000020_0001
발광소자가형성된다.
도 1¾의 단면도인도 12구를참조하면,상술한바와같이 레이저 전사기술을통해 양품의ᅲ1 발광소자들을캐리어판넬 (30)로이동하여 접합한다.도
Figure imgf000020_0002
1ᅲ발광소자 (202)들을캐리어판넬 (30)에 접합한후의 평면도로 4개 1ᅲ 발광소자 (202)를 보여준다.개별 1ᅲ 발광소자 (202)는 싱귤레이션 중에 에칭으로각느드디에 독립되게 패턴된 데이터선 1패드 (65리,공통전극선 13패드 (65的,주사선 패드 (65이 및공통전극선比패드 (69리를포함한다.
설명의용이성을위해싱귤레이션에의해패턴된 데이터선 1(653) 및공통전극선 1 65的/ 1 69리를 데이터선 1패드 (65리 및공통 전극선 13패드 (65비/1 패드 (69리로각각 명칭을 변경하고같은 번호로 아래의실시예들이설명된다.
도 133에서 도 1413까지는 캐리어 판넬 (30)에 수평 배치된 한가지 색 이상의 양품 1ᅲ 발광소자 (202)들로 디스플레이장치를형성하는과정을보여준다.상술한
Figure imgf000020_0003
집합체 (201)에포함되었던 주사선 1(61리, 데이터선 1(65리,공통 전극선 13(6513) 및공통 전극선 1 69리는싱귤레이션을통해 각 匕드디에 독립되게 패턴되어 각 1ᅲ 발광소자 (202)에 독립되게 픽셀회로가구비되고, 후술될 회로층들로 주사선, 공통 전극선 및 데이터선 역할의 회로선들을 다시 형성하여 각 1ᅲ 발광소자들에 독립되게 구비된픽셀회로들을회로연결하여 디스플레이장치를형성한다.
본발명에서 ᅲ
Figure imgf000020_0004
집합체에형성된주사선등의회로선들은각명칭에 번호 1를부여하고,각 발광소자에독립되게형성된 픽셀회로들을서로회로연결하는주사선등의회로선들은각명칭에 번호 2를부여하여서로구분한다.
도 133는 도 12으의
Figure imgf000020_0005
단면선을 따라서 도시된 것으로 1ᅲ 발광소자들 (202) 사이 공간를 충전하면서 절연층 5(58)을 형성하고 에칭으로 패턴 후 단면도이다. 도 133에는 모든 노출부분이 도시되어 있지 않지만 절연층 5(58)는 데이터선 1 패드 (65리, 공통 전극선 패드 (65的 및 주사선 패드 (65이의 일부분들을노출시키면서패턴된다.
상기의 절연층 5(58)의 패턴으로패드들 (653, 6¾ 65이의 노출된 부분들과연결되는회로층 1(55)을 증착 및패턴 후를보여주는도 1¾도 1 와도 13선를참조하면,회로층 1(55)은주사선 패드 (65이를 통해 주사선 1(61리과연결된 주사선 2(553), 향후 데이터선 2와연결될 데이터선 연결 패드 2(55버 및 향후 공통 전극선 ¾와 연결될 전원 연결 회로선 2(55〔)와 공통전극선 연결 패드 (55山를 포함한다. 여기서 주사선 2(553)와전원 연결 회로선 2(55ᄋ의 끝단은패드 형태로패턴되며, 데이터선 연결 패드 2(55的의 일부분은노출된 테이터선 1패드 (65리와연결되며,공통전극선 연결패드 (55山는공통전극선 13 패드 (65버와 연결된다. 주사선 2(553) 끝단의 패드들, 데이터선 연결 패드 2(55버들과 전원 연결 회로선 2(55껸의끝단의패드는향후형성될 터미널들과연결된다.
다음으로층간절연층 (70)을코팅 및패턴하고회로층 2(56)를증착및패턴한다.도 13 도 13†와도 1¾를참조하면,층간절연층 (70)은 데이터선 연결패드 2(55的,전원 연결회로선 2(55〔)와공통전극선 2020/021301 ?01/162018/055445 연결패드 (55山의 일부분을노출시키면서패턴되고,그노출된부분들을연결하면서회로층 2(56)을증착 및 패턴하여 데이터선 2(56리와공통 전극선 ¾(56的을 형성한다. 여기서 데이터선 2(56리는 데이터선 연결 패드 2(5¾)들의 노출 부분과 연결되며, 공통 전극선 ¾(56的는 전원 연결 회로선 2(55〔)와공통 전극선연결패드 (55山의노출부분들을서로연결하면서형성된다.
도 143와보호층 2(83)를 형성하기 전의 저면도인 도 141＞를 참조하면, 상기 회로층 2(56) 형성 후 보호층 1(82)을형성하고,캐리어판넬 (30)분리 및접합층 1(32)제거를하여공통전극선比패드 (的리를 노출시키고,절연층 5(58)을패턴하여주사선 2(553)끝단패드의 일부분,데이터선 연결패드 2(55버들의 일부분과전원 연결회로선 2(550)끝단패드의 일부분을노출시키고,회로층 3(5가을증착 및패턴하고, 보호층 2(83)을 도포하여 디스플레이 장치가 형성된다. 회로층 3(5가으로 공통 전극선 比 패드 (69리와 연결되면서 끝단에 터미널을 포함하는 공통 전극선 2 57리와 상기의 패드들의 노출 부분들과연결되는 터미널들 (5가 3, 570, 57山을형성한다.공통전극선 2 57리의 끝단에 형성된 터미널, 주사선 2(55리의 끝단 패드들의 노출 부분들과 연결된 주사선 터미널 (5가〕), 데이터선 연결 패드 2(55버들의 노출 부분들과 연결된 데이터선 터미널 (57ᄋ, 전원 연결 회로선 2(550) 끝단 패드의 노출 부분과연결된공통전극선 23터미널 (57山이구비된다.
상술한 픽셀회로를 포함하는
Figure imgf000021_0001
발광소자에 터미널을 포함하는 주사선, 데이터선, 전원선, 접지선 역할의 회로선들을 3개 회로층으로형성하여 디스플레이 장치를형성한다.하지만,회로층 1/2/3으로주사선등의회로선 및터미널들의 연결방법은다양하게 있을수있다.예를들면,회로층 1로 데이터선 2를먼저형성하고,회로층 2로주사선 2및공통전극선 ¾를형성할수도있다.그래서 3개의 회로층들로주사선 등의 회로선 및 터미널 형성에 대한상술한방법은 일실시예로이해해야하고이에 한정하지않는다.
하나의 포함된 느드디에 있어서 각 느드디의 [3형 제 1 반도체층과 연결된 데이터선 1을 포함하는 픽셀회로 경우는 2개의 회로층으로 주사선 2, 공통 전극선 2와 데이터선 2를 형성할수도 있으며 발광소자들사이공간을충전하면서형성된절연층 5와발광소자들을사이에두고주사선 2와데이터선 2는서로교차되게배치될수있기 때문에층간절연층없이주사선 2와데이터선 2를형성할수도있다.
412〔, 512〔등과같이각匕드디마다게이트와연결된주사선 1이 여러개 있는픽셀회로경우는 2개의 회로층과층간절연층으로주사선 1패드들각각과연결된주사선 2들을형성할수도있다.
픽셀회로 형태에 따라 주사선 2, 데이터선 2 및 하나 이상의 공통 전극선 2 형성 방법이 다를 수 있으며회로연결방법도다양하게 있을수도있다.
상술한 바와같이 보호층의 특징에 따라 연성 또는강성의 디스플레이 장치를형성할수 있고, 모든구성요소를투명물질들로적용할경우투명 디스플레이장치로형성할수도있다.
상술한 디스플레이 장치는 제 1 반도체층 쪽 방향으로 빛이 방출되는 구조로 실시예가설명이 되어 있지만, 가형성된 면을통해 빛이방출되는구조로디스플레이장치를형성할수도있다.
Figure imgf000021_0002
형성된 면을 캐리어 판넬에 2020/021301 ?01/162018/055445 접합하여 디스플레이 장치를 형성할 수도 있다. 상술한 211〔의 1ᅲ 발광소자에 있어서 를 적용한 디스플레이 장치는 상술한 회로층 1/2/3의 형성 과정과 다르게 공통 전극선 ^ 패드와 연결된 공통 전극선 를 먼저 형성하고, 캐리어 판넬을 제거하고 접합층 1을 에치백하여 데이터선 1 패드, 공통전극선 패드 및 주사선 패드들을 노출시키고, 2개의 회로층과 층간 절연층으로 끝단에 터미널을포함하는주사선 2,데이터선 2및공통전극선 ¾를형성한다.
디스플레이 장치도 상술한 측벽 미러를 더 포함하여 형성할 수도 있다.
Figure imgf000022_0001
발광소자들 사이 공간을 충전하면서 형성되는 절연층 5는 전기 전도성의 측벽 반사층 가리면서 패턴이 되어야 전기적 합선을방지할수있다.
상술한 디스플레이 장치는
Figure imgf000022_0002
백플레인을 적용하지 않기 때문에 상술한 바와 같이 빛 방출 방향을자유롭게 할수 있는구조를가지며,보다 더 가볍고얇은 디스플레이 장치가가능하다.종래의 어드 1ᅲ ^0 또는 별도 1ᅲ 백플레인을 적용하는
Figure imgf000022_0003
디스플레이 장치와 다르게 픽셀회로를 포함하는 개별 ᅲ 발광소자 단위로 선별된 양품의 1ᅲ 발광소자들로 디스플레이 장치를 형성하기 때문에 디스플레이 장치의 수율이 향상될 수도 있다.
Figure imgf000022_0004
백플레인이 적용되는 디스플레이 장치의 경우는 백플레인에 형성된 수 백만개 이상의 픽셀회로중 몇 개 이상의 픽셀회로가불량이면 백플레인전체가불량이기 때문에픽셀회로불량에따른손실비용이크다.하지만,픽셀회로를포함하는
Figure imgf000022_0005
발광소자에 대한 비용만이 불량에 따른 손실 비용이고불량에따른손실 비용이높은백플레인이필요없기 때문에전사기술의생산성만확보된다면 디스플레이장치의제조원가를줄일수도있다.
뿐만 아니라, 상술한 디스플레이 장치들은 느드디크기와동일한 발광면적을 갖는 수직형 발광소자를 적용이 가능한 구조이기 때문에 동일한
Figure imgf000022_0006
크기에서 빛 방출 성능이 더 우수할 수도 있으며, 제 1 반도체층과 연결된 회로선 및 제 2 반도체층과 연결된 제 2 전극층을 위 아래에 각각 배치할 수 있기 때문에 제 1 반도체층과 연결된 회로선 및제 2 반도체층과연결된 제 2 전극층 모두를위 또는 아래 중 한쪽에 형성하는 것 보다주사선 등의 회로선들 형성이 더 유리할수도 있다. 하지만, 제 1 반도체층과 연결된 회로선 및 제 2 반도체층과 연결된 제 2 전극층이 한쪽 방향의 면들에 형성된 발광소자들을 적용하고,주사선등의회로선들형성방법을달리하여 디스플레이장치를형성할수도있다.
도 153에서 도 15근까지는 불투명 제 1 반도체층을 더 포함하는 제 1 반도체층을 가지는 에피층으로 형성되는 디스플레이장치들을보여주는도면들이다.도 153를참조하면,성장기판 (10)에성장된 에피층 (15)은버퍼 에피층 (11),불투명 제 1반도체층 (12리,투명제 1반도체층 (12的,활성층 (13) 및제 2반도체층 (14)을포함한다. 여기서도 에피층 (15)은상기 에피층들 (11, 123, 1¾ 13, 14) 이외에 다른에피층이 더 포함할수도있고,또는버퍼에피층 (11)을포함하지않을수도있다.
하나의 느드디 집합체를 보여주는 도 151＞를 참조하면, 제 1 전극층 (22)을 패턴하고 불투명 제 1 반도체층 (12리을 패턴하여 빛이 방출될 수 있게 한다. 싱귤레이션 후를 보여주는 도 15〔를 참조하면, 에치 마스크층 (81)을 형성하고 제 1 전극층 (22)을 최종 형태로 패턴하고 상술한 방법으로 싱귤레이션 2020/021301 ?01/162018/055445 한다.또는제 1전극층 (22)을최종형태로패턴하게되면불투명제 1반도체층 (12리의 일부분이노출되고, 그 노출부분을 에칭으로제거할수도 있다.도 15선와도 156를참조하면, 빛이 방출될 수 있는구조로 패턴된 불투명 제 1 반도체층 (12리을 포함하는 발광소자들로 상술한 방법들을 통해 및 디스플레이 장치가형성될 수도 있다.상술한
Figure imgf000023_0001
모듈에 있어서도 빛이 방출될 수 있는구조로패턴된 불투명제 1반도체층을더포함할수도있다.
적, 녹 및 청색의 양품 발광소자들을 이동하여 캐리어 판넬에 접합하거나, 또는 어떤 한가지 색의 양품 발광소자들만이동하여 캐리어 판넬에 접합하여 천연색 또는 단색의 상술한 디스플레이 장치들을 형성할수있다.결국,어떤한가지색의양품발광소자들이수평 배치된 디스플레이장치또는여러가지 색의양품발광소자들이조합되어수평배치된상술한디스플레이장치들을형성할수있다.
도 163에서도 19선까지는적층형 디스플레이장치들의형성과정을보여주는도면들이다.
Figure imgf000023_0002
도시된도 163에서 도 16이까지는적,녹 및청색 각각의 1ᅵ 발광소자 집합체를 3개층으로형성되는적층형 디스플레이 장치를보여주는도면들이다.도 163는도 143를 참조해 설명된 보호층 2(83)을형성하기 전 공정까지 진행되어 보호층 1(82)를 포함하는
Figure imgf000023_0003
발광소자 집합체인 1층 발광소자 집합체 (302)를 보여주고, 도 1613는 도 13근 등을 참조해 설명된 회로층 2(56)를 형성하는 공정까지 진행되어 캐리어 판넬 (30)이 포함되며 회로층 3이 형성되지 않은 발광소자집합체인 2층 및 3층
Figure imgf000023_0004
발광소자집합체 (303)를보여준다.여기서 2층 및 3층
Figure imgf000023_0005
발광소자 집합체의 제 2 전극층 (24)은 투명 물질로 형성되거나 또는 불투명 물질을 빛이 방출될 수 있는 구조로 패턴 (미도시)하여 형성된다.다음으로도 16〔와같이
Figure imgf000023_0007
발광소자집합체 (302)와 2층
Figure imgf000023_0006
발광소자 집합체 (303)를 1/2층접합층 (34)를이용해서로접합하여 적층한다.도 16선를참조하면,상술한방법으로 2층 발광소자집합체 (303)의 캐리어 판넬 (30),분리층 (31) 및접합층 1(32)을제거하고회로층 3(57) 형성한 후 2/3층 접합층 (35)으로 3층
Figure imgf000023_0008
발광소자 집합체 (303)를 접합하고, 마찬가지로 3층 발광소자집합체 (303)의캐리어 판넬 (30),분리층 (31) 및접합층 1(32)을제거하고회로층 3(5가을형성한 후보호층 2(83)을형성한다.여기서 1/2층접합층 (34), 2/3층접합층 (35) 및보호층 2(83)은각층의 발광소자집합체에포함된회로선들의 터미널들을노출시키면서형성된다.
결국,적,녹 및청색 각각의
Figure imgf000023_0009
발광소자집합체를각층으로해서 적층되며, 1/2층 접합층, 2/3층 접합층,보호층 1및보호층 2를포함하여적층형 디스플레이장치가형성된다.
여기서도 접합층 1(32)을 완전히 제거하지 않고 에치백으로 공통 전극선 比 (的리을 노출시키면서 남겨둘수도 있다.또한,적,녹 및청색 중어느두가지 색의
Figure imgf000023_0010
발광소자들이 수평 배치된 이원색 발광소자집합체를하나의 층으로하고 나머지 한가지 색의
Figure imgf000023_0011
발광소자로형성된 단색
Figure imgf000023_0012
발광소자 집합체를다른하나의층으로하는 2개의층의적층형 디스플레이장치를형성할수도있다.
상술한 적층형 디스플레이 장치의 빛 방출 방향은 도 16선에서 위쪽 방향으로 실시예를 설명하였지만, 1층 ᅲ 발광소자 집합체의 제 2 전극층을 빛이 방출될 수 있는 구조 또는 물질로 형성하며, 보호층 1(82)을 투명 물질로 형성하며, 3층으로 형성된 적층형 디스플레이 장치 경우는 2020/021301 ?01/162018/055445
3층 1ᅲ발광소자집합체의 공통전극선 11^(693)가광반사특성을가지면서 최대한넓은 면적으로제 1 반도체층를 덮게 형성되면 아래쪽 방향으로 빛이 방출되게 할수도 있고, 2층으로 형성된 적층형 디스플레이 장치의 경우는 2층
Figure imgf000024_0001
발광소자집합체가광반사특성을가지면서 최대한 넓은 면적으로 제 1 반도체층를 덮게 형성된 공통전극선 (69리를포함하여 아래쪽 방향으로 빛이 방출되게 할수도 있다.또는모든구성요소들을투명물질로형성하면투명 디스플레이장치로형성할수도있다.
상술한 바와같이 디스플레이 장치의 수율 문제로 인해 선별된 양품의 발광소자들로만 디스플레이 장치를 형성하는 것이 바람직하지만, 상대적으로 적은 수의 느드디들이 필요한 저해상도 또는 소형 디스플레이장치경우는전기/광학시험 및육안검사를통해
Figure imgf000024_0002
집합체 단위로양품을선별하고,선별된 양품의 집합체에는 일부불량
Figure imgf000024_0004
포함될 수도 있으며,
Figure imgf000024_0003
집합체들을적층하여 디스플레이 장치를 형성할 수도 있다. 상술한 탐침 패드의 모양을 드라이브 1 와 연결 가능한 터미널 형태로 변경하여 형성된
Figure imgf000024_0005
집합체 (200) 또는
Figure imgf000024_0006
집합체 (201)을 적층하여 아래에 설명될 적층형 디스플레이장치를형성할수있다.
본 발명에서 설명의 용의성을 위해
Figure imgf000024_0007
집합체는 캐리어 기판을 포함한의미로 사용될 수도 있고, 또는캐리어 기판과분리 가능접합층을제외한모든구성요소들만을통칭하는의미로느드디집합체라고 칭할수도있다.
도 173에서 도 17 ᅡ지는 적, 녹 및 청색 각각의
Figure imgf000024_0008
집합체를 3개 층으로 하는 적층형 디스플레이 장치를형성 과정을보여주는도면들이다.도 173는도 1가 3의
Figure imgf000024_0009
단면선, 도 17〔에서 도
Figure imgf000024_0010
단면선을따라도시된도면들이다.
도 1 와도 1行를참조해 설명된 소스/드레인 회로층 (65)을 형성 후 평면도인 도 1가 3를참조하면, 주사선 패드는 포함하지 않으면서 데이터선 1(653), 공통 전극선 13(65的, 느드디 연결선 (65ᄋ와
Figure imgf000024_0011
연결선 (65山을포함하여소스/드레인회로층 (65)이형성된다.
다른단면선을따라도시된도
Figure imgf000024_0013
도 17〔는도 120를참조해설명된 1ᅲ
Figure imgf000024_0012
집합체를재도시한 것으로도 12〔의 1ᅲ
Figure imgf000024_0014
집합체와달리 절연층 4(6가을에치백으로패턴하여 형성된 1층/ 2층/ 3층ᅲ1 匕드디집합체를보여준다.최대한평탄하게절연층 4(6가를코팅하고에치백으로패턴하여 절연층 4(67)와 匕드디의 높이 차이를 최소화하면 각 층들의 접합에 보다 유리할 수도 있다. 하지만, 반드시 에치백으로 패턴해야 한다는 것을 의미하지는 않는다. 여기서 2층/ 3층 1ᅲ
Figure imgf000024_0015
집합체는 1층 1ᅲ
Figure imgf000024_0016
집합체와 다르게 투명 물질로 형성되거나 또는 불투명 물질을 빛이 방출될 수 있는 구조로 패턴 (미도시)하여 형성된 제 2 전극층 (24)을 포함하며, 소스/드레인 회로층 (65)를 이용해 드라이버
Figure imgf000024_0017
연결될 모든 터미널들을 소스/드레인 회로층 (65)이 형성된 면에 형성하고 제 1 반도체층 (12)과 연결된 공통 전극선 11^(693)는소스/드레인회로층 (65)의 일부분으로형성된공통전극선比터미널과연결된다.
도 1개를참조하면,
Figure imgf000024_0018
집합체는각공통전극선 1 693)를서로 마주보면서 1/2층 접합층 (34)를 이용해 접합하여 적층한다.도 17근를참조하면, 2층
Figure imgf000024_0019
집합체의 캐리어 기판 (20)과 분리 가능접합층 (25)를제거하고,
Figure imgf000024_0020
집합체
Figure imgf000024_0021
집합체를 2/3층접합층 (35)를 2020/021301 ?01/162018/055445 이용해 접합하여 적층하고, 3층 1ᅲ느드디집합체의 캐리어 기판 (20)과분리 가능접합층 (25)을제거하고, 보호층 2(83)를도포하여적층형 디스플레이장치가형성된다.
여기서, 1ᅲ느드디집합체들을포함하고있는 1층 및 2층의캐리어 기판들을서로웨이퍼 본딩을해서 적층하고, 2층의캐리어 기판과분리 가능접합층를제거하고, 1ᅲ느드디집합체들을포함하고있는 3층의 캐리어 기판을웨이퍼 본딩하여 적층하거나, 또는 1층
Figure imgf000025_0001
느드디 집합체들 중에서 양품의 1층
Figure imgf000025_0002
느드디 집합체들에 절단된 양품의 2층 1ᅲ 느드디 집합체를 하나씩 본딩을 하고, 2층
Figure imgf000025_0003
느드디 집합체의 캐리어 기판과분리 가능 접합층을제거하고,
Figure imgf000025_0005
집합체들상에 절단된 양품의
Figure imgf000025_0004
집합체를 하나씩 적층할 수도 있다. 1층/ 2층/ 3층
Figure imgf000025_0006
집합체들을 적층하여 형성된 디스플레이 장치들은하나씩절단된다.
상술한적층형 디스플레이장치들에 있어서각층
Figure imgf000025_0007
집합체 및 1ᅲ발광소자집합체의각
Figure imgf000025_0008
캐패시터로구성된 픽셀회로 인지, 1ᅲ의 구조또는 제 1/제 2반도체층각각이어떤형인지등에따라여러가지 변형이 있을수있다.
도 183에서도 19〔는적층형 디스플레이장치의형성과정을보여주는도면들이다.
도 183와도 181＞를참조하면,도 ¾를참조해설명된
Figure imgf000025_0009
집합체의 탐침패드들을드라이버 1〔와 연결될 수 있는 터미널형태로형성하여 적,녹 및청색 각각의 느드디집합체를형성하며, 2층 및 3층 집합체들은 투명 물질로 형성되거나 또는 불투명 물질을 빛이 방출될 수 있는 구조로 패턴 (미도새된 제 2 전극층 (24)을 이용해 제 1/제 2 전극층의 터미널들을 제 2 전극층 (24)이 형성된 면에 형성하며 제 1 전극층 (22)은 제 2 전극층 (24) 일부분으로 형성된 제 1 전극층 터미널들과 연결된다. 1층, 2층 및 3층의
Figure imgf000025_0010
집합체들을 상술한 방법으로 적층하고 보호층 2(83)을 도포하여 적층형 디스플레이장치를형성한다.
상술한 또는 1ᅲ 느드디 집합체로 형성된 적층형 디스플레이 장치에 있어서, 캐리어 기판 (20)은 보호층이 될 수도 있으며, 이 경우는분리 가능접합층이 아니라접합층 (25)을적용하여 에피 웨이퍼와 캐리어 기판 (20)를 웨이퍼 본딩한다. 아니면, 1층 또는 3층 느드디 집합체의 캐리어 기판과 분리 가능 접합층를제거하고보호층을 별도로형성할수도있다.그래서 1층 및 3층의
Figure imgf000025_0011
집합체의 접합층 (25)과 캐리어 기판 (20)이 보호층을의미할수도 있다.뿐만아니라, 빛 방출방향은도 1 와도 1813에서 위쪽 방향으로 실시예를 설명하였지만, 1층 느드디 집합체의 제 2 전극층을 빛이 방출될 수 있는 구조 또는 물질로 형성하며, 캐리어 기판 (20) 및 접합층 (25)을 투명 물질로 형성하며, 3층
Figure imgf000025_0012
집합체의 제 2 전극층은 광 반사 특성을 가지면서 최대한 넓은 면적으로 제 2 반도체층를 덮게 형성되면, 아래쪽 방향으로 빛이 방출되게 할수도 있다.또는모든구성요소들을투명 물질로형성하면 투명 디스플레이 장치로형성할수도있다.
도 193에서도 19선까지는적,녹 및청색각각의 발광소자집합체를 3개층으로형성되는적층형 디스플레이장치를보여주는도면들이다.도 193를참조하면,도 6선를참조해설명된 디스플레이 장치에서 보호층 2(83)을형성하기 전 상태로보호층 1(82)를포함하는 발광소자집합체인 1층 2020/021301 ?01/162018/055445 발광소자집합체를준비한다.도 1%를참조하면,도 에서보호층 1(82)을형성하기 전상태로캐리어 판넬 (30)이 포함되며 제 1 회로층이 형성되지 않은 발광소자 집합체인 2층 및 3층 발광소자 집합체를준비한다.여기서 2층 및 3층 발광소자집합체의 제 2전극층 (24)과제 2회로층 (54)은투명 물질로형성하거나,또는 빛이 투과될 수 있는구조로패턴 (미도시)하여 형성된다.도 19〔와도 19선를 참조하면, 상술한 방법으로 1층 발광소자 집합체와 2층 발광소자 집합체를 적층하고, 2층 발광소자 집합체의 캐리어 판넬 (30), 분리층 (31) 및 접합층 1(32)을 제거하여 노출된 제 1 전극층 (22)과 연결되는 제 1 전극 연결 회로층 (52리을 포함하는 제 1 회로층을 도 6선를 참조해 설명된 바와 같이 형성하고, 3층 발광소자집합체를적층하고마찬가지 방법으로 3층 발광소자집합체의제 1전극 연결 회로층 (52리을포함하는제 1회로층을형성하고 보호층 2(83)을 도포하여 적층형 디스플레이 장치를형성한다.
결국, 적,녹 및 청색 각각의 발광소자집합체를각층으로해서 적층되며, 1/2층 접합층, 2/3층 접합층,보호층 1및보호층 2를포함하여적층형 디스플레이장치가형성된다.
여기서도접합층 1(32)을완전히 제거하지 않고에치백으로제 1전극층 (22)을노출시키면서 남겨둘 수도있다.또한,상술한바와같이 이원색과단색의 2개층 발광소자집합체들을적층해적층형 디스플레이장치를형성할수도있다.
뿐만아니라, 빛 방출방향을 1층 발광소자집합체의 제 2전극층과제 2회로층을투명 물질로 형성하거나,또는 빛이 투과될 수 있는 구조의 패턴으로형성하며, 보호층 1을투명 물질로형성하며, 3층으로형성된 적층형 디스플레이 장치 경우는 3층 발광소자집합체의 제 1전극층은광반사 특성을가지면서 최대한 넓은 면적으로제 1반도체층를 덮게 형성되면 아래쪽 방향으로 빛이 방출되게 할수도 있고, 2층으로형성된 적층형 디스플레이 장치 경우는 2층 발광소자집합체가광반사 특성을 가지면서 최대한 넓은 면적으로 제 1 반도체층를 덮게 형성된 제 1 전극층을 포함하여 아래쪽 방향으로 빛이 방출되게할수도있다.또는,모든구성요소들을투명 물질로형성하면투명 디스플레이 장치로형성할수도있다.
본 발명에서 발광소자 집합체라는 용어는 캐리어 판넬에 발광소자들이 수평 배치된 후 적층형 디스플레이장치를형성하는과정중에각층의구성요소들전체를통칭하거나,또는적층형 디스플레이 장치가 형성된 후 보호층 1, 보호층 2, 1/2층 접합층 및 2/3층 접합층을 제외한 각 층의 구성요소들 전체를통칭하기위해사용될수도있다.
상술한적층형 디스플레이 장치들도측벽 미러를 더 포함하는 디스플레이 장치를형성할수도 있다. 또한, 상술한 디스플레이 장치들 및
Figure imgf000026_0001
모듈들에 있어서 도면상으로는 같은 크기의
Figure imgf000026_0002
또는 발광소자들이 배치되어 있지만 여러 가지 크기의 느드디 또는 발광소자들을 조합하여 수평 배치하거나 적층할 수도 있다. 뿐만 아니라, 적층형 디스플레이 장치들에 있어서 도면상으로 각 층의
Figure imgf000026_0003
또는 발광소자들이수직적으로일치되게정렬되어적층되어 있지만이격되게적층할수도있다.
본 발명에서
Figure imgf000026_0004
전사가필요한 디스플레이 장치들 및 모듈들에 있어서, 레이저 전사기술뿐만 2020/021301 ?01/162018/055445 아니라 다른 전사 기술이 적용될 수도 있다. 또한, 백플레인에 형성된 접합층과 접합되게 발광소자를 전사하는경우는수직형 발광소자로 디스플레이 장치를형성하기가곤란하지만,본 발명은 별도의 또는백플레인을포함하지 않는 디스플레이장치 및 모듈이기 때문에수직형 발광소자를적용할수 있다.뿐만아니라, 상술한바와같이 빛 방출 방향을자유롭게 할수 있는구조를 가지며, 별도의 ᄄ단 또는백플레인을포함하지않기 때문에 더가볍고얇은디스플레이장치 및
Figure imgf000027_0001
모듈이가능하다.
匕드디디스플레이장치 및
Figure imgf000027_0002
모듈을제조하기위한가장바람직한
Figure imgf000027_0003
전사기술로불량발광소자들 또는 다른파장대에 있는 발광소자들사이에 있는하나의 양품 발광소자도전사할수 있으면서 우수한 생산성을가지는전사기술이 요구된다.하지만,롤전사기술은발광소자를하나씩 전사하기 곤란하며, 전사기술은발광소자를하나씩 전사하게 되면생산성이 너무낮은것으로알려져 있다.그래서 롤 전사 및 전사 기술에 비해 전사 속도가 빠르며, 다수의 발광소자들을 함께 전사할 수 있으면서 하나씩도 전사할 수 있는 레이저 전사 기술이 바람직하고, 다른 전사 기술과 마찬가지로 레이저 전사 기술도전사후위치정밀도의향상이필요하다.
종래의 전사 기술들에서 전사 후 위치 정밀도를 향상시키기 위해 도너 이!이·) 기판에서 전사된 소자가안착될 수 있는홈 (이하안착홈) 안쪽으로들어가면서 전사되게 하는 방식을적용하는 경우도 있지만,접수기판에형성된 안착홈은공정공차로인해 발광소자보다커야하기 때문에 마이크로느드디 디스플레이 장치에서 요구되는 수 마이크로 미터 이하의 위치 정밀도에는 큰 도움이 안될 수도 있고, 또한 수 마이크로 미터 두께의 발광소자가 원할히 안착되게 하기 위해 안착 홈의 벽면이 기울지면서 안착 홈을 깊게 하면 발광소자들 사이의 간격이 커질 수도 있고 코팅 및 패턴 등의 공정의 난이도가 높아질수도있다. 그뿐만아니라,발광소자가안착홈에 잘안착되지 않고안착홈에 걸쳐질수도있는 위험성이 있다.
레이저 전사 기술은 도너 기판에서 전사될 소자를 증기압으로 떨어지게 하고 소자를 잡아주는 것 없이접수기판으로날려보내는것이기 때문에소자가이동중에회전할수도있고기울어 질수도있다. 그래서 도너 기판과 접수 기판 사이의 간격 (이동 거리)을 좁게 하여 발광소자가 이동 중에 회전 및 기울어짐 등이 발생하여 위치 변화가 커지기 전에 접수 기판에 도달하게 하면서 이동 중에 회전 및 기울짐을최소화할수 있으면 보다높은 정밀도를 가질 수 있다. 발광소자의 이동거리는 발광소자의 두께에 좌우 되는 것으로 본 발명의 발광소자들은 수 마이크로 미터 두께 정도까지 형성이 가능하기 때문에도너기판과접수기판사이의간격은충분히작게형성될수있다.
도 2的는도 2아3의 ᅵ= ' 단면선을따라도시된 것으로 레이저 전사를보여주는 단면도,도 2아3와도 20(：는 발광소자 (90)을 포함하는 캐리어 기판 (20)의 저면도와평면도이다. 도 203, 도 2아3 및 도 20(：를 참조하면, 상술한 싱귤레이션에서 발광소자 (90)들 사이에 안내벽 (92)을 형성하면서 싱귤레이션하며, 캐리어 기판 (20)에 레이저가 투과되지 않는 윈도우층 (91)을 증착하고 레이저 빔 (93)이 투과되는 영역 (이하투과영역)이 형성되게패턴한다. 다음으로안내벽 (92),윈도우층 (91) 및발광소자를포함하는 캐리어 기판 (20)과양품의 발광소자들이 전사될 캐리어 판넬 (30)을서로 맞대고,윈도우층 (91)패턴으로 2020/021301 ?01/162018/055445 형성된투과영역을통해레이저를조사하여 양품의 발광소자들을이동하여캐리어판넬 (30)에접합한다. 도 2 를 참조하면, 도너 기판인 캐리어 기판 (20)의 발광소자에서 접수 기판인 캐리어 판넬 (30)에 코팅된 접합층 1(32)까지의 거리인 발광소자의 이동 거리 (山는 먼저 전사된 발광소자 (90〔)와 캐리어 기판 (20)에 있는전사전 발광소자 (90리가서로접촉되지 않게 발광소자와레이저 조사후잔존하는분리 가능 접합층 (25)의 두께보다 커야 하고, 이동 중 발광소자 (9아3)처럼 캐리어 기판 (20)에서 떨어져 나와 발광소자를 잡아주는 것 없이 날아서 캐리어 판넬 (30)로 이동하여 접합되기 때문에 발광소자는 이동 중에 회전하거나 기울어져 위치 정밀도에 영향을 줄 수 있다. 그래서 발광소자들 사이에 안내벽 (92)을 형성하여 이동중에 발생할수있는회전 및기울어짐이안내벽 (92)내부로제한하게된다.
도 2아3와 같이 안내벽 (92)들을 발광소자 (90)의 모서리들 사이에 십자 형태로 형성하면, 이동 중에 발광소자 (90)와접촉되는부분을최소화하면서 회전 및 기울어짐을 안내벽 (92) 내부로제한할수 있다. 하지만,안내벽을십자형태로본발명을한정하고자하는것은아니다.
상술한 바와 같이 발광소자 (90)들 사이에 안내벽 (92)을 형성하면서 싱귤레이션되면 안내벽 (92)은 상술한 분리 가능 접합층 (25), 절연층 1 또는 절연층 4, 및 발광소자들 사이를 지나는 전극층 또는 회로선들의 일부분을포함한다.하지만,싱귤레이션후발광소자들사이를충전하면서폴리머를코팅 및 패턴하여 별도로안내벽 (92)을형성할수도있다.
도 20〔를참조하면,윈도우층 (91)은공정편차에의해안내벽 (92)에 레이저가조사되는것을차단하기 위한 역할 및 분리 가능 접합층 (25)에 조사되는 레이저 빔의 크기를 윈도우층 (91)이 패턴되어 형성된 투과영역으로한정하는역할을한다.
발광소자에 조사되는레이저 빔의 크기를투과영역으로한정하게 되면,레이저 빔의 위치 정밀도를 낮게할수있고,또한안내벽과발광소자의사이의간격을최소화할수도있다.도면상에는투과영역의 가장자리가 안내벽과 발광소자 사이에 위치하게 도시되어 있지만, 투과 영역이 반드시 안내벽과 발광소자사이에형성할필요는없으며 안내벽을가리면된다.투과영역의가장자리가발광소자안쪽에 위치하게 되면, 분리 가능 접합층에 조사되는 레이저 빔의 크기는 발광소자보다 작지만 분리 가능 접합층의 일부분에 레이저가조사되어 발생하는 증기압에 의해 레이저 조사가되지 않은 부분도 함께 떨어지면서발광소자가캐리어기판에서떨어질수도있다.
하지만, 레이저 빔의 크기 및 위치 정밀도가 안내벽에 영향을 주지 않을 정도로 우수하고, 레이저 빔의에너지균일도가우수하여분리 가능접합층에 레이저조사되는면전체에균일한에너지를조사할 수있으면윈도우층이필요없을수있다.결국,윈도우층은레이저 빔관리를더용이하게할수있다.

Claims

2020/021301 ?01/162018/055445
［청구의 범위］
청구항 1-제 1 반도체층, 제 2 반도체층 및 상기 반도체층들사이에 배치된 활성층을포함하는 복수개의 느드디들,상기 느드디들사이공간을충전하면서 형성된 절연층 1과상기 제 1 및제 2반도체층각각과연결된 제 1 및제 2전극층을포함하여 느드디집합체를형성하고,
집합체에 대해전기/광학시험을하여 느드디양품들을선별하고,
싱귤레이션으로 상기 절연층 1이 제거되며 상기 제 1 및 제 2 전극층 중 어느 하나또는 둘 다패턴되어 상기 각 느드디에 독립되게 형성된 제 1 및 제 2 전극층과 상기 제 1, 제 2 반도체층 및 활성층이 포함된 발광소자를형성하고,한가지 색 이상의 양품의 상기 발광소자들을이동하여 수평 배치된 발광소자들; 상기 수평 배치된 발광소자들사이 공간을충전하면서형성된절연층 2;
상기 각 발광소자에 포함된 상기 제 1 및 제 2 전극층 각각을 연결하며, 상기 수평 배치된 발광소자들과 절연층 2을사이에두고서로교차하며, 터미널을포함하며, 나열되게패턴된 제 1및제 2회로층; 및 상기 터미널들을노출시키면서최외곽상하면각각에형성된보호층들을포함하는 디스플레이장치 청구항 2. 제 1 항에 있어서, 상기 수평 배치된 발광소자들, 상기 절연층 2, 상기 제 1 및 제 2 회로층을 포함하는적,녹,청색 각각의 발광소자집합체가적층되며,
상기 적,녹 및 청색 발광소자집합체 중 어느한가지 색의 1층 발광소자집합체와 다른한가지 색의 2층 발광소자 집합체를 접합하는 1/2층 접합층 및 나머지 색의 3층 발광소자 집합체와 상기 2층 발광소자집합체를접합하는 2/3층접합층을 더 포함하는 디스플레이장치 청구항 3. 제 1 항에 있어서, 상기 수평 배치된 발광소자들, 상기 절연층 2, 상기 제 1 및 제 2 회로층을 포함하는 적, 녹 및 청색 중 어느 두가지 색의 이원색 발광소자 집합체와 나머지 한가지 색의 단색 발광소자집합체가적층되며,상기 이원색 발광소자집합체와상기 단색 발광소자집합체를 접합하는 1/2층접합층을더 포함하는 디스플레이장치 청구항 4.제 1 반도체층, 제 2 반도체층 및 상기 반도체층들사이에 배치된 활성층을포함하는 복수개의 匕드디들, 상기 匕드디들 사이 공간을 충전하면서 형성된 절연층 1과 상기 제 1 및 제 2 반도체층 각각과 연결되며, 상기 匕드디들과절연층 1을 사이에 두고 서로 교차하며, 터미널을 포함하며, 나열되게 패턴된 제 1 및제 2전극층을포함하는적,녹 및청색 각각의 느드디집합체;
집합체 중 어느 한가지
Figure imgf000029_0001
집합체와 다른 한가지 색의 2층
Figure imgf000029_0002
합층;
나머지 집합체와
Figure imgf000029_0003
집합체를접합하는 2/3층접합층; 및
상기 터미널들을노출하면서최외곽상하면각각에 형성된 보호층들을포함하는 디스플레이 장치 2020/021301 ?01/162018/055445 청구항 5.제 1반도체층,제 2 반도체층 및상기 반도체층들사이에 배치된 활성층을포함하는복수개의 느드디들,상기각匕드디의제 2반도체층과연결된제 2전극층,상기제 2전극층상에형성된 버퍼층,상기각 匕드디의 버퍼층 상에 하나의 1ᅲ 또는 하나 이상의 1ᅲ와하나 이상의 캐패시터가형성되며, 복수개의 주사선 1들, 복수개의 데이터선 1들, 하나 이상의 공통 전극선 1 및 상기 각 느드디들 사이 공간을 충전하면서형성된절연층 4을포함하여상기각
Figure imgf000030_0002
픽셀회로가구비된
Figure imgf000030_0001
집합체를형성하고,
Figure imgf000030_0003
양품들을선별하고,
싱귤레이션으로상기 절연층 4는제거되며 상기 주사선 1들, 데이터선 1들 및하나이상의 공통전극선 1이상기각匕드디에독립되게패턴되어 1ᅲ발광소자를형성하고,
한가지색 이상의양품의상기 1ᅲ발광소자들을이동하여수평배치된 1ᅲ발광소자들;
상기수평배치된
Figure imgf000030_0004
발광소자들사이공간을충전하면서형성된절연층 5;
상기수평배치된각 1ᅲ발광소자에포함된상기주사선 1들과연결된복수개의주사선 2들;
상기수평배치된각 1ᅲ발광소자에포함된상기 데이터선 1들과연결된복수개의 테이터선 2들;
상기수평 배치된각 1ᅲ발광소자에포함된상기하나이상의공통전극선 1과연결된하나이상의공통 전극선 2;및
상기 주사선 2들, 데이터선 2들 및 하나 이상의 공통 전극선 2의 각 선은 터미널을 포함하며, 서로 절연되면서 상기 주사선 2들과 데이터선 2들이 서로 교차되며, 상기 터미널들을 노출하면서 최외곽 상하면각각에형성된보호층들을포함하는디스플레이장치 청구항 6.제 5항에 있어서,상기수평 배치된
Figure imgf000030_0005
발광소자들,상기 절연층 5,상기복수개의주사선 2들, 상기 복수개의 테이터선 2들 및상기 하나이상의 공통전극선 2를포함하는적,녹 및청색 각각의 발광소자집합체가적층되며,
적,녹 및청색 각각의 상기
Figure imgf000030_0006
발광소자집합체중어느한가지 색의 1층
Figure imgf000030_0007
발광소자집합체와다른 한가지 색의 2층
Figure imgf000030_0008
발광소자 집합체를 접합하는 1/2층 접합층 및 나머지 색의 3층
Figure imgf000030_0009
발광소자 집합체와상기 2층
Figure imgf000030_0010
발광소자집합체를접합하는 2/3층접합층을더포함하는디스플레이장치 청구항 7.제 5항에 있어서,상기수평 배치된
Figure imgf000030_0011
발광소자들,상기 절연층 5,상기복수개의주사선 2들, 상기 복수개의 테이터선 2들 및 상기 하나 이상의 공통 전극선 2를 포함하는 적, 녹 및 청색 중 어느 두가지색의이원색
Figure imgf000030_0012
발광소자집합체와나머지한가지색의 단색
Figure imgf000030_0013
발광소자집합체가적층되며 상기 이원색 발광소자 집합체와 상기 단색
Figure imgf000030_0014
발광소자 집합체을 접합하는 1/2층 접합층을 더 포함하는디스플레이장치 청구항 8.제 1반도체층,제 2 반도체층 및상기 반도체층들사이에 배치된 활성층을포함하는복수개의 느드디들,상기각匕드디의제 2반도체층과연결된제 2전극층,상기제 2전극층상에형성된 버퍼층,상기각 2020/021301 ?01/162018/055445 匕드디의 버퍼층 상에 하나의 1ᅲ 또는 하나 이상의 1ᅲ와하나 이상의 캐패시터가형성되며, 복수개의 주사선 1들, 복수개의 데이터선 1들, 하나 이상의 공통 전극선 1 및 상기 각 느드디들 사이 공간을 충전하면서 형성된 절연층 4을포함하여 상기 각匕드디에 픽셀회로가구비된 적,녹 및청색 각각의 느드디집합체;
상기각주사선 1,각데이터선 1및하나이상의공통전극선 1은터미널을포함하며,
적, 녹 및 청색 각각의
Figure imgf000031_0001
집합체 중 어느한가지
Figure imgf000031_0002
집합체와 다른한가지
Figure imgf000031_0003
집합체를접합하는 2/3층접합층;및
상기 터미널들을노출하면서최외곽상하면각각에형성된보호층들을포함하는디스플레이장치 청구항 9.제 1항,제 2항,제 3항,제 4항,제 5항,제 6항,제 7항또는제 8항중 어느한항에 있어서, 상기각느드디의측면을둘러싸는측벽미러를더포함하는디스플레이장치 청구항 10.제 5항,제 6항또는제 7항중 어느한항에 있어서, 상기 주사선 2들이 형성된 층과상기 데이터선 2들이형성된층사이에 배치된층간절연층을더포함하는디스플레이장치 청구항 11.제 10항에 있어서,상기각느드디의측면을둘러싸는측벽 미러를더포함하는디스플레이장치 청구항 12.도너 기판에분리 가능접합층을포함해형성된 발광소자들사이에 안내벽을형성하고,분리 가능 접합층에 레이저 빔을 조사하여 발광소자가 이동될 때 안내벽은 발광소자가 이동 중에 회전 및 기울어짐을제한하는역할을하면서접수기판에발광소자를전사하는레이저전사방법 청구항 13.제 12항에 있어서,상기 안내벽을 가리며, 레이저가투과되는투과 영역이 패턴되면서 상기 도너 기판에 형성된 윈도우층을 더 포함하여 상기 투과 영역을통해 레이저 빔이 분리 가능 접합층에 조사되는레이저전사방법 청구항 14.제 1반도체층,제 2반도체층 및상기 반도체층들사이에 배치된활성층을포함하는복수개의 匕드디들, 상기 匕드디들 사이 공간을 충전하면서 형성된 절연층 1 및 상기 제 1 및 제 2 반도체층 각각과 연결된제 1및제 2전극층을포함하여 느드디집합체를형성하고,
집합체에대해전기/광학시험을하여느드디양품들을선별하고,
싱귤레이션으로상기 절연층 1이 제거되며 상기 제 1 및제 2 전극층중 어느하나또는둘 다패턴되어 상기 각 느드디에 독립되게 형성된 제 1 및 제 2 전극층과 상기 제 1, 제 2 반도체층 및 활성층이 포함된 발광소자를형성하고,한가지색이상의양품의상기 발광소자들을이동하여수평배치된 발광소자들; 2020/021301 ?01/162018/055445 상기수평배치된발광소자들사이공간을충전하면서형성된절연층 2;
상기 각 발광소자에 포함된 상기 제 1 및제 2 전극층각각을 연결하며, 상기 수평 배치된 발광소자들은 전기적으로 직렬 연결, 병렬 연결 또는 직렬과 병렬이 조합된 연결이 되며, 터미널을 포함하는 제 1 및 제 2회로층;및
상기 터미널들을노출시키면서상하면각각에형성된보호층들을포함하는
Figure imgf000032_0001
모듈 청구항 15.제 1반도체층,제 2반도체층 및상기 반도체층들사이에 배치된활성층을포함하는복수개의 匕드디들, 상기 匕드디들 사이 공간을 충전하면서 형성된 절연층 1 및 상기 제 1 및 제 2 반도체층 각각과 연결된제 1및제 2전극층을포함하여 느드디집합체를형성하고,
집합체에대해전기/광학시험을하여느드디양품들을선별하고,
싱귤레이션으로 상기 절연층 1이 제거되며 상기 제 1 및 제 2 전극층 중 최소 어느 하나 또는 둘 다 패턴되어 상기 각 느드디에 독립되게 형성된 제 1 및 제 2 전극층과상기 제 1, 제 2 반도체층 및 활성층이 포함된 발광소자를 형성하고, 한가지 색 또는 두가지 색의 양품 발광소자들을 이동하여 수평 배치된 발광소자들;
상기수평배치된발광소자들사이공간을충전하면서형성된절연층 2;
상기 각 발광소자에 포함된 상기 제 1 및제 2 전극층각각을 연결하며, 상기 수평 배치된 발광소자들은 전기적으로 직렬 연결, 병렬 연결 또는 직렬과 병렬이 조합된 연결이 되며, 터미널을 포함하는 제 1 및 제 2회로층;및
상기 터미널들을 노출시키면서 빛이 방출되는 면에 형성된 형광체층과 반대면에 형성된 보호층을 포함하는 청구항 16.제 14항또는제 15항에 있어서,상기 각느드디의 측면을둘러싸는측벽 미러를 더 포함하는 匕드디모듈
PCT/IB2018/055445 2018-07-22 2018-07-22 Led 디스플레이 장치, led 모듈 및 레이저를 이용한 led 전사 방법 WO2020021301A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/IB2018/055445 WO2020021301A1 (ko) 2018-07-22 2018-07-22 Led 디스플레이 장치, led 모듈 및 레이저를 이용한 led 전사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2018/055445 WO2020021301A1 (ko) 2018-07-22 2018-07-22 Led 디스플레이 장치, led 모듈 및 레이저를 이용한 led 전사 방법

Publications (1)

Publication Number Publication Date
WO2020021301A1 true WO2020021301A1 (ko) 2020-01-30

Family

ID=69181368

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2018/055445 WO2020021301A1 (ko) 2018-07-22 2018-07-22 Led 디스플레이 장치, led 모듈 및 레이저를 이용한 led 전사 방법

Country Status (1)

Country Link
WO (1) WO2020021301A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014049904A1 (ja) * 2012-09-25 2014-04-03 パナソニック株式会社 Ｅｌ表示装置の製造方法、ｅｌ表示装置の製造に用いられる転写基板
KR20150119149A (ko) * 2013-03-15 2015-10-23 럭스뷰 테크놀로지 코포레이션 리던던시 스킴을 갖춘 발광 다이오드 디스플레이 및 통합 결함 검출 테스트를 갖는 발광 다이오드 디스플레이를 제작하는 방법
KR20160126779A (ko) * 2015-04-24 2016-11-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20170122008A (ko) * 2016-04-26 2017-11-03 엘지이노텍 주식회사 Led 디스플레이 장치, 백라이트 유닛 및 조명장치
KR20180060704A (ko) * 2016-11-29 2018-06-07 광주과학기술원 수직 적층형 마이크로 디스플레이

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014049904A1 (ja) * 2012-09-25 2014-04-03 パナソニック株式会社 Ｅｌ表示装置の製造方法、ｅｌ表示装置の製造に用いられる転写基板
KR20150119149A (ko) * 2013-03-15 2015-10-23 럭스뷰 테크놀로지 코포레이션 리던던시 스킴을 갖춘 발광 다이오드 디스플레이 및 통합 결함 검출 테스트를 갖는 발광 다이오드 디스플레이를 제작하는 방법
KR20160126779A (ko) * 2015-04-24 2016-11-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20170122008A (ko) * 2016-04-26 2017-11-03 엘지이노텍 주식회사 Led 디스플레이 장치, 백라이트 유닛 및 조명장치
KR20180060704A (ko) * 2016-11-29 2018-06-07 광주과학기술원 수직 적층형 마이크로 디스플레이

Similar Documents

Publication Publication Date Title
US10833220B2 (en) Micro light emitting diode device
JP6740374B2 (ja) 表示装置および製造方法
KR102543408B1 (ko) 발광 디스플레이 유닛 및 디스플레이 장치
TWI470843B (zh) 在基板中安置元件之方法及其元件安置之基板結構
KR100892578B1 (ko) 화상 표시 장치의 제조 방법
US11094675B2 (en) Micro light emitting diode device including different-type epitaxial structures having respective connection portions of different thicknesses
US9287468B2 (en) LED submount with integrated interconnects
US10658423B2 (en) Method of manufacturing light emitting device
US20220093837A1 (en) Light emitting device package and display device having the same
CN113257958A (zh) 发光二极管测试电路、发光二极管测试方法及制造方法
JP2022530370A (ja) 発光ダイオードディスプレイパネル、それを有するディスプレイ装置及びそれを製造する方法
JP2022519656A (ja) ディスプレイ用発光素子およびそれを有するディスプレイ装置
US11508778B2 (en) Light emitting device for display and display apparatus having the same
JP2003209295A (ja) 電子部品及びその製造方法、これを用いた画像表示装置
US11444121B2 (en) Pixel or display with sub pixels selected by antifuse programming
TWI747327B (zh) 製造微發光二極體顯示器的系統與方法
WO2020021301A1 (ko) Led 디스플레이 장치, led 모듈 및 레이저를 이용한 led 전사 방법
KR20220032110A (ko) 고전압 플립칩 반도체 발광소자
JP4182661B2 (ja) 画像表示装置及びその製造方法
TWI754283B (zh) 顯示面板的製備方法
JP2004266026A (ja) チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法
US11756940B2 (en) Light emitting device for display and display apparatus having the same
US11437353B2 (en) Light emitting device for display and display apparatus having the same
TWI756858B (zh) 製造微發光二極體顯示器的系統與方法
US20240021589A1 (en) Led display apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18927819

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 08/07/2021)

122 Ep: pct application non-entry in european phase

Ref document number: 18927819

Country of ref document: EP

Kind code of ref document: A1