KR102039992B1 - 발광 다이오드 칩 및 이의 제조방법 - Google Patents

Abstract

본 발명에 실시예에 따른 발광 다이오드 칩은, 하나의 최소사이즈 단위 칩의 기저이며, 제1 영역과 제2 영역으로 분할된 기판, 기판 전면(whole surface)에 배치되는 제1 타입층, 제1 영역의 제1타입층의 상에 제1 컬러를 발광하는 제1 발광패턴이 배치된 제1 부화소, 상기 제2 영역의 제1 타입층 상에 배치되는 폴리머 본딩패턴 및 폴리머 본딩패턴 상에 폴리머 본딩패턴에 오버랩되도록 배치되는 제2 타입패턴과, 제2 타입패턴 상에 제2 컬러를 발광하는 제2 발광패턴이 배치된 제2 부화소를 포함한다. 여기서 하나의 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제2 부화소 및 상기 제1 부화소는, 서로 다른 색상을 발광할 수 있다.

Description

발광 다이오드 칩 및 이의 제조방법{Light emitting diode chip and manufacturing method thereof}

본 발명은 발광 다이오드 칩 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 하나의 최소사이즈 단위 칩 상에 서로 다른 컬러를 발광하는 발광패턴을 형성함으로써 발광 다이오드 칩의 실장수를 줄이면서 화소 밀도(Pixel Density)를 증가시킬 수 있는 발광 다이오드 칩 및 이의 제조방법에 관한 것이다.

발광 다이오드(Light Emitting Diode, LED)는 PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시키는 반도체 소자이다.

발광 다이오드는 LCD TV의 백라이트, 조명, 전광판 등에 널리 사용되고 있고, 최근 핸드폰과 같은 소형 전자기기로부터 대형 TV에 까지 사용되고 있다.

상기한 발광 다이오드는 마더 기판 상에 하나의 색상을 발광하는 소재를 성장시켜고 다이싱하여 하나의 발광칩을 형성할 수 있다. 즉, 발광 소재를 성장시켜 R, G, B 색상을 갖는 발광칩을 각각 형성할 수 있다.

그리고 이들 발광 칩(light emitting diode(LED) chip)을 보드 기판 상에 복수개를 실장시켜 RGB 색상 즉, 멀티 색상을 구현할 수 있다. 상기한 발광칩을 이용하여 표시장치를 형성하는 경우, 각각의 발광칩을 보드 기판에 실장시켜 각각의 서브 화소를 구성하고, 서브 화소들을 모아서 하나의 화소를 형성할 수 있다.

다시 말해, 멀티 색상을 구현하기 위해서 하나의 칩에 하나의 색상을 발광하는 발광칩으로 각각의 서브화소를 구성하고, 상기한 서브화소들을 3개 이상을 보드 기판 상에 실장시켜 하나의 화소를 구현할 수 있다.

그러나, 상기한 발광 칩들을 마더 기판에서 다이싱하는 경우, 커프 로스(kurfloss) 때문에 커팅된 발광칩의 사이즈를 줄이는데 한계가 있다. 이에 따라 화소의 사이즈를 줄이는데 한계가 있다. 여기서 커프 로스(Kurf(=Width) loss)는 기판을 자를 때 손실되는 물질의 폭을 말합니다.

예를 들어, 마더 기판을 다이싱하는 경우 하나의 발광칩 최소사이즈가 100um라 하면, RGB로 구성되는 각각의 서브화소 3개를 모아 하나의 화소를 구현하기 위해 발광칩 3개를 실장시키면 하나의 화소는 300um 이상의 사이즈로 형성되어야 하는 한계가 있다.

이와 같이, 표시(디스플레이) 장치에서 보드 기판 상에 실장된 발광칩들을 개개의 서브화소로 이용할 경우, 일정면적 당 화소밀도를 향상시키기 위한 발광칩의 크기 감소에 한계가 있다.

따라서 발광칩을 표시장치에 사용하는 경우, 발광칩의 실장 수를 줄이면서 일정면적 당 화소밀도를 증가시킬 수 있는 구조 및 제조방방법의 개선이 필요하다.

본 발명이 이루고자 하는 기술적 과제는 하나의 최소사이즈 단위 칩 상에 서로 다른 컬러를 발광하는 발광패턴을 갖는 발광 다이오드 칩을 제공하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 발광 다이오드 칩의 실장 개수를 줄임으로써 제조비용을 저감시킬 수 있고, 목표면적 당 화소밀도(Pixel Density)를 증가시켜 계조를 향상시킬 수 있는 발광 다이오드 패널을 제공하는 것이다.

본 발명이 이루고자 하는 또 다른 기술적 과제는 하나의 최소사이즈 단위 발광 다이오드 칩 상에 서로 다른 컬러를 발광하는 발광패턴을 용이하게 형성하는 발광 다이오드 칩의 제조방법을 제공하는 것이다.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 실시예에 따른 발광 다이오드 칩은 하나의 최소사이즈 단위 칩의 기저이며, 제1 영역과 제2 영역으로 분할된 기판, 상기 기판 전면(whole surface)에 배치되는 제1 타입층, 상기 제1 영역의 제1 타입층의 상에 제1 컬러를 발광하는 제1 발광패턴이 배치된 제1 부화소, 상기 제2 영역의 제1 타입층 상에 배치되는 폴리머 본딩패턴 및 상기 폴리머 본딩패턴 상에 상기 폴리머 본딩패턴에 오버랩되도록 배치되는 제2 타입패턴과, 상기 제2 타입패턴 상에 제2 컬러를 발광하는 제2 발광패턴이 배치된 제2 부화소를 포함한다.

여기서 상기 하나의 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제2 부화소 및 상기 제1 부화소는, 서로 다른 색상을 발광할 수 있다.

상기 하나의 최소사이즈 단위 칩를 분할하여 배치되는 상기 제2 부화소의 제2 발광패턴과 상기 제1 부화소의 제1 발광패턴은 상기 하나의 최소사이즈 단위 칩의 전체 면적 중 80% 내지 90% 범위의 면적으로 배치될 수 있다.

상기 제1 영역과 제2 영역은 두 부화소의 광효율비와 화소배치구도에 따라 m:n 내지 n:m 으로 분할될 수 있다. 여기서 m은 3 내지 7이고, n은 3 내지 7일 수 있다.

상기 제1 영역에 배치되는 제1 발광패턴과, 제2 영역 상에 배치되는 제2 발광패턴 각각은 색 조합에 따라 K:L 내지 L:K범위로 배치될 수 있다. 여기서 K는 3내지 6이리고, L은 3 내지 6일 수 있다.

상기 제1 부화소 및 제2 부화소에 각각 배치된 상기 제1 발광패턴 및 제2 발광패턴은 서로 다른 에너지 밴드갭을 가질 수 있다.

상기 폴리머 본딩패턴은 OCR(Optical Clear Resin), OCA(Optically Clear Adhesive), SU-8 및 이들의 혼합물 중 선택되는 어느 하나일 수 있다.

상기 폴리머 본딩패턴은 3um 내지 6um범위의 두께로 배치될 수 있다.

상기 폴리머 본딩패턴은 상기 제1 발광패턴과 동일층 상에 배치되고, 상기 제1 발광패턴보다 두꺼운 두께로 배치될 수 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 발광 다이오드 패널은 하나의 최소사이즈 단위 칩의 기저인 제1 칩기판 상에 제1 컬러를 발광하는 제1 부화소 및 제2 컬러를 발광하는 제2 부화소로 분할된 제1 발광 다이오드 칩이 배치되는 제1 서브픽셀 및 하나의 최소사이즈 단위 칩의 기저인 제2 칩기판 상에 제3 컬러를 발광하는 제3 부화소 및 제4 컬러를 발광하는 제4 부화소로 분할된 제2 발광 다이오드 칩이 배치되는 제2 서브픽셀을 포함한다.

상기 제1 내지 제4 부화소 중 적어도 2이상의 부화소는 서로 다른 색상을 발광하며, 상기 제1 서브픽셀과 제2 서브픽셀을 조합하여 하나의 화소를 형성할 수 있다.

상기 제1 발광 다이오드 칩은, 하나의 최소사이즈 단위 칩의 기저이며, 제1 영역과 제2 영역으로 분할된 상기 제1 칩기판, 상기 제1 칩기판 전면(whole surface)에 배치되는 제1 타입층, 상기 제1 영역의 제1 타입층의 상에 제1 컬러를 발광하는 제1 발광패턴이 배치된 제1 부화소, 상기 제2 영역의 제1타입층 상에 배치되는 제1 폴리머 본딩패턴 및 상기 제1 폴리머 본딩패턴 상에 상기 제1 폴리머 본딩패턴에 오버랩되도록 배치되는 제2 타입패턴과, 상기 제2 타입패턴 상에 제2 컬러를 발광하는 제2 발광패턴이 배치된 제2 부화소를 포함할 수 있다.

여기서 상기 하나의 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제2 부화소 및 상기 제1 부화소는, 서로 다른 색상을 발광할 수 있다.

상기 제2 발광 다이오드 칩은, 하나의 최소사이즈 단위 칩의 기저이며, 제3 영역과 제4 영역으로 분할된 상기 제2 칩기판, 상기 제2 칩기판 전면(whole surface)에 배치되는 제1 타입층, 상기 제3 영역의 제1 타입층의 상에 제3 컬러를 발광하는 제3 발광패턴이 배치된 제3 부화소, 상기 제4 영역의 제1 타입층 상에 배치되는 제2 폴리머 본딩패턴 및 상기 폴리머 본딩패턴 상에 상기 폴리머 본딩패턴에 오버랩되도록 배치되는 제2 타입패턴과, 상기 제2 타입패턴 상에 제4 컬러를 발광하는 제4 발광패턴이 배치된 제4 부화소를 포함할 수 있다.

여기서 상기 하나의 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제4 부화소 및 상기 제3 부화소는, 서로 다른 색상을 발광할 수 있다.

상기 제1 폴리머 본딩패턴 및 제2 폴리머 본딩패턴은 동일한 투명 본딩 재료일 수 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩의 제조방법은 제1 기판의 전면(whole surface) 상에 제1 타입층을 형성하고 상기 제1 타입층의 제1 영역 상에 제1 컬러를 발광하는 제1 발광패턴을 형성하여 제1 부화소 기판을 준비하고, 제2 기판 상에 제2 발광층과 제2 타입층을 순차적으로 성장시켜 제2 부화소 기판을 준비하는 단계, 상기 제1 부화소 기판 상에 폴리머를 도포하여 폴리머 본딩층을 형성하는 단계, 상기 폴리머 본딩층이 형성된 제1 부화소 기판과 상기 제2 부화소 기판을 합착시키고 경화시켜 상기 제1 부화소 기판과 상기 제2 부화소 기판이 본딩된 합착기판을 형성하는 단계, 상기 합착기판 상에서 상기 제2 기판을 제거시켜 상기 제2 발광층을 노출시키는 단계, 상기 제2 발광층 및 제2 타입층의 일부를 식각하여 상기 제1 영역에 인접한 제2 영역 상에 제2 발광패턴과 제2 타입패턴을 형성하고, 상기 제1 영역에 배치된 상기 폴리머 본딩층의 일부를 노출시키는 단계, 및 상기 제1 영역에 노출된 상기 폴리머 본딩층을 식각하여 상기 제1 발광패턴 및 상기 제1 타입층의 일부을 노출시키고, 상기 제2 영역 상에 폴리머 본딩패턴을 형성할 수 있다.

상기 제1 부화소 기판 상에 폴리머를 도포하여 폴리머 본딩층을 형성하는 단계에 있어서, 상기 폴리머 본딩층은 상기 제1 부화소 기판의 일면에 평탄면을 형성하는 단계일 수 있다.

상기 제1 부화소 기판 상에 폴리머를 도포하여 폴리머 본딩층을 형성하는 단계에 있어서, 상기 폴리머 본딩층은 3um 내지 6um 범위의 두께로 형성될 수 있다.

상기 폴리머 본딩층이 형성된 제1 부화소 기판과 상기 제2 부화소 기판을 합착시키고 경화시켜 상기 제1 부화소 기판과 상기 제2 부화소 기판이 본딩된 합착기판을 형성하는 단계에 있어서, 상기 합착기판은 상기 폴리머 본딩층과, 상기 제2 부화소 기판의 제2 타입층이 합착면을 이룰 수 있다.

상기 폴리머 본딩층이 형성된 제1 부화소 기판과 상기 제2 부화소 기판을 합착시키고 경화시켜 상기 제1 부화소 기판과 상기 제2 부화소 기판이 본딩된 합착기판을 형성하는 단계에 있어서, 상기 경화는 150℃ 내지 250℃ 범위에서 30분 내지 150분 범위 동안 실시할 수 있다.

상기 합착기판 상에서 상기 제2 기판을 제거시켜 상기 제2 발광층을 노출시키는 단계는, 상기 제2 기판에 제공되는 식각액을 제어하여 상기 제2 기판만을 선택적으로 식각하는 방법, 상기 제2 기판과 상기 제2 발광층 사이에 에칭스토퍼를 형성하여 상기 제2 기판을 식각하는 방법 및 상기 제2 기판과 상기 제2 발광층 사이에 희생층을 형성하여 상기 희생층을 제거하여 상기 제2 기판을 상기 합착기판 상에서 탈착시키는 방법 중 선택되는 어느 하나의 방법일 수 있다.

상기 제2 발광층 및 제2 타입층의 일부를 식각하여 상기 제1 영역에 인접한 제2 영역 상에 제2 발광패턴과 제2 타입패턴을 형성하고, 상기 제1 영역에 배치된 상기 폴리머 본딩층의 일부를 노출시키는 단계는, 상기 식각은 습식식각 방법 및 건식식각 방법 및 이들을 혼합한 식각 방법 중 선택되는 어느 하나의 방법일 수 있다.

상기 제2 발광층 및 제2 타입층의 일부를 식각하여 상기 제1 영역에 인접한 제2 영역 상에 제2 발광패턴과 제2 타입패턴을 형성하고, 상기 제1 영역에 배치된 상기 폴리머 본딩층의 일부를 노출시키는 단계 이후에, 상기 제2 발광패턴 및 상기 제2 타입패턴 상에 각각 패드를 형성하는 단계를 더 포함할 수 있다.

본 발명의 실시예에 따르면, 발광 다이오드 칩은 하나의 최소사이즈 단위 발광 다이오드 칩 상에 서로 다른 컬러를 발광하는 복수의 발광패턴들을 배치시켜 하나의 칩 상에 적어도 둘 이상의 색상을 발광시킬 수 있는 효과가 있다.

본 발명의 다른 실시예에 따르면, 발광 다이오드 패널은 발광 다이오드 칩의 실장 개수를 줄여 제조비용을 저감시킬 수 있고, 목표면적 당 화소밀도(Pixel Density)를 증가시켜 계조를 향상시킬 수 있는 효과가 있다.

본 발명의 또 다른 실시예에 따르면, 발광 다이오드 칩의 제조방법은 하나의 최소사이즈 단위 발광 다이오드 칩 상에 서로 다른 컬러를 발광하는 발광패턴들을 용이하게 형성할 수 있는 효과가 있다.

본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.

도 1은 본 발명의 실시예에 따른 발광 다이오드 칩을 도시한 사시도이다.
도 2는 본 발명의 실시예에 따른 발광 다이오드 칩을 도시한 평면도이다.
도 3은 본 발명의 실시예에 따른 발광 다이오드 칩을 도시한 단면도이다.
도 4는 본 발명의 실시예에 따른 발광 다이오드 패널을 도시한 평면도이다.
도 5는 도 4의 하나의 화소를 도시한 평면도이다.
도 6은 도 5의 C-D를 절단한 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 발광 다이오드 패널에서 하나의 화소를 도시한 평면도이다.
도 8은 본 발명의 실시예에 따른 발광 다이오드 칩의 제조방법을 도시한 순서도이다.
도 9 내지 14는 본 발명의 실시예에 따른 발광 다이오드 칩의 제조방법을 도시한 공정도이다.

이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.

본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 발광 다이오드 칩을 도시한 사시도이고, 도 2는 본 발명의 실시예에 따른 발광 다이오드 칩을 도시한 평면도이고, 도 3은 본 발명의 실시예에 따른 발광 다이오드 칩을 도시한 단면도이다. 여기서 도 3은 도 2의 A-B에 따른 단면도이다.

도 1 내지 도3을 참조하면, 본 발명의 실시예에 따른 발광 다이오드 칩(10)은 하나의 최소사이즈 단위 칩의 기저이며, 제1 영역(AR1)과 제2 영역(AR2)으로 분할된 기판(105), 상기 기판(105) 전면(whole surface)에 배치되는 제1타입층(110), 상기 제1 영역(AR1)의 제1타입층(110)의 상에 제1 컬러를 발광하는 제1 발광패턴(120)이 배치된 제1 부화소(Q1), 상기 제2 영역(AR2)의 제1타입층(110) 상에 배치되는 폴리머 본딩패턴(200) 및 상기 폴리머 본딩패턴(200) 상에 상기 폴리머 본딩패턴(200)에 오버랩되도록 배치되는 제2 타입패턴(230)과, 상기 제2 타입패턴(230) 상에 제2 컬러를 발광하는 제2 발광패턴(250)이 배치된 제2 부화소(Q2)를 포함한다.

여기서 상기 하나의 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제2 부화소(Q2) 및 상기 제1 부화소(Q1)는, 서로 다른 색상을 발광할 수 있다. 즉, 상기 제2 부화소(Q2) 및 상기 제1 부화소(Q1)는 하나의 최소사이즈 단위 칩을 분할하여 각각 배치되며, 상기 제1 부화소(Q1) 및 제2 부화소(Q2)에 각각 배치된 상기 제1 발광패턴(120) 및 제2 발광패턴(250)은 서로 다른 에너지 밴드갭을 가질 수 있다.

여기서 발광 다이오드 칩(10)은 최소사이즈의 단위칩(Z)으로 형성된 것으로 정의하며, 최소사이즈는 칩단위(Z)로 커팅되는 커프 로스(kurfloss)에 인해 형성되는 최소의 사이즈를 말한다.

그리고, 제1 영역(AR1) 상에 배치되는 제1 부화소(Q1)는 제1 컬러를 발광할 수 있고, 제2 영역(AR2) 상에 배치되는 제2 부화소(Q2)는 제2 컬러를 발광할 수 있다. 상기한 제1 컬러와 제2 컬러는 서로 다른 색상일 수 있다. 예를 들면, 제1 컬러가 레드 색상을 발광하면, 제2 컬러는 그린, 블루 또는 화이트 색상 중 어느 하나의 색상을 발광할 수 있다.

그리고 제1 영역(AR1)과 제2 영역(AR2)은 서로 인접하게 배치되어 상기 제1 영역(AR1)과 제2 영역(AR2) 상에 배치되는 제1 발광패턴(120)과 제2 발광패턴(250)으로 하나의 발광 다이오드 칩(10)에서 둘 이상의 컬러를 발광할 수 있다.

이와 같이, 본 발명의 실시예에 따른 발광 다이오드 칩(10)은 하나의 최소사이즈 단위 발광 다이오드 칩(10) 상에 서로 다른 컬러를 발광하는 복수의 발광패턴들(120, 250)을 배치시켜 하나의 칩 상에 적어도 둘 이상의 색상을 발광시킬 수 있다.

본 발명의 실시예에 따른 발광 다이오드 칩(10)은 기판(105)을 포함하고, 상기 기판(105)은 하나의 최소사이즈 단위 칩(Z)의 기저이며, 제1 영역(AR1)과 제2 영역(AR2)으로 분할된다.

최소사이즈의 단위칩(Z)의 기저인 기판(105)의 제1 영역(AR1) 상에는 제1 부화소(Q1)가 배치될 수 있고, 제2 영역(AR2) 상에는 제2 부화소(Q2)가 배치될 수 있다.

상기 기판(105)은 사파이어 기판 또는 질화갈륨(GaN)을 포함하는 투명 기판을 사용할 수 있다. 도 1에서는 용이한 설명을 위해 본 발명의 실시예에 따른 발광 다이오드 칩(10)을 복수로 형성할 수 있는 마더 기판(103)을 도시하고 있으나, 여기서 상기한 마더 기판(103)을 최소사이즈 칩단위(Z)로 다이싱하여 형성된 것을 발광 다이오드 칩(10)으로 정의하고, 발광 다이오드 칩(10)에 사용되는 기저(基底)를 기판(105)으로 정의한다.

상기 기판(105)은 가상의 제1 영역(AR1)과 제2 영역(AR2)으로 분할시킬 수 있으며, 상기 제1 영역(AR1)과 제2 영역(AR2)은 기판(105)의 형상을 따라 가로 방향, 세로 방향 및 대각선 방향 등 선택적으로 분할시킬 수 있다.

또한, 상기 제1 영역(AR1)과 제2 영역(AR2)은 기판(105)을 양분할 수도 있으며, 바람직하게 제1 영역(AR1)과 제2 영역(AR2)은 상기 제1 영역(AR1) 및 제2 영역(AR2)의 광효율비와 화소배치구도에 따라 m:n 내지 n:m 으로 분할시킬 수 있다. 여기서 m은 3 내지 7이고, n은 3 내지 7일 수 있다.

그리고 상기 제1 영역(AR1)에 배치되는 제1 발광패턴(120)과, 제2 영역(AR2) 상에 배치되는 제2 발광패턴(250) 각각은 색 조합에 유리하도록 K:L 내지 L:K범위로 배치될 수 있다. 여기서 K는 3내지 6이리고, L은 3 내지 6일 수 있다.

상기 하나의 최소사이즈 단위칩(Z)를 분할하여 배치되는 상기 제2 부화소(Q2)의 제2 발광패턴(250)과 상기 제1 부화소(Q1)의 제1 발광패턴(120)은 상기 하나의 최소사이즈 단위칩(Z)의 전체 면적 중 80% 내지 90% 범위의 면적으로 배치될 수 있다.

이는 추후에 설명할 패드영역의 형성을 위해 일부 제1 영역(AR1) 또는 제2 영역(AR2) 상의 발광패턴(120, 250)을 제거하고 제1 타입층(110) 및 제2 타입패턴(230)의 일부를 노출시켜 패드들을 형성하기 위함이다.

그리고, 상기 제1 부화소(Q1) 및 제2 부화소(Q2)에 각각 배치된 상기 제1 발광패턴(120) 및 제2 발광패턴(250)은 서로 다른 에너지 밴드갭을 가질 수 있다.

이와 같이, 본 발명의 실시예에 따른 하나의 최소사이즈 단위 발광 다이오드 칩(10) 상에 서로 다른 컬러를 발광하는 복수의 발광패턴들을 배치시켜 하나의 칩 상에 적어도 둘 이상의 색상을 발광시킬 수 있다.

구체적인 실시예로 설명하면, 본 발명의 실시예에 따른 발광 다이오드 칩(10)은 기판(105) 전면(whole surface)에 제1 타입층(110)이 배치된다.

제1 타입층(110)은 N 타입층으로 형성될 수 있다. 예를 들면, 상기 N 타입층은 GaN 재료에 도펀트를 도핑시켜 전자 농도가 과잉된 N타입층을 형성할 수 있다.

본 발명의 실시예에 따른 발광 다이오드 칩(10)은 상기 제1 영역(AR1)의 제1타입층(110)의 상에 제1 컬러를 발광하는 제1 발광패턴(120)이 배치된 제1 부화소(Q1)를 포함한다.

제1 부화소(Q1)는 제1 영역(AR1) 상에 배치되고, 제1 영역(AR1)의 상기 제1 타입층(110) 상에는 제1 발광패턴(120)이 배치될 수 있다. 제1 발광패턴(120)은 상기 제1 타입층(110)과 동일한 소재 또는 다른 소재를 사용할 수 있으며, 상기한 재료에 도펀트를 도핑시켜 정공 농도가 과잉된 P타입층으로 형성할 수 있다.

제1 발광패턴(120)은 제1 영역(AR1) 상에서 제1 타입층(110)의 일부 영역 상에 배치될 수 있다. 구체적으로, 제1 영역(AR1)의 일부 영역은 제1 발광패턴(120)과 제1 타입층(110)이 오버랩되도록 배치될 수 있다.

그리고, 제1 영역(AR1)의 다른 영역은 제1 발광패턴(120)과 제1 타입층(110)이 오버랩되지 않고 제1 타입층(110)의 상면이 노출되도록 형성될 수 있다. 상기 제1 타입층(110)의 상면이 노출된 영역을 제1 패드영역(PA1)으로 정의한다.

여기서 제1 영역(AR1) 상에서 제1 타입층(110)이 상면이 노출된 제1 패드영역(PA1)상에는 제1 N패드(170)가 배치될 수 있다. 그리고 상기 제1 발광패턴(120) 상에는 제1 P패드(180)가 배치될 수 있다.

이와 같이, 상기 제1 영역(AR1) 상에 제1 타입층(110)과 제1 발광패턴(120)을 형성하여 제1 부화소(Q1)를 배치시킬 수 있다.

여기서 제1 영역(AR1)에서 제1 발광패턴(120)은 제1 영역(AR1)의 전체 중에 80% 내지 90% 범위로 배치될 수 있다. 제1 발광패턴(120)이 제1 영역(AR1) 상에서 80% 미만으로 배치되는 경우, 제1 발광패턴(120)의 발광 면적이 낮아져 발광효율이 저하될 수 있고, 90% 이상인 경우, 상기 제1 N패드(170) 의 형성 면적이 작아 제1 N패드(170)의 형성이 곤란할 수 있다.

본 발명의 실시예에 따른 발광 다이오드 칩(10)은 상기 제2 영역(AR2)의 제1타입층(110) 상에 폴리머 본딩패턴(200)이 배치된다.

폴리머 본딩패턴(200)은 OCR(Optical Clear Resin), OCA(Optically Clear Adhesive), SU-8 및 이들의 혼합물 중 선택되는 어느 하나를 사용할 수 있으나 이에 한정하는 것은 아니고, 높은 광투과도를 갖고 제거공정이 용이하며 접척성 물질 특성을 갖는 재료이면 사용 가능하다.

여기서 폴리머 본딩패턴(200)은 3um 내지 6um범위의 두께로 배치될 수 있다. 폴리머 본딩패턴(200)의 두께가 3um미만으로 형성되는 경우, 추후에 설명할 공정 단계에서 평탄면을 형성하기 곤란하여 합착공정이 용이하지 않을 수 있고, 6um를 초과하는 경우, 평탄면을 형성하는 두께를 초과함으로 인해 추후 폴리머 제거과정에서 공정시간 증가로 제조 비용이 증가할 수 있다.

여기서 폴리머 본딩패턴(200)의 두께는 공정 상에서 상기 제1 발광패턴(120)을 커버하는 평탄층을 형성하기 때문에 제1 발광패턴(120)의 두께보다 두꺼운 두께로 형성될 수 있다.

그리고 폴리머 본딩패턴(200)은 상기 제1 발광패턴(120)과 동일층 상에 배치될 수 있다. 다시 말해, 폴리머 본딩패턴(200)은 제1 영역(AR1)에 형성된 제1 부화소(Q1)에 대해서 절연시켜 제2 영역(AR2)의 폴리머 본딩패턴(200) 상에 제2 부화소(Q2)를 형성시킬 수 있다.

본 발명의 실시예에 따른 발광다이오드 칩(10)은 상기 폴리머 본딩패턴(200) 상에 상기 폴리머 본딩패턴(200)에 오버랩되도록 배치되는 제2 타입패턴(230)과, 상기 제2 타입패턴(230) 상에 제2 컬러를 발광하는 제2 발광패턴(250)이 배치된 제2 부화소(Q2)를 포함한다.

제2 타입패턴(230)은 P 타입층으로 형성될 수 있다. 예를 들면, 상기 P 타입층은 GaP 또는 GaAs재료에 도펀트를 도핑시켜 정공 농도가 과잉된 P타입층을 형성할 수 있다.

제2 타입패턴(230)은 상기 폴리머 본딩패턴(200)에 대해서 오버랩되도록 배치될 수 있다. 이에 따라 제2 타입패턴(230)의 형성면적을 제2 발광패턴(250)보다 넓게 형성함으로써 P타입층 전극형성 공간을 확보할 수 있다.

제2 발광패턴(250)은 상기 제2타입패턴(230) 상에 배치될 수 있고, N 타입층으로 형성될 수 있다. 예를 들면, 상기 N 타입층은 GaAS 재료에 도펀트를 도핑시켜 전자 농도가 과잉된 N타입층을 형성할 수 있다. 여기서 제2 발광패턴(250)은 제1 발광패턴(120)과 상이한 에너지 밴드갭을 가져 상이한 색상을 발광시킬 수 있다.

제2 발광패턴(250)은 제2 영역(AR2) 상에서 제2 타입패턴(230)의 일부 영역 상만 오버랩되도록 배치될 수 있다. 그리고, 제2 영역(AR2)의 다른 영역은 제2 발광패턴(250)과 제2 타입패턴(230)이 오버랩되지 않고 제2 타입패턴(230)의 상면이 노출되도록 형성될 수 있다. 상기 제2 타입패턴(230)의 상면이 노출된 영역을 제2 패드영역(PA2)으로 정의한다.

여기서 제2 영역(AR2) 상에서 제2 타입패턴(230)이 상면이 노출된 제2 패드영역(PA2) 상에는 제2 P패드(280)가 배치될 수 있다. 그리고 상기 제2 발광패턴(250) 상에는 제2 N패드(270)가 배치될 수 있다.

따라서 본 발명의 실시예에 따른 발광다이오드 칩(10)은 상기 제2 영역(AR2)에 배치되며, 제1 발광패턴(120)과 동일층에 배치된 폴리머 본딩패턴(200) 상에 제2 타입패턴(230)과 제2 발광패턴(250)을 형성하여 제2 부화소(Q2)를 배치시킬 수 있다.

이와 같이, 본 발명의 실시예에 따른 하나의 최소사이즈 단위 발광 다이오드 칩(10) 상에 서로 다른 컬러를 발광하는 복수의 발광패턴(120, 250)들을 배치시켜 하나의 칩 상에 적어도 둘 이상의 색상을 발광시킬 수 있다.

도 4는 본 발명의 실시예에 따른 발광 다이오드 패널을 도시한 평면도이고, 도 5는 도 4의 하나의 화소를 도시한 평면도이고, 도 6은 도 5의 C-D를 절단한 단면도이고, 도 7은 본 발명의 다른 실시예에 따른 발광 다이오드 패널에서 하나의 화소를 도시한 평면도이다.

도 4 내지 도 7은 중복 설명을 회피하고, 용이한 설명을 하기 위해 도 1 내지 도 3을 인용하여 설명하기로 한다.

도 4 내지 도 6을 참조하면, 본 발명의 실시예에 따른 발광 다이오드 패널(5)은, 하나의 최소사이즈 단위 칩의 기저인 제1 칩기판(105-1) 상에 제1 컬러를 발광하는 제1 부화소(Q1) 및 제2 컬러를 발광하는 제2 부화소(Q2)로 분할된 제1 발광 다이오드 칩(10-1)이 배치되는 제1 서브픽셀(SP1) 및 하나의 최소사이즈 단위 칩의 기저인 제2 칩기판(105-2) 상에 제3 컬러를 발광하는 제3 부화소(Q3) 및 제4 컬러를 발광하는 제4 부화소(Q4)로 분할된 제2 발광 다이오드 칩(10-2)이 배치되는 제2 서브픽셀(SP2)을 포함한다.

여기서 상기 제1 내지 제4 부화소(Q1, Q2, Q3, Q4) 중 적어도 2이상의 부화소는 서로 다른 색상을 발광하며, 상기 제1 서브픽셀(SP1)과 제2 서브픽셀(SP2)을 조합하여 하나의 화소(P)를 형성할 수 있다.

이와 같이, 본 발명의 실시예에 따른 발광 다이오드 패널(5)은 제1, 2발광 다이오드 칩(10-1, 10-2)만으로 하나의 화소(P)를 형성하여 칩의 실장 개수를 줄여 제조비용을 저감시킬 수 있고, 목표면적 당 화소밀도(Pixel Density)를 증가시켜 계조를 향상시킬 수 있다.

설명에 앞서 상기 서브픽셀(SP)은 하나의 화소(P)를 구성하기 위한 최소단위이며, 종래에는 하나의 서브픽셀(SP) 상에 하나의 색상을 표현하고, 복수의 서브픽셀(SP)을 조합하여 하나의 화소(P)를 구성하였다. 구체적으로 예를 들면, 서브픽셀(SP)은 R 서브픽셀, G서브픽셀, B서브픽셀로 구성되고, 상기한 RGB서브픽셀들을 조합하여 즉, 3 이상의 서브픽셀들을 조합하여 화이트 색상을 구현할 수 있는 하나의 화소(P)를 형성할 수 있었다.

반면, 본 발명의 실시예에 따른 하나의 서브픽셀(SP)에 배치되는 최소사이즈 단위의 하나의 제1 발광 다이오드 칩(10-1)은 상기 제2 부화소(Q2) 및 상기 제1 부화소(Q1)로 분할되며, 상기 제1 부화소(Q1) 및 제2 부화소(Q2)에 각각 배치된 상기 제1 발광패턴(120-1) 및 제2 발광패턴(250-1)은 서로 다른 에너지 밴드갭을 가져 최소사이즈 단위의 제1 발광다이오드 칩(10-1) 하나에서 서로 다른 색상을 발광시킬 수 있다. 다시 말해, 하나의 서브픽셀(SP) 내에서 둘 이상의 상이한 색상을 발광시킬 수 있다.

따라서 본 발명의 실시예에 따른 발광다이오드 패널(5)은 하나의 발광 다이오드 칩(10)에서 둘 이상의 컬러를 발광시킴으로써 서브픽셀의 실장 개수를 줄이고 목표면적 당 화소밀도를 증가시킬 수 있다.

구체적인 실시예를 설명하면, 본 발명의 실시예에 따른 발광 다이오드 패널(5)은 하나의 최소사이즈 단위 칩의 기저인 제1 칩기판(105-1) 상에 제1 컬러를 발광하는 제1 부화소(Q1) 및 제2 컬러를 발광하는 제2 부화소(Q2)로 분할된 제1 발광 다이오드 칩(10-1)이 배치되는 제1 서브픽셀(SP1)을 포함한다.

여기서 제1 서브픽셀(SP-1)에 배치되는 상기 제1 발광 다이오드 칩(10-1)은, 하나의 최소사이즈 단위 칩의 기저이며, 제1 영역(AR1)과 제2 영역(AR2)으로 분할된 상기 제1 칩기판(105-1), 상기 제1 칩기판(105-1) 전면(whole surface)에 배치되는 제1 타입층(110), 상기 제1 영역(AR1)의 제1 타입층(110)의 상에 제1 컬러를 발광하는 제1 발광패턴(120)이 배치된 제1 부화소(Q1), 상기 제2 영역의 제1 타입층(110) 상에 배치되는 제1 폴리머 본딩패턴(200-1) 및 상기 제1 폴리머 본딩패턴(200-1) 상에 상기 제1 폴리머 본딩패턴(200-1)에 오버랩되도록 배치되는 제2 타입패턴(230)과, 상기 제2 타입패턴(230) 상에 제2 컬러를 발광하는 제2 발광패턴(250)이 배치된 제2 부화소(Q2)를 포함할 수 있다.

그리고 상기 하나의 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제2 부화소(Q2) 및 상기 제1 부화소(Q1)는 서로 다른 색상을 발광할 수 있다.

본 발명의 실시예에 따른 발광 다이오드 패널(5)은 하나의 최소사이즈 단위 칩의 기저인 제2 칩기판(105-2) 상에 제3 컬러를 발광하는 제3 부화소(Q3) 및 제4 컬러를 발광하는 제4 부화소(Q4)로 분할된 제2 발광 다이오드 칩(10-2)이 배치되는 제2 서브픽셀(SP2)을 포함한다.

여기서 상기 제2 발광 다이오드 칩(10-2)은, 하나의 최소사이즈 단위 칩의 기저이며, 제3 영역(AR3)과 제4 영역(AR4)으로 분할된 상기 제2 칩기판(105-2), 상기 제2 칩기판(105-2) 전면(whole surface)에 배치되는 제1 타입층(110), 상기 제3 영역(AR3)의 제1 타입층(110)의 상에 제3 컬러를 발광하는 제3 발광패턴(120-3)이 배치된 제3 부화소(Q3), 상기 제4 영역(AR4)의 제1 타입층(110) 상에 배치되는 제2 폴리머 본딩패턴(200-2) 및 상기 제2폴리머 본딩패턴(200-2) 상에 상기 제2폴리머 본딩패턴(200-2)에 오버랩되도록 배치되는 제2 타입패턴(230)과, 상기 제2 타입패턴(230) 상에 제4 컬러를 발광하는 제4 발광패턴(250-4)이 배치된 제4 부화소(Q4)를 포함한다.

상기 하나의 최소사이즈 단위칩(Z)을 분할하여 각각 배치된 상기 제4 부화소(Q4) 및 상기 제3 부화소(Q3)는 서로 다른 색상을 발광할 수 있다. 여기서 상기 제1 발광 다이오드 칩(10-1) 및 상기 제2 발광 다이오드 칩(10-2)는 보드 기판(101) 상에 실장될 수 있다.

그리고, 제1 폴리머 본딩패턴(200-1) 및 제2 폴리머 본딩패턴(200-2)은 각각 제1 발광패턴(120-1) 및 제3 발광패턴(120-3)보다 두꺼운 두께로 배치될 수 있다. 이는 제1 부화소(Q1)와 제 2 부화소(Q2), 제3 부화소(Q3)와 제4 부화소(Q4)를 각각 절연하기 위함이다.

그리고 제1 폴리머 본딩패턴(200-1) 및 제2 폴리머 본딩패턴(200-2)은 동일한 투명 본딩 재료를 사용할 수 있다.

다른 실시예로써 제1 폴리머 본딩패턴(200-1) 및 제2 폴리머 본딩패턴(200-2)은 서로 상이한 재료를 사용할 수 있다. 구체적으로, 제1 발광 다이오드 칩(10-1)을 예를 들어 설명하면, 제2 발광패턴(250)에서 발광되는 색을 혼색될 수 있는 폴리머를 사용할 수 있다. 예를 들면 제2 발광패턴이 청색을 발광하는 칩이면, 제1 폴리머 본딩패턴(200-1)을 황색을 가진 폴리머를 사용하여 제2 부화소(Q2)에서는 백색을 발광하는 영역으로 구현할 수도 있다.

한편, 도 7을 참조하면, 본 발명의 다른 실시예에 다른 발광 다이오드 패널(5)은 제1 내지 제 4 부화소(Q1~Q4)를 가로 방향으로 배치시킬 수도 있다. 가로 방향으로 배치시키는 경우, 횡방향으로 서로 다른 색상이 배치되도록 부화소를 배치시킬 수도 있고, 횡방향으로 동일한 색상이 배치되도록 배치시킬 수도 있다.

따라서, 본 발명의 실시예에 따른 발광 다이오드 패널(5)은 상기 제1 내지 제4 부화소(Q1~Q4) 중 적어도 2이상의 부화소는 서로 다른 색상을 발광하며, 상기 제1 서브픽셀(SP1)과 제2 서브픽셀(SP2)을 조합하여 하나의 화소를 형성할 수 있다.

이와 같이, 본 발명의 실시예에 따른 발광 다이오드 패널(5)은 제1, 2발광 다이오드 칩(10-1, 10-2)만으로 화소를 형성하여 칩의 실장 개수를 줄여 제조비용을 저감시킬 수 있고, 목표면적 당 화소밀도(Pixel Density)를 증가시켜 계조를 향상시킬 수 있다.

도 8은 본 발명의 실시예에 따른 발광 다이오드 칩의 제조방법을 도시한 순서도이고, 도 9 내지 14는 본 발명의 실시예에 따른 발광 다이오드 칩의 제조방법을 도시한 공정도이다.

여기서 도 8 내지 14는 중복설명을 회피하고, 용이한 설명을 위해 도 1 내지 도 7을 인용하여 설명하기로 한다.

도 8을 참조하면, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 제1 기판(105)의 전면(whole surface) 상에 제1 타입층(110)을 형성하고, 상기 제1 타입층(110)의 제1 영역(AR1) 상에 제1 컬러를 발광하는 제1 발광패턴(120)을 형성하여 제1 부화소 기판(Q1-1)을 준비하고, 제2 기판(104) 상에 제2 발광층(250a)과 제2 타입층(230a)을 순차적으로 성장시켜 제2 부화소 기판(Q2-1)을 준비하는 단계(S100), 상기 제1 부화소 기판(Q1-1) 상에 폴리머를 도포하여 폴리머 본딩층(200a)을 형성하는 단계(S200), 상기 폴리머 본딩층(200a)이 형성된 제1 부화소 기판(Q1-1)과 상기 제2 부화소 기판(Q2-1)을 합착시키고 경화시켜 상기 제1 부화소 기판(Q1-1)과 상기 제2 부화소 기판(Q2-1)이 본딩된 합착기판(Q)을 형성하는 단계(S300), 상기 합착기판(Q) 상에서 상기 제2 기판(104)을 제거시켜 상기 제2 발광층(250a)을 노출시키는 단계(S400), 상기 제2 발광층(250a) 및 제2 타입층(230a)의 일부를 식각하여 상기 제1 영역(AR1)에 인접한 제2 영역(AR2) 상에 제2 발광패턴(250)과 제2 타입패턴(230)을 형성하고, 상기 제1 영역(AR1)에 배치된 상기 폴리머 본딩층(200a)을 노출시키는 단계(S500) 및 상기 제1 영역(AR1)에 노출된 상기 폴리머 본딩층(200a)을 식각하여 상기 제1 발광패턴(120) 및 상기 제1 타입층(110)의 일부를 노출시키고, 상기 제2 영역(AR2) 상에 폴리머 본딩패턴(200)을 형성하는 단계(S600)을 포함한다.

이와 같이, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 하나의 최소사이즈 단위 발광 다이오드 칩(10) 상에 서로 다른 컬러를 발광하는 발광패턴들을 용이하게 형성할 수 있다.

이하에서는 순서도와 공정도를 매칭시켜 설명하기로 한다.

도 8 및 도 9를 참조하면, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 제1 기판(103)의 전면(whole surface) 상에 제1 타입층(110)을 형성하고, 상기 제1 타입층(110)의 제1 영역(AR-1) 상에 제1 컬러를 발광하는 제1 발광패턴(120)을 형성하여 제1 부화소 기판(Q1-1)을 준비하고, 제2 기판(104) 상에 제2 발광층(240a)과 제2 타입층(250a)을 순차적으로 성장시켜 제2 부화소 기판(Q2-1)을 준비하는 단계(S100)을 포함한다.

제1 기판(103)은 전술한 바와 같이, 마더 기판(103)일 수 있으며, 상기한 마더 기판(103)은 추후에 다이싱하여 최소사이즈 단위칩(Z)으로 형성되는 발광 다이오드 칩(10)을 형성할 수 있다. 여기서 상기 최소사이즈 단위칩(Z)은 커프 로스(kurf loss)에 의해 커팅하는 단계에서 최소사이즈로 커팅되는 단위로 정의한다.

여기서 상기 최소사이즈 단위칩(Z)으로 커팅되는 가상의 영역을 “Z”로 표시하고, 이하 단위칩 영역(Z)으로 명칭한다.

상기 단위칩 영역(Z)의 각각에는 제1 발광패턴(120)이 형성된 제1 부화소(Q1)가 배치된다. 예를 들면, 상기 단위칩 영역(Z)은 제1 영역(AR1)과 제2 영역(AR2)으로 구획되도록 설계되고, 상기 제1 영역(AR1)에 대응되는 위치에 제1 부화소(Q1)를 형성할 수 있다.

이와 같이, 상기 단위칩 영역(Z)의 제1 영역(AR1) 상에 제1 부화소(Q1)를 각각 배치시켜 제1 부화소 기판(Q1-1)을 형성할 수 있다.

구체적인 예를 들면, 제1 기판(103) 전면(whole surface) 상에 제1 타입층(110)을 형성하고, 상기 제1 타입층(110) 전면(whole surface) 상에 제1 발광층(미도시)을 형성한다. 여기서 상기 제1 타입층(110)과 상기 제1 발광층은 에피 성장(epi-growth) 방법으로 성장시켜 형성할 수 있다.

그리고, 식각 공정을 통해 제1 영역(AR-1) 이외의 영역에 배치된 상기 제1 발광층을 제거하여 제1 영역(AR1) 상에 배치된 제1 발광패턴(120)을 형성할 수 있다. 여기서 상기 제1 발광층을 식각하는 공정은 건식식각, 습식식각 및 이들을 혼합한 식각방법 중 선택되는 어느 하나를 사용할 수 있다.

그리고, 상기 제1 발광층의 일부를 식각하여 제거함으로써 제1 타입층(110)의 상면이 노출되도록 형성할 수 있다. 다시 말해, 상기 제1 발광층의 하부에 배치된 제1 타입층(110)은 식각 가스성분과 식각 시간 등을 제어하여 제1 타입층(110)의 상면이 노출되도록 식각을 조절할 수 있다.

따라서 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은, 상기와 같이, 식각 방법의 해상도에 의해서 단위칩 영역(Z)을 분할할 수 있다. 다시 말해, 식각 방법의 해상도에 의존하기 때문에 최소사이즈의 단위칩 영역(Z) 상에 복수의 부화소를 형성할 수 있다.

한편, 상기 제1 기판(103)과 대향하는 제2 기판(104) 상에 제2 발광층(240a)과 제2 타입층(250a)을 순차적으로 성장시켜 제2 부화소 기판(Q2-1)을 형성할 수 있다.

제2 발광층(240a)과 제2 타입층(250a)은 에피-성장 방법으로 성장시켜 형성할 수 있으며, 성장된 제2 타입층(250a)은 평탄면을 이룰 수 있다.

도 8 및 도 10을 참조하면, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 상기 제1 부화소 기판(Q1-1) 상에 폴리머를 도포하여 폴리머 본딩층(200a)을 형성하는 단계(S200)를 포함한다.

폴리머 본딩층(200a)을 형성하는 폴리머는 상기 제1 부화소 기판(Q1-1)과 제2 부화소 기판(Q2-1)을 본딩하는 역할을 할 수 있으면서 투명한 폴리머를 사용할 수 있다. 상기한 폴리머 본딩층(200a)은 OCR(Optical Clear Resin), OCA(Optically Clear Adhesive), SU-8및 이들의 혼합물 중 선택되는 어는 하나를 사용할 수 있으나 이에 한정하는 것은 아니고, 높은 광투과도를 갖고 제거공정이 용이하며 접척성 물질 특성을 갖는 재료이면 사용 가능하다.

폴리머 본딩층(200a)은 상기 제1 부화소 기판(Q1-1)을 평탄화시킬 수 있다. 구체적으로, 제1 부화소 기판(Q1-1)은 각 단위칩 영역(Z)의 제1 영역(AR1) 상에 각각 제1 발광패턴(120)이 형성되어 있기 때문에 굴곡이 형성될 수 있다.

여기서 상기한 굴곡면 상에 상기 폴리머를 도포함으로써 상기 굴곡면을 평탄화시킬 수 있다. 다시 말해, 폴리머는 유동 특성으로 상기 제1 발광패턴(120)을 커버하면서 상부면은 평탄화면을 이룰 수 있기 때문에 즉, 상기한 굴곡면을 평탄화시킴으로써 추후에 실시되는 합착공정의 용이성을 향상시킬 수 있다.

여기서 상기한 폴리머를 이용하여 상기 제1 발광패턴(120)을 커버하면서 상기 제1 부화소 기판(Q1-1)의 일면에 평탄면을 제공할 수 있다. 즉, 상기한 폴리머 본딩층(200a)은 제1 부화소 기판(Q1-1)의 제1 영역(AR1) 이외의 타 영역에 다른 부화소를 형성할 수 있는 평탄면을 제공할 수 있다. 예를 들면, 제2 영역(AR2) 상에 제2 부화소(Q2)를 형성할 수 있는 평탄면을 제공할 수 있다. 게다가 폴리머 본딩층(200a)은 제1 부화소(Q1)와 제2 부화소(Q2)를 서로 분리, 절연시킬 수 있다.

상기한 평탄면을 형성하기 위해 상기 폴리머 본딩층(200a)은 3um 내지 6um 범위의 두께로 형성될 수 있다.

여기서 폴리머 본딩층(200a)을 3um 미만으로 형성하는 경우, 상기 제1 발광패턴(120)을 커버할 수 있는 두께일 수 있으나, 얇은 도포 두께로 인해 굴곡면이 남아 평탄면을 형성하기 곤란할 수 있고, 폴리머 본딩층(200a)을 6um 초과하여 형성하는 경우, 과도한 폴리머 사용으로 의미없이 재료 소비만 증가하고 추후 폴리머 식각과정이 오래 걸리기 때문에 제조비용이 증가할 수 있다. 또한, 발광 다이오드 칩(10)의 두께를 증가시켜 경박단소한 형상을 구현하기 곤란할 수 있다.

다만, 발광 다이오드 칩(10)을 실장시켜 발광 다이오드 패널(5)에 사용하기 위해 발광패턴에서 발광되는 색의 시인성(visibility, 視認性)을 향상시킬 목적으로 폴리머 본딩층(200a)의 형성 두께는 조절가능하다. 예를 들면, 적색과 비교하여 상대적으로 시인성이 떨어지는 녹색 또는 청색을 폴리머 본딩층(200a) 상에 형성함에 있어 상기 폴리머 본딩층(200a)의 형성 두께를 조절하여 색의 시인성을 향상시킬 수도 있다.

폴리머 본딩층(200a)은, 평면 상으로는 제1 영역(AR1)의 제1 부화소(Q1)를 절연시키면서 단면 상으로는 제1 부화소(Q1)와 제2 부화소(Q2)를 분할시킬 수 있는 평탄면을 형성할 수 있다.

이와 같이, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 폴리머 본딩층(200a)을 통해 형성된 평탄면으로 제1 영역(AR1) 이외의 제2 영역(AR2) 상에 제1 부화소(Q1)와 절연된 제2 부화소(Q2)를 형성할 수 있다.

도 8 및 도 11을 참조하면, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 상기 폴리머 본딩층(200a)이 형성된 제1부화소 기판(Q1-1)과 상기 제2 부화소 기판(Q2-1)을 합착시키고 경화시켜 상기 제1부화소 기판(Q1-1)과 상기 제2 부화소 기판(Q2-1)이 본딩된 합착기판(Q)을 형성하는 단계(S300)를 포함한다.

상기 합착기판(Q)은 상기 제1 부화소 기판(Q1-1) 상에 배치된 상기 폴리머 본딩층(200a)과, 상기 제2 부화소 기판(Q2-1)의 제2 타입층(230a)이 합착면을 이루어 형성될 수 있다. 다시 말해, 상기 제1 부화소 기판(Q1-1)과 상기 제2 부화소 기판(Q2-1)을 용이하게 합착시키기 위해 평탄면이 형성된 면으로 합착시키는 것이 바람직하다.

예를 들어, 평탄면이 아닌 굴곡진 면으로 합착시키는 경우, 상기 폴리머의 유동성으로 인해 폴리머 본딩층(200a)의 두께 제어에 곤란함이 존재할 수 있다. 이는 투명 재료인 폴리머 본딩층(200a)을 투과하는 광이 상이한 두께의 투명층을 통과해야 함에 따라 색재현성을 저하시킬 수 있다.

더욱이 제1 부화소(Q1)와 제2 부화소(Q2) 간의 절연 및 배치함에 있어 곤란함이 발생할 수 있다. 다시 말해, 굴곡진 면에 제2 부화소(Q2)를 배치시킬 경우, 발광패턴의 발광 방향의 제어가 곤란할 수 있어, 발광 방향이 어긋나게 배치될 수 있으며, 이 경우는 광 간섭 효과가 증가하여 순수한 발광색을 구현하기 곤란할 수 있다.

한편, 제1 부화소 기판(Q1-1)과 상기 제2 부화소 기판(Q2-1)을 합착시킨 후 경화시키는 단계를 실시한다. 상기 경화시키는 단계는 150℃ 내지 250℃ 범위에서 30분 내지 150분 범위 동안 실시할 수 있다.

상기 경화시키는 단계는 상기 폴리머 본딩층(200a) 내에 발생할 수 있는 공기 공극을 제거함과 동시에 상기 합착면의 계면 상에 형성될 수 있는 공기 공극을 제거할 수 있다. 게다가 상기한 경화 온도 및 시간을 통해 상기 폴리머 본딩층(200a) 상에 발생할 수 있는 주름과 균열의 형성을 방지할 수 있다.

이와 같이, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 상기 두 기판을 합착시킴으로써 제1 부화소 기판(Q1-1)의 제1 부화소(Q1)와, 상기 제2 부화소 기판(Q2-1)으로 형성될 수 있는 제2 부화소(Q2)를 서로 절연시키면서 제1 부화소(Q1)와 제2 부화소(Q2)를 분할시킬 수 있다.

도 8 및 도 12를 참조하면, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 상기 합착기판(Q) 상에서 제2 기판(104)을 제거시켜 상기 제2 발광층(250a)을 노출시키는 단계(S400)를 포함한다.

상기 합착기판(Q)은 제1 부화소 기판(Q1-1)에 배치된 제1 기판(103)과, 제2 부화소 기판(Q2-1)에 배치된 제2 기판(104)이 외부에 노출되어 있다. 여기서 제2 부화소 기판(Q2-1)을 형성하기 위해 배치된 제2 기판(104)을 제거하여 상기 제2 발광층(250a)을 노출시킬 수 있다.

제2 기판(104)을 제거하기 위한 방법으로는 상기 제2 기판(104)과 상기 제2 발광층(250a) 사이에 에칭스토퍼를 형성하여 제2 기판(104)만을 선택적으로 식각하는 방법 및 상기 제2 기판(104)과 상기 제2 발광층(250a) 사이에 희생층을 형성하여 상기 희생층을 제거하여 상기 제2 기판(104)을 상기 합착기판(Q) 상에서 탈착시키는 방법 중 선택되는 어느 하나의 방법을 사용할 수 있다.

상기 에칭 스토퍼를 사용하는 경우는, 에칭 스토퍼가 제2 발광층(250a)을 보호하여 제2 기판(104)만을 식각시킬 수 있다. 여기서 에칭 스토퍼는 제2 기판(104)을 식각시키기 위해 제공되는 식각액에 식각 반응하지 않는 재료를 사용할 수 있다.

그리고 상기 희생층을 사용하는 경우는, 상기 제2 기판(104)과 상기 제2 발광층(250a) 사이에 배치시키고, 상기 희생층을 제거함으로써 제2 기판(104)을 제2 발광층(250a), 즉 합착기판(Q)으로부터 탈착시킬 수 있다.

상기한 제2 기판(104) 제거 방법 중 공정 비용을 고려할 경우, 상기 희생층을 사용하는 것이 공정비용을 저감시킬 수 있다.

한편, 상기한 방법 이외의 방법으로는 레이져 리프트 오프(laser lift off: LLO) 방법을 사용할 수 있으나, 상기 레이저 리프트 오프 방법은 공정 비용이 증가할 수 있기 때문에 제조 비용을 고려하여 습식 식각 방법을 사용하는 것이 바람직하다. 그러나 상기한 습식 식각에 한정하는 것은 아니고 건식 식각 방법으로도 사용 가능하다.

이와 같이, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 공장 비용이 증가하는 레이저 리프트 오프 방법이 아닌 저렴한 습식식각 방법을 사용함으로써 제조 공정 비용을 저감시킬 수 있다.

도 8 및 도 13을 참조하면, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 상기 제2 발광층(250a) 및 제2 타입층(230a)의 일부를 식각하여 상기 제1 영역(AR1)에 인접한 제2 영역(AR2) 상에 제2 발광패턴(250)과 제2 타입패턴(230)을 형성하고, 상기 제1 영역(AR1)에 배치된 상기 폴리머 본딩층(200a)의 일부를 노출시키는 단계(S500)를 포함한다.

상기 제2 기판(104)을 제거함으로 노출되는 제2발광층(250a)에 식각액을 제공하여 제2 발광층(250a)의 일부 및 상기 제2 발광층(250a) 하부에 배치되어 있는 제2 타입층(230a)의 일부를 식각시켜 제2 발광패턴(250)과 제2 타입패턴(230)을 형성할 수 있다.

여기서 상기 제2 발광패턴(250)과 제2 타입패턴(230)의 형성은 제 2 영역(AR2) 상에서 형성되고, 제1 영역(AR1) 상에 배치된 제2발광층(250a) 및 제2 타입층(230a)은 식각으로 제거된다.

구체적인 예를 들면, 습식 식각을 하는 경우, 제2 발광층(250a) 상에 포토레지스트를 사용하여 제2 발광패턴(250)에 대응되는 형상으로 제1 레지스트 패턴을 형성하여 제2 발광패턴(250)을 형성할 수 있다.

그리고 상기 제1 레지스트 패턴을 제거한 후 다시 포토레지스트를 도포 후 제2 레지스트 패턴을 형성한다. 여기서 상기 제2 레지스트 패턴은 제2 발광패턴(250)과 제2 타입층(230a)의 일부 상에 형성한다. 제2 타입층(230a)의 일부 상에 형성된 제2 레지스트 패턴은 제2 패드영역(PA2)을 형성할 수 있다. 추후에 제2 패드영역(PA2) 상에는 제2 P패드(280)가 배치될 수 있다.

상기 제2 레지스트 패턴이 형성된 기판에 습식 또는 건식 식각을 통해 제2타입층(230a)의 일부를 식각할 수 있다. 여기서 제2 레지스트 패턴은 제2 발광패턴(250)의 측면까지 마스킹할 수 없기 때문에 제2 발광패턴(250)의 측면을 보호하기 위해 식각액을 제어하여 제2 발광패턴에 대해서 반응하지 않고 제2 타입층(230a)에 대해서 반응하는 식각액을 사용할 수 있다.

상기와 같이, 습식식각 방법으로 제2 발광패턴(250) 및 제2 타입패턴(230)을 형성할 수 있다.

건식 식각을 하는 경우, 포토레지스트를 상기 제2 발광층(250a) 상에 형성하고 마스크를 사용하여 상기 제1 영역(AR1)에 대해서 풀톤(fulltone) 영역으로 형성하여 포토레지스트를 제거할 수 있다. 이에 제2 발광층(250a)을 노출시킬 수 있다.

제2 P패드(280)가 배치되는 제2 패드영역(PA2) 상에는 하프톤(half tone) 영역을 형성하고, 제2 영역(AR2)의 제2 발광패턴(250a)이 형성되는 영역에는 차광 영역을 형성하여 레지스트 패턴을 형성할 수 있다.

상기와 같이, 상기 레지스트 패턴이 형성된 기판 상에 기체 플라즈마나 활성화된 기체를 제공하여 상기 제2 발광층(250a)과 상기 제2 타입층(230a)을 일부 식각시켜 제2 발광패턴(250) 및 제2 타입패턴(230)을 형성할 수 있다.

또는 상기와 같은 습식식각 방법 및 건식식각 방법 및 이들을 혼합한 식각 방법 중 선택되는 어느 하나의 방법으로 제2 발광패턴(250) 및 제2 타입패턴(230)을 형성할 수 있다.

한편, 상기 제2 영역(AR2) 상에 제2 발광패턴(250) 및 제2 타입패턴(230)을 형성하고, 상기 제1 영역(AR1) 상에 배치된 상기 제2 발광층(250a)과 상기 제2 타입층(230a)을 제거함으로써 제1 영역(AR1) 상에 배치된 폴리머 본딩층(200a)의 일부가 노출될 수 있다.

이와 같이, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 리소그래피 해상도에만 의존하여 최소사이즈 단위칩 상에 복수의 부화소를 형성할 수 있다.

도 8 및 도 14를 참조하면, 본 발명의 실시예에 따른 발광 다이오드 칩(10)의 제조방법은 상기 제1 영역(AR1)에 노출된 상기 폴리머 본딩층(200a)을 식각하여 상기 제1 발광패턴(120) 및 상기 제1 타입층(110)의 일부를 노출시키고, 상기 제2 영역(AR2) 상에 폴리머 본딩패턴(200)을 형성하는 단계(S600)를 포함한다.

상기 제1 영역(AR1) 상에 배치된 폴리머 본딩층(200a)을 제거할 수 있다. 여기서 제1 영역(AR1)에서 폴리머 본딩층(200a)은 노출되어 있고, 제2 영역(AR2) 상의 폴리머 본딩층(200a)은 제2 발광패턴(250) 및 제2 타입패턴(230)에 의해 가려져 있다. 이에 제2 발광패턴(250) 및 제2 타입패턴(230)을 마스크로 사용하여 제1 영역(AR1)에서 노출된 폴리머 본딩층(200a)만을 제거할 수 있다.

한편, 전술한 바와 같이, 제1 영역(AR1) 및 제2 영역(AR2)에는 각각 제1 패드영역(PA1) 및 제2 패드영역(PA2)을 형성시킬 수 있으며 상기한 각각의 패드영역(PA1, PA2)에 패드가 각각 배치시킬 수 있다.

여기서 상기 제2 발광층 및 제2 타입층(230a)의 일부를 식각하여 상기 제1 영역(AR1)에 인접한 제2 영역(AR2) 상에 제2 발광패턴(250)과 제2 타입패턴(230)을 형성하고, 상기 제1 영역(AR1)에 배치된 상기 폴리머 본딩층(250a)의 일부를 노출시키는 단계 이후에, 상기 제2 발광패턴(250) 및 상기 제2타입패턴(230) 상에 각각 패드를 형성하는 단계를 더 포함활 수 있다.

그러나 이에 한정하는 것 아니고, 제1 영역(AR1)에 배치되는 패드는 제1 부화소 기판을 형성하면서 미리 배치시킬 수도 있고, 폴리머 본딩패턴(200)을 형성한 후 제1 패드영역(PA1) 및 제2 패드영역(PA2)에 패드들을 동시에 형성할 후 상기 제1 패드영역(PA1) 및 제2 패드영역(PA2) 상에 패드들을 동시에 형성할 수도 있다. 여기서 상기 제1 패드영역(PA1) 및 제2 패드영역(PA2) 상에 배치되는 제1 N패드(170), 제1 P패드(180), 제2 N패드(270), 제2 P패드(280)는 하부에 배치된 재료와 오믹 코택을 형성하기 위해 전극 재료로 금, 은, 구리 등을 사용할 수 있다.

이와 같이, 본 발명의 실시예에 따른 발광 다이오드 칩의 제조방법은, 발광 다이오드 칩은 하나의 최소사이즈 단위 발광 다이오드 칩 상에 서로 다른 컬러를 발광하는 복수의 발광패턴들을 배치시켜 하나의 칩 상에 적어도 둘 이상의 색상을 발광시킬 수 있는 발광 다이오드 칩의 발광패턴들을 용이하게 형성할 수 있다.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

5: 발광 다이오드 패널
10: 발광 다이오드 칩
101: 보드 기판
103: 마더 기판
104: 제2 기판
105: 기판
110: 제1타입층
120: 제1 발광패턴
170: 제1 N패드
180: 제1 P패드
200: 폴리머 본딩패턴
230: 제2 타입패턴
250: 제2 발광패턴
270: 제2 N패드
280: 제2 P패드
AR1: 제1 영역
AR2: 제2 영역
Q: 합착기판
Q1: 제 1 부화소
Q2: 제2 부화소
Z: 최소사이즈의 단위칩
PA1: 제1 패드영역
PA2: 제2 패드영역

Claims (20)

1. 하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩의 기저이며, 제1 영역과 제2 영역으로 분할된 기판;
   상기 기판 전면(whole surface)에 배치되는 제1 타입층;
   상기 제1 영역의 제1 타입층의 상에 제1 컬러를 발광하는 제1 발광패턴이 배치된 제1 부화소;
   상기 제2 영역의 제1 타입층 상에 배치되는 폴리머 본딩패턴; 및
   상기 폴리머 본딩패턴 상에 상기 폴리머 본딩패턴에 오버랩되도록 배치되는 제2타입패턴과, 상기 제2 타입패턴 상에 제2 컬러를 발광하는 제2 발광패턴이 배치된 제2 부화소; 를 포함하고,
   상기 하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제2 부화소 및 상기 제1 부화소는, 서로 다른 색상을 발광하는 것을 특징으로 하는 발광 다이오드 칩.
   
2. 제 1항에 있어서,
   상기 하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩을 분할하여 배치되는 상기 제2 부화소의 제2 발광패턴과 상기 제1 부화소의 제1 발광패턴은 상기 하나의 최소사이즈 단위 칩의 전체 면적 중 80% 내지 90% 범위의 면적으로 배치되는 것을 특징으로 하는 발광 다이오드 칩.
   
3. 제 1항에 있어서,
   상기 제1 영역과 제2 영역의 면적은 두 부화소의 광효율비와 화소배치구도에 따라 m:n 내지 n:m 으로 분할되고, m은 3 내지 7이고, n은 3 내지 7인 것을 특징으로 하는 하는 발광 다이오드 칩.
   
4. 제 1항에 있어서,
   상기 제1 영역에 배치되는 제1 발광패턴과, 제2 영역 상에 배치되는 제2 발광패턴 각각의 면적은 색 조합에 따라 K:L 내지 L:K범위로 배치되고, K는 3내지 6이고, L은 3 내지 6인 것을 특징으로 하는 발광 다이오드 칩.
   
5. 제 1항에 있어서,
   상기 제1 부화소 및 제2 부화소에 각각 배치된 상기 제1 발광패턴 및 제2 발광패턴은 서로 다른 에너지 밴드갭을 갖는 것을 특징으로 하는 발광 다이오드 칩.
   
6. 제 1항에 있어서,
   상기 폴리머 본딩패턴은 OCR(Optical Clear Resin), OCA(Optically Clear Adhesive), SU-8 및 이들의 혼합물 중 선택되는 어느 하나인 것을 특징으로 하는 발광 다이오드 칩.
   
7. 제 1항에 있어서,
   상기 폴리머 본딩패턴은 3um 내지 6um범위의 두께로 배치되는 것을 특징으로 하는 발광 다이오드 칩.
   
8. 제 1항에 있어서,
   상기 폴리머 본딩패턴은 상기 제1 발광패턴과 동일층 상에 배치되고, 상기 제1 발광패턴보다 두꺼운 두께로 배치되는 것을 특징으로 하는 발광 다이오드 칩.
   
9. 하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩의 기저인 제1 칩기판 상에 제1 컬러를 발광하는 제1 부화소 및 제2 컬러를 발광하는 제2 부화소로 분할된 제1 발광 다이오드 칩이 배치되는 제1 서브픽셀; 및
   하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩의 기저인 제2 칩기판 상에 제3 컬러를 발광하는 제3부화소 및 제4 컬러를 발광하는 제4 부화소로 분할된 제2 발광 다이오드 칩이 배치되는 제2 서브픽셀; 을 포함하고,
   상기 제1 내지 제4 부화소 중 적어도 2이상의 부화소는 서로 다른 색상을 발광하며,
   상기 제1 서브픽셀과 제2 서브픽셀을 조합하여 하나의 화소를 형성하는 것을 특징으로 하고,
   상기 제1 발광 다이오드 칩은,
   하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩의 기저이며, 제1 영역과 제2 영역으로 분할된 상기 제1 칩기판,
   상기 제1 칩기판 전면(whole surface)에 배치되는 제1 타입층,
   상기 제1 영역의 제1 타입층의 상에 제1 컬러를 발광하는 제1 발광패턴이 배치된 제1 부화소,
   상기 제2 영역의 제1 타입층 상에 배치되는 제1 폴리머 본딩패턴 및
   상기 제1 폴리머 본딩패턴 상에 상기 제1 폴리머 본딩패턴에 오버랩되도록 배치되는 제2 타입패턴과, 상기 제2 타입패턴 상에 제2 컬러를 발광하는 제2 발광패턴이 배치된 제2 부화소를 포함하고,
   상기 하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제2 부화소 및 상기 제1 부화소는, 서로 다른 색상을 발광하는 것을 특징으로 하는 발광 다이오드 패널.
   
10. 삭제
11. 제 9항에 있어서,
    상기 제2 발광 다이오드 칩은,
    하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩의 기저이며, 제3 영역과 제4 영역으로 분할된 상기 제2 칩기판,
    상기 제2 칩기판 전면(whole surface)에 배치되는 제1 타입층,
    상기 제3 영역의 제1 타입층의 상에 제3 컬러를 발광하는 제3 발광패턴이 배치된 제3 부화소,
    상기 제4 영역의 제1 타입층 상에 배치되는 제2 폴리머 본딩패턴 및
    상기 제2 폴리머 본딩패턴 상에 상기 제2 폴리머 본딩패턴에 오버랩되도록 배치되는 제2 타입패턴과, 상기 제2 타입패턴 상에 제4 컬러를 발광하는 제4 발광패턴이 배치된 제4 부화소를 포함하고,
    상기 하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제4 부화소 및 상기 제3 부화소는, 서로 다른 색상을 발광하는 것을 특징으로 하는 발광 다이오드 패널.
    
12. 제11항에 있어서,
    상기 제1 폴리머 본딩패턴 및 제2 폴리머 본딩패턴은 동일한 투명 본딩 재료인 것을 특징으로 하는 발광 다이오드 패널.
    
13. 제1 기판의 전면(whole surface) 상에 제1 타입층을 형성하고 상기 제1 타입층의 제1 영역 상에 제1 컬러를 발광하는 제1 발광패턴을 형성하여 제1 부화소 기판을 준비하고, 제2 기판 상에 제2 발광층과 제2 타입층을 순차적으로 성장시켜 제2 부화소 기판을 준비하는 단계;
    상기 제1 부화소 기판 상에 폴리머를 도포하여 폴리머 본딩층을 형성하는 단계;
    상기 폴리머 본딩층이 형성된 제1 부화소 기판과 상기 제2 부화소 기판을 합착시키고 경화시켜 상기 제1부화소 기판과 상기 제2 부화소 기판이 본딩된 합착기판을 형성하는 단계;
    상기 합착기판 상에서 상기 제2 기판을 제거시켜 상기 제2 발광층을 노출시키는 단계;
    상기 제2 발광층 및 제2 타입층의 일부를 식각하여 상기 제1 영역에 인접한 제2 영역 상에 제2 발광패턴과 제2 타입패턴을 형성하고, 상기 제1 영역에 배치된 상기 폴리머 본딩층의 일부를 노출시키는 단계; 및
    상기 제1 영역에 노출된 상기 폴리머 본딩층을 식각하여 상기 제1 발광패턴 및 상기 제1 타입층의 일부을 노출시키고, 상기 제2 영역 상에 폴리머 본딩패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 칩의 제조방법.
    
14. 제 13항에 있어서,
    상기 제1 부화소 기판 상에 폴리머를 도포하여 폴리머 본딩층을 형성하는 단계에 있어서,
    상기 폴리머 본딩층은 상기 제1 부화소 기판의 일면에 평탄면을 형성하는 단계인 것을 특징으로 하는 발광 다이오드 칩의 제조방법.
    
15. 제 13항에 있어서,
    상기 제1 부화소 기판 상에 폴리머를 도포하여 폴리머 본딩층을 형성하는 단계에 있어서,
    상기 폴리머 본딩층은 3um 내지 6um 범위의 두께로 형성되는 것을 특징으로 하는 발광 다이오드 칩의 제조방법.
    
16. 제 13항에 있어서,
    상기 폴리머 본딩층이 형성된 제1 부화소 기판과 상기 제2 부화소 기판을 합착시키고 경화시켜 상기 제1 부화소 기판과 상기 제2 부화소 기판이 본딩된 합착기판을 형성하는 단계에 있어서,
    상기 합착기판은 상기 폴리머 본딩층과, 상기 제2 부화소 기판의 제2 타입층이 합착면을 이루는 것을 특징으로 하는 발광 다이오드 칩의 제조방법.
    
17. 제 13항에 있어서,
    상기 폴리머 본딩층이 형성된 제1 부화소 기판과 상기 제2 부화소 기판을 합착시키고 경화시켜 상기 제1 부화소 기판과 상기 제2 부화소 기판이 본딩된 합착기판을 형성하는 단계에 있어서,
    상기 경화는 150℃ 내지 250℃ 범위에서 30분 내지 150분 범위 동안 실시하는 것을 특징으로 하는 발광 다이오드 칩의 제조방법.
    
18. 제 13항에 있어서,
    상기 합착기판 상에서 상기 제2 기판을 제거시켜 상기 제2 발광층을 노출시키는 단계에 있어서,
    상기 제2 기판에 제공되는 식각액을 제어하여 상기 제2 기판만을 선택적으로 식각하는 방법으로 상기 제2 기판과 상기 제2 발광층 사이에 에칭스토퍼를 형성하여 상기 제2 기판만을 식각하는 방법 및 상기 제2 기판과 상기 제2 발광층 사이에 희생층을 형성하여 상기 희생층을 제거하여 상기 제2 기판을 상기 합착기판 상에서 탈착시키는 방법 중 선택되는 어느 하나의 방법인 것을 특징으로 하는 발광 다이오드 칩의 제조방법.
    
19. 제 13항에 있어서,
    상기 제2 발광층 및 제2 타입층의 일부를 식각하여 상기 제1 영역에 인접한 제2 영역 상에 제2 발광패턴과 제2 타입패턴을 형성하고, 상기 제1 영역에 배치된 상기 폴리머 본딩층의 일부를 노출시키는 단계에 있어서,
    상기 식각은 습식식각 방법 및 건식식각 방법 및 이들을 혼합한 식각 방법 중 선택되는 어느 하나의 방법인 것을 특징으로 하는 발광 다이오드 칩의 제조방법.
    
20. 제 13항에 있어서,
    상기 제2 발광층 및 제2 타입층의 일부를 식각하여 상기 제1 영역에 인접한 제2 영역 상에 제2 발광패턴과 제2 타입패턴을 형성하고, 상기 제1 영역에 배치된 상기 폴리머 본딩층의 일부를 노출시키는 단계 이후에,
    상기 제2 발광패턴 및 상기 제2타입패턴 상에 각각 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 칩의 제조방법.

Images