KR102123018B1 - 접합 기판 상에 led용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자 - Google Patents

접합 기판 상에 led용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자 Download PDF

Info

Publication number
KR102123018B1
KR102123018B1 KR1020180169562A KR20180169562A KR102123018B1 KR 102123018 B1 KR102123018 B1 KR 102123018B1 KR 1020180169562 A KR1020180169562 A KR 1020180169562A KR 20180169562 A KR20180169562 A KR 20180169562A KR 102123018 B1 KR102123018 B1 KR 102123018B1
Authority
KR
South Korea
Prior art keywords
layer
region
light emitting
green
blue
Prior art date
Application number
KR1020180169562A
Other languages
English (en)
Inventor
신찬수
최재혁
장현철
박형호
박광욱
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020180169562A priority Critical patent/KR102123018B1/ko
Application granted granted Critical
Publication of KR102123018B1 publication Critical patent/KR102123018B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명의 실시예에 따른 LED용 반도체층 형성 방법은, 하부층/절연층/상부층으로 이루어진 접합 기판 상에 LED용 반도체층을 형성하는 방법으로, 청색 영역 및 녹색 영역에 해당하는 상기 하부층을 노출시키는 단계; 상기 노출된 하부층 상에 제1 버퍼층을 형성하는 단계; 상기 제1 버퍼층 상에 절연막을 형성한 후, 상기 청색 영역에 해당하는 상기 절연막을 제거함으로써, 상기 청색 영역에 해당하는 상기 제1 버퍼층을 노출시키는 단계; 상기 노출된 제1 버퍼층 상에 청색 발광층을 성장시키는 단계; 상기 녹색 영역에 해당하는 상기 절연막을 제거함으로써, 상기 녹색 영역에 해당하는 상기 제1 버퍼층을 노출시키는 단계; 상기 노출된 제1 버퍼층 상에 녹색 발광층을 성장시키는 단계; 적색 영역에 해당하는 상기 상부층을 노출시키는 단계; 및 상기 노출된 상부층 상에 제2 버퍼층을 형성한 후, 상기 제2 버퍼층 상에 적색 발광층을 성장시키는 단계를 포함한다.

Description

접합 기판 상에 LED용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자{METHOD FOR FORMING SEMICONDUCTOR LAYER FOR LIGHT EMITTING DEVICE ON SUBSTRATE AND SEMICONDUCTOR LIGHT DEVICE USING THEREOF}
본 발명은 기판 상에 반도체 소자를 형성하기 위한 것으로서, 특히 단일 웨이퍼 상에 결정구조가 다른 GaN계와 GaAs계 재료의 연속적인 에피 성장이 가능하도록 한, 접합 기판 상에 LED용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자에 관한 것이다.
반도체 발광 소자로서 화합물 반도체의 특성을 이용하여 백라이트 광원, 표시 광원, 일반 광원과 풀 칼라 디스플레이 등에 응용되는 LED가 널리 각광 받고 있다.
이러한 LED의 재료로서 대표적으로는 청색과 녹색을 발광하는 GaN계, 적색을 발광하는 GaAs계 등과 같은 III-V족 화합물 반도체가 알려져 있는 바, 상기 재료는 직접 천이형의 큰 에너지 밴드갭을 가지고 있어 이를 이용한 발광 소자는 평판 디스플레이 장치, 광통신, 바이오, 마이크로LED, 스마트워치, 스마트 섬유, HMD 등 차세대 디스플레이 등의 다양한 분야에서 응용되고 있다.
한편, 일반적인 LED를 이용한 디스플레이 장치는 다수의 LED들을 포함하는 LED 도트 매트릭스를 사용하고 있으며, 적색, 녹색, 청색의 3종류의 LED 칩을 도트화하여 다양한 색상의 디스플레이를 구현하고 있다.
종래의 이러한 적색, 녹색, 청색의 LED를 구현하기 위해서는 도 1과 같이 각 해당되는 색상을 발광하는 화합물 반도체와 그의 에피성장을 위한 특정 기판을 선택하여 사용하여 왔다.
예를 들어, 청색 LED의 구현을 위해서는 도 1(a)에 도시된 바와 같이, Si(111) 기판 상에 버퍼층을 형성하고 청색 발광층(GaN계)을 성장시키고, 녹색 LED의 구현을 위해서는 도 1(b)에 도시된 바와 같이, Si(111) 기판 상에 버퍼층을 형성하고 녹색 발광층(GaN계)을 성장시키고, 적색 LED의 구현을 위해서는 도 1(c)에 도시된 바와 같이 Si(001) 기판 상에 버퍼층을 형성하고 적색 발광층(GaAs계)을 성장시키는 것으로, 에피 성장을 위해 특정 기판을 선택하여 각각 성장시켜야 한다.
따라서, 적색, 녹색, 청색의 3색 LED 도트 매트릭스를 구현하기 위해서는 상기와 같이 각 선택된 기판 상에서 일일이 특정 색상을 발광하는 에피층을 성장시켜야 하므로, 공정이 번거롭고 공정 비용이 증가하는 문제점이 있다.
또는, 도 2(a)에 도시된 바와 같이, 청색, 녹색, 적색 영역에 InGaN을 성장시키고 적색 LED를 위해 청색을 적색으로 변환하는 컨버터를 사용하거나, 도 2(b)에 도시된 바와 같이 청색, 녹색, 적색 영역에 InGaN을 성장시키고 녹색 영역에는 녹색 컨버터를 사용하고, 적색 영역에는 적색 컨버터를 사용하거나, 도 2(c)에 도시된 바와 같이, 청색, 녹색, 적색 영역에 UV를 발광하는 InAlGaN을 성장시키고, 청색 영역에는 청색 컨버터를, 녹색 영역에는 녹색 컨버터를, 적색 영역에는 적색 컨버터를 사용할 수 있다.
그러나, 이러한 방식은 각 영역에 적어도 하나의 컨버터를 사용하여야 하기 때문에, 픽셀간 간격이 어느 정도 이상이 되어야 한다. 이에 따라 웨어러블 풀칼라 디스플레이와 같이 높은 픽셀 밀도(High pixel density)를 갖는 디바이스에는 적합하지 못하다.
한국등록특허 제10-1556090 B1 호
본 발명은 상기 문제점을 해결하기 위한 것으로서, 단일 웨이퍼 상에 결정구조가 다른 GaN계와 GaAs계 재료의 연속적인 에피 성장이 가능하도록 한 LED용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자의 제공을 그 목적으로 한다.
본 발명의 실시예에 따른 LED용 반도체층 형성 방법은, 하부층/절연층/상부층으로 이루어진 접합 기판 상에 LED용 반도체층을 형성하는 방법으로, 청색 영역 및 녹색 영역에 해당하는 상기 하부층을 노출시키는 단계; 상기 노출된 하부층 상에 제1 버퍼층을 형성하는 단계; 상기 제1 버퍼층 상에 절연막을 형성한 후, 상기 청색 영역에 해당하는 상기 절연막을 제거함으로써, 상기 청색 영역에 해당하는 상기 제1 버퍼층을 노출시키는 단계; 상기 노출된 제1 버퍼층 상에 청색 발광층을 성장시키는 단계; 상기 녹색 영역에 해당하는 상기 절연막을 제거함으로써, 상기 녹색 영역에 해당하는 상기 제1 버퍼층을 노출시키는 단계; 상기 노출된 제1 버퍼층 상에 녹색 발광층을 성장시키는 단계; 적색 영역에 해당하는 상기 상부층을 노출시키는 단계; 및 상기 노출된 상부층 상에 제2 버퍼층을 형성한 후, 상기 제2 버퍼층 상에 적색 발광층을 성장시키는 단계를 포함한다.
상기 접합 기판은 Al2O3(0001)층/절연층/GaAs(001)층 기판이고, 상기 청색 발광층 및 상기 녹색 발광층은 서로 상이한 결정구조를 가진 GaN계 물질로 각각 이루어지고, 상기 적색 발광층은 GaAs계 물질로 이루어질 수 있다.
상기 청색 발광층, 녹색 발광층 및 적색 발광층은, 절연 격벽이 형성되어 상호 간에 전기적으로 절연하거나 빛에 의한 간섭을 제어할 수 있도록 할 수 있다.
상기 청색 발광층, 녹색 발광층 및 적색 발광층은, 트렌치 구조 또는 격자 형태로 어레이될 수 있다.
상기 트렌치 구조 또는 격자는 상기 청색 영역, 녹색 영역 및 적색 영역과, 상기 청색 영역, 녹색 영역 및 적색 영역을 제어하기 위한 회로 영역을 포함할 수 있다.
상기 회로 영역은, 상기 접합 기판 상에 형성될 수 있다.
본 발명의 실시예에 따른 반도체 발광 소자는, 하부층/절연층/상부층으로 이루어진 접합 기판; 상기 상부층 및 절연층의 식각에 의해 노출된 상기 하부층 상의 청색 영역 및 녹색 영역에 형성되는 제1 버퍼층; 상기 제1 버퍼층 상의 청색 영역에 형성되는 청색 발광층; 상기 제1 버퍼층 상의 녹색 영역에 형성되는 녹색 발광층; 상기 상부층 상의 적색 영역에 형성되는 제2 버퍼층; 및 상기 제2 버퍼층 상에 형성되는 적색 발광층을 포함한다.
상기 접합 기판은 Al2O3(0001)층/절연층/GaAs(001)층 기판이고, 상기 청색 발광층 및 상기 녹색 발광층은 서로 상이한 결정 구조를 가진 GaN계 물질로 각각 이루어지고, 상기 적색 발광층은 GaAs계 물질로 이루어질 수 있다.
상기 청색 발광층, 녹색 발광층 및 적색 발광층은, 절연 격벽이 형성되어 상호 간에 전기적으로 절연하거나 빛에 의한 간섭을 제어할 수 있도록 할 수 있다.
상기 청색 발광층, 녹색 발광층 및 적색 발광층은, 트렌치 구조 또는 격자 형태로 어레이될 수 있다.
상기 트렌치 구조 또는 격자는 상기 청색 영역, 녹색 영역 및 적색 영역과, 상기 청색 영역, 녹색 영역 및 적색 영역을 제어하기 위한 회로 영역을 포함할 수 있다.
상기 회로 영역은, 상기 접합 기판 상에 형성될 수 있다.
본 발명은 단일 웨이퍼 상에 결정구조가 다른 GaN계와 GaAs계 재료의 연속적인 에피 성장이 가능한 효과가 있다.
또한, 결정구조가 서로 다른 반도체 재료를 동일한 공정 기판 상에서 연속 공정에 의해 에피성장을 구현함으로써, 공정 단계의 획기적인 감소로 공정 비용 및 시간을 절감할 수 있으며, 연속 공정 상에서 이루어지게 되어 소자 간 품질의 차이를 최소화 시키면서, 청색, 녹색, 적색 반도체 발광 소자의 공정 재현성이 우수하여 고품위의 반도체 발광 소자를 제공하는 효과가 있다.
또한, 공일한 기판 내에서의 다양한 패터닝 공정에 의해 반도체 발광 소자의 조합 및 배열 형태를 다양하게 구현할 수 있어, 광소자 또는 전자소자뿐만 아니라, 바이오, 가상 현실, 스마트 소자, 마이크로 LED 등과 같은 다양한 분야에 활용될 수 있다.
도 1 - 종래의 반도체 발광 소자의 구현 모식도.
도 2 - 종래의 반도체 발광 소자의 구현 모식도.
도 3 - 본 발명의 일실시예에 따른 접합 기판 상에 GaN 및 GaAs 에피층의 연속 성장방법에 대한 공정 순서도.
도 4 - 본 발명의 일실시예에 따른 모식도(a), 평면도(b).
도 5 - 본 발명의 일실시예에 따른 측면도.
도 6 - 본 발명의 일실시예에 따른 반도체 소자 평면도(a), 반도체 소자의 단면도(b),(c).
도 7 - 본 발명의 다른 실시예에 따른 반도체 발광 소자의 평면도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(element) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 ""직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도면을 참조하여 본 발명의 실시예에 대하여 구체적으로 설명한다.
도 3은 본 발명의 일실시예에 따른 접합 기판 상에 LED용 반도체층의 형성 방법에 대한 공정 순서도를 나타낸 것이다.
도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 하부층/절연층/상부층으로 이루어진 접합 기판 상에 LED용 반도체층을 형성하는 방법은, 청색 영역 및 녹색 영역에 해당하는 상기 하부층을 노출시키는 단계; 상기 노출된 하부층 상에 제1 버퍼층을 형성하는 단계; 상기 제1 버퍼층 상에 절연막을 형성한 후, 상기 청색 영역에 해당하는 상기 절연막을 제거함으로써, 상기 청색 영역에 해당하는 상기 제1 버퍼층을 노출시키는 단계; 상기 노출된 제1 버퍼층 상에 청색 발광층을 성장시키는 단계; 상기 녹색 영역에 해당하는 상기 절연막을 제거함으로써, 상기 녹색 영역에 해당하는 상기 제1 버퍼층을 노출시키는 단계; 상기 노출된 제1 버퍼층 상에 녹색 발광층을 성장시키는 단계; 적색 영역에 해당하는 상기 상부층을 노출시키는 단계; 및 상기 노출된 상부층 상에 제2 버퍼층을 형성한 후, 상기 제2 버퍼층 상에 적색 발광층을 성장시키는 단계를 포함한다.
도 3의 (a)에 도시된 바와 같이, 본 실시예에 따른 접합 기판(10)은 하부층(13)과 상부층(11) 사이에 절연물(insulator)(12)이 형성된 것으로, 상부층(11)은 (001)면 방향으로 성장 또는 폴리싱된 GaAs층이고, 하부층(13)은 (0001)면 방향으로 성장 또는 폴리싱된 Al2O3층일 수 있다. 본 발명에서는 편의상 이를 Al2O3(0001)층/절연층/GaAs(001)층 기판(10) 또는 접합 기판(10)이라고 한다. 또한, 청색 발광층 및 녹색 발광층은 서로 상이한 결정구조를 가진 GaN계 물질이 사용되고, 적색 발광층은 GaAs계 물질이 사용되었다. 실시예에 따라, 상부층(11)으로서 GaAs(001)층 대신에 Si(001)층이 사용될 수도 있다.
상기 SOI 기판(10)에 포함되는 절연층(12)에는 SiO2, SiNx,SiOxNy, AlN, HfOx, ZrOx 중에 어느 하나의 물질 또는 상기 물질의 혼합물질이 이용된다.
도 3의 (b)~(d)에 도시된 바와 같이, 먼저, 청색 영역 및 녹색 영역에 해당하는 상기 하부층(13)을 노출시킨다.
구체적으로, 패터닝 공정을 통해 GaN의 성장이 필요한 부분(청색 영역과 녹색 영역을 포함하는 부분)의 상부층(11)을 제거한다(도 3의 (b)). 상기 접합 기판(10)에서 상부층(11)을 에피 성장이 필요한 부분를 패터닝하기 위해서 포토리소그래피법 및 식각 공정을 통해 상부층을 제거하여, 그 영역에는 절연물(12)만 노출된 상태를 구현한다.
그리고, 상기 실리콘(111)층(13)을 제고하고, 그 상층에 절연막(110)을 증착한다(도 3의 (c)). 상기 절연막(110)은 SiO2나 SiNx등과 같은 물질을 사용하며, 두께는 1~10㎛ 정도로 구현한다. 절연막(110)은 공지된 박막 증착 방법에 의하여 구현될 수 있다.
그리고, 패터닝 공정을 통해 GaN의 성장이 필요한 영역(청색 영역 및 녹색 영역)의 상기 절연막(110)을 제거하여 하부층(13)을 노출시킨다(도 3의 (d)). 여기에서, GaN의 성장이 필요한 영역은 트렌치 또는 홀 형태로 형성되며, 다양한 배열 및 패턴으로 복수개로 구현될 수 있으며, 포토리소그래피법 및 식각 공정을 이용한 패터닝을 통해 에피 성장이 필요한 부위를 오픈(open)하여 하부층이 노출되도록 하는 것이다.
다음으로, 도 3의 (e)에 도시된 바와 같이, 상기 노출된 하부층(13) 상에 제1 버퍼층(120)을 형성한다.
상기 제1 버퍼층(120)은 GaN의 성장이 필요한 영역 전체에 동시에 형성되도록 하거나, 각 영역마다 별도의 공정으로 진행할 수도 있다. 상기 제1 버퍼층(120)은 접합 기판(10)과의 격자 결함이나 열팽창계수 차이에 따른 결함을 최소화하기 위한 것이다. 제1 버퍼층(120)은 선택적 성장이 가능하도록 MOCVD 방법에 의해 구현될 수 있다.
다음으로, 도 3의 (f)에 도시된 바와 같이, 상기 제1 버퍼층(120) 상에 절연막(110)을 형성한 후, 상기 청색 영역에 해당하는 상기 절연막(110)을 제거함으로써, 상기 청색 영역에 해당하는 상기 제1 버퍼층(120)을 노출시킨다. 이때, 절연막(110)은 제1 버퍼층(120)뿐만 아니라 기판(10) 상의 전 영역 상에 형성될 수 있으며, 청색 영역에 해당하는 절연막(110)은 패터닝에 의해 제거될 수 있다.
다음으로, 도 3의 (g)에 도시된 바와 같이, 상기 노출된 제1 버퍼층(120) 상에 청색 발광층(130)을 성장시킨다.
청색 발광층(130)은 공지된 구조를 갖는 것으로서, 도 6의 (b)에 도시된 구조일 수 있다. 여기에서, 청색 발광층(130)은 GaN계 물질을 사용하며, 900~1200℃의 고온 조건에서 성장하게 된다.
접합 기판(10) 상에서 다른 영역은 절연막(110)에 의해서 가려지도록 하여, 상대적으로 고온 공정인 GaN계 에피 성장시에 다른 영역에 영향이 최소화되도록 한다.
이와 같이, Wurzite구조의 GaN계 재료는 GaN(0001)면과 동일한 원자배열을 갖는 Al2O3(0001)면 상에서 성장되도록 하여 에피성장이 구현되도록 한다.
다음으로, 도 3의 (h)에 도시된 바와 같이, 상기 녹색 영역에 해당하는 상기 절연막(110)을 제거함으로써, 상기 녹색 영역에 해당하는 상기 제1 버퍼층(120)을 노출시킨다.
다음으로, 도 3의 (i)에 도시된 바와 같이, 상기 노출된 제1 버퍼층(120) 상에 녹색 발광층(140)을 성장시킨다.
녹색 발광층(140)의 성장 공정 또한 900~1200℃의 고온 공정으로 이루어지게 된다. 상기 녹색 영역의 제1 버퍼층(120)의 노출 및 녹색 발광층(140)의 성장은, 상기 청색 영역의 제1 버퍼층(120)의 노출 및 청색 발광층(130)의 성장과 동일한 공정에 의해 진행되며, 상기 녹색 발광층(140)의 성장과 청색 발광층(130)의 성장은 공정 환경에 따라 순서를 바꾸어 수행하여도 무방하다.
다음으로, 도 3의 (j)에 도시된 바와 같이, 적색 영역에 해당하는 상기 상부층(11)을 노출시킨다.
구체적으로, 접합 기판(10) 전 영역 상에 절연막(110)을 증착한 후, 적색 영역의 패터닝에 의해 상부층(11)을 노출시킨다. GaAs의 성장이 필요한 적색 영역의 절연막(110)을 패터닝 공정에 의해 제거함으로써 상부층(11)이 노출되도록 한 것이다. 절연막(110)은 공정이 진행되지 않는 다른 부분을 쉴드하고, 패터닝 공정에 의해 선택적으로 공정 영역이 노출되도록 하는 것으로서, 공정이 완료된 청색 영역과 녹색 영역을 쉴드하도록 한다.
다음으로, 도 3의 (k)에 도시된 바와 같이, 상기 노출된 상부층(11) 상에 제2 버퍼층(150)을 형성한 후, 상기 제2 버퍼층(150) 상에 적색 발광층(160)을 성장시킨다.
상기 적색 발광층(160)은 도 6의 (c)의 구조를 가질 수 있다.
여기에서, 적색 발광층(160)은 GaAs계 물질을 사용하며, 600~800℃의 고온 조건에서 성장하게 된다. 앞서의 청색 발과층(130) 또는 녹색 발광층(140)에 비해 낮은 온도에서 수행되므로, 적색 발광층(160)에 영향이 없도록 청색 발광층(130) 및 녹색 발광층(140)의 성장을 먼저 수행한 것이다.
이와 같이, Zinc Blende 구조의 GaAs계 재료는 GaAs(001)면과 동일한 원자배열을 갖는 GaAs(001)면 상에서 성장되도록 하여 에피성장이 구현되도록 한다.
마지막으로, 도 3의 (l)에 도시된 바와 같이, 상기 청색 발광층(130) 및 녹색 발광층(140) 상부에 남은 절연막(110)을 제거함으로써, 본 발명에 따른 접합 기판(10) 상에 GaN 및 GaAs 에피층의 연속 성장이 완료되게 된다.
도 4의 (a) 및 (b)는 본 발명의 일실시예에 따라 제조된 접합 기판 상에 GaN 및 GaAs 에피층이 연속 성장된 반도체 발광 소자의 사시도 및 평면도이다.
도 4의 (a)에 도시된 바에 의하면, 전체 하부층(11) 상에 절연물(12)을 사이에 두고 상부층(13) 상에 적색 발광층(160)이 형성되어 있으며, 청색 발광층(130) 및 녹색 발광층(140)은 하부층(11) 상에 바로 형성되어 있다. 버퍼층이나 다른 구조는 생략하여 도시한 것이다.
도 4의 (a) 및 (b)는 청색, 녹색, 적색 발광층(130, 140, 160)이 하나의 모듈로 형성된 것으로 도시한 것이며, 각각의 발광층(130, 140, 160)은 SiO2와 같은 절연 격벽(170)에 의해 전기적으로 절연된다.
도 5는 본 발명의 실시예에 따른 반도체 발광 소자의 구조를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 실시예에 따른 반도체 발광 소자는, 하부층/절연층/상부층으로 이루어진 접합 기판(10); 상기 상부층(11) 및 절연층(12)의 식각에 의해 노출된 상기 하부(13)층 상의 청색 영역 및 녹색 영역에 형성되는 제1 버퍼층(120); 상기 제1 버퍼층(120) 상의 청색 영역에 형성되는 청색 발광층(130); 상기 제1 버퍼층(120) 상의 녹색 영역에 형성되는 녹색 발광층(140); 상기 상부층(11) 상의 적색 영역에 형성되는 제2 버퍼층(150); 및 상기 제2 버퍼층(150) 상에 형성되는 적색 발광층(160)을 포함한다.
여기에서, 청색 발광층(130) 및 녹색 발광층(140)은, 상부층(13)과 절연층(12)을 제거한 후 하부층(11) 상에 형성되므로, 그 만큼 제1 버퍼층(120)을 다른 영역에 비해서 두껍에 형성하여 활성층의 두께는 다른 영역과 유사하게 구현되도록 한다.
도 6은 본 발명의 실시예에 따른 반도체 소자를 나타내는 도면으로, 도 6의 (a)는 평면도이고, 도 6의 (b)는 청색 또는 녹색 발광층의 단면도이며, 도 6의 (c)는 적색 발광층의 단면도를 나타낸 것이다.
도 7은 본 발명의 다른 실시 형태를 나타낸 반도체 발광 소자의 평면도로, 격자 형태로 구현된 것(a)과, 트랜치 형태로 구현된 것(b)을 나타낸다.
도 7의 (a)에 도시된 바와 같이, 복수의 반도체 발광 소자가 매트릭스 형태로 배열되며, 각 반도체 소자는 청색 영역, 녹색 영역, 적색 영역과 이들을 제어하기 위한 회로 영역(회색 영역)을 포함하며, 각 영역은 사각형 형태로 배열될 수 있다.
또는 도 7의 (b)에 도시된 바와 같이, 복수의 반도체 발광 소자가 매트릭스 형태로 배열되며, 각 반도체 소자는 청색 영역, 녹색 영역, 적색 영역과 이들을 제어하기 위한 회로 영역(회색 영역)이 일렬로 배열될 수 있다.
회로 영역에는 발광 영역(청색 영역, 녹색 영역, 적색 영역)을 제어하기 위한 회로가 제작되며, 본 실시예에 따른 Si 기판 또는 GaAs 기판 상에 형성될 수 있다.
필요에 의해 다양한 색상의 반도체 발광 영역의 패턴, 배열 및 조합으로 구현할 수 있으며, 각 모듈의 어느 하나의 픽셀은 백색 발광 소자 또는 형광 소자도 적용이 가능하다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (12)

  1. 하부층/절연층/상부층으로 이루어진 접합 기판 상에 LED용 반도체층을 형성하는 방법으로,
    청색 영역 및 녹색 영역에 해당하는 상기 하부층을 노출시키는 단계;
    상기 노출된 하부층 상에 제1 버퍼층을 형성하는 단계;
    상기 제1 버퍼층 상에 절연막을 형성한 후, 상기 청색 영역에 해당하는 상기 절연막을 제거함으로써, 상기 청색 영역에 해당하는 상기 제1 버퍼층을 노출시키는 단계;
    상기 노출된 제1 버퍼층 상에 청색 발광층을 성장시키는 단계;
    상기 녹색 영역에 해당하는 상기 절연막을 제거함으로써, 상기 녹색 영역에 해당하는 상기 제1 버퍼층을 노출시키는 단계;
    상기 노출된 제1 버퍼층 상에 녹색 발광층을 성장시키는 단계;
    적색 영역에 해당하는 상기 상부층을 노출시키는 단계; 및
    상기 노출된 상부층 상에 제2 버퍼층을 형성한 후, 상기 제2 버퍼층 상에 적색 발광층을 성장시키는 단계
    를 포함하고,
    상기 접합 기판은 Al2O3(0001)층/절연층/GaAs(001)층 기판이고,
    상기 청색 발광층 및 상기 녹색 발광층은 서로 상이한 결정구조를 가진 GaN계 물질로 각각 이루어지고,
    상기 적색 발광층은 GaAs계 물질로 이루어지는 것을 특징으로 하는 LED용 반도체층 형성 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 청색 발광층, 녹색 발광층 및 적색 발광층은, 절연 격벽이 형성되어 상호 간에 전기적으로 절연하거나 빛에 의한 간섭을 제어할 수 있도록 하는 것을 특징으로 하는 LED용 반도체층 형성 방법.
  4. 제1항에 있어서,
    상기 청색 영역, 녹색 영역 및 적색 영역은, 트렌치 구조 또는 격자 형태로 어레이되는 것을 특징으로 하는 LED용 반도체층 형성 방법.
  5. 제4항에 있어서,
    상기 트렌치 구조 또는 격자는 상기 청색 영역, 녹색 영역 및 적색 영역과, 상기 청색 영역, 녹색 영역 및 적색 영역을 제어하기 위한 회로 영역을 포함하는 것을 특징으로 하는 LED용 반도체층 형성 방법.
  6. 제5항에 있어서,
    상기 회로 영역은, 상기 접합 기판 상에 형성되는 것을 특징으로 하는 LED용 반도체층 형성 방법.
  7. 하부층/절연층/상부층으로 이루어진 접합 기판;
    상기 상부층 및 절연층의 식각에 의해 노출된 상기 하부층 상의 청색 영역 및 녹색 영역에 형성되는 제1 버퍼층;
    상기 제1 버퍼층 상의 청색 영역에 형성되는 청색 발광층;
    상기 제1 버퍼층 상의 녹색 영역에 형성되는 녹색 발광층;
    상기 상부층 상의 적색 영역에 형성되는 제2 버퍼층; 및
    상기 제2 버퍼층 상에 형성되는 적색 발광층;
    을 포함하고,
    상기 접합 기판은 Al2O3(0001)층/절연층/GaAs(001)층 기판이고,
    상기 청색 발광층 및 상기 녹색 발광층은 서로 상이한 결정구조를 가진 GaN계 물질로 각각 이루어지고,
    상기 적색 발광층은 GaAs계 물질로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
  8. 삭제
  9. 제7항에 있어서,
    상기 청색 발광층, 녹색 발광층 및 적색 발광층은, 절연 격벽이 형성되어 상호 간에 전기적으로 절연하거나 빛에 의한 간섭을 제어할 수 있도록 하는 것을 특징으로 하는 반도체 발광 소자.
  10. 제7항에 있어서,
    상기 청색 발광층, 녹색 발광층 및 적색 발광층은, 트렌치 구조 또는 격자 형태로 어레이되는 것을 특징으로 하는 반도체 발광 소자.
  11. 제10항에 있어서,
    상기 트렌치 구조 또는 격자는 상기 청색 영역, 녹색 영역 및 적색 영역과, 상기 청색 영역, 녹색 영역 및 적색 영역을 제어하기 위한 회로 영역을 포함하는 것을 특징으로 하는 반도체 발광 소자.
  12. 제11항에 있어서,
    상기 회로 영역은, 상기 접합 기판 상에 형성되는 것을 특징으로 하는 반도체 발광 소자.
KR1020180169562A 2018-12-26 2018-12-26 접합 기판 상에 led용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자 KR102123018B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180169562A KR102123018B1 (ko) 2018-12-26 2018-12-26 접합 기판 상에 led용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180169562A KR102123018B1 (ko) 2018-12-26 2018-12-26 접합 기판 상에 led용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자

Publications (1)

Publication Number Publication Date
KR102123018B1 true KR102123018B1 (ko) 2020-06-16

Family

ID=71141591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180169562A KR102123018B1 (ko) 2018-12-26 2018-12-26 접합 기판 상에 led용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자

Country Status (1)

Country Link
KR (1) KR102123018B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203864A (zh) * 2021-10-19 2022-03-18 闽都创新实验室 新型多功能发光三极管器件的制备方法
CN117012865A (zh) * 2023-09-27 2023-11-07 季华实验室 全彩Micro LED显示芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090020739A (ko) * 2007-08-24 2009-02-27 재단법인서울대학교산학협력재단 반도체 소자용 기판, 그 제조 방법 및 그 기판을 이용하여반도체 소자를 제조하는 방법
JP2010525555A (ja) * 2007-03-08 2010-07-22 スリーエム イノベイティブ プロパティズ カンパニー 発光素子のアレイ
KR101556090B1 (ko) 2014-12-05 2015-10-01 (재)한국나노기술원 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
KR101875416B1 (ko) * 2016-12-30 2018-07-06 (재)한국나노기술원 Si(111)/(001) SOI 기판 또는 Si(001)/(111) SOI 기판 상에 GaN 및 GaAs 에피층의 연속 성장방법 및 그에 의해 제조된 Si(111)/(001) SOI 기판 상에 연속 형성된 GaN 및 GaAs 에피층을 이용한 반도체 발광 소자 모듈

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010525555A (ja) * 2007-03-08 2010-07-22 スリーエム イノベイティブ プロパティズ カンパニー 発光素子のアレイ
KR20090020739A (ko) * 2007-08-24 2009-02-27 재단법인서울대학교산학협력재단 반도체 소자용 기판, 그 제조 방법 및 그 기판을 이용하여반도체 소자를 제조하는 방법
KR101556090B1 (ko) 2014-12-05 2015-10-01 (재)한국나노기술원 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
KR101875416B1 (ko) * 2016-12-30 2018-07-06 (재)한국나노기술원 Si(111)/(001) SOI 기판 또는 Si(001)/(111) SOI 기판 상에 GaN 및 GaAs 에피층의 연속 성장방법 및 그에 의해 제조된 Si(111)/(001) SOI 기판 상에 연속 형성된 GaN 및 GaAs 에피층을 이용한 반도체 발광 소자 모듈

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203864A (zh) * 2021-10-19 2022-03-18 闽都创新实验室 新型多功能发光三极管器件的制备方法
CN114203864B (zh) * 2021-10-19 2023-12-05 闽都创新实验室 多功能发光三极管器件的制备方法
CN117012865A (zh) * 2023-09-27 2023-11-07 季华实验室 全彩Micro LED显示芯片及其制备方法
CN117012865B (zh) * 2023-09-27 2023-12-29 季华实验室 全彩Micro LED显示芯片及其制备方法

Similar Documents

Publication Publication Date Title
US10386574B2 (en) Integrated photonic device comprising hollowed silicon substrate-based LED and optical waveguide and manufacturing method thereof
JP7389985B2 (ja) 表示装置
KR101077789B1 (ko) Ｌｅｄ 디스플레이 제조 방법 및 이에 의하여 제조된 ｌｅｄ 디스플레이
US8643059B2 (en) Substrate structure and method of manufacturing the same
TWI738263B (zh) 一種顯示面板及其製作方法
KR102123018B1 (ko) 접합 기판 상에 led용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자
KR100705225B1 (ko) 수직형 발광소자의 제조방법
US20060033423A1 (en) Mixed-color light emitting diode apparatus, and method for making same
US20210249467A1 (en) Display device and associated method
CN109148652A (zh) 无机发光二极管显示面板及其制作方法和显示装置
CN110249435A (zh) 发光元件及其制造方法
CN114551656A (zh) 一种彩色Micro LED显示芯片模组的制造方法
TWI634652B (zh) Wafer-level microdisplay with dot matrix light emitting diode light source and manufacturing method thereof
JPH0856018A (ja) 半導体発光素子、および半導体発光素子の製造方法
KR100826379B1 (ko) 모노리식 백색 발광소자
KR101875416B1 (ko) Si(111)/(001) SOI 기판 또는 Si(001)/(111) SOI 기판 상에 GaN 및 GaAs 에피층의 연속 성장방법 및 그에 의해 제조된 Si(111)/(001) SOI 기판 상에 연속 형성된 GaN 및 GaAs 에피층을 이용한 반도체 발광 소자 모듈
JP2000286506A (ja) ＧａＮ系発光素子
US7888152B2 (en) Method of forming laterally distributed LEDs
EP3026707B1 (en) Method for manufacturing a light emitting device comprising at least one color micro-light emitting diode with high luminance
JP2000058918A (ja) 半導体発光素子
KR20220152284A (ko) 금속 그리드를 포함하는 레이저 리프트-오프 처리 시스템
WO2021013641A1 (en) Led arrays
KR20050060739A (ko) 다수 파장의 광들을 방출하는 발광 다이오드 및 그의제조방법
KR20030065884A (ko) 발광 다이오드 및 그의 제조방법
KR100214588B1 (ko) 발광소자 어레이 구조 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant