CN117012865A - 全彩Micro LED显示芯片及其制备方法 - Google Patents

全彩Micro LED显示芯片及其制备方法 Download PDF

Info

Publication number
CN117012865A
CN117012865A CN202311253050.6A CN202311253050A CN117012865A CN 117012865 A CN117012865 A CN 117012865A CN 202311253050 A CN202311253050 A CN 202311253050A CN 117012865 A CN117012865 A CN 117012865A
Authority
CN
China
Prior art keywords
layer
type
type light
emitting layer
preset area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311253050.6A
Other languages
English (en)
Other versions
CN117012865B (zh
Inventor
陈良键
籍亚男
岳大川
蔡世星
林立
李小磊
伍德民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ji Hua Laboratory
Shenzhen Aoshi Micro Technology Co Ltd
Original Assignee
Ji Hua Laboratory
Shenzhen Aoshi Micro Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji Hua Laboratory, Shenzhen Aoshi Micro Technology Co Ltd filed Critical Ji Hua Laboratory
Priority to CN202311253050.6A priority Critical patent/CN117012865B/zh
Publication of CN117012865A publication Critical patent/CN117012865A/zh
Application granted granted Critical
Publication of CN117012865B publication Critical patent/CN117012865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本公开涉及Micro LED显示技术领域，公开了一种全彩Micro LED显示芯片及其制备方法，该方法包括：制备衬底外延层；衬底外延层的一侧形成有第一类型发光层；在第一类型发光层的第一预设区域内注入N型离子；在第一类型发光层背离衬底外延层的一侧，形成第二类型发光层；在第一类型发光层的第二预设区域和第二类型发光层的第三预设区域内注入N型离子；在第二类型发光层背离第一类型发光层的一侧形成第三类型发光层；在第二类型发光层的第四预设区域和第三类型发光层的第五预设区域内注入P型离子；在第三类型发光层背离第二类型发光层的一侧，形成P型外延层。由此，降低了工艺制备难度并提高了制备速度。

Description

全彩Micro LED显示芯片及其制备方法
技术领域
本公开涉及Micro LED显示技术领域，尤其涉及一种全彩Micro LED显示芯片及其制备方法。
背景技术
微发光二极管（Micro-light emitting diodes，Micro LED）作为最新一代显示技术，在尺寸、亮度、对比度和能耗等方面都具有巨大优势，是近眼显示领域理想的显示器件。
目前，在制备全彩Micro LED显示芯片时，通常采用红绿蓝三色LED堆叠外延生长的方式实现全彩显示，但是这种制备方式中，N型外延层、多量子阱层以及P型外延层需进行循环三次的外延生长，使得外延生长步骤较为繁琐，同时，堆叠于P型外延层上方的N型外延层所需的制备温度较高，不易制备出相互接触的P型外延层和N型外延层，导致整体制备过程较为困难。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本公开提供了一种全彩Micro LED显示芯片及其制备方法。
本公开提供了一种全彩Micro LED显示芯片的制备方法，包括：
制备衬底外延层；所述衬底外延层的一侧形成有第一类型发光层；其中，所述衬底外延层包括N型外延层；
在所述第一类型发光层的第一预设区域内注入N型离子；
在所述第一类型发光层背离所述衬底外延层的一侧，形成第二类型发光层；
在所述第一类型发光层的第二预设区域和所述第二类型发光层的第三预设区域内注入N型离子；其中，所述第二预设区域与所述第三预设区域对位相接；
在所述第二类型发光层背离所述第一类型发光层的一侧形成第三类型发光层；
在所述第二类型发光层的第四预设区域和所述第三类型发光层的第五预设区域内注入P型离子；其中，所述第四预设区域与所述第五预设区域对位相接，所述第一预设区域与所述第五预设区域对位相隔；
在所述第三类型发光层背离所述第二类型发光层的一侧，形成P型外延层。
可选地，所述制备衬底外延层包括：
提供衬底；
在所述衬底的一侧形成缓冲层；
在所述缓冲层背离所述衬底的一侧形成所述N型外延层；
在所述N型外延层背离所述缓冲层的一侧形成所述第一类型发光层。
可选地，所述形成P型外延层之后，还包括：
在所述P型外延层背离所述第三类型发光层的一侧，形成电流拓展层；
对所述第一类型发光层、所述第二类型发光层、所述第三类型发光层、所述P型外延层以及所述电流拓展层进行刻蚀，得到发光台阶结构；所述发光台阶结构包括间隔排布的台阶。
可选地，所述得到发光台阶结构，包括：
沿所述电流拓展层至所述第一类型发光层的方向，刻蚀掉部分所述电流拓展层、部分所述P型外延层、部分所述第四预设区域与部分所述第五预设区域的N型离子、部分所述第二类型发光层以及部分所述第一类型发光层，直至暴露所述N型外延层；
沿所述电流拓展层至所述第二类型发光层的方向，刻蚀掉部分所述电流拓展层、部分所述P型外延层、部分所述第五预设区域的N型离子、部分所述第三类型发光层、部分所述第二类型发光层以及部分所述第三预设区域的N型离子，直至暴露所述第一预设区域的N型离子；
沿所述电流拓展层至所述第三类型发光层的方向，刻蚀掉部分所述电流拓展层、部分所述P型外延层以及部分所述第三类型发光层，直至暴露所述第三预设区域的N型离子。
可选地，所述得到发光台阶结构之后，还包括：
在所述发光台阶结构中相邻的台阶侧壁上沉积第一保护层；
在所述第一保护层背离所述发光台阶结构的一侧沉积金属层，分别得到与所述N型外延层相接的第一金属层、与所述第一预设区域的N型离子相接的第二金属层以及与所述第三预设区域的N型离子相接的第三金属层。
可选地，所述沉积金属层之后，还包括：
在所述第一金属层、所述第二金属层以及所述第三金属层背离所述第一保护层的一侧，沉积第二保护层并进行平坦化处理；
针对每个所述台阶对应的第二保护层进行通孔刻蚀，并基于所述通孔形成所述电流拓展层背离所述P型外延层一侧的阳极层；
在所述阳极层背离所述电流拓展层的一侧键合驱动芯片；
去除所述缓冲层和所述衬底，得到所述全彩Micro LED显示芯片。
本公开还提供了一种全彩Micro LED显示芯片，采用上述任一种制备方法制备；所述全彩Micro LED显示芯片包括：
衬底外延层；所述衬底外延层包括N型外延层；
所述第一类型发光层，设置于所述衬底外延层的一侧；所述第一类型发光层包括注有N型离子的第一预设区域和第二预设区域；
所述第二类型发光层，设置于所述第一类型发光层背离所述衬底外延层的一侧；所述第二类型发光层包括注有N型离子的第三预设区域和注有P型离子的第四预设区域；
所述第三类型发光层，设置于所述第二类型发光层背离所述第一类型发光层的一侧；所述第三类型发光层包括注有P型离子的第五预设区域；
P型外延层，设置于所述第三类型发光层背离所述第二类型发光层的一侧；
其中，所述第二预设区域与所述第三预设区域对位相接；所述第四预设区域与所述第五预设区域对位相接，所述第一预设区域与所述第五预设区域对位相隔。
可选地，所述全彩Micro LED显示芯片还包括电流拓展层；
所述电流拓展层设置于所述P型外延层背离所述第三类型发光层的一侧。
可选地，所述第一类型发光层、所述第二类型发光层、所述第三类型发光层、所述P型外延层以及所述电流拓展层为发光台阶结构；所述发光台阶结构包括间隔排布的台阶。
可选地，所述全彩Micro LED显示芯片还包括第一保护层、金属层、第二保护层、阳极层以及驱动芯片；所述金属层包括第一金属层、第二金属层以及第三金属层；
所述第一保护层设置于所述发光台阶结构中相邻的台阶侧壁；所述金属层设置于所述第一保护层背离所述发光台阶结构的一侧；所述第二保护层设置于所述第一金属层、所述第二金属层以及所述第三金属层背离所述第一保护层的一侧；所述阳极层设置于所述电流拓展层背离所述P型外延层一侧；所述驱动芯片设置于所述阳极层背离所述电流拓展层的一侧。
本公开实施例提供的技术方案与现有技术相比具有如下优点：
本公开实施例提供的全彩Micro LED显示芯片的制备方法，包括：制备衬底外延层；衬底外延层的一侧形成有第一类型发光层；其中，衬底外延层包括N型外延层；在第一类型发光层的第一预设区域内注入N型离子；在第一类型发光层背离衬底外延层的一侧，形成第二类型发光层；在第一类型发光层的第二预设区域和第二类型发光层的第三预设区域内注入N型离子；在第二类型发光层背离第一类型发光层的一侧形成第三类型发光层；在第二类型发光层的第四预设区域和第三类型发光层的第五预设区域内注入P型离子；在第三类型发光层背离第二类型发光层的一侧，形成P型外延层。由此，降低了全彩Micro LED显示芯片的工艺制备难度并提高了制备速度。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种全彩Micro LED显示芯片的结构示意图；
图2为本公开实施例提供的一种全彩Micro LED显示芯片的制备方法的流程示意图；
图3为图2示出的方法中，S210的一种细化流程示意图；
图4为本公开实施例提供的一种全彩Micro LED显示芯片的结构示意图；
图5为本公开实施例提供的另一种全彩Micro LED显示芯片的结构示意图；
图6为本公开实施例提供的一种全彩Micro LED显示芯片的制备过程的部分结构示意图；
图7为本公开实施例提供的另一种全彩Micro LED显示芯片的结构示意图；
图8为本公开实施例提供的另一种全彩Micro LED显示芯片的结构示意图。
其中，01、第一预设区域；02、第二预设区域；03、第三预设区域；04、第四预设区域；05、第五预设区域；310、衬底外延层；313、N型外延层；320、第一类型发光层；330、第二类型发光层；340、第三类型发光层；350、P型外延层；360、电流拓展层；410、第一保护层；420、金属层；430、第二保护层；440、阳极层；450、驱动芯片。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
首先，结合相关背景，对现有技术存在的缺陷和本申请的改进点进行说明。
目前，制备全彩Micro LED显示芯片时，通常采用以下方法实现全彩显示，包括：利用蓝色LED进行红色和绿色转换实现全彩显示、红绿蓝三色LED通过光学透镜（如分合色立方棱镜和光波导）合成全彩以及红绿蓝三色LED堆叠外延生长的方式实现全彩显示，针对色转换和透镜合成的方式，通常在制备单色显示芯片之后，再制备全彩显示芯片，所以其制备难度较低；而针对三色LED堆叠外延生长的方式，需要在同一片晶圆上制备红绿蓝三色LED，所以N型外延层、多量子阱层以及P型外延层需进行循环三次的外延生长，使得外延生长步骤较多，并存在因P型外延层和N型外延层制备温度的差异导致的制备困难的问题。
结合上文三色LED堆叠外延生长的方式，示例性地，图1为现有技术提供的一种全彩Micro LED显示芯片的结构示意图。参照图1，图1示出了在蓝色N型外延层110上方依次垂直堆叠的蓝色多量子阱层120、蓝色P型外延层130、绿色N型外延层140、绿色多量子阱层150、绿色P型外延层160、红色N型外延层170、红色多量子阱层180以及红色P型外延层190，可知，在制备图1示出的全彩Micro LED显示芯片时，需针对蓝色N型外延层110、蓝色P型外延层130、绿色N型外延层140、绿色P型外延层160、红色N型外延层170以及红色P型外延层190进行6次外延生长，且在蓝色P型外延层130上生长绿色N型外延层140以及绿色P型外延层160上生长红色N型外延层170较为困难，不利于整体制备过程的可操作性。
针对上述缺陷中的至少一个，本公开实施例提供了一种全彩Micro LED显示芯片的制备方法，包括：制备衬底外延层；衬底外延层的一侧形成有第一类型发光层；其中，衬底外延层包括N型外延层；在第一类型发光层的第一预设区域内注入N型离子；在第一类型发光层背离衬底外延层的一侧，形成第二类型发光层；在第一类型发光层的第二预设区域和第二类型发光层的第三预设区域内注入N型离子；在第二类型发光层背离第一类型发光层的一侧形成第三类型发光层；在第二类型发光层的第四预设区域和第三类型发光层的第五预设区域内注入P型离子；在第三类型发光层背离第二类型发光层的一侧，形成P型外延层。由此，降低了全彩Micro LED显示芯片的工艺制备难度并提高了制备速度。
下面结合附图，对本公开实施例提供的全彩Micro LED显示芯片及其制备方法进行示例性说明。
图2为本公开实施例提供的一种全彩Micro LED显示芯片的制备方法的流程示意图。参照图2，该制备方法包括：
S210、制备衬底外延层；衬底外延层的一侧形成有第一类型发光层。
其中，衬底外延层包括N型外延层，N型外延层为N型GaN层（可用N-GaN表示）；衬底外延层至少用于支撑形成于其上的各层结构，示例性地，该衬底外延层和第一类型发光层均可采用LED外延技术制备得到，关于衬底外延层的具体结构和对应的制备方法后文中示例性说明。
本公开实施例中，第一类型发光层可为蓝色多量子阱层。具体地，在制备衬底外延层和蓝色多量子阱层时，在预设温度下先外延生长衬底外延层，再在衬底外延层上继续生长蓝色多量子阱层，示例性地，此次外延生长时的温度可设置为850℃~900℃；需要说明的是，蓝色多量子阱层为预设数量的InxGa1-xN层或GaN层，例如，蓝色多量子阱层可设置为3~5层的InxGa1-xN层或GaN层，其中，In的含量为0.14~0.22。
S220、在第一类型发光层的第一预设区域内注入N型离子。
其中，沿垂直于第一类型发光层的方向，第一预设区域的高度和第一类型发光层的高度相同。示例性地，该第一预设区域可位于第一类型发光层的中间，以和后续发光台阶结构中的台阶进行对应，关于具体对应关系后文中说明。
需要说明的是，N型离子注入采用的为图形化离子注入的方式；具体地，可先在第一类型发光层上方形成一层光刻胶，再对第一类型发光层进行图形化的刻蚀，之后对刻蚀后的凹陷区域注入N型离子，形成注有N型离子的第一预设区域；如此，完成了第一次N型离子（如硅）注入，实现了对蓝色多量子阱层中间位置的N型掺杂。
S230、在第一类型发光层背离衬底外延层的一侧，形成第二类型发光层。
本公开实施例中，第二类型发光层可为绿色多量子阱层。
其中，绿色多量子阱层位于蓝色多量子阱层的上方。具体地，在制备绿色多量子阱层时，以预设温度在蓝色多量子阱层的上方外延生长得到绿色多量子阱层，示例性地，此次外延生长时的温度可设置为800℃~850℃；需要说明的是，绿色多量子阱层同样为预设数量的InxGa1-xN层和GaN层，例如，绿色多量子阱层可设置为3~5层的InxGa1-xN层和GaN层，或者设置为本领域技术人员可知的其他层数，其中，In的含量为0.25~0.30。
S240、在第一类型发光层的第二预设区域和第二类型发光层的第三预设区域内注入N型离子。
其中，第二预设区域与第三预设区域对位相接，且沿水平方向，第二预设区域的长度和第三预设区域的长度相同；沿垂直于第一类型发光层的方向，第二预设区域的高度和第一类型发光层的高度相同，第三预设区域的高度和第二类型发光层的高度相同。具体地，第一预设区域与第二预设区域左右相接，同时，第三预设区域与其下方的第二预设区域上下对位相接，以和后续发光台阶结构中的台阶进行对应，关于对应关系后文中说明。
具体地，对蓝色多量子阱层和绿色多量子阱层沿垂直于二者的方向进行对位刻蚀，使蓝色多量子阱层沿水平方向的刻蚀长度和绿色多量子阱层沿水平方向的刻蚀长度相等，之后对二者刻蚀后的凹陷区域注入N型离子，形成注有N型离子的第二预设区域与第三预设区域；如此，完成了第二次N型离子（如硅）注入，实现了对蓝色多量子阱层和绿色多量子阱层对位区域的N型掺杂。
S250、在第二类型发光层背离第一类型发光层的一侧形成第三类型发光层。
本公开实施例中，第三类型发光层可为红色多量子阱层。
其中，红色多量子阱层位于绿色多量子阱层的上方。具体地，在制备红色多量子阱层时，以预设温度在绿色多量子阱层的上方外延生长得到红色多量子阱层，示例性地，此次外延生长时的温度可设置为750℃~800℃，红色多量子阱层可为InGaN体系或AlGaInP体系的材料，或者为本领域技术人员可知的其他体系的材料。
S260、在第二类型发光层的第四预设区域和第三类型发光层的第五预设区域内注入P型离子。
其中，第四预设区域与第五预设区域对位相接，第一预设区域与第五预设区域对位相隔，以和后续发光台阶结构中的台阶进行对应，且沿水平方向，第四预设区域的长度小于第五预设区域的长度；沿垂直于第二类型发光层的方向，第四预设区域的高度和第二类型发光层的高度相同，第五预设区域的高度和第三类型发光层的高度相同。
具体地，对绿色多量子阱层和红色多量子阱层沿垂直于二者的方向进行对位刻蚀，使红色多量子阱层沿水平方向的刻蚀长度大于绿色多量子阱层沿水平方向的刻蚀长度，之后先对二者对位的凹陷区域注入P型离子，再对红色多量子阱层其他凹陷区域注入P型离子，形成注有P型离子的第四预设区域与第五预设区域；如此，完成了两次P型离子（如Mg离子）注入，实现了对绿色多量子阱层和红色多量子阱层的P型掺杂。
S270、在第三类型发光层背离第二类型发光层的一侧，形成P型外延层。
示例性地，P型外延层的制备材料可为Mg掺GaN材料，在其他实施方式中，P型外延层还可由本领域技术人员可知的其他材料制备而成，在此不限定。
本公开实施例提供的全彩Micro LED显示芯片的制备方法，通过在N型外延层和P型外延层之间制备N型掺杂和P型掺杂的第一类型发光层、第二类型发光层以及第三类型发光层，无需P型外延层和N型外延层直接接触，降低了全彩Micro LED显示芯片的工艺制备难度，同时简化了外延生长的步骤，提高了制备速度。
在一些实施例中，图3为图2示出的方法中，S210的一种细化流程示意图。在图2的基础上，参照图3，S210具体可包括：
S211、提供衬底。
S212、在衬底的一侧形成缓冲层。
示例性地，缓冲层可形成于衬底上方，用于和衬底一同支撑保护形成于其上的各层结构。
S213、在缓冲层背离衬底的一侧形成N型外延层。
其中，N型外延层的厚度大于4μm，示例性地，N型外延层的厚度可为5μm、7μm或其他厚度值，在此不限定。
S214、在N型外延层背离缓冲层的一侧形成第一类型发光层。
其中，第一类型发光层的厚度为0.1um~0.2um，示例性地，第一类型发光层的厚度可为0.15um、0.17um或其他厚度值，在此不限定。
在一些实施例中，参照图2，S270中形成P型外延层之后，还包括：
步骤一、在P型外延层背离第三类型发光层的一侧，形成电流拓展层。
具体地，在P型外延层上方，通过外延生长得到具有导电功能的电流拓展层，示例性地，电流拓展层的制备材料可为氧化铟锡（Indium Tin Oxide， ITO），在其他实施方式中，还可设置为其他高导电率材料，在此不限定。
步骤二、对第一类型发光层、第二类型发光层、第三类型发光层、P型外延层以及电流拓展层进行刻蚀，得到发光台阶结构；发光台阶结构包括间隔排布的台阶。
其中，发光台阶结构为形成于N型外延层、衬底以及缓冲层上方的相应结构，包括由第一类型发光层、第二类型发光层、第三类型发光层、P型外延层以及电流拓展层刻蚀形成的台阶。
需要说明的是，沿垂直于N型外延层的方向，相邻台阶之间存在的间隔（或凹陷区域）的垂直高度不同，以利于后续基于电场作用实现全彩发光，关于发光台阶结构的具体结构后文中示出说明。
在一些实施例中，结合上文步骤，得到发光台阶结构具体包括如下步骤：
步骤一、沿电流拓展层至第一类型发光层的方向，刻蚀掉部分电流拓展层、部分P型外延层、部分第四预设区域与部分第五预设区域的N型离子、部分第二类型发光层以及部分第一类型发光层，直至暴露N型外延层。
由此，在沿电流拓展层至第一类型发光层的方向进行刻蚀时，通过利用光刻技术对电流拓展层、P型外延层、四预设区域与部分第五预设区域的N型离子、第二类型发光层以及第一类型发光层进行部分刻蚀，形成了沿以上垂直方向上截止至N型外延层表面的凹陷区域。
步骤二、沿电流拓展层至第二类型发光层的方向，刻蚀掉部分电流拓展层、部分P型外延层、部分第五预设区域的N型离子、部分第三类型发光层、部分第二类型发光层以及部分第三预设区域的N型离子，直至暴露第一预设区域的N型离子。
由此，在沿电流拓展层至第二类型发光层的方向进行刻蚀时，通过利用光刻技术对电流拓展层、P型外延层、第五预设区域的N型离子、第三类型发光层、第二类型发光层以及第三预设区域的N型离子进行部分刻蚀，形成了沿以上垂直方向上截止至注有N型离子的第一预设区域的凹陷区域。
步骤三、沿电流拓展层至第三类型发光层的方向，刻蚀掉部分电流拓展层、部分P型外延层以及部分第三类型发光层，直至暴露第三预设区域的N型离子。
由此，在沿电流拓展层至第三类型发光层的方向进行刻蚀时，通过利用光刻技术对电流拓展层、P型外延层以及第三类型发光层进行部分刻蚀，形成了沿以上垂直方向上截止至注有N型离子的第三预设区域的凹陷区域。
在一些实施例中，结合上文步骤，得到发光台阶结构之后，还包括如下步骤：
步骤一、在发光台阶结构中相邻的台阶侧壁上沉积第一保护层。
其中，第一保护层为形成于倾斜的台阶侧壁上的绝缘结构，以对台阶和后续的金属层进行电气绝缘。示例性地，第一保护层的制备材料可为SIOx，在其他实施方式中，还可利用本领域技术人员可知的其他类型的绝缘材料制备而成，在此不限定。
步骤二、在第一保护层背离发光台阶结构的一侧沉积金属层，分别得到与N型外延层相接的第一金属层、与第一预设区域的N型离子相接的第二金属层以及与第三预设区域的N型离子相接的第三金属层。
可知，第一金属层对应于截止至N型外延层表面的凹陷区域，第二金属层对应于截止至注有N型离子的第一预设区域的凹陷区域，第三金属层对应于截止至注有N型离子的第三预设区域的凹陷区域。由此，通过沉积第一金属层、第二金属层以及第三金属层，对经第一保护层沉积后的发光台阶结构的凹陷区域进行了包覆。
需要说明的是，通过使第一金属层与N型外延层相接、第二金属层与第一预设区域的N型离子相接以及第三金属层与第三预设区域的N型离子相接，构成发光台阶结构的共阴极网络。
在一些实施例中，结合上文步骤，沉积金属层之后，还包括如下步骤：
步骤一、在第一金属层、第二金属层以及第三金属层背离第一保护层的一侧，沉积第二保护层并进行平坦化处理。
示例性地，第二保护层的制备材料可为SIOx，其制备材料可与第一保护层的制备材料相同，或者也可与第一保护层的制备材料不相同，在此对第二保护层的制备材料的具体种类不做限定。
需要说明的是，第二保护层填充和沉积于电流拓展层、第一金属层、第二金属层以及第三金属层的上方，并通过平坦化处理使第二保护层的上表面平整，利于后续与驱动芯片进行键合。
步骤二、针对每个台阶对应的第二保护层进行通孔刻蚀，并基于通孔形成电流拓展层背离P型外延层一侧的阳极层。
具体地，利用每个台阶上方的第二保护层刻蚀通孔，之后对每个通孔沉积阳极金属，从而得到电流拓展层上方的阳极层；示例性地，阳极金属的制备材料可为铜，在其他实施方式中，还可由本领域技术人员可知的其他金属材料制备得到，在此不限定。
步骤三、在阳极层背离电流拓展层的一侧键合驱动芯片。
其中，驱动芯片为通过阳极层控制发光台阶结构发光的芯片，驱动芯片中可以包括由互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）器件或者薄膜场效应晶体管（Thin Film Transistor，TFT）器件等构成的电路层，在驱动芯片中可通过该电路层形成驱动电路，在此关于驱动芯片内部的具体电路结构不做限定。
步骤四、去除缓冲层和衬底，得到全彩Micro LED显示芯片。
具体地，通过去除衬底外延层中的缓冲层和衬底，驱动芯片能够通过阳极层控制发光台阶结构中的台阶分别发出蓝光、绿光和红光，从而得到能够全彩点亮发光的全彩Micro LED显示芯片。
本公开实施例提供的全彩Micro LED显示芯片的制备方法，只需外延生长三次发光层（第一类型发光层、第二类型发光层以及第三类型发光层）、一次P型外延层和一次N型外延层，相比于现有技术中需要三维外延生长的繁琐步骤，该制备方法减少了外延生长的步骤，提高了制备速度。
另外，离子注入过程中，针对蓝色多量子阱层，只需将P型离子注入其上方的绿色多量子阱层和红色多量子阱层，使绿色多量子阱层和红色多量子阱层的相应区域转变为P型半导体，即可对应得到后续的蓝色发光像素即蓝色LED；同理，针对绿色多量子阱层，只需将P型离子注入其上方的红色多量子阱层，将N型离子注入其下方的蓝色多量子阱层即可；针对红色多量子阱层，只需将N型离子注入其下方的绿色多量子阱层和蓝色多量子阱层即可，由此，改版了多量子阱的作用，实现了全彩外延芯片的制备。
在上述实施方式的基础上，本公开实施例还提供了一种全彩Micro LED显示芯片，采用以上实施例中任一种制备方法制备，具有相应的有益效果。
在一些实施例中，图4为本公开实施例提供的一种全彩Micro LED显示芯片的结构示意图，参照图4，该全彩Micro LED显示芯片包括：
衬底外延层310；衬底外延层310包括N型外延层313；第一类型发光层320，设置于衬底外延层310的一侧；第一类型发光层320包括注有N型离子的第一预设区域01和第二预设区域02；第二类型发光层330，设置于第一类型发光层320背离衬底外延层310的一侧；第二类型发光层330包括注有N型离子的第三预设区域03和注有P型离子的第四预设区域04；第三类型发光层340，设置于第二类型发光层330背离第一类型发光层320的一侧；第三类型发光层340包括注有P型离子的第五预设区域05；P型外延层350，设置于第三类型发光层340背离第二类型发光层330的一侧；其中，第二预设区域02与第三预设区域03对位相接；第四预设区域04与第五预设区域05对位相接，第一预设区域01与第五预设区域05对位相隔。
本公开实施例中，第一类型发光层320为蓝色多量子阱层，第二类型发光层330为绿色多量子阱层，第三类型发光层340为红色多量子阱层。其中，蓝色多量子阱层为InxGa1- xN层时，InxGa1-xN阱区厚度小于2nm；绿色多量子阱层的厚度为0.1μm~0.2μm，如可为0.15μm，其InxGa1-xN阱区厚度同样小于2nm；红色多量子阱层的厚度为0.1μm~0.2μm，如可为0.15μm，其对应阱区的厚度同样小于2nm。
示例性地，以图4示出的方位和结构为例，衬底外延层310位于整个结构的底部，在此基础上，第一类型发光层320、第二类型发光层330、第三类型发光层340以及P型外延层350依次形成于衬底外延层310上方，并在N型外延层313和P型外延层350之间，对以上各类型的发光层进行了N型掺杂和P型掺杂；由此，通过对各类型的发光层进行相应区域的N型离子注入和P型离子注入，使各类型发光层的相应区域转变为N型半导体或P型半导体，可有利于电场作用下载流子的传输，以基于后续的驱动芯片实现全彩点亮发光。
示例性地，针对第一预设区域01中N型半导体的转变原理，具体包括：通过对蓝色多量子阱层的第一预设区域01注入N型离子，提高了蓝色多量子阱层中第一预设区域01的电子浓度，当对其进行电场作用时，高浓度电子会直接穿过蓝色多量子阱层较薄的多量子阱阱区如InxGa1-xN阱区，从而使该区域转变为N型半导体；针对第四预设区域04与第五预设区域05中P型半导体的转变原理，具体包括：通过对第四预设区域04与第五预设区域05注入P型离子，改变了以上区域中空穴的浓度，当对其进行电场作用时，高浓度空穴会直接穿过绿色多量子阱层和红色多量子阱层较薄的多量子阱阱区，从而使以上区域转变为P型半导体。
结合上文转变过程，第一预设区域01、第二预设区域02以及第三预设区域03对应N型半导体，第四预设区域04与第五预设区域05对应P型半导体；通过使以上相应区域相接或相隔，形成了对应后续台阶（或理解为发光像素）的N型半导体和P型半导体。
在一些实施例中，图5为本公开实施例提供的另一种全彩Micro LED显示芯片的结构示意图，在图4的基础上，参照图5，该全彩Micro LED显示芯片还包括电流拓展层360；电流拓展层360设置于P型外延层350背离第三类型发光层340的一侧。
其中，电流拓展层360的厚度为90nm~110nm，P型外延层350的厚度为190nm~210nm；示例性地，电流拓展层360的厚度可为100nm、105nm或其他厚度值，P型外延层350的厚度可为200nm、205nm或其他厚度值，在此均不限定。
不难理解的是，通过在P型外延层350上方设置可导电的电流拓展层360，利于载流子在后续电场作用下移动，以使驱动芯片驱动点亮对应的发光像素。
下面结合上文所提及的全彩Micro LED显示芯片，对公开实施例全彩Micro LED显示芯片的制备过程的部分结构示意图进行说明。
示例性地，图6为本公开实施例提供的一种全彩Micro LED显示芯片的制备过程的部分结构示意图。参照图6，沿图中大箭头方向依次为制备全彩Micro LED显示芯片过程中的部分结构，分别用A1、A2、A3、A4、A5以及A6示出。
可知，A1结构包括衬底311、缓冲层312、N型外延层313以及第一类型发光层320；在A1结构的基础上，在第一类型发光层320上方继续形成了一层光刻胶06，利用刻蚀和离子注入工艺形成注有N型离子的第一预设区域01，得到A2结构；在A2结构的基础上，去除光刻胶06之后，在第一类型发光层320上方继续形成了第二类型发光层330，得到A3结构；在A3结构的基础上，利用刻蚀和离子注入工艺形成注有N型离子的第二预设区域02和第三预设区域03，得到A4结构；在A4结构的基础上，在第二类型发光层330上方继续形成第三类型发光层340，得到A5结构；在A5结构的基础上，利用刻蚀和离子注入工艺形成注有P型离子的第四预设区域04与第五预设区域05，如此，便得到A6结构。不难理解的是，图中小箭头方向为离子注入的方向。
在一些实施例中，图7为本公开实施例提供的另一种全彩Micro LED显示芯片的结构示意图。在图5的基础上，参照图7，第一类型发光层320、第二类型发光层330、第三类型发光层340、P型外延层350以及电流拓展层360为发光台阶结构；发光台阶结构包括间隔排布的台阶（MESA）。
可知，图中示出的发光台阶结构具有相邻的突起结构即台阶，左侧的台阶对应发蓝光（对应蓝色发光像素），中间的台阶对应发绿光（对应绿色发光像素），右侧的台阶对应发红光（对应红色发光像素）；如此，基于红绿蓝三色垂直堆叠的外延结构，具体为：N型外延层和P型外延层之间设有三种发光层的结构，进一步得到了掺杂有相应离子的不同发光像素。
在一些实施例中，图8为本公开实施例提供的另一种全彩Micro LED显示芯片的结构示意图。
在图7的基础上，参照图8，该全彩Micro LED显示芯片还包括第一保护层410、金属层420、第二保护层430、阳极层440以及驱动芯片450；金属层420包括第一金属层421、第二金属层422以及第三金属层423；第一保护层410设置于发光台阶结构中相邻的台阶侧壁；金属层420设置于第一保护层410背离发光台阶结构的一侧；第二保护层430设置于第一金属层421、第二金属层422以及第三金属层423背离第一保护层410的一侧；阳极层440设置于电流拓展层360背离P型外延层350一侧；驱动芯片450设置于阳极层440背离电流拓展层360的一侧。
其中，金属层420和阳极层440的制备工艺均为常规的电极制备工艺，金属层420的材料可为钛（Ti）或者铝（Al），在其他实施方式中，还可选取为其他材料，在此不限定。
具体地，N型外延层313上方的发光台阶结构，通过沉积第一保护层410和第二保护层430，对每个台阶之间进行了电气绝缘，以防止发生电气串扰；同时，每个台阶对应一个发光像素，通过其上方形成的阳极层440与驱动芯片450进行键合，便构成了完整的全彩MicroLED显示芯片，如此，利用驱动芯片450驱动每个发光像素发出不同颜色的光，便实现了全彩Micro LED显示芯片的全彩显示。
本公开实施例提供的全彩Micro LED显示芯片，整体结构简单，且无需在P型外延层上外延生长N型外延层，降低了制备工艺的难度；另外，本公开实施例仅通过半导体工艺，便可在一片晶圆上制备出全彩Micro LED显示芯片，实现了对现有LED制备产线的兼容，具有较强的实用性，进一步扩大了其应用范围。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文所述的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种全彩Micro LED显示芯片的制备方法，其特征在于，包括：
制备衬底外延层；所述衬底外延层的一侧形成有第一类型发光层；其中，所述衬底外延层包括N型外延层；
在所述第一类型发光层的第一预设区域内注入N型离子；
在所述第一类型发光层背离所述衬底外延层的一侧，形成第二类型发光层；
在所述第一类型发光层的第二预设区域和所述第二类型发光层的第三预设区域内注入N型离子；其中，所述第二预设区域与所述第三预设区域对位相接；
在所述第二类型发光层背离所述第一类型发光层的一侧形成第三类型发光层；
在所述第二类型发光层的第四预设区域和所述第三类型发光层的第五预设区域内注入P型离子；其中，所述第四预设区域与所述第五预设区域对位相接，所述第一预设区域与所述第五预设区域对位相隔；
在所述第三类型发光层背离所述第二类型发光层的一侧，形成P型外延层。
2.根据权利要求1所述的制备方法，其特征在于，所述制备衬底外延层包括：
提供衬底；
在所述衬底的一侧形成缓冲层；
在所述缓冲层背离所述衬底的一侧形成所述N型外延层；
在所述N型外延层背离所述缓冲层的一侧形成所述第一类型发光层。
3.根据权利要求2所述的制备方法，其特征在于，所述形成P型外延层之后，还包括：
在所述P型外延层背离所述第三类型发光层的一侧，形成电流拓展层；
对所述第一类型发光层、所述第二类型发光层、所述第三类型发光层、所述P型外延层以及所述电流拓展层进行刻蚀，得到发光台阶结构；所述发光台阶结构包括间隔排布的台阶。
4.根据权利要求3所述的制备方法，其特征在于，所述得到发光台阶结构，包括：
沿所述电流拓展层至所述第一类型发光层的方向，刻蚀掉部分所述电流拓展层、部分所述P型外延层、部分所述第四预设区域与部分所述第五预设区域的N型离子、部分所述第二类型发光层以及部分所述第一类型发光层，直至暴露所述N型外延层；
沿所述电流拓展层至所述第二类型发光层的方向，刻蚀掉部分所述电流拓展层、部分所述P型外延层、部分所述第五预设区域的N型离子、部分所述第三类型发光层、部分所述第二类型发光层以及部分所述第三预设区域的N型离子，直至暴露所述第一预设区域的N型离子；
沿所述电流拓展层至所述第三类型发光层的方向，刻蚀掉部分所述电流拓展层、部分所述P型外延层以及部分所述第三类型发光层，直至暴露所述第三预设区域的N型离子。
5.根据权利要求3所述的制备方法，其特征在于，所述得到发光台阶结构之后，还包括：
在所述发光台阶结构中相邻的台阶侧壁上沉积第一保护层；
在所述第一保护层背离所述发光台阶结构的一侧沉积金属层，分别得到与所述N型外延层相接的第一金属层、与所述第一预设区域的N型离子相接的第二金属层以及与所述第三预设区域的N型离子相接的第三金属层。
6.根据权利要求5所述的制备方法，其特征在于，所述沉积金属层之后，还包括：
在所述第一金属层、所述第二金属层以及所述第三金属层背离所述第一保护层的一侧，沉积第二保护层并进行平坦化处理；
针对每个所述台阶对应的第二保护层进行通孔刻蚀，并基于所述通孔形成所述电流拓展层背离所述P型外延层一侧的阳极层；
在所述阳极层背离所述电流拓展层的一侧键合驱动芯片；
去除所述缓冲层和所述衬底，得到所述全彩Micro LED显示芯片。
7.一种全彩Micro LED显示芯片，其特征在于，所述全彩Micro LED显示芯片采用权利要求1-6任一项所述的制备方法制备；所述全彩Micro LED显示芯片包括：
衬底外延层；所述衬底外延层包括N型外延层；
所述第一类型发光层，设置于所述衬底外延层的一侧；所述第一类型发光层包括注有N型离子的第一预设区域和第二预设区域；
所述第二类型发光层，设置于所述第一类型发光层背离所述衬底外延层的一侧；所述第二类型发光层包括注有N型离子的第三预设区域和注有P型离子的第四预设区域；
所述第三类型发光层，设置于所述第二类型发光层背离所述第一类型发光层的一侧；所述第三类型发光层包括注有P型离子的第五预设区域；
P型外延层，设置于所述第三类型发光层背离所述第二类型发光层的一侧；
其中，所述第二预设区域与所述第三预设区域对位相接；所述第四预设区域与所述第五预设区域对位相接，所述第一预设区域与所述第五预设区域对位相隔。
8.根据权利要求7所述的全彩Micro LED显示芯片，其特征在于，还包括电流拓展层；
所述电流拓展层设置于所述P型外延层背离所述第三类型发光层的一侧。
9.根据权利要求8所述的全彩Micro LED显示芯片，其特征在于，所述第一类型发光层、所述第二类型发光层、所述第三类型发光层、所述P型外延层以及所述电流拓展层为发光台阶结构；所述发光台阶结构包括间隔排布的台阶。
10.根据权利要求9所述的全彩Micro LED显示芯片，其特征在于，还包括第一保护层、金属层、第二保护层、阳极层以及驱动芯片；所述金属层包括第一金属层、第二金属层以及第三金属层；
所述第一保护层设置于所述发光台阶结构中相邻的台阶侧壁；所述金属层设置于所述第一保护层背离所述发光台阶结构的一侧；所述第二保护层设置于所述第一金属层、所述第二金属层以及所述第三金属层背离所述第一保护层的一侧；所述阳极层设置于所述电流拓展层背离所述P型外延层一侧；所述驱动芯片设置于所述阳极层背离所述电流拓展层的一侧。
CN202311253050.6A 2023-09-27 2023-09-27 全彩Micro LED显示芯片及其制备方法 Active CN117012865B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311253050.6A CN117012865B (zh) 2023-09-27 2023-09-27 全彩Micro LED显示芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311253050.6A CN117012865B (zh) 2023-09-27 2023-09-27 全彩Micro LED显示芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN117012865A true CN117012865A (zh) 2023-11-07
CN117012865B CN117012865B (zh) 2023-12-29

Family

ID=88567499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311253050.6A Active CN117012865B (zh) 2023-09-27 2023-09-27 全彩Micro LED显示芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN117012865B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080179605A1 (en) * 2007-01-29 2008-07-31 Yuji Takase Nitride semiconductor light emitting device and method for fabricating the same
KR20100114740A (ko) * 2009-04-16 2010-10-26 (재)나노소자특화팹센터 수직형 발광소자
KR102123018B1 (ko) * 2018-12-26 2020-06-16 (재)한국나노기술원 접합 기판 상에 led용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자
CN115335889A (zh) * 2020-03-30 2022-11-11 上海显耀显示科技有限公司 用于具有堆叠的键合结构的多色led的系统和方法
CN115881863A (zh) * 2022-12-22 2023-03-31 北京大学东莞光电研究院 三色氮化物发光二极管的制造方法
CN116031277A (zh) * 2022-02-15 2023-04-28 北京大学 一种氮化物全彩微型发光二极管显示芯片及其制备方法
CN116230733A (zh) * 2023-05-09 2023-06-06 江西兆驰半导体有限公司 一种Micro LED芯片及其制备方法
CN116525727A (zh) * 2023-05-15 2023-08-01 江西兆驰半导体有限公司 一种全彩化Micro-LED的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080179605A1 (en) * 2007-01-29 2008-07-31 Yuji Takase Nitride semiconductor light emitting device and method for fabricating the same
KR20100114740A (ko) * 2009-04-16 2010-10-26 (재)나노소자특화팹센터 수직형 발광소자
KR102123018B1 (ko) * 2018-12-26 2020-06-16 (재)한국나노기술원 접합 기판 상에 led용 반도체층의 형성 방법 및 그에 의해 제조된 반도체 발광 소자
CN115335889A (zh) * 2020-03-30 2022-11-11 上海显耀显示科技有限公司 用于具有堆叠的键合结构的多色led的系统和方法
CN116031277A (zh) * 2022-02-15 2023-04-28 北京大学 一种氮化物全彩微型发光二极管显示芯片及其制备方法
CN115881863A (zh) * 2022-12-22 2023-03-31 北京大学东莞光电研究院 三色氮化物发光二极管的制造方法
CN116230733A (zh) * 2023-05-09 2023-06-06 江西兆驰半导体有限公司 一种Micro LED芯片及其制备方法
CN116525727A (zh) * 2023-05-15 2023-08-01 江西兆驰半导体有限公司 一种全彩化Micro-LED的制备方法

Also Published As

Publication number Publication date
CN117012865B (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
CN110416249B (zh) 一种半导体发光器件及其制作方法
KR100268567B1 (ko) 다중 파장으로 광을 발생시키기 위한 발광 다이오드의 모놀리식 어레이 및 이를 사용한 멀티 컬러 디스플레이
JP4030614B2 (ja) フル・カラ−発光ダイオ−ド表示装置
KR101452801B1 (ko) 발광다이오드 및 이의 제조방법
TWI803827B (zh) 高分辨率單體式ｒｇｂ陣列
TWI816744B (zh) 在基材背面水平高度具有電子組件的光電子裝置及製造方法
KR20230058637A (ko) Led 디바이스 및 led 디바이스를 제조하는 방법
US20230261031A1 (en) Semiconductor light-emitting device and preparation method thereof
CN117012865B (zh) 全彩Micro LED显示芯片及其制备方法
CN215955302U (zh) 基于光电隔离的Micro-LED器件
CN213519957U (zh) Micro-LED芯片结构及Micro-LED发光组件
TWI829038B (zh) 電壓可控的單片原生ｒｇｂ陣列
KR20230092671A (ko) 마이크로 발광 소자 디스플레이 장치 및 그 제조 방법
CN114424350A (zh) 发光二极管阵列
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列
TW202329444A (zh) 於圖案化模板及基板上之微米級發光二極體顯示器
US20230197693A1 (en) Micro led display apparatus and method of manufacturing the same
CN114420720B (zh) 一种MicroLED显示面板制作方法及显示面板
CN213583790U (zh) Micro-LED垂直芯片结构及光学组件
KR102599276B1 (ko) 수직 적층 구조를 가지는 rgcb 마이크로 디스플레이의 화소
EP3923351A1 (en) Light-emitting diode and preparation method therefor
US20240170609A1 (en) Vertical-type light-emitting diode and light-emitting device
CN116741903A (zh) 微型led发光结构及其制备方法、显示装置
TW202404149A (zh) 晶圓級全彩顯示裝置及其製造方法
WO2024119056A1 (en) Display including lateral-structure multicolor light emitting device pixels and method of fabrication thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant