CN116230733A - 一种Micro LED芯片及其制备方法 - Google Patents
一种Micro LED芯片及其制备方法 Download PDFInfo
- Publication number
- CN116230733A CN116230733A CN202310511817.4A CN202310511817A CN116230733A CN 116230733 A CN116230733 A CN 116230733A CN 202310511817 A CN202310511817 A CN 202310511817A CN 116230733 A CN116230733 A CN 116230733A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- electrode
- epitaxial
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 230000008569 process Effects 0.000 claims description 59
- 230000004888 barrier function Effects 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 22
- 238000001704 evaporation Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 230000008020 evaporation Effects 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000005566 electron beam evaporation Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 242
- 238000010586 diagram Methods 0.000 description 11
- 238000003892 spreading Methods 0.000 description 10
- 230000007480 spreading Effects 0.000 description 10
- 238000009616 inductively coupled plasma Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000009413 insulation Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种Micro LED芯片及其制备方法，该方法通过将红绿蓝三色外延层制备在同一个衬底上，然后再依此制备电流扩展层、反射墙、第一电极、布拉格反射层、第二电极及焊盘层，且所述反射墙设置于红绿蓝三色四周，使得红绿蓝三色芯片侧面出光可以通过反射墙反射从衬底面射出，避免了的蓝光外延层吸收绿光芯片的侧面出光，绿光外延层吸收红光芯片的侧面出光，造成绿光芯片和红光芯片的亮度损失，所述方法制备的Micro LED芯片不需要衬底剥离工艺，降低了衬底剥离工艺所需要的高额成本，同时该方法还可以同时在衬底上完成N个像素点，相当于无限的缩小像素点之间的距离，得到更优秀的显示效果。
Description
技术领域
本发明涉及Micro LED技术领域，特别涉及一种Micro LED芯片及其制备方法。
背景技术
Micro-LED显示技术是将传统的无机LED阵列微小化，Micro LED 的显示方式十分直接，将10微米尺度的LED 芯片连接到TFT驱动基板上，从而实现对每个芯片放光亮度的精确控制，进而实现图像显示。
现有技术当中，制备Micro LED芯片的技术路线多样，但都需要衬底剥离工艺，现有的衬底剥离工艺成熟度不佳，衬底剥离设备昂贵，导致制备成本较高。
发明内容
针对现有技术的不足，本发明的目的在于提供一种Micro LED芯片及其制备方法，旨在解决现有技术中，Micro LED芯片制备成本较高的技术问题。
为了实现上述目的，本发明是通过如下技术方案来实现的：一种Micro LED芯片制备方法，包括以下步骤：
提供一衬底；
在所述衬底上制备外延发光结构，
在所述外延发光结构上制备芯片结构，以得到Micro LED芯片；
其中，在所述衬底上制备外延发光结构的步骤具体包括：
在所述衬底上制备第一外延结构，并在所述第一外延结构上设置第一阻隔层；
去除部分所述第一阻隔层及所述第一外延结构以露出所述衬底的第一制备部；
在所述第一制备部上制备第二外延结构，并去除全部第一阻隔层；
在所述第一外延结构及所述第二外延结构上设置第二阻隔层，其中，所述第一阻隔层及所述第二阻隔层的制备材料均为SiO2；
去除部分所述第二阻隔层，并去除部分所述第一外延结构和/或所述第二外延结构以露出所述衬底的第二制备部；
在所述第二制备部上制备第三外延结构，并去除全部第二阻隔层，以得到外延发光结构。
与现有技术相比，本发明的有益效果在于：通过在第一外延结构上设置由SiO2制成的阻隔层，并去除部分阻隔层及部分第一外延结构，然后利用GaN无法在SiO2上成膜的特点，依次制备第二、三外延结构，以实现将红绿蓝三色外延层制备在同一个衬底上，完成芯片制备，制备得到的Micro LED芯片不需要衬底剥离工艺，降低了衬底剥离工艺所需要的高额成本，同时该方法还可以同时在衬底上完成N个像素点(每个像素点包括一颗蓝光LED、一颗红光LED、一颗绿光LED)，这样便可以通过生长的方式，形成包括多个像素点的芯片，去除了现有技术中各芯片之间的装配对位误差，相当于无限的缩小像素点之间的距离，得到更优秀的显示效果，同时在蓝光、绿光、红光四周设置反射墙，使得红绿蓝三色芯片侧面出光可以通过反射墙反射从衬底面射出，避免了的蓝光外延层吸收绿光芯片的侧面出光，绿光外延层吸收红光芯片的侧面出光，造成绿光芯片和红光芯片的亮度损失。
根据上述技术方案的一方面，在所述外延发光结构上制备芯片结构的步骤具体包括：
通过第一刻蚀工艺，去除部分所述外延发光结构中的有源发光层及P型半导体层，以露出部分N型半导体层形成N型导电台阶；
在完成所述第一刻蚀工艺后的外延发光结构的表面制备初始电流扩展层，去除所述N型导电台阶之外的所述初始电流扩展层，以得到电流扩展层；
通过第二刻蚀工艺，将所述第一刻蚀工艺后得到的露出部分的N型半导体层进行去除以露出部分衬底，以形成隔离槽，所述隔离槽用于隔离所述第一外延结构、第二外延结构及第三外延结构；
在晶圆表面涂布光刻胶以填充所述隔离槽，通过曝光、显影使所述光刻胶形成图形，并暴露出部分衬底，刻蚀所述部分衬底形成凹槽，在所述隔离槽内蒸镀反射金属，以在所述隔离槽内形成反射墙，部分所述反射墙位于所述凹槽内。
根据上述技术方案的一方面，所述反射墙的截面呈梯形设置，所述反射墙包括靠近所述衬底一侧的底面部，及远离所述衬底一侧的顶面部，所述顶面部的截面宽度大于所述底面部的截面宽度。
根据上述技术方案的一方面，所述反射墙由Ag或Al制成。
根据上述技术方案的一方面，利用电子束蒸镀技术在所述隔离槽内蒸镀反射金属的过程中，蒸镀的功率为1500W—2500W。
根据上述技术方案的一方面，在所述外延发光结构上制备芯片结构的步骤还包括：
在完成所述电流扩展层制备的晶圆表面，涂布负性光刻胶，通过曝光、显影形成图形，然后通过第一蒸镀工艺形成第一金属层，最后通过金属剥离工艺去除多余金属及光刻胶，形成第一电极；
在完成所述第一电极制备的晶圆表面，通过蒸镀形成布拉格反射层；
在完成所述布拉格反射层制备的晶圆表面，涂布负性光刻胶，通过曝光、显影形成图形，然后通过第二蒸镀工艺形成第二金属层，最后通过金属剥离工艺去除多余金属及光刻胶，形成第二电极。
根据上述技术方案的一方面，所述第一电极包括第一电极组、第二电极组及第三电极组；
在制备所述布拉格反射层的步骤之后，所述方法还包括：
通过第三刻蚀工艺，将所述第一电极上的部分所述布拉格反射层去除，以形成反射层通孔，所述反射层通孔包括分别与所述第一电极组、所述第二电极组及所述第三电极组对应设置的第一反射层通孔、第二反射层通孔及第三反射层通孔，所述反射层通孔的正向投影面积小于所述第一电极的正向投影面积。
根据上述技术方案的一方面，所述第二电极包括第一P型第二电极、第二P型第二电极、第三P型第二电极及N型第二电极；
在制备第二电极的步骤之后，所述方法还包括：
在所述第二电极上制备绝缘层，并通过第四刻蚀工艺去除部分所述绝缘层，以形成绝缘层通孔，所述绝缘层通孔包括分别与所述第一P型第二电极、所述第二P型第二电极、所述第三P型第二电极及所述N型第二电极对应设置的第一P型绝缘层通孔、第二P型绝缘层通孔、第三P型绝缘层通孔及N型绝缘层通孔。
根据上述技术方案的一方面，制备焊盘层的步骤具体包括：
在完成所述第二电极制备的晶圆表面，通过蒸镀工艺形成焊盘层，其中，所述焊盘层包括第一P型焊盘、第二P型焊盘、第三P型焊盘及N型焊盘，所述第一P型焊盘用于通过所述第一P型绝缘层通孔与所述第一P型第二电极电性连接，所述第二P型焊盘用于通过所述第二P型绝缘层通孔与所述第二P型第二电极电性连接，所述第三P型焊盘用于通过所述第三P型绝缘层通孔与所述第三P型第二电极电性连接，所述N型焊盘用于通过所述N型绝缘层通孔与所述N型第二电极电性连接。
另一方面，本发明还提供了一种Micro LED芯片，所述Micro LED芯片由上述技术方案中的Micro LED芯片制备方法制备得到。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明第一实施例中Micro LED芯片制备方法的部分流程图；
图2为本发明第一实施例中步骤S310的具体流程图；
图3为本发明第一实施例中步骤S210后得到的产品结构剖面图；
图4为本发明第一实施例中步骤S220后得到的产品结构剖面图；
图5为本发明第一实施例中步骤S230中制备第二外延结构后得到的产品结构剖面图；
图6为本发明第一实施例中步骤S230中去除第一阻隔层后得到的产品结构剖面图；
图7为本发明第一实施例中步骤S240后得到的产品结构剖面图；
图8为本发明第一实施例中步骤S250后得到的产品结构剖面图；
图9为本发明第一实施例中步骤S260中制备第二外延结构后得到的产品结构剖面图；
图10为本发明第一实施例中步骤S260中去除第二阻隔层后得到的产品剖面图；
图11为本发明第一实施例中步骤S260中去除第二阻隔层后得到的产品结构示意图；
图12为本发明第一实施例中步骤S311后得到的产品结构剖面图；
图13为本发明第一实施例中步骤S311后得到的产品结构示意图；
图14为本发明第一实施例中步骤S312后得到的产品结构剖面图；
图15为本发明第一实施例中步骤S312后得到的产品结构示意图；
图16为本发明第一实施例中步骤S313后得到的产品结构剖面图；
图17为本发明第一实施例中步骤S313后得到的产品结构示意图；
图18为本发明第一实施例中步骤S314后得到的产品结构剖面图；
图19为本发明第一实施例中步骤S314后得到的产品结构示意图；
图20为本发明第一实施例中步骤S315后得到的产品结构示意图；
图21为本发明第一实施例中步骤S317后得到的产品结构示意图；
图22为本发明第一实施例中步骤S318后得到的产品结构示意图；
图23为本发明第一实施例中步骤S319后得到的产品结构示意图；
图24为本发明第一实施例中步骤S320后得到的产品结构示意图；
图25为本发明第二实施例中Micro LED芯片的结构示意图；
主要元件符号说明：
衬底10、反射墙20、蓝光N型GaN层111、蓝光有源发光层112、蓝光P型GaN层113、第一阻隔层114、绿光N型GaN层121，绿光有源发光层122、绿光P型GaN层123、第二阻隔层124、红光N型GaN层131，红光有源发光层132、红光P型GaN层133、蓝光电流扩展层141、绿光电流扩展层142、红光电流扩展层143、蓝光P型第一电极151、蓝光N型第一电极152、绿光P型第一电极153、绿光N型第一电极154、红光P型第一电极155，红光N型第一电极156、蓝光P型布拉格反射层通孔161、蓝光N型布拉格反射层通孔162、绿光P型布拉格反射层通孔163、绿光N型布拉格反射层通孔164、红光P型布拉格反射层通孔165、红光N型布拉格反射层通孔166、蓝光P型第二电极171、绿光P型第二电极172、红光P型第二电极173、N型第二电极174、P型蓝光绝缘层通孔181、P型绿光绝缘层通孔182、P型红光绝缘层通孔183、N型绝缘层通孔184、蓝光P型焊盘191、绿光P型焊盘192、红光P型焊盘193、N型焊盘194。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的多实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1-图2，所示为本发明第一实施例中的Micro LED芯片制备方法，包括以下步骤：
步骤S100，提供一衬底10。在本实施例中，上述衬底10为透明衬底，制备材料可以为Al2O3或GaN等。
步骤S200，在所述衬底10上制备外延发光结构；
步骤S300，在所述外延发光结构上制备芯片结构，以得到Micro LED芯片。
在本实施例中，上述外延发光结构包括与蓝、红、绿三色芯片所对应的第一外延结构、第二外延结构及第三外延结构，其制备顺序可以任意设置，在本方案的具体实施例中，上述第一外延结构为蓝光外延层、第二外延结构为绿光外延层，第三外延结构为红光外延层。
具体来说，在本实施例中，上述步骤S200具体包括：
步骤S210，在所述衬底10上制备第一外延结构，并在所述第一外延结构上设置第一阻隔层。在本步骤中，具体通过MOCVD（金属有机化学气相沉积）工艺依次生长蓝光N型GaN层111，蓝光有源发光层112、蓝光P型GaN层113，形成上述第一外延结构，然后利用电子束蒸镀工艺沉积第一阻隔层114，在本步骤中，上述第一阻隔层114的制备材料采用SiO2。该部分第一阻隔层的SiO2厚度需大于蓝光外延层（第一外延结构）厚度，便于后续绿光外延层（第二外延结构）生长。
步骤S220，去除部分所述第一阻隔层及所述第一外延结构以露出所述衬底的第一制备部。在本步骤中，具体通过光刻及SiO2湿法腐蚀工艺去除掉部分的SiO2，即第一阻隔层114，暴露出部分蓝光P型GaN层113，然后继续利用光刻及ICP（电感耦合等离子刻蚀）刻蚀工艺去除掉暴露出的蓝光P型GaN层113、蓝光有源发光层112、蓝光N型GaN层111暴露出衬底10中的第一制备部。此刻蚀过程必须将暴露出的蓝光外延层完全刻蚀干净，暴露出衬底，如果刻蚀不干净会增加后续生长绿光外延的缺陷、降低了绿光外延层品质。
步骤S230，在所述第一制备部上制备第二外延结构，并去除全部第一阻隔层114。在本步骤中，继续通过MOCVD工艺在衬底10上依次生长绿光N型GaN121，绿光有源发光层122、绿光P型GaN层123，以形成第二外延结构。便于理解地，在本实施例中，本方案采用三色芯片制备在同一衬底上，来省去衬底剥离的工艺步骤，在本步骤中，上述衬底10的表面分为三个部分以承载三色的外延结构，在生长出第一外延结构后，露出用于生长第二个外延结构的第一制备部，同时第一外延结构上设置有由SiO2制成的第一阻隔层114，由于GaN无法在SiO2上成膜，使得绿光外延层（第二外延结构）只生长在第一制备部上。该部分绿光外延层（第二外延结构）厚度等于蓝光外延层（第一外延结构）厚度，便于后续制备电流扩展层，第一电极层，布拉格反射层及第二电极层
步骤S240，在所述第一外延结构及所述第二外延结构上设置第二阻隔层124。同样的，本步骤中通过PECVD工艺沉积第二阻隔层。
步骤S250，去除部分所述第二阻隔层124，并去除部分所述第一外延结构和/或所述第二外延结构以露出所述衬底10的第二制备部。可以理解地，在本步骤中，与第三外延结构对应的第二制备部可以位于原本的第一外延结构处、也可以位于原本的第二外延结构处、还可以位于二者之间，在本步骤中，上述第三外延结构及第二外延结构均位于原本的第一外延结构处，具体来说，本步骤中，同样的，继续利用湿法腐蚀工艺去除掉剩余的第二阻隔层124，暴露出部分蓝光P型GaN层113，然后继续利用光刻及ICP（电感耦合等离子刻蚀）刻蚀工艺去除掉暴露出的蓝光P型GaN层113、蓝光有源发光层112、蓝光N型GaN层111暴露出衬底中的第二制备部。此刻蚀过程必须将所述暴露出的蓝光外延层（第一外延结构）完全刻蚀干净，暴露出衬底，如果刻蚀不干净会增加后续生长绿光外延层（第二外延结构）的缺陷、降低了红光外延层（第三外延结构）品质。
步骤S260，在所述第二制备部上制备第三外延结构，并去除全部第二阻隔层124，以得到外延发光结构。在本步骤中，继续通过MOCVD工艺依次生长红光N型GaN层131，红光有源发光层132、红光P型GaN层133，同样由于GaN无法在SiO2上成膜，使得红光外延层（第三外延结构）只生长在第二制备部上，然后通过湿法腐蚀工艺去除掉剩余的第二阻隔层124，至此便将蓝光、绿光、红光三色外延生长在了同一个衬底10上。上述红光外延层厚度等于蓝光外延层厚度以及绿光外延层厚度，便于后续同时制备电流扩展层电流扩展层，第一电极层，布拉格反射层，第二电极层。制备得到的产品结构如图10-图11所示，其中，图10为产品剖面图，图11为产品结构示意图。
此外，可以理解地，上述各外延结构的制备均采用现有技术中的常规生长工艺，本实施例中仅示例性的描述了包括N型半导体层、有源发光层及P型半导体层的外延结构，在本申请的其他实施例中，该外延结构还可以为其他的任意层级的外延结构。
进一步地，在本实施例中，上述步骤S300具体包括：
步骤S310，在所述外延发光结构上依次制备电流扩展层、反射墙20、第一电极、布拉格反射层、第二电极及焊盘层，以得到包括芯片结构的Micro LED芯片
优选地，在本实施例中，上述步骤S310中，在所述外延发光结构上制备电流扩展层的步骤具体包括：
步骤S311，通过第一刻蚀工艺，去除部分所述外延发光结构中的有源发光层及P型半导体层，以露出部分所述N型半导体层。制备得到的产品结构如图12-图13所示，其中，图12为产品剖面图，图13为产品结构示意图。具体来说，在本实施例中，通过光刻及ICP刻蚀工艺去除掉部分蓝光P型GaN层113、蓝光有源发光层112，绿光P型GaN层123，绿光有源发光层122、红光P型GaN层133、红光有源发光层132，以暴露出部分蓝光N型GaN层111，形成蓝光N型导电台阶，暴露出部分绿光N型GaN层121，形成绿光N型导电台阶，暴露出部分红光N型GaN层131，形成红光N型导电台阶。
步骤S312，在完成所述第一刻蚀工艺后的外延发光结构的表面制备初始电流扩展层，去除部分所述初始电流扩展层，以得到电流扩展层。制备得到的产品结构如图14-图15所示，其中，图14为产品剖面图，图15为产品结构示意图。具体来说，在本实施例中，通过磁控溅射机台在完成步骤S311的Wafer表面沉积ITO以形成初始电流扩展层，然后利用光刻及湿法腐蚀工艺去除掉部分ITO，形成电流扩展层，可以理解的，上述电流扩展层包括蓝光电流扩展层141、绿光电流扩展层142及红光电流扩展层143，所述蓝光电流扩展层141置于蓝光P型GaN层113之上，所述绿光电流扩展层142置于绿光P型GaN层123之上，所述红光电流扩展层143置于红光P型GaN层133之上。
优选地，在本实施例中，上述步骤S310中，制备所述反射墙的步骤具体包括：
步骤S313，通过第二刻蚀工艺，将所述第一刻蚀工艺后得到的露出部分的N型半导体层进行去除，以形成隔离槽，所述隔离槽用于隔离所述第一外延结构、第二外延结构及第三外延结构。制备得到的产品结构如图16-图17所示，其中，图16为产品剖面图，图17为产品结构示意图。
步骤S314，在晶圆表面涂布光刻胶以填充所述隔离槽，通过曝光、显影使所述光刻胶形成图形，并暴露出部分衬底，刻蚀所述部分衬底形成凹槽，在所述隔离槽内蒸镀反射金属，以在所述隔离槽内形成反射墙20，部分所述反射墙20位于所述凹槽内。制备得到的产品结构如图18-图19所示，其中，图18为产品剖面图，图19为产品结构示意图。具体来说，在本实施例中，该步骤具体包括：在晶圆表面涂布厚度大于所述外延发光结构的光刻胶，然后通过曝光、显影在所述隔离槽内形成图形，并暴露出部分衬底，利用ICP刻蚀技术刻蚀暴露出的部分衬底，然后利用电子束蒸镀技术在所述隔离槽内蒸镀反射金属，然后利用Lift-Off技术去掉所述光刻胶上侧的上述反射金属，然后去除全部上述光刻胶，以在所述隔离槽内形成反射墙20，反射墙20的部分位于所述凹槽内。
优选地，在本实施例中，上述光刻胶厚度大于1.5倍的外延层厚度，上述反射墙20的截面呈梯形设置，所述反射墙20包括靠近所述衬底一侧的底面部，及远离所述衬底一侧的顶面部，所述顶面部的截面宽度大于所述底面部的截面宽度。即反射墙20的截面为倒梯形，使得蓝光、绿光、红光侧面的光经过反射墙20的发射从衬底面射出。上述反射金属可以采用Ag或Al等高反射率金属，上述电子束蒸镀技术蒸镀过程中功率控制在1500W—2500W，优选为2000W。
具体来说，在本实施例中，通过光刻及ICP干法刻蚀工艺去除掉部分步骤S311中暴露出的蓝光N型GaN层111、绿光N型GaN层121、红光N型GaN层131，形成隔离槽，以隔离红绿蓝三色外延层，使红绿蓝三色可以单独驱动。
此外，由于因为蓝光外延层带隙宽度大于绿光带隙宽度，绿光外延层带隙宽度大于红光带隙宽度，故蓝光外延层材料会吸收绿光芯片靠近蓝光芯片侧面的光，绿光外延层材料会吸收红光芯片靠近绿光芯片侧面的光。通过在蓝光、绿光、红光四周设置反射墙20，使得红绿蓝三色芯片侧面出光可以通过反射墙20反射从正面射出，避免了的蓝光外延层吸收绿光芯片的侧面出光，绿光外延层吸收红光芯片的侧面出光，造成绿光芯片和红光芯片的亮度损失
优选地，在本实施例中，上述步骤S310中，制备所述第一电极的步骤具体包括：
步骤S315，在完成所述电流扩展层制备的晶圆表面，涂布负性光刻胶，通过曝光、显影形成图形，然后通过第一蒸镀工艺形成第一金属层，最后通过金属剥离工艺去除多余金属及光刻胶，形成第一电极；上述第一电极可以是Cr、Ni、Ti、Pt、Au、AuGe、Ge、Al、AlCu中的一种或组合，优选为Cr/Al/Ti/Pt/Ti/Pt/Au/Pt/Ti。具体来说，在本实施例中，通过在完成步骤S313的晶圆表面涂布负性光刻胶，然后曝光、显影形成图形，然后利用电子束蒸镀技术依次蒸镀Cr/Al/Ti/Pt/Ti/Pt/Au/Pt/Ti金属，然后利用Lift-Off工艺去除掉多余金属及光刻胶，形成第一电极。具体来说，上述第一电极包括第一电极组、第二电极组及第三电极组，上述第一电极组包括蓝光P型第一电极151及蓝光N型第一电极152；上述第二电极组包括绿光P型第一电极153及绿光N型第一电极154；上述第三电极组包括红光P型第一电极155，红光N型第一电极156。所述蓝光N型第一电极152置于蓝光N型导电台阶之上与其形成电性连接，所述绿光N型第一电极154置于绿光N型导电台阶之上与其形成电性连接，所述红光N型第一电极156置于绿光N型导电台阶之上与其形成电性连接，所述蓝光、绿光、红光P型电极分别置于蓝光、绿光、红光电流扩展层之上与电流扩展层形成电性连接。
优选地，在本实施例中，上述步骤S310中，制备所述布拉格反射层的步骤具体包括：
步骤S316，利用电子束蒸镀工艺在完成所述第一电极制备的晶圆表面，蒸镀20-30组SiO2和Ti3O5叠层，形成布拉格反射层。具体来说，上述布拉格反射层设置于蓝光外延层、绿光外延层、红光外延层、电流扩展层、第一电极之上，负责将外延层发射出的部分光线进行反射，从衬底面发出；布拉格反射层上设有导电通孔，每个第一电极上面均设置一个投影面积小于第一电极的布拉格反射层通孔，负责导通第二电极与第一电极的电性连接；所述布拉格反射层由20-30组SiO2和Ti3O5叠层组成，本步骤采用28组SiO2和Ti3O5叠层，即56层制成布拉格反射层，上述布拉格反射层在400-700nm波段平均反射率大于99%。
在制备所述布拉格反射层的步骤之后，所述方法还包括：
步骤S317，通过第三刻蚀工艺，将所述第一电极上的部分所述布拉格反射层去除，以形成反射层通孔，所述反射层通孔包括分别与所述第一电极组、所述第二电极组及所述第三电极组对应设置的第一反射层通孔、第二反射层通孔及第三反射层通孔，所述反射层通孔的正向投影面积小于所述第一电极的正向投影面积。具体来说，在本实施例中，利用光刻及ICP刻蚀工艺去除掉所述第一电极上面的部分布拉格反射层，形成布拉格反射层通孔，每个第一电极上面均有布拉格反射层通孔，第一反射层通孔包括与第一电极组对应设置的蓝光P型布拉格反射层通孔161及蓝光N型布拉格反射层通孔162；第二反射层通孔包括与第二电极组对应设置的绿光P型布拉格反射层通孔163，绿光N型布拉格反射层通孔164；第三反射层通孔包括与第三电极组对应设置的红光P型布拉格反射层通孔165，红光N型布拉格反射层通孔166。所述布拉格反射层置于所述电流扩展层、电极层之上、以及红绿蓝三色外延层之间隔离及反射墙20之上，完全包覆住红绿蓝三色芯片，使得红绿蓝三色芯片产生的正面光全部从衬底面反射出去。
优选地，在本实施例中，上述步骤S310中，制备所述第二电极的步骤具体包括：
步骤S318，在完成所述布拉格反射层制备的晶圆表面，涂布负性光刻胶，通过曝光、显影形成图形，然后通过第二蒸镀工艺形成第二金属层，最后通过金属剥离工艺去除多余金属及光刻胶，形成第二电极。上述第二电极可以是Cr、Ni、Ti、Pt、Au、Al、AlCu中的一种或组合。具体来说，在本实施例中，在完成步骤S316的晶圆表面涂布负性光刻胶，然后曝光、显影形成图形，然后利用电子束蒸镀技术依次蒸镀Al/Ti/Pt/Ti/Pt/Au/Pt/Ti金属，然后利用Lift-Off工艺去除掉多余金属及光刻胶，形成第二电极，所述第二电极包括蓝光P型第二电极171，绿光P型第二电极172，红光P型第二电极173，N型第二电极174；所述蓝光P型第二电极171通过上述蓝光P型布拉格反射层通孔161与上述蓝光P型第一电极151形成电性连接，所述绿光P型第二电极172通过绿光P型布拉格反射层通孔163与上述绿光P型第一电极153形成电性连接，所述红光P型第二电极173通过红光P型布拉格反射层通孔165与红光P型第一电极155形成电性连接，所述N型第二电极174通过蓝光N型布拉格反射层通孔162、绿光N型布拉格反射层通孔164、红光N型布拉格反射层通孔166与蓝光N型第一电极152、绿光N型第一电极154、红光N型第一电极156形成电性连接，即所述N型第二电极174将所述蓝绿红三色的N性第一电极连接在一起，形成公共N级电流输出端。
优选地，在本实施例中，上述步骤S310中，在制备第二电极的步骤之后，所述方法还包括：
步骤S319，在所述第二电极上制备绝缘层，并通过第四刻蚀工艺去除部分所述绝缘层，以形成绝缘层通孔，所述绝缘层通孔包括分别与所述第一P型第二电极、所述第二P型第二电极、所述第三P型第二电极及所述N型第二电极对应设置的第一P型绝缘层通孔、第二P型绝缘层通孔、第三P型绝缘层通孔及N型绝缘层通孔。具体来说，在本实施例中，利用电子束蒸镀或者PECVD或CVD技术在晶圆表面沉积SiO2或SiN形成绝缘层，然后利用光刻及ICP刻蚀工艺形成绝缘层通孔，包括P型蓝光绝缘保护层通孔181，P型绿光绝缘保护层通孔182，P型红光绝缘保护层通孔183，N型绝缘保护层通孔184；所述绝缘保护层通孔均置于部分第二电极之上。
优选地，在本实施例中，上述步骤S310中，制备焊盘层的步骤具体包括：
步骤S320，在完成所述第二电极制备的晶圆表面，通过蒸镀工艺形成焊盘层，其中，所述焊盘层包括第一P型焊盘、第二P型焊盘、第三P型焊盘及N型焊盘，所述第一P型焊盘用于通过所述第一P型绝缘层通孔与所述第一P型第二电极电性连接，所述第二P型焊盘用于通过所述第二P型绝缘层通孔与所述第二P型第二电极电性连接，所述第三P型焊盘用于通过所述第三P型绝缘层通孔与所述第三P型第二电极电性连接，所述N型焊盘用于通过所述N型绝缘层通孔与所述N型第二电极电性连接。具体来说，上述第二电极为Cr、Ni、Ti、Pt、Au、AuGe、Ge、Al、AlCu中的一种或组合，在本实施例中，在完成步骤S318的晶圆表面涂布负性光刻胶，然后曝光、显影形成图形，然后利用电子束蒸镀技术依次蒸镀Al/Ti/Pt/Ti/Ni/Au金属，然后利用Lift-Off工艺去除掉多余金属及光刻胶，形成焊盘层，所述焊盘层包括蓝光P型焊盘191，绿光P型焊盘192，红光P型焊盘193，N型焊盘194。所述蓝光P型焊盘191通过蓝光P型绝缘层通孔181与蓝光P型第二电极171形成电性连接，所述绿光P型焊盘192通过P型绿光绝缘层通孔182与绿光P型第二电极172形成电性连接，所述红光P型焊盘193通过P型红光绝缘层通孔183与红光P型第二电极173形成电性连接，所述N型焊盘194通过N型绝缘层通孔184与N型第二电极174形成电性连接，即N型焊盘194连接N型第二电极174作为整个Micro LED中红绿蓝三色芯片的公共N级电流输出端。
综上，本发明上述实施例当中的Micro LED芯片制备方法，通过在第一外延结构上设置由SiO2制成的阻隔层，并去除部分阻隔层及部分第一外延结构，然后利用GaN无法在SiO2上成膜的特点，依次制备第二、三外延结构，以实现将红绿蓝三色外延层制备在同一个衬底上，完成芯片制备，制备得到的Micro LED芯片不需要衬底剥离工艺，降低了衬底剥离工艺所需要的高额成本，同时该方法还可以同时在衬底上完成N个像素点，这样便可以通过生长的方式，形成包括多个像素点的芯片，去除了现有技术中各芯片之间的装配对位误差，相当于无限的缩小像素点之间的距离，得到更优秀的显示效果，同时在蓝光、绿光、红光四周设置反射墙，使得红绿蓝三色芯片侧面出光可以通过反射墙反射从正面射出，避免了的蓝光外延层吸收绿光芯片的侧面出光，绿光外延层吸收红光芯片的侧面出光，造成绿光芯片和红光芯片的亮度损失。
实施例二
如图25所示，本发明第二实施例还提供了一种Micro LED芯片，本实施例中的Micro LED芯片由上述实施例中的Micro LED芯片制备方法制成。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出多种变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种Micro LED芯片制备方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上制备外延发光结构，
在所述外延发光结构上制备芯片结构，以得到Micro LED芯片；
其中，在所述衬底上制备外延发光结构的步骤具体包括：
在所述衬底上制备第一外延结构，并在所述第一外延结构上设置第一阻隔层；
去除部分所述第一阻隔层及所述第一外延结构以露出所述衬底的第一制备部；
在所述第一制备部上制备第二外延结构，并去除全部第一阻隔层；
在所述第一外延结构及所述第二外延结构上设置第二阻隔层，其中，所述第一阻隔层及所述第二阻隔层的制备材料均为SiO2；
去除部分所述第二阻隔层，并去除部分所述第一外延结构和/或所述第二外延结构以露出所述衬底的第二制备部；
在所述第二制备部上制备第三外延结构，并去除全部第二阻隔层，以得到外延发光结构。
2.根据权利要求1所述的Micro LED芯片制备方法，其特征在于，在所述外延发光结构上制备芯片结构的步骤具体包括：
通过第一刻蚀工艺，去除部分所述外延发光结构中的有源发光层及P型半导体层，以露出部分N型半导体层形成N型导电台阶；
在完成所述第一刻蚀工艺后的外延发光结构的表面制备初始电流扩展层，去除所述N型导电台阶之外的所述初始电流扩展层，以得到电流扩展层；
通过第二刻蚀工艺，将所述第一刻蚀工艺后得到的露出部分的N型半导体层进行去除以露出部分衬底，以形成隔离槽，所述隔离槽用于隔离所述第一外延结构、第二外延结构及第三外延结构；
在晶圆表面涂布光刻胶以填充所述隔离槽，通过曝光、显影使所述光刻胶形成图形，并暴露出部分衬底，刻蚀所述部分衬底形成凹槽，在所述隔离槽内蒸镀反射金属，以在所述隔离槽内形成反射墙，部分所述反射墙位于所述凹槽内。
3.根据权利要求2所述的Micro LED芯片制备方法，其特征在于，所述反射墙的截面呈梯形设置，所述反射墙包括靠近所述衬底一侧的底面部，及远离所述衬底一侧的顶面部，所述顶面部的截面宽度大于所述底面部的截面宽度。
4.根据权利要求2所述的Micro LED芯片制备方法，其特征在于，所述反射墙由Ag或Al制成。
5.根据权利要求2所述的Micro LED芯片制备方法，其特征在于，利用电子束蒸镀技术在所述隔离槽内蒸镀反射金属的过程中，蒸镀的功率为1500W—2500W。
6.根据权利要求2所述的Micro LED芯片制备方法，其特征在于，在所述外延发光结构上制备芯片结构的步骤还包括：
在完成所述电流扩展层制备的晶圆表面，涂布负性光刻胶，通过曝光、显影形成图形，然后通过第一蒸镀工艺形成第一金属层，最后通过金属剥离工艺去除多余金属及光刻胶，形成第一电极；
在完成所述第一电极制备的晶圆表面，通过蒸镀形成布拉格反射层；
在完成所述布拉格反射层制备的晶圆表面，涂布负性光刻胶，通过曝光、显影形成图形，然后通过第二蒸镀工艺形成第二金属层，最后通过金属剥离工艺去除多余金属及光刻胶，形成第二电极。
7.根据权利要求6所述的Micro LED芯片制备方法，其特征在于，
所述第一电极包括第一电极组、第二电极组及第三电极组；
在制备所述布拉格反射层的步骤之后，所述方法还包括：
通过第三刻蚀工艺，将所述第一电极上的部分所述布拉格反射层去除，以形成反射层通孔，所述反射层通孔包括分别与所述第一电极组、所述第二电极组及所述第三电极组对应设置的第一反射层通孔、第二反射层通孔及第三反射层通孔，所述反射层通孔的正向投影面积小于所述第一电极的正向投影面积。
8.根据权利要求6所述的Micro LED芯片制备方法，其特征在于，
所述第二电极包括第一P型第二电极、第二P型第二电极、第三P型第二电极及N型第二电极；
在制备第二电极的步骤之后，所述方法还包括：
在所述第二电极上制备绝缘层，并通过第四刻蚀工艺去除部分所述绝缘层，以形成绝缘层通孔，所述绝缘层通孔包括分别与所述第一P型第二电极、所述第二P型第二电极、所述第三P型第二电极及所述N型第二电极对应设置的第一P型绝缘层通孔、第二P型绝缘层通孔、第三P型绝缘层通孔及N型绝缘层通孔。
9.根据权利要求8所述的Micro LED芯片制备方法，其特征在于，制备焊盘层的步骤具体包括：
在完成所述第二电极制备的晶圆表面，通过蒸镀工艺形成焊盘层，其中，所述焊盘层包括第一P型焊盘、第二P型焊盘、第三P型焊盘及N型焊盘，所述第一P型焊盘用于通过所述第一P型绝缘层通孔与所述第一P型第二电极电性连接，所述第二P型焊盘用于通过所述第二P型绝缘层通孔与所述第二P型第二电极电性连接，所述第三P型焊盘用于通过所述第三P型绝缘层通孔与所述第三P型第二电极电性连接，所述N型焊盘用于通过所述N型绝缘层通孔与所述N型第二电极电性连接。
10.一种Micro LED芯片，其特征在于，所述Micro LED芯片由权利要求1-9任一项所述的Micro LED芯片制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310511817.4A CN116230733B (zh) | 2023-05-09 | 2023-05-09 | 一种Micro LED芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310511817.4A CN116230733B (zh) | 2023-05-09 | 2023-05-09 | 一种Micro LED芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116230733A true CN116230733A (zh) | 2023-06-06 |
| CN116230733B CN116230733B (zh) | 2023-07-21 |
Family
ID=86580908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310511817.4A Active CN116230733B (zh) | 2023-05-09 | 2023-05-09 | 一种Micro LED芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116230733B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117012865A (zh) * | 2023-09-27 | 2023-11-07 | 季华实验室 | 全彩Micro LED显示芯片及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150024524A1 (en) * | 2012-03-05 | 2015-01-22 | Enraytek Optoelectronics Co., Ltd | Methods for Manufacturing Isolated Deep Trench and High-Voltage LED Chip |
| CN108054250A (zh) * | 2017-12-20 | 2018-05-18 | 西安智盛锐芯半导体科技有限公司 | 基于横向排布的四色led制备方法 |
| CN108878600A (zh) * | 2018-06-21 | 2018-11-23 | 厦门乾照光电股份有限公司 | 发光二极管的倒装芯片及其制造方法 |
| CN113488567A (zh) * | 2021-05-13 | 2021-10-08 | 华灿光电（浙江）有限公司 | 具有复合过渡层的发光二极管外延片及其制备方法 |
| CN114038839A (zh) * | 2021-11-02 | 2022-02-11 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板及显示装置 |
| CN114335279A (zh) * | 2022-03-14 | 2022-04-12 | 江西兆驰半导体有限公司 | 一种倒装高压发光二极管芯片及制备方法 |
| CN217426750U (zh) * | 2022-06-14 | 2022-09-13 | 江西兆驰半导体有限公司 | 一种led芯片单元 |
| WO2023016308A1 (zh) * | 2021-08-12 | 2023-02-16 | 王晓靁 | 一种rgb ingan基micro led的制作方法及其制作的器件 |
-
2023
- 2023-05-09 CN CN202310511817.4A patent/CN116230733B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150024524A1 (en) * | 2012-03-05 | 2015-01-22 | Enraytek Optoelectronics Co., Ltd | Methods for Manufacturing Isolated Deep Trench and High-Voltage LED Chip |
| CN108054250A (zh) * | 2017-12-20 | 2018-05-18 | 西安智盛锐芯半导体科技有限公司 | 基于横向排布的四色led制备方法 |
| CN108878600A (zh) * | 2018-06-21 | 2018-11-23 | 厦门乾照光电股份有限公司 | 发光二极管的倒装芯片及其制造方法 |
| CN113488567A (zh) * | 2021-05-13 | 2021-10-08 | 华灿光电（浙江）有限公司 | 具有复合过渡层的发光二极管外延片及其制备方法 |
| WO2023016308A1 (zh) * | 2021-08-12 | 2023-02-16 | 王晓靁 | 一种rgb ingan基micro led的制作方法及其制作的器件 |
| CN114038839A (zh) * | 2021-11-02 | 2022-02-11 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板及显示装置 |
| CN114335279A (zh) * | 2022-03-14 | 2022-04-12 | 江西兆驰半导体有限公司 | 一种倒装高压发光二极管芯片及制备方法 |
| CN217426750U (zh) * | 2022-06-14 | 2022-09-13 | 江西兆驰半导体有限公司 | 一种led芯片单元 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117012865A (zh) * | 2023-09-27 | 2023-11-07 | 季华实验室 | 全彩Micro LED显示芯片及其制备方法 |
| CN117012865B (zh) * | 2023-09-27 | 2023-12-29 | 季华实验室 | 全彩Micro LED显示芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116230733B (zh) | 2023-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109802018B (zh) | 微发光二极管阵列基板的制作方法 | |
| CN109273479B (zh) | 一种显示面板及其制作方法 | |
| CN110071229B (zh) | 阵列基板及其制作方法 | |
| CN110620127B (zh) | 一种显示装置及单色微型发光二极管的制作方法 | |
| US20180269352A1 (en) | Manufacturing Method of Light Emitting Diode Device and Light Emitting Diode Device | |
| EP2161752B1 (en) | Light-emitting device | |
| CN116230733B (zh) | 一种Micro LED芯片及其制备方法 | |
| CN117976693A (zh) | 一种芯片结构、制作方法和显示装置 | |
| CN114899291B (zh) | 用于半导体器件的像素单元及其制作方法、微显示屏 | |
| CN117012770B (zh) | 一种可监测亮度的MicroLED及其制备方法 | |
| CN118281035A (zh) | 一种led显示芯片及制备方法 | |
| CN116230734B (zh) | 一种全彩mini LED芯片及制备方法 | |
| CN111710711A (zh) | 杂化结构的显示面板的制备方法及显示面板 | |
| KR20180059157A (ko) | 복수의 파장변환기를 가지는 발광 다이오드 | |
| CN115020440A (zh) | 一种用于小间距高亮度的led显示屏制作方法及led显示屏 | |
| CN112582507B (zh) | Led芯片及显示面板 | |
| KR20180097979A (ko) | 광 차단층을 가지는 발광 다이오드 | |
| CN118156382B (zh) | 阵列基板的制备方法、阵列基板、显示面板及显示装置 | |
| CN220065700U (zh) | 像素单元、微显示屏、像素级分立器件 | |
| CN116130504B (zh) | 像素单元及其制作方法、微显示屏、像素级分立器件 | |
| CN116404028B (zh) | 像素单元及其制作方法、微显示屏、像素级分立器件 | |
| CN111725432B (zh) | Oled阳极的制造方法、oled显示装置及其制造方法 | |
| CN118039754B (zh) | 一种倒装mini发光二极管芯片的制备方法 | |
| CN213026170U (zh) | 发光二极管 | |
| TWI838032B (zh) | 發光元件及包含其之發光裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |