KR20210043641A - 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 - Google Patents

표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 Download PDF

Info

Publication number
KR20210043641A
KR20210043641A KR1020217007543A KR20217007543A KR20210043641A KR 20210043641 A KR20210043641 A KR 20210043641A KR 1020217007543 A KR1020217007543 A KR 1020217007543A KR 20217007543 A KR20217007543 A KR 20217007543A KR 20210043641 A KR20210043641 A KR 20210043641A
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
insulating layer
oxide
Prior art date
Application number
KR1020217007543A
Other languages
English (en)
Inventor
슌페이 야마자키
šœ페이 야마자키
고지 구스노키
신고 에구치
다카유키 이케다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210043641A publication Critical patent/KR20210043641A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

정세도(精細度)가 높은 표시 장치를 제공한다. 표시 품위가 높은 표시 장치를 제공한다. 기판, 절연층, 복수의 트랜지스터, 및 복수의 발광 다이오드를 갖는 표시 장치이다. 복수의 발광 다이오드는 기판에 매트릭스상으로 제공되어 있다. 복수의 트랜지스터는 각각 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속된다. 복수의 발광 다이오드는 복수의 트랜지스터보다 기판 측에 위치한다. 복수의 발광 다이오드는 기판 측으로 광을 방출한다. 복수의 트랜지스터는 각각 금속 산화물층 및 게이트 전극을 갖는다. 금속 산화물층은 채널 형성 영역을 갖는다. 게이트 전극의 상면의 높이는 절연층의 상면의 높이와 실질적으로 일치한다.

Description

표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
본 발명의 일 형태는 표시 장치, 표시 모듈, 전자 기기, 및 이들의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어 터치 센서 등), 입출력 장치(예를 들어 터치 패널 등), 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
근년, 마이크로 발광 다이오드(마이크로 LED(Light Emitting Diode))를 표시 소자에 사용한 표시 장치가 제안되고 있다(예를 들어 특허문헌 1). 마이크로 LED를 표시 소자에 사용한 표시 장치는 휘도, 콘트라스트가 높고, 수명이 길다는 등의 이점이 있어, 차세대 표시 장치로서 연구 개발이 활발하다.
미국 특허출원공개공보 US2014/0367705호
마이크로 LED를 표시 소자에 사용한 표시 장치는 LED칩의 실장에 걸리는 시간이 매우 길어, 제조 비용의 삭감이 과제가 되어 있다. 예를 들어 픽 앤 플레이스(pick-and-place) 방식에서는, 적색(R), 녹색(G), 청색(B)의 LED를 각각 다른 웨이퍼 상에 제작하고, LED를 하나씩 잘라내어 회로 기판에 실장한다. 따라서 표시 장치의 화소수가 많을수록 실장되는 LED의 개수가 늘어, 실장에 걸리는 시간이 길어진다. 또한 표시 장치의 정세도(精細度)가 높을수록 LED의 실장의 난이도가 높아진다.
본 발명의 일 형태는 정세도가 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 표시 품위가 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 소비전력이 낮은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 마이크로 LED를 표시 소자에 사용한 표시 장치의 제조 비용을 삭감하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 마이크로 LED를 표시 소자에 사용한 표시 장치를 높은 수율로 제조하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 반드시 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 명세서, 도면, 청구항의 기재에서 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태의 표시 장치는 기판, 절연층, 복수의 트랜지스터, 및 복수의 발광 다이오드를 갖는다. 복수의 발광 다이오드는 기판에 매트릭스상으로 제공되어 있다. 복수의 트랜지스터는 각각 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속된다. 복수의 발광 다이오드는 복수의 트랜지스터보다 기판 측에 위치한다. 복수의 발광 다이오드는 기판 측으로 광을 방출한다. 복수의 트랜지스터는 각각 금속 산화물층 및 게이트 전극을 갖는다. 금속 산화물층은 채널 형성 영역을 갖는다. 게이트 전극의 상면의 높이는 절연층의 상면의 높이와 실질적으로 일치한다.
또는 본 발명의 일 형태의 표시 장치는 기판, 절연층, 복수의 트랜지스터, 및 복수의 발광 다이오드를 갖는다. 복수의 발광 다이오드는 기판에 매트릭스상으로 제공되어 있다. 복수의 트랜지스터는 각각 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속된다. 복수의 발광 다이오드는 복수의 트랜지스터보다 기판 측에 위치한다. 복수의 발광 다이오드는 기판 측으로 광을 방출한다. 복수의 트랜지스터는 각각 금속 산화물층, 게이트 절연층, 게이트 전극, 제 1 도전층, 및 제 2 도전층을 갖는다. 금속 산화물층은 채널 형성 영역을 갖는다. 금속 산화물층은 제 1 도전층과 중첩되는 제 1 영역과, 제 2 도전층과 중첩되는 제 2 영역과, 제 1 영역과 제 2 영역 사이의 제 3 영역을 갖는다. 제 1 도전층 및 제 2 도전층은 금속 산화물층 위에서 서로 떨어져 위치한다. 절연층은 제 1 도전층 위 및 제 2 도전층 위에 위치한다. 절연층은 제 3 영역과 중첩되는 개구를 갖는다. 게이트 절연층은 개구의 내측에 위치하고, 또한 절연층의 측면 및 제 3 영역의 상면과 중첩된다. 게이트 전극은 개구의 내측에 위치하고, 또한 게이트 절연층을 개재(介在)하여 절연층의 측면 및 제 3 영역의 상면과 중첩된다.
복수의 발광 다이오드 중 적어도 하나는 마이크로 발광 다이오드인 것이 바람직하다.
복수의 발광 다이오드는 서로 다른 색의 광을 방출하는 제 1 발광 다이오드 및 제 2 발광 다이오드를 가져도 좋다. 이때, 제 1 발광 다이오드에 전기적으로 접속되는 제 1 트랜지스터와, 제 2 발광 다이오드에 전기적으로 접속되는 제 2 트랜지스터는 채널 길이 및 채널 폭 중 한쪽 또는 양쪽이 서로 다른 구조를 가져도 좋다.
또는 복수의 발광 다이오드는 모두 같은 색의 광을 방출하여도 좋다.
본 발명의 일 형태의 표시 장치는 구동 회로를 더 갖는 것이 바람직하다. 구동 회로는 복수의 회로용 트랜지스터를 갖는다. 복수의 회로용 트랜지스터는 각각 반도체 기판에 채널 형성 영역을 갖는다. 절연층, 복수의 트랜지스터, 및 복수의 발광 다이오드는 각각 기판과 반도체 기판 사이에 위치한다. 복수의 트랜지스터는 복수의 회로용 트랜지스터보다 기판 측에 위치한다.
본 발명의 일 형태의 표시 장치는 기능층을 더 갖는 것이 바람직하다. 기능층은 기판과, 복수의 발광 다이오드 중 적어도 하나 사이에 위치한다. 복수의 발광 다이오드 중 적어도 하나는 기능층을 통하여 기판 측으로 광을 방출한다. 기능층은 착색층 및 색 변환층 중 한쪽 또는 양쪽을 갖는다.
본 발명의 일 형태의 표시 장치는 터치 센서를 더 갖는 것이 바람직하다. 발광 다이오드는 기판을 통하여 터치 센서 측으로 광을 방출한다.
본 발명의 일 형태는 상기 구성의 표시 장치를 갖고, 플렉시블 인쇄 회로 기판(Flexible printed circuit, 이하 FPC라고 기재함) 또는 TCP(Tape Carrier Package) 등의 커넥터가 제공된 모듈, 혹은 COG(Chip On Glass) 방식 또는 COF(Chip On Film) 방식 등에 의하여 집적 회로(IC)가 실장된 모듈 등의 모듈이다.
본 발명의 일 형태는 상기 모듈과, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 갖는 전자 기기이다.
본 발명의 일 형태는 제 1 기판 위에 복수의 트랜지스터를 매트릭스상으로 형성하고, 제 2 기판 위에 복수의 발광 다이오드를 매트릭스상으로 형성하고, 제 1 기판 위 또는 제 2 기판 위에, 복수의 트랜지스터 중 적어도 하나 또는 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되는 제 1 도전체를 형성하고, 제 1 도전체를 통하여 복수의 트랜지스터 중 적어도 하나와 복수의 발광 다이오드 중 적어도 하나가 전기적으로 접속되도록 제 1 기판과 제 2 기판을 접합하고, 복수의 트랜지스터를 형성하는 공정에서는 적어도 1번의 평탄화 처리를 사용하는 표시 장치의 제작 방법이다. 복수의 발광 다이오드 중 적어도 하나는 마이크로 발광 다이오드인 것이 바람직하다. 복수의 트랜지스터 중 적어도 하나는 채널 형성 영역에 금속 산화물을 포함하는 것이 바람직하다.
본 발명의 일 형태의 표시 장치의 제작 방법에서는, 제 1 도전체를 제 1 기판 위에 형성함으로써, 제 1 도전체와, 복수의 트랜지스터 중 적어도 하나를 전기적으로 접속하고, 제 2 기판 위에 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되는 제 2 도전체를 형성하고, 제 1 도전체와 제 2 도전체가 접하도록 제 1 기판과 제 2 기판을 접합하여도 좋다.
본 발명의 일 형태의 표시 장치의 제작 방법에서는, 제 3 기판 위에 착색층, 색 변환층, 및 터치 센서 중 적어도 하나를 형성하고, 제 1 기판과 제 2 기판을 접합한 후, 제 2 기판을 박리하고, 제 2 기판을 박리함으로써 노출된 면에 제 3 기판을 접합하여도 좋다.
또는 본 발명의 일 형태의 표시 장치의 제작 방법에서는, 제 3 기판 위에 착색층, 색 변환층, 및 터치 센서 중 적어도 하나를 형성하고, 제 1 기판과 제 2 기판을 접합한 후, 제 2 기판을 연마함으로써 제 2 기판의 두께를 얇게 하고, 제 2 기판의 연마된 면에 제 3 기판을 접합하여도 좋다.
본 발명의 일 형태에 의하여 정세도가 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 표시 품위가 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 소비전력이 낮은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 신뢰성이 높은 표시 장치를 제공할 수 있다.
본 발명의 일 형태에 의하여 마이크로 LED를 표시 소자에 사용한 표시 장치의 제조 비용을 삭감할 수 있다. 본 발명의 일 형태에 의하여 마이크로 LED를 표시 소자에 사용한 표시 장치를 높은 수율로 제조할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 반드시 이들 효과 모두를 가질 필요는 없다. 명세서, 도면, 청구항의 기재에서 이들 외의 효과를 추출할 수 있다.
도 1은 표시 장치의 일례를 나타낸 단면도이다.
도 2의 (A) 내지 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 3은 표시 장치의 일례를 나타낸 단면도이다.
도 4는 표시 장치의 일례를 나타낸 단면도이다.
도 5의 (A), (B)는 표시 장치의 일례를 나타낸 단면도이다.
도 6의 (A), (B)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 7은 표시 장치의 일례를 나타낸 단면도이다.
도 8의 (A)는 트랜지스터의 일례를 나타낸 상면도이다. 도 8의 (B), (C)는 트랜지스터의 일례를 나타낸 단면도이다.
도 9의 (A)는 트랜지스터의 일례를 나타낸 상면도이다. 도 9의 (B), (C)는 트랜지스터의 일례를 나타낸 단면도이다.
도 10은 표시 장치의 화소의 일례를 나타낸 회로도이다.
도 11의 (A), (B)는 전자 기기의 일례를 나타낸 도면이다.
도 12의 (A), (B)는 전자 기기의 일례를 나타낸 도면이다.
도 13의 (A), (B)는 전자 기기의 일례를 나타낸 도면이다.
도 14의 (A) 내지 (D)는 전자 기기의 일례를 나타낸 도면이다.
도 15의 (A) 내지 (F)는 전자 기기의 일례를 나타낸 도면이다.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다.
또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한 같은 기능을 갖는 부분을 가리키는 경우에는 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 도면에 나타낸 각 구성의 위치, 크기, 범위 등은 이해를 쉽게 하기 위하여 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 그러므로 개시(開示)된 발명은 반드시 도면에 개시된 위치, 크기, 범위 등에 한정되지 않는다.
또한 "막"이라는 용어와 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 대하여 도 1 내지 도 9를 사용하여 설명한다.
[표시 장치의 개요]
본 실시형태의 표시 장치는 표시 소자인 발광 다이오드와, 표시 소자를 구동하는 트랜지스터를 각각 복수로 갖는다. 복수의 발광 다이오드는 가시광에 대한 투과성을 갖는 기판에 매트릭스상으로 제공되어 있다. 복수의 트랜지스터는 각각 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속된다. 복수의 발광 다이오드는 복수의 트랜지스터보다 상기 기판 측에 위치한다. 복수의 발광 다이오드는 상기 기판 측으로 광을 방출한다.
본 실시형태의 표시 장치는 서로 다른 기판 위에 형성된 복수의 트랜지스터와 복수의 발광 다이오드를 접합함으로써 형성된다.
본 실시형태의 표시 장치의 제작 방법에서는, 복수의 발광 다이오드와 복수의 트랜지스터를 한번에 접합하기 때문에, 화소수가 많은 표시 장치나 고정세(高精細)의 표시 장치를 제작하는 경우에도 발광 다이오드를 하나씩 회로 기판에 실장하는 방법에 비하여 표시 장치의 제조 시간을 단축할 수 있고, 또한 제조의 난이도를 낮출 수 있다.
본 실시형태의 표시 장치는 발광 다이오드를 사용하여 영상을 표시하는 기능을 갖는다. 발광 다이오드는 자발광 소자이기 때문에, 표시 소자로서 발광 다이오드를 사용하는 경우, 표시 장치에는 백라이트가 불필요하고, 또한 편광판을 제공하지 않아도 된다. 따라서 표시 장치의 소비전력을 저감할 수 있고, 또한 표시 장치의 박형·경량화가 가능하다. 또한 표시 소자로서 발광 다이오드를 사용한 표시 장치는 콘트라스트가 높고 시야각이 넓기 때문에, 높은 표시 품위를 얻을 수 있다. 또한 발광 재료로서 무기 재료를 사용함으로써, 표시 장치의 수명을 길게 하고, 신뢰성을 높일 수 있다.
본 실시형태에서는 특히 발광 다이오드로서 마이크로 LED를 사용하는 경우의 예에 대하여 설명한다. 또한 본 실시형태에서는 더블 헤테로 접합 구조를 갖는 마이크로 LED에 대하여 설명한다. 다만 발광 다이오드에 특별한 한정은 없고, 예를 들어 양자 우물 접합을 갖는 마이크로 LED, 나노 칼럼을 사용한 LED 등을 사용하여도 좋다.
발광 다이오드의 광이 사출되는 영역의 면적은 1mm2 이하가 바람직하고, 10000μm2 이하가 더 바람직하고, 3000μm2 이하가 더욱 바람직하고, 700μm2 이하가 더욱더 바람직하다. 또한 본 명세서 등에서, 광이 사출되는 영역의 면적이 10000μm2 이하인 발광 다이오드를 마이크로 LED라고 기재하는 경우가 있다.
표시 장치가 갖는 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하는 것이 바람직하다. 금속 산화물이 사용된 트랜지스터는 소비전력이 저감될 수 있다. 그러므로 마이크로 LED와 조합함으로써, 소비전력이 매우 저감된 표시 장치를 실현할 수 있다.
특히 본 실시형태의 표시 장치는, 게이트 전극의 상면의 높이가 절연층의 상면의 높이와 실질적으로 일치하는 트랜지스터를 갖는 것이 바람직하다. 예를 들어 CMP(Chemical Mechanical Polishing)법 등을 사용하여 평탄화 처리를 실시함으로써, 게이트 전극의 상면과 절연층의 상면을 평탄화하여, 게이트 전극의 상면의 높이와 절연층의 상면의 높이를 일치시킬 수 있다.
이와 같은 구성의 트랜지스터는 크기를 축소하기 쉽다. 트랜지스터의 크기를 축소함으로써, 화소의 크기를 축소할 수 있기 때문에, 표시 장치의 정세도를 높일 수 있다.
본 실시형태의 표시 장치는 정세도를 높일 수 있기 때문에, 비교적 작은 표시부를 갖는 전자 기기에 적합하게 사용할 수 있다. 이와 같은 전자 기기로서는, 예를 들어 손목시계형이나 팔찌형 정보 단말기(웨어러블 기기)나, 헤드 마운트 디스플레이 등의 VR(Virtual Reality)용 기기, 안경형 AR(Augmented Reality)용 기기, 또는 MR(Mixed Reality)용 기기 등, 머리에 장착할 수 있는 웨어러블 기기 등이 있다.
[표시 장치의 구성예 1]
도 1은 표시 장치(100A)의 단면도이다. 도 2는 표시 장치(100A)의 제작 방법을 나타낸 단면도이다.
도 1에 나타낸 표시 장치(100A)는, 도 2의 (A)에 나타낸 LED 기판(150A)과, 도 2의 (B)에 나타낸 회로 기판(150B)이 접합하여(도 2의 (C) 참조) 구성되어 있다.
도 2의 (A)는 LED 기판(150A)의 단면도이다.
LED 기판(150A)은 기판(101), 발광 다이오드(110a), 발광 다이오드(110b), 및 보호층(102)을 갖는다.
발광 다이오드(110a)는 전극(112a), 반도체층(113a), 발광층(114a), 반도체층(115a), 및 전극(116a)을 갖는다. 발광 다이오드(110b)는 전극(112b), 반도체층(113b), 발광층(114b), 반도체층(115b), 및 전극(116b)을 갖는다.
전극(112a)은 반도체층(113a)에 전기적으로 접속되어 있다. 전극(116a)은 반도체층(115a)에 전기적으로 접속되어 있다. 전극(112b)은 반도체층(113b)에 전기적으로 접속되어 있다. 전극(116b)은 반도체층(115b)에 전기적으로 접속되어 있다. 보호층(102)은 기판(101), 반도체층(113a, 113b), 발광층(114a, 114b), 및 반도체층(115a, 115b)을 덮도록 제공된다. 보호층(102)은 전극(112a, 112b)의 측면 및 전극(116a, 116b)의 측면을 덮고, 전극(112a, 112b)의 상면 및 전극(116a, 116b)의 상면과 중첩되는 개구를 갖는다. 상기 개구에서, 전극(112a, 112b)의 상면 및 전극(116a, 116b)의 상면은 노출되어 있다.
발광층(114a)은 반도체층(113a)과 반도체층(115a)에 끼워져 있다. 발광층(114b)은 반도체층(113b)과 반도체층(115b)에 끼워져 있다. 발광층(114a, 114b)에서는 전자와 정공이 결합하여 광을 방출한다. 반도체층(113a, 113b) 중 한쪽 및 반도체층(115a, 115b) 중 한쪽은 n형 반도체층이고, 다른 쪽은 p형 반도체층이다.
반도체층(113a), 발광층(114a), 및 반도체층(115a)을 포함하는 적층 구조, 및 반도체층(113b), 발광층(114b), 및 반도체층(115b)을 포함하는 적층 구조는 각각 적색, 황색, 녹색, 또는 청색 등의 광을 방출하도록 형성된다. 2개의 적층 구조는 다른 색의 광을 방출하는 것이 바람직하다. 이들 적층 구조에는, 예를 들어 갈륨·인 화합물, 갈륨·비소 화합물, 갈륨·알루미늄·비소 화합물, 알루미늄·갈륨·인듐·인 화합물, 갈륨 질화물, 인듐·질화 갈륨 화합물, 셀레늄·아연 화합물 등을 사용할 수 있다.
발광 다이오드(110a)와 발광 다이오드(110b)를 서로 다른 색의 광을 방출하도록 형성하면, 색 변환층을 형성하는 공정이 필요하지 않다. 따라서 표시 장치의 제조 비용을 억제할 수 있다.
또한 2개의 적층 구조가 같은 색의 광을 방출하여도 좋다. 이때 발광층(114a, 114b)으로부터 방출된 광은 색 변환층 및 착색층 중 한쪽 또는 양쪽을 통하여 표시 장치의 외부로 추출되어도 좋다. 또한 각 색의 화소가 동일한 색의 광을 방출하는 발광 다이오드를 갖는 구성에 대해서는, 표시 장치의 구성예 2에서 후술한다.
또한 본 실시형태의 표시 장치는 적외광을 방출하는 발광 다이오드를 가져도 좋다. 적외광을 방출하는 발광 다이오드는, 예를 들어 적외광 센서의 광원으로서 사용될 수 있다.
기판(101)으로서는, 예를 들어 사파이어(Al2O3) 기판, 탄소화 실리콘(SiC) 기판, 실리콘(Si) 기판, 질화 갈륨(GaN) 기판 등의 단결정 기판을 사용할 수 있다.
도 1에 나타낸 바와 같이, 발광 다이오드(110a, 110b)의 광은 기판(101) 측으로 사출된다. 따라서 기판(101)은 가시광에 대한 투과성을 갖는 것이 바람직하다. 예를 들어 연마 등에 의하여 두께를 얇게 함으로써, 기판(101)의 가시광에 대한 투과성을 높일 수 있다.
도 2의 (B)는 회로 기판(150B)의 단면도이다.
회로 기판(150B)은 기판(151), 절연층(152), 트랜지스터(120a), 트랜지스터(120b), 도전층(184a), 도전층(184b), 도전층(187), 도전층(189), 절연층(186), 절연층(188), 도전층(190a), 도전층(190b), 도전층(190c), 및 도전층(190d)을 갖는다. 회로 기판(150B)은 절연층(162), 절연층(181), 절연층(182), 절연층(183), 및 절연층(185) 등의 절연층을 더 갖는다. 이들 절연층 중 하나 또는 복수는 트랜지스터의 구성 요소로 간주되는 경우도 있지만, 본 실시형태에서는 트랜지스터의 구성 요소에 포함하지 않는 것으로 설명한다.
기판(151)으로서는 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판 등의 절연성 기판, 또는 실리콘이나 탄소화 실리콘 등을 재료로 한 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 저마늄 등으로 이루어지는 화합물 반도체 기판, SOI 기판 등의 반도체 기판을 사용할 수 있다.
기판(151)은 가시광을 차단하는(가시광에 대하여 비투과성을 갖는) 것이 바람직하다. 기판(151)이 가시광을 차단함으로써, 기판(151)에 형성된 트랜지스터(120a, 120b)에 외부로부터 광이 들어가는 것을 억제할 수 있다. 다만 본 발명의 일 형태는 이에 한정되지 않고, 기판(151)은 가시광에 대한 투과성을 가져도 좋다.
기판(151) 위에는 절연층(152)이 제공되어 있다. 절연층(152)은 기판(151)으로부터 트랜지스터(120a, 120b)로 물이나 수소 등의 불순물이 확산되는 것, 및 금속 산화물층(165)으로부터 절연층(152) 측으로 산소가 이탈되는 것을 방지하는 배리어층으로서 기능한다. 절연층(152)으로서는, 예를 들어 산화 알루미늄막, 산화 하프늄막, 질화 실리콘막 등, 산화 실리콘막보다 수소나 산소가 확산되기 어려운 막을 사용할 수 있다.
트랜지스터(120a, 120b)는 도전층(161), 절연층(163), 절연층(164), 금속 산화물층(165), 한 쌍의 도전층(166), 절연층(167), 도전층(168) 등을 갖는다.
금속 산화물층(165)은 채널 형성 영역을 갖는다. 금속 산화물층(165)은 한 쌍의 도전층(166) 중 한쪽과 중첩되는 제 1 영역과, 한 쌍의 도전층(166) 중 다른 쪽과 중첩되는 제 2 영역과, 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 영역을 갖는다.
절연층(152) 위에 도전층(161) 및 절연층(162)이 제공되고, 도전층(161) 및 절연층(162)을 덮어 절연층(163) 및 절연층(164)이 제공되어 있다. 금속 산화물층(165)은 절연층(164) 위에 제공되어 있다. 도전층(161)은 게이트 전극으로서 기능하고, 절연층(163) 및 절연층(164)은 게이트 절연층으로서 기능한다. 도전층(161)은 절연층(163) 및 절연층(164)을 사이에 두고 금속 산화물층(165)과 중첩된다. 절연층(163)은 절연층(152)과 마찬가지로 배리어층으로서 기능하는 것이 바람직하다. 금속 산화물층(165)과 접하는 절연층(164)에는 산화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다.
여기서, 도전층(161)의 상면의 높이는 절연층(162)의 상면의 높이와 실질적으로 일치한다. 예를 들어 절연층(162)에 개구를 제공하고, 상기 개구를 매립하도록 도전층(161)을 형성한 후, CMP법 등을 사용하여 평탄화 처리를 실시함으로써, 도전층(161)의 상면의 높이와 절연층(162)의 상면의 높이를 일치시킬 수 있다. 이로써, 트랜지스터(120a, 120b)의 크기를 축소할 수 있다.
한 쌍의 도전층(166)은 금속 산화물층(165) 위에 이격되어 제공되어 있다. 한 쌍의 도전층(166)은 소스 및 드레인으로서 기능한다. 금속 산화물층(165) 및 한 쌍의 도전층(166)을 덮어 절연층(181)이 제공되고, 절연층(181) 위에 절연층(182)이 제공되어 있다. 절연층(181) 및 절연층(182)에는 금속 산화물층(165)에 도달하는 개구가 제공되어 있고, 상기 개구의 내부에 절연층(167) 및 도전층(168)이 매립되어 있다. 상기 개구는 상기 제 3 영역과 중첩된다. 절연층(167)은 절연층(181)의 측면 및 절연층(182)의 측면과 중첩된다. 도전층(168)은 절연층(167)을 사이에 두고 절연층(181)의 측면 및 절연층(182)의 측면과 중첩된다. 도전층(168)은 게이트 전극으로서 기능하고, 절연층(167)은 게이트 절연층으로서 기능한다. 도전층(168)은 절연층(167)을 사이에 두고 금속 산화물층(165)과 중첩된다.
여기서, 도전층(168)의 상면의 높이는 절연층(182)의 상면의 높이와 실질적으로 일치한다. 예를 들어 절연층(182)에 개구를 제공하고, 상기 개구를 매립하도록 절연층(167) 및 도전층(168)을 형성한 후, 평탄화 처리를 실시함으로써, 도전층(168)의 상면의 높이와 절연층(182)의 상면의 높이를 일치시킬 수 있다. 이로써, 트랜지스터(120a, 120b)의 크기를 축소할 수 있다.
그리고 절연층(182), 절연층(167), 및 도전층(168)의 상면을 덮어 절연층(183) 및 절연층(185)이 제공되어 있다. 절연층(181) 및 절연층(183)은 절연층(152)과 마찬가지로 배리어층으로서 기능하는 것이 바람직하다. 절연층(181)으로 한 쌍의 도전층(166)을 덮음으로써, 절연층(182)에 포함되는 산소로 인하여 한 쌍의 도전층(166)이 산화되는 것을 억제할 수 있다.
한 쌍의 도전층(166) 중 한쪽 및 도전층(187)에 전기적으로 접속되는 플러그가 절연층(181), 절연층(182), 절연층(183), 및 절연층(185)에 제공된 개구 내에 매립되어 있다. 플러그는 상기 개구의 측면 및 한 쌍의 도전층(166) 중 한쪽의 상면과 접하는 도전층(184b)과, 상기 도전층(184b)보다 내측에 매립된 도전층(184a)을 갖는 것이 바람직하다. 이때, 도전층(184b)에는 수소 및 산소가 확산되기 어려운 도전 재료를 사용하는 것이 바람직하다.
또한 도 1에서는 절연층(185) 위에 도전층(187)이 제공되고, 도전층(187) 위에 절연층(186)이 제공되어 있다. 절연층(186)에는 도전층(187)에 도달하는 개구가 제공되어 있고, 상기 개구의 내부에 도전층(189)이 매립되어 있다. 한편, 도 2의 (B)에 나타낸 바와 같이, 절연층(185) 위에 도전층(187) 및 절연층(186)이 제공되고, 도전층(187) 위에 절연층(188)이 제공되어도 좋다. 여기서, 도전층(187)의 상면의 높이는 절연층(186)의 상면의 높이와 일치하거나 또는 실질적으로 일치한다. 예를 들어 절연층(186)에 개구를 제공하고, 상기 개구를 매립하도록 도전층(187)을 형성한 후, CMP법 등을 사용하여 평탄화 처리를 실시함으로써, 도전층(187)의 상면의 높이와 절연층(186)의 상면의 높이를 일치시킬 수 있다. 도 2의 (B)에서 절연층(188)에는 도전층(187)에 도달하는 개구가 제공되어 있고, 상기 개구의 내부에 도전층(189)이 매립되어 있다. 도전층(189)은 도전층(187)과 도전층(190a) 또는 도전층(190c)을 전기적으로 접속하는 플러그로서 기능한다.
트랜지스터(120a)의 한 쌍의 도전층(166) 중 한쪽은 도전층(184a), 도전층(184b), 도전층(187), 및 도전층(189)을 통하여 도전층(190a)에 전기적으로 접속되어 있다.
마찬가지로, 트랜지스터(120b)의 한 쌍의 도전층(166) 중 한쪽은 도전층(184a), 도전층(184b), 도전층(187), 및 도전층(189)을 통하여 도전층(190c)에 전기적으로 접속되어 있다.
또한 본 실시형태의 표시 장치를 구성하는 각종 도전층에 사용할 수 있는 재료로서는, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 혹은 이를 주성분으로 하는 합금 등을 들 수 있다. 또한 이들 재료를 포함하는 막을 단층으로 또는 적층 구조로 사용할 수 있다. 예를 들어 실리콘을 포함하는 알루미늄막의 단층 구조, 타이타늄막 위에 알루미늄막을 적층하는 2층 구조, 텅스텐막 위에 알루미늄막을 적층하는 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 타이타늄막 위에 구리막을 적층하는 2층 구조, 텅스텐막 위에 구리막을 적층하는 2층 구조, 타이타늄막 또는 질화 타이타늄막과, 그 위에 중첩시켜 알루미늄막 또는 구리막을 더 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 더 형성하는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막과, 그 위에 중첩시켜 알루미늄막 또는 구리막을 더 적층하고, 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 더 형성하는 3층 구조 등이 있다. 또한 산화 인듐, 산화 주석, 또는 산화 아연 등의 산화물을 사용하여도 좋다. 또한 망가니즈를 포함하는 구리를 사용하면, 에칭에 의한 형상의 제어성이 높아지므로 바람직하다.
또한 본 실시형태의 표시 장치를 구성하는 각종 절연층에 사용할 수 있는 재료로서는 아크릴, 폴리이미드, 에폭시, 실리콘(silicone) 등의 수지, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄 등의 무기 절연 재료를 들 수 있다.
또한 회로 기판(150B)은 발광 다이오드의 광을 반사하는 반사층 및 상기 광을 차단하는 차광층 중 한쪽 또는 양쪽을 가져도 좋다.
도 1에 나타낸 바와 같이, LED 기판(150A)에 제공된 전극(112a, 112b, 116a, 116b)은 각각, 회로 기판(150B)에 제공된 도전층(190a, 190b, 190c, 190d)에 전기적으로 접속된다.
예를 들어 전극(116a)과 도전층(190a)은 도전체(117a)를 통하여 전기적으로 접속되어 있다. 따라서 트랜지스터(120a)와 발광 다이오드(110a)를 전기적으로 접속할 수 있다. 전극(116a)은 발광 다이오드(110a)의 화소 전극으로서 기능한다.
또한 전극(112a)과 도전층(190b)은 도전체(117b)를 통하여 전기적으로 접속되어 있다. 전극(112a)은 발광 다이오드(110a)의 공통 전극으로서 기능한다.
마찬가지로, 전극(116b)과 도전층(190c)은 도전체(117c)를 통하여 전기적으로 접속되어 있다. 따라서 트랜지스터(120b)와 발광 다이오드(110b)를 전기적으로 접속할 수 있다. 전극(116b)은 발광 다이오드(110b)의 화소 전극으로서 기능한다.
또한 전극(112b)과 도전층(190d)은 도전체(117d)를 통하여 전기적으로 접속되어 있다. 전극(112b)은 발광 다이오드(110b)의 공통 전극으로서 기능한다.
도전체(117a 내지 117d)에는, 예를 들어 은, 카본, 구리 등의 도전성 페이스트나, 금, 땜납 등의 범프를 적합하게 사용할 수 있다. 또한 도전체(117a 내지 117d)에 접속되는 전극(112a, 112b, 116a, 116b) 및 도전층(190a 내지 190d)에는 각각 도전체(117a 내지 117d)와의 접촉 저항이 낮은 도전 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(117a 내지 117d)에 은 페이스트를 사용하는 경우, 이들에 접속되는 도전 재료가 알루미늄, 타이타늄, 구리, 은(Ag)과 팔라듐(Pd)과 구리(Cu)의 합금(Ag-Pd-Cu(APC)) 등이면, 접촉 저항이 낮아 바람직하다.
도 2의 (C)에서는, 도전체(117a 내지 117d)를 회로 기판(150B) 측에 제공하고, LED 기판(150A)과 회로 기판(150B)을 접합하는 예를 나타내었다. 또는 도전체(117a 내지 117d)를 LED 기판(150A) 측에 제공하고, LED 기판(150A)과 회로 기판(150B)을 접합하여도 좋다.
또한 하나의 트랜지스터에 복수의 발광 다이오드가 전기적으로 접속되어도 좋다.
다음으로, 도 3은 표시 장치(100B)의 단면도이다.
표시 장치(100B)에서 트랜지스터(120a)와 트랜지스터(120b)의 채널 길이가 서로 다른 예를 나타내었다. 이 외의 구성은 표시 장치(100A)와 마찬가지이다.
발광 다이오드(110a)를 구동하는 트랜지스터(120a)와 발광 다이오드(110b)를 구동하는 트랜지스터(120b)는, 트랜지스터의 크기, 채널 길이, 채널 폭, 및 구조 등 중 적어도 하나가 서로 달라도 좋다. 예를 들어 발광 다이오드(110a)와 발광 다이오드(110b)가 서로 다른 색의 광을 방출하는 경우 등에는, 색마다 트랜지스터의 구성을 바꿔도 좋다. 구체적으로는, 원하는 휘도로 발광시키기 위하여 필요한 전류량에 따라, 트랜지스터의 채널 길이 및 채널 폭 중 한쪽 또는 양쪽을 색마다 바꿔도 좋다.
다음으로, 도 4는 표시 장치(100C)의 단면도이다.
표시 장치(100C)는 기판(131)에 채널 형성 영역을 갖는 트랜지스터(트랜지스터(130a, 130b))와, 금속 산화물에 채널 형성 영역을 갖는 트랜지스터(트랜지스터(120a, 120b))의 적층을 갖는다.
기판(131)으로서는 단결정 실리콘 기판이 적합하다. 트랜지스터(130a, 130b)는 도전층(135), 절연층(134), 절연층(136), 한 쌍의 저저항 영역(133)을 갖는다. 도전층(135)은 게이트로서 기능한다. 절연층(134)은 도전층(135)과 기판(131) 사이에 위치하고, 게이트 절연층으로서 기능한다. 절연층(136)은 도전층(135)의 측면을 덮어 제공되고, 측벽으로서 기능한다. 한 쌍의 저저항 영역(133)은 기판(131)에서 불순물이 도핑된 영역이고, 한쪽이 트랜지스터의 소스로서 기능하고, 다른 쪽이 트랜지스터의 드레인으로서 기능한다.
또한 기판(131)에 매립되도록, 인접한 2개의 트랜지스터 사이에 소자 분리층(132)이 제공되어 있다.
트랜지스터(130a, 130b)를 덮어 절연층(139)이 제공되고, 절연층(139) 위에 도전층(138)이 제공되어 있다. 절연층(139)의 개구에 매립된 도전층(137)을 통하여, 도전층(138)은 한 쌍의 저저항 영역(133) 중 한쪽에 전기적으로 접속된다. 또한 도전층(138)을 덮어 절연층(141)이 제공되고, 절연층(141) 위에 도전층(142)이 제공되어 있다. 도전층(138) 및 도전층(142)은 각각 배선으로서 기능한다. 또한 도전층(142)을 덮어 절연층(143) 및 절연층(152)이 제공되고, 절연층(152) 위에 트랜지스터(120a, 120b)가 제공되어 있다. 절연층(152)으로부터 기판(101)까지의 적층 구조는 표시 장치(100A)와 같기 때문에, 자세한 설명은 생략한다.
트랜지스터(120a, 120b)는 화소 회로를 구성하는 트랜지스터로서 사용할 수 있다. 또한 트랜지스터(130a, 130b)는 화소 회로를 구성하는 트랜지스터나 상기 화소 회로를 구동하기 위한 구동 회로(게이트 드라이버 및 소스 드라이버 중 한쪽 또는 양쪽)를 구성하는 트랜지스터로서 사용할 수 있다. 또한 트랜지스터(120a, 120b, 130a, 130b)는 연산 회로나 기억 회로 등의 각종 회로를 구성하는 트랜지스터로서 사용할 수 있다.
이와 같은 구성으로 함으로써, 발광 다이오드의 바로 아래에 화소 회로뿐만 아니라 구동 회로 등을 형성할 수 있기 때문에, 표시부의 외측에 구동 회로를 제공하는 경우에 비하여, 표시 장치를 작게 할 수 있다. 또한 슬림 베젤의(비표시 영역이 좁은) 표시 장치를 실현할 수 있다.
[표시 장치의 구성예 2]
도 5의 (A)는 표시 장치(100D)의 단면도이고, 도 5의 (B)는 표시 장치(100E)의 단면도이다.
표시 장치(100D) 및 표시 장치(100E)에서, 각 색의 화소는 동일한 색의 광을 방출하는 발광 다이오드를 갖는다.
표시 장치(100D) 및 표시 장치(100E)는 착색층(CFR) 및 색 변환층(CCMR)이 제공된 기판(191)을 갖는다.
구체적으로는, 기판(191)은 적색의 화소가 갖는 발광 다이오드(110a)와 중첩되는 영역에 착색층(CFR) 및 색 변환층(CCMR)을 갖는다. 색 변환층(CCMR)은 청색의 광을 적색의 광으로 변환하는 기능을 갖는다.
도 5의 (A), (B)에서, 적색의 화소가 갖는 발광 다이오드(110a)가 방출한 광은 색 변환층(CCMR)에 의하여 청색으로부터 적색으로 변환되고, 착색층(CFR)에 의하여 적색의 광의 순도가 높아지고, 표시 장치(100D) 또는 표시 장치(100E)의 외부로 사출된다.
도시하지 않았지만, 기판(191)은 마찬가지로 녹색의 화소가 갖는 발광 다이오드와 중첩되는 영역에 녹색의 착색층과, 청색의 광을 녹색으로 변환하는 색 변환층을 갖는다. 따라서 녹색의 화소가 갖는 발광 다이오드가 방출한 광은 색 변환층에 의하여 청색으로부터 녹색으로 변환되고, 착색층에 의하여 녹색의 광의 순도가 높아지고, 표시 장치의 외부로 사출된다.
한편, 기판(191)은 청색의 화소가 갖는 발광 다이오드(110b)와 중첩되는 영역에 색 변환층을 갖지 않는다. 기판(191)은 청색의 화소가 갖는 발광 다이오드(110b)와 중첩되는 영역에 청색의 착색층을 가져도 좋다. 청색의 착색층을 제공하면, 청색의 광의 순도를 높일 수 있다. 청색의 착색층을 제공하지 않는 경우, 제작 공정을 간략화할 수 있다.
발광 다이오드(110b)가 방출한 청색의 광은, 접착층(192) 및 기판(191)을 통하여 표시 장치(100D) 또는 표시 장치(100E)의 외부로 사출된다.
각 색의 화소에 구성이 같은 발광 다이오드를 갖는 표시 장치의 제작에서는, 기판 위에 1종류의 발광 다이오드만을 제작하면 되기 때문에, 복수 종류의 발광 다이오드를 제작하는 경우에 비하여 제조 장치 및 공정을 간이화할 수 있다.
기판(191)은 발광 다이오드로부터의 광이 추출되는 측에 위치하기 때문에, 가시광에 대한 투과성이 높은 재료가 사용되는 것이 바람직하다. 기판(191)에 사용할 수 있는 재료로서는, 예를 들어 유리, 석영, 사파이어, 수지 등이 있다. 기판(191)으로서는 수지 필름 등의 필름을 사용하여도 좋다. 이에 의하여, 표시 장치를 경량화, 박형화할 수 있다.
색 변환층에는 형광체나 퀀텀닷(QD: Quantum dot)을 사용하는 것이 바람직하다. 특히, 퀀텀닷은 발광 스펙트럼의 피크 폭이 좁기 때문에, 색 순도가 좋은 발광을 얻을 수 있다. 따라서 표시 장치의 표시 품위를 높일 수 있다.
색 변환층은 액적 토출법(예를 들어 잉크젯법), 도포법, 임프린트법, 각종 인쇄법(스크린 인쇄, 오프셋 인쇄) 등을 사용하여 형성할 수 있다. 또한 퀀텀닷 필름 등의 색 변환 필름을 사용하여도 좋다.
퀀텀닷을 구성하는 재료는 특별히 한정되지 않고, 예를 들어 14족 원소, 15족 원소, 16족 원소, 복수의 14족 원소로 이루어지는 화합물, 4족 내지 14족에 속하는 원소와 16족 원소의 화합물, 2족 원소와 16족 원소의 화합물, 13족 원소와 15족 원소의 화합물, 13족 원소와 17족 원소의 화합물, 14족 원소와 15족 원소의 화합물, 11족 원소와 17족 원소의 화합물, 산화 철류, 산화 타이타늄류, 칼코게나이드스피넬류, 각종 반도체 클러스터 등이 있다.
구체적으로는, 셀레늄화 카드뮴, 황화 카드뮴, 텔루륨화 카드뮴, 셀레늄화 아연, 산화 아연, 황화 아연, 텔루륨화 아연, 황화 수은, 셀레늄화 수은, 텔루륨화 수은, 비소화 인듐, 인화 인듐, 비소화 갈륨, 인화 갈륨, 질화 인듐, 질화 갈륨, 안티모니화 인듐, 안티모니화 갈륨, 인화 알루미늄, 비소화 알루미늄, 안티모니화 알루미늄, 셀레늄화 납, 텔루륨화 납, 황화 납, 셀레늄화 인듐, 텔루륨화 인듐, 황화 인듐, 셀레늄화 갈륨, 황화 비소, 셀레늄화 비소, 텔루륨화 비소, 황화 안티모니, 셀레늄화 안티모니, 텔루륨화 안티모니, 황화 비스무트, 셀레늄화 비스무트, 텔루륨화 비스무트, 실리콘, 탄소화 실리콘, 저마늄, 주석, 셀레늄, 텔루륨, 붕소, 탄소, 인, 질화 붕소, 인화 붕소, 비소화 붕소, 질화 알루미늄, 황화 알루미늄, 황화 바륨, 셀레늄화 바륨, 텔루륨화 바륨, 황화 칼슘, 셀레늄화 칼슘, 텔루륨화 칼슘, 황화 베릴륨, 셀레늄화 베릴륨, 텔루륨화 베릴륨, 황화 마그네슘, 셀레늄화 마그네슘, 황화 저마늄, 셀레늄화 저마늄, 텔루륨화 저마늄, 황화 주석, 셀레늄화 주석, 텔루륨화 주석, 산화 납, 플루오린화 구리, 염화 구리, 브로민화 구리, 아이오딘화 구리, 산화 구리, 셀레늄화 구리, 산화 니켈, 산화 코발트, 황화 코발트, 산화 철, 황화 철, 산화 망가니즈, 황화 몰리브데넘, 산화 바나듐, 산화 텅스텐, 산화 탄탈럼, 산화 타이타늄, 산화 지르코늄, 질화 실리콘, 질화 저마늄, 산화 알루미늄, 타이타늄산 바륨, 셀레늄과 아연과 카드뮴의 화합물, 인듐과 비소와 인의 화합물, 카드뮴과 셀레늄과 황의 화합물, 카드뮴과 셀레늄과 텔루륨의 화합물, 인듐과 갈륨과 비소의 화합물, 인듐과 갈륨과 셀레늄의 화합물, 인듐과 셀레늄과 황의 화합물, 구리와 인듐과 황의 화합물, 및 이들의 조합 등을 들 수 있다. 또한 조성이 임의의 비율로 나타내어지는, 소위 합금형 퀀텀닷을 사용하여도 좋다.
퀀텀닷의 구조로서는, 코어형, 코어-셸형, 코어-멀티셸형 등을 들 수 있다. 또한 퀀텀닷은 표면 원자의 비율이 높기 때문에 반응성이 높고, 응집이 일어나기 쉽다. 그러므로 퀀텀닷의 표면에는 보호제가 부착되거나, 또는 보호기가 제공되는 것이 바람직하다. 상기 보호제가 부착되거나, 또는 보호기가 제공되어 있으면 응집을 방지하고 용매에 대한 용해성을 높일 수 있다. 또한 반응성을 저감하여 전기적 안정성을 향상시킬 수도 있다.
퀀텀닷은 크기가 작아질수록 밴드 갭이 넓어지기 때문에, 원하는 파장의 광이 얻어지도록 그 크기를 적절히 조정한다. 결정의 크기가 작아질수록, 퀀텀닷의 발광은 청색 쪽으로, 즉 고에너지 쪽으로 시프트하기 때문에, 퀀텀닷의 크기를 변경함으로써, 자외 영역, 가시 영역, 적외 영역의 스펙트럼의 파장 영역에 걸쳐, 그 발광 파장을 조정할 수 있다. 퀀텀닷의 크기(직경)는 예를 들어 0.5nm 이상 20nm 이하, 바람직하게는 1nm 이상 10nm 이하이다. 퀀텀닷은 그 크기 분포가 좁을수록, 발광 스펙트럼이 더 협선화(狹線化)하기 때문에, 색 순도가 양호한 발광을 얻을 수 있다. 또한 퀀텀닷의 형상은 특별히 한정되지 않고, 구상, 막대기상, 원반상, 그 외의 형상이어도 좋다. 막대기상 퀀텀닷인 퀀텀 로드는 지향성을 갖는 광을 방출하는 기능을 갖는다.
착색층은 특정의 파장 영역의 광을 투과시키는 유색층이다. 예를 들어 적색, 녹색, 청색, 또는 황색의 파장 영역의 광을 투과시키는 컬러 필터 등을 사용할 수 있다. 착색층에 사용할 수 있는 재료로서는 금속 재료, 수지 재료, 안료 또는 염료가 포함된 수지 재료 등을 들 수 있다.
표시 장치(100D)는, 먼저 표시 장치(100A)와 같이 회로 기판과 LED 기판을 접합한 후, LED 기판이 갖는 기판(101)을 박리하고, 박리에 의하여 노출된 면에 접착층(192)을 사용하여 착색층(CFR) 및 색 변환층(CCMR) 등이 제공된 기판(191)을 접합함으로써 제작할 수 있다.
기판(101)의 박리 방법에 한정은 없고, 예를 들어 도 6의 (A)에 나타낸 바와 같이 레이저 광(Laser beam)을 기판(101)의 하나의 면 전체에 조사하는 방법이 있다. 이에 의하여, 기판(101)을 박리하고, 보호층(102) 및 발광 다이오드(110a, 110b)을 노출시킬 수 있다(도 6의 (B)).
레이저로서는 엑시머 레이저, 고체 레이저 등을 사용할 수 있다. 예를 들어 다이오드 여기 고체 레이저(DPSS)를 사용하여도 좋다.
기판(101)과 발광 다이오드(110a, 110b) 사이에 박리층을 제공하여도 좋다.
박리층은 유기 재료 또는 무기 재료를 사용하여 형성할 수 있다.
박리층에 사용할 수 있는 유기 재료로서는, 예를 들어 폴리이미드 수지, 아크릴 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 페놀 수지 등이 있다.
박리층에 사용할 수 있는 무기 재료로서는 텅스텐, 몰리브데넘, 타이타늄, 탄탈럼, 나이오븀, 니켈, 코발트, 지르코늄, 아연, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘 중에서 선택된 원소를 포함하는 금속, 상기 원소를 포함하는 합금, 또는 상기 원소를 포함하는 화합물 등을 들 수 있다. 실리콘을 포함하는 층의 결정 구조는 비정질, 미결정, 다결정 중 어느 것이어도 좋다.
접착층(192)에는, 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제를 사용할 수 있다. 또한 접착 시트 등을 사용하여도 좋다.
또한 표시 장치(100E)에 나타낸 바와 같이, 접착층(192)을 사용하여 착색층(CFR) 및 색 변환층(CCMR) 등이 제공된 기판(191)을 기판(101)에 접합하여도 좋다. 즉, 기판(101)을 박리하지 않아도 된다.
이때, 연마 등에 의하여 기판(101)의 두께를 얇게 하는 것이 바람직하다. 이로써, 발광 다이오드가 방출하는 광의 추출 효율을 높일 수 있다. 또한 표시 장치를 박형화, 경량화할 수도 있다.
표시 장치(100E)는, 먼저 표시 장치(100A)와 같이 회로 기판과 LED 기판을 접합한 후, LED 기판이 갖는 기판(101)을 연마하고, 기판(101)의 연마된 면에 접착층(192)을 사용하여 착색층(CFR) 및 색 변환층(CCMR) 등이 제공된 기판(191)을 접합함으로써 제작할 수 있다.
[표시 장치의 구성예 3]
도 7은 표시 장치(100F)의 단면도이다.
본 발명의 일 형태의 표시 장치는 터치 센서가 탑재된 표시 장치(입출력 장치 또는 터치 패널이라고도 함)이어도 좋다. 상술한 각 표시 장치의 구성을 터치 패널에 적용할 수 있다. 표시 장치(100F)는 표시 장치(100A)에 터치 센서가 탑재된 예이다.
본 발명의 일 형태의 터치 패널이 갖는 검지 소자(센서 소자라고도 함)에 한정은 없다. 손가락이나 스타일러스 등의 피검지체의 근접 또는 접촉을 검지할 수 있는 다양한 센서를 검지 소자로서 적용할 수 있다.
센서의 방식으로서는, 예를 들어 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 감압 방식 등 다양한 방식을 사용할 수 있다.
본 실시형태에서는, 정전 용량 방식의 검지 소자를 갖는 터치 패널을 예로 들어 설명한다.
정전 용량 방식으로서는, 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다. 또한 투영형 정전 용량 방식으로서는, 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 사용하면 여러 지점을 동시에 검지할 수 있기 때문에 바람직하다.
본 발명의 일 형태의 터치 패널에는, 따로 제작된 표시 장치와 검지 소자를 접합하는 구성, 표시 소자를 지지하는 기판 및 대향 기판 중 한쪽 또는 양쪽에 검지 소자를 구성하는 전극 등을 제공하는 구성 등, 다양한 구성을 적용할 수 있다.
표시 장치(100F)에서 기판(151)으로부터 기판(101)까지의 적층 구조는 표시 장치(100A)와 같기 때문에, 자세한 설명은 생략한다.
도전층(187b)은 도전층(189b), 도전층(190e), 및 도전체(195)를 통하여 FPC1에 전기적으로 접속되어 있다. 표시 장치(100F)에는 FPC1을 통하여 신호 및 전력이 공급된다.
도전층(187b)은 도전층(187a)과 동일한 재료 및 동일한 공정으로 형성할 수 있다. 도전층(189b)은 도전층(189a)과 동일한 재료 및 동일한 공정으로 형성할 수 있다. 도전층(190e)은 도전층(190a 내지 190d)과 동일한 재료 및 동일한 공정으로 형성할 수 있다.
도전체(195)로서는, 예를 들어 이방성 도전 필름(ACF: Anisotropic Conductive Film) 또는 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
기판(171)에 터치 센서가 제공되어 있다. 기판(171)에서 터치 센서가 제공된 면이 기판(101) 측을 향하도록, 기판(171)과 기판(101)이 접착층(179)에 의하여 접합되어 있다.
기판(171)의 기판(101) 측에는 전극(177) 및 전극(178)이 제공되어 있다. 전극(177) 및 전극(178)은 동일 평면 위에 형성되어 있다. 전극(177) 및 전극(178)에는 가시광을 투과시키는 재료를 사용한다. 절연층(173)은 전극(177) 및 전극(178)을 덮도록 제공되어 있다. 전극(174)은 절연층(173)에 제공된 개구를 통하여, 전극(177)을 사이에 두고 제공되는 2개의 전극(178)에 전기적으로 접속되어 있다.
전극(177, 178)과 동일한 도전층을 가공하여 얻어진 배선(172)이, 전극(174)과 동일한 도전층을 가공하여 얻어진 도전층(175)에 접속되어 있다. 도전층(175)은 접속체(176)를 통하여 FPC2에 전기적으로 접속된다.
[트랜지스터의 구성예]
본 발명의 일 형태의 표시 장치에 사용할 수 있는 트랜지스터는, 도 1 등에 나타낸 트랜지스터(120a, 120b)의 구성에 한정되지 않는다. 이하에서는 도 8 및 도 9를 사용하여, 본 발명의 일 형태의 표시 장치에 사용할 수 있는 트랜지스터의 구성예에 대하여 설명한다.
도 8의 (A)는 트랜지스터(300)의 상면도이다. 또한 도 8의 (A)에서는, 도면의 명료화를 위하여 일부의 요소를 도시하지 않았다. 도 8의 (B)는, 도 8의 (A)에서의 일점쇄선 A1-A2 사이의 단면도이다. 도 8의 (B)는 트랜지스터(300)의 채널 길이 방향의 단면도라고 할 수 있다. 도 8의 (C)는, 도 8의 (A)에서의 일점쇄선 A3-A4 사이의 단면도이다. 도 8의 (C)는 트랜지스터(300)의 채널 폭 방향의 단면도라고 할 수 있다.
도 9의 (A)는 트랜지스터(300A)의 상면도이다. 또한 도 9의 (A)에서는, 도면의 명료화를 위하여 일부의 요소를 도시하지 않았다. 도 9의 (B)는, 도 9의 (A)에서의 일점쇄선 A1-A2 사이의 단면도이다. 도 9의 (B)는 트랜지스터(300A)의 채널 길이 방향의 단면도라고 할 수 있다. 도 9의 (C)는, 도 9의 (A)에서의 일점쇄선 A3-A4 사이의 단면도이다. 도 9의 (C)는 트랜지스터(300A)의 채널 폭 방향의 단면도라고 할 수 있다.
또한 도 9에 나타낸 트랜지스터(300A)는, 도 8에 나타낸 트랜지스터(300)의 변형예이다. 산화물층(330c), 절연층(354), 및 절연층(380)은 도 8에서는 각각 단층 구조를 갖고, 도 9에서는 각각 적층 구조를 갖는다. 기타 구성은 도 8과 도 9 사이에서 같다.
또한 본 명세서 등에서 트랜지스터란 게이트와 드레인과 소스를 포함하는 적어도 3개의 단자를 갖는 소자이다. 그리고 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널이 형성되는 영역(이하 채널 형성 영역이라고도 함)을 갖고, 채널 형성 영역을 통하여 소스와 드레인 사이에 전류를 흐르게 할 수 있는 것이다. 또한 본 명세서 등에서 채널 형성 영역이란 전류가 주로 흐르는 영역을 말한다.
또한 소스나 드레인의 기능은 상이한 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화하는 경우 등에는 서로 바뀌는 경우가 있다. 그러므로 본 명세서 등에서는 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 경우가 있다.
또한 채널 길이란, 예를 들어 트랜지스터의 상면도에서, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널 형성 영역에서의 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 또한 하나의 트랜지스터에서, 채널 길이가 모든 영역에서 같은 값을 취한다고 할 수는 없다. 즉, 하나의 트랜지스터의 채널 길이는 하나의 값으로 정해지지 않는 경우가 있다. 따라서 본 명세서에서 채널 길이는 채널 형성 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값으로 한다.
채널 폭이란, 예를 들어 트랜지스터의 상면도에서, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널 형성 영역에서의 채널 길이 방향에 수직인 방향의 채널 형성 영역의 길이를 말한다. 또한 하나의 트랜지스터에서, 채널 폭이 모든 영역에서 같은 값을 취한다고 할 수는 없다. 즉, 하나의 트랜지스터의 채널 폭은 하나의 값으로 정해지지 않는 경우가 있다. 따라서 본 명세서에서 채널 폭은 채널 형성 영역에서의 어느 하나의 값, 최댓값, 최솟값, 또는 평균값으로 한다.
또한 본 명세서 등에서 트랜지스터의 구조에 따라서는, 실제로 채널이 형성되는 영역에서의 채널 폭(이하 "실효적인 채널 폭"이라고도 함)과 트랜지스터의 상면도에서 나타내는 채널 폭(이하 "외관상 채널 폭"이라고도 함)이 상이한 경우가 있다. 예를 들어 게이트 전극이 반도체의 측면을 덮는 경우, 실효적인 채널 폭이 외관상 채널 폭보다 커져, 그 영향을 무시할 수 없는 경우가 있다. 예를 들어 미세하고 게이트 전극이 반도체의 측면을 덮는 트랜지스터에서는, 반도체의 측면에 형성되는 채널 형성 영역의 비율이 커지는 경우가 있다. 이 경우에는 외관상 채널 폭보다 실효적인 채널 폭이 더 크다.
이러한 경우, 실효적인 채널 폭을 실측에 의하여 추정하기 어려운 경우가 있다. 예를 들어 설곗값으로부터 실효적인 채널 폭을 추정하기 위해서는, 반도체의 형상이 이미 알려져 있다는 가정이 필요하다. 따라서 반도체의 형상을 정확하게 알 수 없는 경우에는 실효적인 채널 폭을 정확하게 측정하기 어렵다.
본 명세서에서 단순히 채널 폭이라고 기재한 경우에는 외관상 채널 폭을 가리키는 경우가 있다. 또는 본 명세서에서 단순히 채널 폭이라고 기재한 경우에는 실효적인 채널 폭을 가리키는 경우가 있다. 또한 채널 길이, 채널 폭, 실효적인 채널 폭, 외관상 채널 폭 등은 단면 TEM 이미지 등을 해석하는 것 등에 의하여 값을 결정할 수 있다.
트랜지스터(300)는 기판(도시하지 않았음) 위에 절연층(314)을 사이에 두고 배치되고, 절연층(316)에 매립되도록 배치된 도전층(305)과, 절연층(316) 위 및 도전층(305) 위에 배치된 절연층(322)과, 절연층(322) 위에 배치된 절연층(324)과, 절연층(324) 위에 배치된 산화물층(330)(산화물층(330a), 산화물층(330b), 및 산화물층(330c))과, 산화물층(330) 위에 배치된 절연층(350)과, 절연층(350) 위에 배치된 도전층(360)(도전층(360a) 및 도전층(360b))과, 산화물층(330b)의 상면의 일부와 접하는 도전층(342a) 및 도전층(342b)과, 절연층(324)의 상면의 일부, 산화물층(330a)의 측면, 산화물층(330b)의 측면, 도전층(342a)의 측면 및 상면, 그리고 도전층(342b)의 측면 및 상면과 접하여 배치된 절연층(354)을 갖는다.
트랜지스터(300) 위에는, 각각 층간막으로서 기능하는 절연층(380), 절연층(374), 및 절연층(381)이 제공된다. 또한 트랜지스터(300)는 플러그로서 기능하는 도전층(340)(도전층(340a) 및 도전층(340b))에 전기적으로 접속된다. 또한 도전층(340)의 측면과 접하여 절연층(341)(절연층(341a) 및 절연층(341b))이 제공된다.
산화물층(330)은 절연층(324) 위에 배치된 산화물층(330a)과, 산화물층(330a) 위에 배치된 산화물층(330b)과, 산화물층(330b) 위에 배치되고 적어도 일부가 산화물층(330b)의 상면과 접하는 산화물층(330c)을 갖는 것이 바람직하다. 산화물층(330b) 아래에 산화물층(330a)을 가짐으로써, 산화물층(330a)보다 아래쪽에 형성된 구조물로부터 산화물층(330b)으로의 불순물의 확산을 억제할 수 있다. 또한 산화물층(330b) 위에 산화물층(330c)을 가짐으로써, 산화물층(330c)보다 위쪽에 형성된 구조물로부터 산화물층(330b)으로의 불순물의 확산을 억제할 수 있다.
또한 트랜지스터(300)에서 산화물층(330)이 산화물층(330a), 산화물층(330b), 및 산화물층(330c)의 3층 구조를 갖는 예를 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 산화물층(330)은 예를 들어 산화물층(330b)의 단층, 산화물층(330a)과 산화물층(330b)의 2층 구조, 산화물층(330b)과 산화물층(330c)의 2층 구조, 또는 4층 이상의 적층 구조를 가져도 좋다. 또한 산화물층(330a), 산화물층(330b), 산화물층(330c)의 각각이 적층 구조를 가져도 좋다.
산화물층(330b) 위에는 도전층(342)(도전층(342a) 및 도전층(342b))이 제공된다. 도전층(342)의 막 두께는 예를 들어 1nm 이상 50nm 이하, 바람직하게는 2nm 이상 25nm 이하로 할 수 있다.
도전층(360)은 트랜지스터(300)의 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하고, 도전층(342a) 및 도전층(342b)은 각각 트랜지스터(300)의 소스 전극 또는 드레인 전극으로서 기능한다.
트랜지스터(300)에서는, 채널 형성 영역을 갖는 산화물층(330)에, 반도체로서 기능하는 금속 산화물(이하 산화물 반도체라고도 함)을 사용하는 것이 바람직하다. 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
상기 금속 산화물로서는, 밴드 갭이 2.0eV 이상, 바람직하게는 2.5eV 이상의 것을 사용하는 것이 바람직하다. 밴드 갭이 넓은 금속 산화물을 산화물층(330)에 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다. 이와 같은 트랜지스터를 사용함으로써, 저소비전력의 표시 장치를 제공할 수 있다.
예를 들어 산화물층(330)에 인듐(In), 원소 M, 및 아연(Zn)을 포함한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘 등 중에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 특히 원소 M에는 알루미늄, 갈륨, 이트륨, 또는 주석을 사용하는 것이 좋다. 또한 산화물층(330)에 In-M 산화물, In-Zn 산화물, 또는 M-Zn 산화물을 사용하여도 좋다.
트랜지스터(300)에는 캐리어 밀도가 낮은 금속 산화물을 사용하는 것이 바람직하다. 금속 산화물의 캐리어 밀도를 낮추는 경우에는, 금속 산화물 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 금속 산화물 내의 불순물로서는 예를 들어 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
특히 금속 산화물에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 금속 산화물 내에 산소 결손을 형성하는 경우가 있다. 금속 산화물 내의 채널 형성 영역에 산소 결손이 포함되면 트랜지스터는 노멀리 온 특성을 갖는 경우가 있다. 또한 산소 결손에 수소가 들어간 결함은 도너로서 기능하고, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 많이 포함되는 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성을 갖기 쉽다.
따라서 금속 산화물을 산화물층(330)에 사용하는 경우, 금속 산화물 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 측정되는 금속 산화물의 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다. 수소 등의 불순물이 충분히 저감된 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
산화물층(330)에 금속 산화물을 사용하는 경우에는, 도전층(342)(도전층(342a) 및 도전층(342b))과 산화물층(330)이 접함으로써, 산화물층(330) 내의 산소가 도전층(342)으로 확산되어, 도전층(342)이 산화되는 경우가 있다. 도전층(342)이 산화되면 도전층(342)의 도전율이 저하할 가능성이 높다. 또한 산화물층(330) 내의 산소가 도전층(342)으로 확산되는 것을 "도전층(342)이 산화물층(330) 내의 산소를 흡수한다"라고 바꿔 말할 수 있다.
산화물층(330) 내의 산소가 도전층(342)(도전층(342a) 및 도전층(342b))으로 확산되면, 도전층(342a)과 산화물층(330b) 및 산화물층(330c) 사이, 그리고 도전층(342b)과 산화물층(330b) 및 산화물층(330c) 사이에 각각 층이 형성되는 경우가 있다. 상기 층은 도전층(342)보다 산소를 많이 포함하기 때문에, 절연성을 갖는 것으로 추정된다. 이때, 도전층(342)과, 상기 층과, 산화물층(330b) 또는 산화물층(330c)의 3층 구조는 금속-절연체-반도체로 이루어지는 3층 구조인 것으로 간주할 수 있고, MIS(Metal-Insulator-Semiconductor) 구조라고 부르는 경우가 있다.
그래서 도전층(342)(도전층(342a) 및 도전층(342b))은, 산화물층(330) 내의 수소가 도전층(342)으로 확산되기 쉽고, 또한 산화물층(330) 내의 산소가 도전층(342)으로 확산되기 어려운 특성을 갖는 도전성 재료로 구성되는 것이 바람직하다. 따라서 산화물층(330)의 수소가 도전층(342)으로 확산됨으로써, 산화물층(330)의 수소 농도가 저감되고, 트랜지스터(300)에 안정된 전기 특성을 부여할 수 있다. 또한 본 명세서 등에서는, 산화물 내의 수소가 도전층으로 확산되기 쉬운 것을 "상기 도전층은 상기 산화물 내의 수소를 추출하기 쉽다(흡수하기 쉽다)"라고 표현하는 경우가 있다. 또한 산화물 내의 산소가 도전층으로 확산되기 어려운 것을 "상기 도전층은 산화되기 어렵다", "상기 도전층은 내산화성을 갖는다" 등으로 표현하는 경우가 있다.
상기 도전성 재료로서는, 예를 들어 탄탈럼(Ta), 타이타늄(Ti) 등을 포함하는 도전체가 있다. 특히, 탄탈럼을 포함하는 도전체를 도전층(342)에 사용하는 것이 바람직하다. 탄탈럼을 포함하는 도전체는 질소를 포함하여도 좋고, 산소를 포함하여도 좋다. 따라서 탄탈럼을 포함하는 도전체는 조성식이 TaNxOy(x는 0보다 크고 1.67 이하의 실수, 또한 y는 0 이상 1.0 이하의 실수)를 만족시키는 것이 바람직하다. 탄탈럼을 포함하는 도전체는 금속 탄탈럼, 산화 탄탈럼, 질화 탄탈럼, 질화산화 탄탈럼, 산질화 탄탈럼 등을 포함한다. 그래서 본 명세서 등에서는, 탄탈럼을 포함하는 도전체를 TaNxOy라고 표기하는 경우가 있다.
TaNxOy에서 탄탈럼의 비율은 높은 것이 바람직하다. 또는 질소 및 산소의 비율은 낮은 것이 바람직하고, x 및 y의 값은 작은 것이 바람직하다. 탄탈럼의 비율을 높게 함으로써, TaNxOy의 저항률이 저하하고, 상기 TaNxOy를 도전층(342)에 사용한 트랜지스터(300)에 양호한 전기 특성을 부여할 수 있다.
또한 TaNxOy에서 질소의 비율은 높은 것이 바람직하고, x의 값은 큰 것이 바람직하다. 질소의 비율이 높은 TaNxOy를 도전층(342)에 사용함으로써, 도전층(342)의 산화를 억제할 수 있다. 또한 도전층(342)과 산화물층(330) 사이에 형성되는 층의 막 두께를 얇게 할 수 있다.
또한 도전층(342)으로 확산된 수소는 도전층(342)에 머무르는 경우가 있다. 바꿔 말하면, 산화물층(330) 내의 수소가 도전층(342)에 흡수되는 경우가 있다. 또한 산화물층(330) 내의 수소는, 도전층(342)을 투과하여 도전층(342)의 주변에 제공된 구조체, 또는 트랜지스터(300)의 외부로 방출되는 경우가 있다.
산화물층(330)의 수소 농도를 저감하고, 도전층(342)과 산화물층(330) 사이에 층이 형성되는 것을 억제하기 위해서는, 산화물층(330) 내의 수소가 도전층(342)으로 확산되기 쉬운 특성을 갖는 도전성 재료로 도전층(342)을 구성하고, 또한 도전층(342)과 산화물층(330) 사이에 도전층(342)의 산화를 억제하는 기능을 갖는 층을 제공하는 것이 바람직하다. 상기 층을 제공함으로써, 도전층(342)과 산화물층(330)이 접하지 않는 구조가 되기 때문에, 도전층(342)이 산화물층(330)의 산소를 흡수하는 것을 억제할 수 있다.
이하에서는, 트랜지스터(300)의 자세한 구성에 대하여 설명한다.
절연층(314)은 물, 수소 등의 불순물이 기판 측으로부터 트랜지스터(300)로 확산되는 것을 억제하는 절연성 배리어막으로서 기능하는 것이 바람직하다. 따라서 절연층(314)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 절연성 재료를 사용하는 것이 바람직하다.
또한 본 명세서에서 불순물 또는 산소의 확산을 억제하는 기능이란, 상기 불순물 및 상기 산소 중 어느 하나 또는 모두의 확산을 억제하는 기능을 말한다. 또한 수소 또는 산소의 확산을 억제하는 기능을 갖는 막을 수소 또는 산소가 투과하기 어려운 막, 수소 또는 산소의 투과성이 낮은 막, 수소 또는 산소에 대하여 배리어성을 갖는 막, 수소 또는 산소에 대한 배리어막 등이라고 부르는 경우가 있다. 또한 배리어막에 도전성을 갖는 경우, 상기 배리어막을 도전성 배리어막이라고 부르는 경우가 있다.
예를 들어 절연층(314)에 산화 알루미늄막, 질화 실리콘막 등을 사용하는 것이 바람직하다. 이 경우, 물, 수소 등의 불순물이 절연층(314)보다 기판 측으로부터 트랜지스터(300) 측으로 확산되는 것을 억제할 수 있다. 또는 절연층(324) 등에 포함되는 산소가 절연층(314)보다 기판 측으로 확산되는 것을 억제할 수 있다. 또한 절연층(314)은 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다. 예를 들어 산화 알루미늄막과 질화 실리콘막의 적층으로 하여도 좋다.
또한 예를 들어 절연층(314)으로서, 스퍼터링법을 사용하여 성막한 질화 실리콘막을 사용하는 것이 바람직하다. 이에 의하여, 절연층(314) 내의 수소 농도를 낮출 수 있고, 물, 수소 등의 불순물이 절연층(314)보다 기판 측으로부터 트랜지스터(300) 측으로 확산되는 것을 더 억제할 수 있다.
층간막으로서 기능하는 절연층(316)은 절연층(314)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연층(316)으로서 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 플루오린을 첨가한 산화 실리콘막, 탄소를 첨가한 산화 실리콘막, 탄소 및 질소를 첨가한 산화 실리콘막, 공공(空孔)을 갖는 산화 실리콘막 등을 적절히 사용하면 좋다.
절연층(316)은 수소 농도가 낮고, 화학량론적 조성보다 산소가 과잉으로 존재하는 영역(이하 과잉 산소 영역이라고도 함) 또는 가열에 의하여 이탈되는 산소(이하 과잉 산소라고도 함)를 포함하는 것이 바람직하다. 예를 들어 절연층(316)으로서 스퍼터링법을 사용하여 성막한 산화 실리콘막을 사용하는 것이 바람직하다. 이에 의하여, 산화물층(330)에 대한 수소의 혼입을 억제할 수 있거나, 또는 산화물층(330)에 산소를 공급하여 산화물층(330) 내의 산소 결손을 저감할 수 있다. 따라서 전기 특성의 변동이 억제되고, 안정된 전기 특성을 가짐과 함께, 신뢰성이 향상된 트랜지스터를 제공할 수 있다.
절연층(316)을 적층 구조로 하여도 좋다. 예를 들어 절연층(316)에서 적어도 도전층(305)의 측면과 접하는 부분에 절연층(314)과 같은 절연층을 제공하는 구성으로 하여도 좋다. 이러한 구성으로 함으로써, 절연층(316)에 포함되는 산소로 인하여 도전층(305)이 산화되는 것을 억제할 수 있다. 또는 도전층(305)에 의하여 절연층(316)에 포함되는 산소량이 감소하는 것을 억제할 수 있다.
도전층(305)은 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전층(305)에 인가하는 전위를 도전층(360)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(300)의 문턱 전압(Vth)을 제어할 수 있다. 특히, 도전층(305)에 음의 전위를 인가함으로써, 트랜지스터(300)의 Vth를 더 크게 하고, 오프 전류를 저감할 수 있다. 따라서 도전층(305)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다 도전층(360)에 인가하는 전위가 0V일 때의 드레인 전류를 저감할 수 있다.
도전층(305)은 산화물층(330) 및 도전층(360)과 중첩되도록 배치된다. 또한 도전층(305)은 절연층(314) 또는 절연층(316)에 매립되도록 제공되는 것이 바람직하다.
도전층(305)은 도 8의 (B)에 나타낸 바와 같이, 산화물층(330)에서의 채널 형성 영역보다 크게 제공되는 것이 좋다. 특히 도 8의 (C)에 나타낸 바와 같이, 도전층(305)은 산화물층(330)에서 채널 폭 방향과 교차되는 단부보다 외측의 영역으로도 연장되는 것이 바람직하다. 즉, 산화물층(330)의 채널 폭 방향에서의 측면의 외측에서, 도전층(305)과 도전층(360)은 절연층을 사이에 두고 중첩되는 것이 바람직하다. 상기 구성을 가짐으로써, 제 1 게이트 전극으로서 기능하는 도전층(360)의 전계와, 제 2 게이트 전극으로서 기능하는 도전층(305)의 전계로, 산화물층(330)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다.
도 8의 (C)에 나타낸 바와 같이, 도전층(305)은 연장되어 배선으로서도 기능한다. 다만 이에 한정되지 않고, 도전층(305) 아래에 배선으로서 기능하는 도전층을 제공하는 구성으로 하여도 좋다. 또한 도전층(305)은 반드시 각 트랜지스터에 하나씩 제공될 필요는 없다. 예를 들어 도전층(305)을 복수의 트랜지스터로 공유하는 구성으로 하여도 좋다.
트랜지스터(300)에서 도전층(305)이 2층의 적층 구조(절연층(314) 위의 제 1 도전층 및 제 1 도전층 위의 제 2 도전층)를 갖는 예를 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전층(305)은 단층 또는 3층 이상의 적층 구조를 가져도 좋다. 구조체가 적층 구조를 갖는 경우에는, 형성 순서대로 서수를 붙여 구별하는 경우가 있다.
여기서 도전층(305)의 제 1 도전층에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다.
도전층(305)의 제 1 도전층에 산소의 확산을 억제하는 기능을 갖는 도전성 재료를 사용함으로써, 도전층(305)의 제 2 도전층이 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 갖는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서 도전층(305)의 제 1 도전층은 상기 도전성 재료를 사용한 단층 구조 또는 적층 구조를 갖는 것이 바람직하다. 예를 들어 도전층(305)의 제 1 도전층을 탄탈럼막, 질화 탄탈럼막, 루테늄막, 또는 산화 루테늄막과 타이타늄막 또는 질화 타이타늄막의 적층으로 하여도 좋다.
도전층(305)의 제 2 도전층에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도 8의 (B) 등에서는 도전층(305)의 제 2 도전층을 단층으로 도시하였지만 적층 구조로 하여도 좋고, 예를 들어 타이타늄막 또는 질화 타이타늄막과 상기 도전성 재료를 포함한 막의 적층으로 하여도 좋다.
절연층(322) 및 절연층(324)은 게이트 절연층으로서 기능한다.
절연층(322)은 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 또한 절연층(322)은 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어 절연층(322)은 절연층(324)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 더 억제할 수 있는 것이 바람직하다.
절연층(322)의 재료로서는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 상기 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연층(322)을 형성한 경우, 절연층(322)은 산화물층(330)으로부터 기판 측으로의 산소 방출이나, 트랜지스터(300)의 주변부로부터 산화물층(330)으로의 수소 등의 불순물의 확산을 억제하는 층으로서 기능한다. 따라서 절연층(322)을 제공함으로써, 수소 등의 불순물이 트랜지스터(300)의 내측으로 확산되는 것을 억제하고, 산화물층(330) 내의 산소 결손의 생성을 억제할 수 있다. 또한 도전층(305)이 절연층(324)이나 산화물층(330)에 포함되는 산소와 반응하는 것을 억제할 수 있다.
또는 상기 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 또한 절연층(322)으로서는, 이들 절연체를 포함하는 절연막에 산화 실리콘막, 산화질화 실리콘막, 또는 질화 실리콘막을 적층한 것을 사용하여도 좋다.
절연층(322)은, 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), (Ba,Sr)TiO3(BST) 등의 소위 high-k 재료를 포함한 절연 재료를 사용하여 단층 구조 또는 적층 구조로 형성되어도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연층이 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연층으로서 기능하는 절연층에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있다.
산화물층(330)과 접하는 절연층(324)은 가열에 의하여 산소가 이탈되는 것이 바람직하다. 예를 들어 절연층(324)으로서는 산화 실리콘막, 산화질화 실리콘막 등을 적절히 사용하면 좋다. 산소를 포함하는 절연층을 산화물층(330)과 접하여 제공함으로써, 산화물층(330) 내의 산소 결손을 저감하고 트랜지스터(300)의 신뢰성을 향상시킬 수 있다.
절연층(324)으로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물층이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 분자의 이탈량이 1.0×1018molecules/cm3 이상, 바람직하게는 1.0×1019molecules/cm3 이상, 더 바람직하게는 2.0×1019molecules/cm3 이상 또는 3.0×1020molecules/cm3 이상인 산화물층이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100 ℃ 이상 400℃ 이하의 범위가 바람직하다.
절연층(324)은 수소 농도가 낮고, 과잉 산소 영역 또는 과잉 산소를 포함하는 것이 바람직하고, 예를 들어 절연층(316)과 같은 재료를 사용하여 제공되어도 좋다.
절연층(322) 및 절연층(324)이 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다.
산화물층(330)은 화학 조성이 상이한 산화물의 적층 구조를 갖는 것이 바람직하다. 구체적으로는, 산화물층(330a)에 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 원소 M의 원자수비가, 산화물층(330b)에 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물층(330a)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비가, 산화물층(330b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물층(330b)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비가, 산화물층(330a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다. 또한 산화물층(330c)에는 산화물층(330a) 또는 산화물층(330b)에 사용할 수 있는 금속 산화물을 사용할 수 있다.
산화물층(330b) 및 산화물층(330c)은 결정성을 갖는 것이 바람직하다. 예를 들어 후술하는 CAAC-OS(c-axis aligned crystalline oxide semiconductor)를 사용하는 것이 바람직하다. CAAC-OS 등 결정성을 갖는 산화물은 불순물이나 결함(산소 결손 등)이 적고 결정성이 높은 치밀한 구조를 갖는다. 따라서 소스 전극 또는 드레인 전극에 의한 산화물층(330b)으로부터의 산소 추출을 억제할 수 있다. 이에 의하여, 열처리를 수행한 경우에도 산화물층(330b)으로부터 산소가 추출되는 것을 저감할 수 있기 때문에, 트랜지스터(300)는 제조 공정에서의 높은 온도(소위 thermal budget)에 대하여 안정적이다.
산화물층(330c)에는 CAAC-OS를 사용하는 것이 바람직하고, 산화물층(330c)이 갖는 결정의 c축이 산화물층(330c)의 피형성면 또는 상면에 실질적으로 수직인 방향을 향하는 것이 바람직하다. CAAC-OS는 c축에 수직인 방향으로 산소를 이동시키기 쉬운 성질을 갖는다. 따라서 산화물층(330c)에 포함되는 산소를 산화물층(330b)에 효율적으로 공급할 수 있다.
산화물층(330a) 및 산화물층(330c)의 전도대 하단의 에너지 준위는 산화물층(330b)의 전도대 하단의 에너지 준위보다 높은 것이 바람직하다. 바꿔 말하면, 산화물층(330a) 및 산화물층(330c)의 전자 친화력은 산화물층(330b)의 전자 친화력보다 작은 것이 바람직하다. 이 경우, 산화물층(330c)에는 산화물층(330a)에 사용할 수 있는 금속 산화물을 사용하는 것이 바람직하다. 이때, 캐리어의 주된 경로는 산화물층(330b)이다.
여기서, 산화물층(330a), 산화물층(330b), 및 산화물층(330c)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화한다. 바꿔 말하면, 산화물층(330a), 산화물층(330b), 및 산화물층(330c)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물층(330a)과 산화물층(330b)의 계면 및 산화물층(330b)과 산화물층(330c)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 산화물층(330a)과 산화물층(330b), 산화물층(330b)과 산화물층(330c)이 산소 이외에 공통의 원소를 주성분으로서 포함함으로써, 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 산화물층(330b)이 In-Ga-Zn 산화물인 경우, 산화물층(330a) 및 산화물층(330c)에 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하여도 좋다.
구체적으로는 산화물층(330a)으로서, In:Ga:Zn=1:3:4[원자수비] 또는 1:1:0.5[원자수비]의 금속 산화물을 사용하면 좋다. 또한 산화물층(330b)으로서, In:Ga:Zn=1:1:1[원자수비] 또는 In:Ga:Zn=4:2:3[원자수비]의 금속 산화물을 사용하면 좋다. 또한 산화물층(330c)으로서, In:Ga:Zn=1:3:4[원자수비], In:Ga:Zn=4:2:3[원자수비], Ga:Zn=2:1[원자수비], 또는 Ga:Zn=2:5[원자수비]의 금속 산화물을 사용하면 좋다.
또한 금속 산화물을 스퍼터링법에 의하여 성막하는 경우, 상기 원자수비는 성막된 금속 산화물의 원자수비에 한정되지 않고, 금속 산화물의 성막에 사용하는 스퍼터링 타깃의 원자수비이어도 좋다.
산화물층(330a) 및 산화물층(330c)을 상술한 구성으로 함으로써, 산화물층(330a)과 산화물층(330b)의 계면 및 산화물층(330b)과 산화물층(330c)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 따라서 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지므로, 트랜지스터(300)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다.
산화물층(330c)은 2층 이상의 적층 구조를 가져도 좋다. 예를 들어 산화물층(330c)은 제 1 산화물층과, 상기 제 1 산화물층 위의 제 2 산화물을 가져도 좋다.
산화물층(330c)의 제 1 산화물층은 산화물층(330b)에 사용되는 금속 산화물을 구성하는 금속 원소 중 적어도 하나를 포함하는 것이 바람직하고, 상기 금속 원소를 모두 포함하는 것이 더 바람직하다. 예를 들어 산화물층(330c)의 제 1 산화물층으로서 In-Ga-Zn 산화물막을 사용하고, 산화물층(330c)의 제 2 산화물층으로서 In-Ga-Zn 산화물막, Ga-Zn 산화물막, 또는 산화 갈륨막을 사용하는 것이 좋다. 이에 의하여, 산화물층(330b)과 산화물층(330c)의 제 1 산화물층의 계면에서의 결함 준위 밀도를 낮출 수 있다. 또한 산화물층(330c)의 제 2 산화물층은 산화물층(330c)의 제 1 산화물층보다 산소의 확산 또는 투과를 더 억제하는 것이 바람직하다. 절연층(350)과 산화물층(330c)의 제 1 산화물층 사이에 산화물층(330c)의 제 2 산화물층을 제공함으로써, 절연층(380)에 포함되는 산소가 절연층(350)으로 확산되는 것을 억제할 수 있다. 따라서 상기 산소는 산화물층(330c)의 제 1 산화물층을 통하여 산화물층(330b)에 공급되기 쉬워진다.
또한 산화물층(330a) 및 산화물층(330c)의 제 2 산화물층의 전도대 하단의 에너지 준위가 산화물층(330b) 및 산화물층(330c)의 제 1 산화물층의 전도대 하단의 에너지 준위보다 높은 것이 바람직하다. 또한 바꿔 말하면, 산화물층(330a) 및 산화물층(330c)의 제 2 산화물층의 전자 친화력은 산화물층(330b) 및 산화물층(330c)의 제 1 산화물층의 전자 친화력보다 작은 것이 바람직하다. 이 경우, 산화물층(330c)의 제 2 산화물층에는 산화물층(330a)에 사용할 수 있는 금속 산화물을 사용하고, 산화물층(330c)의 제 1 산화물층에는 산화물층(330b)에 사용할 수 있는 금속 산화물을 사용하는 것이 바람직하다. 이때, 캐리어의 주된 경로는 산화물층(330b)뿐만 아니라, 산화물층(330c)의 제 1 산화물층도 캐리어의 주된 경로인 경우가 있다.
도전층(342)에는 상술한 TaNxOy를 사용하는 것이 바람직하다. 또한 TaNxOy는 알루미늄을 포함하여도 좋다. 또한 예를 들어 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용하여도 좋다. 이들 재료는 산화되기 어려운 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
절연층(354)은 도 8의 (B)에 나타낸 바와 같이, 도전층(342a)의 상면 및 측면, 도전층(342b)의 상면 및 측면, 산화물층(330a) 및 산화물층(330b)의 측면, 그리고 절연층(324)의 상면의 일부와 접하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연층(380)은 절연층(354)에 의하여 절연층(324), 산화물층(330a), 및 산화물층(330b)으로부터 이격된다.
절연층(354)은 절연층(322)과 마찬가지로 수소 및 산소 중 한쪽 또는 양쪽의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어 절연층(354)은 절연층(324) 및 절연층(380)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 더 억제하는 기능을 갖는 것이 바람직하다. 이에 의하여, 절연층(380)에 포함되는 수소가 산화물층(330a) 및 산화물층(330b)으로 확산되는 것을 억제할 수 있다. 또한 절연층(322) 및 절연층(354)으로 절연층(324), 산화물층(330) 등을 둘러쌈으로써, 물, 수소 등의 불순물이 외부로부터 절연층(324) 및 산화물층(330)으로 확산되는 것을 억제할 수 있다. 따라서 트랜지스터(300)에 양호한 전기 특성 및 신뢰성을 부여할 수 있다.
절연층(354)으로서는, 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연막을 성막하는 것이 좋다. 이 경우, 절연층(354)은 원자층 퇴적(ALD: Atomic Layer Deposition)법을 사용하여 성막되는 것이 바람직하다. ALD법은 피복성이 양호한 성막법이기 때문에, 절연층(354)의 요철로 인하여 단절 등이 형성되는 것을 방지할 수 있다.
절연층(354)으로서는, 예를 들어 질화 알루미늄을 포함한 절연막을 사용하는 것이 바람직하다. 이로써, 절연성이 우수하고, 또한 열전도성이 우수한 막으로 할 수 있기 때문에, 트랜지스터(300)를 구동하였을 때 발생하는 열의 방열성을 높일 수 있다. 또한 질화 실리콘, 질화산화 실리콘 등을 사용할 수도 있다.
절연층(354)으로서는, 예를 들어 갈륨을 포함한 산화물을 사용하여도 좋다. 갈륨을 포함한 산화물은 수소 및 산소 중 한쪽 또는 양쪽의 확산을 억제하는 기능을 갖는 경우가 있기 때문에 바람직하다. 또한 갈륨을 포함한 산화물로서 산화 갈륨, 갈륨 아연 산화물, 인듐 갈륨 아연 산화물 등을 사용할 수 있다. 또한 절연층(354)으로서 인듐 갈륨 아연 산화물막을 사용하는 경우에는, 인듐에 대한 갈륨의 원자수비는 큰 것이 더 바람직하다. 상기 원자수비를 크게 함으로써, 상기 산화물막의 절연성을 높일 수 있다.
절연층(350)은 게이트 절연층으로서 기능한다. 절연층(350)은 산화물층(330c)의 상면과 접하여 배치되는 것이 바람직하다. 절연층(350)의 재료에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 갖는 산화 실리콘 등을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다.
절연층(350)은 절연층(324)과 마찬가지로 가열에 의하여 산소가 방출되는 절연막을 사용하여 형성되는 것이 바람직하다. 가열에 의하여 산소가 방출되는 절연막을 절연층(350)으로서 산화물층(330c)의 상면과 접하여 제공함으로써, 산화물층(330b)의 채널 형성 영역에 산소를 효과적으로 공급하고, 산화물층(330b)의 채널 형성 영역의 산소 결손을 저감할 수 있다. 따라서 전기 특성의 변동이 억제되고, 안정된 전기 특성을 가짐과 함께, 신뢰성이 향상된 트랜지스터를 제공할 수 있다. 또한 절연층(324)과 마찬가지로 절연층(350) 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연층(350)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
도전층(360)은 도전층(360a)과, 도전층(360a) 위의 도전층(360b)을 갖는 것이 바람직하다. 예를 들어 도전층(360a)은 도전층(360b)의 밑면 및 측면을 감싸도록 배치되는 것이 바람직하다.
도전층(360a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다.
도전층(360a)이 산소의 확산을 억제하는 기능을 가짐으로써, 절연층(350)에 포함되는 산소로 인하여 도전층(360b)이 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 갖는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다.
도전층(360)은 배선으로서도 기능하기 때문에, 도전성이 높은 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 도전층(360b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전층(360b)을 적층 구조로 하여도 좋고, 예를 들어 타이타늄막, 질화 타이타늄막과 상기 도전성 재료를 포함하는 막의 적층 구조로 하여도 좋다.
도 8에서 도전층(360)은 도전층(360a)과 도전층(360b)의 2층 구조로 나타내었지만, 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다.
트랜지스터(300)에서는 도전층(360)이 절연층(380) 등에 형성된 개구를 메우도록 자기 정합(self-aligned)적으로 형성된다. 도전층(360)을 이와 같이 형성함으로써, 도전층(342a)과 도전층(342b) 사이의 영역에 도전층(360)을 위치 맞춤 없이 확실하게 배치할 수 있다.
도 8의 (B)에 나타낸 바와 같이, 도전층(360)의 상면과 절연층(350)의 상면 및 산화물층(330c)의 상면은 실질적으로 정렬된다.
도 8의 (C)에 나타낸 바와 같이, 트랜지스터(300)의 채널 폭 방향에서, 절연층(322)의 밑면을 기준으로 하였을 때, 도전층(360)에서 도전층(360)과 산화물층(330b)이 중첩되지 않는 영역의 밑면의 높이는 산화물층(330b)의 밑면의 높이보다 낮은 것이 바람직하다. 게이트 전극으로서 기능하는 도전층(360)이 절연층(350) 등을 사이에 두고 산화물층(330b)의 채널 형성 영역의 측면 및 상면을 덮는 구성으로 함으로써, 도전층(360)의 전계를 산화물층(330b)의 채널 형성 영역 전체에 작용시키기 쉬워진다. 따라서 트랜지스터(300)의 온 전류를 증대시키고 주파수 특성을 향상시킬 수 있다.
절연층(380)은 절연층(354)을 사이에 두고 절연층(324), 산화물층(330), 및 도전층(342) 위에 제공된다. 또한 절연층(380)의 상면은 평탄화되어도 좋다.
층간막으로서 기능하는 절연층(380)은 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 절연층(380)은 예를 들어 절연층(316)과 같은 재료를 사용하여 제공되는 것이 바람직하다. 특히, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 바람직하다. 특히, 산화 실리콘, 산화질화 실리콘, 공공을 갖는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함한 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
절연층(380) 내의 물, 수소 등의 불순물의 농도는 저감되어 있는 것이 바람직하다. 또한 절연층(380)은 수소 농도가 낮고, 과잉 산소 영역 또는 과잉 산소를 포함하는 것이 바람직하고, 예를 들어 절연층(316)과 같은 재료를 사용하여 제공되어도 좋다. 또한 절연층(380)은 2층 이상의 적층 구조를 가져도 좋다.
절연층(374)은 절연층(314) 등과 마찬가지로 물, 수소 등의 불순물이 위쪽으로부터 절연층(380)으로 확산되는 것을 억제하는 절연성 배리어막으로서 기능하는 것이 바람직하다. 또한 절연층(374)은 절연층(314) 등과 마찬가지로 수소 농도가 낮고, 수소의 확산을 억제하는 기능을 갖는 것이 바람직하다.
도 8의 (B)에 나타낸 바와 같이, 절연층(374)은 도전층(360), 절연층(350), 및 산화물층(330c)의 각각의 상면과 접하는 것이 바람직하다. 이 경우, 절연층(381) 등에 포함되는 수소 등의 불순물이 절연층(350)에 혼입되는 것을 억제할 수 있다. 따라서 트랜지스터의 전기 특성 및 트랜지스터의 신뢰성에 대한 악영향을 억제할 수 있다.
절연층(374) 위에 층간막으로서 기능하는 절연층(381)을 제공하는 것이 바람직하다. 절연층(381)은 절연층(316) 등과 마찬가지로 유전율이 낮은 것이 바람직하다. 또한 절연층(381)은 절연층(324) 등과 마찬가지로 막 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
절연층(381), 절연층(374), 절연층(380), 및 절연층(354)에 형성된 개구에 도전층(340a) 및 도전층(340b)을 배치한다. 도전층(340a) 및 도전층(340b)은 도전층(360)을 끼워 대향하여 제공된다. 또한 도전층(340a) 및 도전층(340b)의 상면의 높이는 절연층(381)의 상면과 동일 평면상에 있어도 좋다.
또한 절연층(381), 절연층(374), 절연층(380), 및 절연층(354)의 개구의 측벽과 접하여 절연층(341a)이 제공되고, 그 측면과 접하여 도전층(340a)이 형성되어 있다. 상기 개구의 밑부분의 적어도 일부에는 도전층(342a)이 위치하고, 도전층(340a)이 도전층(342a)과 접한다. 마찬가지로 절연층(381), 절연층(374), 절연층(380), 및 절연층(354)의 개구의 측벽과 접하여 절연층(341b)이 제공되고, 그 측면과 접하여 도전층(340b)이 형성되어 있다. 상기 개구의 밑부분의 적어도 일부에는 도전층(342b)이 위치하고, 도전층(340b)이 도전층(342b)과 접한다.
도전층(340a) 및 도전층(340b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다.
도전층(340a) 및 도전층(340b)은 적층 구조로 하여도 좋다. 또한 트랜지스터(300)에서 도전층(340a) 및 도전층(340b)을 2층의 적층 구조로서 제공하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전층(340)은 단층 또는 3층 이상의 적층 구조를 가져도 좋다.
절연층(341a) 및 절연층(341b)으로서는 예를 들어 절연층(314), 절연층(354) 등으로서 사용할 수 있는 절연막을 사용할 수 있다. 절연층(341a) 및 절연층(341b)은 절연층(354)과 접하여 제공되기 때문에, 절연층(380) 등에 포함되는 물, 수소 등의 불순물이 도전층(340a) 및 도전층(340b)을 통하여 산화물층(330)으로 확산되는 것을 억제할 수 있다. 또한 절연층(380)에 포함되는 산소가 도전층(340a) 및 도전층(340b)에 흡수되는 것을 방지할 수 있다.
또한 도시하지 않았지만, 도전층(340a)의 상면 및 도전층(340b)의 상면과 접하여 배선으로서 기능하는 도전층을 배치하여도 좋다. 배선으로서 기능하는 도전층에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전층을 적층 구조로 하여도 좋고, 예를 들어 타이타늄막, 질화 타이타늄막과 상기 도전성 재료를 포함하는 막의 적층으로 하여도 좋다. 또한 상기 도전층은 절연층에 제공된 개구에 매립되도록 형성되어도 좋다.
또한 도시하지 않았지만, 상기 도전층을 덮도록 저항률이 1.0×1013Ωcm 이상 1.0×1015Ωcm 이하, 바람직하게는 5.0×1013Ωcm 이상 5.0×1014Ωcm 이하의 절연층을 제공하는 것이 바람직하다. 상기 도전층 위에 상술한 저항률을 갖는 절연층을 제공하면, 상기 절연층은 절연성을 유지하면서 트랜지스터(300), 상기 도전층 등의 배선들 사이에 축적되는 전하를 분산시키고, 상기 전하로 인한 트랜지스터나 상기 트랜지스터를 갖는 전자 기기의 특성 불량이나 정전 파괴를 억제할 수 있기 때문에 바람직하다.
상술한 바와 같이, 본 실시형태의 표시 장치는 복수의 발광 다이오드와 복수의 트랜지스터를 한번에 접합할 수 있기 때문에, 표시 장치의 제조 비용 절감 및 수율 향상을 도모할 수 있다. 또한 마이크로 LED와 금속 산화물을 사용한 트랜지스터를 조합함으로써, 소비전력이 저감된 표시 장치를 실현할 수 있다.
또한 본 실시형태의 표시 장치는 트랜지스터의 크기를 축소할 수 있기 때문에, 정세도를 높이거나, 비교적 작은 표시부를 갖는 전자 기기에 적용하기 용이하다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다. 또한 본 명세서에서 하나의 실시형태에 복수의 구성예가 제시되는 경우에는, 구성예를 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치의 화소에 대하여 도 10을 사용하여 설명한다.
[화소]
본 실시형태의 표시 장치는 m행 n열(m, n은 각각 1 이상의 정수(整數))의 매트릭스상으로 배치된 복수의 화소를 갖는다. 도 10에 화소(200(i, j))(i는 1 이상 m 이하의 정수, j는 1 이상 n 이하의 정수)의 회로도의 일례를 나타내었다.
도 10에 나타낸 화소(200(i, j))는 발광 소자(210), 스위치(SW21), 스위치(SW22), 트랜지스터(M), 및 용량 소자(C1)를 갖는다.
본 실시형태에서는, 스위치(SW21)로서 트랜지스터를 사용하는 예에 대하여 설명한다. 스위치(SW21)의 게이트는 주사선(GL1(i))에 전기적으로 접속된다. 스위치(SW21)의 소스 및 드레인은 한쪽이 신호선(SL(j))에 전기적으로 접속되고, 다른 쪽이 트랜지스터(M)의 게이트에 전기적으로 접속된다.
본 실시형태에서는, 스위치(SW22)로서 트랜지스터를 사용하는 예에 대하여 설명한다. 스위치(SW22)의 게이트는 주사선(GL2(i))에 전기적으로 접속된다. 스위치(SW22)의 소스 및 드레인은 한쪽이 배선(COM)에 전기적으로 접속되고, 다른 쪽이 트랜지스터(M)의 게이트에 전기적으로 접속된다.
트랜지스터(M)의 게이트는 용량 소자(C1)의 한쪽 전극, 스위치(SW21)의 소스 및 드레인 중 다른 쪽, 그리고 스위치(SW22)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 트랜지스터(M)의 소스 및 드레인은 한쪽이 배선(CATHODE)에 전기적으로 접속되고, 다른 쪽이 발광 소자(210)의 캐소드에 전기적으로 접속된다.
용량 소자(C1)의 다른 쪽 전극은 배선(CATHODE)에 전기적으로 접속된다.
발광 소자(210)의 애노드는 배선(ANODE)에 전기적으로 접속된다.
주사선(GL1(i))은 선택 신호를 공급하는 기능을 갖는다. 주사선(GL2(i))은 제어 신호를 공급하는 기능을 갖는다. 신호선(SL(j))은 화상 신호를 공급하는 기능을 갖는다. 배선(VCOM), 배선(CATHODE), 및 배선(ANODE)에는 각각 정전위가 공급된다. 발광 소자(210)의 애노드 측을 고전위로 하고, 캐소드 측을 애노드 측보다 저전위로 할 수 있다.
스위치(SW21)는 선택 신호에 의하여 제어되고, 화소(200)의 선택 상태를 제어하기 위한 선택 트랜지스터로서 기능한다.
트랜지스터(M)는 게이트에 공급되는 전위에 따라 발광 소자(210)를 흐르는 전류를 제어하는 구동 트랜지스터로서 기능한다. 스위치(SW21)가 도통 상태일 때, 신호선(SL(j))에 공급되는 화상 신호가 트랜지스터(M)의 게이트에 공급되고, 그 전위에 따라 발광 소자(210)의 발광 휘도를 제어할 수 있다.
스위치(SW22)는 제어 신호에 기초하여 트랜지스터(M)의 게이트 전위를 제어하는 기능을 갖는다. 구체적으로는, 스위치(SW22)는 트랜지스터(M)를 비도통 상태로 하는 전위를 트랜지스터(M)의 게이트에 공급할 수 있다.
스위치(SW22)는 예를 들어 펄스 폭을 제어하는 데 사용할 수 있다. 제어 신호에 기초한 기간, 트랜지스터(M)로부터 발광 소자(210)에 전류를 공급할 수 있다. 또는 발광 소자(210)는 화상 신호 및 제어 신호에 기초하여 계조를 표현할 수 있다.
여기서, 화소(200(i, j))가 갖는 트랜지스터의 각각으로서는, 채널이 형성되는 반도체층에 금속 산화물(산화물 반도체)을 사용한 트랜지스터를 적용하는 것이 바람직하다.
실리콘보다 밴드 갭이 넓고, 또한 캐리어 밀도가 낮은 금속 산화물을 사용한 트랜지스터는 매우 작은 오프 전류를 실현할 수 있다. 그러므로 오프 전류가 작기 때문에, 트랜지스터에 직렬로 접속된 용량 소자에 축적된 전하가 장기간 유지될 수 있다. 따라서 특히 용량 소자(C1)에 직렬로 접속되는 스위치(SW21) 및 스위치(SW22)로서는 산화물 반도체가 적용된 트랜지스터를 사용하는 것이 바람직하다. 또한 다른 트랜지스터로서 마찬가지로 산화물 반도체가 적용된 트랜지스터를 사용함으로써, 제작 비용을 절감할 수 있다.
또한 화소(200(i, j))가 갖는 트랜지스터로서, 채널이 형성되는 반도체에 실리콘을 적용한 트랜지스터를 사용할 수도 있다. 특히 단결정 실리콘이나 다결정 실리콘 등 결정성이 높은 실리콘을 사용함으로써, 높은 전계 효과 이동도를 실현할 수 있고, 더 고속으로 동작할 수 있기 때문에 바람직하다.
또한 화소(200(i, j))가 갖는 트랜지스터 중 하나 이상으로서 산화물 반도체가 적용된 트랜지스터를 사용하고, 다른 트랜지스터로서 실리콘이 적용된 트랜지스터를 사용하는 구성으로 하여도 좋다.
또한 도 10에서는 트랜지스터를 n채널형 트랜지스터로서 표기하였지만, p채널형 트랜지스터를 사용할 수도 있다.
[트랜지스터]
다음으로, 표시 장치에 사용할 수 있는 트랜지스터에 대하여 설명한다.
표시 장치가 갖는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어 플레이너형 트랜지스터로 하여도 좋고, 스태거형 트랜지스터로 하여도 좋고, 역 스태거형 트랜지스터로 하여도 좋다. 또한 톱 게이트 구조 및 보텀 게이트 구조 중 어느 쪽의 트랜지스터 구조로 하여도 좋다. 또는 채널 상하에 게이트 전극이 제공되어도 좋다.
표시 장치가 갖는 트랜지스터로서는, 예를 들어 금속 산화물을 채널 형성 영역에 사용한 트랜지스터를 사용할 수 있다. 이에 의하여, 오프 전류가 매우 작은 트랜지스터를 실현할 수 있다.
또는 표시 장치가 갖는 트랜지스터로서 실리콘을 채널 형성 영역에 포함하는 트랜지스터를 적용하여도 좋다. 상기 트랜지스터로서는, 예를 들어 비정질 실리콘을 포함하는 트랜지스터, 결정성 실리콘(대표적으로는 저온 폴리실리콘)을 포함하는 트랜지스터, 단결정 실리콘을 포함하는 트랜지스터 등이 있다.
[금속 산화물]
이하에서는 트랜지스터의 반도체층에 적용할 수 있는 금속 산화물에 대하여 설명한다.
또한 본 명세서 등에서는, 질소를 포함하는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다. 예를 들어 아연 산질화물(ZnON) 등 질소를 포함하는 금속 산화물을 반도체층에 사용하여도 좋다.
또한 본 명세서 등에서, CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
예를 들어 반도체층에는 CAC(Cloud-Aligned Composite)-OS를 사용할 수 있다.
CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전성의 기능을 갖고, 재료의 일부에서는 절연성의 기능을 갖고, 재료의 전체에서는 반도체로서의 기능을 갖는다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 반도체층에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 홀)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써, 양쪽의 기능을 최대한 높일 수 있다.
또한 CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 갖는다. 도전성 영역은 상술한 도전성의 기능을 갖고, 절연성 영역은 상술한 절연성의 기능을 갖는다. 또한 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한 도전성 영역은 주변이 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 갖는 성분으로 구성된다. 예를 들어 CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 갖는 성분과 도전성 영역에 기인하는 내로 갭을 갖는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때 내로 갭을 갖는 성분에서 주로 캐리어가 흐른다. 또한 내로 갭을 갖는 성분이 와이드 갭을 갖는 성분에 상보적으로 작용하고, 내로 갭을 갖는 성분과 연동하여 와이드 갭을 갖는 성분에도 캐리어가 흐른다. 그러므로 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉, CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
산화물 반도체(금속 산화물)는 단결정 산화물 반도체와, 이 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는 예를 들어 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
CAAC-OS는 c축 배향성을 갖고, 또한 a-b면 방향에서 복수의 나노 결정이 연결되고, 변형을 갖는 결정 구조이다. 또한 변형이란, 복수의 나노 결정이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다.
나노 결정은 기본적으로 육각형이지만, 정육각형에 한정되지 않고 비정육각형인 경우가 있다. 또한 변형에서 오각형 및 칠각형 등의 격자 배열을 갖는 경우가 있다. 또한 CAAC-OS의 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인하는 것은 어렵다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제된다는 것을 알 수 있다. 이는, CAAC-OS가, a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원소가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이다.
또한 CAAC-OS는 인듐 및 산소를 포함한 층(이하 In층)과 원소 M, 아연, 및 산소를 포함한 층(이하 (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 갖는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있고, (M, Zn)층의 원소 M이 인듐과 치환된 경우, (In, M, Zn)층이라고 나타낼 수도 있다. 또한 In층의 인듐이 원소 M과 치환된 경우, (In, M)층이라고 나타낼 수도 있다.
CAAC-OS는 결정성이 높은 금속 산화물이다. 한편, CAAC-OS에서는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 금속 산화물의 결정성은 불순물의 혼입이나 결함의 생성 등으로 인하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손(VO: oxygen vacancy라고도 함) 등)이 적은 금속 산화물이라고 할 수도 있다. 따라서 CAAC-OS를 갖는 금속 산화물은 물리적 성질이 안정된다. 그러므로 CAAC-OS를 갖는 금속 산화물은 열에 강하고 신뢰성이 높다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 갖는다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 따라서 막 전체에서 배향성이 보이지 않는다. 그러므로 nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다.
또한 인듐과 갈륨과 아연을 포함한 금속 산화물의 한 종류인 인듐-갈륨-아연 산화물(이하 IGZO)은 상술한 나노 결정으로 함으로써 안정적인 구조를 갖는 경우가 있다. 특히, IGZO는 대기 중에서 결정 성장하기 어려운 경향이 있기 때문에, 큰 결정(여기서는 수mm의 결정 또는 수cm의 결정)보다 작은 결정(예를 들어 상술한 나노 결정)으로 하였을 때 구조적으로 더 안정되는 경우가 있다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 갖는 금속 산화물이다. a-like OS는 공동(void) 또는 저밀도 영역을 갖는다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다.
산화물 반도체(금속 산화물)는 다양한 구조를 취하고, 각각이 상이한 특성을 갖는다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중 2종류 이상이 포함되어도 좋다.
반도체층으로서 기능하는 금속 산화물막은 불활성 가스 및 산소 가스 중 어느 한쪽 또는 양쪽을 사용하여 성막할 수 있다. 또한 금속 산화물막의 성막 시의 산소의 유량비(산소 분압)에 특별한 한정은 없다. 다만 전계 효과 이동도가 높은 트랜지스터를 얻는 경우에는, 금속 산화물막의 성막 시의 산소의 유량비(산소 분압)는 0% 이상 30% 이하가 바람직하고, 5% 이상 30% 이하가 더 바람직하고, 7% 이상 15% 이하가 더욱 바람직하다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 전자 기기에 대하여 도 11 내지 도 15를 사용하여 설명한다.
본 실시형태의 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 갖는다. 본 발명의 일 형태의 표시 장치는 표시 품위가 높고, 또한 소비전력이 낮다. 또한 본 발명의 일 형태의 표시 장치는 고정세화 및 대형화가 용이하다. 따라서 다양한 전자 기기의 표시부에 사용할 수 있다.
전자 기기로서는, 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지, 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 갖는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다.
특히, 본 발명의 일 형태의 표시 장치는 정세도를 높일 수 있기 때문에, 비교적 작은 표시부를 갖는 전자 기기에 적합하게 사용할 수 있다. 이와 같은 전자 기기로서는, 예를 들어 손목시계형이나 팔찌형 정보 단말기(웨어러블 기기)나, 헤드 마운트 디스플레이 등의 VR용 기기, 안경형 AR용 기기, 또는 MR용 기기 등, 머리에 장착할 수 있는 웨어러블 기기 등이 있고, 이들에 적합하게 사용될 수 있다.
본 실시형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 갖는 것)를 가져도 좋다.
본 실시형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 11의 (A)는 안경형의 전자 기기(900)의 사시도이다. 전자 기기(900)는 한 쌍의 표시 패널(901), 한 쌍의 하우징(902), 한 쌍의 광학 부재(903), 한 쌍의 장착부(904) 등을 갖는다.
전자 기기(900)는 광학 부재(903)의 표시 영역(906)에, 표시 패널(901)에 표시한 화상을 투영할 수 있다. 광학 부재(903)는 투광성을 갖기 때문에, 사용자는 광학 부재(903)를 통하여 시인되는 투과 이미지에 겹쳐, 표시 영역(906)에 표시된 화상을 볼 수 있다. 따라서 전자 기기(900)는 AR 표시가 가능한 전자 기기이다.
전자 기기(900)가 갖는 표시 패널(901)은, 화상을 표시하는 기능에 더하여 촬상하는 기능을 갖는 것이 바람직하다. 이때, 전자 기기(900)는 광학 부재(903)를 통하여 표시 패널(901)에 입사한 광을 받고, 전기 신호로 변환하여 출력할 수 있다. 따라서 사용자의 눈, 또는 눈 및 그 주변을 촬상하고, 화상 정보로서 외부 또는 전자 기기(900)가 갖는 연산부에 출력할 수 있다.
한쪽의 하우징(902)에는 앞쪽을 촬상할 수 있는 카메라(905)가 제공되어 있다. 또한 도시하지 않았지만, 어느 한쪽의 하우징(902)에는 무선 수신기 또는 케이블을 접속할 수 있는 커넥터가 제공되고, 하우징(902)에 영상 신호 등을 공급할 수 있다. 또한 하우징(902)에 자이로 센서 등의 가속도 센서를 배치함으로써, 사용자의 머리의 방향을 검지하고, 그 방향에 대응하는 화상을 표시 영역(906)에 표시할 수도 있다. 또한 하우징(902)에는 배터리가 제공되는 것이 바람직하고, 무선 또는 유선으로 충전할 수 있는 것이 바람직하다.
도 11의 (B)를 사용하여 전자 기기(900)의 표시 영역(906)에 대한 화상의 투영 방법에 대하여 설명한다. 하우징(902)의 내부에는 표시 패널(901), 렌즈(911), 반사판(912)이 제공되어 있다. 또한 광학 부재(903)의 표시 영역(906)에 상당하는 부분에는, 하프 미러로서 기능하는 반사면(913)을 갖는다.
표시 패널(901)로부터 방출된 광(915)은, 렌즈(911)를 통과하고, 반사판(912)에 의하여 광학 부재(903) 측으로 반사된다. 광학 부재(903)의 내부에서는, 광(915)이 광학 부재(903)의 단부면에서 전반사를 반복하고 반사면(913)에 도달됨으로써, 반사면(913)에 화상이 투영된다. 이로써, 사용자는 반사면(913)에 반사된 광(915)과, 광학 부재(903)(반사면(913)을 포함함)를 투과한 투과광(916)의 양쪽을 시인할 수 있다.
도 11에는 반사판(912) 및 반사면(913)이 각각 곡면을 갖는 예를 나타내었다. 이 경우, 이들이 평면인 경우에 비하여 광학 설계의 자유도를 높일 수 있고, 광학 부재(903)의 두께를 얇게 할 수 있다. 또한 반사판(912) 및 반사면(913)을 평면으로 하여도 좋다.
반사판(912)으로서는 경면(鏡面)을 갖는 부재를 사용할 수 있고, 반사율이 높은 것이 바람직하다. 또한 반사면(913)으로서는, 금속막의 반사를 이용한 하프 미러를 사용하여도 좋지만, 전반사를 이용한 프리즘 등을 사용하면, 투과광(916)의 투과율을 높일 수 있다.
여기서, 전자 기기(900)는 렌즈(911)와 표시 패널(901) 사이의 거리 및 각도 중 한쪽 또는 양쪽을 조정하는 기구를 갖는 것이 바람직하다. 이에 의하여, 초점 조정이나, 화상의 확대, 축소 등을 수행할 수 있다. 예를 들어 렌즈(911) 및 표시 패널(901) 중 한쪽 또는 양쪽이 광축 방향으로 이동할 수 있는 구성으로 하면 좋다.
전자 기기(900)는 반사판(912)의 각도를 조정할 수 있는 기구를 갖는 것이 바람직하다. 반사판(912)의 각도를 변경함으로써, 화상이 표시되는 표시 영역(906)의 위치를 변경할 수 있다. 따라서 사용자의 눈의 위치에 따라 최적의 위치에 표시 영역(906)을 배치할 수 있다.
표시 패널(901)에는 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 따라서 정세도가 매우 높은 표시가 가능한 전자 기기(900)로 할 수 있다.
도 12의 (A), (B)는 고글형의 전자 기기(950)의 사시도이다. 도 12의 (A)는 전자 기기(950)의 정면, 평면, 및 왼쪽 면을 나타낸 사시도이고, 도 12의 (B)는 전자 기기(950)의 배면, 밑면, 및 오른쪽 면을 나타낸 사시도이다.
전자 기기(950)는 한 쌍의 표시 패널(951), 하우징(952), 한 쌍의 장착부(954), 완충 부재(955), 한 쌍의 렌즈(956) 등을 갖는다. 한 쌍의 표시 패널(951)은 하우징(952)의 내부에서 렌즈(956)를 통하여 시인될 수 있는 위치에 각각 제공되어 있다.
전자 기기(950)는 VR용 전자 기기이다. 전자 기기(950)를 장착한 사용자는 렌즈(956)를 통하여 표시 패널(951)에 표시되는 화상을 시인할 수 있다. 또한 한 쌍의 표시 패널(951)에 상이한 화상을 표시함으로써, 시차를 사용한 3차원 표시를 수행할 수도 있다.
하우징(952)의 배면 측에는 입력 단자(957)와 출력 단자(958)가 제공되어 있다. 입력 단자(957)에는 영상 출력 기기 등으로부터의 영상 신호나, 하우징(952) 내에 제공되는 배터리를 충전하기 위한 전력 등을 공급하는 케이블을 접속할 수 있다. 출력 단자(958)는 예를 들어 음성 출력 단자로서 기능할 수 있고, 이어폰이나 헤드폰 등이 접속될 수 있다. 또한 무선 통신에 의하여 음성 데이터를 출력할 수 있는 구성으로 하는 경우나, 외부의 영상 출력 기기로부터 음성을 출력하는 경우에는, 상기 음성 출력 단자를 제공하지 않아도 된다.
전자 기기(900)는, 렌즈(956) 및 표시 패널(951)이 사용자의 눈의 위치에 따라 최적의 위치에 배치되도록, 이들의 좌우의 위치를 조정할 수 있는 기구를 갖는 것이 바람직하다. 또한 렌즈(956)와 표시 패널(951) 사이의 거리를 변경함으로써 초점을 조정하는 기구를 갖는 것이 바람직하다.
표시 패널(951)에는 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 따라서 정세도가 매우 높은 표시가 가능한 전자 기기(950)로 할 수 있다. 이로써, 사용자는 높은 몰입감을 느낄 수 있다.
완충 부재(955)는 사용자의 얼굴(이마나 뺨 등)에 접촉되는 부분이다. 완충 부재(955)가 사용자의 얼굴과 밀착되면, 광 누설을 방지할 수 있기 때문에, 몰입감을 더 높일 수 있다. 완충 부재(955)에는, 사용자가 전자 기기(950)를 장착한 경우에 사용자의 얼굴에 밀착되도록 부드러운 소재를 사용하는 것이 바람직하다. 예를 들어 고무, 실리콘(silicone) 고무, 우레탄, 스펀지 등의 소재를 사용할 수 있다. 또한 완충 부재(955)로서 스펀지 등의 표면을 천이나 피혁(천연 피혁 또는 합성 피혁) 등으로 덮은 것을 사용하면, 사용자의 얼굴과 완충 부재(955) 사이에 틈이 생기기 어렵기 때문에, 광 누설을 적합하게 방지할 수 있다. 완충 부재(955)나 장착부(954) 등, 사용자의 피부에 접촉되는 부재를 탈착 가능한 구성으로 하면, 클리닝이나 교환이 용이해지기 때문에 바람직하다.
도 13의 (A)에 나타낸 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508) 등을 갖는다. 표시부(6502)는 터치 패널 기능을 갖는다.
표시부(6502)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 13의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함한 단면 개략도이다.
하우징(6501)의 표시면 측에는 투광성을 갖는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 기판(6517), 배터리(6518) 등이 배치되어 있다.
보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 접착층(도시하지 않았음)에 의하여 고정되어 있다.
표시부(6502)보다 외측의 영역에서 표시 패널(6511)의 일부가 접혀 있고, 이 접힌 부분에 FPC(6515)가 접속되어 있다. FPC(6515)에는 IC(6516)가 실장되어 있다. FPC(6515)는 인쇄 기판(6517)에 제공된 단자에 접속되어 있다.
표시 패널(6511)에는 본 발명의 일 형태의 플렉시블 디스플레이를 적용할 수 있다. 그러므로 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(6511)이 매우 얇기 때문에, 전자 기기의 두께를 얇게 하면서 대용량 배터리(6518)를 탑재할 수도 있다. 또한 표시 패널(6511)의 일부를 접어 화소부의 이면 측에 FPC(6515)와의 접속부를 배치함으로써, 슬림 베젤의 전자 기기를 실현할 수 있다.
도 14의 (A)에 텔레비전 장치의 일례를 나타내었다. 텔레비전 장치(7100)에서는, 하우징(7101)에 표시부(7000)가 포함되어 있다. 여기서는, 스탠드(7103)에 의하여 하우징(7101)을 지지한 구성을 나타내었다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 14의 (A)에 나타낸 텔레비전 장치(7100)의 조작은 하우징(7101)이 갖는 조작 스위치나, 별체의 리모트 컨트롤러(7111)에 의하여 수행할 수 있다. 또는 표시부(7000)에 터치 센서를 가져도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)는 상기 리모트 컨트롤러(7111)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7111)가 갖는 조작 키 또는 터치 패널에 의하여 채널 및 음량을 조작할 수 있고, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
또한 텔레비전 장치(7100)는 수신기 및 모뎀 등을 갖는 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 또한 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자끼리 등)의 정보 통신을 수행할 수도 있다.
도 14의 (B)에 노트북형 퍼스널 컴퓨터의 일례를 나타내었다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 갖는다. 하우징(7211)에 표시부(7000)가 포함되어 있다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 14의 (C), (D)에 디지털 사이니지의 일례를 나타내었다.
도 14의 (C)에 나타낸 디지털 사이니지(7300)는 하우징(7301), 표시부(7000), 및 스피커(7303) 등을 갖는다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
도 14의 (D)는 원기둥 모양의 기둥(7401)에 장착된 디지털 사이니지(7400)를 나타낸 것이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7000)를 갖는다.
도 14의 (C), (D)에서는, 표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
표시부(7000)가 넓을수록 한번에 제공할 수 있는 정보량을 늘릴 수 있다. 또한 표시부(7000)가 넓을수록 사람의 눈에 띄기 쉽기 때문에, 예를 들어 광고의 홍보 효과를 높일 수 있다.
표시부(7000)에 터치 패널을 적용함으로써, 표시부(7000)에 화상 또는 동영상을 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수 있어 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
또한 도 14의 (C), (D)에 나타낸 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신에 의하여 연계 가능한 것이 바람직하다. 예를 들어 표시부(7000)에 표시되는 광고의 정보를 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시할 수 있다. 또한 정보 단말기(7311) 또는 정보 단말기(7411)를 조작함으로써, 표시부(7000)의 표시를 전환할 수 있다.
또한 디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로 한 게임을 실행시킬 수도 있다. 이에 의하여, 불특정 다수의 사용자가 동시에 게임에 참가하여 즐길 수 있다.
도 15의 (A) 내지 (F)에 나타낸 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 갖는 것), 마이크로폰(9008) 등을 갖는다.
도 15의 (A) 내지 (F)에 나타낸 전자 기기는 다양한 기능을 갖는다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하여 처리하는 기능 등을 가질 수 있다. 또한 전자 기기의 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 전자 기기는 복수의 표시부를 가져도 좋다. 또한 전자 기기는 카메라 등이 제공되고, 정지 화상이나 동영상을 촬영하고 기록 매체(외부 기록 매체 또는 카메라에 내장된 기록 매체)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 15의 (A) 내지 (F)에 나타낸 전자 기기의 자세한 사항에 대하여 이하에서 설명한다.
도 15의 (A)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 센서(9007) 등을 제공하여도 좋다. 또한 휴대 정보 단말기(9101)는 문자나 화상 정보를 그 복수의 면에 표시할 수 있다. 도 15의 (A)에는 3개의 아이콘(9050)을 표시한 예를 나타내었다. 또한 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수도 있다. 정보(9051)의 예로서는 전자 메일, SNS, 전화 등의 착신의 알림, 전자 메일이나 SNS 등의 제목, 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에는 아이콘(9050) 등을 표시하여도 좋다.
도 15의 (B)는 휴대 정보 단말기(9102)를 나타낸 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 갖는다. 여기서는 정보(9052), 정보(9053), 정보(9054)가 각각 상이한 면에 표시되어 있는 예를 나타내었다. 예를 들어 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 수납한 상태에서, 휴대 정보 단말기(9102) 위쪽에서 볼 수 있는 위치에 표시된 정보(9053)를 확인할 수도 있다. 사용자는 휴대 정보 단말기(9102)를 포켓에서 꺼내지 않고 표시를 확인하고, 예를 들어 전화를 받을지 여부를 판단할 수 있다.
도 15의 (C)는 손목시계형의 휴대 정보 단말기(9200)를 나타낸 사시도이다. 휴대 정보 단말기(9200)는 예를 들어 스마트 워치로서 사용할 수 있다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 할 수 있다. 또한 휴대 정보 단말기(9200)가, 예를 들어 무선 통신이 가능한 헤드세트와 상호 통신함으로써 핸즈프리로 통화를 할 수도 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)에 의하여 다른 정보 단말기와 상호로 데이터를 주고받거나 충전할 수도 있다. 또한 충전 동작은 무선 급전에 의하여 수행하여도 좋다.
도 15의 (D) 내지 (F)는 접을 수 있는 휴대 정보 단말기(9201)를 나타낸 사시도이다. 또한 도 15의 (D)는 휴대 정보 단말기(9201)를 펼친 상태의 사시도이고, 도 15의 (F)는 접은 상태의 사시도이고, 도 15의 (E)는 도 15의 (D) 및 (F) 중 한쪽으로부터 다른 쪽으로 변화되는 도중의 상태의 사시도이다. 휴대 정보 단말기(9201)는 접은 상태에서는 가반성이 우수하고, 펼친 상태에서는 이음매가 없고 넓은 표시 영역을 가지므로 표시의 일람성(一覽性)이 우수하다. 휴대 정보 단말기(9201)가 갖는 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지되어 있다. 예를 들어 표시부(9001)는 곡률 반경 0.1mm 이상 150mm 이하로 구부릴 수 있다.
본 실시형태는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
C1: 용량 소자, GL1: 주사선, GL2: 주사선, SW21: 스위치, SW22: 스위치, 100A: 표시 장치, 100B: 표시 장치, 100C: 표시 장치, 100D: 표시 장치, 100E: 표시 장치, 100F: 표시 장치, 101: 기판, 102: 보호층, 110a: 발광 다이오드, 110b: 발광 다이오드, 112a: 전극, 112b: 전극, 113a: 반도체층, 113b: 반도체층, 114a: 발광층, 114b: 발광층, 115a: 반도체층, 115b: 반도체층, 116a: 전극, 116b: 전극, 117a: 도전체, 117b: 도전체, 117c: 도전체, 117d: 도전체, 120a: 트랜지스터, 120b: 트랜지스터, 130a: 트랜지스터, 130b: 트랜지스터, 131: 기판, 132: 소자 분리층, 133: 저저항 영역, 134: 절연층, 135: 도전층, 136: 절연층, 137: 도전층, 138: 도전층, 139: 절연층, 141: 절연층, 142: 도전층, 143: 절연층, 150A: LED 기판, 150B: 회로 기판, 151: 기판, 152: 절연층, 161: 도전층, 162: 절연층, 163: 절연층, 164: 절연층, 165: 금속 산화물층, 166: 도전층, 167: 절연층, 168: 도전층, 171: 기판, 172: 배선, 173: 절연층, 174: 전극, 175: 도전층, 176: 접속체, 177: 전극, 178: 전극, 179: 접착층, 181: 절연층, 182: 절연층, 183: 절연층, 184a: 도전층, 184b: 도전층, 185: 절연층, 186: 절연층, 187: 도전층, 187a: 도전층, 187b: 도전층, 188: 절연층, 189: 도전층, 189a: 도전층, 189b: 도전층, 190a: 도전층, 190b: 도전층, 190c: 도전층, 190d: 도전층, 190e: 도전층, 191: 기판, 192: 접착층, 195: 도전체, 200: 화소, 210: 발광 소자, 300: 트랜지스터, 300A: 트랜지스터, 305: 도전층, 314: 절연층, 316: 절연층, 322: 절연층, 324: 절연층, 330: 산화물층, 330a: 산화물층, 330b: 산화물층, 330c: 산화물층, 340: 도전층, 340a: 도전층, 340b: 도전층, 341: 절연층, 341a: 절연층, 341b: 절연층, 342: 도전층, 342a: 도전층, 342b: 도전층, 350: 절연층, 354: 절연층, 360: 도전층, 360a: 도전층, 360b: 도전층, 374: 절연층, 380: 절연층, 381: 절연층, 900: 전자 기기, 901: 표시 패널, 902: 하우징, 903: 광학 부재, 904: 장착부, 905: 카메라, 906: 표시 영역, 911: 렌즈, 912: 반사판, 913: 반사면, 915: 광, 916: 투과광, 950: 전자 기기, 951: 표시 패널, 952: 하우징, 954: 장착부, 955: 완충 부재, 956: 렌즈, 957: 입력 단자, 958: 출력 단자, 6500: 전자 기기, 6501: 하우징, 6502: 표시부, 6503: 전원 버튼, 6504: 버튼, 6505: 스피커, 6506: 마이크로폰, 6507: 카메라, 6508: 광원, 6510: 보호 부재, 6511: 표시 패널, 6512: 광학 부재, 6513: 터치 센서 패널, 6515: FPC, 6516: IC, 6517: 인쇄 기판, 6518: 배터리, 7000: 표시부, 7100: 텔레비전 장치, 7101: 하우징, 7103: 스탠드, 7111: 리모트 컨트롤러, 7200: 노트북형 퍼스널 컴퓨터, 7211: 하우징, 7212: 키보드, 7213: 포인팅 디바이스, 7214: 외부 접속 포트, 7300: 디지털 사이니지, 7301: 하우징, 7303: 스피커, 7311: 정보 단말기, 7400: 디지털 사이니지, 7401: 기둥, 7411: 정보 단말기, 9000: 하우징, 9001: 표시부, 9003: 스피커, 9005: 조작 키, 9006: 접속 단자, 9007: 센서, 9008: 마이크로폰, 9050: 아이콘, 9051: 정보, 9052: 정보, 9053: 정보, 9054: 정보, 9055: 힌지, 9101: 휴대 정보 단말기, 9102: 휴대 정보 단말기, 9200: 휴대 정보 단말기, 9201: 휴대 정보 단말기

Claims (17)

  1. 표시 장치로서,
    기판, 절연층, 복수의 트랜지스터, 및 복수의 발광 다이오드를 갖고,
    상기 복수의 발광 다이오드는 상기 기판에 매트릭스상으로 제공되어 있고,
    상기 복수의 트랜지스터는 각각 상기 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되고,
    상기 복수의 발광 다이오드는 상기 복수의 트랜지스터보다 상기 기판 측에 위치하고,
    상기 복수의 발광 다이오드는 상기 기판 측으로 광을 방출하고,
    상기 복수의 트랜지스터는 각각 금속 산화물층 및 게이트 전극을 갖고,
    상기 금속 산화물층은 채널 형성 영역을 갖고,
    상기 게이트 전극의 상면의 높이는 상기 절연층의 상면의 높이와 실질적으로 일치하는, 표시 장치.
  2. 표시 장치로서,
    기판, 절연층, 복수의 트랜지스터, 및 복수의 발광 다이오드를 갖고,
    상기 복수의 발광 다이오드는 상기 기판에 매트릭스상으로 제공되어 있고,
    상기 복수의 트랜지스터는 각각 상기 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되고,
    상기 복수의 발광 다이오드는 상기 복수의 트랜지스터보다 상기 기판 측에 위치하고,
    상기 복수의 발광 다이오드는 상기 기판 측으로 광을 방출하고,
    상기 복수의 트랜지스터는 각각 금속 산화물층, 게이트 절연층, 게이트 전극, 제 1 도전층, 및 제 2 도전층을 갖고,
    상기 금속 산화물층은 채널 형성 영역을 갖고,
    상기 금속 산화물층은 상기 제 1 도전층과 중첩되는 제 1 영역과, 상기 제 2 도전층과 중첩되는 제 2 영역과, 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 영역을 갖고,
    상기 제 1 도전층 및 상기 제 2 도전층은 상기 금속 산화물층 위에서 서로 떨어져 위치하고,
    상기 절연층은 상기 제 1 도전층 위 및 상기 제 2 도전층 위에 위치하고,
    상기 절연층은 상기 제 3 영역과 중첩되는 개구를 갖고,
    상기 게이트 절연층은 상기 개구의 내측에 위치하고, 또한 상기 절연층의 측면 및 상기 제 3 영역의 상면과 중첩되고,
    상기 게이트 전극은 상기 개구의 내측에 위치하고, 또한 상기 게이트 절연층을 개재(介在)하여 상기 절연층의 측면 및 상기 제 3 영역의 상면과 중첩되는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 발광 다이오드 중 적어도 하나는 마이크로 발광 다이오드인, 표시 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복수의 발광 다이오드는 제 1 발광 다이오드 및 제 2 발광 다이오드를 갖고,
    상기 제 1 발광 다이오드와 상기 제 2 발광 다이오드는 서로 다른 색의 광을 방출하는, 표시 장치.
  5. 제 4 항에 있어서,
    상기 제 1 발광 다이오드에 전기적으로 접속되는 제 1 트랜지스터와, 상기 제 2 발광 다이오드에 전기적으로 접속되는 제 2 트랜지스터는 채널 길이 및 채널 폭 중 한쪽 또는 양쪽이 서로 다른 구조를 갖는, 표시 장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복수의 발광 다이오드는 모두 같은 색의 광을 방출하는, 표시 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    구동 회로를 더 갖고,
    상기 구동 회로는 복수의 회로용 트랜지스터를 갖고,
    상기 복수의 회로용 트랜지스터는 각각 반도체 기판에 채널 형성 영역을 갖고,
    상기 절연층, 상기 복수의 트랜지스터, 및 상기 복수의 발광 다이오드는 각각 상기 기판과 상기 반도체 기판 사이에 위치하고,
    상기 복수의 트랜지스터는 상기 복수의 회로용 트랜지스터보다 상기 기판 측에 위치하는, 표시 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    기능층을 더 갖고,
    상기 기능층은 상기 기판과, 상기 복수의 발광 다이오드 중 적어도 하나 사이에 위치하고,
    상기 복수의 발광 다이오드 중 적어도 하나는 상기 기능층을 통하여 상기 기판 측으로 광을 방출하고,
    상기 기능층은 착색층 및 색 변환층 중 한쪽 또는 양쪽을 갖는, 표시 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    터치 센서를 더 갖고,
    상기 발광 다이오드는 상기 기판을 통하여 상기 터치 센서 측으로 광을 방출하는, 표시 장치.
  10. 표시 모듈로서,
    제 1 항 내지 제 9 항 중 어느 한 항에 기재된 표시 장치와, 커넥터 또는 집적 회로를 갖는, 표시 모듈.
  11. 전자 기기로서,
    제 10 항에 기재된 표시 모듈과, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 갖는, 전자 기기.
  12. 표시 장치의 제작 방법으로서,
    제 1 기판 위에 복수의 트랜지스터를 매트릭스상으로 형성하고,
    제 2 기판 위에 복수의 발광 다이오드를 매트릭스상으로 형성하고,
    상기 제 1 기판 위 또는 상기 제 2 기판 위에, 상기 복수의 트랜지스터 중 적어도 하나 또는 상기 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되는 제 1 도전체를 형성하고,
    상기 제 1 도전체를 통하여 상기 복수의 트랜지스터 중 적어도 하나와 상기 복수의 발광 다이오드 중 적어도 하나가 전기적으로 접속되도록 상기 제 1 기판과 상기 제 2 기판을 접합하고,
    상기 복수의 트랜지스터를 형성하는 공정에서는 적어도 1번의 평탄화 처리를 사용하는, 표시 장치의 제작 방법.
  13. 제 12 항에 있어서,
    상기 제 1 도전체를 상기 제 1 기판 위에 형성함으로써, 상기 제 1 도전체와, 상기 복수의 트랜지스터 중 적어도 하나를 전기적으로 접속하고,
    상기 제 2 기판 위에 상기 복수의 발광 다이오드 중 적어도 하나에 전기적으로 접속되는 제 2 도전체를 형성하고,
    상기 제 1 도전체와 상기 제 2 도전체가 접하도록 상기 제 1 기판과 상기 제 2 기판을 접합하는, 표시 장치의 제작 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    제 3 기판 위에 착색층, 색 변환층, 및 터치 센서 중 적어도 하나를 형성하고,
    상기 제 1 기판과 상기 제 2 기판을 접합한 후, 상기 제 2 기판을 박리하고,
    상기 제 2 기판을 박리함으로써 노출된 면에 상기 제 3 기판을 접합하는, 표시 장치의 제작 방법.
  15. 제 12 항 또는 제 13 항에 있어서,
    제 3 기판 위에 착색층, 색 변환층, 및 터치 센서 중 적어도 하나를 형성하고,
    상기 제 1 기판과 상기 제 2 기판을 접합한 후, 상기 제 2 기판을 연마함으로써 상기 제 2 기판의 두께를 얇게 하고,
    상기 제 2 기판의 연마된 면에 상기 제 3 기판을 접합하는, 표시 장치의 제작 방법.
  16. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 복수의 발광 다이오드 중 적어도 하나는 마이크로 발광 다이오드인, 표시 장치의 제작 방법.
  17. 제 12 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 복수의 트랜지스터 중 적어도 하나는 채널 형성 영역에 금속 산화물을 포함하는, 표시 장치의 제작 방법.
KR1020217007543A 2018-09-05 2019-08-22 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 KR20210043641A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018166335 2018-09-05
JP2018166336 2018-09-05
JPJP-P-2018-166336 2018-09-05
JPJP-P-2018-166335 2018-09-05
PCT/IB2019/057065 WO2020049392A1 (ja) 2018-09-05 2019-08-22 表示装置、表示モジュール、電子機器、及び表示装置の作製方法

Publications (1)

Publication Number Publication Date
KR20210043641A true KR20210043641A (ko) 2021-04-21

Family

ID=69722321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217007543A KR20210043641A (ko) 2018-09-05 2019-08-22 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법

Country Status (6)

Country Link
US (2) US11908850B2 (ko)
JP (1) JP7517989B2 (ko)
KR (1) KR20210043641A (ko)
CN (2) CN116759429A (ko)
TW (2) TW202418245A (ko)
WO (1) WO2020049392A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493209B (zh) * 2018-05-24 2020-06-23 京东方科技集团股份有限公司 一种显示基板、显示装置以及显示基板的制作方法
CN112673411B (zh) 2018-09-07 2023-10-10 株式会社半导体能源研究所 显示装置、显示模块及电子设备
KR20200091818A (ko) * 2019-01-23 2020-07-31 소후 인코포레이티드 도포성이 우수한 치과용 도재 페이스트
WO2020217959A1 (ja) * 2019-04-23 2020-10-29 京セラ株式会社 マイクロｌｅｄ素子基板および表示装置
US11710760B2 (en) 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
KR20210132782A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
JPWO2021256190A1 (ko) * 2020-06-18 2021-12-23
US20240257671A1 (en) 2021-05-13 2024-08-01 Semiconductor Energy Laboratory Co., Ltd. Electronic device
CN114068610A (zh) * 2021-12-16 2022-02-18 宁波升谱光电股份有限公司 一种功率开关器件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140367705A1 (en) 2013-06-17 2014-12-18 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6131374Y2 (ko) 1980-06-18 1986-09-12
TW540251B (en) * 1999-09-24 2003-07-01 Semiconductor Energy Lab EL display device and method for driving the same
JP3973471B2 (ja) 2001-12-14 2007-09-12 三洋電機株式会社 デジタル駆動型表示装置
US7230374B2 (en) * 2003-09-22 2007-06-12 Samsung Sdi Co., Ltd. Full color organic light-emitting device having color modulation layer
EP1879170A1 (en) 2006-07-10 2008-01-16 THOMSON Licensing Current drive for light emitting diodes
TWI406589B (zh) 2008-10-28 2013-08-21 Ind Tech Res Inst Ｌｅｄ光源控制電路與方法，及應用其之影像顯示裝置與照明設備
KR102263816B1 (ko) 2011-10-18 2021-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
JP2013145833A (ja) 2012-01-16 2013-07-25 Fujifilm Corp Ｌｅｄ発光素子用反射基板およびｌｅｄパッケージ
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
CN108133942B (zh) 2013-03-15 2022-03-25 苹果公司 具有冗余方案的发光二极管显示器和利用集成的缺陷检测测试制造发光二极管显示器的方法
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
JP6157178B2 (ja) 2013-04-01 2017-07-05 ソニーセミコンダクタソリューションズ株式会社 表示装置
KR20150143638A (ko) 2013-04-15 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9219197B1 (en) 2014-05-30 2015-12-22 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
US9590137B2 (en) 2014-05-30 2017-03-07 Mikro Mesa Technology Co., Ltd. Light-emitting diode
US9231153B2 (en) 2014-05-30 2016-01-05 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
KR102643599B1 (ko) 2014-05-30 2024-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 표시 장치, 및 전자 기기
US9105813B1 (en) 2014-05-30 2015-08-11 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
US10158043B2 (en) 2014-05-30 2018-12-18 Mikro Mesa Technolgy Co., Ltd. Light-emitting diode and method for manufacturing the same
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US9917226B1 (en) 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices
GB201420452D0 (en) 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
CN105700723B (zh) * 2014-11-28 2019-03-08 昆山国显光电有限公司 一种具有触控装置的有机发光显示器及其制造方法
US9653642B1 (en) * 2014-12-23 2017-05-16 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20240090743A (ko) 2015-02-04 2024-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
TW202404148A (zh) 2015-03-09 2024-01-16 日商半導體能源研究所股份有限公司 發光元件、顯示裝置、電子裝置及照明設備
TWI665800B (zh) * 2015-06-16 2019-07-11 友達光電股份有限公司 發光二極體顯示器及其製造方法
JP6708643B2 (ja) 2015-06-19 2020-06-10 株式会社半導体エネルギー研究所 表示装置の作製方法
US20170062749A1 (en) 2015-09-01 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Element, Light-Emitting Device, Electronic Device, and Lighting Device
US20170090246A1 (en) 2015-09-25 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP6887243B2 (ja) 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
KR20180093001A (ko) 2015-12-11 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
JP2017157724A (ja) 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法
KR102610027B1 (ko) * 2016-03-04 2023-12-11 삼성디스플레이 주식회사 표시 장치
CN107437551B (zh) 2016-05-25 2020-03-24 群创光电股份有限公司 显示装置及其制造方法
WO2017217703A1 (en) * 2016-06-13 2017-12-21 Seoul Semiconductor Co., Ltd Display apparatus and manufacturing method thereof
US10332949B2 (en) 2016-07-06 2019-06-25 Seoul Semiconductor Co., Ltd. Display apparatus
KR102617466B1 (ko) 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
KR20180020091A (ko) * 2016-08-17 2018-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI664711B (zh) 2016-09-15 2019-07-01 美商伊樂視有限公司 具有表面貼裝發光元件的顯示器
KR102631259B1 (ko) 2016-09-22 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
KR102651097B1 (ko) 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102581601B1 (ko) 2016-12-13 2023-09-21 엘지디스플레이 주식회사 발광 특성이 향상된 양자 발광다이오드 및 이를 포함하는 양자 발광 장치
CN110100318B (zh) 2016-12-22 2022-04-15 夏普株式会社 显示装置及制造方法
EP3606062A4 (en) 2017-03-24 2020-12-09 Semiconductor Energy Laboratory Co., Ltd. SEMICONDUCTOR DEVICE, DISPLAY SYSTEM AND ELECTRONIC DEVICE
CN106952941B (zh) * 2017-05-26 2020-10-09 上海天马有机发光显示技术有限公司 一种显示面板、制作方法及电子设备
KR102374754B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
TW202405777A (zh) 2017-12-25 2024-02-01 日商半導體能源研究所股份有限公司 顯示器及包括該顯示器的電子裝置
US10784240B2 (en) * 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
KR102521100B1 (ko) * 2018-01-08 2023-04-14 삼성디스플레이 주식회사 표시 장치
KR102521582B1 (ko) 2018-04-03 2023-04-12 삼성전자주식회사 발광 다이오드 디스플레이 장치
KR20210009326A (ko) 2018-05-17 2021-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US11961871B2 (en) 2018-05-18 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for fabricating display device
US11710760B2 (en) 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
CN113140661B (zh) 2021-04-30 2023-01-06 上海天马微电子有限公司 一种显示面板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140367705A1 (en) 2013-06-17 2014-12-18 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device

Also Published As

Publication number Publication date
US11908850B2 (en) 2024-02-20
US20240304611A1 (en) 2024-09-12
TWI829746B (zh) 2024-01-21
CN112639937B (zh) 2023-06-23
WO2020049392A1 (ja) 2020-03-12
TW202025112A (zh) 2020-07-01
CN112639937A (zh) 2021-04-09
JP7517989B2 (ja) 2024-07-17
JPWO2020049392A1 (ja) 2021-09-24
TW202418245A (zh) 2024-05-01
CN116759429A (zh) 2023-09-15
US20210327865A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
KR20200145729A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
JP7517989B2 (ja) 表示装置、表示モジュール、及び電子機器
JP7292276B2 (ja) 表示装置
CN112673411B (zh) 显示装置、显示模块及电子设备
JP7534190B2 (ja) 表示装置の作製方法
KR20210010520A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
WO2021099880A1 (ja) 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
WO2021161126A1 (ja) 表示装置および電子機器
JP2024127980A (ja) 表示装置
TWI846725B (zh) 顯示裝置、顯示模組及電子裝置