JP2011181918A5 - インバータ - Google Patents

Claims (5)

1. チャネル形成領域を有し、かつ、酸化物半導体からなる半導体層と、
   前記半導体層の一方の面に接して設けられた第１乃至第３の電極と、
   前記半導体層の他方の面の側に設けられたゲート電極と、を有し、
   前記半導体層は、ドーピングされておらず、
   前記半導体層は、ドナー又はアクセプタに由来するキャリア濃度が１０ ^１２ ／ｃｍ ^３ 以下であり、
   前記ゲート電極は、前記第１の電極と前記第２の電極の間の領域の少なくとも一部と重なり、かつ、前記第２の電極と前記第３の電極の間の領域とは重ならず、
   前記ゲート電極に入力信号が入力され、前記第２の電極から出力信号が出力されることを特徴とするインバータ。
2. チャネル形成領域を有し、かつ、酸化物半導体からなる半導体層と、
   前記半導体層の一方の面に接して設けられた第１乃至第３の電極と、
   前記半導体層の前記一方の面の側に設けられたゲート電極と、を有し、
   前記半導体層は、ドーピングされておらず、
   前記半導体層は、ドナー又はアクセプタに由来するキャリア濃度が１０ ^１２ ／ｃｍ ^３ 以下であり、
   前記ゲート電極は、前記第１の電極と前記第２の電極の間の領域の少なくとも一部と重なり、かつ、前記第２の電極と前記第３の電極の間の領域とは重ならず、
   前記ゲート電極に入力信号が入力され、前記第２の電極から出力信号が出力されることを特徴とするインバータ。
3. 請求項１又は請求項２において、
   前記第１の電極と前記第２の電極の間における前記半導体層の幅は、前記第２の電極と前記第３の電極の間における前記半導体層の幅よりも広いことを特徴とするインバータ。
4. 請求項１乃至３のいずれか一において、
   前記ゲート電極は、前記第１の電極と前記第２の電極とは重ならないことを特徴とするインバータ。
5. 請求項１乃至４のいずれか一において、
   前記半導体層のバンドギャップは２電子ボルト以上４電子ボルト未満であることを特徴とするインバータ。