TWI570919B - 場效應電晶體及半導體裝置 - Google Patents

場效應電晶體及半導體裝置 Download PDF

Info

Publication number
TWI570919B
TWI570919B TW100102652A TW100102652A TWI570919B TW I570919 B TWI570919 B TW I570919B TW 100102652 A TW100102652 A TW 100102652A TW 100102652 A TW100102652 A TW 100102652A TW I570919 B TWI570919 B TW I570919B
Authority
TW
Taiwan
Prior art keywords
conductor electrode
gate
semiconductor layer
semiconductor
electrode
Prior art date
Application number
TW100102652A
Other languages
English (en)
Other versions
TW201143095A (en
Inventor
竹村保彥
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201143095A publication Critical patent/TW201143095A/zh
Application granted granted Critical
Publication of TWI570919B publication Critical patent/TWI570919B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

場效應電晶體及半導體裝置
本發明關於一種使用半導體的場效應電晶體(FET)及使用場效應電晶體的半導體裝置。
場效應電晶體(FET)是指如下一種裝置：在半導體中設置作為源極電極的區域、作為汲極電極的區域，並在作為源極電極的區域、作為汲極電極的區域中分別設置電極，對該電極施加電位，隔著絕緣膜或肖特基勢壘由稱為閘極的電極對半導體施加電場，藉由控制半導體的狀態，而控制流過於源極電極與汲極電極之間的電流。作為所使用的半導體，可以舉出：諸如矽或鍺等的Ⅳ族元素(第十四族元素)；諸如鎵砷、銦磷、氮化鎵等的Ⅲ-Ⅴ族化合物；諸如硫化鋅、鎘碲等的Ⅱ-Ⅵ族化合物；等等。
近年來，有將諸如氧化鋅或氧化銦鎵鋅類化合物等的氧化物用作半導體的FET(專利文獻1及專利文獻2)的報告。在使用這些氧化物半導體的FET中，可以得到較大的遷移率，並且，這些材料具有高於或等於三電子伏特的大的帶隙，所以討論將使用氧化物半導體的FET應用於顯示器、功率裝置等。
例如，帶隙為高於或等於3電子伏特是指對可見光具有透明性，所以當將上述材料應用於顯示器時，FET部分也透過光，因此期待提高孔徑比。
此外，該帶隙大的特徵與用於功率裝置的碳化矽相同，所以期待同樣將氧化物半導體用於功率裝置。
帶隙大意味著熱激發載子少。例如，在室溫下，矽的帶隙為1.1電子伏特，所以熱激發載子為1011/cm3左右，而半導體的帶隙為3.2電子伏特，所以熱激發載子可被計算為10-7/cm3左右。
在採用矽時，即使形成完全不包含雜質的矽，也如上所述存在熱激發載子，所以不能得到高於或等於105Ω cm的電阻率，但是，在採用帶隙為3.2電子伏特的半導體時，可以在理論上得到高於或等於1020Ω cm的電阻率。當採用這種半導體形成FET並使用截止狀態(閘極的電位與源極電極的電位相同的狀態)下的高電阻率時，期待可以將電荷半永久性地封閉在裏面。
尤其是，在包含鋅或銦的氧化物半導體中，至今為止幾乎沒有呈現P型導電性的氧化物半導體的報告。由此，還沒有像矽的FET那樣的使用PN接面的FET的報告，所以如專利文獻1及專利文獻2所述，利用使導體電極接觸到N型氧化物半導體的導體半導體接面，形成源極電極、汲極電極。
注意，在一般的與半導體有關聯的學術書中，“導體半導體接面”被記載為“金屬半導體接面”。在此情況下，金屬意味著導體。例如，以高濃度被摻雜且其電阻率明顯降低了的半導體、或者諸如氮化鈦、氮化鎢等的金屬氮化物、諸如氧化銦錫、氧化鋁鋅等的金屬氧化物等也在“金屬半導體接面”中用作金屬。然而，通常，當採用“金屬”用語時容易發生誤解。因此，在本說明書中，不記載為“金屬半導體接面”，而記載為“導體半導體接面”。
例如，專利文獻1公開有如圖5A所示的FET。就是說，接觸於半導體層102的一個表面地設置有稱為源極電極的第一導體電極103a和稱為汲極電極的第二導體電極103b，並且，在半導體層102的另一個表面上隔著閘極絕緣膜104而設置有閘極105。將導體用於第一導體電極103a和第二導體電極103b、閘極105。
並且，如圖5A的寬度c所示，必須要有閘極105和第一導體電極103a、閘極105和第二導體電極103b彼此重疊的部分。就是說，需要是c>0。
此外，在利用導體半導體接面形成源極電極、汲極電極的FET中，當所使用的半導體的載子濃度大時，在截止狀態下電流(截止電流)也在源極電極和汲極電極之間流過。於是，較佳的是，藉由降低半導體中的施體或受體的濃度，實現I型(在本說明書中，來自施體或受體的載子濃度為低於或等於1012/cm3的半導體是I型)，而降低截止電流。
注意，在本說明書中，施體(或受體)的濃度等於有可能成為施體(或受體)的元素或化學基等的濃度乘以其離子化率。例如，當包含2%的某種施體元素時，如果其離子化率為0.005%，則施體濃度為1ppm(=0.02×0.00005)。
在使用FET的半導體電路中，尤其是，只使用P型和N型FET中的任一個的半導體電路中，作為基本電路之一的反相器，例如使用圖6A所示的將電阻器串聯連接到FET的反相器。
或者，有時也使用如圖6B所示的使兩個FET串聯連接並且使其中一個FET(通常是VH側)的汲極電極和閘極短路而得到二極體的反相器。然而，圖6B所示的反相器因為當使FET的汲極電極和閘極短路時需要在附圖中的X所示的部分形成接觸，由此不能提高集成度，在這一點上，圖6B所示的反相器是不利的。
在圖6A所示類型的反相器中，在將FET的導通時的電阻設定為RON並且將FET的截止時的電阻設定為ROFF的情況下，將具有如RON＜＜R＜＜ROFF的電阻值R的電阻器連接到FET。在此，較佳設定為R＞10RON且R＜ROFF/10，更較佳為R＞100RON且R＜ROFF/100。
在這種類型的反相器中，當輸入為高時，電流流過該電阻器和處於導通狀態的FET。反相器的VH-VL之間的電阻為R+ RON，但是當R＞＞RON時，可以使反相器的電阻接近於R。從而，如果將反相器的電源電壓設定為Vdd，則功耗成為Vdd2/R。此外，可以使輸出電壓接近於0。
此外，當輸入為低時，電流也流過該電阻器和FET。反相器的電阻為R+ ROFF，但是當R＜＜ROFF時，可以使反相器的電阻接近於ROFF。從而，反相器的功耗成為Vdd2/ROFF。此外，可以使輸出電壓接近於Vdd。
根據上述關係可以明確的是，如果R及ROFF為很大的值，則抑制功耗。此外，關於輸出電壓，較佳的是，R為RON和ROFF的中間值，理想的是，R=(RON×ROFF)1/2。此外，作為其結果，較佳ROFF/RON為很大的值。
作為在現有的半導體電路中像這樣只能使用P型FET和N型FET中的任一個的半導體電路，已知使用非晶矽FET的電路。
在使用非晶矽FET的反相器電路中，作為電阻器使用N型非晶矽。N型非晶矽是作為FET的源極電極或汲極電極的材料而使用的，將其一部分加工而用作電阻器。因為N型非晶矽的電阻率不太高，所以電阻器的尺寸大於FET。
使用帶隙為高於或等於2電子伏特的I型半導體而降低其載子濃度的FET的截止電流極低，即ROFF極大，並且，其遷移率也遠比非晶矽的大，所以RON也小，於是，ROFF/RON成為高於或等於1010的很大的值。當ROFF/RON的值這樣大時，形成或設計電阻器時的餘地也大。
然而，如專利文獻1或專利文獻2所述，在使導體直接接觸於半導體而形成的FET中，找不到如採用非晶矽的FET時的適合用作電阻器的材料。尤其是，在藉由降低半導體的載子濃度而實現I型的情況下，其電阻率被認為極大，所以沒有設想將I型半導體用於電阻器。
[專利文獻1]美國專利申請公開2005/0199879號公報
[專利文獻2]美國專利申請公開2007/0194379號公報
本發明的課題在於藉由設法對具有如上述說明那樣的導體半導體接面的FET的電路設計進行改進，來提供一種優越的FET、半導體裝置、半導體電路或者它們的製造方法。此外，本發明的課題還在於藉由有效地利用導體半導體接面的特性，來提供一種具有優越的特性的FET、半導體裝置或者它們的製造方法。或者，本發明的課題還在於提供一種容易製造的FET、半導體裝置或者它們的製造方法。或者，本發明的課題還在於提供一種集成度更高的FET、半導體裝置或者它們的製造方法。本發明至少解決上述課題中的一個。
下面，將說明本發明。首先，簡單地說明在本說明書中使用的用語。首先，關於電晶體的源極電極和汲極電極，在本說明書中，當採用N通道型FET時被施加高電位的一個是汲極電極，而另一個是源極電極，並且，當採用P通道型FET時被施加低電位的一個是汲極電極，而另一個是源極電極。當對兩個端子施加相同的電位時，將其任一個稱為源極電極而將另一個稱為汲極電極。
此外，有時使用第一導體電極、第二導體電極的用語而代替源極電極、汲極電極的用語。在此情況下，名稱不根據電位的高低而變化。
本發明的第一實施例是一種FET，包括半導體層、接觸於半導體層的一個表面地設置的第一及第二導體電極、設置在半導體層的另一個表面上的閘極，其中，至少在第一導體電極與閘極之間或者第二導體電極與閘極之間具有偏移區。
本發明的第二實施例是一種FET，包括半導體層、接觸於半導體層的一個表面地設置的第一及第二導體電極、設置在半導體層的與第一及第二導體電極相同的表面上的閘極，其中，至少在第一導體電極與閘極之間或者第二導體電極與閘極之間具有偏移區。
在上述本發明的第一實施例及第二實施例中，將偏移區的寬度設定為大於或等於10nm且小於或等於100nm，較佳為大於或等於10nm且小於或等於50nm，更較佳為大於或等於10nm且小於或等於20nm，即可。此外，將半導體層的厚度設定為偏移區的寬度以下，較佳為偏移區的寬度的一半以下，即可。此外，將閘極的寬度設定為與偏移區的寬度相同或者大於偏移區的寬度，即可。
本發明的第三實施例是一種半導體裝置，包括半導體層、接觸於半導體層的一個表面地設置的第一至第三導體電極、設置在半導體層的另一個表面上的閘極。
本發明的第四實施例是一種半導體裝置，包括半導體層、接觸於半導體層的一個表面地設置的第一至第三導體電極、設置在半導體層的與該第一至第三導體電極相同的表面上的閘極。
在上述本發明的第一實施例至第四實施例中，較佳的是，第一至第三導體電極的接觸於半導體層的部分的功函數小於半導體層的電子親和力與0.3電子伏特之和(就是說，電子親和力+0.3電子伏特)，或者，第一及第二導體電極和半導體層是歐姆接面。
在上述本發明的第一實施例至第四實施例中，較佳的是，閘極的最近於半導體層的部分的材料的功函數大於半導體層的電子親和力與0.6電子伏特之和(就是說，電子親和力+0.6電子伏特)。此外，半導體層較佳為I型。
在上述本發明的第一實施例至第四實施例中，也可以將FET或半導體電路設置在適當的基板上。此時，在閘極與基板之間設置半導體層或在半導體層與基板之間設置閘極，即可。
作為用於基板的材料，可以舉出單晶矽等半導體、各種玻璃、石英、藍寶石、各種陶瓷等絕緣體、鋁、不鏽鋼、銅等導體等。尤其是，當將半導體、導體用於基板時，較佳將絕緣層設置在其表面上。
再者，也可以在半導體層和閘極之間設置閘極絕緣膜。或者，半導體層和閘極之間也可以採用肖特基勢壘型接面。此外，沒有必要利用相同的材料構成第一至第三導體電極。第一至第三導體電極既可以分別利用不同的材料來形成，又可以利用相同的材料來形成第一至第三導體電極中的兩個電極。
注意，半導體層的種類不侷限於氧化物，還可以利用硫化物等Ⅱ-Ⅵ族化合物。此外，如上所述，為了減少由於熱激發而產生的載子，將半導體的帶隙設定為高於或等於2電子伏特且低於4電子伏特，較佳為高於或等於2.9電子伏特且低於3.5電子伏特。
藉由採用上述結構中的任一個，可以至少解決上述課題中的一個。在本發明中，利用導體半導體接面的特性，形成適度的電阻區，並且將該電阻區用於FET的偏移區、半導體電路或者半導體裝置。
雖然在專利文獻1或專利文獻2所示的FET中，將導體用於源極電極、汲極電極、以及閘極，但是至今為止還沒有充分考察過導體給半導體帶來的影響。
關於這一點，本發明人考察到如下事實：當採用導體半導體接面時，在導體的功函數小於半導體層的電子親和力的情況下，電子流入半導體層中，因此形成歐姆接觸。
在FET中，關於源極電極與半導體或汲極電極與半導體之間的接面，較佳容易流過電流，所以為得到歐姆接面而選擇源極電極或汲極電極的材料。例如，選擇鈦或氮化鈦等。當電極與半導體之間的接面是歐姆接面時，還有如下優點，即所得到的FET的特性穩定，並且，無缺陷率高。
在這種導體半導體接面中，越近於導體，電子濃度越高。在進行大體的計算的情況下，離導體半導體接面介面有幾nm時的電子濃度為1020/cm3，離導體半導體接面介面有幾十nm時的電子濃度為1013/cm3，離導體半導體接面介面有幾百nm時的電子濃度為1016/cm3，離導體半導體接面介面有幾μm時的電子濃度為1014/cm3。就是說，即使半導體本身是I型，也由於與導體接觸，而會形成載子濃度高的區域。由於這種載子多的區域形成在導體半導體接面介面附近，所以導體半導體接面成為歐姆接面。
此外，也明白如下事實：當作為閘極的材料使用其功函數大於半導體層的電子親和力的導體時，閘極具有排除半導體的電子的作用。例如鎢或鉑等。藉由使用這些材料，可以使截止電流極小。
根據上述考察，圖5B概念性地示出圖5A所示的FET的半導體層102的當第一導體電極103a、第二導體電極103b、閘極105的電位都相同時的載子濃度的分佈。在此，當第一導體電極103a、第二導體電極103b的功函數為Wm，閘極105的功函數為Wg，半導體層102的電子親和力為Φ時，滿足Wm＜Φ+0.3電子伏特且Wg＞Φ+0.6電子伏特。
如圖5B所示，由於從第一導體電極103a、第二導體電極103b注入電子，第一導體電極103a、第二導體電極103b附近成為電子濃度極高的區域102a。另一方面，近於閘極105的部分成為電子濃度極低的區域102e。在其間的部分中，離第一導體電極103a、第二導體電極103b越遠或離閘極105越近，電子濃度越低。
圖5B示出區域102b的電子濃度比區域102a的電子濃度低一位元數左右，區域102c的電子濃度比區域102b的電子濃度低一位元數左右，區域102d的電子濃度比區域102c的電子濃度低一位元數左右。電子濃度越高，導電性越高，反之，電子濃度越低，導電性越低。因此，例如，區域102e成為絕緣體。
圖5B所示的FET的截止電流由形成在第一導體電極103a與第二導體電極103b之間的區域102e決定。另一方面，可知如下事實：第一導體電極103a與閘極105重疊的部分、第二導體電極103b與閘極105重疊的部分以及其周邊與降低截止電流幾乎沒關係。
注意，在圖5A所示的FET中，第一導體電極103a和第二導體電極103b的間隔越窄，區域102e就越窄，而其電子濃度高於區域102e的區域增加。這樣就會使截止電流增大，所以不是較佳的。就是說，為使截止電流成為一定值以下，需要使第一導體電極103a和第二導體電極103b的間隔保持為一定值。
本發明人發現如下事實：圖5B所示的電子濃度分佈在圖5A以外的例子如像圖1A那樣的結構中也可以得到。在圖1A的結構的FET中，第一導體電極103a與閘極105、第二導體電極103b與閘極105分別不重疊。在圖1A中，在第一導體電極103a與閘極105之間設置有其寬度為d的偏移區。
圖1A所示的FET也可以形成在適當的材料的基板上。此時，基板即可位於附圖中的閘極105的上方，又可位於第一導體電極103a的下方。
通常，這種偏移區帶來與將電阻器串聯插入FET時相同的效果，但是，根據本發明人的考察，即使設置這種偏移區，也如果當d為小於或等於100nm，較佳為小於或等於50nm，更較佳為小於或等於20nm時，對FET的工作帶來的影響極少。
這是因為如下緣故：如上所說明，在偏移區中也存在因電子從第一導體電極103a、第二導體電極103b流入半導體層102中而形成的電子濃度高的部分(例如，區域102c)。在FET是N通道型的情況下，當對閘極105施加正電位時，圖1B中的區域102e、區域102d的偏移區正下方的部分也成為電子濃度高的區域，而形成連接第一導體電極103a和第二導體電極103b的通路。
此外，當採用這種結構時，可以充分削減閘極105與第一導體電極103a或第二導體電極103b之間的寄生電容。為了享受該效果，偏移區的寬度d較佳為大於或等於10nm。當偏移區的寬度d小於10nm時，閘極105與第一導體電極103a或第二導體電極103b之間的寄生電容顯著增加。
雖然在圖1A所示的FET中第一導體電極103a和第二導體電極103b形成在與閘極105不同的面上，但是也可以製造第一導體電極103a和第二導體電極103b形成在與閘極105相同的面上的FET。
在圖1C所示的FET中，在半導體層102上的相同的面上具有第一導體電極103a、第二導體電極103b、閘極絕緣膜104、閘極105。在閘極105與第一導體電極103a之間及閘極105與第二導體電極103b之間設置偏移區。
半導體層102藉由與第一導體電極103a、第二導體電極103b接觸，而被供應電子，結果，如圖1C所示，形成具有不同的電子濃度的區域。因為第一導體電極103a、第二導體電極103b形成在與閘極105相同的面上，所以電子濃度的分佈與圖1B稍微不同。
在圖1C的結構中，尤其是，在半導體層102的與設置有閘極的部分相反一側的部分上，第一導體電極103a以及第二導體電極103b的影響力相對降低，所以該部分的電子濃度比圖1B時的低。其結果，截止電流進一步減少。
具有這種結構的FET具有與現有的矽MOSFET相同的結構，所以有如下利點：形成多層佈線等的製程比圖1A的結構的FET簡單，並且，集成度也得到提高。此外，還有不需要現有的矽MOSFET所需要的利用離子植入的摻雜製程的特色。就是說，設置有閘極的部分自動地成為電子濃度極低的通道，並且，其他部分相當於具有適當的電子濃度的延伸區域。
此外，電子從第一導體電極103a、第二導體電極103b流入半導體層102中而形成適當的電子濃度的部分意味著該部分是FET的導通狀態和截止狀態之間的電阻值。
在圖5A至5C中，當從圖5A的FET去掉閘極105時，半導體層102的載子濃度的分佈在概念上成為如圖5C那樣的分佈。在此情況下，沒有閘極排除電子的作用，所以由從第一導體電極103a、第二導體電極103b注入的電子形成的電子濃度高的區域大於圖5B的電子濃度高的區域。
圖5B示出FET的截止狀態。此外，在FET處於導通狀態時，由於閘極105而在半導體層102的很多部分中形成電子濃度更高的區域，而圖5C是導通狀態和截止狀態之間的狀態。
在這種狀態下，其電阻值(第一導體電極103a和第二導體電極103b之間的電阻值)也成為FET的導通狀態和截止狀態之間的值。電阻值和載子濃度成反比，但是，從圖5A的FET去掉閘極105而得到的結構的元件(下面，稱為電阻元件)的半導體層的電阻率比使用相同厚度的半導體層的FET的截止狀態的半導體層的電阻率低三至八位數。
這種電阻元件如上所說明較佳用作圖6A所示的反相器的電阻器。尤其是，藉由將第一導體電極103a和第二導體電極103b之間的間隔L設定為大於或等於100nm且小於或等於10μm，可以在具有相同程度(L的大於或等於1/2且小於或等於5倍)的通道長度的FET的導通電阻RON和截止電阻ROFF之間滿足RON＜＜R＜＜ROFF的關係。
此時，將FET的通道寬度設定為電阻元件的寬度的大於或等於50%且小於或等於200%，並且，將FET的半導體層的厚度設定為電阻元件的半導體層的厚度的大於或等於50%且小於或等於200%，即可。當然，也可以在其他條件下滿足上述關係。
注意，在上述說明中，討論了導體的功函數。在最簡單的假設中，作為導體的功函數，使用由其與半導體的介面決定的值，即可，但是，實際上，在很多情況下，在介面上由於化學反應而形成半導體和導體的化合物，或者因在介面上捕獲電荷或者異種元素，而呈現複雜的物性。
此外，例如，當在半導體層上層疊有厚度為幾nm以下的極薄的第一導體層、重疊於該第一導體層的具有一定程度的厚度的第二導體層時，第一導體層的功函數的影響度在很大程度上降低。從而，當適用本發明時，也可以設計為離介面有5nm的部分的各種材料的值滿足在本發明中認為較佳的條件。
本發明的效果在作為載子實際上只使用電子和電洞中的一個的半導體材料中顯著。就是說，當電子和電洞中的一個的遷移率為高於或等於1cm2/Vs且另一個的遷移率為低於或等於0.01cm2/Vs，或者電子和電洞的另一個作為載子不存在，或者電子和電洞的另一個的有效質量為自由電子的大於或等於100倍時，可以得到根據本發明的理想的結果。
下面，參照附圖說明實施例。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是實施例可以多個不同方式來實施，其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在本實施例所記載的內容中。注意，在以下說明的結構中，在不同的附圖之間使用共同的附圖標記來顯示相同的構成要素，並且，省略相同部分或者具有同樣功能的部分的詳細說明。
實施例1
在本實施例中，說明圖2A至2C所示的半導體電路。圖2A是半導體電路的截面的示意圖，圖2B是從圖2A的下方看到該半導體電路的狀態。該半導體電路如圖2A所示具有接觸於半導體層102的一個表面上的第一導體電極103a、第二導體電極103b以及第三導體電極103c。此外，在半導體層102的另一個表面上具有閘極105。在閘極105和半導體層102之間具有閘極絕緣膜104。
基板可以設置在第一導體電極103a、第二導體電極103b及第三導體電極103c下或閘極105上。此外，該半導體電路的半導體層102如圖2B所示具有大體上長方形的形狀，並且，設置有第一導體電極103a、第二導體電極103b及第三導體電極103c。再者，半導體層102為I型，並且將半導體的帶隙設定為高於或等於2電子伏特且低於4電子伏特，較佳設定為高於或等於2.9電子伏特且低於3.5電子伏特，即可。
閘極105被設置為重疊於半導體層102的第一導體電極103a和第二導體電極103b之間的區域(但是，不包括第一導體電極103a和第二導體電極103b)，但是不重疊於半導體層102的第二導體電極103b與第三導體電極103c之間的區域(但是，不包括第二導體電極103b和第三導體電極103c)。
藉由採用這種結構，利用第一導體電極103a、第二導體電極103b、閘極105以及由它們圍繞的部分的半導體層102來形成FET。此外，利用第二導體電極103b、第三導體電極103c以及其間部分的半導體層102來形成電阻器。
就是說，如圖2A所示，前者成為電晶體部，而後者成為電阻器部，並且，半導體層102的電子濃度的分佈狀態與圖5B、圖5C所示的分佈狀態大體上相同。從而，如圖2C的電路圖所示，得到圖6A所示的類型的反相器。
此外，如圖2B所示，電晶體部的在通道寬度方向上的長度與電阻器部的相當於在通道寬度方向上的長度大體上相同。根據如下理由可知圖2A至2C所示的結構的反相器的集成度比圖6B所示的反相器的集成度高。
例如，當要同樣形成圖6B所示的類型的反相器時，需要在第二導體電極103b與第三導體電極103c之間設置閘極。然而，在此情況下，為了確保閘極電極105與相鄰的閘極之間的絕緣，需要設置最小加工線寬度以上的間隔。於是，需要擴大第二導體電極103b的寬度。
在圖2A至2C中，最小加工線寬度是第一導體電極103a、第二導體電極103b、第三導體電極103c的寬度。這就是說，在圖6B所示的類型的反相器中，第二導體電極103b需要具有圖2A至2C的2倍的寬度。對此，圖6A所示的類型的反相器不需要在第二導體電極103b與第三導體電極103c之間設置閘極，所以可以將第二導體電極103b的寬度設定為最小線寬度。
為了形成圖2A至2C所示的半導體裝置，在基板上形成第一導體電極103a、第二導體電極103b、第三導體電極103c，然後形成半導體層102、閘極絕緣膜104、閘極105，即可。
或者，在基板上形成閘極105，然後形成閘極絕緣膜104、半導體層102、第一導體電極103a、第二導體電極103b、第三導體電極103c，即可。
注意，在圖2A至2C中，將第一導體電極103a與第二導體電極103b的間隔、第二導體電極103b與第三導體電極103c的間隔設定為大體上相同，然而，也可以使前者大或小於後者。
實施例2
在本實施例中，說明圖3A至3C所示的半導體電路。圖3A是半導體電路的截面的示意圖，圖3B是從圖3A的下方看到該半導體電路的狀態。如圖3A所示，該半導體電路也與圖2A至2C所示的半導體裝置同樣在半導體層102的一個表面上以與該半導體層102接觸的方式具有第一導體電極103a、第二導體電極103b以及第三導體電極103c。此外，在半導體層102的另一個表面上具有閘極105。在閘極105和半導體層102之間具有閘極絕緣膜104。再者，半導體層102為I型，並且將半導體的帶隙設定為高於或等於2電子伏特且低於4電子伏特，較佳設定為高於或等於2.9電子伏特且低於3.5電子伏特，即可。
此外，閘極105被設置為與半導體層102上的第一導體電極103a和第二導體電極103b之間的區域A(但是，不包括第一導體電極103a、第二導體電極103b)的至少一部分重疊，但是不與半導體層102上的第二導體電極103b和第三導體電極103c之間的區域B(但是，不包括第二導體電極103b、第三導體電極103c)重疊。
圖3A至3C所示的半導體電路與圖2A至2C所示的半導體裝置不同之處是閘極105不與第一導體電極103a、第二導體電極103b重疊並且具有偏移區。就是說，在閘極105與第一導體電極103a之間、在閘極105與第二導體電極103b之間具有長度為d的偏移區。
此外，該半導體電路的半導體層102如圖3B所示具有複雜形狀。就是說，半導體層102的左側部分(包括區域A的部分)的寬度大而右側部分(包括區域B的部分)的寬度小。由此，提高右側部分的電阻，來調整右側部分的電阻和左側部分的電阻的比率。
在該半導體裝置中，也與實施例1同樣，利用第一導體電極103a、第二導體電極103b、閘極105以及由它們圍繞的部分的半導體層102來形成與圖1A所示的FET相同的FET。此外，利用第二導體電極103b、第三導體電極103c以及其間部分的半導體層102來形成與圖5C所示的電阻器相同的電阻器。
就是說，如圖3A所示，前者成為電晶體部，而後者成為電阻器部，並且，半導體層102的電子濃度的分佈狀態與圖1B、圖5C所示的分佈狀態大體上相同。電路圖示出於圖3C。就是說，可以作為圖6A所示的反相器而使用。該半導體裝置的電阻部的電阻比實施例1所示的電阻大。
此外，本實施例的反相器可以提高當電晶體的輸入為低時的電阻，所以可以進一步降低功耗。此外，出於相同的理由，可以防止起因於貫穿電流的元件擊穿，從而可以提高可靠性。
如使用本實施例所示的具有偏移區的FET形成圖6B所示的類型的反相器，則可以克服實施例1所示的集成度的降低。就是說，因為具有偏移區，所以可以使閘極之間的間隔大於最小線寬度。就是說，即使以最小線寬度形成第二導體電極103b，也可以將與閘極105相鄰的閘極設置在第二導體電極103b與第三導體電極103c之間。
然而，如上所述，由於需要獲取閘極與導體電極之間的接觸點，所以其集成度比圖6A所示的類型的集成度低。
實施例3
在本實施例中，參照圖4A至4D而說明半導體裝置的製造方法。首先，如圖4A所示，在基板101上形成半導體層102、閘極絕緣膜104。作為基板101，使用各種各樣的基板，但是，該基板需要具有能夠承受後面的處理的物性。並且，基板的表面較佳具有絕緣性。就是說，基板101較佳是絕緣體獨體或是將絕緣層形成在絕緣體、金屬、半導體的表面上而得到的基板等。
當將絕緣體用於基板101時，可以使用各種玻璃、藍寶石、石英、陶瓷等。當將金屬用於基板101時，可以使用鋁、銅、不鏽鋼、銀等。當將半導體用於基板101時，可以使用矽、鍺、碳化矽、氮化鎵等。在本實施例中，作為基板101，使用鋇硼矽酸鹽玻璃。
作為半導體層102的半導體材料，使用具有銦和鋅的氧化物半導體。作為氧化物半導體，除了上述以外，還使用各種各樣的氧化物半導體。在本實施例中，藉由使用包括相等分量的銦和鋅的氧化物靶材的濺射法來形成厚度為30nm的銦鋅氧化物膜，並且，對該銦鋅氧化物膜進行構圖，然後將它用於半導體層102。
作為閘極絕緣膜104，使用藉由濺射法形成的絕緣膜。作為絕緣膜的材料，使用氧化矽、氧化鋁、氮化鋁、氧化鉿、氧化鑭、氧化釔等。在本實施例中，作為閘極絕緣膜104，使用藉由濺射法形成的厚度為100nm的氧化鋁。
在形成半導體層102後，或者在形成閘極絕緣膜104後，或者在上述兩個時機，進行適當的熱處理，即可。進行該熱處理的目的是為了降低半導體層102中的氫濃度或者氧缺陷，如果可能，最好在形成半導體層102之後立即進行該熱處理。
此時，最好首先在還原氣圍下進行熱處理，然後在氧氣圍下進行熱處理。藉由最初的在還原氣圍下的熱處理，可以效率好地釋放出氫和氧，並且，藉由此後的在氧氣圍下的熱處理，可以改善氧缺陷。
然後，如圖4B所示，形成閘極105。作為閘極105的材料，可以使用鉑、金、鎢等功函數高的金屬。或者，也可以使用氮化銦等電子親和力為高於或等於5電子伏特的化合物。閘極105即可以由上述一種材料構成，又可以採用多層結構並利用上述材料構成接觸於閘極絕緣膜104的部分。在本實施例中，藉由濺射法形成厚度為100nm的鉑膜和厚度為100nm的鋁膜，並對該鉑膜和鋁膜進行蝕刻，形成閘極105。
再者，藉由濺射法形成層間絕緣物106。作為層間絕緣物106，較佳使用介電常數低的材料。在本實施例中，作為層間絕緣物106，使用藉由CVD法形成的厚度為300nm的氧化矽。並且，如圖4C所示，藉由化學機械拋光(CMP)法使層間絕緣物106平坦化。
再者，形成到達半導體層102的接觸孔，並且形成第一導體電極103a、第二導體電極103b、第三導體電極103c。在本實施例中，第一導體電極103a、第二導體電極103b、第三導體電極103c藉由濺射法連續形成厚度為50nm的氮化鈦膜和厚度為150nm的鈦膜，並對該氮化鈦膜和鈦膜進行構圖來形成。如此，形成圖4D所示的半導體電路。
半導體層102中的設置有閘極105的附圖中左側部分用作FET的主動層，並且，半導體層102中的不設置閘極105的附圖中右側部分用作電阻器。該電路也可以用作圖6A所示的反相器。
實施例4
上述實施例1至3所示的半導體裝置可以用於各種各樣的電子設備，例如液晶顯示器、EL(電致發光)顯示器、FE(場致發射)顯示器等顯示裝置的驅動電路、圖像感測器的驅動電路、半導體記憶體等。此外，使用這些電子裝置的各種電子設備有諸如電視、個人電腦、手機等通訊設備、電子筆記本、攜帶式音樂播放器等。
101．．．基板
102．．．半導體層
102a．．．區域
102b．．．區域
102c．．．區域
102d．．．區域
102e．．．區域
103a．．．第一導體電極
103b．．．第二導體電極
103c．．．第三導體電極
104．．．閘極絕緣膜
105．．．閘極
106．．．層間絕緣物
在附圖中：
圖1A至1C是示出本發明的場效應電晶體的工作原理的圖；
圖2A至2C是示出本發明的半導體電路的實例的圖；
圖3A至3C是示出本發明的半導體電路的實例的圖；
圖4A至4D是示出本發明的半導體電路的製造製程的實例的圖；
圖5A至5C是說明本發明的原理的圖；
圖6A和6B是現有的反相器電路圖。
102a．．．區域
102b．．．區域
102c．．．區域
102d．．．區域
102e．．．區域
103a．．．第一導體電極
103b．．．第二導體電極
104．．．閘極絕緣膜
105．．．閘極

Claims (19)

  1. 一種半導體裝置，包括場效應電晶體，該場效應電晶體包括：半導體層，包括氧化物半導體；接觸於該半導體層的一個表面地設置的第一導體電極及第二導體電極；以及設置在該半導體層的另一個表面上的閘極，其中，該半導體層包含偏移區，該偏移區設置在該第一導體電極和該閘極之間的區域、及該第二導體電極和該閘極之間的區域中的至少一個區域中，並且其中，該氧化物半導體的載子濃度低於或等於1012/cm3。
  2. 一種半導體裝置，包括場效應電晶體，該場效應電晶體包括：半導體層，包括氧化物半導體；接觸於該半導體層的一個表面地設置的第一導體電極及第二導體電極；以及設置在該半導體層的該一個表面上的閘極，其中，該半導體層包含偏移區，該偏移區設置在該第一導體電極和該閘極之間的區域、及該第二導體電極和該閘極之間的區域中的至少一個區域中，並且其中，該氧化物半導體的載子濃度為低於或等於1012/cm3。
  3. 一種半導體裝置，包括： 半導體層，包括氧化物半導體；接觸於該半導體層的一個表面地設置的第一導體電極、第二導體電極以及第三導體電極；以及設置在該半導體層的另一個表面上的閘極，其中，該閘極與該第一導體電極和該第二導體電極之間的區域的至少一部分重疊，並且其中，該閘極不與該第二導體電極和該第三導體電極之間的區域重疊。
  4. 一種半導體裝置，包括：半導體層，包括氧化物半導體；接觸於該半導體層的一個表面地設置的第一導體電極、第二導體電極以及第三導體電極；以及設置在該半導體層的該一個表面上的閘極，其中，該閘極與該第一導體電極和該第二導體電極之間的區域的至少一部分重疊，並且其中，該閘極不與該第二導體電極和該第三導體電極之間的區域重疊。
  5. 一種半導體裝置，包括：半導體層，包括氧化物半導體；接觸於該半導體層的一個表面地設置的第一導體電極、第二導體電極及第三導體電極；以及設置在該半導體層的另一個表面上的閘極，其中，該閘極與該第一導體電極和該第二導體電極之間的區域的至少一部分重疊， 其中，該閘極不與該第二導體電極和該第三導體電極之間的區域重疊，並且其中，該半導體層包含偏移區，該偏移區設置在該第一導體電極和該閘極之間的區域、及該第二導體電極和該閘極之間的區域中的至少一個區域中。
  6. 一種半導體裝置，包括：半導體層，包括氧化物半導體；接觸於該半導體層的一個表面地設置的第一導體電極、第二導體電極及第三導體電極；以及設置在該半導體層的該一個表面上的閘極，其中，該閘極與該第一導體電極和該第二導體電極之間的區域的至少一部分重疊，其中，該閘極不與該第二導體電極和該第三導體電極之間的區域重疊，並且其中，該半導體層包含偏移區，該偏移區設置在該第一導體電極和該閘極之間的區域、及該第二導體電極和該閘極之間的區域中的至少一個區域中。
  7. 如申請專利範圍第1至6項中的任一項的半導體裝置，其中，該第一導體電極及該第二導體電極的接觸於該半導體層的部分的功函數小於該半導體層的電子親和力與0.3電子伏特之和。
  8. 如申請專利範圍第1至6項中的任一項的半導體裝置，其中，在該半導體層和該第一導體電極之間以及該半導體層和該第二導體電極之間形成有歐姆接面。
  9. 如申請專利範圍第1至6項中的任一項的半導體裝置，還包括該半導體層和該閘極之間的閘極絕緣膜。
  10. 如申請專利範圍第1至6項中的任一項的半導體裝置，其中，該閘極的最近於該半導體層的部分的功函數大於該半導體層的電子親和力與0.6電子伏特之和。
  11. 如申請專利範圍第1至6項中的任一項的半導體裝置，其中，該氧化物半導體是i型半導體。
  12. 如申請專利範圍第1至6項中的任一項的半導體裝置，其中，該閘極包括選自鉑、金、鎢及氮化銦所組成的群組中的材料。
  13. 如申請專利範圍第1至6項中的任一項的半導體裝置，其中，該半導體層的帶隙為高於或等於2電子伏特且低於4電子伏特。
  14. 如申請專利範圍第1、2、5及6項中的任一項的半導體裝置，其中，該偏移區的寬度為大於或等於10nm且小於或等於100nm。
  15. 如申請專利範圍第3至6項中的任一項的半導體裝置，其中，該氧化物半導體的載子濃度為低於或等於1012/cm3。
  16. 如申請專利範圍第3至6項中的任一項的半導體裝置，其中，該半導體裝置是反相器。
  17. 如申請專利範圍第3至6項中的任一項的半導體裝置，其中，該半導體裝置是反相器，並且 其中，當輸入訊號輸入至該閘極時，輸出訊號從該第二導體電極輸出。
  18. 如申請專利範圍第3至6項中的任一項的半導體裝置，其中，該第二導體電極與該第三導體電極之間的該半導體層作為電阻器使用。
  19. 如申請專利範圍第3至6項中的任一項的半導體裝置，其中，該第一導體電極和該第二導體電極之間的該半導體層的第一部分的寬度大於該第二導體電極和該第三導體電極之間的該半導體層的第二部分的寬度。
TW100102652A 2010-02-05 2011-01-25 場效應電晶體及半導體裝置 TWI570919B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010024580 2010-02-05

Publications (2)

Publication Number Publication Date
TW201143095A TW201143095A (en) 2011-12-01
TWI570919B true TWI570919B (zh) 2017-02-11

Family

ID=44353022

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105100941A TWI573276B (zh) 2010-02-05 2011-01-25 場效應電晶體及半導體裝置
TW100102652A TWI570919B (zh) 2010-02-05 2011-01-25 場效應電晶體及半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105100941A TWI573276B (zh) 2010-02-05 2011-01-25 場效應電晶體及半導體裝置

Country Status (5)

Country Link
US (2) US8436431B2 (zh)
JP (6) JP5715432B2 (zh)
KR (1) KR101791713B1 (zh)
TW (2) TWI573276B (zh)
WO (1) WO2011096286A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099342A1 (en) * 2010-02-10 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR101856722B1 (ko) 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013065600A1 (ja) * 2011-11-02 2013-05-10 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示装置
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US9196741B2 (en) * 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6505769B2 (ja) * 2012-04-13 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI757837B (zh) * 2012-11-28 2022-03-11 日商半導體能源研究所股份有限公司 顯示裝置
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
EP3220728B1 (en) * 2014-11-13 2022-03-30 Mitsubishi Electric Corporation Water-proof control unit and manufacturing method for water-proof control unit
WO2016079639A1 (ja) * 2014-11-20 2016-05-26 株式会社半導体エネルギー研究所 半導体装置、回路基板および電子機器
JP6940508B2 (ja) * 2016-08-30 2021-09-29 リンテック株式会社 樹脂組成物、樹脂シート、及び半導体装置
JP6648671B2 (ja) * 2016-11-15 2020-02-14 株式会社デンソー 金属部材および金属部材と樹脂部材との複合体並びにそれらの製造方法
CN107623041B (zh) * 2017-09-08 2021-05-28 河南大学 一种基于氧化物薄膜晶体管的反相器及其制造方法
FR3092633B1 (fr) 2019-02-08 2021-01-22 Hutchinson Dispositif d’amortissement de vibrations, navire muni d’un tel dispositif et procédé lié.
JP7292466B2 (ja) * 2020-08-20 2023-06-16 株式会社半導体エネルギー研究所 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR
US20090315026A1 (en) * 2008-06-18 2009-12-24 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same, and flat panel display device haviing the same

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56115558A (en) * 1980-02-18 1981-09-10 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and manufacture thereof
JPS58122774A (ja) * 1982-01-14 1983-07-21 Toshiba Corp 半導体装置及びその製造方法
JPH06104431A (ja) * 1992-09-11 1994-04-15 Hitachi Ltd 論理回路と、これを用いたラインイメージセンサと、このラインイメージセンサを用いたファクシミリ装置
JP2887032B2 (ja) 1992-10-30 1999-04-26 シャープ株式会社 薄膜トランジスタ回路およびその製造方法
US5930638A (en) 1993-07-12 1999-07-27 Peregrine Semiconductor Corp. Method of making a low parasitic resistor on ultrathin silicon on insulator
US5973363A (en) 1993-07-12 1999-10-26 Peregrine Semiconductor Corp. CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator
US5863823A (en) 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
US5572040A (en) 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5416043A (en) 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
US5973382A (en) 1993-07-12 1999-10-26 Peregrine Semiconductor Corporation Capacitor on ultrathin semiconductor on insulator
US5864162A (en) 1993-07-12 1999-01-26 Peregrine Seimconductor Corporation Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire
US5581092A (en) 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
TW345654B (en) 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
JPH11500268A (ja) * 1995-02-16 1999-01-06 ペラグリン セミコンダクター コーポレイション 集積回路用抵抗負荷及びその作成方法、及びｓｒａｍ
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09219493A (ja) * 1996-02-08 1997-08-19 Hitachi Ltd 抵抗素子及びこの製造方法並びにそれが集積された半導体装置
JP3499381B2 (ja) 1996-09-21 2004-02-23 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3293563B2 (ja) * 1998-08-13 2002-06-17 日本電気株式会社 電界効果トランジスタ及びその駆動方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3818247B2 (ja) 2002-09-25 2006-09-06 凸版印刷株式会社 印刷物
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004193446A (ja) * 2002-12-13 2004-07-08 Sanyo Electric Co Ltd 半導体装置の製造方法および薄膜トランジスタの製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7129539B2 (en) * 2003-05-15 2006-10-31 Sharp Kabushiki Kaisha Semiconductor storage device and manufacturing method therefor, semiconductor device, portable electronic equipment and IC card
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005051223A (ja) * 2003-07-11 2005-02-24 Nec Corp 薄膜トランジスタ、ｔｆｔ基板、液晶表示装置、及び、薄膜トランジスタの製造方法
US7365361B2 (en) 2003-07-23 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005079277A (ja) 2003-08-29 2005-03-24 Toshiba Corp 電界効果トランジスタ
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4245158B2 (ja) * 2004-04-19 2009-03-25 パナソニック株式会社 Ｆｅｔ型強誘電体メモリセルおよびｆｅｔ型強誘電体メモリ
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007142041A (ja) 2005-11-16 2007-06-07 Toshiba Corp 半導体装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5268132B2 (ja) * 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5202094B2 (ja) 2008-05-12 2013-06-05 キヤノン株式会社 半導体装置
JP5339792B2 (ja) * 2008-07-02 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP5345349B2 (ja) * 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5629999B2 (ja) * 2009-09-29 2014-11-26 大日本印刷株式会社 Ｉｃタグ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR
US20090315026A1 (en) * 2008-06-18 2009-12-24 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same, and flat panel display device haviing the same

Also Published As

Publication number Publication date
US8436431B2 (en) 2013-05-07
JP2013008988A (ja) 2013-01-10
JP6031547B2 (ja) 2016-11-24
TWI573276B (zh) 2017-03-01
JP2013191856A (ja) 2013-09-26
KR20120112647A (ko) 2012-10-11
JP6096233B2 (ja) 2017-03-15
US20130228776A1 (en) 2013-09-05
TW201143095A (en) 2011-12-01
WO2011096286A1 (en) 2011-08-11
JP5675886B2 (ja) 2015-02-25
JP2015133513A (ja) 2015-07-23
JP2015111742A (ja) 2015-06-18
JP2011181918A (ja) 2011-09-15
US8791529B2 (en) 2014-07-29
US20110193182A1 (en) 2011-08-11
JP5702886B1 (ja) 2015-04-15
JP5715432B2 (ja) 2015-05-07
JP2015073127A (ja) 2015-04-16
KR101791713B1 (ko) 2017-10-30
TW201614848A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
TWI570919B (zh) 場效應電晶體及半導體裝置
US9425199B2 (en) Field effect transistor and method for manufacturing semiconductor device
JP6013543B2 (ja) 電界効果トランジスタ
TWI406418B (zh) 薄膜電晶體及其製造方法
US20110220878A1 (en) Thin film transistor and method of manufacturing the same
KR20120127270A (ko) 반도체 장치 및 그 제작 방법
KR20130041711A (ko) 표시 장치용 박막 반도체 장치 및 그 제조 방법
JP2012019092A (ja) 電子装置、電子装置の素子分離方法、電子装置の製造方法、及び電子装置を備えた表示装置
CN105637637B (zh) 半导体装置
JP5701015B2 (ja) 半導体デバイスの駆動方法
CN104716193A (zh) 一种薄膜晶体管及其制备方法和应用
TWI301671B (en) Thin film transistors and displays including the same
JP2007173741A (ja) Ｐ型薄膜トランジスタ、ｎ型薄膜トランジスタ及び半導体装置