JP2011166116A - 絶縁膜下の埋め込みバック・コントロール・ゲートを有するＳｅＯＩ上の同型のトランジスタからなる回路 - Google Patents

絶縁膜下の埋め込みバック・コントロール・ゲートを有するＳｅＯＩ上の同型のトランジスタからなる回路 Download PDF

Info

Publication number
JP2011166116A
JP2011166116A JP2010263678A JP2010263678A JP2011166116A JP 2011166116 A JP2011166116 A JP 2011166116A JP 2010263678 A JP2010263678 A JP 2010263678A JP 2010263678 A JP2010263678 A JP 2010263678A JP 2011166116 A JP2011166116 A JP 2011166116A
Authority
JP
Japan
Prior art keywords
control gate
region
transistor
back control
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010263678A
Other languages
English (en)
Inventor
Carlos Mazure
カルロ、マズール
Richard Ferrant
リシャール、フェラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2011166116A publication Critical patent/JP2011166116A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】リソグラフィーパターン転写に存在する変動性によって発生する問題の解決、ＳＴＩを使用せず、構造を厳密化して空間を節約すること、転写されるべきより規則的かつ緻密な構造の提供。
【解決手段】ＳｅＯＩ基板上に形成された半導体デバイスであり、電界効果トランジスタから形成された行の形で配置されパターンのアレイを備え、電界効果トランジスタのチャンネル領域の上方に形成されたフロント・コントロール・ゲート領域を備え、各行に含まれるソース領域およびドレイン領域も同じ寸法を有し、かつ所定の寸法を有するフロント・コントロール・ゲート領域だけ隔てられ、パターンに含まれる少なくとも１つのトランジスタＴ１〜Ｔ４がチャンネル領域の下方に存在するベース基板内に形成されたバック・コントロール・ゲート領域を有し、トランジスタのしきい電圧をシフトさせて、バック・コントロール・ゲート領域がバイアスされることを可能とする。
【選択図】図８

Description

発明の分野
本発明の分野は、マイクロエレクトロニクスの分野である。
本発明は、より詳細には、同型化されたパターンを備えた部品に基づいてＳｅＯＩ（半導体・オン・インシュレータ）基板上に製造された半導体デバイスに関する。
発明の背景
本発明の利用分野における一般的な傾向は、ウェーハ上に転写されるべきリソグラフィー構造の歪みおよび変形の問題を解決するために、リソグラフィーを簡素化しようとする試みがなされていることである。
このため、従来技術は、同一のリソグラフィー平面において角（ｃｏｒｎｅｒ）をできる限り回避することを推奨している。しかしながら、回路を構成するための様々な幅のトランジスタを使用することは、よく行われていることである。
ＭＯＳＦＥＴトランジスタのチャンネルの長さは、現在、典型的には約３０ｎｍであるが、そのチャンネル幅Ｗは、典型的にはその長さよりもずっと大きい。今日、この幅が、所定のソース電圧、ドレイン電圧およびゲート電圧に対するトランジスタの電流密度を決定している。
通常、様々なトランジスタが様々な幅を有する電子回路を設計することが可能である。しかしながら、実際問題として、リソグラフィーの解像度限界のために、ある精度を備えた様々な幅を得ることは困難である。事実、細長いストリップをリソグラフィーによって製造するのは比較的に容易ではあるが、相当に制御された寸法を有する短いストリップは、実現するのが特に難しい。
特許文献１は、回路に含まれる様々なトランジスタ間における性能の不均一性を予防することを目的とした製造プロセスを教示している。そうするために、この明細書は、環境が様々なトランジスタに与える影響を均一にすることを提案している。より詳細には、この明細書は、ＦＥＴトランジスタのアレイが複数の長いストリップの形で配置されることを提供する。そのために、どのストリップのドレイン領域およびソース領域も同じ寸法を有し、そして、それらの領域は、所定の寸法を有するゲート領域の幅だけ隔てられる。
したがって、リソグラフィーの解像度限界が、同一寸法を有するトランジスタからなるそのような長いストリップを使用することを強要しようとするものであることがわかるはずである。
しかしながら、そのために、電子回路を設計する際の柔軟性が失われる。なぜなら、様々なトランジスタの性能を調整するために、それらのトランジスタの幾何学的な幅を変更することはもはや不可能であるからである。
米国特許第ＵＳ２００８／０２５１８４８号明細書
これに関連して、本発明の目的は、リソグラフィーパターン転写に本質的に存在する変動性（線路の構造化によるランダムな変動性、および線路／空間／線路の変動性）によって発生する問題を解決すること、シャロー・トレンチ分離（ＳＴＩ）の必要性を回避することによって、および、構造（アクティブ領域、ゲート線路、配線など）を厳密化することによって空間を節約すること、また、転写されるべきより規則的かつ緻密な構造を提案することによってリソグラフィーを簡素化することである。
このために、本発明は、第１の態様によれば、絶縁膜によってベース基板から分離された半導体材料の薄膜を備えた半導体・オン・インシュレータ基板上に形成された半導体デバイスであって、この半導体デバイスは、各々が少なくとも１つの電界効果トランジスタから形成されたパターンからなるアレイを備え、電界効果トランジスタの各々は、ソース領域、ドレイン領域、およびソース領域とドレイン領域とによって画定されたチャンネル領域を薄膜内に有し、さらにまた、チャンネル領域の上方に形成されたフロント・コントロール・ゲート領域を備え、パターンは行の形で配置され、どの行に含まれるソース領域およびドレイン領域も、同じ寸法を有し、かつ所定の寸法を有するフロント・コントロール・ゲート領域の幅だけ隔てられ、パターンに含まれる少なくとも１つのトランジスタが、チャンネル領域の下方に存在するベース基板内に形成されたバック・コントロール・ゲート領域を有し、トランジスタのしきい電圧をシフトさせて、トランジスタのチャンネル幅をあたかも変更したかのようにするために、あるいは、トランジスタのフロント・コントロール・ゲートに印加される電圧がどんなものであれ、トランジスタをオフ状態またはオン状態に強制的に維持するために、バック・コントロール・ゲート領域がバイアスされることが可能であることを特徴とする半導体デバイスを提供する。
このデバイスの好ましい、しかし限定するものではない特定の態様には、次のものがある。
− 行内のパターンのいくつかは、半導体・オン・インシュレータ基板の薄膜の同一アクティブ領域上に形成され、かつ、分離領域は隣接するパターンを画定し、分離領域は、アクティブ領域の上方に形成されたフロント分離ゲートと、アクティブ領域の下方に存在するベース基板内に形成されたバック分離ゲートとを備える。
− バック分離線路は、いずれかの行に存在する分離領域のそれぞれのバック分離ゲートを接続する。
− バック分離線路は、いくつかの行に共通である。
− バック分離ゲートは、アクティブ領域の伝導性とは反対の型の伝導性を有する。
− バック・ゲート線路が、１つまたは複数のトランジスタのバック・コントロール・ゲート領域（１つまたは複数）を接続する。
− バック・ゲート線路は、バック・コントロール・ゲート領域（１つまたは複数）をグラウンドまたは名目供給電圧に接続する。
− バック・ゲート線路は、バック・コントロール・ゲート領域（１つまたは複数）をアナログの調節可能な電位に接続する。
− バック・コントロール・ゲート領域は、反対の伝導性を有するウェルによって、ベース基板から分離される。
− バック・コントロール・ゲート領域は、トランジスタ・チャンネルの伝導性と同じ型の伝導性を有する。
− バック・コントロール・ゲート領域は、トランジスタ・チャンネルの伝導性とは反対の型の伝導性を有する。
もう１つの態様によれば、本発明は、本発明の第１の態様によるデバイスを駆動する方法に関し、この方法においては、トランジスタのしきい電圧をシフトさせるために、バック・コントロール・ゲート領域は、正または負にバイアスされ、より詳細には、とりわけ、バック・コントロール・ゲート領域が、アナログの調節可能な電位によってバイアスされる。
さらなる態様によれば、本発明は、本発明の第１の態様によるデバイスを駆動する方法に関し、この方法においては、トランジスタのフロント・コントロール・ゲートに印加される電圧がどんなものであれ、トランジスタがオフ状態またはオン状態に維持されるように、しきい電圧のシフトが制御される。とりわけ、バック・コントロール・ゲート領域への所定の電圧を記憶し供給するメモリ・セルによって、しきい電圧のシフトはプログラムされる。
さらなる態様によれば、本発明は、再プログラム可能な回路に関し、この回路は、バック・コントロール・ゲート領域への所定の電圧を記憶し供給するメモリ・セルの行に交互に挿入された本発明の第１の態様によるデバイスを備える。
本発明のその他の態様、目的および利点が、添付の図面を参照して、限定するものではない例として以下に提供される本発明の好ましい実施形態の詳細な説明を理解することによって、より明確なものとなる。
従来技術による回路を示す図である。 トランジスタのしきい電圧がバック・コントロール・ゲートをバイアスすることによってどのように制御されるかを説明する図である。 本発明の実施形態による、図１に示されるものと同じ回路の絶縁膜の下方に存在するアクティブ領域を示す図である。 本発明の実施形態による、図１に示されるものと同じ回路の絶縁膜の下方に存在するアクティブ領域を示す図である。 本発明の実施形態による、図１に示されるものと同じ回路の絶縁膜の下方に存在するアクティブ領域を示す図である。 本発明の実施形態による、図１に示されるものと同じ回路の絶縁膜の下方に存在するアクティブ領域を示す図である。 本発明の実施形態による、図１に示されるものと同じ回路の絶縁膜の下方に存在するアクティブ領域を示す図である。 図７に示される回路に含まれるトランジスタの行の一部分を示す断面図である。 様々なトランジスタのバック・ゲートに印加される適切な電圧によって、すべての２入力ブール関数を網羅するように再構成可能な論理回路の例を示す図である。 図９に示される再構成可能な論理回路の真理値表である。 論理セルと、論理セルのプログラミングを記憶し、かつ適切な電圧を論理セルのトランジスタのバック・ゲートに供給するのに使用されるメモリ・セルとの考えられる配置を示す図である。
図１は、米国特許第ＵＳ２００８／０２５１８４８号明細書によって教示されるような従来技術によるＣＭＯＳ電子回路を示す。
この回路は、いくつかのパターンからなるアレイを備え、それぞれのパターンは、少なくとも１つの電界効果トランジスタから形成され、かつ、行の形で配置され、どの行の各トランジスタのソース領域およびドレイン領域も同じ寸法を有しかつ所定の寸法を有するフロント・コントロール・ゲート領域ＷＬ１〜ＷＬ７の幅だけ隔てられる。
したがって、リソグラフィー工程の間には、幅の広いストリップ（水平の行および垂直のフロント・コントロール・ゲート領域）しか形成されない。そして、様々なトランジスタのチャンネル幅は、同一であり、２つの直交するストリップ間の区域によって規定される。
どのストリップの隣接するトランジスタ間にもＳＴＩ型分離トレンチが存在しないことに注意されたい。しかしながら、実際には、それらのトランジスタを互いに分離するために、そのような分離トレンチがストリップに沿って存在する。
図１の左から右に、回路は、次のパターン、すなわち、論理ゲートＮＯＲ２、３つのインバータＩＮＶ１、ＩＮＶ２およびＩＮＶ３、並びに論理ゲートＮＡＮＤ２を備える。
より詳細には、回路は、この例において、金属２からなる９本のバスを備え、ｐ−ＦＥＴトランジスタがバス２および３に沿って配置され、ｎ−ＦＥＴトランジスタがバス７および８に沿って配置される。バス４〜６は、これらのパターンへの入力／出力コネクションを形成するのに使用され、また、これらの様々なパターンをお互いに接続するのに使用される。８〜１２本の金属２からなるバスを適切に備えたその他の組み合わせも可能であることは明白である。
金属１提供線路（Ｍｅｔａｌ１ ｓｕｐｐｌｙ ｌｉｎｅｓ）ＢＬＰ１、ＢＬＰ２、ＢＬＮ１、ＢＬＮ２は、いくつかのトランジスタのドレイン領域の電位を定める役割をなす。
したがって、論理ゲートＮＯＲ２の第１のｐ−ＦＥＴトランジスタのドレイン、および、インバータＩＮＶ１とＩＮＶ２のｐ−ＦＥＴトランジスタのドレインは、線路ＢＬＰ１に接続される。それに対して、インバータＩＮＶ３のｐ−ＦＥＴトランジスタのドレイン、および、論理ゲートＮＡＮＤ２のｐ−ＦＥＴトランジスタのドレインは、線路ＢＬＰ２に接続される。
論理ゲートＮＯＲ２のｎ−ＦＥＴトランジスタのドレイン、およびインバータＩＮＶ１とＩＮＶ２のｎ−ＦＥＴトランジスタのドレインは、線路ＢＬＮ１に接続される。それに対して、インバータＩＮＶ３のｎ−ＦＥＴトランジスタのドレイン、および論理ゲートＮＡＮＤ２の第１のｎ−ＦＥＴトランジスタのドレインは、線路ＢＬＮ２に接続される。
線路ＢＬＰ１およびＢＬＰ２は、典型的には、名目（ｎｏｍｉｎａｌ）供給電圧ＶＤＤを供給するのに使用される。それに対して、線路ＢＬＮ１およびＢＬＮ２は、典型的には、グラウンドＧＮＤに接続される。
行に沿ったパターンが基板の同一のアクティブ領域上に形成され、そのために、隣接するパターン間に分離領域が提供される。各々がアクティブ領域の上方に形成されたフロント分離ゲートを有するこれらの分離領域は、以下において、ｐ−ＦＥＴトランジスタに結合された分離領域に対しては符号ＩＰ１〜ＩＰ６を有し、そして、ｎ−ＦＥＴトランジスタに結合された分離領域に対しては符号ＩＮ１〜ＩＮ６を有する。
分離領域のフロント分離ゲートは、それぞれｐ−ＦＥＴパターン間の分離領域およびｎ−ＦＥＴパターン間の分離領域のための分離ゲート提供線路（ｉｓｏｌａｔｉｏｎ ｇａｔｅ ｓｕｐｐｌｙ ｌｉｎｅｓ）ＢｌＰおよびＢｌＮによってバイアスされる。これらの線路ＢｌＰおよびＢｌＮは、典型的には、多結晶半導体材料（典型的には、多結晶シリコン）から形成される。
一般的には、本発明は、図１に示されるタイプの同型化された環境を備えた回路を、（絶縁膜によってベース基板から分離された半導体材料の薄膜を備えた）ＳｅＯＩ基板上に転写することを提案するものである。これに関連して、本発明は、少なくとも１つのトランジスタのチャンネルと向かい合ったベース基板内にバック・コントロール・ゲートを配置することを提案する。トランジスタのバック・コントロール・ゲートを正または負にバイアスすることによって（典型的には、＋ｖｄｄまたは−ｖｄｄによって）、トランジスタの特性は個々に変更されてもよい。とりわけ、トランジスタのしきい電圧がシフトされてもよい。その結果、しきい電圧を変更することはチャンネルの物理的な幅を変更することに等しい。
したがって、本発明に関連しては、すべてのトランジスタに対して、チャンネルの物理的な幅は、一度しか定義されない。しかしながら、バック・コントロール・ゲートをどのように駆動するかを選択することによって、トランジスタのチャンネルの見掛け上の（実効の）幅をトランジスタごとに個々に変更することが可能であることがわかる。バック・コントロール・ゲートに印加される電圧は変更されてもよいので、それによって、本発明は、実効チャンネル幅を動的に変更するという利点を提供する。
チャンネルがｎ型の伝導性を有しかつバック・コントロール・ゲートがｐ型の伝導性を有するトランジスタ（このために、ここでの説明においては、バック・コントロール・ゲートは仕事関数（ｗｏｒｋ ｆｕｎｃｔｉｏｎ）を有すると言われる）は、きわめて高いしきい電圧を有する。そして、バック・コントロール・ゲートに正の電圧を印加することによって、このしきい電圧を減少させることができる。
チャンネルがｎ型の伝導性を有しかつバック・コントロール・ゲートがｎ型の伝導性を有するトランジスタ（このために、ここでの説明においては、バック・コントロール・ゲートは、仕事関数を有していないと言われる）は、バック・コントロール・ゲートに正の電圧を印加することによって減少させることのできる名目しきい電圧を有する。
バック・コントロール・ゲートを介したトランジスタのしきい電圧のこの変動は、Ｖｔｈ＝Ｖｔ０−αＶＢＧとして定式化されてもよい。ここで、Ｖｔｈは、トランジスタのしきい電圧を表し、ＶＢＧは、バック・コントロール・ゲートに印加される電圧を表し、Ｖｔ０は、名目しきい電圧（これは、ｎ型のバック・コントロール・ゲートまたはｐ型のバック・コントロール・ゲートのどちらが使用されるかに依存する仕事関数によってシフトされてもよい）を表す。また、αは、トランジスタの幾何学的形状に関連する係数を表す。
２００９年６月にＰｒｏｖｅｎｃｅ，Ａｉｘ−Ｍａｒｓｅｉｌｌｅ Ｕｎｉｖｅｒｓｉｔｙ ＩにおいてＧｅｒｍａｉｎ Ｂｏｓｓｕによって主張された“Ａｒｃｈｉｔｅｃｔｕｒｅｓ ｉｎｎｏｖａｎｔｅｓ ｄｅ ｍｅｍｏｉｒｅ ｎｏｎ−ｖｏｌａｔｉｖｅ ｅｍｂａｒｑｕｅｅ ｓｕｒ ｆｉｌｍ ｍｉｎｃｅ ｄｅ ｓｉｌｉｃｉｕｍ 「Ｉｎｎｏｖａｔｉｖｅ ｎｏｎ−ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ａｒｃｈｉｔｅｃｔｕｒｅｓ ｏｎ ｔｈｉｎ ｓｉｌｉｃｏｎ ｆｉｌｍｓ」”という論文において説明されるように、係数αは、とりわけ、α＝３ｔＯＸ１／（ｔＳｉ＋３ｔＯＸ２）として近似されてもよい。ここで、ｔＯＸ１は、フロント・コントロール・ゲートをチャンネルから分離する誘電体ゲート膜の厚さ（典型的には、１〜２ｎｍ）を意味し、ｔＯＸ２は、バック・コントロール・ゲートをチャンネルから分離する絶縁膜の厚さ（ＳｅＯＩ基板の場合、典型的には、５〜２０ｎｍ）を意味し、そして、ｔＳｉは、薄膜の厚さを意味する。
したがって、トランジスタに関連するバック・コントロール・ゲートのドーピング型は名目しきい電圧をシフトしても或いはシフトしなくてもよいこと、および、バック・コントロール・ゲートをバイアスすることによってしきい電圧を調節することが可能であることが理解されるだろう。
したがって、（しきい電圧を減少させることによって）トランジスタのオン状態における伝導電流ＩＯＮが増加すること、および、（しきい電圧を増加させることによって）トランジスタのオフ状態における小さいリーク電流ＩＯＦＦが減少することから利益を得ることができる。
また、行に沿った隣接するパターンを分離する分離領域（絶縁領域）におけるリーク電流を減少させることによって、その分離領域の絶縁機能にも貢献することができる。
図２は、ＳｅＯＩ基板上に形成されたトランジスタのしきい電圧が、トランジスタのチャンネルと向かい合った絶縁膜の下方に存在するベース基板内に形成されたバック・コントロール・ゲートをバイアスすることによって、どのように制御されるかを説明するためのものである。
この図２において、中央の曲線ＣＮは、（バック・コントロール・ゲートを備えないトランジスタの場合の）名目特性ｌｏｇ（ＩＤ（ＶＧ））を表現する。
上側の曲線ＣＶＴ−は、回路の名目供給電圧ＶＤＤよりも小さい電圧によって駆動されるバック・コントロール・ゲートの影響下にある名目特性ｌｏｇ（ＩＤ（ＶＧ））を表している。この上側の曲線は、しきい電圧の増加と、電流ＩＯＮおよびＩＯＦＦの減少とを示している。
下側の曲線ＣＶＴ＋は、名目供給電圧ＶＤＤによって駆動されるバック・コントロール・ゲートの影響下にある名目特性ｌｏｇ（ＩＤ（ＶＧ））を表している。この下側の曲線は、しきい電圧の減少と、電流ＩＯＮおよびＩＯＦＦの増加とを示している。
したがって、バック・コントロール・ゲートのバイアスを変化させることによって、下側の曲線ＣＶＴ−と上側の曲線ＣＶＴ＋の間に存在する領域全体を網羅することが可能であり、それによって、トランジスタのしきい電圧と、トランジスタの特徴的な電流ＩＯＮおよびＩＯＦＦとを調整することが可能であることが理解されるだろう。
次の式は、とりわけ、チャンネルにおける電流ＩＤを、チャンネル幅Ｗと、しきい電圧Ｖｔｈとに関連づける。
Figure 2011166116
まず、λ＝０．０５およびしきい電圧Ｖｔｈ＝０．３Ｖとともに、０．９Ｖのゲート電圧およびドレイン電圧（ＶＧＳ＝ＶＤＳ＝０．９Ｖ）を考察する。
トランジスタのしきい電圧が０．０５Ｖと０．６Ｖとの間に存在する値となるようにしきい電圧を変更することによって、チャンネルの物理的な幅をあたかも変更したかのようにすることができる。理論的には、トランジスタ・チャンネルの実効幅は、実際、チャンネルの物理的な幅Ｗ０の０．２５倍から２．０１倍までの範囲に存在する。
別の例においては、より低いゲート電圧およびドレイン電圧、すなわち０．７Ｖを考察する。この場合にも、トランジスタのしきい電圧が０．０５Ｖと０．６Ｖとの間に存在する値となるようにしきい電圧を変更し、それによって、チャンネルの実効幅は、理論的には、チャンネルの物理的な幅の０．０６倍から２．６４倍までの範囲に存在する。
このように、本発明は、実効チャンネル幅の減少／増加を可能にし、これは、供給電圧が低くなるので、きわめて重要なことである。
この点に関しては、本発明の技術分野における傾向は、次世代の電子部品に対して、ますます低い供給電圧を使用しようとする試みがなされていることに注意されたい。したがって、本発明は、それ自身、次世代のためにきわめて興味深い先駆的なものであることがわかる。
図３〜図７は、本発明の様々な実施形態による図１に示されるものと同じ回路の絶縁膜の下方に存在するアクティブ領域を示す。
図３において、
− ｐ−ドープ・バック・コントロール・ゲート領域は、分離領域ＩＰ１〜ＩＰ６と、インバータＩＮＶ２の２つのｐ−ＦＥＴおよびｎ−ＦＥＴトランジスタと、論理ゲートＮＡＮＤ２の２つのｎ−ＦＥＴトランジスタとに関連する。また、
− ｎ−ドープ・バック・コントロール・ゲート領域は、分離領域ＩＮ１〜ＩＮ６と、インバータＩＮＶ３の２つのｐ−ＦＥＴおよびｎ−ＦＥＴトランジスタとに関連する。
バック・ゲート線路ＢＧＰおよびバック・ゲート線路ＢＧＮはそれぞれ、ｐ−ドープ・バック・ゲート領域およびｎ−ドープ・バック・ゲート領域を同じ電位にまとめて接続する役割をなす。
したがって、ｐ−ドープ・バック・ゲートに関連する線路ＢＧＰは、ハイ状態（典型的には、電位ＶＤＤに接続される）であってもよく、それに対して、ｎ−ドープ・バック・ゲートに関連する線路ＢＧＮは、ロー状態（典型的には、グラウンドＧＮＤに接続される）であってもよい。
このようにして、分離領域は、より高いしきい電圧を経験し、その結果として、より小さいリーク電流ＩＯＦＦを経験し、それによって、どの行に沿った隣接するパターン間においてもより良好な絶縁を維持するのを助ける。
インバータＩＮＶ２に関しては、ｐ−ＦＥＴトランジスタのバック・コントロール・ゲートおよびｎ−ＦＥＴトランジスタのバック・コントロール・ゲートは、ハイ状態ＶＤＤにある。ｎ−ＦＥＴトランジスタの伝導電流ＩＯＮは増加する。一方、ｐ−ＦＥＴトランジスタの伝導電流は減少する。したがって、ＩＮＶ２は、ロー（ｌｏｗ）・ｐ−ＦＥＴおよびハイ（ｈｉｇｈ）・ｎ−ＦＥＴを有する。
インバータＩＮＶ３に関しては、これは、ハイ・ｐ−ＦＥＴおよびロー・ｎ−ＦＥＴを有する（ｐ−ＦＥＴトランジスタのバック・コントロール・ゲートおよびｎ−ＦＥＴトランジスタのバック・コントロール・ゲートは、ロー状態ＧＮＤにある）。
論理ゲートＮＡＮＤ２に関しては、ｐ−ＦＥＴトランジスタは、バック・コントロール・ゲートを有していない。したがって、これらのｐ−ＦＥＴトランジスタは、公称的な形で動作する。ｎ−ＦＥＴトランジスタは、ハイ状態にあるバック・コントロール・ゲートを有していない。これらのｎ−ＦＥＴトランジスタは、より大きい伝導電流を有する。
図４は、さらなる実施形態を示し、この実施形態においては、より大きな柔軟性を提供するために、４つの異なる電圧レベルが使用される。
図４において、
− ハイ状態にあるバック・ゲート線路ＢＧＰＨにまとめて接続されたｐ−ドープ・バック・コントロール・ゲート領域は、分離領域ＩＰ１〜ＩＰ６と、インバータＩＮＶ２のｐ−ＦＥＴトランジスタとに関連し、
− ロー状態にあるバック・ゲート線路ＢＧＰＬに接続されたｐ−ドープ・バック・コントロール・ゲート領域は、インバータＩＮＶ３のｐ−ＦＥＴトランジスタに関連し、
− ロー状態にあるバック・ゲート線路ＢＧＮＬにまとめて接続されたｎ−ドープ・バック・コントロール・ゲート領域は、分離領域ＩＮ１〜ＩＮ６と、インバータＩＮＶ３のｎ−ＦＥＴトランジスタとに関連し、そして、
− ハイ状態にあるバック・ゲート線路ＢＧＮＨに接続されたｎ−ドープ・バック・コントロール・ゲート領域は、インバータＩＮＶ２のｎ−ＦＥＴトランジスタに関連する。
したがって、図３に示される例と同様に、分離領域のリーク電流は、減少する。
インバータＩＮＶ２は、ロー・ｐ−ＦＥＴトランジスタ（ハイ状態にあるｐ−ドープ・バック・コントロール・ゲート）およびハイ・ｎ−ＦＥＴトランジスタ（ハイ状態にあるｎ−ドープ・バック・コントロール・ゲート）を有する。
インバータＩＮＶ３は、ハイ・ｐ−ＦＥＴトランジスタ（ロー状態にあるｐ−ドープ・バック・コントロール・ゲート）およびロー・ｎ−ＦＥＴトランジスタ（ロー状態にあるｎ−ドープ・バック・コントロール・ゲート）を有する。
図５は、さらなる実施形態を示し、この実施形態においては、トランジスタに関連するバック・コントロール・ゲートは、この実施形態に特有のバック・ゲート線路に接続される。そのような実施形態により、単一のトランジスタに専用されるバック・ゲート線路に印加される電位が調整可能になることが理解されるだろう。
この図５において、
− ハイ状態にあるバック・ゲート線路ＢＧＰＨにまとめて接続されたｐ−ドープ・バック・コントロール・ゲート領域は、分離領域ＩＰ１〜ＩＰ６と、インバータＩＮＶ２のｐ−ＦＥＴトランジスタとに関連し、
− 電圧を調節することができる個々のバック・ゲート線路ＢＧＰＡに接続されたｐ−ドープ・バック・コントロール・ゲート領域は、インバータＩＮＶ３のｐ−ＦＥＴトランジスタに関連し、
− ロー状態にあるバック・ゲート線路ＢＧＮＬにまとめて接続されたｎ−ドープ・バック・コントロール・ゲート領域は、分離領域ＩＮ１〜ＩＮ６と、ｎ−ＦＥＴトランジスタとに関連し、そして、
− 電圧を調節することができる個々のバック・ゲート線路ＢＧＮＡに接続されたｎ−ドープ・バック・コントロール・ゲート領域は、インバータＩＮＶ２のｎ−ＦＥＴトランジスタに関連する。
したがって、インバータＩＮＶ２は、ロー・ｐ−ＦＥＴトランジスタ（ハイ状態にあるｐ−ドープ・バック・コントロール・ゲート）、および調節可能なｎ−ＦＥＴトランジスタ（電位を調節することができる線路ＢＧＮＡによってアドレスされる個々のｎ−ドープ・バック・コントロール・ゲート）を有する。
インバータＩＮＶ３に関しては、これは、ロー・ｎ−ＦＥＴトランジスタ（ロー状態にあるｎ−ドープ・バック・コントロール・ゲート）および調節可能なｐ−ＦＥＴトランジスタ（電位を調節することができる線路ＢＧＰＡによってアドレスされる個々のｐ−ドープ・バック・コントロール・ゲート）を有する。
図６は、図４の例の代わりとなる実施形態を示す。
この図６において、
− ハイ状態にあるバック・ゲート線路ＢＧＰＨにまとめて接続されたｐ−ドープ・バック・コントロール・ゲート領域は、分離領域ＩＰ１〜ＩＰ６に関連し、
− ロー状態にあるバック・ゲート線路ＢＧＰＬにまとめて接続されたｐ−ドープ・バック・コントロール・ゲート領域は、インバータＩＮＶ２のｐ−ＦＥＴトランジスタと、インバータＩＮＶ３のｐ−ＦＥＴトランジスタとに関連し、
− ハイ状態にあるバック・ゲート線路ＢＧＮＨにまとめて接続されたｎ−ドープ・バック・コントロール・ゲート領域は、分離領域ＩＮ１〜ＩＮ６と、インバータＩＮＶ３のｎ−ＦＥＴトランジスタとに関連し、そして、
− ロー状態にあるバック・ゲート線路ＢＧＮＬに接続されたｎ−ドープ・バック・コントロール・ゲート領域は、インバータＩＮＶ２のｎ−ＦＥＴトランジスタに関連する。
したがって、インバータＩＮＶ２は、ハイ・ｐ−ＦＥＴトランジスタ（ロー状態にあるｐ−ドープ・バック・コントロール・ゲート）およびロー・ｎ−ＦＥＴトランジスタ（ロー状態にあるｎ−ドープ・バック・コントロール・ゲート）を有する。
インバータＩＮＶ３は、ハイ・ｐ−ＦＥＴトランジスタ（ロー状態にあるｐ−ドープ・バック・コントロール・ゲート）およびハイ・ｎ−ＦＥＴトランジスタ（ハイ状態にあるｎ−ドープ・バック・コントロール・ゲート）を有する。
図７は、好ましい実施形態を示し、この実施形態においては、分離領域は、反対の型の伝導性を有するバック・コントロール・ゲート領域に関連する。したがって、これらの分離領域におけるリーク電流はさらに減少する。
より詳細には、この図７において、
− ハイ状態にあるバック・ゲート線路ＢＧＮＨにまとめて接続されたｎ−ドープ・バック・コントロール・ゲート領域は、分離領域ＩＰ１〜ＩＰ６と、論理ゲートＮＯＲ２に含まれるｎ−ＦＥＴトランジスタのいずれか１つと、インバータＩＮＶ２のｐ−ＦＥＴトランジスタとに関連し、
− （当業者によって選択された任意の中間値に）電圧を調節することができる個々のバック・ゲート線路ＢＧＰＡ１に接続されたｐ−ドープ・バック・コントロール・ゲート領域は、インバータＩＮＶ３のｐ−ＦＥＴトランジスタに関連し、
− ロー状態にあるバック・ゲート線路ＢＧＰＬにまとめて接続されたｐ−ドープ・バック・コントロール・ゲート領域は、分離領域ＩＮ１〜ＩＮ６と、論理ゲートＮＡＮＤ２に含まれるｐ−ＦＥＴトランジスタのいずれか１つと、インバータＩＮＶ３のｎ−ＦＥＴトランジスタとに関連し、
− （当業者によって選択された任意の中間値に）電圧を調節することができる個々のバック・ゲート線路ＢＧＰＡ２に接続されたｐ−ドープ・バック・コントロール・ゲート領域は、インバータＩＮＶ１のｎ−ＦＥＴトランジスタに関連し、
− （当業者によって選択された任意の中間値に）電圧を調節することができる個々のバック・ゲート線路ＢＧＮＡ１に接続されたｎ−ドープ・バック・コントロール・ゲート領域は、インバータＩＮＶ２のｎ−ＦＥＴトランジスタに関連し、そして、
− （当業者によって選択された任意の中間値に）電圧を調節することができる個々のバック・ゲート線路ＢＧＮＡ２に接続されたｎ−ドープ・バック・コントロール・ゲート領域は、ＢＧＰＬに接続されていない論理ゲートＮＡＮＤ２のｐ−ＦＥＴトランジスタに関連する。
したがって、分離領域ＩＰ１〜ＩＰ６は、ハイ状態（典型的には、ＶＤＤ）にあるｐ型バック・コントロール・ゲートを備えたｐ−チャンネルを有する。これらの領域は、最大しきい電圧を有し、その結果として、最小リーク電流を有する。
分離領域ＩＮ１〜ＩＮ６は、それ自身が、ロー状態（典型的には、ＧＮＤ）にあるｎ型バック・コントロール・ゲートを備えたｎ−チャンネルを有する。これらの領域は、最大しきい電圧を有し、その結果として、最小リーク電流を有する。
また、論理ゲートＮＯＲ２に含まれるｎ−ＦＥＴトランジスタのいずれか１つも、ｎ−チャンネルを有するが、ハイ状態にあるｎ型バック・コントロール・ゲートを備える。このｎ−ＦＥＴトランジスタは、最小しきい電圧を有し、その結果として、（伝導電流ＩＯＮの観点から）最大の性能特性を有する。
インバータＩＮＶ１のｎ−ＦＥＴトランジスタは、電圧を調節することができるｐ型バック・コントロール・ゲートを備えたｎ−チャンネルを有する。したがって、このトランジスタは、個々の線路ＢＧＰＡ２に印加される電圧に依存して、最小性能特性と中間性能特性との間に存在する性能特性を有する。
インバータＩＮＶ１のｐ−ＦＥＴトランジスタは、バック・コントロール・ゲートを有しておらず、そのために、このトランジスタは、名目的な形で動作する。
インバータＩＮＶ２のｎ−ＦＥＴトランジスタは、電圧を調節することができるｎ型バック・コントロール・ゲートを備えたｎ−チャンネルを有する。したがって、このトランジスタは、個々の線路ＢＧＮＡ１に印加される電圧に依存して、中間性能特性と最大性能特性との間に存在する性能特性を有する。
インバータＩＮＶ３のｐ−ＦＥＴトランジスタは、電圧を調節することができるｐ型バック・コントロール・ゲートを備えたｐ−チャンネルを有する。したがって、このトランジスタは、個々の線路ＢＧＰＡ１に印加される電圧に依存して、最小性能特性と中間性能特性との間に存在する性能特性を有する。
個々の線路ＢＧＮＡ２によって電圧を調節することができるｎ型バック・コントロール・ゲートを有していない論理ゲートＮＡＮＤ２のｐ−ＦＥＴトランジスタは、中間性能特性と最大性能特性との間に存在する性能特性を有する。
線路ＢＧＰＬによって電圧がロー状態にあるｐ型バック・コントロール・ゲートを有する論理ゲートＮＡＮＤ２のｐ−ＦＥＴトランジスタは、それ自身が、最小しきい電圧および最大性能特性を有する。
図８の上側部分は、金属２からなる２つの線路７および８を示し、これらの線路に沿って、図７に示される回路のＦＥＴトランジスタが、配置される。図８の下側部分は、金属２からなる線路８の一部分の断面図を示し、この部分は、分離領域ＩＮ１〜ＩＮ３と、ＮＯＲ２（Ｔ１およびＴ２）、ＩＮＶ１（Ｔ３）およびＩＮＶ２（Ｔ４）パターンに含まれるｎ−ＦＥＴトランジスタＴ１〜Ｔ４とを備える。この断面図において、絶縁膜は符号ＢＯＸを備える。
図８において、トランジスタ・チャンネルは完全空乏型であり、ソース領域およびドレイン領域は絶縁膜に接触した状態にある。
しかしながら、本発明は、ソース領域およびドレイン領域が薄膜全体内に延びていない部分空乏型技術にも適用されてよい。この場合、バック・コントロール・ゲートは、ソース領域とドレイン領域との間に存在するチャンネル領域からより遠くに離れているので、バック・コントロール・ゲートは、全体的にあまり効率的なものではないことに注意されたい。
これまでに説明したように、分離領域ＩＮ１〜ＩＮ３は、ｎ−チャンネルを有し、それぞれの領域は、（線路ＢＧＰＬによってロー状態にある）ｐ＋型バック・コントロール・ゲートＧＰ１〜ＧＰ３を有する。
論理ゲートＮＯＲ２に含まれるｎ−ＦＥＴトランジスタの一方であるＴ１は、（線路ＢＧＮＨによってハイ状態にある）ｎ＋型バック・コントロール・ゲートＧＮ１を有し、それに対して、論理ゲートＮＯＲ２に含まれる他方のｎ−ＦＥＴトランジスタであるＴ２は、バック・コントロール・ゲートを有していない。
インバータＩＮＶ１のｎ−ＦＥＴトランジスタＴ３は、（個々の線路ＢＧＰＡ２によって調節することのできる）ｐ＋型バック・コントロール・ゲートＧＰ４を有する。
インバータＩＮＶ２のｎ−ＦＥＴトランジスタＴ４は、（個々の線路ＢＧＮＡ１によって調節することのできる）ｎ＋型バック・コントロール・ゲートＧＮ２を有する。
図８に示されるように、関連するバック・コントロール・ゲートは、トランジスタ・チャンネルの反対側にだけ延びるように局所化される。例えば、バック・コントロール・ゲートは、ドーパントを絶縁膜ＢＯＸの下方に注入することによって形成される。
バック・コントロール・ゲートは、コントロール・ゲートの伝導性とは反対の伝導性を有するウェルＣＮ１、ＣＰ１、ＣＮ２、ＣＰ２（ｐ＋型バック・コントロール・ゲートＧＰ１、ＧＰ２、ＧＰ３、ＧＰ４のためのｎ−型ウェルＣＮ１およびＣＮ２；ｎ＋型バック・コントロール・ゲートＧＮ１およびＧＮ２のためのｐ−型ウェルＣＰ１およびＣＰ２）によって、ベース基板から分離される。
ウェル電圧は、バック・コントロール・ゲートとウェルとの間の電気的ノードによって形成されるダイオードが、常に、逆バイアスされるように選択され、それによって、ダイオードは、バック・コントロール・ゲートを、ウェルから分離し、かつ、含まれるかもしれないあらゆるもの（とりわけ、他のバック・コントロール・ゲート）から分離する。当然ながら、実際には、バック・コントロール・ゲートＧＰ２、ＧＰ３およびＧＰ４をまとめて分離するウェルＣＮ２の場合のように、同じ型を有するいくつかのバック・コントロール・ゲートに共通なウェルを提供することが可能である。
図７に戻ると、符号ＣＰおよびＣＮは、それぞれ、ｎ型バック・コントロール・ゲートおよびｐ型バック・コントロール・ゲートを分離するウェルを示している。ウェルＣＰは、典型的には、ロー状態ＧＮＤにあり、それに対して、ウェルＣＮは、典型的には、ハイ状態ＶＤＤにある。
別の実施形態（図示しない）によれば、絶縁膜ＢＯＸの下方に存在するベース基板内に配置された第２の絶縁膜が、バック・コントロール・ゲートをベース基板から完全に又は部分的に分離するのに貢献してもよい。
本発明によるデバイスは、次の利点を有する。
ｐ−ＦＥＴトランジスタおよびｎ−ＦＥＴトランジスタに対する広い性能範囲（ｐｅｒｆｏｒｍａｎｃｅ ｒａｎｇｅ）を、ただ１つの物理的なチャンネル幅だけを使用して得ることができる。典型的には、以下の３つの種類の性能である。
− バック・コントロール・ゲートが存在しない場合の通常の性能。
・その結果として、トランジスタは、普通のＳｅＯＩトランジスタであり、既存の回路設計を変更する必要がない。
− “ＯＮ”バック・コントロール・ゲートによってトランジスタの伝導を増大させる、増強された性能。
・その結果として、トランジスタは、チャンネル幅が実際よりも広いかのように動作し、あるいは、トランジスタは、性能単位（速度、ＩＯＮ）当たりより小さいフットプリントを有する。
− “ＯＦＦ”バック・コントロール・ゲートによってトランジスタの伝導を減少させる、低減された性能。
・その結果として、トランジスタは、チャンネル幅が実際よりも狭いかのように動作する。これは、性能比（ｐｅｒｆｏｒｍａｎｃｅ ｒａｔｉｏｓ）が望まれる場合（例えば、フリップフロップ型のラッチの場合）に都合がよいことがわかる。なぜなら、それによって、その他のデバイスのチャンネル幅を広げる必要がないからである。また、リーク電流が相当に減少する。したがって、トランジスタがスイッチングしない限り（考慮されるべき比が存在しない）において、この種の性能がオフ状態において使用されてもよく、それによって、リーク電流ＩＯＦＦが減少する。
しかしながら、本発明は、これら３つの種類の性能に決して限定されるものではない。事実、アナログの調節可能なバイアスをトランジスタのバック・コントロール・ゲートに印加することによって、性能特性は動的に調整されてもよい。それによって、上述の“低減された性能”と“増強された性能”との間に存在する任意の種類の性能を実現することができる。
特定の変形においては、バック・コントロール・ゲートは、予め定められた複数の電圧のいずれか１つによってバイアスされてもよい。これらの複数の電圧は、典型的には、デバイスの環境において利用可能な電圧であり、例えば、Ｖｄｄ、（Ｖｄｄ×２、Ｖｄｄ／４のような）Ｖｄｄの様々な分数、（Ｖｄｄ−Ｖｔｐ、Ｖｄｄ−Ｖｔｎなどのような）利用可能な電圧の様々な組み合わせである。
このように、ｐ−ＦＥＴトランジスタとｎ−ＦＥＴトランジスタとの間の比は、チャンネル幅を変更しなくても、調節されることが可能である。
このように、本発明によるデバイスは、一般的な設計において直面する、トランジスタは様々な寸法を有していなければならないという必要性を除去するものであることが理解されるだろう。効率的に、１つの物理的な幅と、トランジスタの簡素化されたモデルおよびパラメータとだけが使用される。トランジスタモデルは、実際には、多くの二次的な（寄生の）または三次的な端部効果（ｅｄｇｅ ｅｆｆｅｃｔ）を備えた複雑な式であることに注意されたい。これらの効果のほとんどは、トランジスタの寸法に依存し、また、最近の技術の場合、環境（近接応力）に依存する。本発明に関連しては、トポロジーはただ１つしかなく、そのため、モデルは大きく簡素化されることが可能である（このことは、結果として、より迅速な利用可能性、より短い開発時間などをもたらす）。
さらに、高いレベルの規則性のおかげで、および、多結晶シリコンの粗さ（ｐｏｌｙｓｉｌｉｃｏｎ ｒｏｕｇｈｎｅｓｓ）しか残らないために、きわめて低い変動性が存在する。それに対して、完全空乏型構造が形成される場合、ドーパントレベルのばらつきが存在しなくなることに注意されたい。
また、本発明によるデバイスは、パターンの端部丸め効果（ｅｄｇｅ ｒｏｕｎｄｉｎｇ ｅｆｆｅｃｔ）に影響を受けない。なぜなら、すべてのチャンネルは同じ物理的な幅を有するからである。アクティブ領域ストリップは、効率的には、多結晶シリコン接続線路の近くに丸みを有していない長い多角形である。また、そのような線路の９０°の角は、（構造の上部および底部の両方に存在する）アクティブストリップから遠くに離れており、かつ、そのアクティブストリップと相互作用をなさない。
さらにまた、本発明によるデバイスは、クロスカップリング効果（ｃｒｏｓｓ−ｃｏｕｐｌｉｎｇ ｅｆｆｅｃｔ）に影響を受けない。
これは、一般的な設計においては、多くの場合に、多結晶シリコン・コネクションが他の論理ゲートのドレインに近接しているからである。そして、２つのノードが、容量結合され、互いに妨害され、その結果として、一般的には、通信遅延をもたらす。セル同士の隣接は、予測することができないので、それぞれのセルのモデルにこの結合を考慮に入れることはできず、そのために、アプリケーションの設計において比較的遅れて発見される。本発明に関連しては、アクティブストリップと多結晶シリコン・コネクションとの間の相互作用は、あらゆる状況に対して同じであり、それによって、一般的な設計において直面する欠点が解決される。とりわけ、結合のモデリングは、回路製造の後においても依然として有効である。
さらにまた、本発明によるデバイスは、分離領域におけるリーク電流を減少させるために、バック・コントロール・ゲートを分離領域と関連させることによって低減した電力消費を有し、また、リーク電流をさらに減少させるために、オフ状態にあるトランジスタに関連するバック・コントロール・ゲートに動的に作用する能力を有する。
本発明の有効性を説明するために、標準的なＣＭＯＳセル・ライブラリが異なる性能特性を有する１２個のインバータを備えてもよいことを思い出されるだろう。
本発明は、完全空乏型技術に適用される場合、ほんの３つのインバータ（ＩＮＶ１、ＩＮＶ４およびＩＮＶ８）しか使用しないことを可能にする。なぜなら、実効チャンネル幅は、物理的な幅の＋／−５０％だけ調整されてもよいからである。
部分空乏型技術においては、４つのインバータ（ＩＮＶ１、ＩＮＶ４、ＩＮＶ６およびＩＮＶ９）が必要とされる。なぜなら、実効チャンネル幅は、物理的な幅の＋／−３０％だけ調整されてもよいからである。
その結果として、標準的なセル・ライブラリは、大幅に簡素化され、事実、一般的には、１／２に減少する。
したがって、今日約１００のデザイン・ルールが使用されるが、本発明は、それらの中の約５０個だけを使用すればよいことを可能にする。
この点に関しては、過去において、デザイン・ルール・マニュアルは約１００〜２００のルールを含んでいたことに注意されたい。現在、技術は、一般的には１００ｎｍ以下である。このため、新しいルールをもたらす多くの物理的な影響が現れており、これらの新しいルールは、１００〜２００からなる初期のルールの集合を簡単かつ容易に適用するのを妨げる。３２ｎｍのテクノロジー・ノードにおいては、デザイン・ルール・マニュアルは約８００〜１，０００のルールを備え、これらのルールにおいては、新しいルールのほとんどが、難しい組み合わせのトポロジーを複雑に表現するものである。これは、フットプリントの観点から、効率の損失を伴うものである。これとは対照的に、本発明の効率は、一般的には、一定の状態に維持される。したがって、４５ｎｍのテクノロジー・ノードにおいて使用されるフットプリントの観点から、本発明と一般的なアプローチとがほぼ同等のものであるならば、本発明は、その後のテクノロジー・ノードにおいては、ますます、より効率的なものになるはずである。
さらにまた、デザイン・ルールの集合がルールの通常の集合のうち極端に減少した部分集合である限り、また、これらのルールは、それらのルールに独特に関連して適用されるので、リソグラフィーが最初に可能にしていたもの以下でトランジスタを設計することが可能となる。とりわけ、コンタクトの幅と、多くのコンタクト（ｐｏｌｙ−ｃｏｎｔａｃｔ）の距離とを最適化することが可能である（例えば、２つの名目（ｎｏｍｉｎａｌ）正方形コンタクトを、１つの長方形のいくぶん狭いコンタクトに取り替えることによって）。
さらにまた、バック・コントロール・ゲートは、絶縁膜の下方に埋め込まれ、その結果として、フットプリントに対して影響を与えないという利点を有することに注意されたい。
さらに、本発明に基づいて“増強された”セルの助けによって、大きな伝導電流を生成することができるので、フットプリントは約１０〜１５％だけ減少してもよいことにも注意されたい。
最後に、トランジスタのいわゆる“フロント−エンド”構造の極端な規則性は、いわゆる“標準的な”セル（すなわち、一般的な使用のために予め設計されたセル）に対していわゆる“バック−エンド”メタライゼーションを通常通り使用するのにとりわけ適していることに注意されたい。
これは、標準的なセルは、一定のピッチで交互に水平および垂直となるメタライゼーション・レベル（ｍｅｔａｌｌｉｚａｔｉｏｎ ｌｅｖｅｌｓ）により、お互いに相互接続（ルーティング）されるためである。デザイン・ルールの数の減少は、フロント・エンドおよびバック・エンドの制約を阻止（ｃｌｏｓｉｎｇ−ｏｆｆ）するのをとてつもなく容易にする（トランジスタの繰り返しピッチおよびルーティング・ピッチが同じものにされる）。そのために、標準的なセルを使用することがより容易になる。なぜなら、構造によって、入力／出力は金属ルーティング・グリッド上に配置されるからである。一般的な場合においては、これは、必ずしもきわめて容易であるとは限らず、とりわけ、垂直軸および／または水平軸に沿ってセルを表現する可能性を考慮に入れることが必要である。しかしながら、ルーティング・グリッドの入力／出力を保持することは、多くの場合、標準的なセルのフットプリントを増大させることを意味する。本発明の場合、トランジスタのストリップを全体的に簡素化しかつ事前に配置することによって、これら全ての考慮すべき問題が除去される。
さらにまた、本発明は、本発明の第１の態様に基づいたデバイスに限定されるのではなく、そのようなデバイスを駆動する方法にまで拡張され、その方法において、バック・コントロール・ゲート領域は、トランジスタのしきい電圧をシフトさせるために、正または負にバイアスされる。有利には、ｐ型バック分離ゲートはグラウンドに接続され、そして、ｎ型バック分離ゲートは名目供給電圧に接続される。
これまでに説明したように、ＦＤＳＯＩトランジスタにバック・ゲート電圧を印加することは、デバイスの電気的特性を変更する。簡単に言えば、バック・ゲートに対するより高い電圧は、Ｎチャンネル・デバイスのしきい電圧を減少させ、より低い電圧は、しきい電圧を増加させる。同じことは、絶対値においてＰチャンネル・デバイスにも言える。
きわめて高い電圧をバック・ゲートに印加することによって、この効果を飽和させることが可能である。例えば、Ｎチャンネル・トランジスタに印加されるきわめて高い電圧は、そのトランジスタのしきい値を負の値にまで減少させ、トランジスタのフロント・ゲートに印加される電圧レベルに関係なく、トランジスタを常にＯＮにする。それとは逆に、バック・ゲートに対する（きわめて高い）負の電圧は、しきい値を、電力供給Ｖｄｄを越えたレベルにまで増加させ、そのレベルにおいては、トランジスタのフロント・ゲートに印加されるあらゆる電圧（０〜Ｖｄｄ）に対して、トランジスタはＯＦＦの状態に維持される。対称性によって、同じことは、相補的なＰチャンネル・デバイスにも言える。
言い換えれば、トランジスタは、バック・ゲートを適切に制御することによって、“開放”および“短絡”に変化させられることが可能である。この特徴は、再構成可能な論理を生成するのにとりわけ効果的であることがわかる。図９は、図１０の真理値表に示されるように、様々なトランジスタＴ１〜Ｔ４のバック・ゲートＢＧ１〜ＢＧ４に印加される電圧に依存して、すべての２入力ブール関数に変換することのできる再構成可能論理回路の例を示す。
図９に関しては、ＡおよびＢは、再構成可能論理回路の２つの入力を示し、ＯＵＴは、再構成可能論理回路の出力を示す。図１０に関しては、Ｖｐｐは、それぞれ、Ｎチャンネル・トランジスタの場合、しきい電圧を強制的に負の値（トランジスタは常にＯＮ）または供給電圧Ｖｄｄよりも高い値（トランジスタは常にＯＦＦ）にするに足るだけ十分に高い電圧を示し、Ｐチャンネル・トランジスタの場合、しきい電圧を強制的に正の値または絶対値でＶｄｄよりも大きい値にするに足るだけ十分に高い電圧を示す。再構成可能論理のこの原理は、３以上の入力に容易に拡張することができることがわかるはずである。
適切にバック・ゲートを制御することによってトランジスタを“開放”および“短絡”に変化させることは、例えば、ＦＰＧＡのような再プログラム可能回路にとって興味を起こさせることであることがわかる。この場合、バック・ゲートは、トランジスタの強さを調整するのに使用されるのではなく、グループに含まれるトランジスタ間の電気的な結合を確立または切断するのに使用される。再プログラム可能セルのレイアウトがあらゆる関数に対してただ１つであることは、興味深いことである。
様々なバック・ゲートに印加される電圧は、有利に外部の回路から入力され、また可能であれば、ＳＲＡＭセルまたはＦｌａｓｈセルのような隣接する回路から入力される。再プログラム可能回路によって実現することのできる様々な関数のプログラミングは、これらの回路に記憶される。あらゆるブール関数をこの種のセルによってプログラムすることができるので、ただ１つのかつ予め定義されたバック・エンド配線を同様に定義することができる。その結果として、予め定義されたチップは、エンド・ユーザによって、完全に処理されてもよく、そして、プログラムされてもよい。例えば、図１１は、本発明による再プログラム可能論理回路を示し、論理セルＬＣ（それぞれの論理セルは、例えば、図９の回路に対応する）の考えられる配置、および、論理セルのプログラミングを記憶しかつ適切な電圧をバック・ゲートに供給するのに使用されるメモリ・セルＭＣ（ＳＲＡＭまたはＦｌａｓｈ）の考えられる配置を示す。図１１において、論理セルＬＣのストリップは、メモリ・セルＭＣの行に交互に挿入される。わかりやすいように、論理セルＬＣは、図１１の箱によって概略的に示されており、そして、メモリ・セルＭＣから出ている矢印は、メモリ・セルＭＣによって論理セルＬＣのバック・ゲート電圧を制御することを示している。
寸法は、論理領域ＬＣにおけるトランジスタのピッチによってもたらされるので、メモリ・セルＭＣは、比較的にゆとりのあるピッチで、金属１の層および金属２の層だけを使用する。図１１に関して、Ｍ１−ＭＣは、メモリ・セルＭＣの行を選択するのに使用される金属１の層を示し、そして、Ｍ２−ＭＣは、メモリ・セルの列を選択するのに使用される金属２の層を示す。より詳細には、さらに、論理セルＬＣの様々な入力および出力を上部金属層によって構成された予め定義された網に接続するのに十分な資源が、金属２のレベルに存在する。図１１に関して、Ｍ２−ＬＣは、論理セルＬＣのトラックを相互接続するのに使用される金属２の層を示し、そして、Ｍ３−ＬＣは、論理セルＬＣのトラックを相互接続するのに使用される金属３の層を示す。
ＮＯＲ２、ＮＡＮＤ２ 論理ゲート
ＩＮＶ１〜ＩＮＶ３ インバータ
ＩＰ１〜ＩＰ６ ｐ−ＦＥＴトランジスタに結合された分離領域
ＩＮ１〜ＩＮ６ ｎ−ＦＥＴトランジスタに結合された分離領域
ＷＬ１〜ＷＬ７ フロント・コントロール・ゲート領域
ＢＬＰ１、ＢＬＰ２、ＢＬＮ１、ＢＬＮ２ 金属１提供線路
ＢｌＰ、ＢｌＮ 分離ゲート提供線路
ＢＧ１〜ＢＧ４ バック・ゲート
ＢＧＰ、ＢＧＮ、ＢＧＰＨ、ＢＧＰＬ、ＢＧＮＨ、ＢＧＮＬ、ＢＧＰＡ１、ＢＧＰＡ２、ＢＧＮＡ１、ＢＧＮＡ２ バック・ゲート線路
Ｔ１〜Ｔ４ トランジスタ
ＬＣ 論理セル
ＭＣ メモリ・セル
Ｍ１−ＭＣ 金属１の層
Ｍ２−ＭＣ 金属２の層
Ｍ３−ＭＣ 金属３の層

Claims (16)

  1. 絶縁膜によってベース基板から分離された半導体材料の薄膜を備えた半導体・オン・インシュレータ基板上に形成された半導体デバイスであって、
    前記半導体デバイスは、各々が少なくとも１つの電界効果トランジスタから形成されたパターンからなるアレイを備え、前記電界効果トランジスタの各々は、ソース領域、ドレイン領域、および前記ソース領域と前記ドレイン領域とによって画定されたチャンネル領域を前記薄膜内に有し、さらにまた、前記チャンネル領域の上方に形成されたフロント・コントロール・ゲート領域を備え、前記パターンは行の形で配置され、どの前記行に含まれる前記ソース領域および前記ドレイン領域も、同じ寸法を有し、かつ所定の寸法を有する前記フロント・コントロール・ゲート領域だけ隔てられ、
    前記パターンに含まれる少なくとも１つの前記トランジスタが、前記チャンネル領域の下方に存在する前記ベース基板内に形成されたバック・コントロール・ゲート領域を有し、前記トランジスタのしきい電圧をシフトさせて、前記トランジスタのチャンネル幅をあたかも変更したかのようにするために、あるいは、前記トランジスタの前記フロント・コントロール・ゲートに印加される電圧がどんなものであれ、前記トランジスタをオフ状態またはオン状態に強制的に維持するために、前記バック・コントロール・ゲート領域がバイアスされることが可能である、
    ことを特徴とする半導体デバイス。
  2. 前記行における前記パターンのいくつかが、前記半導体・オン・インシュレータ基板の前記薄膜の同一アクティブ領域上に形成され、かつ、分離領域が隣接する前記パターンを画定し、前記分離領域が、前記アクティブ領域の上方に形成されたフロント分離ゲートと、前記アクティブ領域の下方に存在する前記ベース基板内に形成されたバック分離ゲートとを備えた請求項１に記載の半導体デバイス。
  3. バック分離線路が、いずれかの前記行に存在する前記分離領域のそれぞれの前記バック分離ゲートを接続する請求項２に記載の半導体デバイス。
  4. 前記バック分離線路が、いくつかの前記行に共通である請求項３に記載の半導体デバイス。
  5. 前記バック分離ゲートが、前記アクティブ領域の伝導性とは反対の型の伝導性を有する請求項２から請求項４のいずれか一項に記載の半導体デバイス。
  6. バック・ゲート線路が、１つまたは複数の前記トランジスタの前記バック・コントロール・ゲート領域（１つまたは複数）を接続する請求項１に記載の半導体デバイス。
  7. 前記バック・ゲート線路が、前記バック・コントロール・ゲート領域（１つまたは複数）をグラウンドまたは名目供給電圧に接続する請求項６に記載の半導体デバイス。
  8. 前記バック・ゲート線路が、前記バック・コントロール・ゲート領域（１つまたは複数）をアナログの調節可能な電位に接続する請求項６に記載の半導体デバイス。
  9. 前記バック・コントロール・ゲート領域が、反対の伝導性を有するウェルによって、前記ベース基板から分離される請求項１に記載の半導体デバイス。
  10. 前記バック・コントロール・ゲート領域が、前記トランジスタ・チャンネルの伝導性と同じ型の伝導性を有する請求項１に記載の半導体デバイス。
  11. 前記バック・コントロール・ゲート領域が、前記トランジスタ・チャンネルの伝導性とは反対の型の伝導性を有する請求項１に記載の半導体デバイス。
  12. 請求項１に記載の半導体デバイスを駆動する方法であって、前記トランジスタの前記しきい電圧をシフトさせるために、前記バック・コントロール・ゲート領域が正または負にバイアスされる方法。
  13. 前記バック・コントロール・ゲート領域が、アナログの調節可能な電位によってバイアスされる請求項１２に記載の方法。
  14. 請求項１に記載の半導体デバイスを駆動する方法であって、前記トランジスタの前記フロント・コントロール・ゲートに印加される電圧がどんなものであれ、前記トランジスタがオフ状態またはオン状態に維持されるように、前記しきい電圧のシフトが制御される方法。
  15. 前記バック・コントロール・ゲート領域への所定の電圧を記憶し供給するメモリ・セルによって、前記しきい電圧のシフトがプログラムされる請求項１４に記載の方法。
  16. 前記バック・コントロール・ゲート領域への所定の電圧を記憶し供給するメモリ・セルの行に交互に挿入された請求項１に記載の半導体デバイスを備えた再プログラム可能回路。
JP2010263678A 2009-12-08 2010-11-26 絶縁膜下の埋め込みバック・コントロール・ゲートを有するＳｅＯＩ上の同型のトランジスタからなる回路 Pending JP2011166116A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0958747 2009-12-08
FR0958747A FR2953641B1 (fr) 2009-12-08 2009-12-08 Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante

Publications (1)

Publication Number Publication Date
JP2011166116A true JP2011166116A (ja) 2011-08-25

Family

ID=42102200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010263678A Pending JP2011166116A (ja) 2009-12-08 2010-11-26 絶縁膜下の埋め込みバック・コントロール・ゲートを有するＳｅＯＩ上の同型のトランジスタからなる回路

Country Status (8)

Country Link
US (1) US8384425B2 (ja)
EP (1) EP2333833A1 (ja)
JP (1) JP2011166116A (ja)
KR (1) KR20110065343A (ja)
CN (1) CN102088027A (ja)
FR (1) FR2953641B1 (ja)
SG (1) SG172545A1 (ja)
TW (1) TW201131739A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220084959A1 (en) * 2020-09-16 2022-03-17 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8196086B2 (en) * 2010-07-21 2012-06-05 Lsi Corporation Granular channel width for power optimization
FR2987710B1 (fr) * 2012-03-05 2017-04-28 Soitec Silicon On Insulator Architecture de table de correspondance
FR2987709B1 (fr) 2012-03-05 2017-04-28 Soitec Silicon On Insulator Table de correspondance
FR2988513B1 (fr) 2012-03-23 2014-11-21 Soitec Silicon On Insulator Cellule eprom
CN103985712B (zh) * 2013-02-08 2017-02-08 中国科学院微电子研究所 半导体器件及其制造方法
US9466536B2 (en) 2013-03-27 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator integrated circuit with back side gate
US9478507B2 (en) 2013-03-27 2016-10-25 Qualcomm Incorporated Integrated circuit assembly with faraday cage
US8748245B1 (en) 2013-03-27 2014-06-10 Io Semiconductor, Inc. Semiconductor-on-insulator integrated circuit with interconnect below the insulator
FR3009149A1 (fr) 2013-07-24 2015-01-30 St Microelectronics Sa Element a retard variable
US9966467B2 (en) * 2013-09-27 2018-05-08 Phison Electronics Corp. Integrated circuit and code generating method
US10114919B2 (en) * 2016-02-12 2018-10-30 Globalfoundries Inc. Placing and routing method for implementing back bias in FDSOI
EP3244449A1 (en) * 2016-05-13 2017-11-15 NXP USA, Inc. Integrated circuit with spare cells
US20170338343A1 (en) * 2016-05-23 2017-11-23 Globalfoundries Inc. High-voltage transistor device
US10254340B2 (en) 2016-09-16 2019-04-09 International Business Machines Corporation Independently driving built-in self test circuitry over a range of operating conditions
US10469076B2 (en) * 2016-11-22 2019-11-05 The Curators Of The University Of Missouri Power gating circuit utilizing double-gate fully depleted silicon-on-insulator transistor
US10374092B2 (en) * 2017-04-17 2019-08-06 Globalfoundries Inc. Power amplifier ramping and power control with forward and reverse back-gate bias
DE102019200543A1 (de) 2019-01-17 2020-07-23 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrochemischen Zelle
CN109784483B (zh) * 2019-01-24 2022-09-09 电子科技大学 基于fd-soi工艺的二值化卷积神经网络内存内计算加速器
TWI702534B (zh) * 2019-07-10 2020-08-21 尼克森微電子股份有限公司 功率金屬氧化物半導體電晶體的模擬方法
CN112687301B (zh) * 2020-12-31 2024-03-19 广东省大湾区集成电路与系统应用研究院 存储单元及存储器
CN113035864B (zh) * 2021-03-05 2023-01-24 泉芯集成电路制造(济南)有限公司 电源配置结构、集成电路器件和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02264466A (ja) * 1989-04-05 1990-10-29 Seiko Epson Corp 半導体装置
JPH06275883A (ja) * 1993-03-23 1994-09-30 Ngk Insulators Ltd 圧電／電歪アクチュエータ
JPH09223802A (ja) * 1996-02-15 1997-08-26 Toshiba Corp 半導体装置及びその製造方法
JP2000196089A (ja) * 1998-12-25 2000-07-14 Toshiba Corp 半導体装置
JP2009044220A (ja) * 2007-08-06 2009-02-26 Hitachi Ltd 半導体集積回路

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169233A (en) * 1978-02-24 1979-09-25 Rockwell International Corporation High performance CMOS sense amplifier
KR100213602B1 (ko) * 1988-05-13 1999-08-02 가나이 쓰도무 다이나믹형 반도체 기억장치
US5028810A (en) * 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
JPH04345064A (ja) 1991-05-22 1992-12-01 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2717740B2 (ja) * 1991-08-30 1998-02-25 三菱電機株式会社 半導体集積回路装置
EP0836194B1 (en) * 1992-03-30 2000-05-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5325054A (en) * 1992-07-07 1994-06-28 Texas Instruments Incorporated Method and system for screening reliability of semiconductor circuits
US5306530A (en) * 1992-11-23 1994-04-26 Associated Universities, Inc. Method for producing high quality thin layer films on substrates
JP3488730B2 (ja) * 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
JP3367776B2 (ja) * 1993-12-27 2003-01-20 株式会社東芝 半導体装置
US5455791A (en) * 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor
JP3003088B2 (ja) * 1994-06-10 2000-01-24 住友イートンノバ株式会社 イオン注入装置
JP3549602B2 (ja) * 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
JPH08255846A (ja) 1995-03-17 1996-10-01 Nippondenso Co Ltd 半導体装置及びその製造方法
JP3288554B2 (ja) * 1995-05-29 2002-06-04 株式会社日立製作所 イオン注入装置及びイオン注入方法
JPH0982814A (ja) * 1995-07-10 1997-03-28 Denso Corp 半導体集積回路装置及びその製造方法
US6787844B2 (en) * 1995-09-29 2004-09-07 Nippon Steel Corporation Semiconductor device including transistor with composite gate structure and transistor with single gate structure, and method for manufacturing the same
JP3265178B2 (ja) 1996-02-20 2002-03-11 株式会社東芝 半導体記憶装置及びその製造方法
JPH10125064A (ja) 1996-10-14 1998-05-15 Toshiba Corp 記憶装置
JPH10208484A (ja) * 1997-01-29 1998-08-07 Mitsubishi Electric Corp 半導体記憶装置のデータ読出回路及び半導体記憶装置
US5889293A (en) * 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
JP3120389B2 (ja) * 1998-04-16 2000-12-25 日本電気株式会社 半導体装置
JP3699823B2 (ja) * 1998-05-19 2005-09-28 株式会社東芝 半導体装置
US6072217A (en) * 1998-06-11 2000-06-06 Sun Microsystems, Inc. Tunable threshold SOI device using isolated well structure for back gate
FR2779869B1 (fr) 1998-06-15 2003-05-16 Commissariat Energie Atomique Circuit integre de type soi a capacite de decouplage, et procede de realisation d'un tel circuit
US6826730B2 (en) * 1998-12-15 2004-11-30 Texas Instruments Incorporated System and method for controlling current in an integrated circuit
US6372600B1 (en) * 1999-08-30 2002-04-16 Agere Systems Guardian Corp. Etch stops and alignment marks for bonded wafers
US6476462B2 (en) * 1999-12-28 2002-11-05 Texas Instruments Incorporated MOS-type semiconductor device and method for making same
US6417697B2 (en) * 2000-02-02 2002-07-09 Broadcom Corporation Circuit technique for high speed low power data transfer bus
US6300218B1 (en) * 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US6350653B1 (en) 2000-10-12 2002-02-26 International Business Machines Corporation Embedded DRAM on silicon-on-insulator substrate
JP2002164544A (ja) * 2000-11-28 2002-06-07 Sony Corp 半導体装置
US6614190B2 (en) * 2001-01-31 2003-09-02 Hitachi, Ltd. Ion implanter
JP3982218B2 (ja) * 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法
JP3884266B2 (ja) 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
US6611023B1 (en) * 2001-05-01 2003-08-26 Advanced Micro Devices, Inc. Field effect transistor with self alligned double gate and method of forming same
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6498057B1 (en) * 2002-03-07 2002-12-24 International Business Machines Corporation Method for implementing SOI transistor source connections using buried dual rail distribution
EP1357603A3 (en) 2002-04-18 2004-01-14 Innovative Silicon SA Semiconductor device
US6838723B2 (en) * 2002-08-29 2005-01-04 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
US7710771B2 (en) * 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
JP2004179506A (ja) * 2002-11-28 2004-06-24 Seiko Epson Corp Ｓｏｉ構造を有する半導体基板及びその製造方法及び半導体装置
US7030436B2 (en) * 2002-12-04 2006-04-18 Micron Technology, Inc. Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means
JP2004303499A (ja) 2003-03-31 2004-10-28 Hitachi High-Technologies Corp イオン注入装置およびイオン注入方法
JP4077381B2 (ja) * 2003-08-29 2008-04-16 株式会社東芝 半導体集積回路装置
US6965143B2 (en) * 2003-10-10 2005-11-15 Advanced Micro Devices, Inc. Recess channel flash architecture for reduced short channel effect
JP2005158952A (ja) * 2003-11-25 2005-06-16 Toshiba Corp 半導体装置及びその製造方法
US7109532B1 (en) * 2003-12-23 2006-09-19 Lee Zachary K High Ion/Ioff SOI MOSFET using body voltage control
US20050255666A1 (en) * 2004-05-11 2005-11-17 Miradia Inc. Method and structure for aligning mechanical based device to integrated circuits
US7112997B1 (en) * 2004-05-19 2006-09-26 Altera Corporation Apparatus and methods for multi-gate silicon-on-insulator transistors
JP4795653B2 (ja) * 2004-06-15 2011-10-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7190616B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. In-service reconfigurable DRAM and flash memory device
US7196921B2 (en) * 2004-07-19 2007-03-27 Silicon Storage Technology, Inc. High-speed and low-power differential non-volatile content addressable memory cell and array
US7560361B2 (en) * 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
KR100663359B1 (ko) * 2005-03-31 2007-01-02 삼성전자주식회사 리세스 채널 트랜지스터 구조를 갖는 단일 트랜지스터플로팅 바디 디램 셀 및 그 제조방법
US20060267064A1 (en) * 2005-05-31 2006-11-30 Infineon Technologies Ag Semiconductor memory device
US7274618B2 (en) * 2005-06-24 2007-09-25 Monolithic System Technology, Inc. Word line driver for DRAM embedded in a logic process
JP4967264B2 (ja) 2005-07-11 2012-07-04 株式会社日立製作所 半導体装置
JP4800700B2 (ja) * 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
US7314794B2 (en) * 2005-08-08 2008-01-01 International Business Machines Corporation Low-cost high-performance planar back-gate CMOS
JP4413841B2 (ja) * 2005-10-03 2010-02-10 株式会社東芝 半導体記憶装置及びその製造方法
JP4822791B2 (ja) * 2005-10-04 2011-11-24 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
JP5054919B2 (ja) * 2005-12-20 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100735613B1 (ko) * 2006-01-11 2007-07-04 삼성전자주식회사 이온주입설비의 디스크 어셈블리
US7304903B2 (en) * 2006-01-23 2007-12-04 Purdue Research Foundation Sense amplifier circuit
JP4762036B2 (ja) * 2006-04-14 2011-08-31 株式会社東芝 半導体装置
CN101432976A (zh) * 2006-04-24 2009-05-13 松下电器产业株式会社 接收装置、使用该接收装置的电子设备以及接收方法
US7494902B2 (en) * 2006-06-23 2009-02-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor
KR100843055B1 (ko) * 2006-08-17 2008-07-01 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
US7560344B2 (en) * 2006-11-15 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device having a pair of fins and method of manufacturing the same
JP2008130670A (ja) * 2006-11-17 2008-06-05 Seiko Epson Corp 半導体装置、論理回路および電子機器
JP5057430B2 (ja) * 2006-12-18 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路とその製造方法
JP4869088B2 (ja) * 2007-01-22 2012-02-01 株式会社東芝 半導体記憶装置及びその書き込み方法
JP5019436B2 (ja) * 2007-02-22 2012-09-05 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5594927B2 (ja) * 2007-04-11 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
FR2915024A1 (fr) * 2007-04-12 2008-10-17 St Microelectronics Crolles 2 Procede de fabrication permettant l'homogeneisation de l'environnement de transistors et dispositif associe
US7729149B2 (en) 2007-05-01 2010-06-01 Suvolta, Inc. Content addressable memory cell including a junction field effect transistor
EP2015362A1 (en) * 2007-06-04 2009-01-14 STMicroelectronics (Crolles 2) SAS Semiconductor array and manufacturing method thereof
US7449922B1 (en) * 2007-06-15 2008-11-11 Arm Limited Sensing circuitry and method of detecting a change in voltage on at least one input line
US7759714B2 (en) * 2007-06-26 2010-07-20 Hitachi, Ltd. Semiconductor device
FR2918823B1 (fr) 2007-07-13 2009-10-16 Ecole Centrale De Lyon Etablis Cellule logique reconfigurable a base de transistors mosfet double grille
FR2919112A1 (fr) * 2007-07-16 2009-01-23 St Microelectronics Crolles 2 Circuit integre comprenant un transistor et un condensateur et procede de fabrication
WO2009028065A1 (ja) 2007-08-30 2009-03-05 Fujitsu Microelectronics Limited イオン注入装置、基板クランプ機構、及びイオン注入方法
JP2009059931A (ja) 2007-08-31 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置
KR100884344B1 (ko) * 2007-10-10 2009-02-18 주식회사 하이닉스반도체 비대칭 소스/드레인 접합을 갖는 불휘발성 메모리소자 및그 제조방법
JP5222520B2 (ja) 2007-10-11 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20090101940A1 (en) * 2007-10-19 2009-04-23 Barrows Corey K Dual gate fet structures for flexible gate array design methodologies
DE102007052097B4 (de) * 2007-10-31 2010-10-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines SOI-Bauelements mit einer Substratdiode
FR2925223B1 (fr) 2007-12-18 2010-02-19 Soitec Silicon On Insulator Procede d'assemblage avec marques enterrees
US7593265B2 (en) 2007-12-28 2009-09-22 Sandisk Corporation Low noise sense amplifier array and method for nonvolatile memory
JP5412445B2 (ja) 2008-02-20 2014-02-12 ソイテック 酸化物溶解後の酸化
JP6053250B2 (ja) * 2008-06-12 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
WO2010007478A1 (en) 2008-06-13 2010-01-21 Yale University Improved complementary metal oxide semiconductor devices
US8012814B2 (en) * 2008-08-08 2011-09-06 International Business Machines Corporation Method of forming a high performance fet and a high voltage fet on a SOI substrate
US8120110B2 (en) * 2008-08-08 2012-02-21 International Business Machines Corporation Semiconductor structure including a high performance FET and a high voltage FET on a SOI substrate
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
KR101522400B1 (ko) * 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02264466A (ja) * 1989-04-05 1990-10-29 Seiko Epson Corp 半導体装置
JPH06275883A (ja) * 1993-03-23 1994-09-30 Ngk Insulators Ltd 圧電／電歪アクチュエータ
JPH09223802A (ja) * 1996-02-15 1997-08-26 Toshiba Corp 半導体装置及びその製造方法
JP2000196089A (ja) * 1998-12-25 2000-07-14 Toshiba Corp 半導体装置
JP2009044220A (ja) * 2007-08-06 2009-02-26 Hitachi Ltd 半導体集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220084959A1 (en) * 2020-09-16 2022-03-17 Samsung Electronics Co., Ltd. Semiconductor device
US11637077B2 (en) * 2020-09-16 2023-04-25 Samsung Electronics Co., Ltd. Semiconductor device
US12062628B2 (en) 2020-09-16 2024-08-13 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20110065343A (ko) 2011-06-15
FR2953641A1 (fr) 2011-06-10
SG172545A1 (en) 2011-07-28
EP2333833A1 (en) 2011-06-15
US8384425B2 (en) 2013-02-26
FR2953641B1 (fr) 2012-02-10
CN102088027A (zh) 2011-06-08
TW201131739A (en) 2011-09-16
US20110133776A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP2011166116A (ja) 絶縁膜下の埋め込みバック・コントロール・ゲートを有するＳｅＯＩ上の同型のトランジスタからなる回路
KR101531795B1 (ko) ＦｉｎＦＥＴ를 위한 구조
US8508289B2 (en) Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
JP2008118004A (ja) 半導体集積回路
US20090101940A1 (en) Dual gate fet structures for flexible gate array design methodologies
JP5701831B2 (ja) パスゲートを備えた半導体記憶装置
JP2016042568A (ja) 半導体装置
SG177041A1 (en) Rom cell circuit for finfet devices
JP2007103863A (ja) 半導体デバイス
KR20130011995A (ko) 반도체 장치
US20070278554A1 (en) Semiconductor memory device and method of forming the same
CN107683474B (zh) 用于单向m1的多高度顺序单元中的交叉耦合的时钟信号分发布局
KR101178149B1 (ko) 절연층 아래에 매립 후면 제어 게이트를 가지는 ＳｅＯＩ 기판 상의 데이터 경로 셀
US20100033224A1 (en) Level Shifter, Standard Cell, System And Method For Level Shifting
JP2007042797A (ja) 半導体集積回路
US9455273B2 (en) Semiconductor device
US8650520B2 (en) Integrated circuit module and manufacturing methods and application thereof
KR100835425B1 (ko) Ｍｔｃｍｏｓ반도체 집적회로
US7215569B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
KR101397302B1 (ko) 메모리 스트랩 셀의 배치
JP2007173474A (ja) ゲートアレイ
Corsonello et al. Exploring well configurations for voltage level converter design in 28 nm UTBB FDSOI technology
Sachid et al. Denser and more stable FinFET SRAM using multiple fin heights
JP2006179949A (ja) 半導体集積回路装置
EP4402803A1 (en) Implementation of leakage-tolerant logic gates

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130315