JP2011139055A5 - 半導体素子 - Google Patents

Claims (4)

1. 絶縁表面上の酸化物半導体層と、
   前記酸化物半導体層上の、第１のソース電極層と前記第１のソース電極層上の第２のソース電極層とを有するソース電極層、及び、第１のドレイン電極層と前記第１のドレイン電極層上の第２のドレイン電極層とを有するドレイン電極層と、
   前記第１のソース電極層の上面及び前記第２のソース電極層の側面に接する第１の側壁と、
   前記第１のドレイン電極層の上面及び前記第２のドレイン電極層の側面に接する第２の側壁と、
   前記酸化物半導体層、前記ソース電極層、前記ドレイン電極層、前記第１の側壁、及び前記第２の側壁上のゲート絶縁層と、
   前記ゲート絶縁層上のゲート電極層と、を有し、
   前記第１の側壁は、前記ゲート絶縁層と前記ソース電極層との間に設けられ、前記ゲート電極層と少なくとも一部が重なり、
   前記第２の側壁は、前記ゲート絶縁層と前記ドレイン電極層との間に設けられ、前記ゲート電極層と少なくとも一部が重なり、
   前記第１のソース電極層は、前記第２のソース電極層の端部を超えて延在し、
   前記第１のドレイン電極層は、前記第２のドレイン電極層の端部を超えて延在する半導体素子。
2. 請求項１において、
   前記ゲート電極層と、前記ソース電極層又は前記ドレイン電極層との間に前記ゲート絶縁層及び絶縁層を有し、
   前記ソース電極層又は前記ドレイン電極層は、前記ゲート絶縁層及び前記絶縁層を介して前記ゲート電極層の一部と重なる半導体素子。
3. 請求項１または２において、
   前記酸化物半導体層のキャリア濃度は１×１０^１２／ｃｍ^３未満である半導体素子。
4. 請求項１乃至３のいずれか一において、
   前記半導体素子のオフ電流値は、１×１０^−１３Ａ未満である半導体素子。