JP7019791B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7019791B2
JP7019791B2 JP2020214412A JP2020214412A JP7019791B2 JP 7019791 B2 JP7019791 B2 JP 7019791B2 JP 2020214412 A JP2020214412 A JP 2020214412A JP 2020214412 A JP2020214412 A JP 2020214412A JP 7019791 B2 JP7019791 B2 JP 7019791B2
Authority
JP
Japan
Prior art keywords
film
layer
insulating film
conductive layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020214412A
Other languages
English (en)
Other versions
JP2021061424A (ja
Inventor
純一 肥塚
正美 神長
行徳 島
貴弘 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021061424A publication Critical patent/JP2021061424A/ja
Priority to JP2022014887A priority Critical patent/JP7241942B2/ja
Application granted granted Critical
Publication of JP7019791B2 publication Critical patent/JP7019791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本明細書で開示する発明の一態様は、半導体装置及びその作製方法に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられ
ているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコ
ン又は多結晶シリコンなどのシリコン半導体によって構成される。また、該シリコン半導
体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
また、フラットパネルディスプレイの大面積化及び高精細化に伴って、駆動周波数が高ま
ると共に、配線の抵抗及び寄生容量が増大し、配線遅延が生じる。また、配線遅延を抑制
するため、銅、アルミニウム、金、銀等の低抵抗材料を用いて配線を形成する技術が検討
されている（特許文献１）。
特開２００４－１３３４２２号公報
しかしながら、配線の構成元素である、銅、アルミニウム、金、又は銀等は、加工の途中
において半導体層に拡散してしまうという問題がある。
配線の構成元素である、銅、アルミニウム、金、又は銀等は、トランジスタの電気特性の
不良の原因となる不純物の一つである。このため、該不純物が、半導体層に混入すること
により、当該半導体層が低抵抗化してしまい、経時変化やストレス試験により、トランジ
スタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
そこで、本発明の一態様では、銅、アルミニウム、金、又は銀等の低抵抗材料を配線とし
て含む半導体装置の信頼性を向上させることを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない、本発明の一態様は
、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
本発明の一態様の半導体装置は、半導体層に電気的に接続する一対の電極のそれぞれが、
半導体層に接する第１の保護層と、第１の保護層上に接する低抵抗材料を含有する導電層
との積層構造を有し、当該導電層は、上面が導電層を加工するためのマスクとしても機能
する第２の保護層に覆われ、側面を第３の保護層によって覆われている。これによって、
低抵抗材料を含む一対の導電層の構成元素が、半導体層へ混入又は拡散することを抑制す
る。
また、上述の電極の形成工程において、第１の保護層と、低抵抗材料を含有する導電層と
は、別々のエッチング工程によって加工される。ここで、導電層を加工する際には、半導
体層は第１の保護層となる膜によって覆われている。また、第１の保護層を加工する際に
は、先に加工された導電層の上面は第２の保護層によって覆われ、側面は第３の保護層に
よって覆われている。これによって、電極の形成工程における、導電層の構成元素の半導
体層への混入を抑制することができる。
さらに、第１の保護層及び第３の保護層は、第２の保護層をエッチング保護膜とした異方
性エッチングによって、自己整合的に形成することが可能である。よって、一対の電極の
形成工程におけるフォトマスク数を増加させることなく、導電層の周囲を覆う保護層（第
１の保護層、第２の保護層及び第３の保護層）を設けることが可能となり、信頼性の向上
した半導体装置を生産性良く提供することが可能となる。
より具体的には、例えば以下の構成とすることができる。
本発明の一態様は、半導体層と、導電層と、第１の保護層と、第２の保護層と、第３の保
護層と、を有し、導電層の下面は、第１の保護層と接し、導電層の上面は、第２の保護層
と接し、導電層の側面は、第３の保護層と接し、半導体層は、第１の保護層と接し、導電
層は、銅、アルミニウム、金、又は銀を含み、第３の保護層の側面の下端部は、第１の保
護層の側面の上端部と一致する半導体装置である。
また、本発明の一態様は、半導体層と、導電層と、第１の保護層と、第２の保護層と、第
３の保護層と、を有し、導電層の下面は、第１の保護層と接し、導電層の上面は、第２の
保護層と接し、導電層の側面は、第３の保護層と接し、半導体層は、第１の保護層と接し
、導電層は、銅、アルミニウム、金、又は銀を含み、第３の保護層の側面の下端部は、第
１の保護層の側面の上端部と一致し、第１の保護層上面は、導電層および第３の保護層と
接し、第２の保護層の下面は、導電層および第３の保護層と接する半導体装置である。
上記において、第１の保護層は、導電性を有する層である。また、導電性を有する層は、
チタン、タンタル、タングステン、モリブデンの単体若しくは合金、又は窒化チタン、窒
化タンタル、窒化タングステン若しくは窒化モリブデンで形成されることが好ましい。
上記の半導体装置のいずれか一において、半導体層において、第１の保護層と接する領域
の膜厚は、その他の領域の膜厚よりも大きくてもよい。
また、上記の半導体装置のいずれか一において、半導体層は、インジウム、ガリウム又は
亜鉛を含有する酸化物半導体層であることが好ましい。
また、本発明の他の一態様は、半導体層上に、第１の保護層となる第１の保護膜、銅、ア
ルミニウム、金、又は銀を含む導電膜、及び第２の保護層となる第２の保護膜を形成し、
第２の保護膜上に、第１のマスクを形成し、第１のマスクを用いて第２の保護膜を加工し
て、第２の保護層を形成し、第２の保護層をマスクとして用いて導電膜を加工して、導電
層を形成し、第２の保護層の側面及び上面と、導電層の側面と、第１の保護膜において導
電層から露出した領域と、に接する第３の保護膜を形成し、第３の保護膜及び第１の保護
膜を異方性エッチングにより加工して、導電層と半導体層の間に位置する第１の保護層と
、導電層の側面に接する第３の保護層と、を形成する半導体装置の作製方法である。
本発明の一態様によって、銅、アルミニウム、金、又は銀等の低抵抗材料を配線として含
む半導体装置の信頼性を向上させることができる。
本発明の一態様の半導体装置を説明する平面図及び断面図。 半導体装置の作製方法の一態様を説明する断面図。 半導体装置の作製方法の一態様を説明する断面図。 本発明の一態様の半導体装置の構成要素を説明する断面図。 本発明の一態様の半導体装置を説明する平面図及び断面図。 本発明の一態様の半導体装置を説明する平面図及び断面図。 本発明の一態様の半導体装置を説明する平面図及び断面図。 半導体装置の一態様に含まれる積層構造のバンド構造を説明する図。 本発明の一態様の半導体装置の概念図及び回路図。 画素のレイアウトの一例を示す図。 本発明の一態様の半導体装置を説明する断面図。 半導体装置の作製方法の一態様を説明する断面図。 半導体装置の作製方法の一態様を説明する断面図。 半導体装置の作製方法の一態様を説明する断面図。 半導体装置の作製方法の一態様を説明する断面図。 半導体装置の作製方法の一態様を説明する断面図。 電子機器の一例を示す図。 実施例で作製した電極構造の断面写真。 酸化物半導体の断面における高分解能ＴＥＭ像および局所的なフーリエ変換像。 酸化物半導体膜のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。 電子照射による結晶部の変化を示す図。 透過電子回折測定による構造解析の一例を示す図、および平面における高分解能ＴＥＭ像。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また
、以下に説明する実施の形態及び実施例において、同一部分又は同様の機能を有する部分
には同一の符号又は同一のハッチパターンを異なる図面間で共通して用い、その繰り返し
の説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭
化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２等の序数詞は、構成要素の混同を避けるために付し
たものであり、数的に限定するものではない。そのため、例えば「第１の」を「第２の」
又は「第３の」等と適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合
などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレ
イン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは、２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について、図１乃
至図４を参照して説明する。
図１（Ａ）乃至図１（Ｄ）に、半導体装置に含まれるトランジスタ２００の構成例を示す
。図１（Ａ）はトランジスタ２００の平面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖
線Ｘ１－Ｙ１における断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｖ１－Ｗ１に
おける断面図であり、図１（Ｄ）は、図１（Ａ）の一点鎖線Ｖ２－Ｗ２における断面図で
ある。なお、図１（Ａ）では、明瞭化のため、トランジスタ２００の構成要素の一部（例
えば、絶縁膜１２４等）を省略して図示している。
図１に示すトランジスタ２００は、基板１０２上のゲート電極１０４と、ゲート電極１０
４上の絶縁膜１０６及び絶縁膜１０８と、絶縁膜１０６及び絶縁膜１０８を介してゲート
電極１０４と重なる半導体層１１０と、半導体層１１０に接する一対の電極１１６ａ、１
１６ｂと、一対の電極１１６ａ、１１６ｂの上面に接する一対の第２の保護層１１８ａ、
１１８ｂと、一対の電極１１６ａ、１１６ｂの側面に接する一対の第３の保護層１２０ａ
、１２０ｂと、を含む。
トランジスタ２００において、ゲート電極１０４と半導体層１１０との間に設けられた絶
縁膜１０６及び絶縁膜１０８は、ゲート絶縁膜として機能する。また、トランジスタ２０
０において、ゲート電極１０４は、ゲート電極１０４ａ及びゲート電極１０４ｂの積層構
造を有する。
一対の電極１１６ａ、１１６ｂは、ソース電極及びドレイン電極として機能する。一対の
電極１１６ａ、１１６ｂにおいて、電極１１６ａは、半導体層１１０に接する第１の保護
層１１２ａ及び導電層１１４ａの積層構造を少なくとも有する。また、電極１１６ｂは、
半導体層１１０に接する第１の保護層１１２ｂ及び導電層１１４ｂの積層構造を少なくと
も有する。
また、一対の電極１１６ａ、１１６ｂに含まれる一対の導電層１１４ａ、１１４ｂそれぞ
れの上面に接して一対の第２の保護層１１８ａ、１１８ｂが設けられる。また、一対の導
電層１１４ａ、１１４ｂそれぞれの側面と、一対の第２の保護層１１８ａ、１１８ｂそれ
ぞれの側面の少なくとも一部を覆うように、一対の第３の保護層１２０ａ、１２０ｂが設
けられる。
一対の第１の保護層１１２ａ、１１２ｂは、一対の導電層１１４ａ、１１４ｂを構成する
金属元素が半導体層１１０へと拡散することを抑制する機能を有する導電層である。一対
の第１の保護層１１２ａ、１１２ｂは、チタン、タンタル、モリブデン、タングステンの
単体若しくは合金、又は窒化チタン、窒化タンタル、窒化モリブデン、窒化タングステン
等を適宜用いて形成することができる。
一対の導電層１１４ａ、１１４ｂは、銅、アルミニウム、金、又は銀等の低抵抗材料から
なる単体、若しくは合金、又はこれらを主成分とする化合物を含む、単層構造又は積層構
造とすることができる。例えば、一対の導電層１１４ａ、１１４ｂは、シリコンを含むア
ルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、銅－マグネ
シウム－アルミニウム合金膜上に、銅膜、銀膜又は金膜を積層する二層構造、アルミニウ
ム膜、銅膜、銀膜、又は金膜上に、チタン膜又は窒化チタン膜を形成する二層構造、ある
いは、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン
膜上に重ねてアルミニウム膜、銅膜、銀膜、または金膜を積層し、さらにその上にモリブ
デン膜または窒化モリブデン膜を形成する三層構造等とすることができる。
一対の電極１１６ａ、１１６ｂは配線としても機能するため、一対の電極１１６ａ、１１
６ｂに含まれる一対の導電層１１４ａ、１１４ｂを、銅、アルミニウム、金又は銀等の低
抵抗材料を用いて形成することで、基板１０２として大面積基板を用いた場合など、配線
が長くなった場合であっても配線遅延を抑制した半導体装置を作製することが可能となる
。
一対の導電層１１４ａ、１１４ｂの上面に接して設けられた一対の第２の保護層１１８ａ
、１１８ｂと、一対の導電層１１４ａ、１１４ｂの側面に接して設けられた一対の第３の
保護層１２０ａ、１２０ｂは、一対の導電層１１４ａ、１１４ｂを構成する金属元素の拡
散を防ぐ機能を有する。よって、一対の第２の保護層１１８ａ、１１８ｂ及び一対の第３
の保護層１２０ａ、１２０ｂは、一対の導電層１１４ａ、１１４ｂを構成する金属元素に
対してバリア性を有する材料を用いて形成する。
一対の第２の保護層１１８ａ、１１８ｂは、一対の導電層１１４ａ、１１４ｂのエッチン
グの際に、エッチング耐性を有する材料を用いて形成する。よって、一対の第２の保護層
１１８ａ、１１８ｂは、一対の導電層１１４ａ、１１４ｂをエッチングする際のエッチン
グ保護膜として機能する。
一対の第３の保護層１２０ａ、１２０ｂは、一対の第２の保護層１１８ａ、１１８ｂの側
面、一対の導電層１１４ａ、１１４ｂの側面及び一対の導電層１１４ａ、１１４ｂから露
出した第１の保護層１１２ａ、１１２ｂの上面を覆うように設けられる。図１（Ｂ）及び
図１（Ｄ）に示すように、断面形状において、一対の第３の保護層１２０ａ、１２０ｂの
側面の下端部は、一対の第１の保護層１１２ａ、１１２ｂの側面の上端部と一致する。
一対の第２の保護層１１８ａ、１１８ｂ及び一対の第３の保護層１２０ａ、１２０ｂとし
て、具体的には、それぞれ、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層
、窒化酸化アルミニウム層等の窒化物絶縁膜を適宜用いて形成することができる。なお、
本明細書等において、窒化酸化シリコン層、窒化酸化アルミニウム層とは、酸素よりも窒
素の含有量（原子数比）が多い層を指し、酸化窒化シリコン層、酸化窒化アルミニウム層
とは、窒素よりも酸素の含有量（原子数比）が多い層を指す。
または、一対の第２の保護層１１８ａ、１１８ｂ及び一対の第３の保護層１２０ａ、１２
０ｂにはそれぞれ、インジウム錫酸化物（以下、ＩＴＯとも表記する。）、酸化タングス
テンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタ
ンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化
物、酸化シリコンを含むインジウム錫酸化物等の導電性材料を用いて形成した、透光性を
有する導電膜を用いてもよい。
ただし、一対の第２の保護層１１８ａ、１１８ｂ又は一対の第３の保護層１２０ａ、１２
０ｂとして、上述の透光性を有する導電膜を用いる場合、当該透光性を有する導電膜も一
対の電極１１６ａ、１１６ｂの一部として機能する。
または、一対の第２の保護層１１８ａ、１１８ｂ及び一対の第３の保護層１２０ａ、１２
０ｂは、Ｉｎ、Ｇａ、若しくはＺｎを含む酸化物半導体を適宜用いて形成してもよい。な
お、Ｉｎ、Ｇａ、若しくはＺｎを含む酸化物半導体は、半導体層１１０に用いることも可
能である。
なお、トランジスタ２００では、一対の第２の保護層１１８ａ、１１８ｂと、一対の第３
の保護層１２０ａ、１２０ｂとを、同一の材料を用いて形成した場合を例に示している。
この場合、一対の第２の保護層１１８ａ、１１８ｂと、一対の第３の保護層１２０ａ、１
２０ｂの境界が不明瞭となることがある。図１では、これらの境界を模式的に破線で示し
ている。これは、以降の図面においても同様である。
トランジスタ２００において、一対の第２の保護層１１８ａ、１１８ｂ及び半導体層１１
０を覆うように、絶縁膜１２２が設けられ、絶縁膜１２２上に、絶縁膜１２４が設けられ
ている。絶縁膜１２２及び／又は絶縁膜１２４を、トランジスタ２００の構成要素に含め
てもよい。なお、図１では、順に積層された絶縁膜１２２及び絶縁膜１２４を例示してい
るが、絶縁膜１２２及び絶縁膜１２４の代わりに、単層の絶縁膜が設けられていてもよい
し、積層された３層以上の絶縁膜が設けられていてもよい。
図１（Ｂ）及び図１（Ｄ）のトランジスタ２００の断面図に示すように、断面形状におい
て導電層１１４ａは、第１の保護層１１２ａの両側面の間、かつ、第２の保護層１１８ａ
の両側面の間に位置する。また、導電層１１４ｂは、第１の保護層１１２ｂの両側面の間
、かつ、第２の保護層１１８ｂの両側面の間に位置する。よって、第１の保護層１１２ａ
の上面は、導電層１１４ａおよび第３の保護層１２０ａと接し、第２の保護層１１８ａの
下面は、導電層１１４ａおよび第３の保護層１２０ａと接する。また、第１の保護層１１
２ｂの上面は、導電層１１４ｂおよび第３の保護層１２０ｂと接し、第２の保護層１１８
ｂの下面は、導電層１１４ｂおよび第３の保護層１２０ｂと接する。トランジスタ２００
において、チャネル領域は、第１の保護層１１２ａと第１の保護層１１２ｂの間に形成さ
れるため、導電層１１４ａ、１１４ｂが上記の位置に設けられることにより、導電層１１
４ａ、１１４ｂをチャネル領域から遠ざけることができる。よって、半導体層１１０の不
純物となりうる導電層１１４ａ、１１４ｂを構成する金属元素の半導体層１１０への拡散
をより防止することが可能となる。
さらに、チャネル領域近傍の一対の電極１１６ａ、１１６ｂを、一対の第１の保護層１１
２ａ、１１２ｂの単層構造とすることで、当該領域（一対の第１の保護層１１２ａ、１１
２ｂのみが設けられている領域）をその他の領域（一対の第１の保護層１１２ａ、１１２
ｂと一対の導電層１１４ａ、１１４ｂの積層構造でなる領域）と比較して高抵抗化するこ
とが可能となるため、ソースとドレイン間の電界を緩和することができる。
以上示したように、トランジスタ２００は、低抵抗材料を含む一対の導電層１１４ａ、１
１４ｂを配線として用いることで、配線遅延の抑制を達成しつつ、該一対の導電層１１４
ａ、１１４ｂの下面、上面及び側面を、バリア層として機能することが可能な一対の第１
乃至第３の保護層で覆う構成とすることで、半導体層１１０への不純物の混入及び拡散を
抑制することが可能となる。不純物の低減された半導体層１１０を有するトランジスタ２
００は、電気特性の変動が抑制された信頼性の高いトランジスタである。
なお、一対の導電層１１４ａ、１１４ｂのバリア層として機能する一対の第１の保護層１
１２ａ、１１２ｂ、一対の第２の保護層１１８ａ、１１８ｂ及び一対の第３の保護層１２
０ａ、１２０ｂには、一対の導電層１１４ａ、１１４ｂを構成する金属元素が不純物とし
て混入する場合がある。ただし、不純物として混入しうる金属元素の濃度は一対の導電層
１１４ａ、１１４ｂに接する領域が最も高く、一対の導電層１１４ａ、１１４ｂから遠ざ
かるほど低減することが好ましい。
以下に、トランジスタ２００の他の構成の詳細について説明する。
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンなどの
単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、Ｓ
ＯＩ基板等を用いることも可能であり、これらの基板上に半導体素子が設けられたものを
、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、
第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、
第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、
第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示
装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ２００
を形成してもよい。または、基板１０２とトランジスタ２００の間に剥離層を設けてもよ
い。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分
離し、他の基板に転載するのに用いることができる。その際、トランジスタ２００は耐熱
性の劣る基板や可撓性の基板にも転載できる。
ゲート電極１０４は、ゲート電極１０４ａ及びゲート電極１０４ｂが積層された構造を有
する。ゲート電極１０４ａは、第１の保護層１１２ａ、１１２ｂと同様の材料を適宜用い
て形成することができる。また、ゲート電極１０４ｂは、導電層１１４ａ、１１４ｂと同
様の材料を適宜用いて形成することができる。ゲート電極１０４ａを設けることで、基板
１０２及びゲート電極１０４ｂの密着性を高めることができる。
また、ゲート電極１０４ｂは、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含
むインジウム錫酸化物等の透光性を有する導電性材料を用いて形成することもできる。ま
た、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
ゲート絶縁膜として機能する絶縁膜１０６及び絶縁膜１０８には、例えば酸化シリコン、
酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニ
ウム、酸化窒化アルミニウム、窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウ
ム、酸化ガリウムまたはＧａ－Ｚｎ系金属酸化物などを用いることができる。なお、本実
施の形態では、絶縁膜１０６及び絶縁膜１０８の積層構造でなるゲート絶縁膜を設ける場
合を例に示すが、これに限られず、単層構造のゲート絶縁膜としてもよいし、三層以上の
積層構造を含むゲート絶縁膜としてもよい。
ゲート絶縁膜において、ゲート電極１０４に接する絶縁膜１０６として、窒化シリコン、
窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等の窒化物絶縁膜を形成す
ることで、ゲート電極１０４に含まれるゲート電極１０４ｂを構成する金属元素の拡散を
防ぐことができるため好ましい。
また、絶縁膜１０６として、窒化シリコン膜又は窒化酸化シリコン膜を用いることがより
好ましい。窒化シリコン膜又は窒化酸化シリコン膜は、酸化シリコン膜と比較して比誘電
率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁膜を物理的に
厚膜化することができる。例えば、絶縁膜１０６の膜厚を３００ｎｍ以上４００ｎｍ以下
とすることができる。よって、トランジスタ２００の絶縁耐圧の低下の抑制又は絶縁耐圧
を向上させることができ、半導体装置の静電破壊を抑制することができる。
また、絶縁膜１０６として好適に用いることのできる窒化物絶縁膜は、緻密な膜を形成可
能でゲート電極１０４ｂの金属元素の拡散を防ぐことができる一方で、欠陥準位密度や内
部応力が大きいので、半導体層１１０との界面を形成するとしきい値電圧の変動を引き起
こす恐れがある。よって、絶縁膜１０６として窒化物絶縁膜を形成する場合には、絶縁膜
１０６と半導体層１１０との間に絶縁膜１０８として酸化シリコン、酸化窒化シリコン、
酸化アルミニウム、酸化窒化アルミニウム等の酸化物絶縁膜を設けることが好ましい。半
導体層１１０と窒化物絶縁膜でなる絶縁膜１０６との間に酸化物絶縁膜でなる絶縁膜１０
８を形成することで、ゲート絶縁膜と半導体層１１０の界面を安定化することが可能とな
る。
絶縁膜１０８の膜厚は、例えば２５ｎｍ以上１５０ｎｍ以下とすることができる。なお、
半導体層１１０として、後述する酸化物半導体を用いる場合、半導体層１１０と接する絶
縁膜１０８として酸化物絶縁膜を用いることで、半導体層１１０に酸素を供給することも
可能である。酸化物半導体中に含まれる酸素欠損は、酸化物半導体をｎ型化し、電気特性
の変動を引き起こすため、絶縁膜１０８から酸素を供給し、酸素欠損を補填することは、
信頼性の向上に有効である。
または、絶縁膜１０６又は絶縁膜１０８として、ハフニウムシリケート（ＨｆＳｉＯｘ）
、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハ
フニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなど
のｈｉｇｈ－ｋ材料を用いることでトランジスタのゲートリークを低減できる。
半導体層１１０は、シリコン、ゲルマニウム、ガリウムヒ素、窒化ガリウムなどの半導体
元素を適宜用いることができる。また、半導体層１１０は、適宜単結晶構造、非単結晶構
造とすることができる。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶
質構造を含む。
半導体層１１０としてシリコン、ゲルマニウム、ガリウムヒ素、窒化ガリウムなどの半導
体元素を用いた場合、半導体層１１０の厚さは、２０ｎｍ以上５００ｎｍ以下、好ましく
は５０ｎｍ以上２００ｎｍ以下、さらに好ましくは７０ｎｍ以上１５０ｎｍ以下とする。
また、半導体層１１０は、Ｉｎ、Ｇａ、またはＺｎを含む酸化物半導体を用いることがで
きる。Ｉｎ、Ｇａ、またはＺｎを含む酸化物半導体は、代表的には、Ｉｎ－Ｇａ酸化物、
Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、
Ｎｄ、またはＨｆ）がある。
酸化物半導体がＩｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ
またはＨｆ）の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングター
ゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このよう
なスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１
、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体層の原子数比
はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比
のプラスマイナス３０％の変動を含む。
酸化物半導体がＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭ
の原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未
満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とす
る。
酸化物半導体は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好
ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を半導
体層１１０に用いることで、トランジスタ２００のオフ電流を低減することができる。
酸化物半導体は、適宜単結晶構造、非単結晶構造とすることができる。非単結晶構造は、
例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉ
ｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、
または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く
、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
半導体層１１０として酸化物半導体を用いた場合、半導体層１１０の厚さは、３ｎｍ以上
２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５
０ｎｍ以下とする。
なお、酸化物半導体として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体を用い
ることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。
ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真
性または実質的に高純度真性とよぶ。
高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないた
め、キャリア密度を低くすることができる場合がある。この場合、酸化物半導体を用いた
半導体層１１０にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスと
なる電気特性（ノーマリーオンともいう。）になることが少ない。
酸化物半導体のキャリア密度は、１×１０１７個／ｃｍ３以下、好ましくは１×１０１５
個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１
０１１個／ｃｍ３以下であることが好ましい。
また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低い
ため、トラップ準位密度も低くなる場合がある。
また、高純度真性または実質的に高純度真性である酸化物半導体を有するトランジスタは
、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素
子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの
範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×
１０－１３Ａ以下という特性を得ることができる。
従って、酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性の変動が小
さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体のトラップ準位
に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る
舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成
されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒
素、アルカリ金属、またはアルカリ土類金属等がある。
なお、酸化物半導体に含まれる水素は金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠
損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部
が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある
。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性
となりやすい。このため、酸化物半導体に含まれる水素はできる限り低減されていること
が好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓ
ｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素
濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃ
ｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１
０１８ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、
より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａ
ｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、
酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体におけるシリコンや炭素
の濃度、を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ
／ｃｍ３以下とする。
また、酸化物半導体において、二次イオン質量分析法により得られるアルカリ金属または
アルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０
１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導
体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしま
うことがある。このため、酸化物半導体のアルカリ金属またはアルカリ土類金属の濃度を
低減することが好ましい。
また、酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度
が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトラン
ジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体において、窒素は
できる限り低減されていることが好ましい。例えば、二次イオン質量分析法により得られ
る窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、半導体層１１０において、銅、アルミニウム、金、又は銀の濃度は、１×１０１８
ａｔｏｍｓ／ｃｍ３以下である。半導体層１１０における銅、アルミニウム、金、又は銀
の濃度を上記濃度とすることで、トランジスタの電気特性を向上させることができる。ま
た、トランジスタの信頼性を高めることができる。
なお、一対の第１の保護層１１２ａ、１１２ｂとして、チタン、タンタル、タングステン
、またはモリブデンの単体若しくは合金等の酸素と結合しやすい導電材料を用いると、酸
化物半導体に含まれる酸素と一対の第１の保護層１１２ａ、１１２ｂに含まれる導電材料
とが結合し、酸化物半導体で形成される半導体層１１０において、酸素欠損領域が形成さ
れる。また、酸化物半導体で形成される半導体層１１０に一対の第１の保護層１１２ａ、
１１２ｂを形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、酸
化物半導体で形成される半導体層１１０において、一対の第１の保護層１１２ａ、１１２
ｂと接する領域近傍に、低抵抗領域が形成される。低抵抗領域は、一対の第１の保護層１
１２ａ、１１２ｂに接し、且つ絶縁膜１０８と、一対の第１の保護層１１２ａ、１１２ｂ
の間に形成される。低抵抗領域は、導電性が高いため、酸化物半導体で形成される半導体
層１１０と第１の保護層１１２ａ、１１２ｂとの接触抵抗を低減することが可能であり、
トランジスタのオン電流を増大させることが可能である。
絶縁膜１２２、絶縁膜１２４は、酸化物絶縁膜、窒化物絶縁膜を適宜用いることができる
。
ここでは、半導体層１１０として酸化物半導体を用い、絶縁膜１２２として、酸化物半導
体の酸素欠損を低減することが可能な酸化物絶縁膜を用い、絶縁膜１２４として外部から
の不純物が半導体層１１０に移動するのを防ぐことが可能な窒化物絶縁膜を用いている。
以下に、絶縁膜１２２として用いることが可能な酸化物絶縁膜、及び絶縁膜１２４として
用いることが可能な窒化物絶縁膜の詳細について説明する。
酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用
いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加
熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜は、表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃
以下の加熱処理で行われるＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔ
ｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物
絶縁膜である。
絶縁膜１２２として用いることが可能な酸化物絶縁膜としては、厚さが３０ｎｍ以上５０
０ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコ
ン等がある。
絶縁膜１２４として用いることが可能な窒化物絶縁膜は、酸素、水素、水、アルカリ金属
、アルカリ土類金属等のブロッキング効果を有する。絶縁膜１２４として窒化物絶縁膜を
設けることで、半導体層１１０からの酸素の外部への拡散と、外部から半導体層１１０へ
の水素、水等の侵入を防ぐことができる。窒化物絶縁膜としては、窒化シリコン膜、窒化
酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等がある。なお、酸素、
水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜
の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい
。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウ
ム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウ
ム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等がある。
以下に、本実施の形態のトランジスタ２００の作製方法の一例を、図２及び図３を用いて
説明する。
まず、基板１０２上に、ゲート電極１０４ａ及びゲート電極１０４ｂの積層構造を含むゲ
ート電極１０４を形成し、ゲート電極１０４上に絶縁膜１０６及び絶縁膜１０８を積層す
る（図２（Ａ）参照）。
ゲート電極１０４の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ（Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法等により、ゲート電極１
０４ａとなる導電膜及びゲート電極１０４ｂとなる導電膜を形成し、導電膜上にフォトリ
ソグラフィ工程によりマスクを形成する。次に、該マスクを用いてゲート電極１０４ａと
なる導電膜及びゲート電極１０４ｂとなる導電膜それぞれの一部をエッチングして、ゲー
ト電極１０４ａ及びゲート電極１０４ｂで構成されるゲート電極１０４を形成する。この
後、マスクを除去する。
なお、ゲート電極１０４は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジ
ェット法等で形成してもよい。
ここでは、厚さ３５ｎｍのチタン膜及び厚さ２００ｎｍの銅膜をスパッタリング法により
順に形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用い
て、銅膜の一部とチタン膜の一部をドライエッチングして、チタン膜で形成されるゲート
電極１０４ａ、及び銅膜で形成されるゲート電極１０４ｂを形成する。
なお、本実施の形態においては、積層構造を有するゲート電極１０４を示したが、単層構
造のゲート電極１０４としてもよい。例えば、ゲート電極１０４ｂのみでゲート電極１０
４を形成してもよい。
ゲート絶縁膜として機能する絶縁膜１０６及び絶縁膜１０８は、スパッタリング法、ＣＶ
Ｄ法、蒸着法等で形成する。
絶縁膜１０６及び絶縁膜１０８として酸化シリコン膜、酸化窒化シリコン膜、または窒化
酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化
性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、
ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一
酸化二窒素、二酸化窒素等がある。
また、絶縁膜１０６又は絶縁膜１０８として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ
（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）法を用いて形成することができる。
次いで、絶縁膜１０８上に、島状の半導体層１１０を形成する（図２（Ｂ）参照）。
半導体層１１０の形成方法について、以下に説明する。絶縁膜１０８上に、半導体層１１
０となる半導体膜を形成する。次に、半導体膜上にフォトリソグラフィ工程によりマスク
を形成した後、該マスクを用いて半導体膜の一部をエッチングすることで、図２（Ｂ）に
示すような、素子分離された半導体層１１０を形成する。この後、マスクを除去する。
半導体層１１０となる半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、
レーザーアブレーション法、ＣＶＤ法等を用いて形成することができる。
なお、半導体層１１０として酸化物半導体層を形成する場合、スパッタリング法でプラズ
マを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜
用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガ
スを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比
を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体層の組成にあわせて、適宜選択すればよい。
高純度真性または実質的に高純度真性である酸化物半導体層を得るためには、チャンバー
内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとし
て用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、よ
り好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを
用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる
。
ここでは、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い
たスパッタリング法により、酸化物半導体層として厚さ３５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化
物膜を形成する。次に、酸化物半導体層上にマスクを形成し、酸化物半導体層の一部を選
択的にエッチングすることで、半導体層１１０を形成する。
この後、第１の加熱処理を行ってもよい。半導体層１１０が酸化物半導体層で形成される
場合、第１の加熱処理によって、半導体層１１０に含まれる水素、水等を脱離させ、酸化
物半導体層に含まれる水素濃度及び水濃度を低減することができる。該加熱処理の温度は
、代表的には、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする
。
第１の加熱処理は、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置
等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上
の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは
１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム
等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素
、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、
酸素または超乾燥空気雰囲気で加熱してもよい。この結果、半導体層１１０中に含まれる
水素、水等を脱離させると共に、半導体層１１０中に酸素を供給することができる。この
結果、半導体層１１０中に含まれる酸素欠損量を低減することができる。
なお、第１の加熱処理は、半導体層１１０を島状に加工する前に行ってもよい。
次に、第１の保護層となる第１の保護膜１１２、導電膜１１４、及び第２の保護層となる
第２の保護膜１１３を順に形成する（図２（Ｃ）参照）。
第１の保護膜１１２、導電膜１１４、及び第２の保護膜１１３は、スパッタリング法、Ｃ
ＶＤ法、蒸着法等を用いて形成する。
ここでは、第１の保護膜１１２として厚さ３５ｎｍのチタン膜をスパッタリング法により
形成する。また、導電膜１１４として厚さ２００ｎｍの銅膜をスパッタリング法により形
成する。また、第２の保護膜１１３として、プラズマＣＶＤ法により厚さ２３０ｎｍの窒
化シリコン膜を形成する。
次いで、第２の保護膜１１３上にマスク１１５ａ、１１５ｂを形成し、マスク１１５ａ、
１１５ｂを用いて第２の保護膜１１３の一部をエッチングして、一対の第２の保護層１１
３ａ、１１３ｂを形成する（図２（Ｄ）参照）。マスク１１５ａ、１１５ｂとしては、有
機樹脂で形成されたマスク（代表的には、レジストマスク）を適用することができる。
第２の保護膜１１３のエッチングは、ドライエッチング、ウェットエッチング等を適宜用
いることができる。なお、一対の第２の保護層１１３ａ、１１３ｂは後の工程でハードマ
スクとして機能し、第２の保護層１１３ａ、１１３ｂをハードマスクとして形成される第
１の保護層１１２ａ、１１２ｂ間の距離がトランジスタのチャネル長Ｌとなるため、第２
の保護膜１１３は異方性エッチングが可能なドライエッチングを用いて加工することが好
ましい。
次いで、第２の保護層１１３ａ、１１３ｂを用いて導電膜１１４の一部をエッチングして
、一対の導電層１１４ａ、１１４ｂを形成する（図３（Ａ）参照）。ここでは、第１の保
護膜１１２をエッチングせず、導電膜１１４を選択的にエッチングする条件を用いる。こ
の結果、当該エッチング工程において半導体層１１０が露出しないため、導電膜１１４の
エッチングの際に導電膜１１４を構成する金属元素が半導体層１１０に混入することを抑
制することができる。
また、ウェットエッチング法を用いて導電膜１１４をエッチングすることで、等方的に導
電膜１１４がエッチングされるため、導電層１１４ａは、後に形成される第１の保護層１
１２ａの両側面の間、かつ、第２の保護層１１８ａの両側面の間に形成され、導電層１１
４ｂは、後に形成される第１の保護層１１２ｂの両側面の間、かつ、第２の保護層１１８
ｂの両側面の間に形成される。第１の保護膜１１２をエッチングせず、導電膜１１４を選
択的にエッチングする条件として、エッチャントに、硝酸、過塩素酸、燐酸と酢酸と硝酸
との混合液（混酸アルミ液）等を適宜用いることができる。
ここでは、エッチャントとして過酸化水素、酢酸アンモニウム、マロン酸、エチレンジア
ミン四酢酸、及び５－アミノ－１Ｈ－テトラゾール一水和物の混合液を用いたウェットエ
ッチング法を用いて、導電膜１１４を選択的にエッチングする。
次に、マスク１１５ａ、１１５ｂを除去する。ここでは、プラズマによってマスクを気相
中で分解（以下、アッシング処理という）してマスク１１５ａ、１１５ｂを除去しやすく
した後、剥離液を用いてマスク１１５ａ、１１５ｂを除去する。
なお、マスク１１５ａ、１１５ｂの除去は、導電膜１１４のエッチング処理の前に行うこ
とも可能である。ただし、導電膜１１４の加工によって得られる一対の導電層１１４ａ、
１１４ｂの側面は、一対の第２の保護層１１３ａ、１１３ｂの両側面の間に位置するため
、マスク１１５ａ、１１５ｂのアッシング処理に適用するプラズマ（例えば、酸素プラズ
マ）に曝されにくい。一対の導電層１１４ａ、１１４ｂにプラズマが照射されると、一対
の導電層１１４ａ、１１４ｂを構成する金属元素と酸素が反応して化合物（金属酸化物）
が生成される。該化合物は反応性が高く、半導体層１１０に拡散すると不純物となるため
、マスク１１５ａ、１１５ｂの除去は、一対の導電層１１４ａ、１１４ｂへの加工後に行
うことがより好ましい。
次いで、露出した第１の保護膜１１２、一対の導電層１１４ａ、１１４ｂの側面、及び一
対の第２の保護層１１３ａ、１１３ｂを覆うように、第３の保護膜１２０を形成する（図
３（Ｂ）参照）。
第３の保護膜１２０は、スパッタリング法、ＣＶＤ法、蒸着法等を用いて形成する。
ここでは、第３の保護膜１２０として、プラズマＣＶＤ法により厚さ２３０ｎｍの窒化シ
リコン膜を形成する。
次いで、第３の保護膜１２０及び第１の保護膜１１２を異方性エッチングによってエッチ
ングして、一対の第２の保護層１１８ａ、１１８ｂと、一対の第１の保護層１１２ａ、１
１２ｂと、一対の第２の保護層１１８ａ、１１８ｂの側面及び一対の導電層１１４ａ、１
１４ｂの側面を覆う第３の保護層１２０ａ、１２０ｂと、を形成する（図３（Ｃ）参照）
。
ここでの異方性エッチング処理によって、第１の保護層１１２ａ及び導電層１１４ａでな
る電極１１６ａと、第１の保護層１１２ｂ及び導電層１１４ｂでなる電極１１６ｂが形成
される。
異方性エッチング処理は、基板１０２に対して概略垂直方向に、第３の保護膜１２０及び
第１の保護膜１１２の膜厚分エッチングする。本実施の形態では、塩素、塩化ホウ素、塩
化ケイ素、四塩化炭素等の塩素系ガスを用いたドライエッチングによって、第３の保護膜
１２０及び第１の保護膜１１２をエッチングする。
なお、第１の保護膜１１２のエッチング工程では、一対の第２の保護層１１３ａ、１１３
ｂもエッチングガスに曝されるため、一対の第２の保護層１１３ａ、１１３ｂの表面の一
部もエッチングされて膜厚の減少した一対の第２の保護層１１８ａ、１１８ｂが形成され
る。一対の第２の保護層１１８ａ、１１８ｂは、一対の導電層１１４ａ、１１４ｂのバリ
ア層として機能する層であるため、第１の保護膜１１２のエッチング工程によって消失し
ないように、一対の第２の保護層１１３ａ、１１３ｂの材料及び膜厚、又はエッチング条
件を選択する必要がある。具体的には、第１の保護膜１１２のエッチング速度をＥＲ１、
膜厚をｔ１とし、第２の保護層１１３ａ、１１３ｂのエッチング速度をＥＲ２、膜厚をｔ
２とすると、ｔ１／ＥＲ１＜ｔ２／ＥＲ２とする必要がある。
第３の保護膜１２０及び第１の保護膜１１２のエッチング工程において、一対の導電層１
１４ａ、１１４ｂの上面は一対の第２の保護層１１８ａ、１１８ｂに覆われ、且つ、一対
の導電層１１４ａ、１１４ｂの側面は一対の第３の保護層１２０ａ、１２０ｂに覆われて
いる。このため、エッチング工程で用いられるプラズマに一対の導電層１１４ａ、１１４
ｂが曝されることがなく、プラズマによる一対の導電層１１４ａ、１１４ｂを構成する金
属元素の化合物の生成が防止される。したがって、ここでのエッチング工程によって半導
体層１１０の表面が露出されても、半導体層１１０への一対の導電層１１４ａ、１１４ｂ
を構成する金属元素（又はその化合物）の拡散を抑制することができる。この結果、半導
体層１１０の不純物濃度を低減することが可能である。
また、第１の保護膜１１２のエッチング工程において、半導体層１１０の一部及び／又は
絶縁膜１０８の一部（具体的には、一対の第１の保護層１１２ａ、１１２ｂから露出した
領域）がエッチングされて、当該領域の膜厚が減少することがある。
なお、導電膜１１４のエッチング処理によって飛散した導電膜１１４を構成する金属元素
（例えば、銅）が第１の保護膜１１２表面に残存していると、第１の保護膜１１２のエッ
チング処理によって半導体層１１０の表面に該金属元素が付着する恐れがある。よって、
一対の第１の保護層１１２ａ、１１２ｂを形成後に、一対の第１の保護層１１２ａ、１１
２ｂから露出した半導体層１１０に洗浄処理を行うことが好ましい。
当該洗浄処理は、例えばＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒ
ｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シュウ酸、リン酸などの酸性の溶
液、またはプラズマ処理（酸素プラズマ処理など）により行うことができる。なお、当該
洗浄処理により一対の第１の保護層１１２ａ、１１２ｂから露出した半導体層１１０の一
部がエッチングされ、当該領域の膜厚が減少することがある。
また、半導体層１１０として酸化物半導体層を適用する場合、洗浄処理の後、半導体層１
１０を酸化雰囲気で発生させたプラズマに曝し、半導体層１１０に酸素を供給してもよい
。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さ
らに、当該プラズマ処理において、基板１０２側にバイアスを印加しない状態で発生した
プラズマに半導体層１１０を曝すと、半導体層１１０にダメージを与えずに酸素を供給す
ることが可能であるため、好ましい。また、ここでのプラズマ処理によって半導体層１１
０の表面に残存しうる、半導体膜のエッチング残渣物（例えば、フッ素、塩素等のハロゲ
ン）等を除去することができる。また、当該プラズマ処理を３００℃以上で加熱しながら
行うと、プラズマ中の酸素と半導体層１１０に含まれる水素が結合し、水となり脱離する
。この結果、半導体層１１０に含まれる水素及び水の含有量を低減することができる。
なお、ここで、洗浄処理として、又はその後の酸素供給処理としてプラズマ処理を用いた
としても、一対の導電層１１４ａ、１１４ｂの下面、上面及び側面はそれぞれ、一対の第
１の保護層１１２ａ、１１２ｂ、一対の第２の保護層１１８ａ、１１８ｂ及び一対の第３
の保護層１２０ａ、１２０ｂによって覆われているので、一対の導電層１１４ａ、１１４
ｂ表面がプラズマに曝されることがない。よって、半導体層１１０への不純物の混入は防
止される。
次いで、半導体層１１０、一対の電極１１６ａ、１１６ｂ及び一対の第２の保護層１１８
ａ、１１８ｂ上に絶縁膜１２２及び絶縁膜１２４を形成する（図３（Ｄ）参照）。
絶縁膜１２２及び絶縁膜１２４はプラズマＣＶＤ法、スパッタリング法により形成するこ
とができる。
一対の電極１１６ａ、１１６ｂ上に設けられる絶縁膜１２２及び絶縁膜１２４の形成する
際、銅、アルミニウム、金又は銀を含む一対の導電層１１４ａ、１１４ｂの下面、上面及
び側面は、第１の保護層乃至第３の保護層によって覆われている。よって、絶縁膜１２２
及び／又は絶縁膜１２４を成膜する際に、プラズマを使用したとしても、一対の導電層１
１４ａ、１１４ｂの表面はプラズマに曝されない。この結果、一対の導電層１１４ａ、１
１４ｂを構成する金属元素とプラズマが反応することにより生じる化合物（例えば、金属
酸化物）の生成を抑制すると共に、一対の導電層１１４ａ、１１４ｂを構成する金属元素
の半導体層１１０への混入又は拡散を低減することができる。
絶縁膜１２２及び絶縁膜１２４としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミ
ニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化
酸化シリコン膜等を単層で、又は積層して用いることができる。但し、半導体層１１０と
して酸化物半導体層を適用する場合には、半導体層１１０と接する絶縁膜１２２として、
酸化物絶縁膜を形成すると、該酸化物絶縁膜によって酸化物半導体層へ酸素を供給するこ
とが可能となるため、好ましい。
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガス
を導入して処理室内における圧力を３０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０
Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件に
より、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。上記条件にて成膜す
ることで、酸素を放出する酸化物絶縁膜を形成することができる。
また、該酸素を放出する酸化物絶縁膜を成膜後、大気開放せずにプラズマＣＶＤ装置の真
空排気された処理室内に載置された基板を１８０℃以上２５０℃以下、さらに好ましくは
１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力
を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし
、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好
ましくは０．２６Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件に
より、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。当該条件にて成膜す
ることで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガス
の酸化が進むため、成膜される酸化シリコン膜又は酸化窒化シリコン膜中における酸素含
有量が化学量論的組成よりも多くなる。また、基板温度が上記温度であると、シリコンと
酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論比を満
たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成
することができる。
絶縁膜１２２上に設けられる絶縁膜１２４としては、窒化物絶縁膜を用いることが好まし
い。絶縁膜１２４として窒化物絶縁膜を設けることで、半導体層１１０からの酸素の外部
への拡散と、外部から半導体層１１０への水素、水等の侵入を防ぐことができる。窒化物
絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化
アルミニウム膜等を用いることができる。
なお、窒化物絶縁膜をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真空排気
された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０
℃以上３７０℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。
なお、半導体層１１０として酸化物半導体層を適用する場合には、絶縁膜１２２の形成後
、絶縁膜１２４を形成する前に加熱処理を行ってもよい。該加熱処理の温度は、代表的に
は、１５０℃以上３００℃以下、好ましくは２００℃以上２５０℃以下とする。該加熱処
理は、第１の加熱処理と同様に行うことができる。当該加熱処理により、絶縁膜１２２に
含まれる酸素の一部を半導体層１１０に移動させ、半導体層１１０として用いられる酸化
物半導体に含まれる酸素欠損を低減することが可能である。この結果、半導体層１１０に
含まれる酸素欠損量を低減することができる。
水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する絶縁膜１２４を
形成した後に加熱処理を行うと、絶縁膜１２２に含まれる水、水素等が、半導体層１１０
に移動し、半導体層１１０に欠陥が生じる恐れがある。しかしながら、絶縁膜１２４を形
成する前に加熱処理を行うことにより、絶縁膜１２２に含まれる水、水素等を脱離させる
ことが可能であり、トランジスタ２００の電気特性のばらつきを低減すると共に、しきい
値電圧の変動を抑制することができる。
なお、基板１０２を加熱しながら絶縁膜１２２を形成することで、半導体層１１０に酸素
を移動させ、半導体層１１０に含まれる酸素欠損を低減することが可能であるため、当該
加熱処理を行わなくともよい。
また、該加熱処理温度を１５０℃以上３００℃以下、好ましくは２００℃以上２５０℃以
下とすることで、銅、アルミニウム、金、又は銀等の拡散を抑制することができる。
また、一対の電極１１６ａ、１１６ｂを形成する際、一対の第１の保護層１１２ａ、１１
２ｂのエッチングによって、半導体層１１０がダメージを受け、半導体層１１０のバック
チャネル側に酸素欠損が生じることがある。しかし、絶縁膜１２２に化学量論的組成を満
たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該
バックチャネル側に生じた酸素欠損を修復することができる。これにより、半導体層１１
０に含まれる欠陥を低減することができるため、トランジスタ２００の信頼性を向上させ
ることができる。
なお、絶縁膜１２４の形成後に加熱処理を行ってもよい。該加熱処理の温度は、代表的に
は、１５０℃以上３００℃以下、好ましくは２００℃以上２５０℃以下とする。
以上の工程により、トランジスタ２００を作製することができる。
図４に、本実施の形態のトランジスタに含まれる電極１１６ａのチャネル長方向断面の部
分拡大図を示す。図４（Ａ）乃至図４（Ｅ）は、チャネル領域近傍における、電極１１６
ａ及びその周囲の構成要素の拡大図である。なお、図４においては、電極１１６ａ及びそ
の周囲を拡大して示すが、電極１１６ｂ及びその周囲も同様の構成を有するものとする。
図４（Ａ）では、第１の保護層１１２ａの上面の一部、導電層１１４ａの側面及び第２の
保護層１１８ａの側面を覆う第３の保護層１２０ａが、領域ごとに膜厚差を有する場合を
例に示している。具体的には、第３の保護層１２０ａにおいて、第２の保護層１１８ａと
重なる領域５０では、その他の領域（例えば、第２の保護層１１８ａの側面と接する領域
）よりも膜厚が小さい。また、チャネル領域に近づくほど、段階的に膜厚が大きくなるよ
うに、第３の保護層１２０ａが形成されている。
断面形状において、導電層１１４ａの側面は、第２の保護層１１８ａの側面より内側に位
置する（導電層１１４の幅は、第２の保護層１１８ａの幅よりも短い）ため、第３の保護
膜１２０の形成工程において、導電層１１４ａの側面から突出した第２の保護層１１８ａ
と重なる領域には、第３の保護膜１２０が成膜されにくい。よって、図４（Ａ）に示すよ
うに、領域ごとに膜厚差を有する第３の保護層１２０ａが形成されることがある。
図４（Ｂ）では、導電層１１４ａの側面が曲面を有する場合を示している。導電膜１１４
のエッチング条件によっては、加工される導電層１１４ａの側面が曲面を有する場合があ
る。導電層１１４ａの側面が曲面を有すると、該側面に接して設けられる第３の保護層１
２０ａの被覆性を高めることができる。
図４（Ｃ）及び図４（Ｄ）では、第２の保護層１１８ａと、第３の保護層１２０ａとに、
エッチング速度の異なる材料を用いた場合を例に示している。図４（Ｃ）では、第３の保
護層１２０ａとして、エッチング速度が第２の保護層１１８ａのエッチング速度よりも大
きい材料を適用した場合を示す。図４（Ｃ）に示す構成では、第３の保護層１２０ａは、
第２の保護層１１８ａよりもエッチングされやすいため、第３の保護層１２０ａの上面は
、第２の保護層１１８ａの上面より基板１０２表面の近くに位置する。
また、図４（Ｄ）では、第３の保護層１２０ａとして、エッチング速度が第２の保護層１
１８ａのエッチング速度よりも小さい材料を適用した場合を示す。図４（Ｄ）に示す構成
では、第３の保護層１２０ａは、第２の保護層１１８ａよりもエッチングされにくいため
、第２の保護層１１８ａの上面は、第３の保護層１２０ａの上面より基板１０２表面の近
くに位置する。
図４（Ｅ）では、断面形状において、導電層１１４ａの側面の上端部が、第２の保護層１
１８ａの側面の下端部と一致する場合を例に示している。当該構成とすることで、第３の
保護層１２０ａにおいて、第２の保護層１１８ａ及び導電層１１４ａと対向する側の側面
が曲面を有する場合がある。第３の保護層１２０ａの側面が曲面を有することで、第３の
保護層１２０ａに接して設けられる絶縁膜１２２の被覆性を高めることができる。
以上、図４で示した構成は、本明細書の他の構成と適宜組み合わせて用いることができる
。
本実施の形態で示す半導体装置は、配線として、銅、アルミニウム、金又は銀等の低抵抗
材料を含むことで、大面積基板を適用した場合であっても配線遅延を抑制することが可能
となる。よって、半導体装置を高機能化することが可能となる。
また、本実施の形態で示す半導体装置は、低抵抗材料を含む導電層の下面、上面、及び側
面を覆うように、バリア層として機能する保護層を有する。これによって、該導電層を含
む配線に接する半導体層への不純物の混入及び拡散を抑制することができる。したがって
、トランジスタの電気特性の変動が抑制された信頼性の高い半導体装置を提供することが
可能となる。
さらに、本実施の形態で示す半導体装置は、低抵抗材料を含む導電層の下面、上面及び側
面に設けられた保護層を、保護層を設けない場合と比較してフォトマスク枚数を追加する
ことなく自己整合的に形成することが可能である。したがって、良好な機能を有する半導
体装置を低コストで歩留りよく生産することができる。また、フォトマスク枚数の増加に
よる合わせ精度を考慮したマージンが不要となるため、チャネル長の短いトランジスタを
作製することも可能となる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることが可能である。
（実施の形態２）
本実施の形態では、実施の形態１と異なる構成を有する本発明の一態様の半導体装置につ
いて説明する。なお、実施の形態１と同様の構成を有する部分については、実施の形態１
を参酌することが可能であるため、詳細な説明は省略する。
図５（Ａ）乃至図５（Ｃ）に、本実施の形態の半導体装置に含まれるトランジスタ２３０
を示す。図５（Ａ）はトランジスタ２３０の平面図であり、図５（Ｂ）は、図５（Ａ）の
一点鎖線Ｘ４－Ｙ４における断面図であり、図５（Ｃ）は、図５（Ａ）の一点鎖線Ｖ７－
Ｗ７における断面図である。なお、図５（Ａ）では、明瞭化のため、トランジスタ２３０
の構成要素の一部（例えば、絶縁膜１２４等）を省略して図示している。
図５に示すトランジスタ２３０は、チャネルエッチ型のトランジスタであり、基板１０２
上に形成されたゲート電極１０４と、ゲート電極１０４上の絶縁膜１０６及び絶縁膜１０
８と、絶縁膜１０６及び絶縁膜１０８を介してゲート電極１０４と重なる半導体層１１０
と、半導体層１１０に接する一対の電極１１６ａ、１１６ｂと、一対の電極の上面に接す
る一対の第２の保護層１１８ａ、１１８ｂと、一対の電極１１６ａ、１１６ｂの側面の一
部に接する一対の第３の保護層１２０ａ、１２０ｂと、一対の電極１１６ａ、１１６ｂ上
に設けられた絶縁膜１２２と、絶縁膜１２２上の絶縁膜１２４と、絶縁膜１２４上におい
て半導体層１１０と重畳するゲート電極１２６と、を含む。
本実施の形態のトランジスタ２３０では、半導体層１１０として酸化物半導体層を用いる
場合を例に説明する。
トランジスタ２３０において、絶縁膜１０６及び絶縁膜１０８は、第１のゲート絶縁膜と
して機能する。また、絶縁膜１２２及び絶縁膜１２４は、第２のゲート絶縁膜として機能
する。
トランジスタ２３０は、絶縁膜１２４上にゲート電極１２６を有する点で、トランジスタ
２００と相違する。その他の構成は、実施の形態１と同様であり、同様の効果を奏するこ
とができる。すなわち、トランジスタ２３０は、低抵抗材料を含む一対の導電層１１４ａ
、１１４ｂの下面、上面、及び側面を覆うように、バリア層として機能する一対の第１乃
至第３の保護層を有する。これによって、一対の導電層１１４ａ、１１４ｂを含む配線に
接する半導体層１１０への不純物の混入及び拡散を抑制することができる。したがって、
トランジスタ２３０は電気特性の変動が抑制された信頼性の高いトランジスタである。
また、トランジスタ２３０において、ゲート電極１２６は図５（Ａ）に示すように、絶縁
膜１２２及び絶縁膜１２４を介して半導体層１１０の側面と重なる。
また、図５（Ｃ）の断面図に示すように、絶縁膜１２４、絶縁膜１２２、絶縁膜１０８、
及び絶縁膜１０６は、半導体層１１０のチャネル幅方向の側面の一方の外側に設けられた
開口部５２を有し、開口部５２において、ゲート電極１０４とゲート電極１２６とは接続
する。この場合、開口部５２におけるゲート電極１２６は、半導体層１１０上の領域と、
半導体層１１０下の領域とを含む。また、ゲート電極１２６は、チャネル幅方向における
半導体層１１０の一端から他端までに重なる。
なお、図５では、開口部が、半導体層１１０のチャネル幅方向の側面の一方の外側に設け
られる場合を例に示すが、本実施の形態はこれに限られず、半導体層１１０のチャネル幅
方向の側面の双方の外側に開口部を形成してもよい。この場合、ゲート電極１２６は、開
口部において半導体層１１０上の領域と半導体層１１０下の領域とを含む。
図５（Ｃ）に示すように、ゲート電極１２６の端部と、半導体層１１０の端部とのチャネ
ル幅方向における距離ｄ３は、第１のゲート絶縁膜（絶縁膜１０６及び絶縁膜１０８）の
膜厚ｔ１及び第２のゲート絶縁膜（絶縁膜１２２及び絶縁膜１２４）の膜厚ｔ２の合計の
膜厚の１倍以上である場合、ゲート電極１２６が形成する電界が半導体層１１０の側面又
は側面及びその近傍を含む端部に影響を与えるため、当該側面又は側面及びその近傍を含
む端部における寄生チャネルの発生を抑制することができる。一方、距離ｄ３が膜厚ｔ１
と膜厚ｔ２の合計膜厚の７．５倍以下である場合、トランジスタの面積を小さくすること
ができる。
本実施の形態に示すトランジスタ２３０は、チャネル長を０．５μｍ以上６μｍ以下、好
ましくは１μｍより大きく４μｍ以下、より好ましくは１μｍより大きく３．５μｍ以下
、より好ましくは１μｍより大きく２．５μｍ以下とするとよい。トランジスタのオン電
流は、チャネル幅に対するチャネル長の比（Ｌ／Ｗ）が小さいほど増加するため、トラン
ジスタ２３０のチャネル長を上述の範囲程度に縮小することで、オン電流を向上させるこ
とができる。
また、実施の形態１で示したように一対の導電層１１４ａ、１１４ｂを覆う一対の第１乃
至第３の保護層は、自己整合的に形成することが可能であり、フォトマスク枚数の増加に
よる合わせ精度を考慮したマージンが不要となるため、上述の範囲の短いチャネル長を有
するトランジスタであっても歩留りよく作製することが可能である。
トランジスタ２３０に含まれる半導体層１１０は、チャネル長方向の側面が、一対の電極
１１６ａ、１１６ｂと重なり、チャネル幅方向の側面の一方が、ゲート電極１２６と重な
る構成を有する。半導体層１１０の端部は、半導体層１１０を島状に加工するためのエッ
チング処理でプラズマに曝される際に、エッチングガスから生じた塩素ラジカル、フッ素
ラジカル等と反応が起こりやすい。半導体層１１０として酸化物半導体層を適用する場合
、該酸化物半導体を構成する金属元素が上述のラジカルと結合しやすい。よって、島状の
酸化物半導体層の端部では、当該金属元素と結合していた酸素が脱離しやすい状態にある
ため、酸素欠損が形成され、ｎ型化しやすい場合がある。しかしながら、トランジスタ２
３０では、半導体層１１０の側面が一対の電極１１６ａ、１１６ｂ及びゲート電極１２６
と重なるため、ゲート電極１２６（ゲート電極１２６と同電位のゲート電極１０４を含む
）の電位を制御することにより、当該端部に印加される電界を制御することができる。よ
って、半導体層１１０として酸化物半導体層を適用し、該酸化物半導体層の端部がｎ型化
されていたとしても、当該ｎ型化された領域を介して一対の電極１１６ａ、１１６ｂ間に
流れうる電流を、一対のゲート電極に与える電位によって制御することができる。
具体的に、トランジスタ２３０が非導通状態となるような電位を一対のゲート電極に与え
たときには、当該端部を介して一対の電極１１６ａ、１１６ｂ間に流れるオフ電流を小さ
く抑えることができる。そのため、トランジスタ２３０では大きなオン電流を得るために
チャネル長を短くし、その結果、半導体層１１０の端部における一対の電極１１６ａ、１
１６ｂ間の長さが短くなっても、オフ電流を小さく抑えることが可能となる。すなわち、
トランジスタ２３０は、導通状態の場合には、大きなオン電流を得ることができ、非導通
状態の場合には、オフ電流を小さく抑えることが可能なトランジスタである。
また、トランジスタ２３０では、ゲート電極１０４及びゲート電極１２６を有し、且つゲ
ート電極１０４及びゲート電極１２６を同電位とし、且つ半導体層１１０のチャネル幅方
向の側面がゲート電極１２６と対向することで、第１のゲート絶縁膜及び第２のゲート絶
縁膜と半導体層１１０との界面のみでなく、半導体層１１０のバルクにおいてキャリアが
流れるため、トランジスタ２３０におけるキャリアの移動量が増加する。この結果、トラ
ンジスタ２３０のオン電流が大きくなると共に、電界効果移動度が高くなり、代表的には
電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上、または２０ｃｍ２／Ｖ・ｓ以上となる。なお
、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく
、トランジスタの飽和領域における電界効果移動度である。
また、トランジスタ２３０では、ゲート電極１０４及びゲート電極１２６を有することで
、それぞれが外部からの電界を遮蔽する機能を有するため、基板１０２とゲート電極１０
４の間、及び／又はゲート電極１２６上に存在する荷電粒子等の電荷が半導体層１１０に
影響しない。この結果、ストレス試験（例えば、ゲート電極にマイナスの電位を印加する
－ＧＢＴ（Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）における特性
の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変
動を抑制することができる。
ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの
特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試
験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指
標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性
が高いトランジスタであるといえる。
なお、トランジスタ２３０において、ゲート電極１２６は、透光性を有する導電膜を用い
ることができる。透光性を有する導電膜は、ＩＴＯ、インジウム亜鉛酸化物、酸化タング
ステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チ
タンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を含む
インジウム錫酸化物等の導電性材料を用いて形成することができる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることが可能である。
（実施の形態３）
本実施の形態では、半導体層として酸化物半導体層を適用した場合、酸化物半導体層の欠
陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照
して説明する。本実施の形態で説明するトランジスタは、実施の形態１又は実施の形態２
と比較して、酸化物半導体層を複数備えた多層膜を有する点が異なる。ここでは、実施の
形態１の図１で示した半導体装置を用いて、トランジスタの詳細を説明する。
図６（Ａ）乃至図６（Ｄ）に、半導体装置が有するトランジスタ２１０の平面図及び断面
図を示す。
図６（Ａ）はトランジスタ２１０の上面図であり、図６（Ｂ）は、図６（Ａ）の一点鎖線
Ｘ２－Ｙ２における断面図であり、図６（Ｃ）は、図６（Ａ）の一点鎖線Ｖ３－Ｗ３にお
ける断面図であり、図６（Ｄ）は、図６（Ａ）の一点鎖線Ｖ４－Ｗ４における断面図であ
る。なお、図６（Ａ）では、明瞭化のため、トランジスタ２１０の構成要素の一部（例え
ば、絶縁膜１２４等）を省略して図示している。
図６に示す半導体装置に含まれるトランジスタ２１０は、絶縁膜１０８と、絶縁膜１２２
との間に設けられた半導体層１１０が積層構造を有する点において、図１に示したトラン
ジスタ２００と異なる。その他の構成は、図１と同様であり、先の説明を参酌することが
できる。
本実施の形態に示すトランジスタ２１０において、半導体層１１０として酸化物半導体層
を用い、該半導体層１１０は、酸化物半導体層１０７及び酸化物半導体層１０９を有する
。また、トランジスタ２１０では、酸化物半導体層１０７にチャネル領域が形成される。
酸化物半導体層１０９は、チャネル領域が形成される酸化物半導体層１０７を構成する金
属元素の一種以上から構成される酸化物半導体層である。このため、酸化物半導体層１０
７と酸化物半導体層１０９との界面において、界面散乱が起こりにくい。従って、該界面
においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くな
る。
酸化物半導体層１０９に適用する酸化物半導体層は、少なくともＩｎ若しくはＺｎを含む
金属酸化物で形成され、代表的には、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－
Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）であり、且つ酸化物
半導体層１０７に適用する酸化物半導体層よりも伝導帯の下端のエネルギーが真空準位に
近く、代表的には、酸化物半導体層１０９の伝導帯の下端のエネルギーと、酸化物半導体
層１０７の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、
０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以
下、または０．４ｅＶ以下である。即ち、酸化物半導体層１０９の電子親和力と、酸化物
半導体層１０７の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅ
Ｖ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、また
は０．４ｅＶ以下である。
酸化物半導体層１０９は、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなる
ため好ましい。また、酸化物半導体層１０９として、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ
、またはＮｄをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。
（１）酸化物半導体層１０９のエネルギーギャップを大きくする。（２）酸化物半導体層
１０９の電子親和力を小さくする。（３）外部からの不純物の拡散を低減する。（４）酸
化物半導体層１０７と比較して、絶縁性が高くなる。
また、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄは、酸素との結合力が強い金属元素であ
るため、酸化物半導体層１０９は、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎより
高い原子数比で有することで、酸素欠損が生じにくくなる。
酸化物半導体層１０９がＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎ
およびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏ
ｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉ
ｃ％以上とする。
また、酸化物半導体層１０７及び酸化物半導体層１０９が、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｍは
、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体層１０７と比較して
、酸化物半導体層１０９に含まれるＭ（Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の原
子数比が大きく、代表的には、酸化物半導体層１０７に含まれる上記原子と比較して、１
．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体層１０７及び酸化物半導体層１０９が、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｍは
Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体層１０９をＩｎ
：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１０７をＩｎ：Ｍ：Ｚｎ＝
ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好まし
くは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ
１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも
３倍以上大きい。このとき、酸化物半導体層において、ｙ２がｘ２以上であると、当該酸
化物半導体層を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただ
し、ｙ２がｘ２の３倍以上になると、当該酸化物半導体層を用いたトランジスタの電界効
果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であると好ましい。
酸化物半導体層１０７がＩｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ま
たはＮｄ）の場合、酸化物半導体層１０７を成膜するために用いるターゲットにおいて、
金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２は、１／
３以上６以下、さらには１以上６以下であって、ｚ２／ｙ２は、１／３以上６以下、さら
には１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで
、酸化物半導体層１０７として後述するＣＡＡＣ－ＯＳ膜が形成されやすくなる。ターゲ
ットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：
Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体層１０９がＩｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ま
たはＮｄ）の場合、酸化物半導体層１０９を成膜するために用いるターゲットにおいて、
金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１＜ｘ２／
ｙ２であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好
ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体層１０９としてＣ
ＡＡＣ－ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例として
は、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：
３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
なお、酸化物半導体層１０７及び酸化物半導体層１０９の原子数比はそれぞれ、誤差とし
て上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体層１０９の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０
ｎｍ以下とする。
トランジスタ２１０では、チャネル領域が形成される酸化物半導体層１０７と絶縁膜１２
２の間に、酸化物半導体層１０９を有することで、酸化物半導体層１０７と絶縁膜１２２
との間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位
と酸化物半導体層１０７との間には隔たりがある。この結果、酸化物半導体層１０７を流
れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが
可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が
捕獲されると、該電子がマイナスの固定電荷となり、トランジスタのしきい値電圧が変動
してしまう。しかしながら、酸化物半導体層１０９を有することで、トラップ準位におけ
る電子の捕獲を低減することが可能であり、トランジスタ２１０におけるしきい値電圧の
変動を低減することができる。
また、酸化物半導体層１０９は、外部からの不純物を遮蔽することが可能であるため、外
部から酸化物半導体層１０７へ移動する不純物の量を低減することが可能である。また、
酸化物半導体層１０９は、酸素欠損を形成しにくい。これらのため、酸化物半導体層１０
７における不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体層１０７及び酸化物半導体層１０９は、各膜を単に積層するのではな
く連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造
）が形成されるように作製する。すなわち、各膜の界面において、トラップ中心や再結合
中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に
、積層された酸化物半導体層１０７及び酸化物半導体層１０９の間に不純物が混在してい
ると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再
結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置
（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すること
が必要となる。スパッタリング装置における各チャンバーは、酸化物半導体層にとって不
純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプ
を用いて高真空排気（圧力が５×１０－７Ｐａ乃至１×１０－４Ｐａ程度）することが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好まし
い。
積層構造を含む半導体層を有するトランジスタの別の構成例を図７に示す。
図７（Ａ）はトランジスタ２２０の上面図であり、図７（Ｂ）は、図７（Ａ）の一点鎖線
Ｘ３－Ｙ３における断面図であり、図７（Ｃ）は、図７（Ａ）の一点鎖線Ｖ５－Ｗ５にお
ける断面図であり、図７（Ｄ）は、図７（Ａ）の一点鎖線Ｖ６－Ｗ６における断面図であ
る。なお、図７（Ａ）では、明瞭化のため、トランジスタ２２０の構成要素の一部（例え
ば、絶縁膜１２４等）を省略して図示している。
図７に示す半導体装置に含まれるトランジスタ２２０は、絶縁膜１０８と、絶縁膜１２２
との間に設けられた半導体層１１０が、酸化物半導体層１０５、酸化物半導体層１０７及
び酸化物半導体層１０９を含む積層構造を有する点で、図６のトランジスタと相違する。
その他の構成は、図６と同様であり、先の説明を参酌することができる。
トランジスタ２２０では、酸化物半導体層１０５、酸化物半導体層１０７、及び酸化物半
導体層１０９が絶縁膜１０８上に順に積層されている。また、トランジスタ２２０では、
酸化物半導体層１０７にチャネル領域が形成される。
酸化物半導体層１０５に適用される酸化物半導体層には、酸化物半導体層１０９と同様の
材料及び形成方法を適宜用いることができる。
チャネル領域が形成される酸化物半導体層１０７を挟む酸化物半導体層１０５及び酸化物
半導体層１０９はそれぞれ、酸化物半導体層１０７より膜厚が小さいことが好ましい。酸
化物半導体層１０５及び酸化物半導体層１０９の厚さを１ｎｍ以上５ｎｍ以下、好ましく
は１ｎｍ以上３ｎｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減する
ことが可能である。
トランジスタ２２０では、絶縁膜１０８と酸化物半導体層１０７との間に、酸化物半導体
層１０５が設けられており、酸化物半導体層１０７と絶縁膜１２２との間に、酸化物半導
体層１０９が設けられているため、酸化物半導体層１０７の界面近傍におけるシリコンや
炭素の濃度を低減することができる。
このような構造を有する本実施の形態に係るトランジスタは、チャネル領域が形成される
酸化物半導体層を含む多層膜において欠陥が極めて少ないため、トランジスタの電気特性
を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上
が可能である。また、ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試
験におけるしきい値電圧の変動量が少なく、信頼性が高い。
＜トランジスタのバンド構造＞
次に、図６に示すトランジスタ２１０に含まれる積層構造、及び図７に示すトランジスタ
２２０に含まれる積層構造のバンド構造について、図８を用いて説明する。
ここでは、例として、酸化物半導体層１０７としてエネルギーギャップが３．１５ｅＶで
あるＩｎ－Ｇａ－Ｚｎ酸化物を用い、酸化物半導体層１０９としてエネルギーギャップが
３．５ｅＶであるＩｎ－Ｇａ－Ｚｎ酸化物とする。エネルギーギャップは、分光エリプソ
メータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定した。
酸化物半導体層１０７及び酸化物半導体層１０９の真空準位と価電子帯上端のエネルギー
差（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶであった。な
お、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔ
ｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（Ｐ
ＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定した。
したがって、酸化物半導体層１０７及び酸化物半導体層１０９の真空準位と伝導帯下端の
エネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶであっ
た。
図８（Ａ）は、トランジスタ２１０に含まれる積層構造のバンド構造の一部を模式的に示
している。ここでは、絶縁膜１０８及び絶縁膜１２２を酸化シリコン膜とし、半導体層１
１０と酸化シリコン膜を接して設けた場合について説明する。なお、図８（Ａ）に表すＥ
ｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体層１
０７の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体層１０９の伝導帯下端の
エネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、
ＥｃＩ１は、絶縁膜１０８に相当し、ＥｃＩ２は、絶縁膜１２２に相当する。
図８（Ａ）に示すように、酸化物半導体層１０７及び酸化物半導体層１０９において、伝
導帯下端のエネルギーはなだらかに変化する。換言すると、連続的に変化するともいうこ
とができる。これは、酸化物半導体層１０７と酸化物半導体層１０９とが共通の元素を含
み、酸化物半導体層１０７と酸化物半導体層１０９と間で、酸素が相互に移動することで
混合層が形成されるためであるということができる。
図８（Ａ）より、半導体層１１０の酸化物半導体層１０７の伝導帯下端のエネルギーＥｃ
Ｓ１がウェル（井戸）となり、当該積層構造の半導体層１１０を用いたトランジスタにお
いて、チャネル領域が酸化物半導体層１０７に形成されることがわかる。
なお、図８（Ａ）に示すように、酸化物半導体層１０９と、絶縁膜１２２との界面近傍に
は、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体層１０９
が設けられることにより、酸化物半導体層１０７と該トラップ準位とを遠ざけることがで
きる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体層１０
７の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電
子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい
値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギ
ー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい
値電圧の変動が低減され、安定した電気特性となるため好適である。
図８（Ｂ）は、トランジスタ２２０に含まれる積層構造のバンド構造の一部を模式的に示
している。ここでは、絶縁膜１０８及び絶縁膜１２２を酸化シリコン膜とし、半導体層１
１０と酸化シリコン膜を接して設けた場合について説明する。なお、図８（Ｂ）に表すＥ
ｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体層１
０７の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体層１０９の伝導帯下端の
エネルギーを示し、ＥｃＳ３は酸化物半導体層１０５の伝導帯下端のエネルギーを示し、
ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、絶縁膜
１０８に相当し、ＥｃＩ２は、絶縁膜１２２に相当する。
図８（Ｂ）に示すように、酸化物半導体層１０５、酸化物半導体層１０７、及び酸化物半
導体層１０９において、伝導帯下端のエネルギーはなだらかに変化する。換言すると、連
続的に変化するともいうことができる。これは、酸化物半導体層１０５、酸化物半導体層
１０７、及び酸化物半導体層１０９間で共通の元素を含み、当該積層構造において酸素が
相互に移動することで混合層が形成されるためであるということができる。
図８（Ｂ）より、酸化物半導体層１０７の伝導帯下端のエネルギーＥｃＳ１がウェル（井
戸）となり、トランジスタ２２０において、チャネル領域が酸化物半導体層１０７に形成
されることがわかる。
なお、半導体層１１０と絶縁膜１０８及び／又は絶縁膜１２２との界面近傍には、不純物
や欠陥に起因したトラップ準位が形成され得るものの、図８（Ｂ）に示すように、酸化物
半導体層１０５、１０９が設けられることにより、酸化物半導体層１０７と該トラップ準
位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃ
Ｓ１とＥｃＳ３とのエネルギー差が小さい場合、酸化物半導体層１０７の電子が該エネル
ギー差を越えてトラップ準位に達することがある。したがって、ＥｃＳ１とＥｃＳ２との
エネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差を、０．１ｅＶ以上、好ましく
は０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した
電気特性となるため好適である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタに
おいて、半導体膜として酸化物半導体膜を用いた場合に、酸化物半導体膜に適用可能な一
態様について説明する。
なお、以下の説明において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「
垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。
従って、８５°以上９５°以下の場合も含まれる。また、本明細書において、結晶が三方
晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、ＣＡＡＣ－ＯＳ膜、多結晶酸化物半導体膜、微結晶酸化物半
導体膜、非晶質酸化物半導体膜などをいう。
＜ＣＡＡＣ－ＯＳ膜＞
まずは、ＣＡＡＣ－ＯＳ膜について説明する。
ＣＡＡＣ－ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によってＣＡＡＣ－ＯＳ膜の明視野像および回折パターンの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一
方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウ
ンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ－ＯＳ膜は、結晶
粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と概略平行な方向から、ＣＡＡＣ－ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると
、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は
、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映し
た形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。
一方、試料面と概略垂直な方向から、ＣＡＡＣ－ＯＳ膜の平面の高分解能ＴＥＭ像を観察
すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認
できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
図１９（Ａ）は、ＣＡＡＣ－ＯＳ膜の断面の高分解能ＴＥＭ像である。また、図１９（Ｂ
）は、図１９（Ａ）をさらに拡大した断面の高分解能ＴＥＭ像であり、理解を容易にする
ために原子配列を強調表示している。
図１９（Ｃ）は、図１９（Ａ）のＡ－Ｏ－Ａ’間において、丸で囲んだ領域（直径約４ｎ
ｍ）の局所的なフーリエ変換像である。図１９（Ｃ）より、各領域においてｃ軸配向性が
確認できる。また、Ａ－Ｏ間とＯ－Ａ’間とでは、ｃ軸の向きが異なるため、異なるグレ
インであることが示唆される。また、Ａ－Ｏ間では、ｃ軸の角度が１４．３°、１６．６
°、２６．４°のように少しずつ連続的に変化していることがわかる。同様に、Ｏ－Ａ’
間では、ｃ軸の角度が－１８．３°、－１７．６°、－１５．９°と少しずつ連続的に変
化していることがわかる。
なお、ＣＡＡＣ－ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観
測される。例えば、ＣＡＡＣ－ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電
子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測され
る（図２０（Ａ）参照。）。
断面の高分解能ＴＥＭ像および平面の高分解能ＴＥＭ像より、ＣＡＡＣ－ＯＳ膜の結晶部
は配向性を有していることがわかる。
なお、ＣＡＡＣ－ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体
内に収まる大きさである。従って、ＣＡＡＣ－ＯＳ膜に含まれる結晶部は、一辺が１０ｎ
ｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただ
し、ＣＡＡＣ－ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域
を形成する場合がある。例えば、平面の高分解能ＴＥＭ像において、２５００ｎｍ２以上
、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜
のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ－ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ－ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ－ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ－ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ－ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面の高分解能ＴＥＭ観察で確認され
た層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ－ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ－ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ－ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ－ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。
例えば、ＣＡＡＣ－ＯＳ膜の結晶部が、ＣＡＡＣ－ＯＳ膜の上面近傍からの結晶成長によ
って形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部
の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ－ＯＳ膜は、不純物が
添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成される
こともある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ－ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ－ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該
酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノー
マリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真
性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜
を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時
間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く
、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる
場合がある。
また、ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
＜多結晶酸化物半導体膜＞
次に、多結晶酸化物半導体膜について説明する。
多結晶酸化物半導体膜は、高分解能ＴＥＭ像において結晶粒を確認することができる。多
結晶酸化物半導体膜に含まれる結晶粒は、例えば、高分解能ＴＥＭ像で、２ｎｍ以上３０
０ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であること
が多い。また、多結晶酸化物半導体膜は、高分解能ＴＥＭ像で、結晶粒界を確認できる場
合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方位
が異なっている場合がある。また、多結晶酸化物半導体膜に対し、ＸＲＤ装置を用いて構
造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有する多結晶酸化物半導体膜のｏｕｔ
－ｏｆ－ｐｌａｎｅ法による解析では、２θが３１°近傍のピーク、２θが３６°近傍の
ピーク、またはそのほかのピークが現れる場合がある。
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合がある
。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有する
。ただし、多結晶酸化物半導体膜は、結晶粒界に不純物が偏析する場合がある。また、多
結晶酸化物半導体膜の結晶粒界は欠陥準位となる。多結晶酸化物半導体膜は、結晶粒界が
キャリアトラップやキャリア発生源となる場合があるため、多結晶酸化物半導体膜を用い
たトランジスタは、ＣＡＡＣ－ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が
大きく、信頼性の低いトランジスタとなる場合がある。
＜微結晶酸化物半導体膜＞
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ
－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従
って、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場
合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装
置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示
すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行う
と、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、結
晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、ｎｃ－ＯＳ膜に対しナノビーム電子回折を行う
と、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ
－ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測
される場合がある（図２０（Ｂ）参照。）。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－Ｏ
Ｓ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。
従って、ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて、キャリア密度が高くなる場合があ
る。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って、
ｎｃ－ＯＳ膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。また、
ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて、欠陥準位密度が高いため、キャリアトラッ
プが多くなる場合がある。従って、ｎｃ－ＯＳ膜を用いたトランジスタは、ＣＡＡＣ－Ｏ
Ｓ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジス
タとなる。ただし、ｎｃ－ＯＳ膜は、比較的不純物が多く含まれていても形成することが
できるため、ＣＡＡＣ－ＯＳ膜よりも形成が容易となり、用途によっては好適に用いるこ
とができる場合がある。そのため、ｎｃ－ＯＳ膜を用いたトランジスタを有する半導体装
置は、生産性高く作製することができる場合がある。
＜非晶質酸化物半導体膜＞
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ－ｏｆ－ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
非晶質酸化物半導体膜は、水素などの不純物を高い濃度で含む酸化物半導体膜である。ま
た、非晶質酸化物半導体膜は、欠陥準位密度の高い酸化物半導体膜である。
不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜は、キャリアトラップやキャリア
発生源が多い酸化物半導体膜である。
従って、非晶質酸化物半導体膜は、ｎｃ－ＯＳ膜と比べて、さらにキャリア密度が高くな
る場合がある。そのため、非晶質酸化物半導体膜を用いたトランジスタは、ノーマリーオ
ンの電気特性になりやすい。従って、ノーマリーオンの電気特性が求められるトランジス
タに好適に用いることができる場合がある。非晶質酸化物半導体膜は、欠陥準位密度が高
いため、キャリアトラップが多くなる場合がある。従って、非晶質酸化物半導体膜を用い
たトランジスタは、ＣＡＡＣ－ＯＳ膜やｎｃ－ＯＳ膜を用いたトランジスタと比べて、電
気特性の変動が大きく、信頼性の低いトランジスタとなる。
＜単結晶酸化物半導体膜＞
次に、単結晶酸化物半導体膜について説明する。
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）
酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単結
晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少な
い。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャ
リアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトランジ
スタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、結
晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと
密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ－ＯＳ膜よりも密度が高い。また、
ＣＡＡＣ－ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導
体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶
質酸化物半導体膜よりも密度が高い。
なお、酸化物半導体膜は、ｎｃ－ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体（ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともい
う。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認
することのできる領域と、結晶部を確認することのできない領域と、を有する。ａｍｏｒ
ｐｈｏｕｓ－ｌｉｋｅ ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結
晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ－ＯＳ膜であれば
、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ＯＳ膜およびｎｃ－ＯＳ膜の結晶部の大きさの計
測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は
層状構造を有し、Ｉｎ－Ｏ層の間に、Ｇａ－Ｚｎ－Ｏ層を２層有する。ＩｎＧａＺｎＯ４
の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層を６層有する、計９
層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は
、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその
値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目
し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれ
の格子縞がＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応すると見なした。その格子縞の観察
される領域における最大長を、ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ＯＳ膜およびｎｃ－ＯＳ
膜の結晶部の大きさとする。なお、結晶部の大きさは、０．８ｎｍ以上のものを選択的に
評価する。
図２１は、高分解能ＴＥＭ像により、ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ＯＳ膜およびｎｃ
－ＯＳ膜の結晶部（２０箇所から４０箇所）の平均の大きさの変化を調査した例である。
図２１より、ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ＯＳ膜は、電子の累積照射量に応じて結晶
部が大きくなっていくことがわかる。具体的には、ＴＥＭによる観察初期においては１．
２ｎｍ程度の大きさだった結晶部が、累積照射量が４．２×１０８ｅ－／ｎｍ２において
は２．６ｎｍ程度の大きさまで成長していることがわかる。一方、良質なｎｃ－ＯＳ膜は
、電子照射開始時から電子の累積照射量が４．２×１０８ｅ－／ｎｍ２になるまでの範囲
で、電子の累積照射量によらず結晶部の大きさに変化が見られないことがわかる。
また、図２１に示す、ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ＯＳ膜およびｎｃ－ＯＳ膜の結晶
部の大きさの変化を線形近似して、電子の累積照射量０ｅ－／ｎｍ２まで外挿すると、結
晶部の平均の大きさが正の値をとることがわかる。そのため、ａｍｏｒｐｈｏｕｓ－ｌｉ
ｋｅ ＯＳ膜およびｎｃ－ＯＳ膜の結晶部が、ＴＥＭによる観察前から存在していること
がわかる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ－ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析
が可能となる場合がある。
図２０（Ｃ）に、電子銃室２０１０と、電子銃室２０１０の下の光学系２０１２と、光学
系２０１２の下の試料室２０１４と、試料室２０１４の下の光学系２０１６と、光学系２
０１６の下の観察室２０２０と、観察室２０２０に設置されたカメラ２０１８と、観察室
２０２０の下のフィルム室２０２２と、を有する透過電子回折測定装置を示す。カメラ２
０１８は、観察室２０２０内部に向けて設置される。なお、フィルム室２０２２を有さな
くても構わない。
また、図２０（Ｄ）に、図２０（Ｃ）で示した透過電子回折測定装置内部の構造を示す。
透過電子回折測定装置内部では、電子銃室２０１０に設置された電子銃から放出された電
子が、光学系２０１２を介して試料室２０１４に配置された物質２０２８に照射される。
物質２０２８を通過した電子は、光学系２０１６を介して観察室２０２０内部に設置され
た蛍光板２０３２に入射する。蛍光板２０３２では、入射した電子の強度に応じたパター
ンが現れることで透過電子回折パターンを測定することができる。
カメラ２０１８は、蛍光板２０３２を向いて設置されており、蛍光板２０３２に現れたパ
ターンを撮影することが可能である。カメラ２０１８のレンズの中央、および蛍光板２０
３２の中央を通る直線と、蛍光板２０３２の上面と、の為す角度は、例えば、１５°以上
８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さ
いほど、カメラ２０１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし
、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正する
ことも可能である。なお、カメラ２０１８をフィルム室２０２２に設置しても構わない場
合がある。例えば、カメラ２０１８をフィルム室２０２２に、電子２０２４の入射方向と
対向するように設置してもよい。この場合、蛍光板２０３２の裏面から歪みの少ない透過
電子回折パターンを撮影することができる。
試料室２０１４には、試料である物質２０２８を固定するためのホルダが設置されている
。ホルダは、物質２０２８を通過する電子を透過するような構造をしている。ホルダは、
例えば、物質２０２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホ
ルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎ
ｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの
範囲で移動させる精度を有すればよい。これらの範囲は、物質２０２８の構造によって最
適な範囲を設定すればよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する
方法について説明する。
例えば、図２０（Ｄ）に示すように物質におけるナノビームである電子２０２４の照射位
置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認すること
ができる。このとき、物質２０２８がＣＡＡＣ－ＯＳ膜であれば、図２０（Ａ）に示した
ような回折パターンが観測される。または、物質２０２８がｎｃ－ＯＳ膜であれば、図２
０（Ｂ）に示したような回折パターンが観測される。
ところで、物質２０２８がＣＡＡＣ－ＯＳ膜であったとしても、部分的にｎｃ－ＯＳ膜な
どと同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ－ＯＳ膜の質は
、一定の範囲におけるＣＡＡＣ－ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡ
Ｃ化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ－ＯＳ膜で
あれば、ＣＡＡＣ化率は、５０％以上、好ましくは８０％以上、さらに好ましくは９０％
以上、より好ましくは９５％以上となる。なお、ＣＡＡＣ－ＯＳ膜と異なる回折パターン
が観測される領域を非ＣＡＡＣ化率と表記する。
一例として、成膜直後（ａｓ－ｓｐｕｔｔｅｒｅｄと表記。）、または酸素を含む雰囲気
における４５０℃加熱処理後のＣＡＡＣ－ＯＳ膜を有する各試料の上面に対し、スキャン
しながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキ
ャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に
変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍ
のナノビームを用いた。なお、同様の測定は６試料に対して行った。そしてＣＡＡＣ化率
の算出には、６試料における平均値を用いた。
各試料におけるＣＡＡＣ化率を図２２（Ａ）に示す。成膜直後のＣＡＡＣ－ＯＳ膜のＣＡ
ＡＣ化率は７５．７％（非ＣＡＡＣ化率は２４．３％）であった。また、４５０℃加熱処
理後のＣＡＡＣ－ＯＳ膜のＣＡＡＣ化率は８５．３％（非ＣＡＡＣ化率は１４．７％）で
あった。成膜直後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即
ち、高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低く
なる（ＣＡＡＣ化率が高くなる）ことがわかる。また、５００℃未満の加熱処理において
も高いＣＡＡＣ化率を有するＣＡＡＣ－ＯＳ膜が得られることがわかる。
ここで、ＣＡＡＣ－ＯＳ膜と異なる回折パターンのほとんどはｎｃ－ＯＳ膜と同様の回折
パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することがで
きなかった。したがって、加熱処理によって、ｎｃ－ＯＳ膜と同様の構造を有する領域が
、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
図２２（Ｂ）および図２２（Ｃ）は、成膜直後および４５０℃加熱処理後のＣＡＡＣ－Ｏ
Ｓ膜の平面の高分解能ＴＥＭ像である。図２２（Ｂ）と図２２（Ｃ）とを比較することに
より、４５０℃加熱処理後のＣＡＡＣ－ＯＳ膜は、膜質がより均質であることがわかる。
即ち、高い温度における加熱処理によって、ＣＡＡＣ－ＯＳ膜の膜質が向上することがわ
かる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能と
なる場合がある。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法など
と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。
なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明す
る。また、本実施の形態では、半導体層として酸化物半導体層を用いて説明する。
図９（Ａ）に、半導体装置の一例を示す。図９（Ａ）に示す半導体装置は、画素部４０１
と、走査線駆動回路４０４と、信号線駆動回路４０６と、各々が平行または略平行に配設
され、且つ走査線駆動回路４０４によって電位が制御されるｍ本の走査線４０７と、各々
が平行または略平行に配設され、且つ信号線駆動回路４０６によって電位が制御されるｎ
本の信号線４０９と、を有する。さらに、画素部４０１はマトリクス状に配設された複数
の画素３０１を有する。また、走査線４０７に沿って、各々が平行または略平行に配設さ
れた容量線４１５を有する。なお、容量線４１５は、信号線４０９に沿って、各々が平行
または略平行に配設されていてもよい。また、走査線駆動回路４０４及び信号線駆動回路
４０６をまとめて駆動回路部という場合がある。
各走査線４０７は、画素部４０１においてｍ行ｎ列に配設された画素３０１のうち、いず
れかの行に配設されたｎ個の画素３０１と電気的に接続される。また、各信号線４０９は
、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０１
と電気的に接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線４１５は
、ｍ行ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０１
と電気的に接続される。なお、容量線４１５が、信号線４０９に沿って、各々が平行また
は略平行に配設されている場合は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの
列に配設されたｍ個の画素３０１と電気的に接続される。
図９（Ｂ）及び図９（Ｃ）は、図９（Ａ）に示す表示装置の画素３０１に用いることがで
きる回路構成を示している。
図９（Ｂ）に示す画素３０１は、液晶素子１３２と、トランジスタ１３１＿１と、容量素
子１３３＿１と、を有する。
液晶素子１３２の一対の電極の一方の電位は、画素３０１の仕様に応じて適宜設定される
。液晶素子１３２は、書き込まれるデータにより配向状態が設定される。なお、複数の画
素３０１のそれぞれが有する液晶素子１３２の一対の電極の一方に共通の電位（コモン電
位）を与えてもよい。また、各行の画素３０１毎の液晶素子１３２の一対の電極の一方に
異なる電位を与えてもよい。
例えば、液晶素子１３２を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモー
ド、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉ
ｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒ
ｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物に
より液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
ｍ行ｎ列目の画素３０１において、トランジスタ１３１＿１のソース電極及びドレイン電
極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子１３２の一対の電極の
他方に電気的に接続される。また、トランジスタ１３１＿１のゲート電極は、走査線ＧＬ
＿ｍに電気的に接続される。トランジスタ１３１＿１は、オン状態またはオフ状態になる
ことにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子１３３＿１の一対の電極の一方は、電位が供給される配線（以下、容量線ＣＬ）
に電気的に接続され、他方は、液晶素子１３２の一対の電極の他方に電気的に接続される
。なお、容量線ＣＬの電位の値は、画素３０１の仕様に応じて適宜設定される。容量素子
１３３＿１は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図９（Ｂ）の画素３０１を有する表示装置では、走査線駆動回路４０４により各
行の画素３０１を順次選択し、トランジスタ１３１＿１をオン状態にしてデータ信号のデ
ータを書き込む。
データが書き込まれた画素３０１は、トランジスタ１３１＿１がオフ状態になることで保
持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図９（Ｃ）に示す画素３０１は、トランジスタ１３１＿２と、容量素子１３３＿２
と、トランジスタ１３４と、発光素子１３５と、を有する。
トランジスタ１３１＿２のソース電極及びドレイン電極の一方は、データ信号が与えられ
る配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ１
３１＿２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）
に電気的に接続される。
トランジスタ１３１＿２は、オン状態またはオフ状態になることにより、データ信号の書
き込みを制御する機能を有する。
容量素子１３３＿２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線Ｖ
Ｌ＿ａという）に電気的に接続され、他方は、トランジスタ１３１＿２のソース電極及び
ドレイン電極の他方に電気的に接続される。
容量素子１３３＿２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ１３４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気
的に接続される。さらに、トランジスタ１３４のゲート電極は、トランジスタ１３１＿２
のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子１３５のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続さ
れ、他方は、トランジスタ１３４のソース電極及びドレイン電極の他方に電気的に接続さ
れる。
発光素子１３５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともい
う）などを用いることができる。ただし、発光素子１３５としては、これに限定されず、
無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与え
られ、他方には、低電源電位ＶＳＳが与えられる。
図９（Ｃ）の画素３０１を有する表示装置では、走査線駆動回路４０４により各行の画素
３０１を順次選択し、トランジスタ１３１＿２をオン状態にしてデータ信号のデータを書
き込む。
データが書き込まれた画素３０１は、トランジスタ１３１＿２がオフ状態になることで保
持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ１３４のソ
ース電極とドレイン電極の間に流れる電流量が制御され、発光素子１３５は、流れる電流
量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
次いで、画素３０１に液晶素子を用いた液晶表示装置の具体的な例について説明する。こ
こでは、図９（Ｂ）に示す画素３０１の上面図を図１０に示す。なお、図１０においては
、対向電極及び液晶素子、並びに第１の保護層３１４ｄ、３１４ｅを省略する。
図１０において、走査線として機能する導電層３０４ｃは、信号線に略直交する方向（図
中左右方向）に延伸して設けられている。信号線として機能する導電層３１３ｄは、走査
線に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能する
導電層３１３ｆは、信号線と平行方向に延伸して設けられている。なお、走査線として機
能する導電層３０４ｃは、走査線駆動回路４０４（図９（Ａ）を参照。）と電気的に接続
されており、信号線として機能する導電層３１３ｄ及び容量線として機能する導電層３１
３ｆは、信号線駆動回路４０６（図９（Ａ）を参照。）に電気的に接続されている。
トランジスタ４０３は、走査線及び信号線が交差する領域に設けられている。トランジス
タ４０３は、ゲート電極として機能する導電層３０４ｃ、ゲート絶縁膜（図１０に図示せ
ず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される半導体層３０８ｂ、ソー
ス電極及びドレイン電極として機能する導電層３１３ｄ、３１３ｅにより構成される。な
お、導電層３０４ｃは、走査線としても機能し、半導体層３０８ｂと重畳する領域がトラ
ンジスタ４０３のゲート電極として機能する。また、導電層３１３ｄは、信号線としても
機能し、半導体層３０８ｂと重畳する領域がトランジスタ４０３のソース電極またはドレ
イン電極として機能する。また、図１０において、走査線は、上面形状において端部が半
導体層３０８ｂの端部より外側に位置する。このため、走査線はバックライトなどの光源
からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる半導体層３０
８ｂに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電層３１３ｅは、開口部３６２ｃにおいて、画素電極として機能する透光性を有
する導電層３２０ｂと電気的に接続されている。
容量素子４０５は、開口部３６２において容量線として機能する導電層３１３ｆと接続さ
れている。また、容量素子４０５は、ゲート絶縁膜上に形成される導電性を有する層３０
８ｃと、画素電極として機能する透光性を有する導電層３２０ｂと、トランジスタ４０３
上に設けられる窒化物絶縁膜で形成される誘電体膜とで構成されている。ゲート絶縁膜上
に形成される導電性を有する層３０８ｃは透光性を有する。即ち、容量素子４０５は透光
性を有する。
このように容量素子４０５は透光性を有するため、画素３０１内に容量素子４０５を大き
く（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５５％以
上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた半導体
装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置におい
ては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い
半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実
施の形態に示す容量素子４０５は透光性を有するため、当該容量素子を画素に設けること
で、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には
、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上である高解像度の半導体装置
に好適に用いることができる。
また、図１０に示す画素３０１は、信号線として機能する導電層３１３ｄと平行な辺と比
較して走査線として機能する導電層３０４ｃと平行な辺の方が長い形状であり、且つ容量
線として機能する導電層３１３ｆが、信号線として機能する導電層３１３ｄと平行な方向
に延伸して設けられている。この結果、画素３０１に占める導電層３１３ｆの面積を低減
することが可能であるため、開口率を高めることができる。また、容量線として機能する
導電層３１３ｆが接続電極を用いず、直接導電性を有する層３０８ｃと接するため、さら
に開口率を高めることができる。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができる
ため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力
を低減することができる。
次いで、図１０の一点鎖線Ｃ－Ｄ間における断面図を図１１に示す。なお、図１１におい
て、走査線駆動回路４０４及び信号線駆動回路４０６を含む駆動回路部（上面図を省略す
る。）の断面図をＡ－Ｂに示す。本実施の形態においては、表示機能を有する半導体装置
の一例として、縦電界方式の液晶表示装置について説明する。
本実施の形態に示す表示装置は、一対の基板（基板３０２と基板３４２）間に液晶素子３
２２が挟持されている。
液晶素子３２２は、基板３０２の上方の透光性を有する導電層３２０ｂと、配向性を制御
する膜（以下、配向膜３２３、３５２という）と、液晶層３２１と、導電層３５０と、を
有する。なお、透光性を有する導電層３２０ｂは、液晶素子３２２の一方の電極として機
能し、導電層３５０は、液晶素子３２２の他方の電極として機能する。
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装
置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に
配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液
晶モジュールとよぶこともある。
駆動回路部において、ゲート電極として機能する導電層３０４ａ、ゲート絶縁膜として機
能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される半導体層３０８ａ、ソ
ース電極及びドレイン電極として機能する導電層３１３ａ、３１３ｂ及び第１の保護層３
１４ａ、３１４ｂによりトランジスタ４０２を構成する。半導体層３０８ａは、ゲート絶
縁膜上に設けられる。導電層３１３ａ、３１３ｂの上面には第２の保護層３１２ａ、３１
２ｂが設けられ、側面には、第３の保護層３２４ａ、３２４ｂが設けられる。なお、第２
の保護層３１２ａ、３１２ｂ及び／又は第３の保護層３２４ａ、３２４ｂが透光性を有す
る導電層で形成される場合、第２の保護層３１２ａ、３１２ｂ及び／又は第３の保護層３
２４ａ、３２４ｂはソース電極及びドレイン電極として機能し、且つトランジスタ４０２
を構成する。
画素部において、ゲート電極として機能する導電層３０４ｃ、ゲート絶縁膜として機能す
る絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜上に形成されたチャネル領域が形成され
る半導体層３０８ｂ、ソース電極及びドレイン電極として機能する導電層３１３ｄ、３１
３ｅ及び第１の保護層３１４ｄ、３１４ｅによりトランジスタ４０３を構成する。半導体
層３０８ｂは、ゲート絶縁膜上に設けられる。導電層３１３ｄ、３１３ｅの上面には第２
の保護層３１２ｄ、３１２ｇが設けられ、側面には、第３の保護層３２４ｄ、３２４ｅが
設けられる。第２の保護層３１２ｄ、３１２ｇ上には、絶縁膜３１６、絶縁膜３１８が保
護層として設けられている。なお、第２の保護層３１２ｄ、３１２ｇ及び／又は第３の保
護層３２４ｄ、３２４ｅが透光性を有する導電膜で形成される場合、第２の保護層３１２
ｄ、３１２ｇ及び／又は第３の保護層３２４ｄ、３２４ｅはソース電極及びドレイン電極
として機能し、且つトランジスタ４０３を構成する。
また、画素電極として機能する透光性を有する導電層３２０ｂが、第２の保護層３１２ｇ
、絶縁膜３１６、及び絶縁膜３１８に設けられた開口部において、導電層３１３ｅと接続
する。
また、一方の電極として機能する導電性を有する層３０８ｃ、誘電体膜として機能する絶
縁膜３１８、他方の電極として機能する透光性を有する導電層３２０ｂにより容量素子４
０５を構成する。導電性を有する層３０８ｃは、ゲート絶縁膜上に設けられる。
また、駆動回路部において、導電層３０４ａ、３０４ｃと同時に形成された導電層３０４
ｂと、導電層３１３ａ、３１３ｂ、３１３ｄ、３１３ｅと同時に形成された導電層３１３
ｃとは、透光性を有する導電層３２０ｂと同時に形成された透光性を有する導電層３２０
ａで接続される。
導電層３０４ｂ及び透光性を有する導電層３２０ａは、絶縁膜３０６及び絶縁膜３１６に
設けられた開口部において接続する。また、導電層３１３ｃと透光性を有する導電層３２
０ａは、第２の保護層３１２ｆ、絶縁膜３１６、及び絶縁膜３１８に設けられた開口部に
おいて接続する。なお、導電層３１３ｃの側面は、第３の保護層３２４ｃで覆われている
。
ここで、図１１に示す表示装置の構成要素について、以下に説明する。
基板３０２上には、導電層３０４ａ、３０４ｂ、３０４ｃが形成されている。導電層３０
４ａは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電層３
０４ｃは、画素部４０１に形成され、画素部のトランジスタのゲート電極として機能する
。また、導電層３０４ｂは、走査線駆動回路４０４に形成され、導電層３１３ｃと接続す
る。
基板３０２は、実施の形態１に示す基板１０２の材料を適宜用いることができる。
導電層３０４ａ、３０４ｂ、３０４ｃとしては、実施の形態１に示すゲート電極１０４の
材料及び作製方法を適宜用いることができる。
基板３０２、及び導電層３０４ａ、３０４ｃ、３０４ｂ上には、絶縁膜３０５、絶縁膜３
０６が形成されている。絶縁膜３０５、絶縁膜３０６は、駆動回路部のトランジスタのゲ
ート絶縁膜、及び画素部４０１のトランジスタのゲート絶縁膜としての機能を有する。
絶縁膜３０５としては、実施の形態１に示す絶縁膜１０６で説明した窒化物絶縁膜を用い
て形成することが好ましい。絶縁膜３０６としては、実施の形態１に示す絶縁膜１０８で
説明した酸化物絶縁膜を用いて形成することが好ましい。
絶縁膜３０６上には、半導体層３０８ａ、３０８ｂ、導電性を有する層３０８ｃが形成さ
れている。半導体層３０８ａは、導電層３０４ａと重畳する位置に形成され、駆動回路部
のトランジスタのチャネル領域として機能する。また、半導体層３０８ｂは、導電層３０
４ｃと重畳する位置に形成され、画素部のトランジスタのチャネル領域として機能する。
導電性を有する層３０８ｃは、容量素子４０５の一方の電極として機能する。
半導体層３０８ａ、３０８ｂ、及び導電性を有する層３０８ｃは、実施の形態１に示す半
導体層１１０の材料及び作製方法を適宜用いることができる。
導電性を有する層３０８ｃは、半導体層３０８ａ、３０８ｂと同様の金属元素を有する層
であり、且つ不純物が含まれていることを特徴とする。不純物としては、水素がある。な
お、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アル
カリ金属、アルカリ土類金属等が含まれていてもよい。
半導体層３０８ａ、３０８ｂ、及び導電性を有する層３０８ｃは共に、ゲート絶縁膜上に
形成されるが、不純物濃度が異なる。具体的には、半導体層３０８ａ、３０８ｂと比較し
て、導電性を有する層３０８ｃの不純物濃度が高い。例えば、半導体層３０８ａ、３０８
ｂに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ま
しくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ
／ｃｍ３以下であり、導電性を有する層３０８ｃに含まれる水素濃度は、８×１０１９ａ
ｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましく
は５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、半導体層３０８ａ、３０８ｂと比
較して、導電性を有する層３０８ｃに含まれる水素濃度は２倍、好ましくは１０倍以上で
ある。
また、導電性を有する層３０８ｃは、半導体層３０８ａ、３０８ｂより抵抗率が低い。導
電性を有する層３０８ｃの抵抗率が、半導体層３０８ａ、３０８ｂの抵抗率の１×１０－
８倍以上１×１０－１倍以下で有ることが好ましく、代表的には１×１０－３Ωｃｍ以上
１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０－３Ωｃｍ以上１×１０－
１Ωｃｍ未満であるとよい。
半導体層３０８ａ、３０８ｂは、絶縁膜３０６及び絶縁膜３１６等の、半導体層との界面
特性を向上させることが可能な材料で形成される膜と接しているため、半導体層３０８ａ
、３０８ｂは、半導体として機能し、半導体層３０８ａ、３０８ｂを有するトランジスタ
は、優れた電気特性を有する。
一方、導電性を有する層３０８ｃは、開口部３６２（図１４（Ａ）参照。）において絶縁
膜３１８と接する。絶縁膜３１８は、外部からの不純物、例えば、水、アルカリ金属、ア
ルカリ土類金属等が、半導体層へ拡散するのを防ぐ材料で形成される膜であり、更には水
素を含む。このため、絶縁膜３１８の水素が半導体層３０８ａ、３０８ｂと同時に形成さ
れた半導体層に拡散すると、該半導体層において水素は酸素と結合し、キャリアである電
子が生成される。また、絶縁膜３１８をプラズマＣＶＤ法またはスパッタリング法で成膜
すると、半導体層３０８ａ、３０８ｂがプラズマに曝され、酸素欠損が生成される。当該
酸素欠損に絶縁膜３１８に含まれる水素が入ることで、キャリアである電子が生成される
。これらの結果、半導体層は導電性が高くなり、導電性を有する層３０８ｃとなる。即ち
、導電性を有する層３０８ｃは、導電性の高い酸化物半導体層ともいえる。また、導電性
を有する層３０８ｃは、導電性の高い金属酸化物膜ともいえる。
ただし、本発明の実施形態の一態様は、これに限定されず、導電性を有する層３０８ｃは
、場合によっては、絶縁膜３１８と接していないことも可能である。
また、本発明の実施形態の一態様は、これに限定されず、導電性を有する層３０８ｃは、
場合によっては、半導体層３０８ａ、または、３０８ｂと別々の工程で形成されてもよい
。その場合には、導電性を有する層３０８ｃは、半導体層３０８ａ、３０８ｂと、異なる
材質を有していても良い。例えば、導電性を有する層３０８ｃは、酸化タングステンを含
むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含む
インジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジ
ウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等を用いて形成してもよい。
本実施の形態に示す半導体装置は、トランジスタの半導体層と同時に、容量素子の一方と
なる電極を形成する。また、画素電極として機能する透光性を有する導電膜を容量素子の
他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形
成する工程が不要であり、半導体装置の作製工程を削減できる。また、一対の電極が透光
性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくし
つつ、画素の開口率を高めることができる。
第１の保護層３１４ａ、３１４ｂ、３１４ｃ、３１４ｄ、３１４ｅは、実施の形態１に示
す第１の保護層１１２ａ、１１２ｂの材料及び作製方法を適宜用いることができる。
導電層３１３ａ、３１３ｂ、３１３ｃ、３１３ｄ、３１３ｅは、実施の形態１に示す一対
の電極１１６ａ、１１６ｂを構成する導電層１１４ａ、１１４ｂの材料及び作製方法を適
宜用いることができる。
第２の保護層３１２ａ、３１２ｂ、３１２ｆ、３１２ｄ、３１２ｇは、実施の形態１に示
す第２の保護層１１８ａ、１１８ｂの材料及び作製方法を適宜用いることができる。
第３の保護層３２４ａ、３２４ｂ、３２４ｃ、３２４ｄ、３２４ｅは、実施の形態１に示
す第３の保護層１２０ａ、１２０ｂの材料及び作製方法を適宜用いることができる。
絶縁膜３０６、半導体層３０８ａ、３０８ｂ、導電性を有する層３０８ｃ、第１の保護層
３１４ａ、３１４ｂ、３１４ｃ、３１４ｄ、３１４ｅ、導電層３１３ａ、３１３ｂ、３１
３ｃ、３１３ｄ、３１３ｅ、第２の保護層３１２ａ、３１２ｂ、３１２ｆ、３１２ｄ、３
１２ｇ、及び第３の保護層３２４ａ、３２４ｂ、３２４ｃ、３２４ｄ、３２４ｅ上には、
絶縁膜３１６、絶縁膜３１８が形成されている。絶縁膜３１６は、絶縁膜３０６と同様に
、半導体層３０８ａ、３０８ｂとの界面特性を向上させることが可能な材料を用いること
が好ましく、少なくとも実施の形態１に示す酸化物絶縁膜と同様の材料及び作製方法を適
宜用いることができる。
絶縁膜３１８は、絶縁膜３０５と同様に、外部からの不純物、例えば、水、アルカリ金属
、アルカリ土類金属等が、半導体層へ拡散するのを防ぐ材料を用いることが好ましく、窒
化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等の窒化絶縁
膜を適宜用いることができる。絶縁膜３１８の厚さは、３０ｎｍ以上２００ｎｍ以下、好
ましくは５０ｎｍ以上１５０ｎｍ以下とする。絶縁膜３１８は、スパッタリング法、ＣＶ
Ｄ法等を適宜用いて形成することができる。
また、絶縁膜３１８上には透光性を有する導電層３２０ａ、３２０ｂが形成されている。
透光性を有する導電層３２０ａは、開口部３６４ａ（図１５（Ａ）参照。）において導電
層３１３ａと電気的に接続され、開口部３６４ｂ（図１５（Ａ）参照。）において導電層
３１３ｃと電気的に接続される。即ち、導電層３０４ａ及び導電層３１３ｃを接続する接
続電極として機能する。透光性を有する導電層３２０ｂは、開口部３６４ｃ（図１５（Ａ
）参照。）において導電層３１３ｅと電気的に接続され、画素の画素電極としての機能を
有する。また、透光性を有する導電層３２０ｂは、容量素子の一対の電極の一方として機
能することができる。
導電層３０４ａ及び導電層３１３ｃが直接接するような接続構造とするには、導電層３１
３ｃを形成する前に、絶縁膜３０５、絶縁膜３０６に開口部を形成するためにパターニン
グを行い、マスクを形成する必要があるが、図１１の接続構造には、当該フォトマスクが
不要である。しかしながら、図１１のように、透光性を有する導電層３２０ａにより、導
電層３０４ａ及び導電層３１３ｃを接続することで、導電層３０４ａ及び導電層３１３ｃ
が直接接する接続部を作製する必要が無くなり、フォトマスクを１枚少なくすることがで
きる。即ち、半導体装置の作製工程を削減することが可能である。
透光性を有する導電層３２０ａ、３２０ｂとしては、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化シリ
コンを含むインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、基板３４２上には、有色性を有する膜（以下、有色膜３４６という。）が形成され
ている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６に
隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリク
スとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、表示装
置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。
有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤
色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過す
る緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィ
ルタなどを用いることができる。
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜
または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、有色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化層
としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑制
する機能を有する。
また、絶縁膜３４８上には、導電層３５０が形成されている。導電層３５０は、画素部の
液晶素子が有する一対の電極の他方としての機能を有する。なお、透光性を有する導電層
３２０ａ、３２０ｂ、及び導電層３５０上には、配向膜としての機能を有する絶縁膜を別
途形成してもよい。
また、透光性を有する導電層３２０ａ、３２０ｂと導電層３５０との間には、液晶層３２
１が形成されている。また液晶層３２１は、シール材（図示しない）を用いて、基板３０
２と基板３４２の間に封止されている。なお、シール材は、外部からの水分等の入り込み
を抑制するために、無機材料と接触する構成が好ましい。
また、透光性を有する導電層３２０ａ、３２０ｂと導電層３５０との間に液晶層３２１の
厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。
図１１に示す半導体装置に示す基板３０２上に設けられた素子部の作製方法について、図
１２乃至図１５を用いて説明する。
まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。
次に、基板３０２上に導電膜を形成し、該導電膜を所望の形状に加工することで、導電層
３０４ａ、３０４ｂ、３０４ｃを形成する。なお、導電層３０４ａ、３０４ｂ、３０４ｃ
の形成は、所望の領域に第１のパターニングによるマスクの形成を行い、該マスクに覆わ
れていない領域をエッチングすることで形成することができる（図１２（Ａ）参照）。
また、導電層３０４ａ、３０４ｂ、３０４ｃとしては、代表的には、蒸着法、ＣＶＤ法、
スパッタリング法、スピンコート法等を用いて形成することができる。
次に、基板３０２、及び導電層３０４ａ、３０４ｂ、３０４ｃ上に、絶縁膜３０５を形成
し、絶縁膜３０５上に絶縁膜３０６を形成する（図１２（Ａ）参照）。
絶縁膜３０５及び絶縁膜３０６は、スパッタリング法、ＣＶＤ法等により形成することが
できる。なお、絶縁膜３０５及び絶縁膜３０６は、真空中で連続して形成すると不純物の
混入が抑制され好ましい。
次に、絶縁膜３０６上に半導体膜３０７を形成する（図１２（Ｂ）参照）。
半導体膜３０７は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレ
ーション法などを用いて形成することができる。
次に、半導体膜３０７を所望の形状に加工することで、島状の半導体層３０８ａ、３０８
ｂ、３０８ｄを形成する。なお、半導体層３０８ａ、３０８ｂ、３０８ｄの形成は、所望
の領域に第２のパターニングによるマスクの形成を行い、該マスクに覆われていない領域
をエッチングすることで形成することができる。エッチングとしては、ドライエッチング
、ウェットエッチング、または双方を組み合わせたエッチングを用いることができる（図
１２（Ｃ）参照）。
次に、第１の加熱処理を行ってもよい。第１の加熱処理は、実施の形態１に示す第１の加
熱処理と同様の条件を用いる。第１の加熱処理によって、絶縁膜３０６、及び半導体層３
０８ａ、３０８ｂ、３０８ｄから水素や水などの不純物を除去することができる。なお、
半導体膜をエッチングする前に第１の加熱処理を行ってもよい。
次に、絶縁膜３０６、及び半導体層３０８ａ、３０８ｂ、３０８ｄ上に、第１の保護膜３
０９、導電膜３１０、及び第２の保護膜３１１を順に形成する（図１３（Ａ）参照）。
第１の保護膜３０９及び導電膜３１０としては、例えば、スパッタリング法を用いて形成
することができる。また、第２の保護膜３１１としては、例えば、ＣＶＤ法、スパッタリ
ング法等を用いて形成することができる。
次に、第２の保護膜３１１を所望の形状に加工することで、第２の保護層３１２ａ、３１
２ｂ、３１２ｃ、３１２ｄ、３１２ｅを形成する。なお、第２の保護層３１２ａ、３１２
ｂ、３１２ｃ、３１２ｄ、３１２ｅの形成は、所望の領域に第３のパターニングによるマ
スクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成するこ
とができる。この後、マスクを除去する（図１３（Ｂ）参照）。
次に、導電膜３１０を所望の形状に加工することで、導電層３１３ａ、３１３ｂ、３１３
ｃ、３１３ｄ、３１３ｅを形成する。なお、ここでは、第２の保護層３１２ａ、３１２ｂ
、３１２ｃ、３１２ｄ、３１２ｅをマスクとして機能させ、該マスクに覆われていない領
域をエッチングすることで、形成することができる。
次いで、導電層３１３ａ、３１３ｂ、３１３ｃ、３１３ｄ、３１３ｅの側面を覆うように
、第２の保護層３１２ａ、３１２ｂ、３１２ｃ、３１２ｄ、３１２ｅ上に、第３の保護膜
を形成し（図示せず）、第３の保護膜及び第１の保護膜３０９を異方性エッチングによっ
て加工して、第３の保護層３２４ａ、３２４ｂ、３２４ｃ、３２４ｄ、３２４ｅ及び第１
の保護層３１４ａ、３１４ｂ、３１４ｃ、３１４ｄ、３１４ｅを形成する（図１３（Ｃ）
参照）。なお、ここでの異方性エッチングによって、第２の保護層３１２ａ、３１２ｂ、
３１２ｃ、３１２ｄ、３１２ｅの表面も同時にエッチングされ、膜厚が小さくなる。
第３の保護膜は、例えば、ＣＶＤ法、スパッタリング法等を用いて形成することができる
。
次に、絶縁膜３０６、半導体層３０８ａ、３０８ｂ、３０８ｄ、第１の保護層３１４ａ、
３１４ｂ、３１４ｃ、３１４ｄ、３１４ｅ、導電層３１３ａ、３１３ｂ、３１３ｃ、３１
３ｄ、３１３ｅ、第２の保護層３１２ａ、３１２ｂ、３１２ｃ、３１２ｄ、３１２ｅ、及
び第３の保護層３２４ａ、３２４ｂ、３２４ｃ、３２４ｄ、３２４ｅ上を覆うように、絶
縁膜３１５を形成する（図１４（Ａ）参照）。
絶縁膜３１５としては、実施の形態１に示す絶縁膜１２２と同様の構成を適用し、酸化物
絶縁膜を好ましく適用することができる。
次に、絶縁膜３１５を所望の形状に加工することで、絶縁膜３１６、及び開口部３６２を
形成する。なお、絶縁膜３１５、及び開口部３６２の形成は、所望の領域に第４のパター
ニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすること
で、形成することができる（図１４（Ｂ）参照）。
なお、開口部３６２は、半導体層３０８ｄの表面が露出するように形成する。開口部３６
２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開
口部３６２の形成方法としては、これに限定されず、ウェットエッチング法、またはドラ
イエッチング法とウェットエッチング法を組み合わせた形成方法としてもよい。
この後、第２の加熱処理を行ってもよい。絶縁膜３１５に含まれる酸素の一部を半導体層
３０８ａ、３０８ｂに移動させ、半導体層３０８ａ、３０８ｂに含まれる酸素欠損を低減
することが可能である。この結果、半導体層３０８ａ、３０８ｂに含まれる酸素欠損量を
低減することができる。
次に、絶縁膜３１６及び半導体層３０８ｄ上に絶縁膜３１７を形成する（図１４（Ｃ）参
照）。
絶縁膜３１７としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、ア
ルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料を用いることが好ましく、更には水
素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶縁膜を用
いることができる。絶縁膜３１７としては、例えば、ＣＶＤ法、スパッタリング法等を用
いて形成することができる。
絶縁膜３１７がＣＶＤ法、スパッタリング法等を用いて形成されると、半導体層３０８ｄ
がプラズマに曝され、半導体層３０８ｄに酸素欠損が生成される。また、絶縁膜３１７は
、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、半導体層へ拡
散するのを防ぐ材料で形成される膜であり、更には水素を含む。これらのため、絶縁膜３
１７の水素が半導体層３０８ｄに拡散すると、該半導体層３０８ｄにおいて水素は酸素欠
損と結合し、キャリアである電子が生成される。または、絶縁膜３１７の水素が半導体層
３０８ｄに拡散すると、該半導体層３０８ｄにおいて水素は酸素と結合し、キャリアであ
る電子が生成される。この結果、半導体層３０８ｄは、導電性が高くなり、導電性を有す
る層３０８ｃとなる。
また、絶縁膜３１７は、ブロック性を高めるために、高温で成膜されることが好ましく、
例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以
下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、半導体層３０
８ａ、３０８ｂから酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるた
め、このような現象が発生しない温度とする。
なお、絶縁膜３１７を形成する前に半導体層３０８ｄを希ガス及び水素を含むプラズマに
曝すことで、半導体層３０８ｄに酸素欠損を形成するとともに、半導体層３０８ｄに水素
を添加することが可能である。この結果、半導体層３０８ｄにおいてキャリアである電子
をさらに増加させることが可能であり、導電性を有する層３０８ｃの導電性をさらに高め
ることができる。
次に、絶縁膜３１７、第２の保護層３１２ｃ、３１２ｅを所望の形状に加工することで、
絶縁膜３１８、第２の保護層３１２ｆ、３１２ｇ、及び開口部３６４ａ、３６４ｂ、３６
４ｃを形成する。なお、絶縁膜３１８、及び開口部３６４ａ、３６４ｂ、３６４ｃは、所
望の領域に第５のパターニングによるマスクの形成を行い、該マスクに覆われていない領
域をエッチングすることで形成することができる（図１５（Ａ）参照）。また、第２の保
護層３１２ｃ、３１２ｅが透光性を有する導電膜で形成される場合、当該工程において第
２の保護層３１２ｃ、３１２ｅをエッチングしなくともよい。
また、開口部３６４ａは、導電層３０４ａの表面が露出するように形成する。また、開口
部３６４ｂは、導電層３１３ｃが露出するように形成する。また、開口部３６４ｃは、導
電層３１３ｅが露出するように形成する。
なお、開口部３６４ａ、３６４ｂ、３６４ｃの形成方法としては、例えば、ドライエッチ
ング法を用いることができる。ただし、開口部３６４ａ、３６４ｂ、３６４ｃの形成方法
としては、これに限定されず、ウェットエッチング法、またはドライエッチング法とウェ
ットエッチング法を組み合わせた形成方法としてもよい。
次に、開口部３６４ａ、３６４ｂ、３６４ｃを覆うように絶縁膜３１８上に導電膜３１９
を形成する（図１５（Ｂ）参照）。
導電膜３１９としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３１９を所望の形状に加工することで、透光性を有する導電層３２０ａ、３
２０ｂを形成する。なお、透光性を有する導電層３２０ａ、３２０ｂの形成は、所望の領
域に第６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエ
ッチングすることで形成することができる（図１５（Ｃ）参照）。
以上の工程で、基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成する
ことができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニ
ング、すなわち６枚のマスクでトランジスタ、及び容量素子を同時に形成することができ
る。
なお、本実施の形態では、絶縁膜３１８に含まれる水素を半導体層３０８ｄに拡散させて
、半導体層３０８ｄの導電性を高めたが、半導体層３０８ａ、３０８ｂをマスクで覆い、
半導体層３０８ｄに不純物、代表的には、水素、ホウ素、リン、スズ、アンチモン、希ガ
ス元素、アルカリ金属、アルカリ土類金属等を添加して、半導体層３０８ｄの導電性を高
めてもよい。半導体層３０８ｄに水素、ホウ素、リン、スズ、アンチモン、希ガス元素等
を添加する方法としては、イオンドーピング法、イオン注入法等がある。一方、半導体層
３０８ｄにアルカリ金属、アルカリ土類金属等を添加する方法としては、該不純物を含む
溶液を半導体層３０８ｄに塗布する方法がある。
次に、基板３０２に対向して設けられる基板３４２上に形成される構造について、以下説
明を行う。
まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用するこ
とができる。次に、基板３４２上に遮光膜３４４、有色膜３４６を形成する（図１６（Ａ
）参照）。
遮光膜３４４及び有色膜３４６は、様々な材料を用いて、印刷法、インクジェット法、フ
ォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
次に、遮光膜３４４、及び有色膜３４６上に絶縁膜３４８を形成する（図１６（Ｂ）参照
）。
絶縁膜３４８としては、例えばアクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜
を用いることができる。絶縁膜３４８を形成することによって、例えば、有色膜３４６中
に含まれる不純物等を液晶層３２１側に拡散することを抑制することができる。ただし、
絶縁膜３４８は、必ずしも設ける必要はなく、絶縁膜３４８を形成しない構造としてもよ
い。
次に、絶縁膜３４８上に導電層３５０を形成する（図１６（Ｃ）参照）。導電層３５０と
しては、導電膜３１９に示す材料を援用することができる。
以上の工程で基板３４２上に形成される構造を形成することができる。
次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁膜３１８
、透光性を有する導電層３２０ａ、３２０ｂと、基板３４２上に形成された導電層３５０
上に、それぞれ配向膜３２３と配向膜３５２を形成する。配向膜３２３、配向膜３５２は
、ラビング法、光配向法等を用いて形成することができる。その後、基板３０２と、基板
３４２との間に液晶層３２１を形成する。液晶層３２１の形成方法としては、ディスペン
サ法（滴下法）や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて液
晶を注入する注入法を用いることができる。
以上の工程で、図１１に示す表示装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を搭載することのできる電子機器につい
て説明する。
本発明の一態様の半導体装置を適用した電子機器として、例えば、テレビジョン装置（テ
レビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカ
メラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電
話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大
型ゲーム機などが挙げられる。これらの電子機器の具体例を図１７に示す。
図１７（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置７１００は、
筐体７１０１に表示部７１０３が組み込まれている。表示部７１０３により、映像を表示
することが可能であり、半導体装置を表示部７１０３に用いることができる。また、ここ
では、スタンド７１０５により筐体７１０１を支持した構成を示している。
テレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモ
ートコントローラ７１１０により行うことができる。リモートコントローラ７１１０が備
える操作キー７１０９により、チャンネルや音量の操作を行うことができ、表示部７１０
３に表示される映像を操作することができる。また、リモートコントローラ７１１０に、
当該リモートコントローラから出力する情報を表示する表示部７１０７を設ける構成とし
てもよい。
なお、テレビジョン装置７１００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１７（Ｂ）はコンピュータであり、本体７２０１、筐体７２０２、表示部７２０３、キ
ーボード７２０４、外部接続ポート７２０５、ポインティングデバイス７２０６等を含む
。なお、コンピュータは、半導体装置を例えば表示部７２０３に用いることにより作製さ
れる。
図１７（Ｃ）は携帯型遊技機であり、筐体７３０１と筐体７３０２の２つの筐体で構成さ
れており、連結部７３０３により、開閉可能に連結されている。筐体７３０１には表示部
７３０４が組み込まれ、筐体７３０２には表示部７３０５が組み込まれている。また、図
１７（Ｃ）に示す携帯型遊技機は、その他、スピーカ部７３０６、記録媒体挿入部７３０
７、ＬＥＤランプ７３０８、入力手段（操作キー７３０９、接続端子７３１０、センサ７
３１１（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン７３１２）等を備
えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも表示部
７３０４および表示部７３０５の両方、または一方に表示装置を用いていればよく、その
他付属設備が適宜設けられた構成とすることができる。図１７（Ｃ）に示す携帯型遊技機
は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機
能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１７
（Ｃ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することが
できる。
図１７（Ｄ）は、携帯電話機の一例を示している。携帯電話機７４００は、筐体７４０１
に組み込まれた表示部７４０２の他、操作ボタン７４０３、外部接続ポート７４０４、ス
ピーカ７４０５、マイク７４０６などを備えている。なお、携帯電話機７４００は、半導
体装置を表示部７４０２に用いることにより作製される。
図１７（Ｄ）に示す携帯電話機７４００は、表示部７４０２を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は
、表示部７４０２を指などで触れることにより行うことができる。
表示部７４０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部７４０２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部７４０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機７４００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機７４００の向き（縦か横か）を判断して、表
示部７４０２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部７４０２を触れること、または筐体７４０１の操
作ボタン７４０３の操作により行われる。また、表示部７４０２に表示される画像の種類
によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画
のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部７４０２の光センサで検出される信号を検知し、表示
部７４０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部７４０２は、イメージセンサとして機能させることもできる。例えば、表示部７４
０２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。ま
た、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光
源を用いれば、指静脈、掌静脈などを撮像することもできる。
図１７（Ｅ）は、折りたたみ式のコンピュータの一例を示している。折りたたみ式のコン
ピュータ７４５０は、ヒンジ７４５４で接続された筐体７４５１Ｌと筐体７４５１Ｒを備
えている。また、操作ボタン７４５３、左側スピーカ７４５５Ｌおよび右側スピーカ７４
５５Ｒの他、コンピュータ７４５０の側面には図示されていない外部接続ポート７４５６
を備える。なお、筐体７４５１Ｌに設けられた表示部７４５２Ｌと、筐体７４５１Ｒに設
けられた表示部７４５２Ｒが互いに対峙するようにヒンジ７４５４を折り畳むと、表示部
を筐体で保護することができる。
表示部７４５２Ｌと表示部７４５２Ｒは、画像を表示する他、指などで触れると情報を入
力できる。例えば、インストール済みのプログラムを示すアイコンを指でふれて選択し、
プログラムを起動できる。または、表示された画像の二箇所に触れた指の間隔を変えて、
画像を拡大または縮小できる。または、表示された画像の一箇所に触れた指を移動して画
像を移動できる。また、キーボードの画像を表示して、表示された文字や記号を指で触れ
て選択し、情報を入力することもできる。
また、コンピュータ７４５０に、ジャイロ、加速度センサ、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏ
ｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機、指紋センサ、ビデオカメラを搭載すること
もできる。例えば、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置
を設けることで、コンピュータ７４５０の向き（縦か横か）を判断して、表示する画面の
向きを自動的に切り替えるようにすることができる。
また、コンピュータ７４５０はネットワークに接続できる。コンピュータ７４５０はイン
ターネット上の情報を表示できる他、ネットワークに接続された他の電子機器を遠隔から
操作する端末として用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
本実施例では、実施の形態１に示す作製方法を用いて、第１の保護層、第２の保護層及び
第３の保護層で覆われた導電層を作製した例を示す。
本実施例では、図２（Ｃ）乃至図３（Ｃ）に示す工程によって、基板上に設けられた半導
体膜上に、第１の保護層及び導電層でなる電極と、導電層の上面を覆う第２の保護層と、
第２の保護層及び導電層の側面と、導電層から露出した第１の保護層の上面と、を覆う第
３の保護層と、を作製した。以下に、本実施例で作製した試料の作製方法の詳細を示す。
はじめに、基板上に、半導体膜として厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜を形成
した。Ｉｎ－Ｇａ－Ｚｎ酸化物膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化
物ターゲットを用いたスパッタリング法により形成した。成膜条件は、酸素分圧５０％雰
囲気下、圧力０．６Ｐａ、電源電力（ＡＣ）２．５ｋＷ、基板温度１７０℃とした。
次いで、第１の保護膜として、厚さ３５ｎｍのチタン膜をスパッタリング法で形成した。
成膜条件は、アルゴン雰囲気（流量１００ｓｃｃｍ）下、圧力０．３Ｐａ、電源電力（Ｄ
Ｃ）５８ｋＷ、基板温度１００℃とした。
第１の保護膜上に、導電膜として、厚さ２００ｎｍの銅膜をスパッタリング法で形成した
。成膜条件は、アルゴン雰囲気（流量１５０ｓｃｃｍ）下、圧力０．９Ｐａ、電源電力（
ＤＣ）２０ｋＷ、基板温度８０℃とした。
その後、導電膜上に、第２の保護膜として、窒化シリコン膜をＣＶＤ法で形成した。窒化
シリコン膜の成膜は、圧力２００Ｐａ、電源電力１０００Ｗとし、供給ガスとして、シラ
ン（流量５０ｓｃｃｍ）、窒素（流量５０００ｓｃｃｍ）、アンモニア（流量１００ｓｃ
ｃｍ）の混合ガスを用いた。
図２（Ｄ）の工程と同様に、第２の保護膜上にレジストマスクを形成し、該レジストマス
クを用いて第２の保護膜の一部を選択的にエッチングして第２の保護層を形成した。図３
（Ａ）の工程と同様に、第２の保護層をマスクとして、導電膜である銅膜の一部を選択的
にエッチングして、導電層（本実施例においては、銅層）を形成した。導電膜のエッチン
グには、ウェットエッチングを用いた。
ここまでの工程によって、得られた本実施例の試料の断面写真を図１８（Ａ１）、図１８
（Ａ２）に示す。
なお、図１８（Ａ１）乃至図１８（Ｃ２）に示す断面写真は、走査透過電子顕微鏡（Ｓｃ
ａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ；
ＳＴＥＭ）により撮影されたＳＴＥＭ像である。また、図１８（Ａ１）、図１８（Ｂ１）
、図１８（Ｃ１）は位相コントラスト像（ＴＥ像）であり、図１８（Ａ２）は図１８（Ａ
１）のＺコントラスト像（ＺＣ像）であり、図１８（Ｂ２）は図１８（Ｂ１）のＺコント
ラスト像（ＺＣ像）であり、図１８（Ｃ２）は図１８（Ｃ１）のＺコントラスト像（ＺＣ
像）である。
図１８（Ａ２）より、導電層として設けられた銅層上に、第２の保護層として設けられた
窒化シリコン層の膜厚は１９８ｎｍであり、銅層の側面と、窒化シリコン層の側面との距
離が２１７ｎｍであることが確認された。
次いで、図３（Ｂ）の工程と同様に、第１の保護膜の上面、導電層の側面及び第２の保護
層の上面及び側面を覆う第３の保護膜として、窒化シリコン膜をＣＶＤ法で形成した。窒
化シリコン膜の成膜は、圧力２００Ｐａ、電源電力１０００Ｗとし、供給ガスとして、シ
ラン（流量５０ｓｃｃｍ）、窒素（流量５０００ｓｃｃｍ）、アンモニア（流量１００ｓ
ｃｃｍ）の混合ガスを用いた。
第３の保護膜として用いる窒化シリコン膜の形成後の本実施例の試料の断面写真を図１８
（Ｂ１）、図１８（Ｂ２）に示す。
本実施例では、第２の保護膜と第３の保護膜として、成膜条件を同じとした窒化シリコン
膜を形成するため、図１８（Ｂ１）、図１８（Ｂ２）において、２層の界面は明確ではな
い。しかしながら、図１８（Ｂ２）において銅層上に設けられた窒化シリコン層（第２の
保護層及び第３の保護膜）の膜厚は２８８ｎｍであり、銅層の側面と窒化シリコン層の側
面との距離が２６６ｎｍであることから、図１８（Ａ２）との比較により、導電層として
設けられた銅層の側面と、第２の保護層の側面及び上面を覆うように、被覆性良好に第３
の保護膜が形成されていることが確認された。
次いで、図３（Ｃ）の工程と同様に、第１の保護膜及び第３の保護膜を異方性エッチング
によって自己整合的にエッチングして、第１の保護層及び第３の保護層を形成した。
ここでのエッチングは、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍ
ａ：誘導結合型プラズマ）エッチング法によるドライエッチングを適用した。エッチング
条件は、エッチングガスとして三塩化ホウ素と塩素の混合ガス（ＢＣｌ３：Ｃｌ２＝７５
０ｓｃｃｍ：１５０ｓｃｃｍ）を用い、電源電力０Ｗ、バイアス電力１５００Ｗ、圧力２
．０Ｐａ、下部電極温度を２０℃として、２７０秒処理した。上述のエッチング条件にお
けるエッチング速度は、第１の保護膜として用いるチタン膜では、８６．１ｎｍ／ｍｉｎ
、第３の保護膜として用いる窒化シリコン膜では、３１．４ｎｍ／ｍｉｎであった。
得られた本実施例の試料の断面写真を図１８（Ｃ１）、図１８（Ｃ２）に示す。
図１８（Ｃ１）、図１８（Ｃ２）より、導電層として用いる銅層の側面及び上面を覆うよ
うに第２の保護層及び第３の保護層として用いる窒化シリコン層が形成され、銅層の下面
に第１の保護層として用いるチタン層が形成された、本発明の一態様に係る電極構造が得
られたことが確認された。銅層から露出したチタン層の上面は、窒化シリコン層によって
覆われている。
図１８（Ｃ２）において銅層上に設けられた窒化シリコン層（第２の保護層及び第３の保
護層）の膜厚は１２９ｎｍであり、銅層の側面と窒化シリコン層の側面との距離が２６０
ｎｍであった。
以上示した本実施例の電極構造を、トランジスタの半導体層に接する一対の電極として適
用することで、信頼性の高いトランジスタを形成することが可能である。
５０ 領域
５２ 開口部
１０２ 基板
１０５ 酸化物半導体層
１０４ ゲート電極
１０４ａ ゲート電極
１０４ｂ ゲート電極
１０６ 絶縁膜
１０７ 酸化物半導体層
１０８ 絶縁膜
１０９ 酸化物半導体層
１１０ 半導体層
１１２ 保護膜
１１２ａ 保護層
１１２ｂ 保護層
１１３ 保護膜
１１３ａ 保護層
１１３ｂ 保護層
１１４ 導電膜
１１４ａ 導電層
１１４ｂ 導電層
１１５ａ マスク
１１５ｂ マスク
１１６ａ 電極
１１６ｂ 電極
１１８ａ 保護層
１１８ｂ 保護層
１２０ 保護膜
１２０ａ 保護層
１２０ｂ 保護層
１２２ 絶縁膜
１２４ 絶縁膜
１２６ ゲート電極
１３１＿１ トランジスタ
１３１＿２ トランジスタ
１３２ 液晶素子
１３３＿１ 容量素子
１３３＿２ 容量素子
１３４ トランジスタ
１３５ 発光素子
２００ トランジスタ
２１０ トランジスタ
２２０ トランジスタ
２３０ トランジスタ
３０１ 画素
３０２ 基板
３０４ａ 導電層
３０４ｂ 導電層
３０４ｃ 導電層
３０５ 絶縁膜
３０６ 絶縁膜
３０７ 半導体膜
３０８ａ 半導体層
３０８ｂ 半導体層
３０８ｃ 層
３０８ｄ 半導体層
３０９ 保護膜
３１０ 導電膜
３１１ 保護膜
３１２ａ 保護層
３１２ｂ 保護層
３１２ｃ 保護層
３１２ｄ 保護層
３１２ｅ 保護層
３１２ｆ 保護層
３１２ｇ 保護層
３１３ａ 導電層
３１３ｂ 導電層
３１３ｃ 導電層
３１３ｄ 導電層
３１３ｅ 導電層
３１３ｆ 導電層
３１４ａ 保護層
３１４ｂ 保護層
３１４ｃ 保護層
３１４ｄ 保護層
３１４ｅ 保護層
３１５ 絶縁膜
３１６ 絶縁膜
３１７ 絶縁膜
３１８ 絶縁膜
３１９ 導電膜
３２０ａ 導電層
３２０ｂ 導電層
３２１ 液晶層
３２２ 液晶素子
３２３ 配向膜
３２４ａ 保護層
３２４ｂ 保護層
３２４ｃ 保護層
３２４ｄ 保護層
３２４ｅ 保護層
３４２ 基板
３４４ 遮光膜
３４６ 有色膜
３４８ 絶縁膜
３５０ 導電層
３５２ 配向膜
３６２ 開口部
３６２ｃ 開口部
３６４ａ 開口部
３６４ｂ 開口部
３６４ｃ 開口部
４０１ 画素部
４０２ トランジスタ
４０３ トランジスタ
４０４ 走査線駆動回路
４０５ 容量素子
４０６ 信号線駆動回路
４０７ 走査線
４０９ 信号線
４１５ 容量線
７１００ テレビジョン装置
７１０１ 筐体
７１０３ 表示部
７１０５ スタンド
７１０７ 表示部
７１０９ 操作キー
７１１０ リモートコントローラ
７２０１ 本体
７２０２ 筐体
７２０３ 表示部
７２０４ キーボード
７２０５ 外部接続ポート
７２０６ ポインティングデバイス
７３０１ 筐体
７３０２ 筐体
７３０３ 連結部
７３０４ 表示部
７３０５ 表示部
７３０６ スピーカ部
７３０７ 記録媒体挿入部
７３０８ ＬＥＤランプ
７３０９ 操作キー
７３１０ 接続端子
７３１１ センサ
７３１２ マイクロフォン
７４００ 携帯電話機
７４０１ 筐体
７４０２ 表示部
７４０３ 操作ボタン
７４０４ 外部接続ポート
７４０５ スピーカ
７４０６ マイク
７４５０ コンピュータ
７４５１Ｌ 筐体
７４５１Ｒ 筐体
７４５２Ｌ 表示部
７４５２Ｒ 表示部
７４５３ 操作ボタン
７４５４ ヒンジ
７４５５Ｌ 左側スピーカ
７４５５Ｒ 右側スピーカ
７４５６ 外部接続ポート

Claims (4)

  1. ゲート電極として機能する第１の導電層及び前記第１の導電層上の第２の導電層と、
    前記第２の導電層上の、ゲート絶縁膜として機能する第１の窒化物絶縁膜及び前記第１の窒化物絶縁膜上の第１の酸化物絶縁膜と、
    前記第１の酸化物絶縁膜上の、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層と、
    前記酸化物半導体層の上面と接する領域を有し、ソース電極又はドレイン電極の一方として機能する第３の導電層と、
    前記第３の導電層の上面と接する領域を有し、前記ソース電極又は前記ドレイン電極の一方として機能し、銅を含む第４の導電層と、
    前記第４の導電層の側面と接する領域を有し、酸化物を含む第５の導電層と、
    前記第４の導電層の上面と接する領域を有し、酸化物を含む第６の導電層と、
    前記酸化物半導体層の上面と接する領域を有し、前記ソース電極又は前記ドレイン電極の他方として機能する第７の導電層と、
    前記第７の導電層の上面と接する領域を有し、前記ソース電極又は前記ドレイン電極の他方として機能し、銅を含む第８の導電層と、
    前記第８の導電層の側面と接する領域を有し、酸化物を含む第９の導電層と、
    前記第８の導電層の上面と接する領域を有し、酸化物を含む第１０の導電層と、
    前記第３の導電層と前記第７の導電層との間において、前記酸化物半導体層の上面に接する領域を有する第２の酸化物絶縁膜と、
    前記第２の酸化物絶縁膜上の第２の窒化物絶縁膜と、を有する半導体装置。
  2. ゲート電極として機能する第１の導電層及び前記第１の導電層上の第２の導電層と、
    前記第２の導電層上の、ゲート絶縁膜として機能する第１の窒化物絶縁膜及び前記第１の窒化物絶縁膜上の第１の酸化物絶縁膜と、
    前記第１の酸化物絶縁膜上の、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層と、
    前記酸化物半導体層の上面と接する領域を有し、ソース電極又はドレイン電極の一方として機能する第３の導電層と、
    前記第３の導電層の上面と接する領域を有し、前記第３の導電層の端部より内側に端部が位置し、前記ソース電極又は前記ドレイン電極の一方として機能し、銅を含む第４の導電層と、
    前記第４の導電層の側面と接する領域を有し、酸化物を含む第５の導電層と、
    前記第４の導電層の上面と接する領域を有し、酸化物を含む第６の導電層と、
    前記酸化物半導体層の上面と接する領域を有し、前記ソース電極又は前記ドレイン電極の他方として機能する第７の導電層と、
    前記第７の導電層の上面と接する領域を有し、前記第７の導電層の端部より内側に端部が位置し、前記ソース電極又は前記ドレイン電極の他方として機能し、銅を含む第８の導電層と、
    前記第８の導電層の側面と接する領域を有し、酸化物を含む第９の導電層と、
    前記第８の導電層の上面と接する領域を有し、酸化物を含む第１０の導電層と、
    前記第３の導電層と前記第７の導電層との間において、前記酸化物半導体層の上面に接する領域を有する第２の酸化物絶縁膜と、
    前記第２の酸化物絶縁膜上の第２の窒化物絶縁膜と、を有する半導体装置。
  3. 請求項１又は請求項２において、
    前記第２の酸化物絶縁膜の第１の開口部及び前記第２の窒化物絶縁膜の第２の開口部を介して、前記第８の導電層と電気的に接続された、画素電極として機能する第１１の導電層と、
    前記第２の窒化物絶縁膜を介して、前記第１１の導電層と重なる領域を有し、容量の電極として機能する第１２の導電層と、を有する半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第３の導電層と前記第７の導電層との間の領域における前記酸化物半導体層の厚さは、前記第３の導電層と接する領域における前記酸化物半導体層の厚さより小さく、前記第７の導電層と接する領域における前記酸化物半導体層の厚さより小さい半導体装置。
JP2020214412A 2013-06-21 2020-12-24 半導体装置 Active JP7019791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022014887A JP7241942B2 (ja) 2013-06-21 2022-02-02 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013130477 2013-06-21
JP2013130477 2013-06-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019193261A Division JP6817399B2 (ja) 2013-06-21 2019-10-24 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022014887A Division JP7241942B2 (ja) 2013-06-21 2022-02-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2021061424A JP2021061424A (ja) 2021-04-15
JP7019791B2 true JP7019791B2 (ja) 2022-02-15

Family

ID=52110235

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2014126801A Active JP6431699B2 (ja) 2013-06-21 2014-06-20 半導体装置
JP2018208185A Active JP6609019B2 (ja) 2013-06-21 2018-11-05 半導体装置
JP2019193261A Active JP6817399B2 (ja) 2013-06-21 2019-10-24 半導体装置
JP2020214412A Active JP7019791B2 (ja) 2013-06-21 2020-12-24 半導体装置
JP2022014887A Active JP7241942B2 (ja) 2013-06-21 2022-02-02 半導体装置
JP2023034370A Withdrawn JP2023065644A (ja) 2013-06-21 2023-03-07 半導体装置
JP2024002369A Pending JP2024026715A (ja) 2013-06-21 2024-01-11 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2014126801A Active JP6431699B2 (ja) 2013-06-21 2014-06-20 半導体装置
JP2018208185A Active JP6609019B2 (ja) 2013-06-21 2018-11-05 半導体装置
JP2019193261A Active JP6817399B2 (ja) 2013-06-21 2019-10-24 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2022014887A Active JP7241942B2 (ja) 2013-06-21 2022-02-02 半導体装置
JP2023034370A Withdrawn JP2023065644A (ja) 2013-06-21 2023-03-07 半導体装置
JP2024002369A Pending JP2024026715A (ja) 2013-06-21 2024-01-11 半導体装置

Country Status (3)

Country Link
US (2) US9171803B2 (ja)
JP (7) JP6431699B2 (ja)
KR (4) KR102290801B1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014032999A (ja) 2012-08-01 2014-02-20 Panasonic Liquid Crystal Display Co Ltd 薄膜トランジスタ及びその製造方法
CN112233982A (zh) 2014-02-28 2021-01-15 株式会社半导体能源研究所 半导体装置的制造方法
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9640228B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
JP2016219483A (ja) * 2015-05-15 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
WO2016199679A1 (ja) * 2015-06-08 2016-12-15 シャープ株式会社 半導体装置およびその製造方法
KR102629293B1 (ko) * 2015-11-20 2024-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
US10868045B2 (en) * 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
US10741587B2 (en) * 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
TWI811761B (zh) 2016-07-11 2023-08-11 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
US10916430B2 (en) * 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN107706242B (zh) * 2016-08-09 2021-03-12 元太科技工业股份有限公司 晶体管及其制造方法
JP2019087552A (ja) * 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
JP7446076B2 (ja) * 2019-10-02 2024-03-08 株式会社ジャパンディスプレイ 半導体装置
TW202215664A (zh) * 2020-08-07 2022-04-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體元件及半導體裝置
TW202211484A (zh) * 2020-08-07 2022-03-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體元件及半導體裝置
JP2022049605A (ja) 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2022146576A (ja) 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
CN113041605A (zh) * 2021-04-22 2021-06-29 深圳市智旭科技有限公司 一种游戏手柄的功能键模组
WO2023237961A1 (ja) * 2022-06-10 2023-12-14 株式会社半導体エネルギー研究所 半導体装置、記憶装置、及び半導体装置の作製方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196371A (ja) 2000-01-12 2001-07-19 Furontekku:Kk 銅配線基板及びその製造方法並びに液晶表示装置
JP2006128595A (ja) 2004-10-28 2006-05-18 Samsung Electronics Co Ltd 金属配線、金属配線の製造方法、金属配線を含むアレイ基板及び液晶表示パネル
JP2011139050A (ja) 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2012108301A1 (ja) 2011-02-07 2012-08-16 シャープ株式会社 アクティブマトリクス基板、表示パネル及び表示装置
JP2011139055A5 (ja) 2010-12-02 2012-10-18 半導体素子

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2646829B2 (ja) * 1990-10-18 1997-08-27 富士ゼロックス株式会社 高耐圧薄膜トランジスタ
JPH06268218A (ja) * 1993-03-15 1994-09-22 Hitachi Ltd 薄膜トランジスタの製造法
JPH0774173A (ja) * 1993-09-06 1995-03-17 Fujitsu Ltd 半導体装置の製造方法
JP3777706B2 (ja) * 1997-02-21 2006-05-24 ソニー株式会社 表示装置
JP3221373B2 (ja) * 1997-10-24 2001-10-22 日本電気株式会社 積層配線のパターニング方法
EP1394597B1 (en) 2002-09-02 2011-03-23 Samsung Electronics Co., Ltd. Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100980020B1 (ko) * 2003-08-28 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR101012792B1 (ko) * 2003-12-08 2011-02-08 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
TWI242290B (en) * 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
KR101124569B1 (ko) 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
US7919795B2 (en) * 2006-12-21 2011-04-05 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate
JP5337346B2 (ja) * 2007-01-26 2013-11-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102473734B (zh) * 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
JP5575451B2 (ja) 2009-10-08 2014-08-20 三菱電機株式会社 薄膜トランジスタの製造方法
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2486595B1 (en) 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
WO2011074336A1 (ja) * 2009-12-17 2011-06-23 シャープ株式会社 アクティブマトリクス基板、及び製造方法
WO2011077966A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102687275B (zh) 2010-02-05 2016-01-27 株式会社半导体能源研究所 半导体装置
JP5685107B2 (ja) * 2010-02-26 2015-03-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101934977B1 (ko) 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102089505B1 (ko) * 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
KR102069158B1 (ko) 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196371A (ja) 2000-01-12 2001-07-19 Furontekku:Kk 銅配線基板及びその製造方法並びに液晶表示装置
JP2006128595A (ja) 2004-10-28 2006-05-18 Samsung Electronics Co Ltd 金属配線、金属配線の製造方法、金属配線を含むアレイ基板及び液晶表示パネル
JP2011139050A (ja) 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011139055A5 (ja) 2010-12-02 2012-10-18 半導体素子
WO2012108301A1 (ja) 2011-02-07 2012-08-16 シャープ株式会社 アクティブマトリクス基板、表示パネル及び表示装置
JP2012083738A5 (ja) 2011-09-14 2014-08-14

Also Published As

Publication number Publication date
JP2024026715A (ja) 2024-02-28
KR20220113909A (ko) 2022-08-17
JP2022058842A (ja) 2022-04-12
JP6817399B2 (ja) 2021-01-20
KR102432662B1 (ko) 2022-08-16
US20140374908A1 (en) 2014-12-25
JP2015026831A (ja) 2015-02-05
KR102290801B1 (ko) 2021-08-17
US9508592B2 (en) 2016-11-29
JP2023065644A (ja) 2023-05-12
KR20210104609A (ko) 2021-08-25
JP6431699B2 (ja) 2018-11-28
US20160042990A1 (en) 2016-02-11
JP7241942B2 (ja) 2023-03-17
US9171803B2 (en) 2015-10-27
KR20140148305A (ko) 2014-12-31
JP2020025119A (ja) 2020-02-13
JP2019024124A (ja) 2019-02-14
KR102652869B1 (ko) 2024-03-28
JP2021061424A (ja) 2021-04-15
JP6609019B2 (ja) 2019-11-20
KR20240041905A (ko) 2024-04-01

Similar Documents

Publication Publication Date Title
JP7019791B2 (ja) 半導体装置
JP6916265B2 (ja) 半導体装置
JP7038777B2 (ja) 半導体装置
JP7562904B2 (ja) 液晶表示装置
JP6426379B2 (ja) 半導体装置の作製方法
JP2022020664A (ja) 液晶表示装置
JP2024016053A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210122

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220202

R150 Certificate of patent or registration of utility model

Ref document number: 7019791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150