JPH0774173A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0774173A
JPH0774173A JP22033893A JP22033893A JPH0774173A JP H0774173 A JPH0774173 A JP H0774173A JP 22033893 A JP22033893 A JP 22033893A JP 22033893 A JP22033893 A JP 22033893A JP H0774173 A JPH0774173 A JP H0774173A
Authority
JP
Japan
Prior art keywords
refractory metal
wiring
copper
wiring pattern
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22033893A
Other languages
English (en)
Inventor
Hitomi Maeda
ひとみ 前田
Hideo Niwa
秀夫 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22033893A priority Critical patent/JPH0774173A/ja
Publication of JPH0774173A publication Critical patent/JPH0774173A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 高融点金属で被覆された銅配線の形成に関
し,銅層をパターニングすることなく形成することを目
的とする。 【構成】 基板1上に堆積した第一の高融点金属層2上
に配線型3を形成し,これらを覆う第二の高融点金属層
4を堆積する工程と,高融点金属層4,2をエッチバッ
クして,配線型3の側壁上に堆積した高融点金属層4か
らなる側板4a,並びに,配線型3及び側板4aに覆わ
れた領域に残る第一の高融点金属層2の底板2a以外の
第二,第一の高融点金属層4,2を除去する工程と,配
線型3を覆う絶縁層5を堆積し,その表面から絶縁層5
を基板1表面と平行に除去して,配線型3上面を表出す
る工程と,配線型3を選択的に除去する工程と,底板2
a及び側板4a上に選択的に銅を堆積して配線型3の除
去跡を埋込む銅配線コア6の形成工程と,銅配線コア6
上に高融点金属の上板7を形成する工程とを有す。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,半導体装置の製造方法
に関し,とくに周囲を拡散を阻止するバリア物質で被覆
された銅配線の形成方法に関する。
【0002】半導体装置において,エレクトロマイグレ
ーション及びストレスマイグレーションが少なくかつ低
抵抗の配線として,銅配線がAl配線に代わり用いられ
るようになった。
【0003】しかし,銅配線は,表面が酸化されやす
く,またSi又はSiO2 と容易に反応するため,配線
の周囲を酸素,Siとの反応又は銅の拡散を阻止するバ
リア物質で被覆する必要がある。さらに,銅はエッチン
グが難しくパターニングの際にアンダーカットを生じて
配線の剥離を招来することもある。
【0004】このため,周囲をバリア物質で被覆された
銅配線を容易に形成することができる方法が強く求めら
れている。
【0005】
【従来の技術】従来,半導体装置の配線に用いられる銅
配線は,基板上にバリア物質層,銅層,バリア物質層を
順次堆積し,この三層の堆積層をエッチングして配線パ
ターンを形成していた。
【0006】しかし,これでは配線パターンの側面には
バリア物質が被着せず,銅配線が露出するため,この配
線パターンの側面から酸化又は拡散反応が進行して配線
抵抗が増加する又は不安定になるという問題があった。
また,上述したように銅層をエッチングする際にアンダ
ーカットを生じて銅配線が剥離する場合もあり,かかる
銅配線を用いた半導体装置の信頼性が損なわれるという
問題があった。
【0007】かかる配線パターンの側面に銅配線が露出
するという問題を回避する方法が,特開昭64- 5993
8に開示されている。この方法では,上記と同様の方法
で銅配線を形成した後,窒素雰囲気中で熱処理して銅配
線の表出面に窒化物を形成し,この窒化物をバリア物質
として用いるものである。
【0008】しかし,この方法では,配線形成のために
熱処理を必要とするため,半導体装置の特性に悪影響を
及ぼす場合がある。また,バリア物質が窒化物に制限さ
れるという欠点がある。なお,この方法によっても困難
な銅配線のパターニングが必要なことは既述の従来方法
と変わらない。
【0009】さらに,特開平2−114639の第3図
には,基板上に堆積された絶縁膜の表面にトレンチを形
成し,そのトレンチ内及び絶縁膜上にバリア物質層と銅
層とを順次堆積しトレンチを埋め込んだ後,トレンチ内
にバリア物質層と銅層とを残し絶縁膜上のバリア物質層
と銅層とをエッチバックして除去することで,トレンチ
内に側面と底面とがバリア物質で被覆された銅配線を形
成する方法が開示されている。
【0010】しかし,銅のエッチバックは容易でないこ
とから,この方法の適用範囲は制限されるという欠点が
ある。なお,この方法では,絶縁膜上のバリア物質層の
パターニングは,銅層のエッチバックと同時になされ,
バリア物質層単独ではパターンニングをすることができ
ない。従って,この方法では,後述する本発明のよう
に,予めバリア物質層をパターニングし,そのパターニ
ングされたバリア物質層上に選択的に銅を堆積して銅配
線パターンを形成することはできない。
【0011】
【発明が解決しようとする課題】上述したように,従来
の半導体装置の製造方法により形成された銅配線は,銅
配線の側面がバリア物質で被覆されていないため,銅配
線側面から酸化,拡散反応が進行して配線抵抗の増加,
変動を生ずる結果,半導体装置の信頼性が劣化するとい
う問題がある。
【0012】また,銅配線を窒素中で熱処理して銅配線
の表面にバリア物質の被膜を形成する方法は,配線形成
後に熱処理をする必要があり半導体装置の特性劣化を招
くこと,及びバリア物質の種類は窒化物に制限されると
いう欠点がある。
【0013】なお,これら従来の半導体装置の製造方法
では,銅層をパターニングして配線を形成するために,
困難な銅層のエッチングを必要とするという欠点があ
る。さらに,トレンチを埋め込み銅配線を形成する方法
は,銅層のエッチバックを必要とすることから適用範囲
が制限されるという欠点がある。
【0014】本発明は,絶縁層に底面及び側面がバリア
物質で被覆されたトレンチを形成した後,バリア物質上
に選択的に銅を堆積してトレンチを埋込み銅配線コアを
形成し,さらに銅配線コア上にバリア物質を形成するこ
とにより,周囲がバリア物質の被膜で被覆された銅配線
を,銅層をパターニングすることなく形成することがで
きる半導体装置の製造方法を提供することを目的とす
る。
【0015】
【課題を解決するための手段】図1は本発明の原理説明
図であり,半導体装置の配線部分の断面を表している。
図2〜図4は本発明の実施例断面工程図であり,半導体
装置の配線部分の断面を表している。
【0016】上記課題を解決するために,図1〜図4を
参照して,本発明の第一の構成は,半導体基板1上に,
銅又は銅合金からなる銅配線コア6と,該銅配線コアの
周囲を被覆する高融点金属又は高融点金属化合物からな
る被膜とを有する銅配線10を用いた半導体装置の製造
方法において,該基板1上に第一の高融点金属又は高融
点金属化合物からなる第一の高融点金属層2を堆積する
工程と,次いで,該第一の高融点金属層2上に該銅配線
コア6を画定する配線型3を形成する工程と,次いで,
第二の高融点金属又は高融点金属化合物からなる第二の
高融点金属層4を該配線型3を覆い堆積する工程と,次
いで,異方性イオンエッチングを用いた該第二及び第一
の高融点金属層4,2のエッチバックにより,該配線型
3の側壁面上に堆積された該第二の高融点金属層4を側
板4aとして,並びに,該配線型3及び該側板4aに覆
われた領域に該第一の高融点金属層2を底板2aとして
残し,その他の領域の該第二及び第一の高融点金属層
4,2を除去することで,底面は該底板2aにより被覆
され,側面は該側板4aにより被覆されかつ上面は表出
する該配線型3を形成する工程と,次いで,該配線型3
及び該側板4aを覆う絶縁層5を該基板1上に堆積する
工程と,次いで,該絶縁層5の表面から該絶縁層5を実
質的に基板1の表面と平行に除去して,該配線型3の上
面を表出する工程と,次いで,該配線型3を選択的に除
去する工程と,次いで,該底板2a及び該側板4a上に
選択的に銅又は銅合金を堆積して,該配線型3が除去さ
れた部分を埋め込む該銅配線コア6を形成する工程と,
次いで,該銅配線コア6上に第三の高融点金属又は高融
点金属化合物の薄膜からなる上板7を形成する工程とを
有することを特徴として構成し,及び,第二の構成は,
第一の構成の半導体装置の製造方法において,該第一の
高融点金属層2,該第二の高融点金属層4及び該上板7
は,Ti,Ta,W,Nb,Mo及びTiNのうちの何
れかからなり,該配線型3は酸化シリコン,窒化シリコ
ン又は酸化窒化シリコンからなり,該絶縁層5は,酸化
シリコン,窒化シリコン及び酸化窒化シリコンのうちの
該配線型3と異なる物質からなることを特徴として構成
し,及び,第三の構成は,第一の構成の半導体装置の製
造方法において,該第一の高融点金属層2,該第二の高
融点金属層4及び該上板7は,Ti,Ta,W,Nb,
Mo及びTiNのうちの何れかからなり,該配線型3
は,ポリシリコン又は有機レジストからなり,該絶縁層
5は,酸化シリコン,窒化シリコン又は酸化窒化シリコ
ンからなることを特徴として構成する。
【0017】
【作用】本発明の構成では,先ず図1(a)を参照し
て,表面に絶縁膜1aが形成された半導体基板1上に,
第一の高融点金属層2を堆積する。次いで,その第一の
高融点金属層2上に銅配線コア6(図1(d)参照)を
画定する配線型3を形成した後,第二の高融点金属層4
を配線型3を覆い堆積する。ここで,図1に図示された
配線型3は,紙面に垂直方向に延在するものを表してい
る。また,第一及び第二の高融点金属層は例えばスパッ
タ法又はCVD法により堆積することができる。
【0018】次いで,第二及び第一の高融点金属層4,
2をエッチバックする。このエッチバックは異方性イオ
ンエッチング,例えばイオンミリング,弗素又は塩素を
含む反応ガスを用いたイオンエッチングによりなされ
る。このため,図1(b)を参照して,配線型3の側面
に第二の高融点金属層4がサイドウオールとして残り,
側板4aが形成される。従って,第一の高融点金属層2
のうちこの側板4a及び配線型3に覆われた部分は,エ
ッチバックによっては除去されずに残り,配線型3の底
面を被覆する底板2aとして形成される。 なお,その
他の部分に堆積した第二及び第一の高融点金属層4,2
は除去され,また配線型3の上面は表出される。
【0019】次いで,図1(c)を参照して,基板1上
全面に絶縁層5を配線型3,側板4aを覆い厚く堆積し
た後,例えばエッチバック又は研磨により,この絶縁層
5を配線型3の上面が表出するまで基板面と略平行に除
去する。次いで,配線型3を例えばエッチングにより選
択的に除去する。この結果,図1(c)に示すように,
絶縁層5に側面及び底面が高融点金属層の底板2a及び
側板4aで覆われたトレンチ12が形成される。
【0020】次いで,高融点金属層上に選択的に銅又は
銅合金を堆積する方法,例えばCVD(化学的気相堆
積)法又はメッキ法を用いて,トレンチ12内面を覆う
高融点金属層,即ち側板4a及び底板2a上に銅又は銅
合金を堆積し,図1(d)を参照して,トレンチを埋込
む銅配線コア6を形成する。
【0021】次いで,銅配線コア6を掩覆する高融点金
属若しくはその化合物の薄膜からなる上板を,例えばC
VD法による金属上への選択的堆積により,又は高融点
金属若しくはその化合物の薄膜をパターニングして形成
する。
【0022】上記工程の結果,上下面及び左右側面が高
融点金属又はその化合物からなる被膜11により被覆さ
れた銅配線10が形成される。上記本構成において,既
述の高融点金属又はその化合物として,例えばTi,T
a,W,Nb,Mo及びTiNを用いることができる。
これらは銅配線の拡散バリア物質として効果的に作用す
る。従って本発明にかかる銅配線は酸化,拡散反応が阻
止され,安定である。
【0023】さらに,本発明では,銅配線10パターン
は,銅のエッチング又はパターニングをすることなく,
選択的堆積により形成される。このため,困難な銅のパ
ターンニング又はエッチングを必要としない。
【0024】なお,銅配線コア6の形状は,配線型3に
より画定される。配線型3にはパターニングが容易な材
料を選択することで,配線型3を精密な形状に形成する
ことができる。従って,銅配線コア6の形状,ひいては
銅配線10の形状を精密に形成することが容易にでき
る。
【0025】次に,本発明を適用するに好ましい配線
型,絶縁層の組み合わせについて述べる。本構成におい
て,配線型3は,第二及び第一の高融点金属層2,4を
エッチバックする際に,側板4aが形成される程度の耐
エッチング性を有する必要がある。また,配線型3を選
択的に除去する際に,トレンチ12形状が損なわれない
ように,絶縁層5及び側板4aはエッチングされないこ
とが望ましい。このため,絶縁層5及び側板4aと配線
型3との間に十分な選択比が要求される。さらに,配線
型3は,銅配線10の形状精度を決定するものであるか
ら,精密にパターンニングできる材料,例えば酸化シリ
コン,窒化シリコン,レジスト又はポリシリコンである
ことが望ましい。
【0026】これらの条件を満たすために,配線型3及
び絶縁層5を,例えば以下のような材料の組み合わせで
用いることができる。 (1)配線型3材料は酸化シリコンとし,絶縁層5材料
は窒化シリコン又は酸化窒化シリコンとする。 (2)配線型3材料は窒化シリコン又は酸化窒化シリコ
ンとし,絶縁層5材料は酸化シリコンとする。 (3)配線型3材料はレジスト又はポリシリコンとし,
絶縁層5材料は酸化シリコン,窒化シリコン又は酸化窒
化シリコンとする。
【0027】上記(1),(2),(3)の場合,配線
型3の材料は通常のエッチングにより容易に精密なパタ
ーニングを得ることができる。従って,これらの材料を
配線型3に用いることにより,精密な銅配線10を形成
することができる。
【0028】また,上記の配線型3の材料は,既述の第
二及び第一の高融点金属層4,2のエッチバック,例え
ばイオンミリング,弗素又は塩素を含む反応ガスを用い
たイオンエッチングに際し,サイドウオールが形成され
るに十分なエッチング耐性を有する。
【0029】さらに,窒化シリコン又は酸化窒化シリコ
ンと,酸化シリコンとについては,互いに選択性の高い
エッチャントが一般に知られている。例えば,酸化シリ
コンのエッチングには弗酸を含むエッチャントが,窒化
シリコン又は酸化窒化シリコンのエッチングには熱燐酸
がある。従って,(1)又は(2)の場合,配線型3を
エッチングして除去する際に,絶縁層5のエッチング量
を,配線パターン精度を保つに十分な程に小さくするこ
とは容易である。
【0030】なお,酸化シリコンには,SiO2 の他,
PSG(Phosphosilicate Glass) ,TEOSを用いるこ
とができる。さらにまた,(3)の場合,レジストは有
機溶媒でエッチングされ,又ポリシリコンは例えば弗硝
酸水溶液により容易にエッチングされる。これらのエッ
チャントによっては絶縁層5材料である酸化シリコン,
窒化シリコン又は酸化窒化シリコンは僅かしかエッチン
グされないから,(1),(2)と同様に容易に精密な
配線パターンを形成することができる。
【0031】なお,(1),(2),(3)のいずれの
場合においても,絶縁層5は,反応性イオンエッチン
グ,例えばCF4 ,CHF3 及びArの混合ガスを用い
た反応性イオンエッチングを用いてエッチバックするこ
とにより,又はCMP(Chemical Mechamical Polishin
g) により研磨して配線型3上面を表出することができ
る。
【0032】
【実施例】本発明を実施例を参照して説明する。先ず,
図2(a)を参照して,表面にSiO2 からなる絶縁膜
1aが形成されているシリコン基板1上に,例えば厚さ
50nmのTiをスパッタで堆積して第一の高融点金属層
2とする。このスパッタは,例えば1.6 mTorr のAr雰
囲気で,高周波出力500Wですることができる。なお,シ
リコン基板1の図外の領域には半導体素子が形成されて
いる。
【0033】次いで,レジストを塗布し,フォトリソグ
ラフィにより銅配線コアとなるべき領域を画定し,紙面
垂直方向に延在する,例えば幅400nm,高さ400nm
のレジストパターンを配線型3として第一の高融点金属
層2上に形成する。
【0034】次いで,図2(b)を参照して,基板上全
面に例えば厚さ50nmのTiをスパッタにより堆積して
第二の高融点金属層4とする。次いで,CHF3 又はC
4 を反応ガスとする反応性イオンエッチングにより第
二及び第一の高融点金属層4,2をエッチバックする。
その結果,図2(c)を参照して,配線型3の側面にT
iからなる側板4aが形成され,同時に配線型3の底面
に底板2aとなるTi層が残る。基板1上の他の領域及
び配線型3の上面に堆積していたTi層(第二及び第一
の高融点金属層4,2)は除去される。
【0035】次いで,図2(d)を参照して,絶縁層5
としてPSG(Phosphosilicate Glass) を基板1上全面
に配線型3を覆い堆積した後, CF4 ,CHF3 及びA
rの混合ガスを用いた反応性イオンエッチングにより,
配線型3上面が表出するまでPSGをエッチバックす
る。
【0036】この結果を,図3(e)に示す。絶縁層5
は配線型3の外側の基板1上に略側板4aの高さと同じ
厚さで延在する。他方,配線型3も略当初の厚さを保持
するが,必ずしもその厚さは保持される必要がなく,場
合によっては絶縁層5よりも速くエッチングされても差
支えない。
【0037】次いで,図3(f)を参照して,例えば有
機溶剤に浸漬して配線型3を除去する。なお,配線型3
の除去はレジストの灰化によることもできる。この工程
は,側板4a及び底板2a表面のダメージの発生を回避
するために,通常はウエットエッチング,プラズマエッ
チング又は灰化によりなされることが好ましい。
【0038】次いで,通常の半導体装置の製造方法に用
いられる選択CVD法により,図3(g)を参照して,
Tiからなる側板4a及び底面2a上に選択的に銅又は
銅合金を堆積して,配線型3を除去した跡に銅又は銅合
金を埋込み,銅配線コア6を形成する。
【0039】次いで,図3(h)を参照して,厚いため
絶縁層5の上表面よりはみ出す銅配線コア6の表面部分
を,例えば通常の塩素又は弗素を含む反応ガスを用いる
反応性イオンエッチングにより除去し,絶縁層5と銅配
線コア6の表面を略同一高さとし表面を平坦にする。な
お,この平坦化はCMPにより行うこともできる。
【0040】上記平坦化のための反応性イオンエッチン
グに引続き,金属上へ選択的にWを堆積するCVD法を
用いて,厚さ40nmのW層を銅配線コア6上に選択的に
堆積させ,銅配線コア6上面を覆う高融点金属からなる
上板7を形成する。なお,上板7は,Wを基板全面に例
えばスパッタにより堆積した後,パターニングして形成
してもよい。
【0041】以上の工程をへて,周囲がTi及びWで被
覆された銅配線10が形成された。次いで,基板上全面
に保護膜8を堆積して半導体装置が製造される。本実施
例では,銅配線コア6の形成後,上板7を形成する迄,
銅配線コア6が大気に触れることがない。従って,銅配
線コア6の表面の酸化が防止され,信頼性の高い銅配線
が形成される。
【0042】
【発明の効果】上述したように,本発明によれば,銅層
のパターニング又はエッチングをすることなく周囲が高
融点金属又はその化合物で被覆された銅配線を形成する
ことができる半導体装置の製造方法を提供することがで
きるから,半導体装置の性能向上に寄与するところが大
きい。
【図面の簡単な説明】
【図1】 本発明の原理説明図
【図2】 本発明の実施例断面工程図(その1)
【図3】 本発明の実施例断面工程図(その2)
【図4】 本発明の実施例断面工程図(その3)
【符号の説明】
1 基板 1a 絶縁膜 2 第一の高融点金属層 2a 底板 3 配線型 4 第二の高融点金属層 4a 側板 5 絶縁層 6 銅配線コア 7 上板 8 保護膜 10 銅配線 11 被膜 12 トレンチ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板(1)上に,銅又は銅合金か
    らなる銅配線コア(6)と,該銅配線コアの周囲を被覆
    する高融点金属又は高融点金属化合物からなる被膜とを
    有する銅配線(10)を用いた半導体装置の製造方法に
    おいて, 該基板(1)上に第一の高融点金属又は高融点金属化合
    物からなる第一の高融点金属層(2)を堆積する工程
    と, 次いで,該第一の高融点金属層(2)上に該銅配線コア
    (6)を画定する配線型(3)を形成する工程と, 次いで,第二の高融点金属又は高融点金属化合物からな
    る第二の高融点金属層(4)を該配線型(3)を覆い堆
    積する工程と, 次いで,異方性イオンエッチングを用いた該第二及び第
    一の高融点金属層(4,2)のエッチバックにより,該
    配線型(3)の側壁面上に堆積された該第二の高融点金
    属層(4)を側板(4a)として,並びに,該配線型
    (3)及び該側板(4a)に覆われた領域に該第一の高
    融点金属層(2)を底板(2a)として残し,その他の
    領域の該第二及び第一の高融点金属層(4,2)を除去
    することで,底面は該底板(2a)により被覆され,側
    面は該側板(4a)により被覆されかつ上面は表出する
    該配線型(3)を形成する工程と, 次いで,該配線型(3)及び該側板(4a)を覆う絶縁
    層(5)を該基板(1)上に堆積する工程と, 次いで,該絶縁層(5)の表面から該絶縁層(5)を実
    質的に基板(1)の表面と平行に除去して,該配線型
    (3)の上面を表出する工程と, 次いで,該配線型(3)を選択的に除去する工程と, 次いで,該底板(2a)及び該側板(4a)上に選択的
    に銅又は銅合金を堆積して,該配線型(3)が除去され
    た部分を埋め込む該銅配線コア(6)を形成する工程
    と, 次いで,該銅配線コア(6)上に第三の高融点金属又は
    高融点金属化合物の薄膜からなる上板(7)を形成する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて, 該第一の高融点金属層(2),該第二の高融点金属層
    (4)及び該上板(7)は,Ti,Ta,W,Nb,M
    o及びTiNのうちの何れかからなり, 該配線型(3)は酸化シリコン,窒化シリコン又は酸化
    窒化シリコンからなり, 該絶縁層(5)は,酸化シリコン,窒化シリコン及び酸
    化窒化シリコンのうちの該配線型(3)と異なる物質か
    らなることを特徴とする半導体装置の製造方法。
  3. 【請求項3】 請求項1記載の半導体装置の製造方法に
    おいて, 該第一の高融点金属層(2),該第二の高融点金属層
    (4)及び該上板(7)は,Ti,Ta,W,Nb,M
    o及びTiNのうちの何れかからなり, 該配線型(3)は,ポリシリコン又は有機レジストから
    なり, 該絶縁層(5)は,酸化シリコン,窒化シリコン又は酸
    化窒化シリコンからなることを特徴とする半導体装置の
    製造方法。
JP22033893A 1993-09-06 1993-09-06 半導体装置の製造方法 Withdrawn JPH0774173A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22033893A JPH0774173A (ja) 1993-09-06 1993-09-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22033893A JPH0774173A (ja) 1993-09-06 1993-09-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0774173A true JPH0774173A (ja) 1995-03-17

Family

ID=16749589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22033893A Withdrawn JPH0774173A (ja) 1993-09-06 1993-09-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0774173A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134899A1 (ja) * 2005-06-13 2006-12-21 Tohoku University 薄膜トランジスタ、配線板、及び電子装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134899A1 (ja) * 2005-06-13 2006-12-21 Tohoku University 薄膜トランジスタ、配線板、及び電子装置の製造方法

Similar Documents

Publication Publication Date Title
US5604156A (en) Wire forming method for semiconductor device
JPH0680651B2 (ja) 半導体デバイスの製造方法
JPH0642482B2 (ja) 半導体装置の製造方法
JPH0661342A (ja) トレンチ素子分離膜製造方法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JP3214475B2 (ja) デュアルダマシン配線の形成方法
US5427982A (en) Method for fabricating a semiconductor device
US20010039114A1 (en) Method Of Forming Contact Or Wiring In Semiconductor Device
KR100316017B1 (ko) 상감기법을이용한미세금속패턴형성방법
JPH10335459A (ja) 半導体装置およびその製造方法
US5981385A (en) Dimple elimination in a tungsten etch back process by reverse image patterning
JPH10116904A (ja) 半導体装置の製造方法
KR100548542B1 (ko) 반도체 소자의 게이트 형성방법
JPH1041389A (ja) 半導体装置の製造方法
JPH0817918A (ja) 半導体装置及びその製造方法
JPH0774173A (ja) 半導体装置の製造方法
GB2333644A (en) A method of forming void free trench isolation
JPH11204636A (ja) 半導体装置の製造方法
JP4451335B2 (ja) 半導体装置の製造方法
JPH0653334A (ja) 半導体装置の製造方法
JPH0969495A (ja) 半導体装置の製造方法
JPH05299397A (ja) 金属プラグの形成方法
KR100274976B1 (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
JPH10189590A (ja) 半導体装置及びその製造方法
JPH10116903A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001107