TWI613734B - 半導體元件、半導體裝置、及其製造方法 - Google Patents

半導體元件、半導體裝置、及其製造方法 Download PDF

Info

Publication number
TWI613734B
TWI613734B TW105121382A TW105121382A TWI613734B TW I613734 B TWI613734 B TW I613734B TW 105121382 A TW105121382 A TW 105121382A TW 105121382 A TW105121382 A TW 105121382A TW I613734 B TWI613734 B TW I613734B
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
oxide semiconductor
drain electrode
source electrode
Prior art date
Application number
TW105121382A
Other languages
English (en)
Other versions
TW201642356A (zh
Inventor
須澤英臣
倉田求
三上真弓
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201642356A publication Critical patent/TW201642356A/zh
Application granted granted Critical
Publication of TWI613734B publication Critical patent/TWI613734B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

該半導體元件包括絕緣表面上之氧化物半導體層；該氧化物半導體層上之源極電極層及汲極電極層；該氧化物半導體層、該源極電極層及該汲極電極層上之閘極絕緣層；及該閘極絕緣層上之閘極電極層。該源極電極層及該汲極電極層具有與該氧化物半導體層之頂面接觸的側壁。

Description

半導體元件、半導體裝置、及其製造方法
本發明關於包括氧化物半導體之半導體元件，及包括該半導體元件之半導體裝置。本發明關於例如包括半導體積體電路做為元件之電子裝置。此外，本發明關於半導體元件及半導體裝置之製造方法。
在本說明書中，「半導體裝置」係指藉由利用半導體特性而可運作之所有類型裝置，且電光裝置、半導體電路、電子元件及電子裝置均包括於半導體裝置之種類中。
近年來，半導體裝置已發展而做為LSI、CPU或記憶體。CPU為半導體元件之集合，各具為連接端子之電極，並包括與半導體晶圓區隔之半導體積體電路(包括至少電晶體及記憶體)。
諸如LSI、CPU或記憶體之半導體電路(IC晶片)安裝於電路板上，例如印刷佈線板，做為各類電子裝置之一元件。
此外，已發展出可傳輸及接收資料之半導體裝置。該等半導體裝置稱為無線標籤、RFID標籤等。該些實務上在許多情況下包括使用天線及半導體基板形成之半導體電路(IC晶片)。
矽基半導體材料已知做為可用於電晶體之半導體材料；然而，氧化物半導體則以做為其他材料引起注意。有關用於氧化物半導體之材料，已知氧化鋅及包含氧化鋅做為成分之材料。此外，揭露包括具有低於1018/cm3之電子載子濃度的非結晶氧化物(氧化物半導體)之電晶體(專利文獻1至3)。
[參考]
[專利文獻1]日本公開專利申請案No. 2006-165527
[專利文獻2]日本公開專利申請案No. 2006-165528
[專利文獻3]日本公開專利申請案No. 2006-165529
藉由減少半導體元件之通道長度L而微型化半導體元件，提供做為一種方式以提升電路操作速度，及降低使用包括氧化物半導體之半導體元件而製造之半導體積體電路的電力消耗。
形成於氧化物半導體層上之源極電極層與汲極電極層之間的空間需減少，以減少包括氧化物半導體之頂閘半導體元件的通道長度L，而使半導體元件微型化。然而，經 由光學處理所減少源極電極層與汲極電極層之間的空間有限。為此原因，難以製造小型半導體元件。
鑑於前述，本發明之一實施例之目標為提供包括氧化物半導體之頂閘半導體元件，其具有短通道長度L，並可微型化。此外，本發明之一實施例之目標為提供該半導體元件之製造方法。
此外，本發明之一實施例之目標為提升電路操作速度，此外藉由使用具有諸如LSI、CPU或記憶體之半導體積體電路中短通道長度L的小型半導體元件，而降低電力消耗。
此外，本發明之一實施例之目標為提供高度可靠半導體元件及包括該半導體元件之半導體裝置，藉由改進閘極絕緣層對於源極電極層及汲極電極層之覆蓋，以避免閘極電極層與源極電極層或汲極電極層之間短路。
在包括氧化物半導體之頂閘半導體元件中，提供用於源極電極層及汲極電極層之側壁，藉此半導體元件可具有短通道長度L，並可小巧。此外，具有短通道長度L之小型半導體元件用於諸如LSI、CPU或記憶體之半導體積體電路中，藉此可提升電路操作速度，此外可降低電力消耗。
此外，提供用於包括氧化物半導體之頂閘半導體元件中源極電極層及汲極電極層之側壁，使得源極電極層及汲極電極層之側面成錐形；因而，可改進閘極絕緣層之覆蓋，及可避免閘極電極層與源極電極層或汲極電極層之間 短路。因此，可製造高度可靠半導體元件。
藉由使用氧化物半導體層，其具有大能隙，且其中藉由移除諸如氫及濕氣之雜質而充分降低氫濃度並提升純度，可製造關閉狀態電流小之正常關半導體元件。使用半導體元件，使其可體現半導體裝置，其因洩漏電流之電力消耗小。
本發明之一實施例為半導體元件。該半導體元件包括絕緣表面上之氧化物半導體層；氧化物半導體層上之源極電極層及汲極電極層；氧化物半導體層、源極電極層及汲極電極層上之閘極絕緣層；及閘極絕緣層上之閘極電極層。源極電極層及汲極電極層具有側壁，接觸氧化物半導體層之頂面。
本發明之一實施例為半導體元件。該半導體元件包括絕緣表面上之氧化物半導體層，及氧化物半導體層上之源極電極層及汲極電極層。源極電極層包括第一源極電極層上之第一源極電極層及第二源極電極層。汲極電極層包括第一汲極電極層上之第一汲極電極層及第二汲極電極層。提供用於第二源極電極層之側壁接觸第一源極電極層之頂面。提供用於第二汲極電極層之側壁接觸第一汲極電極層之頂面。該半導體元件亦包括氧化物半導體層、源極電極層、汲極電極層及側壁上之閘極絕緣層，及閘極絕緣層上之閘極電極層。第一源極電極層延伸超出第二源極電極層邊緣，及第一汲極電極層延伸超出第二汲極電極層邊緣。
基於任一上述結構，可達成至少一項上述目標。
導電層可形成於氧化物半導體層之下。本發明之半導體元件具有另一結構，其中導電層係提供於絕緣表面之上，及覆蓋導電層之第一絕緣層係提供於每一上述結構中，導電層與氧化物半導體層重疊，且第一絕緣層插於其間。
為降低寄生電容，本發明之半導體元件具有另一結構，其中在每一上述結構中，閘極絕緣層及第二絕緣層係提供於閘極電極層與源極電極層或汲極電極層之間。換言之，在半導體元件中，源極電極層或汲極電極層與閘極電極層之一部分重疊，且閘極絕緣層及第二絕緣層插於其間。藉由於閘極電極層與源極電極層或汲極電極層之間提供閘極絕緣層及第二絕緣層，閘極電極層與源極電極層之間空間，或閘極電極層與汲極電極層之間空間提升，藉此可降低寄生電容。
當提供第二絕緣層以便源極電極層及汲極電極層具有錐形形狀時，諸如第二絕緣層相對於源極電極層或汲極電極層之選擇比等蝕刻狀況需予以控制，此造成藉由蝕刻之處理困難。除非源極電極層及汲極電極層為錐形，否則將產生堆疊於上之閘極絕緣層覆蓋減少之問題。然而，在依據本發明之一實施例的半導體元件中，側壁提供於源極電極層及汲極電極層之側面，此提供源極電極層及汲極電極層錐形形狀；因而，源極電極層及汲極電極層之邊緣不需處理而具有錐形形狀。因此，半導體元件可易於製造。
在每一上述結構中，氧化物半導體層中載子濃度較佳 地低於1×1012/cm3。此外，在每一上述結構中，半導體元件之關閉狀態電流較佳地低於1×10-13A。
本發明之一實施例為包括具有每一上述結構之半導體元件的半導體裝置。
此外，可藉由組合各包括氫濃度充分降低之氧化物半導體層的複數半導體元件，而製造半導體電路。有關半導體電路，例如可形成EDMOS電路。半導體裝置包括EDMOS電路，其於絕緣表面上包括具第一氧化物半導體層之第一半導體元件，及具第二氧化物半導體層之第二半導體元件。第一氧化物半導體層及第二氧化物半導體層具有低於1×1012/cm3之載子濃度。
此處，EDMOS電路係指包括增強型電晶體及空乏型電晶體組合之反相器電路。
除了LSI、CPU或記憶體以外，可使用具有每一上述結構之半導體元件，而製造電源電路、傳輸及接收電路、音頻處理電路之放大器、顯示部之驅動電路、控制器、音頻處理電路之轉換器等。
複數半導體積體電路可安裝於一組件上，以提升半導體裝置之密度，其係所謂MCP(多晶片組件)。
此外，若半導體積體電路安裝於電路板上，半導體積體電路可以面朝上狀態或倒裝晶片狀態(面朝下狀態)安裝。
本發明之一實施例為半導體元件之製造方法。此方法包括以下步驟：於絕緣表面上形成氧化物半導體層；於氧 化物半導體層上形成源極電極層及汲極電極層；形成膜，做為氧化物半導體層、源極電極層及汲極電極層上之側壁；藉由蝕刻該膜做為側壁，而形成源極電極層及汲極電極層之側壁，並與氧化物半導體層之頂面接觸；於氧化物半導體層、源極電極層、汲極電極層及側壁之上形成閘極絕緣層；及於閘極絕緣層之上形成閘極電極層。
本發明之一實施例為半導體元件之製造方法。此方法包括以下步驟：於絕緣表面上形成氧化物半導體層；於氧化物半導體層上形成第一導電膜及第二導電膜；藉由蝕刻第二導電膜而形成第二源極電極層及第二汲極電極層；形成膜，做為第一導電膜、第二源極電極層及第二汲極電極層上之側壁；藉由蝕刻該膜做為側壁，而形成第二源極電極層及第二汲極電極層之側壁；藉由使用側壁做為遮罩，蝕刻第一導電膜，而形成第一源極電極層及第一汲極電極層；於氧化物半導體層、第一源極電極層、第二源極電極層、第一汲極電極層、第二汲極電極層及側壁之上形成閘極絕緣層；及於閘極絕緣層之上形成閘極電極層。第一源極電極層延伸超出第二源極電極層邊緣。第一汲極電極層延伸超出第二汲極電極層邊緣。側壁接觸第一源極電極層或第一汲極電極層頂面。
本發明之一實施例為在每一上述結構中半導體元件之製造方法，包括以下步驟：於絕緣表面上形成導電層；形成覆蓋導電層之絕緣層；及形成與導電層重疊之氧化物半導體層，且絕緣層插於其間。
請注意，在本說明書中，「通道長度L」係指閘極電極層之底面與氧化物半導體層重疊之區域中，連接源極電極層及汲極電極層之方向的長度。
在本說明書等中，在元件之間的位置關係說明中，「之上」與「之下」用詞並不一定分別表示「直接之上」及「直接之下」。例如，「閘極絕緣層上之閘極電極層」的表示並未排除另一元件插於閘極絕緣層與閘極電極層之間的狀況。此外，「之上」與「之下」用詞僅為說明方便而使用。除非特別指明，包括其位置交換之狀況。
此外，在本說明書等中，諸如「電極」或「佈線」用詞並不侷限元件之功能。例如，「電極」有時用做「佈線」之一部分，反之亦然。此外，名詞「電極」或「佈線」可包括以積體方式形成複數「電極」或「佈線」之狀況。
例如，當使用相反極性之電晶體，或當電路操作中電流流動方向改變，「源極」與「汲極」之功能有時彼此替代。因此，「源極」與「汲極」用詞在本說明書中可彼此替代。
依據本發明之一實施例，可藉由提供用於源極電極層及汲極電極層之側壁，而可提供包括氧化物半導體層之頂閘半導體元件，其具有短通道長度L並可微型化。此外，依據本發明之一實施例，可提供半導體元件之製造方法。
此外，依據本發明之一實施例之具有短通道長度L的小型半導體元件，用於諸如LSI、CPU或記憶體之半導體 積體電路，藉此可提升電路操作速度，此外可降低電力消耗。
此外，在依據本發明一實施例之半導體元件中，於源極電極層及汲極電極層側面上提供側壁，其提供源極電極層及汲極電極層錐形形狀；因而，可改進閘極絕緣層之覆蓋，及可避免閘極電極層與源極電極層或汲極電極層之間短路。因此，可製造高度可靠半導體元件。
101、301、411‧‧‧基板
102、412b、412c、412d、412e、412f‧‧‧電極層
103、303、413‧‧‧第一絕緣層
105、305、415‧‧‧第二絕緣層
107、307‧‧‧氧化物半導體層
109a‧‧‧源極電極層
109b‧‧‧汲極電極層
117、317、427‧‧‧閘極絕緣層
119、319‧‧‧閘極電極層
120、310、320、510‧‧‧絕緣層
121、321、421、431‧‧‧側壁
199‧‧‧虛線部分
200、201、300、1123‧‧‧電晶體
306、308‧‧‧導電膜
309a‧‧‧第一源極電極層
309b‧‧‧第一汲極電極層
311a‧‧‧第二源極電極層
311b‧‧‧第二汲極電極層
315、416‧‧‧第三絕緣層
400、1111‧‧‧第一電晶體
401、1112‧‧‧第二電晶體
417a‧‧‧第一氧化物半導體層
417b‧‧‧第二氧化物半導體層
417c‧‧‧第三氧化物半導體層
417d‧‧‧第四氧化物半導體層
419a‧‧‧第一閘極電極層
419b‧‧‧第二閘極電極層
422a‧‧‧第一電極層
422b‧‧‧第二電極層
422c‧‧‧第三電極層
422d‧‧‧第四電極層
422e‧‧‧第五電極層
422f‧‧‧第六電極層
429a‧‧‧第一佈線
429b‧‧‧第三佈線
429c‧‧‧第四佈線
429d‧‧‧第五佈線
439‧‧‧導電層
500‧‧‧半導體積體電路晶片
501、505、522、524、890‧‧‧天線
502、512‧‧‧絕緣體
503、523‧‧‧半導體積體電路
506‧‧‧支撐基板
507‧‧‧虛線
508‧‧‧饋電點
520、800、3230、3250‧‧‧半導體裝置
521‧‧‧詢問器
810‧‧‧高頻電路
820‧‧‧電源電路
830‧‧‧重置電路
840‧‧‧時脈產生電路
850‧‧‧資料解調電路
860‧‧‧資料調變電路
870‧‧‧控制電路
880‧‧‧記憶體電路
910‧‧‧代碼提取電路
920‧‧‧代碼決定電路
930‧‧‧CRC決定電路
940‧‧‧輸出單元電路
1001‧‧‧中央處理單元(CPU)
1002‧‧‧時序控制電路
1003‧‧‧指令解碼器
1004‧‧‧暫存器陣列
1005‧‧‧位址邏輯及緩衝器電路
1006‧‧‧資料匯流排介面
1007‧‧‧算術邏輯單元(ALU)
1008‧‧‧指令暫存器
1100‧‧‧記憶體元件
1101‧‧‧第一邏輯積體電路
1102‧‧‧第二邏輯積體電路
1103‧‧‧第三邏輯積體電路
1104‧‧‧第一開關
1105‧‧‧第二開關
1106‧‧‧第三開關
1113‧‧‧第三電晶體
1114‧‧‧第四電晶體
1115‧‧‧第五電晶體
1116‧‧‧第六電晶體
1117‧‧‧第七電晶體
1118‧‧‧第八電晶體
1119‧‧‧第一電容器
1120‧‧‧第二電容器
1121‧‧‧第三電容器
1122‧‧‧第四電容器
1124‧‧‧電容器
2700‧‧‧電子書閱讀器
2701、2703、2800、2801、3002‧‧‧外殼
2705、2707、3003、3023、3210‧‧‧顯示部
2711‧‧‧絞鏈
2721‧‧‧電源開關
2723、2805‧‧‧操作鍵
2725、2803‧‧‧揚聲器
2802‧‧‧顯示面板
2804‧‧‧麥克風
2806‧‧‧指向裝置
2807‧‧‧相機鏡頭
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池
2811‧‧‧外部記憶體槽
3001、3021、3051‧‧‧主體
3004‧‧‧鍵盤
3022‧‧‧手寫筆
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3053‧‧‧目鏡
3054‧‧‧操作開關
3055‧‧‧顯示部B
3056‧‧‧電池
3057‧‧‧顯示部A
3200、3240‧‧‧通訊裝置
3220、3260‧‧‧產品
圖1A至1D為俯視圖及截面圖，描繪本發明之一實施例。
圖2A至2D為截面圖，描繪本發明之一實施例之製造方法。
圖3A至3F為截面圖，描繪本發明之一實施例之製造方法。
圖4為等效電路圖，描繪本發明之一實施例。
圖5A及5B為截面圖，描繪本發明之一實施例。
圖6A及6B為截面圖及俯視圖，描繪本發明之一實施例。
圖7為包括氧化物半導體之頂閘電晶體的截面圖。
圖8為能帶圖(示意圖)，描繪沿圖7中線A-A'之截面。
圖9A及9B為沿圖7中線B-B'之能帶圖。
圖10顯示真空位準與金屬之功函數(ΦM)之間關 係，及真空位準與氧化物半導體之電子親和性(χ)之間關係。
圖11描繪熱載子注入矽(Si)所需能量。
圖12描繪熱載子注入In-Ga-Zn-O基氧化物半導體(IGZO)所需能量。
圖13描繪熱載子注入碳化矽(4H-SiC)所需能量。
圖14顯示短通道效應之計算結果(裝置模擬)。
圖15顯示短通道效應之計算結果(裝置模擬)。
圖16顯示C-V特性。
圖17顯示Vg與(1/C)2之間關係。
圖18為方塊圖，描繪本發明之一實施例。
圖19描繪半導體裝置。
圖20A及20B各描繪半導體裝置。
圖21A至21C描繪半導體裝置。
圖22描繪半導體裝置。
圖23A至23C描繪半導體裝置。
圖24A及24B為等效電路圖，描繪本發明之一實施例。
圖25A及25B為等效電路圖，描繪本發明之一實施例。
圖26為等效電路圖，描繪本發明之一實施例。
圖27A至27E描繪電子裝置之範例。
圖28A及28B為截面圖，各描繪本發明之一實施例。
以下，將參照圖式詳細說明本發明之實施例。然而，本發明不侷限於以下說明，且熟悉本技藝之人士易於理解到在不偏離本發明之精神及範圍下，此間所揭露之模式及細節可以各式方式修改。此外，本發明不解譯為侷限於實施例之說明。
請注意，圖式等中所描繪之每一元件的位置、尺寸、範圍等，有時為求易於理解並非精準表示。因此，本發明所揭露者不必要侷限於圖式等中所描繪之每一元件的位置、尺寸、範圍等。
在本說明書等中，諸如「第一」、「第二」及「第三」之序數，係用於避免元件間混淆，且此用詞並非表示元件數量之限制。
(實施例1)
在本實施例中，將說明依據本發明之一實施例之半導體元件的截面結構範例。
將參照圖1A至1D及圖28A及28B說明本實施例之半導體元件。圖1A為本發明之一實施例之半導體元件的俯視圖。圖1B為沿圖1A中線A1-B1之截面圖。圖1C及1D為圖1B中虛線部分199之放大圖。此外，圖28A及28B各描繪本發明之一實施例之半導體元件的截面結構範例。圖1A至1D中所描繪之電晶體200、圖28A中所描 繪之電晶體201、及圖28B中所描繪之電晶體300，為頂閘電晶體。
圖1A及1B中所描繪之電晶體200包括具有絕緣表面之基板101上之第一絕緣層103、第二絕緣層105、氧化物半導體層107、源極電極層109a、汲極電極層109b、側壁121、閘極絕緣層117及閘極電極層119。
電晶體200包括源極電極層109a及汲極電極層109b之側壁121。側壁121之底面接觸氧化物半導體層107之頂面。經由光學處理，源極電極層109a與汲極電極層109b之間空間減少有限。然而，當側壁121提供於藉由各向異性蝕刻之空間時，可降低位於源極電極層109a與汲極電極層109b之間之一部分閘極電極層119的寬度；因而，可製造具有短通道長度L之小型電晶體。通道長度L的減少可能造成短通道效應。本實施例之後將說明包括氧化物半導體之電晶體中短通道效應。
請注意，在本說明書中「通道長度L」係指閘極電極層之底面與氧化物半導體層重疊之區域中，連接源極電極層及汲極電極層方向之長度(圖1C)。
在電晶體200中，側壁係提供於源極電極層及汲極電極層之側面，其提供源極電極層及汲極電極層錐形形狀；因而，可改進閘極絕緣層之覆蓋，及可避免閘極電極層與源極電極層或汲極電極層之間短路。因而，電晶體200可為高度可靠。
當使用絕緣材料形成側壁121時，如圖1C中所描繪 提供補償區Loff。在此狀況下，補償區Loff係指通道長度L與源極電極層或汲極電極層邊緣與氧化物半導體層重疊之區域A之間的區域。補償區Loff之提供增加了閘極電極層與源極電極層或汲極電極層之間的距離，使得可進一步避免電極之間發生短路。此外，可減少閘極電極層與源極電極層或汲極電極層之間的寄生電容。
相反地，若使用導電材料形成側壁121，側壁121便做為一部分源極電極層或汲極電極層；因而，可減少補償區Loff(圖1D)。在此狀況下，補償區Loff係藉由通道長度L與側壁121底面與氧化物半導體層重疊之區域B之間的距離定義。因而，可體現高開啟狀態電流及高移動性。
換言之，藉由改變用於側壁121之材料，可增加及減少補償區Loff。
此外，電晶體200包括純化氧化物半導體層107做為通道區。包括具有大能隙之純化氧化物半導體的電晶體200，具有小關閉狀態電流，且為正常關電氣特性(即，當閘極電壓為0V時，電流未流經源極電極與汲極電極之間)，此外具有電晶體特性之小溫度相依性。例如，若汲極電壓Vd為+1V或+10V，當閘極電壓Vg為正，汲極電流Id為充分高，且當閘極電壓Vg介於-5V至-20V，汲極電流可低於或等於1×10-13A。
請注意，氫濃度充分降低且純度提升之氧化物半導體層107中載子濃度為低於1×1012/cm3，較佳地為低於或等 於1×1011/cm3，更佳地為低於或等於1.45×1010/cm3。本實施例中之後將說明用於計算載子濃度之方法。
氧化物半導體層107之能隙為大於或等於2.0eV，較佳地為大於或等於2.5eV，更佳地為大於或等於3.0eV。之後將說明與具有大能隙之其他材料的比較。此外，包括被純化且具有低載子濃度之氧化物半導體的電晶體，對於熱載子惡化具有高耐受性。此將於之後具體說明。
如上述，藉由使用具有大能隙且氫濃度充分降低及純度提升之氧化物半導體層107，製造正常關電晶體200，使得可體現具有新穎結構之半導體裝置。
圖28A中所描繪之電晶體201，於具有絕緣表面之基板101上，包括電極層102、第一絕緣層103、第二絕緣層105、氧化物半導體層107、源極電極層109a、汲極電極層109b、側壁121、閘極絕緣層117及閘極電極層119。
換言之，電晶體201具有一種結構，其中電極層102添加至電晶體200。
電極層102係提供於電晶體201之氧化物半導體層107之下，可做為背閘。背閘之電位可為固定電位，例如0V或接地電位，並可由從業者酌情決定。藉由於氧化物半導體層之上或之下提供閘極電極，在用於測試電晶體可靠性之偏壓溫度壓力測試(以下稱為BT測試)中，可降低BT測試之前及之後電晶體之閾值電壓的改變量。換言之，於氧化物半導體層之上或之下提供閘極電極，使得以 改進可靠性。
此外，可藉由控制應用於電極層102之閘極電壓，而控制閾值電壓。藉由設定閾值電壓為正，電晶體可做為增強型電晶體。另一方面，藉由設定閾值電壓為負，電晶體可做為空乏型電晶體。
例如，包括增強型電晶體及空乏型電晶體組合之反相器電路(EDMOS反相器電路；以下簡稱為EDMOS電路)，可用於驅動電路。驅動電路包括至少邏輯電路部及開關部或緩衝器部。邏輯電路部具有包括上述EDMOS電路之電路結構。此外，大開啟狀態電流可流動之電晶體較佳地用於開關部或緩衝器部。使用空乏型電晶體，或於氧化物半導體層之上及之下包括閘極電極之電晶體。
此外，可在未顯著增加製造步驟數量下，於一基板上製造具有不同結構之電晶體。例如，於高速驅動之積體電路中，如圖28A及28B中所描繪，可使用於氧化物半導體層之上及之下包括閘極電極之電晶體，形成EDMOS電路，及可於另一區域中，如圖1A至1D中所描繪，形成僅於氧化物半導體層之上包括閘極電極之電晶體。
請注意，在本說明書中，閾值電壓為正之n通道電晶體定義為增強型電晶體，同時閾值電壓為負之n通道電晶體定義為空乏型電晶體。
圖28B中所描繪之電晶體300，於具有絕緣表面之基板301之上，包括第一絕緣層303、第二絕緣層305、氧化物半導體層307、源極電極層(第一源極電極層309a 及第二源極電極層311a)、汲極電極層(第一汲極電極層309b及第二汲極電極層311b)、第三絕緣層315、側壁321、閘極絕緣層317及閘極電極層319。
電晶體300包括第二源極電極層311a及第二汲極電極層311b之側壁321。側壁321之底面接觸第一源極電極層309a及第一汲極電極層309b之頂面。電晶體300包括側壁321，使得電晶體具有短通道長度L。通道長度L減少可能造成短通道效應。本實施例之後將說明包括氧化物半導體之電晶體中短通道效應。
電晶體300包括第三絕緣層315。第三絕緣層315之提供，允許閘極電極層319與第二源極電極層311a之間，或閘極電極層319與第二汲極電極層311b之間，寄生電容減少。同時，當提供第三絕緣層315時，為使第二源極電極層311a及第二汲極電極層311b具有錐形形狀，需控制蝕刻狀況，諸如第三絕緣層315相對於第二源極電極層311a或第二汲極電極層311b之選擇比，此使得藉由蝕刻之處理困難。除非第二源極電極層311a及第二汲極電極層311b為錐形，堆疊於上之閘極絕緣層317之覆蓋降低的問題將產生。然而，在依據本發明之一實施例的電晶體中，於第二源極電極層311a及第二汲極電極層311b之側面提供側壁321，此提供源極電極層311a及汲極電極層311b錐形形狀；因而，第二源極電極層311a及第二汲極電極層311b之邊緣不需處理而具有錐形形狀。因此，可輕易地製造電晶體。
電晶體300與電晶體200及201不同，其中補償區Loff並非取決於用於側壁之材料，而是由閘極絕緣層之厚度決定。
如上述，藉由移除氧化物半導體中雜質至極低程度，其可為載子供體(供體或受體)，被製成本質或實質上本質之氧化物半導體用於本實施例之電晶體中。
以下將簡要說明純化氧化物半導體及製造本質氧化物半導體(i型)之重要性、使用氧化物半導體製造半導體裝置之優點等。
<製造本質氧化物半導體>
請注意，儘管已實施氧化物半導體屬性之大量研究，諸如狀態之密度(DOS)，但並不包括充分降低本身定域態之觀念。依據本發明所揭露之一實施例，純化氧化物半導體係藉由移除氧化物半導體之水或氫而予形成，此可能造成定域態。此係基於充分降低本身定域態之觀念，並使其可製造卓越的產業產品。
請注意，移除氫、水等，有時亦移除氧。因此，較佳的是藉由供應氧至因缺氧而形成之金屬懸鍵，氧化物半導體進一步純化(製成i型)，使得以降低由缺氧造成之定域態。例如，由缺氧造成之定域態可以下列方式降低：形成與通道形成區緊密接觸之具有過量氧之氧化物膜；以200℃至400℃，典型約250℃，執行熱處理，使得從氧化物膜供應氧予氧化物半導體。於之後說明之第二熱處理期 間，將惰性氣體切換為包含氧之氣體。此外，在第二熱處理之後，經由在氧氣或氫、水等充分降低之氣體中之降溫程序，氧可供應予氧化物半導體。
氧化物半導體之特性惡化的一個因子，咸信為因過量氫之傳導帶以下0.1eV至0.2eV之淺能級、因缺氧之深能級等。因此，儘量減少氫及充分供應氧以排除缺點之技術觀念是正確的。
氧化物半導體通常被認為是n型半導體；然而，依據本發明所揭露之一實施例，藉由移除諸如水或氫之雜質及供應氧化物半導體之組成元素的氧，可體現i型氧化物半導體。以此觀點，可以說此間所揭露之本發明之一實施例包括新穎技術觀念，因為依據本發明之一實施例的氧化物半導體，係以不同於矽等藉由添加雜質而製成i型的方式，而製成i型。
此外，氧化物半導體被製成i型，使得電晶體具有有利的溫度特性；典型地，有關電晶體之電流-電壓特性，在-25℃至150℃之溫度範圍中，開啟狀態電流、關閉狀態電流、場效移動性、S值及閾值電壓的變化不大，且因溫度之電流-電壓特性惡化少。
本實施例之技術觀念為雜質並未進一步添加至氧化物半導體，相反地，藉由移除諸如水及氫之不希望存在其間之雜質，而純化氧化物半導體本身。換言之，藉由刻意移除形成供體位準之水或氫，以進一步降低缺氧並充分供應氧化物半導體之主要元素之氧，而純化氧化物半導體。
如沉積之氧化物半導體中氫的濃度係藉由二次離子質譜(SIMS)測量而達1020/cm3等級。藉由刻意移除造成供體位準之水或氫，及進一步添加氧(氧化物半導體之元素之一)，其於水或氫移除的同時減少，氧化物半導體被製成具有較高純度而成為電氣i型(本質)半導體。
在本實施例中，氧化物半導體中水及氫之量較佳地較小，且載子量亦較佳地較小。換言之，載子濃度較佳地低於1×1012/cm3，更佳地低於1.45×1010/cm3。此外，依據本實施例之技術觀念，理想載子濃度為接近零或為零。尤其，藉由以高於或等於450℃及低於或等於850℃之溫度，較佳地為高於或等於550℃及低於或等於750℃，在氧氣、氮氣或極乾燥氣體(包含20ppm或更低之水的空氣，較佳地為1ppm或更低，更佳地為10ppb或更低)中，藉由移除做為n型雜質之水或氫之熱處理，可純化氧化物半導體。氧化物半導體藉由移除諸如水或氫之雜質而予純化，藉此載子濃度可低於1×1012/cm3，較佳地為低於1.45×1010/cm3。氧化物半導體中載子減少或較佳排除，使得氧化物半導體做為電晶體載子通過之路徑。
如上述，純化氧化物半導體，使得並非氧化物半導體膜主要元素之雜質，典型地為氫、水、羥基或氫化物，盡可能少包含於內，藉此可獲得電晶體之有利操作。此外，可抑制BT測試之前和之後電晶體之閾值電壓的改變量，藉此可體現高可靠性。再者，可抑制電氣特性之溫度相依性。
<比較其他半導體材料>
碳化矽(例如4H-SiC)提供做為可與氧化物半導體相比之半導體材料的範例。氧化物半導體與4H-SiC有共同點。載子濃度為其一範例。依據正常溫度之費米-狄拉克(Fermi-Dirac)分佈，氧化物半導體中少數載子之濃度經估計為約10-7/cm3，此為一極低值，類似於4H-SiC中載子濃度，即6.7×10-11/cm3。當氧化物半導體中少數載子之濃度與矽中本質載子密度(約1.45×1010/cm3)相比，可以很清楚地知道，氧化物半導體中少數載子之濃度顯然較低。
此外，氧化物半導體之能帶間隙為3.0eV至3.5eV，而4H-SiC之能帶間隙為3.26eV，表示氧化物半導體及碳化矽均共同為寬間隙半導體。
另一方面，氧化物半導體與碳化矽之間存在顯著差異。即處理溫度。由於碳化矽通常需要歷經1500℃至2000℃之熱處理，難以形成碳化矽與使用並非碳化矽之半導體材料而形成之半導體元件的堆疊結構。這是因為此等高溫會破壞半導體基板、半導體元件等。相反地，藉由300℃至800℃之熱處理，可形成氧化物半導體；因此，使用並非氧化物半導體之半導體材料，接著使用氧化物半導體形成半導體元件，可形成積體電路。
相對於使用碳化矽之狀況，若使用氧化物半導體，存在一個優點，即可使用諸如玻璃基板之低耐熱性基板。此 外，若使用氧化物半導體，不需要高溫熱處理，使得相較於使用碳化矽之狀況，可充分地降低能量消耗。在碳化矽中，晶體缺點或不自覺混入少量雜質造成載子。因此，雖然理論上碳化矽中可獲得低載子濃度，與本發明之一實施例之氧化物半導體中相等，但由於上述理由，實際上難以獲得低於或等於1012/cm3之載子濃度。對於氧化物半導體與同樣已知之寬間隙半導體之氮化鎵相比，結果相同。
<包括氧化物半導體之電晶體的導電機構>
此處，參照圖7、圖8、圖9A、9B及圖10說明包括氧化物半導體之電晶體的導電機構。請注意，下列說明係基於易於理解之理想情況的假設，且不必然反映真實情況。亦請注意，下列說明僅為考量，並不影響本發明之有效性。
圖7為包括氧化物半導體之反相交錯電晶體(薄膜電晶體)的截面圖。源極電極層(S)與汲極電極層(D)提供於氧化物半導體層(OS)之上，閘極電極層(GE)提供於氧化物半導體層(OS)、源極電極層(S)及汲極電極層(D)之上，且閘極絕緣層(GI)插於其間。
圖8為沿圖7中線A-A'之截面中電晶體層的能帶圖(示意圖)。在圖8中，黑圈(●)及白圈(○)分別代表電子及電洞，並具有電荷(-q，+q)。基於正電壓(VD>0)應用於汲極電極，虛線顯示無電壓應用於閘極電極(VG=0)之狀況，及基於正電壓(VD>0)應用於汲極電極，實線顯示正電壓應用於閘極電極(VG>0)之狀況。 若無電壓應用於閘極電極，載子(電子)因高電位障壁而未從電極注入氧化物半導體側，使得電流未流動，此表示關閉狀態。另一方面，當正電壓應用於閘極電極，電位障壁降低，因而電流流動，此表示開啟狀態。
圖9A及9B為沿圖7中線B-B'之能帶圖(示意圖)。圖9A顯示一種狀態，其中正電壓(VG>0)應用於閘極電極層(GE)，即開啟狀態，其中載子(電子)於源極與汲極之間流動。圖9B顯示一種狀態，其中負電壓(VG<0)應用於閘極電極層(GE)，即關閉狀態(少數載子未流動)。
圖10顯示真空能級與金屬之功函數(ΦM)之間及真空能級與氧化物半導體之電子親和性(χ)之間的關係。
在正常溫度，金屬中電子衰退且費米能級位於傳導帶中。相反地，習知氧化物半導體一般為n型半導體，且費米能級(EF)遠離位於帶隙中間之本質費米能級(Ei)，並較接近傳導帶。請注意，已知氧化物半導體中氫做為供體，並為造成氧化物半導體成為n型半導體之一因子。
相反地，依據本發明揭露之一實施例之氧化物半導體，被製成本質(i型)或實質上本質氧化物半導體，其係藉由移除氧化物半導體中氫(其造成n型氧化物半導體)，而予純化，使得盡可能避免並非氧化物半導體之主要元素之雜質元素包含於其中。換言之，依據本發明之一實施例之氧化物半導體具有一特性，其中其被製成i型(本質)半導體或接近之半導體，並非藉由添加雜質元 素，而係藉由盡可能移除諸如氫或水之雜質，而予純化。此使得費米能級(EF)實質上與本質費米能級(Ei)相同。
據說若氧化物半導體之帶隙(Eg)為3.15eV，其電子親和性(χ)為4.3eV。用於形成源極電極及汲極電極之鈦(Ti)的功函數實質上等於氧化物半導體之電子親和性(χ)。在此狀況下，於金屬與氧化物半導體之間之介面未形成電子之蕭特基障壁。
此時，如圖9A中所示，電子於閘極絕緣層與純化氧化物半導體之間的介面附近移動(能量穩定之氧化物半導體的最低部分)。
如圖9B中所示，當負電位應用於閘極電極層(GE)時，少數載子之電洞數量實質上為零；因而，電流之值極接近零。
如上述，藉由純化，使得盡可能少包含並非主要元素之元素(即雜質元素)，而將氧化物半導體製成本質(i型)或實質上本質。因而，氧化物半導體與閘極絕緣層之間介面的特性成為明顯。為此原因，閘極絕緣層需形成與氧化物半導體之有利介面。具體地，較佳的是使用下列絕緣層，例如：藉由CVD法並使用以VHF頻帶至微波頻帶之範圍的電源頻率產生之高密度電漿而形成之絕緣層，或藉由濺鍍法而形成之絕緣層。
氧化物半導體與閘極絕緣層之間介面被製成有利，同時氧化物半導體被純化，藉此，若例如電晶體具有1×104 μm通道寬度W及3μm通道長度L，便可體現小於或等於1×10-13A之關閉狀態電流及0.1V/dec之子閾值擺幅(S值)(閘極絕緣層之厚度：100nm)。
如上述，氧化物半導體被純化以便盡可能少包含並非氧化物半導體主要元素之元素(即雜質元素)，藉此可獲得電晶體之有利操作。
<包括氧化物半導體之電晶體相對於熱載子惡化之耐受性>
其次，將參照圖11、圖12及圖13說明包括氧化物半導體之電晶體相對於熱載子惡化之耐受性。請注意，下列說明係基於易於理解之理想情況之假設，並非反映真實情況。亦請注意的是，下列說明僅為考量。
熱載子惡化之主要原因為通道熱電子注入(CHE注入)及汲極突崩熱載子注入(DAHC注入)。請注意，以下為求簡化，僅考量電子。
CHE注入係指一種現象，其中得到高於半導體層中閘極絕緣層障壁之能量的電子被注入閘極絕緣層等。電子藉由低電場加速而得到能量。
DAHC注入係指一種現象，其中藉由高電場加速之電子碰撞所產生之電子被注入閘極絕緣層等。DAHC注入與CHE注入之間的差異為是否包括衝擊電離造成之突崩潰。請注意，DAHC注入需要電子具有高於半導體之帶隙的動能。
圖11顯示從矽(Si)之帶結構估計之每一熱載子注入所需能量，圖12顯示從In-Ga-Zn-O基氧化物半導體(IGZO)之帶結構估計之每一熱載子注入所需能量。在每一圖11及圖12中，CHE注入顯示於左側，及DAHC注入顯示於右側。
有關矽，DAHC注入造成之惡化較CHE注入造成者嚴重。這是因為矽中載子(例如電子)加速極少沒有碰撞，儘管矽具有窄帶隙，且其中易於發生突崩潰。突崩潰使可移動超越閘極絕緣層障壁之電子數量增加，且在此狀況下熱電子的可能性高於未發生突崩潰之熱電子的可能性。
有關In-Ga-Zn-O基氧化物半導體，CHE注入所需能量並未與矽之狀況有顯著不同，且CHE注入的可能性仍類似於矽般地低。然而，由於寬帶隙，DAHC注入所需能量本質上等於CHE注入所需能量，且高於矽之狀況；因而，DAHC注入極不可能首先發生。
換言之，CHE注入及DAHC注入二者的可能性低，且對於熱載子惡化之耐受性高於矽。
In-Ga-Zn-O基氧化物半導體之帶隙比得上以具有高耐受電壓之材料引人注意之碳化矽(SiC)。圖13顯示有關4H-SiC之每一熱載子注入所需之能量。有關CHE注入，In-Ga-Zn-O基氧化物半導體具有略高之閾值，可以說具有一項優點。
如上述，可以看出In-Ga-Zn-O基氧化物半導體相較 於矽，具有顯著較高的熱載子惡化耐受性，及較高的源極-汲極崩潰耐受性。亦可以說可獲得比得上碳化矽之耐受電壓。
<包括氧化物半導體之電晶體中短通道效應>
其次，將參照圖14及圖15說明包括氧化物半導體之電晶體中短通道效應。請注意，下列說明係基於易於理解之理想情況的假設，且不必然反映真實情況。亦請注意，下列說明僅為考量。
短通道效應係指電氣特性惡化，其隨著電晶體微型化(通道長度(L)減少)而變得顯著。短通道效應源於源極上汲極附近之電場分佈的影響。短通道效應的具體範例為閾值電壓下降，子閾值擺幅(S值)提升，洩漏電流增加等。
此處，使用計算結果(藉由裝置模擬)檢測可抑制短通道效應之結構。具體地，準備四種具有氧化物半導體層之不同載子濃度及不同厚度之模型，並檢測通道長度(L)與閾值電壓(Vth)之間關係。有關模型，使用底閘電晶體，各具有1.7×10-8/cm3或1.0×1015/cm3之載子濃度，且氧化物半導體層具1μm或30nm之厚度。請注意，In-Ga-Zn-O基氧化物半導體被用做氧化物半導體，且具100nm厚度之氧氮化矽膜被用做閘極絕緣層。氧化物半導體之帶隙、電子親和性、相對介電常數及電子移動性分別假設為3.15eV、4.3eV、15及10cm2/Vs。氧氮化矽 膜之相對介電常數假設為4.0。計算係使用SILVACO,Inc.製造之裝置模擬軟體「ATLAS」予以執行。
請注意，頂閘電晶體與底閘電晶體之間的計算結果並無顯著差異。
圖14及圖15各顯示計算結果。圖14顯示載子濃度為1.7×10-8/cm3之狀況。圖15顯示載子濃度為1.0×1015/cm3之狀況。圖14及圖15各顯示當電晶體中10μm通道長度(L)用做參考，且通道長度(L)是從10μm至1μm改變時，閾值電壓(Vth)之改變量(△Vth)。如圖14中所示，若氧化物半導體中載子濃度為1.7×10-8/cm3，且氧化物半導體層厚度為1μm，閾值電壓之改變量(△Vth)為-3.6V(即△Vth=-3.6V)。此外，如圖14中所示，若氧化物半導體中載子濃度為1.7×10-8/cm3，且氧化物半導體層厚度為30nm，閾值電壓之改變量(△Vth)為-0.2V(即△Vth=-0.2V)。再者，如圖15中所示，若氧化物半導體中載子濃度為1.0×1015/cm3，且氧化物半導體層厚度為1μm，閾值電壓之改變量(△Vth)為-3.6V(即△Vth=-3.6V)。此外，如圖15中所示，若氧化物半導體中載子濃度為1.0×1015/cm3，且氧化物半導體層厚度為30nm，閾值電壓之改變量(△Vth)為-0.2V(即△Vth=-0.2V)。結果顯示藉由減少氧化物半導體層之厚度，可抑制包括氧化物半導體之電晶體中短通道效應。例如，可理解的是若通道長度(L)約1μm，當具有充分低載子濃度之氧化物半導體厚度約30nm時，可充分抑制短 通道效應。
<載子濃度>
依據本發明所揭露之技術觀念，藉由充分降低載子濃度，可將氧化物半導體層製成盡可能接近本質(i型)半導體層。以下將參照圖16及圖17說明載子濃度之計算方法，及實際測量之載子濃度。
首先，簡要說明載子濃度之計算方法。可以下列方式計算載子濃度，其中製造MOS電容器，並評估MOS電容器之C-V測量(電容電壓測量)結果(即C-V特性)。
具體地，載子濃度Nd係以下列方式計算：藉由測繪MOS電容器之閘極電壓(Vg)與電容(C)之間關係而獲得C-V特性；使用C-V特性獲得閘極電壓Vg與(1/C)2之間關係圖；計算該圖之弱反轉區中(1/C)2之微分值；並將微分值帶入方程式1。請注意，方程式1中q、ε0及ε分別代表氧化物半導體之基本電荷、真空介電常數及相對介電常數。
Figure TWI613734BD00001
其次，將說明藉由上述方法實際測量之載子濃度。為進行測量，使用形成如下之樣本(MOS電容器)：於玻璃基板之上形成厚度300nm之鈦膜；於鈦膜之上形成厚度100nm之氮化鈦膜；於氮化鈦膜之上使用In-Ga-Zn-O基氧化物半導體形成厚度2μm之氧化物半導體層；及於 氧化物半導體層之上形成厚度300nm之銀膜。請注意，使用用於膜形成之氧化物半導體靶材，其包含In、Ga及Zn(例如具有In2O3：Ga2O3：ZnO=1：1：1(摩爾比)之成分比、In2O3：Ga2O3：ZnO=1：1：2(摩爾比)之成分比、或In2O3：Ga2O3：ZnO=1：1：4(摩爾比)之靶材)等，藉由濺鍍法而形成氧化物半導體層。此外，氧化物半導體層係於氬及氧(Ar及O2之流率分別為30sccm及15sccm)之混合氣體中形成。
圖16顯示C-V特性。圖17顯示Vg與(I/C)2之間關係。從圖17之圖的弱反轉區中(1/C)2之微分值，使用方程式1計算之載子濃度為6.0×1010/cm3。
以此方式，藉由使用具有大能隙(例如具低於1×1012/cm3之載子濃度，較佳地為低於1.45×1010/cm3)之i型或實質上i型氧化物半導體，可獲得具卓越關閉狀態電流特性之正常關電晶體。
因此，本發明之一實施例之半導體元件為藉由移除氧化物半導體中做為電子供體(供體)之雜質，並使用具有較矽半導體更大能隙之氧化物半導體而較佳地形成通道區域，而被製成本質或實質上本質半導體。製造包括具有大能隙且氫濃度充分降低及純度提升之氧化物半導體的半導體元件，藉此可體現正常關半導體裝置，其中關閉狀態電流小，且電晶體特性之溫度相依性小。此外，使用半導體元件使其可體現因洩漏電流之電力消耗小的半導體裝置。
依據本發明之一實施例之半導體元件，藉由提供用於 源極電極層及汲極電極層之側壁，可體現包括具有短通道長度L並可微型化之氧化物半導體的頂閘半導體元件。
此外，本發明之一實施例之半導體元件具有短通道長度L並可微型化；因而，當半導體元件用於諸如LSI、CPU或記憶體之半導體積體電路中時，電路之操作速度提升，此外可降低電力消耗。
此外，本發明之一實施例之半導體元件，側壁係提供於源極電極層及汲極電極層之側面，此提供源極電極層及汲極電極層錐形形狀；因而，可提升閘極絕緣層之覆蓋，並可避免閘極電極層與源極電極層或汲極電極層之間短路。結果，可體現高度可靠半導體元件及包括該半導體元件之高度可靠半導體裝置。
本實施例可自由地與任一其他實施例相組合。
(實施例2)
在本實施例中，將說明半導體元件之製造方法範例。將參照圖2A至2D說明本實施例之半導體元件的製造方法之一實施例。
以下將說明於具有絕緣表面之基板101上，於實施例1中所說明之電晶體200及201的製造程序。
儘管對於可用做具有絕緣表面之基板101的基板無特別限制，但該基板需具有夠高之耐熱性以支撐至少之後執行之熱處理。例如，可使用鋁矽酸鹽玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等製成之玻璃基板。
請注意，可使用諸如陶瓷基板、石英基板或藍寶石基板之絕緣體形成之基板取代玻璃基板。另一方面，可使用結晶玻璃基板等。另一方面，可酌情使用其表面包括絕緣層之半導體基板、塑料基板等。
首先，於具有絕緣表面之基板101上形成第一絕緣層103。使用氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層，並藉由電漿CVD法、濺鍍法等，可形成具有單層或堆疊層結構之第一絕緣層103。
若製造實施例1中所說明之電晶體201，便於導電膜形成於具有絕緣表面之基板101上之後，於光刻步驟中形成電極層102，之後形成用於覆蓋電極層102之第一絕緣層103。使用選自Al、Cr、Cu、Ta、Ti、Mo及W之元素，包含任一該些元素之合金，包含任一該些元素組合之合金等，可形成電極層102。在本實施例中，電極層102具有氮化鎢層與鎢層堆疊之結構。
其次，於第一絕緣層103之上形成第二絕緣層105。有關與氧化物半導體層接觸之第二絕緣層105，較佳地使用氧化物絕緣層，諸如氧化矽層、氧氮化矽層、氧化鋁層或氧氮化鋁層。有關形成第二絕緣層105之方法，可使用電漿CVD法、濺鍍法等；然而，較佳的是藉由濺鍍法形成第二絕緣層105，以避免第二絕緣層105中包含大量氫。
在本實施例中，有關第二絕緣層105，係藉由濺鍍法形成氧化矽層。基板101被轉移至處理室，導入包含高純 度氧且移除氫及濕氣之濺鍍氣體，並使用矽靶材於基板101之上形成氧化矽層做為第二絕緣層105。基板101可為室溫，或可加熱。
例如，藉由RF濺鍍法及以下列狀況形成氧化矽層：使用石英(較佳地為人造石英)；基板溫度為108℃；基板與靶材之間距離(T-S距離)為60mm；壓力為0.4Pa；高頻電力為1.5kW；氣體為氧及氬(氧相對於氬之流率為1：1(每一流率為25sccm))。氧化矽層之厚度為100nm。矽靶材可用做形成氧化矽層之靶材，取代石英(較佳地為人造石英)。有關濺鍍氣體，使用氧或氧及氬之混合氣體。
在此狀況下，較佳的是形成第二絕緣層105，同時移除處理室中剩餘濕氣，使得以避免第二絕緣層105中包含氫、羥基或濕氣。
為移除處理室中剩餘濕氣，較佳地使用吸附型真空泵。例如較佳地使用低溫泵、離子泵或鈦昇華泵。此外，排氣單元可為附加冷阱之渦輪泵。自使用低溫泵而排氣之處理室，移除例如氫原子、諸如水(H2O)之包括氫原子之化合物等；因而，可減少於處理室中形成之第二絕緣層105中所包括之雜質濃度。
第二絕緣層105可具有堆疊層結構。例如，第二絕緣層105可具有一種結構，其中氮化物絕緣層，諸如氮化矽層、氮氧化矽層或氮化鋁層，及上述氧化物絕緣層依此順序堆疊於基板101之上。
例如，藉由導入包含高純度氮且氫及濕氣移除之濺鍍氣體，並使用矽靶材，可於氧化矽層與基板之間形成氮化矽層。亦在此狀況下，較佳的是形成氮化矽層同時以類似於氧化矽層之方式移除處理室中剩餘濕氣。
基板亦可於氮化矽層形成時加熱。
若氮化矽層與氧化矽層堆疊以形成第二絕緣層105，可以相同處理室並使用相同矽靶材，而形成氮化矽層與氧化矽層。首先，導入包含氮之濺鍍氣體，使用置於處理室內之矽靶材而形成氮化矽層，之後濺鍍氣體被切換為包含氧之濺鍍氣體，並使用相同矽靶材而形成氧化矽層。由於氮化矽層及氧化矽層可連續形成而未暴露於空氣，可避免諸如氫或濕氣之雜質吸附於氮化矽層之表面。
其次，於第二絕緣層105之上形成氧化物半導體膜，厚度為大於或等於3nm及小於或等於50nm。特別較佳的是形成具大於或等於3nm及小於或等於20nm厚度之氧化物半導體膜，以充分抑制短通道效應。
使用具有大能隙並藉由充分移除雜質予以純化之氧化物半導體，諸如做為氧化物半導體中電子供體(供體)之氫，而形成氧化物半導體膜。
載子濃度可藉由霍爾效應測量予以測量。藉由霍爾效應測量所測量之氧化物半導體中載子濃度等於1.45×1010/cm3，其為矽中本質載子濃度或更低。依據正常溫度下費米狄拉克分佈，氧化物半導體中具有3eV或更高能隙之本質載子濃度為10-7/cm3，同時矽中本質載子濃度為 1010/cm3。換言之，氧化物半導體中本質載子濃度極接近零。
本實施例中所使用之氧化物半導體層107中載子濃度為低於1×1012/cm3，較佳地為低於1×1011/cm3，且其中載子濃度可製成極接近零。
為使氧化物半導體膜包含盡可能少量的氫、羥基及濕氣，有關用於形成氧化物半導體膜之預處理，較佳地於濺鍍設備的預熱室中，預熱其上形成第二絕緣層105之基板101，藉此排除及移除吸附於基板101之雜質，諸如氫或濕氣。有關提供於預熱室中之排氣單元，較佳地使用低溫泵。請注意，本預熱處理可予以省略。
請注意，在藉由濺鍍法形成氧化物半導體膜之前，較佳地藉由反向濺鍍，其中導入氬氣並產生電漿，使得以移除第二絕緣層105表面之灰塵。反向濺鍍為一種方法，其中於氬氣中以高頻電源將電壓應用於基板側，且未將電壓應用於靶材側，並於基板附近產生電漿，使得以修改基板表面。請注意，可使用氮氣、氦氣、氧氣等，取代氬氣。
藉由濺鍍法形成氧化物半導體膜。有關氧化物半導體膜，可使用下列：四元素金屬氧化物膜，諸如In-Sn-Ga-Zn-O基膜；三元素金屬氧化物膜，諸如In-Ga-Zn-O基膜、In-Sn-Zn-O基膜、In-Al-Zn-O基膜、Sn-Ga-Zn-O基膜、Al-Ga-Zn-O基膜或Sn-Al-Zn-O基膜；或二元素金屬氧化物膜，諸如In-Zn-O基膜、Sn-Zn-O基膜、Al-Zn-O基膜、Zn-Mg-O基膜、Sn-Mg-O基膜或In-Mg-O基膜；或 單元素金屬氧化物膜，諸如In-O基膜、Sn-O基膜或Zn-O基膜。此外，上述氧化物半導體膜可包含SiO2。
有關氧化物半導體膜，可使用以InMO3(ZnO)m(m>0)代表之薄膜。此處，M代表一或多項選自Ga、Al、Mn及Co之金屬元素。例如，M可為Ga、Ga及Al、Ga及Mn、Ga及Co等。
在本實施例中，藉由濺鍍法並使用用於膜形成之In-Ga-Zn-O基氧化物半導體靶材，而形成氧化物半導體膜。氧化物半導體膜可藉由濺鍍法，於稀有氣體(典型為氬)氣、氧氣、或稀有氣體(典型為氬)及氧之混合氣體中形成。若使用濺鍍法，可使用包含大於或等於2重量%及小於或等於10重量%之SiO2靶材而形成氧化物半導體膜。
有關用於膜形成之In-Ga-Zn-O基氧化物半導體靶材之另一範例，可使用用於膜形成之包括In、Ga及Zn之氧化物半導體靶材(In2O3：Ga2O3：ZnO之成分比=1：1：1(摩爾比))等。有關用於膜形成之包括In、Ga及Zn之氧化物半導體靶材，亦可使用具有In2O3：Ga2O3：ZnO之成分比=1：1：2(摩爾比)之靶材，或具有In2O3：Ga2O3：ZnO之成分比=1：1：4(摩爾比)之靶材。用於膜形成之氧化物半導體靶材之填充率為大於或等於90%及小於或等於100%，較佳地為大於或等於95%及小於或等於99.9%。使用具有高填充率之用於膜形成之氧化物半導體靶材，形成密集氧化物半導體膜。
氧化物半導體膜形成於基板101之上，以下列方式： 基板保持於減壓狀態之處理室內，將氫及濕氣移除之濺鍍氣體導入處理室，同時移除處理室中剩餘濕氣，並使用上述靶材。為移除處理室中剩餘濕氣，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵或鈦昇華泵。此外，排氣單元可為具冷阱之渦輪泵。自使用低溫泵而排氣之處理室，移除例如氫原子、諸如水(H2O)之包括氫原子之化合物(較佳地連同包括碳原子之化合物)等；因此，可減少於處理室中形成之氧化物半導體膜中雜質的濃度。當氧化物半導體膜形成時，基板可加熱。
有關膜形成狀況之範例，使用下列狀況：溫度為室溫；基板與靶材之間之距離為60mm；壓力為0.4Pa；直流(DC)電力為0.5kW；及使用包含氧及氬之氣體(氧之流率為15sccm及氬之流率為30sccm)。較佳地使用脈衝直流(DC)電源，其中可減少粉狀物質(亦稱為粒子或灰塵)並可使膜厚度均勻。
其次，氧化物半導體膜於第一光刻步驟中經處理為島形氧化物半導體層107。用於形成島形氧化物半導體層107之抗蝕罩可藉由噴墨法而予形成。藉由噴墨法形成抗蝕罩不需光罩；因而，可減少製造成本。
請注意，氧化物半導體膜之蝕刻可為乾式蝕刻、濕式蝕刻、或乾式蝕刻及濕式蝕刻二者。
有關用於乾式蝕刻之蝕刻氣體，較佳地使用包含氯之氣體(氯基氣體，諸如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)或四氯化碳(CCl4))。
另一方面，可使用包含氟之氣體(氟基氣體，諸如四氟化碳(CF4)、氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3))；溴化氫(HBr)；氧(O2)；任一該些氣體附加諸如氦(He)或氬(Ar)之稀有氣體等。
有關乾式蝕刻法，可使用平行板RIE(反應離子蝕刻)法或ICP(電感耦合電漿)蝕刻法。
有關用於濕式蝕刻之蝕刻劑，可使用磷酸、乙酸及硝酸之混合溶液等。另一方面，可使用ITO07N(KANTO CHEMICAL CO.,INC.製造)。
藉由清潔連同蝕刻之材料而移除濕式蝕刻中使用之蝕刻劑。包含蝕刻劑及蝕刻掉之材料的廢液可純化，且材料可再使用。諸如氧化物半導體層中所包含之銦之材料，從蝕刻後廢液匯集及再使用，使得資源可有效地使用，並可降低成本。
依據材料而適當調整蝕刻狀況(諸如蝕刻劑、蝕刻時間或溫度)，使氧化物半導體膜可蝕刻為所需形狀。
在本實施例中，藉由使用混合磷酸、乙酸及硝酸之溶液做為蝕刻劑之濕式蝕刻法，氧化物半導體膜被處理為島形氧化物半導體層107。
在本實施例中，於氧化物半導體層107上執行第一熱處理。第一熱處理之溫度為高於或等於300℃及低於或等於800℃，較佳地為高於或等於400℃及低於或等於700℃。此處，基板被置於一種熱處理設備之電熔爐中，並於氮氣中，在氧化物半導體層107上以450℃執行熱處 理達1小時，之後氧化物半導體層未暴露於空氣，而避免水或氫進入氧化物半導體層；因而，獲得氧化物半導體層107。氧化物半導體層107可經由第一熱處理而執行脫水或脫氫。
請注意，熱處理設備不侷限於電熔爐，而是可具有一種裝置，藉由來自諸如電阻加熱元件等之加熱元件的熱傳導或熱輻射而加熱目標。例如，可使用RTA(快速熱降火)設備，諸如GRTA(氣體快速熱降火)設備或LRTA(燈快速熱降火)設備。LRTA設備為一種設備，藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理之目標。GRTA設備為用於使用高溫氣體而熱處理之設備。有關該氣體，係使用未藉由熱處理而與將處理之目標反應之惰性氣體，諸如氮，或諸如氬之稀有氣體。
例如，有關第一熱處理，可以下列方式執行GRTA：基板被轉移進入加熱至650℃至700℃高溫之惰性氣體，加熱達若干分鐘，並轉移及取出加熱至高溫之惰性氣體。GRTA可於短時間實施高溫熱處理。
請注意，在第一熱處理中，較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含水、氫等。另一方面，較佳的是被導入熱處理設備之氮或諸如氦、氖或氬之稀有氣體具有大於或等於6N(99.9999%)之純度，更佳地為大於或等於7N(99.99999%)(即，雜質濃度較佳地為低於或等於1ppm，更佳地為低於或等於0.1ppm)。
氧化物半導體層之第一熱處理可於氧化物半導體膜被處理成島形氧化物半導體層之前執行。在此狀況下，基板於第一熱處理之後從加熱設備被取出，之後執行光刻步驟。
具有脫水或脫氫氧化物半導體層效果之熱處理可於下列任一時機執行：在氧化物半導體層形成之後；在源極電極層及汲極電極層形成於氧化物半導體層上之後；在做為側壁之膜提供用於源極電極層及汲極電極層之後；及在閘極絕緣層形成於源極電極層及汲極電極層上之後。
然而，只要可獲得於形成時氫及水充分降低之純化氧化物半導體層，第一熱處理便不必要執行。若形成於形成時氫濃度充分降低之純化氧化物半導體層，基板保持在保持減壓之處理室中，且基板加熱至高於或等於室溫及低於400℃之溫度。之後，將氫及濕氣移除之濺鍍氣體導入處理室，同時移除其中剩餘濕氣，並將金屬氧化物用做靶材。以上述方式，氧化物半導體層形成於基板之上。自使用低溫泵執行排氣之處理室，移除例如氫原子、諸如水(H2O)之包括氫原子之化合物(較佳地連同包括碳原子之化合物)等；因而，可減少於處理室中形成之氧化物半導體層中雜質的濃度。當執行濺鍍膜形成時，同時使用低溫泵移除處理室中剩餘濕氣，氧化物半導體層形成中基板溫度可介於室溫至低於400℃之溫度範圍。
其次，於第二絕緣層105及氧化物半導體層107之上形成導電膜。導電膜可藉由濺鍍法或真空蒸發法而予形 成。有關導電膜之材料的範例可提供選自Al、Cr、Cu、Ta、Ti、Mo或W之元素；包含任一該些元素做為成分之合金；包含任一該些元素組合之合金膜等。此外，可使用一或多項選自錳、鎂、鋯及鈹之材料。此外，金屬導電膜可具有單層結構或二或更多層之堆疊層結構。例如，可提供包括矽之鋁膜的單層結構；鋁膜及堆疊於其上之鈦膜的雙層結構；鈦膜、堆疊於其上之鋁膜及堆疊於其上之鈦膜的三層結構等。另一方面，可使用包含Al及一或多項選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)及鈧(Sc)之元素的膜、合金膜或氮化物膜。在本實施例中，形成鈦膜(具大於或等於10nm及小於或等於100nm之厚度)、鋁膜(具大於或等於20nm及小於或等於500nm之厚度)及鈦膜(具大於或等於10nm及小於或等於100nm之厚度)之堆疊膜，做為導電膜。
其次，在第二光刻步驟中，於導電膜之上形成抗蝕罩，並選擇性蝕刻導電膜，使得以形成源極電極層109a及汲極電極層109b(圖2A)。
請注意，適當調整材料及蝕刻狀況，以避免蝕刻導電膜時氧化物半導體層107被移除，及其下方之第二絕緣層105暴露。
在本實施例中，In-Ga-Zn-O基氧化物可用於氧化物半導體層107，且諸如檸檬酸或草酸之有機酸、ITO07N(KANTO CHEMICAL CO.,INC.製造)等可用做蝕刻劑。
請注意，在第二光刻步驟中，有時氧化物半導體層107可局部蝕刻，使得以形成具有槽(凹部)之氧化物半導體層。可藉由噴墨法而形成用於形成源極電極層109a及汲極電極層109b之抗蝕罩。藉由噴墨法而形成抗蝕罩不需光罩；因而，可減少製造成本。
對於第二光刻步驟中形成抗蝕罩之曝光，使用紫外光、KrF雷射光或ArF雷射光。
其次，於氧化物半導體層107、源極電極層109a及汲極電極層109b之上形成絕緣層120(圖2B)。
有關絕緣層120，藉由濺鍍法而形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鈦膜、氧化鋁膜等。
其次，藉由整體蝕刻而移除大部分絕緣層120，使得與氧化物半導體層107之頂面接觸的側壁121，提供於源極電極層109a及汲極電極層109b之側面，及氧化物半導體層107之頂面(圖2C)。此時，與氧化物半導體層107接觸之絕緣層120的底部邊緣部，較與源極電極層109a及汲極電極層109b接觸之絕緣層120的平面部厚；因而，藉由酌情選擇蝕刻狀況，可留下具所需形狀之側壁121。有關蝕刻狀況，使用可執行反應離子垂直進入基板之各向異性蝕刻的狀況。當側壁121係由絕緣層形成時，側壁121具有絕緣屬性。
側壁121可使用例如金屬材料之導電材料予以形成。具體地，於源極電極層109a及汲極電極層109b之上形成 金屬膜，取代絕緣層120。金屬膜可使用諸如金屬元素之金屬材料，諸如鈦、鋁或鎢，包含金屬元素做為成分之合金，或包含上述金屬元素組合之合金，予以形成。
其次，藉由蝕刻而移除大部分金屬膜，使得以形成與氧化物半導體層107之頂面接觸之源極電極層109a及汲極電極層109b的側壁121。使用導電材料形成之側壁121成為導電側壁，使得側壁電性連接源極電極層109a或汲極電極層109b之側面。此外，每一源極電極層109a及汲極電極層109b之側壁底面接觸與其電性連接之氧化物半導體層107。
其次，於源極電極層109a、汲極電極層109b、側壁121及氧化物半導體層107之上形成閘極絕緣層117。
可藉由濺鍍法等使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鉿層、氧化鉭層及/或氧化鋁層而形成具有單層結構或堆疊層結構之閘極絕緣層117。請注意，閘極絕緣層117較佳地藉由濺鍍法形成，使得以避免閘極絕緣層117中包含大量氫。若藉由濺鍍法形成氧化矽膜，可使用矽靶材或石英靶材做為靶材，及使用氧或氧及氬之混合氣體做為濺鍍氣體。
閘極絕緣層117可具有一種結構，其中氧化矽層及氮化矽層依此順序堆疊於源極電極層109a及汲極電極層109b之上。例如，可以下列方式形成具100nm厚度之閘極絕緣層：藉由濺鍍法形成具大於或等於5nm及小於或等於300nm厚度之氧化矽層(SiOx(x>0))，做為第一 閘極絕緣層，及於第一閘極絕緣層之上堆疊具大於或等於50nm及小於或等於200nm厚度之氮化矽層(SiNy(y>0))，做為第二閘極絕緣層。在本實施例中，藉由RF濺鍍法，在包含氧及氬(氧相對於氬之流率為1：1(每一流率為25sccm))之氣體中，於壓力為0.4Pa及高頻電力為1.5kW之狀況下，形成具100nm厚度之氧化矽層。
其次，於閘極絕緣層117之上形成導電膜，之後於第三光刻步驟中形成閘極電極層119。請注意，可藉由噴墨法形成抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可降低製造成本。
可使用金屬材料，諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧，或包含任一該些材料做為主要元素之合金材料，形成具有單層結構或堆疊層結構之閘極電極層119。
例如，有關閘極電極層119之雙層結構，任一下列結構較佳：鋁層及堆疊於上之鉬層的雙層結構、銅層及堆疊於上之鉬層的雙層結構、銅層及堆疊於上之氮化鈦層或氮化鉭層的雙層結構、及氮化鈦層及鉬層的雙層結構。有關三層結構，鎢層或氮化鎢層、鋁及矽合金或鋁及鈦合金之層、及氮化鈦層或鈦層之堆疊結構較佳。請注意，可使用透光導電膜形成閘極電極層。有關用於透光導電膜之材料範例，可提供透光導電氧化物等。
在本實施例中，形成具150nm厚度之鎢膜，做為閘極電極層119。
其次，於惰性氣體或氧氣中執行第二熱處理(較佳地為高於或等於200℃及低於或等於400℃之溫度，例如高於或等於250℃及低於或等於350℃)。在本實施例中，係於氮氣中以250℃執行第二熱處理達一小時。可於保護絕緣層或平面化絕緣層形成於電晶體200之上後，執行第二熱處理。
此外，可於空氣中以高於或等於100℃及低於或等於200℃之溫度執行熱處理達大於或等於1小時及小於或等於30小時。本熱處理可以固定加熱溫度予以執行。另一方面，下列加熱溫度改變可重複實施複數次：加熱溫度從室溫上升至高於或等於100℃及低於或等於200℃之溫度，及接著降至室溫。本熱處理可於氧化物絕緣層形成之前在減壓下執行。當在減壓下執行熱處理時，熱處理時間可縮短。
經由上述步驟，可製造包括氧化物半導體層之頂閘電晶體200及201，其中側壁係提供用於源極電極層及汲極電極層，並具短通道長度L並可微型化(圖2D)。具體地，通道長度L可為10nm至1μm。
進行平面化之保護絕緣層或平面化絕緣層可提供於每一薄膜電晶體200及201之上。例如，可使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及/或氧化鋁層而形成具有單層結構或堆疊層結構之保護絕緣層。
平面化絕緣層可使用耐熱性之有機材料予以形成，諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂。 除了該等有機材料外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。請注意，平面化絕緣層可藉由堆疊使用任一該些材料形成之複數絕緣膜予以形成。
形成平面化絕緣層之方法並無特別限制，且平面化絕緣層可依據材料，藉由下列方法而予形成，諸如濺鍍法、SOG法、旋塗法、浸塗法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或使用工具(裝備)諸如刮膠刀、擠膠滾筒、簾式塗料器或刮刀塗布機。
請注意，矽氧烷基樹脂相應於包括使用矽氧烷基材料做為啟動材料所形成Si-O-Si鍵之樹脂。矽氧烷基樹脂可包括有機基(例如烷基或芳基)或氟基，做為取代基。有機基可包括氟基。
當使用氮化矽膜而於電晶體200及201中形成閘極絕緣層117及第一絕緣層103時，氧化物半導體層107可插於氮化矽膜之間，藉此可有效阻擋氫或濕氣進入。該等結構使其可將氧化物半導體層107中水或氫之濃度降至最低，以避免水或氫進入。
儘管使用單閘極薄膜電晶體說明電晶體200及201，但當需要時可形成包括複數通道形成區之多閘極薄膜電晶體而製造電晶體200及201。
如上述，側壁提供用於源極電極層及汲極電極層，使其可體現包括氧化物半導體層之頂閘半導體元件，其具有短通道長度L並可微型化。此外，本發明之一實施例的半 導體元件具有短通道長度L並可微型化；因而，當半導體元件用於半導體積體電路中時，諸如LSI、CPU或記憶體，電路之操作速度提升，此外可降低電力消耗。
此外，在本發明之一實施例的半導體元件中，側壁係提供於源極電極層及汲極電極層之側面，其提供源極電極層及汲極電極層錐形形狀；因而，可提升閘極絕緣層之覆蓋，並可避免閘極電極層與源極電極層或汲極電極層之間短路。結果，可體現高度可靠半導體元件，及包括該半導體元件之高度可靠半導體裝置。
此外，藉由使用氧化物半導體層，其具有大能隙，且其中藉由移除諸如氫及濕氣之雜質而充分降低氫濃度並提升純度，可製造關閉狀態電流小之正常關半導體元件。使用半導體元件，使其可體現半導體裝置，其因洩漏電流之電力消耗小。
本實施例中所說明之結構、方法等，可酌情與任一其他實施例中所說明之結構、方法等組合。
(實施例3)
在本實施例中，將參照圖式說明與上述實施例中所說明者不同之電晶體的製造方法。請注意，本實施例中所說明之製造程序(可使用之材料等)與實施例2中所說明者具有大量共通處。因此，在下列說明中，將不提供相同部分之說明，並將詳細說明不同點。
圖28B中所描繪之電晶體300，於具有絕緣表面之基 板301上，包括第一絕緣層303、第二絕緣層305、氧化物半導體層307、第一源極電極層309a、第二源極電極層311a、第一汲極電極層309b、第二汲極電極層311b、第三絕緣層315、側壁321、閘極絕緣層317及閘極電極層319。
將參照圖3A至3F說明圖28B中所描繪之電晶體300的製造方法範例。
首先，於具有絕緣表面之基板301上形成第一絕緣層303。之後，於第一絕緣層303上形成第二絕緣層305。之後，於第二絕緣層305上形成具大於或等於3nm及小於或等於50nm厚度之氧化物半導體膜，較佳地為大於或等於3nm及小於或等於30nm，且氧化物半導體膜於第一光刻步驟中被處理成島形氧化物半導體層307。在本實施例中，第一熱處理係於氧化物半導體層307上執行。
其次，於第二絕緣層305及氧化物半導體層307上形成第一導電膜306及第二導電膜308。可使用與實施例2中所說明之源極電極層109a及汲極電極層109b相同材料，形成具有單層結構或堆疊層結構之第一導電膜306及第二導電膜308。
在本實施例中，形成鈦膜(具大於或等於10nm及小於或等於100nm之厚度)及其上之鎢膜(具大於或等於10nm及小於或等於100nm之厚度)的堆疊膜做為第一導電膜306，及形成鋁膜(具大於或等於20nm及小於或等於500nm之厚度)及其上之鈦膜(具大於或等於10 nm及小於或等於100nm之厚度)的堆疊膜做為第二導電膜308。當不可能傳輸污染氧化物半導體物質(具體地為氫等)之材料用於第一導電膜306時，導電膜306做為障壁膜。例如，使用不可能傳輸氫之鎢膜形成第一導電膜306時，可藉由可能污染氧化物半導體層307之沉積法(具體地為CVD法)，形成第二導電膜308及做為側壁之絕緣層320。
其次，可藉由電漿CVD法、濺鍍法等使用氧化矽層、氮化矽層、氧氮化矽層及/或氮氧化矽層而於第二導電膜308之上，形成單層或堆疊層之絕緣層310，厚度大於或等於200nm及小於或等於2000nm(圖3A)。可將耐熱性之有機材料用於絕緣層，諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂。除了該等有機材料外，可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。
形成絕緣層之方法並無特別限制，且絕緣層可依據材料，藉由下列方法而予形成，諸如濺鍍法、SOG法、旋塗法、浸塗法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或使用工具(裝備)諸如刮膠刀、擠膠滾筒、簾式塗料器或刮刀塗布機。
其次，在第二光刻步驟中，於絕緣層310上形成抗蝕罩，並執行選擇性蝕刻，使得以形成第二源極電極層311a、第二汲極電極層311b及第三絕緣層315(圖3B)。
提供第三絕緣層315以便降低之後形成之閘極電極層319與第二源極電極層311a或第二汲極電極層311b之間的寄生電容。同時，當提供第三絕緣層315以便第二源極電極層311a及第二汲極電極層311b具有錐形形狀時，蝕刻狀況需加以控制，諸如第三絕緣層315相對於第二源極電極層311a或第二汲極電極層311b之選擇比，此使得藉由蝕刻之處理困難。除非第二源極電極層311a及第二汲極電極層311b為錐形，將產生堆疊於上之閘極絕緣層317的覆蓋降低之問題。然而，在依據本發明之一實施例的電晶體中，側壁321係提供於第二源極電極層311a及第二汲極電極層311b之側面，其提供源極電極層311a及汲極電極層311b錐形形狀；因而，第二源極電極層311a及第二汲極電極層311b之邊緣不需被處理為具有錐形形狀。因此，可輕易地製造電晶體。
其次，於第一導電膜306、第二源極電極層311a、第二汲極電極層311b及第三絕緣層315之上形成絕緣層320(圖3C)。
有關絕緣層320，可藉由濺鍍法而形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鈦膜、氧化鋁膜等。可使用金屬膜取代絕緣層320。若第一導電膜306係使用不可能傳輸污染氧化物半導體物質(具體地為氫等)之材料予以形成，可藉由CVD法形成絕緣層320。做為側壁之絕緣層320較佳地藉由CVD法形成，在此狀況下絕緣層320可經形成而具有均勻厚度。
其次，藉由整體蝕刻而移除大部分絕緣層320，使得於第二源極電極層311a及第二汲極電極層311b之側面形成側壁321。此時，側壁321之底面接觸第一導電膜306之頂面(圖3D)。此時，與第一導電膜306接觸之絕緣層320的底部邊緣部，較與第三絕緣層315接觸之絕緣層320的平面部厚；因而，藉由適當選擇蝕刻狀況，可留下具所需形狀之絕緣層320做為側壁321。有關蝕刻狀況，使用可執行反應離子垂直進入基板之各向異性蝕刻的狀況。側壁321可進一步接觸第三絕緣層315之側面。
其次，使用第三絕緣層315及側壁321做為硬遮罩，蝕刻第一導電膜306，使得以形成第一源極電極層309a及第一汲極電極層309b(圖3E)。使用側壁321做為遮罩而執行蝕刻，藉此可縮短通道長度L。
其次，於第三絕緣層315、側壁321、第一源極電極層309a、第一汲極電極層309b及氧化物半導體層307之上形成閘極絕緣層317。之後，於閘極絕緣層317之上形成導電膜，接著於第三光刻步驟中形成閘極電極層319。
其次，於惰性氣體或氧氣中執行第二熱處理(較佳地為高於或等於200℃及低於或等於400℃之溫度，例如高於或等於250℃及低於或等於350℃)。經由上述步驟，可製造包括源極電極層及汲極電極層上側壁之電晶體300(圖3F)。
如上述，側壁係提供用於本發明之一實施例的半導體元件中源極電極層及汲極電極層，藉此可體現包括氧化物 半導體層之頂閘半導體元件，其具有短通道長度L，並可微型化。
此外，本發明之一實施例之半導體元件具有短通道長度L並可微型化；因而，當半導體元件用於諸如LSI、CPU或記憶體之半導體積體電路中時，電路之操作速度提升，此外可降低電力消耗。
此外，在本發明之一實施例之半導體元件中，側壁係提供於源極電極層及汲極電極層之側面，此提供源極電極層及汲極電極層錐形形狀；因而，可提升閘極絕緣層之覆蓋，並可避免閘極電極層與源極電極層或汲極電極層之間短路。結果，可體現高度可靠半導體元件及包括該半導體元件之高度可靠半導體裝置。
此外，在本發明之一實施例之半導體元件中，使用氧化物半導體層，其具有大能隙，且其中藉由移除諸如氫及濕氣之雜質而充分降低氫濃度並提升純度，藉此可製造關閉狀態電流小之正常關半導體元件。使用半導體元件，使其可體現半導體裝置，其因洩漏電流之電力消耗小。
本實施例中所說明之結構、方法等，可酌情與任一其他實施例中所說明之結構、方法等組合。
(實施例4)
在本實施例中，將說明使用二n通道電晶體而形成積體電路之反相器電路的範例。電晶體之製造程序幾乎與實施例2中相同；因此，將僅詳細說明不同部分。
積體電路係使用反相器電路、電容器電阻器等而予形成；因此，除了反相器電路之外，亦將說明相同基板上電容器及兩種電阻器之形成程序。
若反相器電路包括二n通道電晶體之組合，下列提供反相器電路之範例：包括增強型電晶體及空乏型電晶體組合之EDMOS電路，及包括二增強型電晶體組合之EEMOS電路。
在本實施例中，將說明EDMOS電路之範例。圖4描繪EDMOS電路之等效電路。圖5B描繪反相器電路之截面結構。
圖5B描繪圖4中所描繪之連接之電路的截面結構。描繪一範例，其中第一電晶體400為增強型n通道電晶體，及第二電晶體401為空乏型n通道電晶體。
在圖5B中，電極層412b、412c、412d及412e係形成於基板411之上。電極層412b、412c、412d及412e係以與實施例2中電極層102相同步驟及材料而予形成。
電壓應用於電極層412b，且閾值電壓設定為負，藉此第二電晶體401做為空乏型電晶體。電極層412c為電容器中所包括之一電極。電極層412d為連接第一電阻器之一電極。電極層412e為連接第二電阻器之一電極。
此外，形成用於覆蓋電極層412b、412c、412d及412e之第一絕緣層413及第二絕緣層415。在電容器部中，部分第一絕緣層413及第二絕緣層415與電極層412c重疊，做為電介質。
第二氧化物半導體層417b可較第一氧化物半導體層417a厚。沉積及定型各執行兩次，以便使第二氧化物半導體層417b之厚度大於第一氧化物半導體層417a之厚度。第二氧化物半導體層417b之厚度提升，藉此第二電晶體401可做為空乏型電晶體，且使閾值電壓為負之電壓不需應用於電極層412b；因而，電極層412b可省略。
第三氧化物半導體層417c做為第一電阻器。開口形成於與電極層412d重疊之部分第一絕緣層413及第二絕緣層415中，且第三氧化物半導體層417c及電極層412d經由該開口而彼此電性連接。此外，第四氧化物半導體層417d做為第二電阻器。開口形成於第一絕緣層413及第二絕緣層415對中，該絕緣層對與電極層412e重疊，且第四氧化物半導體層417d及電極層412e經由該開口而彼此電性連接。
第四氧化物半導體層417d可較第三氧化物半導體層417c厚。當第三氧化物半導體層417c及第四氧化物半導體層417d具有不同厚度時，第一電阻器之電阻係數值可與第二電阻器不同。
第一電晶體400包括第一閘極電極層419a及第一氧化物半導體層417a，其與第一閘極電極層419a重疊，且閘極絕緣層427插於其間。與部分第一氧化物半導體層417a接觸之第一電極層422a電性連接第一佈線429a。第一佈線429a為應用負電壓VDL之電源線(負電源線)。此電源線可為具接地電位之電源線(接地電位電源線)。
在本實施例中，第一電極層422a包括三層，並使用與實施例2中源極電極層109a及汲極電極層109b相同材料予以形成。在本實施例中，於導電膜定型之後，形成絕緣膜(詳圖5A)，此外選擇性蝕刻導電層及絕緣膜，使得以形成第一電極層422a、第二電極層422b、第三電極層422c及第三絕緣層416(詳圖5B)。提供第三絕緣層416以便降低之後形成之第二閘極電極層419b與第二電極層422b之間寄生電容。
在電容器部中，第四電極層422d為電容器電極層，係以與第一電極層422a相同步驟及材料而予形成。第四電極層422d與電極層412c重疊。
第五電極層422e係以與第一電極層422a相同步驟及材料，形成於第二電阻器之第四氧化物半導體層417d之上並與其接觸。
此外，第一電晶體400包括第一電極層422a及第二電極層422b之側壁421。側壁421之底面接觸第一氧化物半導體層417a之頂面。類似地，第二電晶體401包括第二電極層422b及第三電極層422c之側壁431。側壁431之底面接觸第二氧化物半導體層417b之頂面。側壁之提供使其可製造具有短通道長度L之小型電晶體；因而，可提升電路之操作速度，此外可降低電力消耗。
第二電晶體401包括做為第二佈線之第二閘極電極層419b，及與第二閘極電極層419b重疊之第二氧化物半導體層417b，且閘極絕緣層427插於其間。第三佈線429b 為應用正電壓VDH之電源線(正電源線)。
此外，第二電晶體401包括與第二氧化物半導體層417b局部接觸並與其重疊之第二電極層422b及第三電極層422c。請注意，第二電極層422b及第三電極層422c係以與第一電極層422a相同步驟及材料而予形成。
抵達第二電極層422b之開口，係形成於第三絕緣層416及閘極絕緣層427中。第二電極層422b電性連接做為第二佈線之第二閘極電極層419b，藉此第一電晶體400及第二電晶體401連接而形成EDMOS電路。
做為電容器佈線之第四佈線429c，經由形成於與電極層412c重疊之部分第三絕緣層416及閘極絕緣層427中之開口，而連接第四電極層422d。
第五佈線429d經由形成於與電極層412d重疊之部分第三絕緣層416及閘極絕緣層427中之開口，而接觸做為第一電阻器之第三氧化物半導體層417c。
在本實施例中，說明一範例，其中EDMOS電路、電容器部、第一電阻器及第二電阻器係使用實施例2中所說明之電晶體而形成於一基板之上；然而，本發明並不特別侷限於此，且實施例3中所說明之電晶體亦可形成於相同基板。
圖6A描繪本實施例中可形成於相同基板上之佈線端子部的截面結構。圖6A為沿圖6B中線C1-C2之截面圖。
在圖6A中，形成於第三絕緣層416及閘極絕緣層 427之堆疊上的導電層439，為做為輸入端子之連接終端電極。此外，在圖6A中，於端子部中，使用與電極層412b、412c、412d及412e相同材料而予形成之電極層412f，係提供於做為終端電極層並電性連接第一電極層422a之第六電極層422f之下，並與其重疊，且第一絕緣層413及第二絕緣層415插於其間。電極層412f並未與第六電極層422f電性連接。當電極層412f設定為具有與第六電極層422f不同電位時，例如浮動電位、GND或0V，可形成避免雜訊或靜電之電容。此外，第六電極層422f電性連接導電層439，且第三絕緣層416及閘極絕緣層427插於第六電極層422f與導電層439之間。
此外，第六電極層422f可以與第一電極層422a相同之材料及步驟而予形成。此外，導電層439可以與第一閘極電極層419a及第二閘極電極層419b相同之材料及步驟而予形成。
本實施例可自由地與任一其他實施例組合。
(實施例5)
在本實施例中，將說明使用實施例4中所說明之EDMOS電路製造中央處理單元(CPU)之範例。
圖18為CPU之方塊圖範例。圖18中所描繪之CPU 1001包括時序控制電路1002、指令解碼器1003、暫存器陣列1004、位址邏輯及緩衝器電路1005、資料匯流排介面1006、ALU 1007、指令暫存器1008等。
該些電路係使用實施例1至4中所說明之任一電晶體、反相器電路、電阻器、電容器等予以製造。實施例1至4中所說明之電晶體各包括具有大能隙且氫濃度充分降低之氧化物半導體層；因而，電晶體可為具極小關閉狀態電流之正常關電晶體。此外，在實施例1至4中所說明之每一電晶體中，側壁提供用於源極電極層及汲極電極層；因而，電晶體具有短通道長度L並可微型化，及可提升電路之操作速度。因而，至少部分CPU 1001係使用本發明之一實施例之電晶體予以形成，藉此可體現低電力消耗。
此處，簡要說明每一電路。時序控制電路1002接收來自外部之指令，將其轉換為內部資訊，並將該資訊傳輸予其他方塊。此外，時序控制電路1002依據內部操作而提供方向，諸如相對於外部讀取及寫入記憶體資料。指令解碼器1003具有將來自外部之指令轉換為內部資訊之功能。暫存器陣列1004為用於暫時儲存資料之揮發性記憶體。位址邏輯及緩衝器電路1005為用於指明外部記憶體位址之電路。資料匯流排介面1006為用於擷取資料進出外部記憶體或諸如印表機之裝置的電路。ALU 1007為用於執行操作之電路。指令暫存器1008為用於暫時儲存指令之電路。CPU包括該些電路之組合。
本實施例可自由地與任一其他實施例組合。
(實施例6)
在本實施例中，將說明上述實施例中所說明之半導體 裝置的使用範例。具體地，以下將參照圖式說明可未接觸地輸入及輸出資料之半導體裝置的應用範例。可未接觸地輸入及輸出資料之半導體裝置依據用途，亦稱為RFID標籤、ID標籤、IC標籤、RF標籤、無線標籤、電子標籤或無線晶片。
將參照圖21A至21C說明本實施例中所說明之半導體裝置的俯視結構範例。圖21A中所描繪之半導體裝置包括具天線(亦稱為晶片上天線)之半導體積體電路晶片500，及具天線505(亦稱為升壓器天線)之支撐基板506。半導體積體電路晶片500係提供於絕緣層510之上，而絕緣層510係形成支撐基板506及天線505之上。藉由使用絕緣層510，可將半導體積體電路晶片500固定於支撐基板506及天線505。圖21B為圖21A中所描繪之半導體裝置的透視圖，其中半導體積體電路晶片500及天線505係堆疊形成於支撐基板506之上。圖21C為沿圖21B中虛線X-Y之截面圖。
請注意，導電屏蔽係提供於半導體積體電路晶片500之表面，以避免因靜電放電之半導體積體電路的靜電崩潰(例如電路故障或半導體元件損壞)。若導電屏蔽具有高電阻且電流無法通過天線505之型樣，提供於半導體積體電路晶片500之天線505與導電屏蔽可經提供而彼此接觸。
提供於半導體積體電路晶片500中之半導體積體電路包括複數元件，諸如構成記憶體部或邏輯部之電晶體。有 關構成記憶體部或邏輯部之電晶體，使用本發明之一實施例之電晶體。有關依據本實施例之半導體裝置中半導體元件，不僅可使用場效電晶體，亦可使用包括半導體層之記憶體元件；因而，可製造及提供符合各式應用所需功能之半導體裝置。
圖20A為圖21A中所描繪之半導體積體電路晶片500中所包括之天線及半導體積體電路之放大圖。在圖20A中，天線501為具一繞組之矩形迴路天線；然而，本發明之一實施例不侷限於此結構。迴路天線之形狀不侷限於矩形，而是可為具曲線之形狀，例如圓形。此外，繞組之數量不侷限於一，而是可為複數。請注意，若天線501具有一繞組，可降低半導體積體電路503與天線501之間寄生電容。
在圖20A及圖21C中，天線501經配置而環繞半導體積體電路503之周邊，除了由虛線表示之相應於饋電點508之部分外，天線501係配置於未與半導體積體電路503重疊之區域中。然而，本發明之一實施例不侷限於此結構。如圖20B中所描繪，除了由虛線表示之相應於饋電點508之部分外，天線501可經配置而與半導體積體電路503局部重疊。然而，如圖20A及圖21C中所描繪，天線501係配置於未與半導體積體電路503重疊之區域中；因而，可降低半導體積體電路503與天線501之間的寄生電容。
在圖21A中，藉由使用天線501及主要在虛線507所 環繞之迴路狀部分中的電磁感應，天線505可傳輸及接收信號或供應電力。此外，藉由主要在虛線507所環繞部分以外區域中的無線電波，天線505可傳輸及接收信號或供應電力至/自詢問器。用做詢問器與半導體裝置之間載子(載子波)之無線電波，較佳地具有約30MHz至5GHz之頻率，例如可具有950MHz或2.45GHz之頻帶。
儘管在虛線507所環繞之區域中，天線505為具一繞組之矩形及迴路狀天線，但本發明之一實施例不侷限於此結構。迴路天線之形狀不侷限於矩形，而是可為具曲線之形狀，例如圓形。此外，繞組之數量不侷限於一，而是可為複數。
對於本實施例中所說明之半導體裝置，可使用電磁感應法、電磁耦合法或微波法。若使用微波法，天線501及天線505之形狀可依據電磁波之波長而適當地決定。
若微波法(例如UHF頻帶(860MHz頻帶至960MHz頻帶)或2.45GHz頻帶)用做半導體裝置中信號傳輸方法，可考量用於信號傳輸之電磁波之波長而適當地決定天線之長度、形狀等。例如，天線可形成為線狀(例如偶極天線)或平板狀(例如平板天線或具有扁帶形狀之天線)。此外，天線之形狀不侷限於線狀，而是考量電磁波之波長，天線可具有曲線形狀，蜿蜒曲線形狀，或其組合形狀。
圖22描繪應用電磁感應法或電磁耦合法之具線圈天線501及線圈天線505的半導體裝置範例。
在圖22中，具線圈天線501之半導體積體電路晶片500係形成於具線圈天線505之支撐基板506之上，做為升壓器天線。
其次，將說明半導體積體電路晶片500及升壓器天線之結構及其配置。包括本發明之一實施例之電晶體的半導體裝置可用於圖21C中所描繪之半導體積體電路晶片500，此處，藉由將半導體裝置區分為個別晶片而獲得之晶片稱為半導體積體電路晶片。
圖21C中所描繪之半導體積體電路503夾於第一絕緣體512與第二絕緣體502之間，且半導體積體電路503之側面被密封。在本實施例中，附著複數半導體積體電路夾於其間之第一絕緣體與第二絕緣體，之後半導體積體電路個別被劃分為堆疊。形成用於分割堆疊之導電屏蔽，並形成半導體積體電路晶片500。對於分割裝置並無特別限制，只要該裝置可實體分割，並藉由本實施例中輻照之雷射光束執行分割即可。
在圖21C中，半導體積體電路503較天線501更接近天線505；然而本發明之一實施例不侷限於此結構。天線501可經配置而較半導體積體電路503更接近天線505。半導體積體電路503及天線501可直接附著至第一絕緣體512及第二絕緣體502，或可藉由做為黏合劑之黏結層而予附著。
其次，將說明本實施例之半導體裝置的操作。圖19為方塊圖，描繪本實施例之半導體裝置的結構範例。圖 19中所描繪之半導體裝置520包括升壓器天線522、半導體積體電路523及晶片上天線524。當電磁波從詢問器521傳輸時，升壓器天線522接收電磁波而產生交流電，藉此產生圍繞升壓器天線522之磁場。之後，升壓器天線522中所包括之迴路狀部分及具有迴路形狀之晶片上天線524彼此電磁耦合，使得以於晶片上天線524中產生感應電動勢。半導體積體電路523藉由使用感應電動勢而接收來自詢問器521之信號或電力。相反地，當電流依據半導體積體電路523中產生之信號而經由晶片上天線524時，使得以於升壓器天線522中產生感應電動勢，信號可於自詢問器521傳輸之電波的反射波上，傳輸至詢問器521。
請注意，升壓器天線522可劃分為迴路狀部分，其主要電磁耦合晶片上天線524，及主要接收來自詢問器521之電波的部分。升壓器天線522之主要接收來自詢問器521之無線電波的部分之形狀，並無特別限制，只要升壓器天線522可接收無線電波即可。例如，偶極天線之形狀可使用折疊偶極天線、槽天線、曲折線天線、微帶天線等。
儘管圖21A至21C描繪僅具有一天線之半導體裝置的結構，本發明之一實施例不侷限於此結構。半導體裝置可具有二天線：一用於接收電力，另一則用於接收信號。當包括二天線時，用於供應電力之無線電波的頻率，及用於傳輸信號之無線電波的頻率，可分別使用。
在本實施例之半導體裝置中，使用晶片上天線，並可 於升壓器天線與晶片上天線之間無接觸地傳輸及接收信號或電力；因此，不同於外部天線連接半導體積體電路之狀況，半導體積體電路與天線極不可能因外部力量而脫離，且亦可抑制連接中初始故障的產生。此外，由於在本實施例中使用升壓器天線，不同於僅使用晶片上天線之狀況，亦可提供外部天線之優點。換言之，半導體積體電路之區域並不顯著地侷限晶片上天線之尺寸或形狀，不侷限於可接收無線電波之頻帶，並可提升通訊距離。
半導體積體電路可直接形成於軟性基板上。另一方面，半導體積體電路可從形成基板(例如玻璃基板)轉移至其他基板(例如塑料基板)。
對於半導體積體電路從形成基板轉移至其他基板之方法並無特別限制，並可使用各式方法。例如，形成基板與半導體積體電路之間可形成分離層。
例如，若形成金屬氧化物膜做為分離層，金屬氧化物膜便藉由結晶而變弱，而包括半導體積體電路之元件層，其為將分離之層，可從形成基板分離。在金屬氧化物膜藉由結晶變弱之後，可藉由蝕刻，使用諸如NF3、BrF3或ClF3之鹵素氟化物氣體，而移除部分分離層，且之後可於變弱之金屬氧化物膜中執行分離。
此外，若具有透光屬性之基板用做形成基板，及包含氮、氧、氫等之膜(例如包含氫之非結晶矽膜、包含氫之合金膜、包含氧之合金膜等)用做分離層，經由形成基板以雷射光輻照分離層，分離層中所包含之氮、氧或氫蒸 發，使得形成基板與分離層之間可發生分離。
另一方面，將分離之層可藉由蝕刻移除分離層而從形成基板分離。
另一方面，可使用藉由機械研磨而移除形成基板之方法，或使用諸如NF3、BrF3、ClF3或HF之鹵素氟化物氣體，並藉由蝕刻而移除形成基板之方法。在此狀況下，分離層可省略。
另一方面，可使用雷射輻照、使用氣體、溶液等之蝕刻、或尖刀或手術刀，以形成槽而暴露分離層。槽可觸發將從形成基板分離之層與分離層分離。
有關分離方法，亦可使用例如機械力量(以人手或夾具之分離處理、藉由滾筒旋轉之分離處理等)。另一方面，將分離之層可以液體滴入槽之方式，使得液體滲入分離層與將分離之層之間介面，而與分離層分離。另一方面，可使用一種方法，其中將諸如NF3、BrF3或ClF3之氟化物氣體導入槽，藉由使用氟化物氣體蝕刻而移除分離層，使得將分離之層與形成基板分離。再另一方面，可於分離期間同時灌注諸如水之液體，而執行分離。
有關其他分離方法，若使用鎢形成分離層，便可藉由氨水與過氧化氫水之混合溶液蝕刻分離層，而執行分離。
如上述，藉由使用本發明之一實施例之電晶體，可製造半導體裝置。本發明之一實施例之電晶體具有短通道長度L並可微型化；因而，可提升電路之操作速度，此外可降低半導體裝置之電力消耗。
本實施例可自由地與任一其他實施例組合。
(實施例7)
在本實施例中，將參照圖式說明使用實施例6中所說明之裝置形成可無接觸地輸入及輸出資料之半導體裝置的應用範例。依據用途，可無接觸地輸入及輸出資料之半導體裝置亦稱為RFID標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤或無線晶片。
半導體裝置800具有無接觸地交換資料之功能，並包括高頻電路810、電源電路820、重置電路830、時脈產生電路840、資料解調電路850、資料調變電路860、用於控制其他電路之控制電路870、記憶體電路880及天線890(圖23A)。高頻電路810接收來自天線890之信號，並經由天線890將接收來自資料解調電路860之信號輸出。電源電路820從所接收之信號產生電源電位。重置電路830產生重置信號。時脈產生電路840依據從天線890輸入之信號，產生各式時脈信號。資料解調電路850解調所接收之信號，並將信號輸出至控制電路870。資料調變電路860調變所接收來自控制電路870之信號。控制電路870包括例如代碼提取電路910、代碼決定電路920、CRC決定電路930及輸出單元電路940。代碼提取電路910提取傳輸至控制電路870之指令中所包括之每一複數代碼。代碼決定電路920藉由比較所提取之代碼與相應於參考之代碼，而決定指令之內容。CRC決定電路930 依據所決定之代碼，檢測是否存在傳輸錯誤等。
其次，將說明上述半導體裝置之操作範例。首先，藉由天線890接收無線電信號。無線電信號經由高頻電路810而傳輸至電源電路820，藉此產生高電源電位(以下稱為VDD)。VDD供應予半導體裝置800中所包括之每一電路。經由高頻電路810而傳輸至資料解調電路850之信號被解調(以下，該信號稱為解調的信號)。再者，信號經由高頻電路810而通過重置電路830及時脈產生電路840，而解調的信號則傳輸至控制電路870。傳輸至控制電路870之信號藉由代碼提取電路910、代碼決定電路920、CRC決定電路930等予以分析。之後，依據所分析之信號，輸出儲存於記憶體電路880中半導體裝置之資訊。半導體裝置之輸出資料經由輸出單元電路940予以編碼。此外，半導體裝置800之編碼資料通過資料調變電路860，將經由天線890以無線電信號傳輸。請注意，低電源電位(以下稱為Vss)在半導體裝置800中所包括之複數電路中為共通的，且GND可用做Vss。
以此方式，半導體裝置800之資料可藉由從通訊裝置傳輸信號至半導體裝置800，及通訊裝置接收來自半導體裝置800之信號，而予讀取。
此外，半導體裝置800可為一種裝置，其中不包括電源(例如電池)，且電源電壓藉由使用電磁波而供應予電路。半導體裝置800亦可為一種裝置，其中包括電源(例如電池)，且電源電壓藉由使用電磁波及電源(電池)而 供應予電路。
其次，將說明可無接觸地輸入及輸出資料之半導體裝置的使用範例。包括顯示部3210之行動終端機的側面具通訊裝置3200。產品3220的側面具半導體裝置3230(圖23B)。當通訊裝置3200置放接近產品3220上半導體裝置3230時，產品3220上資訊，諸如原料或產品來源、每一生產步驟之檢查結果、流通過程之歷史、及產品說明，顯示於顯示部3210。此外，當產品3260藉由輸送帶運輸時，產品3260可藉由使用提供予產品3260之通訊裝置3240及半導體裝置3250予以檢查(圖23C)。當半導體裝置以此方式用於一系統中時，可輕易地獲得資訊，並達成較高的性能及較高的附加價值。
如上述，本發明之半導體裝置具有極寬的應用範圍，可用於所有領域的電子裝置中。
(實施例8)
在本實施例中，將說明可使用實施例1至4中所說明之電晶體而形成之記憶體電路範例。
圖24A為記憶體電路之範例方塊圖。圖24A所描繪之記憶體電路包括列解碼器、寫入及刷新電路、行解碼器及以矩陣排列之記憶體元件1100。連接以矩陣排列之記憶體元件1100的信號線，經由寫入及刷新電路而連接列解碼器。連接以矩陣排列之記憶體元件1100的掃瞄線，連接行解碼器。位元信號被輸入至列解碼器。讀取致能信 號及寫入致能信號(RE/WE)及資料信號(data)被輸入至寫入及刷新電路，及輸出信號(OUT)係從寫入及刷新電路輸出。
每一記憶體元件1100包括電容器及電晶體。電晶體之源極及汲極之一連接信號線，電晶體之源極及汲極之另一連接電容器之一電極，電容器之另一電極連接低電位側(較佳地為參考電位Vss)。
圖24B描繪提供於圖24A中所描繪之寫入及刷新電路中之刷新電路結構的具體範例。
圖24B中所描繪之寫入及刷新電路包括AND電路及感應放大器。信號從列解碼器輸入至每一第一AND電路1101、第二AND電路1102及第三AND電路1103之一輸入。PRC信號輸入至第一AND電路1101之另一輸入，寫入致能信號(WE)輸入至第二AND電路1102之另一輸入，及讀取致能信號(RE)輸入至第三AND電路1103之另一輸入。第一AND電路1101之輸出控制第一開關1104之開啟/關閉，第二AND電路1102之輸出控制第二開關1105之開啟/關閉，及第三AND電路1103之輸出控制第三開關1106之開啟/關閉。預充電信號線Vprc經由第一開關1104連接信號線，資料信號線(data)經由第二開關1105連接信號線。
經由第一開關1104及第二開關1105而連接之信號線，經由第三開關1106連接感應放大器。信號從感應放大器輸出至輸出信號線(OUT)。
上述AND電路可具有一般結構，較佳地具有簡單結構。
感應放大器為具有放大輸入信號之功能的電路。
請注意，有關信號，此處使用類比信號或數位信號，例如可使用電壓、電流、電阻、頻率等。例如，至少設定第一電位及第二電位，即，高位準(亦稱為高電位或VH)電位用做第一電位，及低位準(亦稱為低電位或VL)電位用做第二電位，藉此可設定二進位數位信號。儘管VH及VL較佳地為固定值，但VH及VL可考量雜訊影響而採取一範圍值。
如上述，可使用上述實施例中所說明之電晶體及電容器，製造記憶體電路。
依據預先評估之記憶體元件的洩漏電流，記憶體電路之刷新時序於設計階段可設定為某時間間隔。換言之，在晶片完成後，考量洩漏電流之溫度相依性及製造程序之波動，而設定刷新時序。
在本發明之一實施例的電晶體中，側壁係提供用於源極電極層及汲極電極層；因而，電晶體具有短通道長度L並可微型化。當使用該電晶體形成電路時，可體現低電力消耗，且記憶體電路可穩定操作。
本發明之一實施例之電晶體包括具有大能隙且氫濃度充分降低之氧化物半導體層；因而，電晶體之關閉狀態電流可極小，且溫度範圍介於-30℃至120℃之關閉狀態電流溫度特性難以改變，並可維持極小關閉狀態電流。因此， 可體現正常關電晶體。
因而，藉由使用本發明之一實施例之電晶體，相較於包括矽之電晶體，刷新間隔可設定較長，並可降低待機期間電力消耗。
此外，由於關閉狀態電流具有小的溫度相依性，本實施例中記憶體電路適於車廂內電子裝置。由於待機期間洩漏電流極小，若於電車中使用記憶體電路，待機期間每充電量之行進距離難以改變。
本實施例可自由地與任一其他實施例組合。
(實施例9)
在本實施例中，將說明可使用任一上述實施例中所說明之電晶體，形成之移位暫存器範例。
圖25A為方塊圖，描繪移位暫存器範例。圖25A中所描繪之移位暫存器包括兩時脈信號線及各電性連接該些時脈信號線之兩級正反器。請注意，可進一步提供時脈信號線，即可提供更多級之正反器。
在該兩時脈信號線中，每一時脈信號輸入如下：當一時脈信號線切換為高位準(VH)時，另一則切換為低位準(VL)。
參照圖25A中所描繪之移位暫存器，描繪移位暫存器之範例，其包括正反器，從電性連接第一時脈信號線CLK之第一極正反器，電性連接第二時脈信號線CLKB之第二極正反器，至第(n-1)極正反器及第n極正反器。然 而，本發明之一實施例不侷限於此，且移位暫存器包括至少第一正反器及第二正反器。
時脈信號線CLK為輸入時脈信號CK之佈線。
時脈信號線CLKB為輸入時脈信號CKB之佈線。
可使用例如NOT電路(反相器電路)產生時脈信號CK及時脈信號CKB。
起始信號SP及起始信號SPB輸入至第一正反器，時脈信號CK輸入至第一正反器做為時脈信號，及第一正反器依據已輸入之信號SP、信號SPB及時脈信號CK之狀態而輸出輸出信號OUT1。在本說明書中，信號之狀態係指例如信號之電位、電流或頻率。
可使用例如NOT電路(反相器電路)產生起始信號SP及起始信號SPB。
在本說明書中，有關信號，例如可使用其使用電壓、電流、電阻、頻率等之類比信號或數位信號。例如，至少設定第一電位及第二電位，即，高位準(亦稱為高電位或VH)電位用做第一電位，及低位準(亦稱為低電位或VL)電位用做第二電位，藉此可設定二進位數位信號。儘管VH及VL較佳地為固定值，但VH及VL可考量雜訊影響而採取一範圍值。
第二正反器具有下列功能：第一正反器之輸出信號OUT1輸入第二正反器做為起始信號SP，時脈信號CKB輸入第二正反器做為時脈信號，及第二正反器輸出信號OUT2做為輸出信號，其係依據輸出信號及已輸入之時脈 信號CKB的狀態加以設定。
圖25B描繪圖25A中所描繪之第一正反器結構的具體範例。
起始信號SP輸入至第一電晶體1111之源極及汲極之一，及第四電晶體1114之源極或汲極之一。
起始信號SPB輸入至第二電晶體1112之源極及汲極之一，及第三電晶體1113之源極或汲極之一。
時脈信號CK輸入至第一電晶體1111、第二電晶體1112、第三電晶體1113及第四電晶體1114之每一閘極。
第一電晶體1111之源極及汲極之另一，連接第五電晶體1115之閘極及第一電容器1119之一電極。
第二電晶體1112之源極及汲極之另一，連接第六電晶體1116之閘極及第二電容器1120之一電極。
第三電晶體1113之源極及汲極之另一，連接第七電晶體1117之閘極及第三電容器1121之一電極。
第四電晶體1114之源極及汲極之另一，連接第八電晶體1118之閘極及第四電容器1122之一電極。
第五電晶體1115之汲極連接高電位側(較佳地為電源電位Vdd)。第五電晶體1115之源極連接第一電容器1119之另一電極及第六電晶體1116之汲極，並輸出輸出信號OUT。第二電容器1120之另一電極及第六電晶體1116之源極連接低電位側(較佳地為參考電位Vss)。
第七電晶體1117之汲極連接高電位側(較佳地為電源電位Vdd)。第七電晶體1117之源極連接第三電容器 1121之另一電極及第八電晶體1118之汲極，並輸出輸出信號OUTB。第四電容器1122之另一電極及第八電晶體1118之源極連接低電位側(較佳地為參考電位Vss)。
第一電容器1119、第二電容器1120、第三電容器1121及第四電容器1122可形成於與使用上述實施例中所說明之電容器的電晶體相同基板之上。
如上述，可使用本發明之一實施例的電晶體，其包括純化氧化物半導體層，製造正反器電路。本發明之一實施例的電晶體，其中側壁係提供用於源極電極層及汲極電極層，具有短通道長度L並可微型化；因而，可提升電路之操作速度，及可降低電力消耗。
本實施例可自由地與任一其他實施例組合。
(實施例10)
在本實施例中，將說明可使用任一上述實施例中所說明之電晶體形成升壓器電路(電荷泵電路)之範例。
圖26描繪升壓器電路結構之具體範例。圖26中所描繪之升壓器電路包括兩時脈信號線CLK及CLKB。每一複數電容器1124之一電極連接時脈信號線CLK或時脈信號線CLKB。每一複數電容器1124之另一電極連接佈線，其係與各為前向偏壓方向二極體連接之複數電晶體1123之一之汲極電極，及鄰近該電晶體之電晶體的源極電極及閘極電極連接。再者，包括儲存電容器，其電極之一連接最後列之電晶體的汲極電極，另一電極則保持固定電位。
請注意，可進一步提供時脈信號線。
依據將輸出之電位，可附加提供電晶體及電容器。
在兩時脈信號線中，每一時脈信號輸入如下：當一時脈信號線切換為高位準(VH)時，另一則切換為低位準(VL)。
可使用例如NOT電路(反相器電路)產生時脈信號CK及時脈信號CKB。可使用實施例4中所說明之EDMOS電路製造NOT電路。
藉由使用圖26中所描繪之升壓器電路，從Vin輸入之電位可上升至Vout。例如，當從Vin輸入電源電位Vdd時，可從Vout輸出高於Vdd之電位，並上升至預定電位。因而，具上升至預定電位之電位的信號輸入至例如電源線，並用於每一安裝於與升壓器電路相同基板上之電路。
請注意，此處儲存電容器之另一電極所處之固定電位可為例如電源電位Vdd或參考電位Vss。
在本說明書中，有關信號，例如可使用其使用電壓、電流、電阻、頻率等之類比信號或數位信號。例如，至少設定第一電位及第二電位，即，高位準(亦稱為高電位或VH)電位用做第一電位，及低位準(亦稱為低電位或VL)電位用做第二電位，藉此可設定二進位數位信號。儘管VH及VL較佳地為固定值，但VH及VL可考量雜訊影響而採取一範圍值。
如上述，可使用任一上述實施例中所說明之電晶體製造升壓器電路。在本發明之一實施例的電晶體中，側壁係 提供用於源極電極層及汲極電極層，電晶體具有短通道長度L並可微型化；因而，可提升電路之操作速度，及可降低電力消耗。
本實施例可自由地與任一其他實施例組合。
(實施例11)
在本實施例中，將參照圖27A至27E說明依據任一實施例1至10可獲得安裝而具半導體積體電路之電子裝置的範例。請注意，半導體積體電路係安裝於電路板等之上，之後併入每一電子裝置主體內部。
包括任一上述實施例中所說明之電晶體的半導體積體電路係安裝於主機板上。半導體積體電路係藉由安裝邏輯電路、快閃記憶體電路、SRAM電路、DRAM電路等予以製造。此外，亦可安裝上述實施例中所說明之CPU或邏輯電路。半導體積體電路可藉由引線接合法予以安裝。亦在此狀況下，可安裝具有各式形狀之積體電路膜。
此外，軟性印刷電路(FPC)附著至電路板，且電路板經由FPC而連接顯示裝置等。可形成顯示部之驅動器及控制器。顯示部之驅動器包括上述實施例中所說明之移位暫存器或EDMOS電路。
圖27A描繪藉由安裝至少半導體積體電路做為元件而製造之膝上型個人電腦，其包括主體3001、外殼3002、顯示部3003、鍵盤3004等。膝上型個人電腦包括上述實施例中所說明之CPU、DRAM電路等。
圖27B描繪藉由安裝至少半導體積體電路做為元件而製造之可攜式資訊終端機(PDA)，其包括主體3021中顯示部3023、外部介面3025、操作按鈕3024等。此外，可攜式資訊終端裝置具有手寫筆3022做為操作配件。
圖27C描繪藉由安裝至少半導體積體電路做為元件而製造之配備電子紙之電子書閱讀器。電子紙可用於各領域之電子裝置，只要其可顯示資料。例如，電子紙可應用於電子書閱讀器(電子書)、海報、諸如火車之車廂廣告、或諸如信用卡之各類卡之顯示裝置。圖27C描繪電子書閱讀器之範例。例如，電子書閱讀器2700包括兩外殼：外殼2701及外殼2703。外殼2701及外殼2703係以絞鏈2711結合，使得電子書閱讀器2700可以絞鏈2711做為軸而開啟或關閉。基於該等結構，電子書閱讀器2700可如同紙本書籍般操作。
顯示部2705及顯示部2707分別併入外殼2701及外殼2703。顯示部2705及顯示部2707可顯示一影像或不同影像。若顯示部2705及顯示部2707顯示不同影像，例如，在右側之顯示部(圖27C中顯示部2705)可顯示正文，及左側之顯示部(圖27C中顯示部2707)可顯示影像。
圖27C描繪一範例，其中外殼2701經提供而具操作部等。例如，外殼2701經提供而具電源開關2721、操作鍵2723、揚聲器2725等。基於操作鍵2723，頁面可以翻轉。請注意，鍵盤、指向裝置等可提供於外殼之表面上， 其上提供顯示部。此外，外部連接端子(耳機端子、USB端子、可連接諸如AC轉接器及USB纜線之各類纜線的端子)、記錄媒體嵌入部等可提供於外殼之背面或側面。再者，電子書閱讀器2700可具有電子字典之功能。
電子書閱讀器2700具有組態，可無線發送及接收資料。經由無線通訊，可從電子書伺服器採購及下載所需書籍資料等。
圖27D為藉由安裝至少半導體積體電路做為元件而製造之行動電話，其包括兩外殼：外殼2800及外殼2801。外殼2801包括顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、相機鏡頭2807、外部連接端子2808等。外殼2800包括太陽能電池2810，用於充電可攜式資訊終端機、外部記憶體槽2811等。此外，天線併入外殼2801。
此外，顯示面板2802經提供而具觸控面板。以影像顯示之複數操作鍵1805於圖27D中以虛線描繪。顯示面板2802經安裝而具升壓器電路(上述實施例中所說明之升壓器電路)，用於將電壓輸出從太陽能電池2810上升至每一電路所需電壓。
此外，除了上述結構，可結合上述實施例中所說明之無接觸IC晶片或小型記憶體裝置等。
在顯示面板2802中，顯示方向依據使用型樣而酌情改變。此外，相機鏡頭2807提供於與顯示面板2802相同表面上；因而可用做視訊電話。揚聲器2803及麥克風 2804可用於視訊電話、記錄、播放等，不侷限於語言通訊。再者，外殼2800及2801處於圖27D中所描繪之展開狀態，而藉由滑動而使得彼此重疊；因此，行動電話之尺寸可降低，此使得行動電話適於攜帶。
外部連接端子2808可連接AC轉接器及諸如USB纜線之各類纜線，並可與個人電腦充電及資料通訊。再者，藉由將儲存媒體嵌入外部記憶體槽2811，大量資料可儲存及移動。
此外，除了上述功能外，可提供紅外線通訊功能、電視接收功能等。
圖27E描繪藉由安裝至少半導體積體電路做為元件而製造之數位相機，其包括主體3051、顯示部A 3057、目鏡3053、操作開關3054、顯示部B 3055、電池3056等。
如上述，包括上述實施例中所說明之電晶體的半導體裝置具有極寬的應用範圍，可用於所有領域的電子裝置中。本發明之一實施例的電晶體具有短通道長度L並可微型化，其中側壁提供用於源極電極層及汲極電極層。因而，藉由使用本發明之一實施例之電晶體，可提升電路之操作速度，及可降低電子裝置的電力消耗。
本實施例可自由地與任一實施例1至10組合。
本應用係依據2009年12月4日向日本專利局提出申請之序號2009-276004日本專利申請案，其整個內容係以提及方式併入本文。
101‧‧‧基板
103‧‧‧第一絕緣層
105‧‧‧第二絕緣層
107‧‧‧氧化物半導體層
109a‧‧‧源極電極層
109b‧‧‧汲極電極層
117‧‧‧閘極絕緣層
119‧‧‧閘極電極層
121‧‧‧側壁
199‧‧‧虛線部分
200‧‧‧電晶體

Claims (23)

  1. 一種半導體裝置，包含：電晶體；以及電容器，其中該電晶體包含：半導體層；該半導體層上且與其電連接之源極電極與汲極電極；該半導體層上之第一側壁，該第一側壁與該源極電極之側面接觸；該半導體層上之第二側壁，該第二側壁與該汲極電極之側面接觸；該半導體層、該源極電極、該汲極電極、該第一側壁及該第二側壁上之第一絕緣層；以及該第一絕緣層上之第一閘極電極，該第一閘極電極與該半導體層重疊，其中，該第一側壁及該第二側壁中的每一個與該第一閘極電極重疊，其中該第一側壁及該第二側壁中的每一個包含導電材料，並且其中，該源極電極及該汲極電極其中一個電連接至該電容器。
  2. 如申請專利範圍第1項之半導體裝置，其中該電晶體進一步包含：該半導體層下方的第二絕緣層；以及 該第二絕緣層下方的第二閘極電極，該第二閘極電極與該半導體層重疊。
  3. 如申請專利範圍第1項之半導體裝置，其中該源極電極及該汲極電極中的每一個與該第一閘極電極重疊。
  4. 一種半導體裝置，包含：電晶體；以及電容器，其中該電晶體包含：氧化物半導體層；該氧化物半導體層上且與其電連接之源極電極與汲極電極，該源極電極及該汲極電極中的每一個的側面為錐形面；該氧化物半導體層上之第一側壁，該第一側壁與該源極電極之該錐形面接觸；該氧化物半導體層上之第二側壁，該第二側壁與該汲極電極之該錐形面接觸；該氧化物半導體層、該源極電極、該汲極電極、該第一側壁及該第二側壁上之絕緣層；以及該絕緣層上之閘極電極，該閘極電極與該氧化物半導體層重疊，其中，該第一側壁及該第二側壁中的每一個與該閘極電極重疊，並且其中，該源極電極及該汲極電極其中一個電連接至該電容器。
  5. 如申請專利範圍第4項之半導體裝置，其中該源極電極及該汲極電極中的每一個與該閘極電極重疊。
  6. 一種半導體裝置，包含：電晶體；以及電容器，其中該電晶體包含：第一閘極電極；該第一閘極電極上的第一絕緣層；該第一絕緣層上的氧化物半導體層，該氧化物半導體層與該第一閘極電極重疊；該氧化物半導體層上且與其電連接之源極電極與汲極電極，該源極電極及該汲極電極中的每一個的側面為錐形面；該氧化物半導體層上之第一側壁，該第一側壁與該源極電極之該錐形面接觸；該氧化物半導體層上之第二側壁，該第二側壁與該汲極電極之該錐形面接觸；該氧化物半導體層、該源極電極、該汲極電極、該第一側壁及該第二側壁上之第二絕緣層；以及該第二絕緣層上之第二閘極電極，該第二閘極電極與該氧化物半導體層重疊，其中，該第一側壁及該第二側壁中的每一個與該第二閘極電極重疊，並且其中，該源極電極及該汲極電極其中一個電連接至該 電容器。
  7. 如申請專利範圍第4或6項之半導體裝置，其中該氧化物半導體層包含銦、鎵、及鋅其中至少一個。
  8. 如申請專利範圍第4或6項之半導體裝置，其中該氧化物半導體層中之載子濃度低於1×1012/cm3。
  9. 如申請專利範圍第6項之半導體裝置，其中該源極電極及該汲極電極中的每一個與該第二閘極電極重疊。
  10. 如申請專利範圍第4或6項之半導體裝置，其中該第一側壁及該第二側壁中的每一個包含絕緣材料。
  11. 如申請專利範圍第4或6項之半導體裝置，其中該第一側壁及該第二側壁中的每一個包含導電材料。
  12. 如申請專利範圍第1、4、6項中任一項之半導體裝置，進一步包含操作地連接至記憶體電路之天線，該記憶體電路包含該電晶體及該電容器。
  13. 如申請專利範圍第6項之半導體裝置，其中固定電位係供應至該第一閘極電極。
  14. 一種半導體裝置，包含：絕緣表面上的氧化物半導體層；該氧化物半導體層上之源極電極層與汲極電極層，該源極電極層與該汲極電極層各電連接至該氧化物半導體層；該氧化物半導體層、該源極電極層及該汲極電極層上之閘極絕緣層；以及該閘極絕緣層上之閘極電極層， 其中，該閘極電極層重疊於該氧化物半導體層、該源極電極層及該汲極電極層，其中，該源極電極層及該汲極電極層各具有疊層結構，其中，該源極電極層及該汲極電極層中的每一個的側面為錐形，並且其中，該氧化物半導體層包含銦、鎵及鋅。
  15. 如申請專利範圍第14項之半導體裝置，進一步包含：該氧化物半導體層上之第一側壁，該第一側壁與該源極電極層之側面接觸；以及該氧化物半導體層上之第二側壁，該第二側壁與該汲極電極層之側面接觸。
  16. 一種半導體裝置，包含：第一閘極電極層；該第一閘極電極層上之絕緣層；該絕緣層上的氧化物半導體層，該氧化物半導體層與該第一閘極電極層重疊；該氧化物半導體層上之源極電極層與汲極電極層，該源極電極層與該汲極電極層各電連接至該氧化物半導體層；該氧化物半導體層、該源極電極層及該汲極電極層上之閘極絕緣層；以及該閘極絕緣層上之第二閘極電極層， 其中，該第二閘極電極層重疊於該氧化物半導體層、該源極電極層及該汲極電極層，其中，該源極電極層及該汲極電極層各具有疊層結構，其中，該源極電極層及該汲極電極層中的每一個的側面為錐形，並且其中，該氧化物半導體層包含銦、鎵及鋅。
  17. 如申請專利範圍第14或16項之半導體裝置，其中，該源極電極層及該汲極電極層各包含第一導電層及該第一導電層上之第二導電層，並且其中，該源極電極層的該第一導電層與該汲極電極層的該第一導電層的內側之間的距離較短於該源極電極層的該第二導電層與該汲極電極層的該第二導電層的內側之間的距離。
  18. 如申請專利範圍第14或16項之半導體裝置，其中該源極電極層及該汲極電極層各包含包括鈦的層、包括鎢的層、以及包括鋁的層。
  19. 如申請專利範圍第16項之半導體裝置，其中固定電位係連接至該第一閘極電極層。
  20. 如申請專利範圍第16項之半導體裝置，其中，電晶體包含該氧化物半導體層、該源極電極層、該汲極電極層、該第二閘極電極層，並且其中，該電晶體之臨界電壓由供應至該第一閘極電極層之電位控制。
  21. 一種電氣設備，包含申請專利範圍第14或16項之半導體裝置。
  22. 如申請專利範圍第14或16項之半導體裝置，其中該疊層結構包含鋁膜及該鋁膜上之鈦膜。
  23. 如申請專利範圍第16項之半導體裝置，其中，該第二閘極電極層電連接至該源極電極層及該汲極電極層其中的一個。
TW105121382A 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法 TWI613734B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-276004 2009-12-04
JP2009276004 2009-12-04

Publications (2)

Publication Number Publication Date
TW201642356A TW201642356A (zh) 2016-12-01
TWI613734B true TWI613734B (zh) 2018-02-01

Family

ID=44081145

Family Applications (7)

Application Number Title Priority Date Filing Date
TW110115570A TWI767677B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法
TW105121382A TWI613734B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法
TW106139023A TWI648819B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法
TW111120370A TWI820733B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法
TW109106681A TWI727684B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法
TW099140828A TWI552231B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法
TW107138514A TWI689044B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110115570A TWI767677B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW106139023A TWI648819B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法
TW111120370A TWI820733B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法
TW109106681A TWI727684B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法
TW099140828A TWI552231B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法
TW107138514A TWI689044B (zh) 2009-12-04 2010-11-25 半導體元件、半導體裝置、及其製造方法

Country Status (4)

Country Link
US (3) US8501564B2 (zh)
JP (9) JP5184615B2 (zh)
TW (7) TWI767677B (zh)
WO (1) WO2011068028A1 (zh)

Families Citing this family (236)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
KR101745747B1 (ko) 2009-10-16 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
JP5185357B2 (ja) * 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
WO2011105198A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
US8878174B2 (en) * 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
SG11201504734VA (en) * 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6022880B2 (ja) 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9117916B2 (en) * 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20140252355A1 (en) * 2011-10-21 2014-09-11 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US8878177B2 (en) 2011-11-11 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8796682B2 (en) 2011-11-11 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TWI669760B (zh) * 2011-11-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8891266B2 (en) * 2012-03-13 2014-11-18 International Business Machines Corporation Monolithic high voltage multiplier having high voltage semiconductor diodes and high-k capacitors
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US9048323B2 (en) * 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102059218B1 (ko) * 2012-05-25 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
TWI509335B (zh) * 2012-10-05 2015-11-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體觸控顯示面板裝置及其驅動方法
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2014082388A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6293229B2 (ja) * 2012-10-17 2018-03-14 株式会社半導体エネルギー研究所 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US10347769B2 (en) * 2013-03-25 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multi-layer source/drain electrodes
JP6376788B2 (ja) * 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9608122B2 (en) * 2013-03-27 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102124025B1 (ko) 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102169684B1 (ko) * 2014-01-10 2020-10-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
SG11201606647PA (en) * 2014-03-14 2016-09-29 Semiconductor Energy Lab Co Ltd Circuit system
SG11201606536XA (en) * 2014-03-18 2016-09-29 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
CN106165106B (zh) 2014-03-28 2020-09-15 株式会社半导体能源研究所 晶体管以及半导体装置
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102197854B1 (ko) * 2014-05-13 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
KR102354008B1 (ko) * 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
TWI663733B (zh) * 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
JP6326312B2 (ja) * 2014-07-14 2018-05-16 株式会社ジャパンディスプレイ 表示装置
JP6857447B2 (ja) * 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660100B2 (en) 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6674269B2 (ja) * 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2016154225A (ja) * 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6705663B2 (ja) 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN104733542A (zh) * 2015-03-24 2015-06-24 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及阵列基板
KR102546189B1 (ko) 2015-04-13 2023-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
US9917209B2 (en) * 2015-07-03 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including step of forming trench over semiconductor
CN104966674A (zh) * 2015-07-09 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法及相关装置
US11189736B2 (en) 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
GB2554362B (en) * 2016-09-21 2020-11-11 Pragmatic Printing Ltd Transistor and its method of manufacture
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
JP6302037B2 (ja) * 2016-12-09 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI622844B (zh) * 2017-03-29 2018-05-01 友達光電股份有限公司 畫素單元與其製造方法
JP6345842B2 (ja) * 2017-05-02 2018-06-20 株式会社半導体エネルギー研究所 半導体装置
JP7232764B2 (ja) 2017-08-04 2023-03-03 株式会社半導体エネルギー研究所 半導体装置
KR102631152B1 (ko) * 2017-08-04 2024-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10629693B2 (en) * 2017-11-17 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with barrier layer and method for forming the same
US11245040B2 (en) 2018-03-02 2022-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20200006570A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Contact structures for thin film transistor devices
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
KR20210013947A (ko) * 2019-07-29 2021-02-08 주식회사 실리콘웍스 쇼트키 배리어 다이오드
GB2610886B (en) * 2019-08-21 2023-09-13 Pragmatic Printing Ltd Resistor geometry
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
US20230047805A1 (en) * 2020-01-16 2023-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Method For Manufacturing Semiconductor Device
JP2021141196A (ja) * 2020-03-05 2021-09-16 株式会社ジャパンディスプレイ 半導体装置、および表示装置
WO2024028681A1 (ja) * 2022-08-02 2024-02-08 株式会社半導体エネルギー研究所 半導体装置、及び記憶装置
WO2024033742A1 (ja) * 2022-08-10 2024-02-15 株式会社半導体エネルギー研究所 シフトレジスタ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199959A1 (en) * 2004-03-12 2005-09-15 Chiang Hai Q. Semiconductor device
US20080017899A1 (en) * 2002-03-20 2008-01-24 Joerg Appenzeller Self-Aligned Nanotube Field Effect Transistor and Method of Fabricating Same
EP2009680A1 (en) * 2007-05-31 2008-12-31 Samsung SDI Co., Ltd. Method of fabricating a polycrystalline silicon layer, a TFT fabricated thereof, and an organic light emitting diode display device fabricated thereof

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62106667A (ja) * 1985-11-05 1987-05-18 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0728040B2 (ja) * 1988-09-20 1995-03-29 三菱電機株式会社 半導体装置およびその製造方法
JPH03101556U (zh) * 1990-02-05 1991-10-23
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH065855A (ja) * 1992-06-19 1994-01-14 Hitachi Ltd 半導体装置の製造方法
US5472897A (en) * 1995-01-10 1995-12-05 United Microelectronics Corp. Method for fabricating MOS device with reduced anti-punchthrough region
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3204872B2 (ja) * 1995-06-09 2001-09-04 沖電気工業株式会社 Ｍｏｓｆｅｔ及びその製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09197435A (ja) * 1996-01-17 1997-07-31 Toshiba Corp 液晶表示装置、及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6956236B1 (en) * 1998-12-14 2005-10-18 Lg. Phillips Lcd Co., Ltd. Wiring, TFT substrate using the same and LCD
JP3443355B2 (ja) * 1999-03-12 2003-09-02 三洋電機株式会社 半導体装置の製造方法
JP2001053158A (ja) * 1999-08-05 2001-02-23 Seiko Epson Corp 半導体装置及びその製造方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
AU2001277001A1 (en) 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7238557B2 (en) 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3764401B2 (ja) 2002-04-18 2006-04-05 株式会社東芝 半導体装置の製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005332993A (ja) * 2004-05-20 2005-12-02 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5109223B2 (ja) * 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
US7208756B2 (en) * 2004-08-10 2007-04-24 Ishiang Shih Organic semiconductor devices having low contact resistance
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
TWI242290B (en) * 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073561A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP4880951B2 (ja) * 2005-09-06 2012-02-22 キヤノン株式会社 半導体素子、薄膜トランジスタ、及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4732080B2 (ja) * 2005-09-06 2011-07-27 キヤノン株式会社 発光素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466940B2 (ja) * 2007-04-05 2014-04-09 出光興産株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090045458A1 (en) * 2007-08-15 2009-02-19 Advanced Micro Devices, Inc. Mos transistors for thin soi integration and methods for fabricating the same
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
JP4674294B2 (ja) * 2008-05-14 2011-04-20 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8179490B2 (en) * 2009-06-12 2012-05-15 Au Optronics Corporation Pixel designs of improving the aperture ratio in an LCD
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017899A1 (en) * 2002-03-20 2008-01-24 Joerg Appenzeller Self-Aligned Nanotube Field Effect Transistor and Method of Fabricating Same
US20050199959A1 (en) * 2004-03-12 2005-09-15 Chiang Hai Q. Semiconductor device
EP2009680A1 (en) * 2007-05-31 2008-12-31 Samsung SDI Co., Ltd. Method of fabricating a polycrystalline silicon layer, a TFT fabricated thereof, and an organic light emitting diode display device fabricated thereof

Also Published As

Publication number Publication date
JP5184615B2 (ja) 2013-04-17
JP7133678B2 (ja) 2022-09-08
JP2022166322A (ja) 2022-11-01
JP2013062529A (ja) 2013-04-04
JP2017038093A (ja) 2017-02-16
TW202147611A (zh) 2021-12-16
TWI689044B (zh) 2020-03-21
TWI767677B (zh) 2022-06-11
WO2011068028A1 (en) 2011-06-09
US9064967B2 (en) 2015-06-23
TWI727684B (zh) 2021-05-11
US8501564B2 (en) 2013-08-06
TW201137987A (en) 2011-11-01
US20110133177A1 (en) 2011-06-09
JP2011139055A (ja) 2011-07-14
TW201921598A (zh) 2019-06-01
TW201642356A (zh) 2016-12-01
TWI820733B (zh) 2023-11-01
TWI648819B (zh) 2019-01-21
US20140367678A1 (en) 2014-12-18
TW202042341A (zh) 2020-11-16
JP2021106294A (ja) 2021-07-26
TW202306163A (zh) 2023-02-01
US20140027767A1 (en) 2014-01-30
TWI552231B (zh) 2016-10-01
JP2015167247A (ja) 2015-09-24
JP7564161B2 (ja) 2024-10-08
JP2017168861A (ja) 2017-09-21
JP6285527B2 (ja) 2018-02-28
JP6605110B2 (ja) 2019-11-13
JP2019041117A (ja) 2019-03-14
TW201824455A (zh) 2018-07-01
US8823074B2 (en) 2014-09-02
JP2020031221A (ja) 2020-02-27
JP6874091B2 (ja) 2021-05-19

Similar Documents

Publication Publication Date Title
TWI613734B (zh) 半導體元件、半導體裝置、及其製造方法
JP6557437B2 (ja) 半導体装置
JP6063498B2 (ja) 半導体装置