JP2005236297A - 熱電冷却素子を有する光送信サブアセンブリを用いた光トランシーバ - Google Patents

Abstract

【課題】 小型，安価で高速駆動可能な光送信アセンブリおよび当該光送信アセンブリを内蔵する光トランシーバを提供する。
【解決手段】 光送信アセンブリは、金属製底板上に電子冷却器を搭載し、この電子冷却器上に絶縁性基板を介して半導体発光素子を搭載する。電子冷却器を囲む様に第１、第２の積層セラミック板を設け、電子冷却器、半導体発光素子への直流あるいは低周波の制御信号は第１の積層セラミック板を介し、半導体発光素子の高周波駆動信号は位相が反転した相補信号とともに第２の積層セラミック板の内層配線、及び絶縁性基板を介して半導体発光素子に供給される。半導体発光素子の出力光強度をモニタする半導体受光素子は、第２積層セラミック板上に搭載される。光送信アセンブリ外に搭載される駆動ＩＣから半導体発光素子に至る高周波信号伝送用ラインは実質的に直線かつ最短経路で設けることができる。
【選択図】 図３

Description

本発明は、高速（例えば１０Ｇｂｐｓ）光通信に用いられる、温度調節機能を含んだ小型の光送信アセンブリに関する。

光通信業界では、高速伝送に対応可能で小型の光トランシーバの実現が強く望まれている。例えば、１０Ｇｂｐｓ通信用途では小型のプラガブル光トランシーバの共通規格（ＭＳＡ：Multi-Source Agreement）が定められている。この規格は、２心のＬＣコネクタが着脱できるレセプタクルを備える。２心のピッチは６．２５ｍｍである。また、プラガブル光トランシーバの横幅及び高さは、この光トランシーバを母基板上に高密度で搭載する必要があるため、１８．３５ｍｍおよび８．５ｍｍと規定されている。従って、このような横幅の狭い、すなわち断面積の狭い光トランシーバに収納することができる小型の光送信アセンブリと光受信アセンブリが必要とされる。

一方、伝送速度が高くなるにつれ、高速で安定な動作を確保するために各種半導体デバイスで消費される電力も増大の一途を辿っている。また、その様な高速かつ長距離の光通信を行うためには、半導体レーザ（ＬＤ：Laser Diode）には非常に厳しいチャープ特性（発振スペクトル幅）が要求される。半導体レーザを直接変調する方式では、ここで要求される様な仕様を満足することができず、一般には、発振スペクトル幅の狭い回折格子を内蔵する半導体レーザ（例えばＤＦＢ：Distributed Feed-Back Laser、ＤＢＲ：Distributed Bragg-Reflector Laser）を用いる方法（特許文献１）、あるいは一歩進めて、これら高性能な半導体レーザを直流電流で駆動し、そこで発生される光出力を半導体レーザ外部の光変調器で変調する方式が用いられる（特許文献２）。

光変調器を、半導体材料の吸収係数が印加電界に依存することを利用したＥＡ（Electro-Absorption）変調器が知られている。あるいは、このＥＡ変調器をＬＤとをモノリシックに集積化したＥＡ−ＤＦＢデバイスも知られている。このＥＡ−ＤＦＢデバイスを安定に、かつその波長、光出力等を精度よく動作させるには、動作温度を安定化させなければならず、電子冷却器（ペルチェクーラが一般的である）を光送信アセンブリに内蔵することが必要である。しかし、電子冷却器で良好な温度制御能力を発揮させるためには、そのサイズを大きくしなければならない。サイズの大きい電子冷却器を内蔵し、かつ外形規格の定められている光トランシーバに余裕をもって収まる光アセンブリが、この様な高速の伝送速度でかつ遠距離の光通信を行う光トランシーバには必要である。
特開平０６−３１８７６３ 特開平０９−０９０３０２

光送信アセンブリの小型化を意図した場合、当然に電子冷却器の小型化が必要となるが、それは電子冷却器の冷却能力を制限することになる。一般に電子冷却器の冷却面（上基板）はアルミナや窒化アルミニウム（ＡｌＮ）といった絶縁体により構成される。かかる材料と接合した時に、過大な機械的応力が及ぼされるのを防ぐためには、これら絶縁体と熱膨張係数の整合性の良い金属材料でＥＡ−ＤＦＢ素子等を搭載するキャリアを構成することが望ましい。一方、熱源となるＬＤと冷却面との間の熱抵抗を減少させ、電子冷却器の冷却能力を軽減するためには、金属キャリアは熱伝導率の高い材料が望ましい。

これらの観点から、金属ベースには、ＣｕＷを使用するのが一般的である。しかし、ＣｕＷは、単位体積当りの熱容量が大きい問題がある。電子冷却器上の材料の熱容量をＣ［Ｊ／℃］とすると、例えば、７５℃の環境にある光送信アセンブリの電子冷却器を起動する場合を考える。起動後３０秒以内にキャリア上の温度を２５℃に制御する場合、Ｑｔ［Ｗ］＝Ｃ×（７５−２５）／３０＝１．６７×Ｃの熱量を電子冷却器で輸送する必要がある。従って、電子冷却器上に搭載する部品にＣｕＷといった熱容量の大きい材料を用いるのは、電子冷却器の能力を軽減する上での障害となる。

ＥＡ−ＤＦＢ素子を用いて光変調を行う方法においては、数ＧＨｚを超える周波数を有する変調信号を、その品質を損なうことなくＥＡ−ＤＦＢ素子にまで伝えるため、ＥＡ−ＤＦＢ素子の直近で信号線を所定の抵抗値を有する抵抗で終端する必要がある。このように終端抵抗を配置することにより、変調信号の伝送ラインのインピーダンス整合をはかり、伝送される高周波信号の無用な反射を防止し、良好な電気信号をＥＡ部に供給することができる。

一般的なＥＡ−ＤＦＢ素子では、ＤＦＢ部を発光させるために供給する電流は、最大で１００ｍＡ程度に達する。ＤＦＢ部の順方向電圧は１．５Ｖ前後であり、このＤＦＢ部のみで、０．１５Ｗ程度の熱が発生することとなる。さらに、ＥＡ部の変調時に印加する平均的な電圧（バイアス電圧＋変調電圧振幅／２）も１．５Ｖ程度であり、終端抵抗を５０Ωとすると、０．０４５Ｗの熱をこの抵抗に発生させる。また、ＥＡ部では光吸収電流が１５ｍＡ前後流れることが知られており、その結果として０．０１５Ｗ程度の熱も発生する。このように、ＥＡ−ＤＦＢを使用する場合には、上述したＤＦＢ−ＬＤ等を直接変調する場合に比べて更に多くの熱が発生することとなり、電子冷却器の小型化にいっそうの困難をもたらす。

また、ＥＡ−ＤＦＢ素子、特にＥＡ部とＤＦＢとが集積化されたＥＡ−ＤＦＢ素子を用いる方法では、本来直流駆動されるべきＤＦＢ側に、ＥＡ部に印加された高周波変調信号が漏れる現象が知られている。ＥＡ−ＤＦＢ素子の接地電極、通常は素子の裏面側の電極、が十分に低インピーダンス化している場合には、この現象は現れないが、ＥＡ−ＤＦＢ素子をパッケージ内に組み込んだ場合には、その搭載スペースの制約により、接地ラインを十分に広く、短く設定できないために接地ラインがＥＡ部、ＤＦＢ部に対して共通インピーダンス化する。そのため、ＥＡ部に印加された高周波信号が歪んだものになり、この歪んだ波形で変調されるためＥＡ−ＤＦＢ素子の光出力波形も歪み、ジッタの増大、雑音の増加等の不都合をもたらす。また、ＤＦＢ部についても、直流バイアスで駆動されているにも係わらず、共通インピーダンスを介して変調信号が漏れ出してくるため、波長チャープが発生し発振スペクトル幅が広がってしまう。これらは、いずれも光伝送特性に大きな影響を及ぼし、伝送可能距離を制約する主要因となる。

さらに、高速動作を期待する製品では、ダイナミックテストを如何に実施するかが、製品の性能を左右するばかりでなく、そのコストの支配要因となる。製品の最終形態にまで組立てたものでテストを行えば、ダイナミックテストの信頼性は確保されるが、テストの結果不良と判定された場合には、一部の部品が不良原因となっているのも係らず、使われた全ての部品を廃棄しなければならない。一方、組立て段階でダイナミックテストを行う場合には、最終形態との差に起因するテストの信頼性自体が確保されない。

また、一般に半導体発光素子や半導体光変調素子では、短期間で故障する恐れのある不良品を検出するために（スクリーニングと呼ばれる）、バーンインテストを実施す場合が多い。所定の厳しい環境下（例えば、８５℃、４８時間）で通電し、通電前後のしきい値電流や発光効率あるいは変調特性の変動の大きなものを不良と判定し、以後の製造工程から外すことにより、最終製品の信頼性を高めると同時に、部品コストの低減を図る。このような観点から半導体発光素子等をキャリアに搭載した状態で、検査やバーンインを実施できる構造が必要となる。

本発明は、上記課題を克服した光送信アセンブリ、およびこの光送信アセンブリを搭載する光トランシーバの新たな構造を提供することを特徴とする。

本発明に係る光トランシーバは、光送信アセンブリと、光受信アセンブリと、該光送信アセンブリを駆動するドライバ回路を搭載する回路基板と、これら光送信アセンブリと該光受信アセンブリと該回路基板を搭載するフレームとを含む。回路基板はドライバ回路を搭載する第１の領域と、この第１の領域から伸びだし光受信アセンブリと接続する第２の領域を有する。光送信アセンブリは変調信号を受けて変調光を出力する半導体発光素子と、制御信号を受けてこの半導体発光素子の温度を制御する電子冷却器を含み、さらに、変調信号を入力する第１のリードピンと、該制御信号を入力する第２のリードピンを有する。第１のリードピンは回路基板の第１の領域に接続し、第２のリードピンは回路基板の該第２の領域に接続する。そして、本発明に係る光トランシーバにおいては、ドライバ回路、第１のリードピン及び半導体発光素子が、この光トランシーバ内において所定の軸に沿って一列に配置され、また、第２のリードピンがこの所定軸を横切る方向に伸びだしていることを特徴するする。

この様な半導体発光素子、第１のリードピン、ドライバ回路の相互の配置を採ることで、ドライバ回路から出力される変調信号が最短でかつ直線的に半導体発光素子に伝えられるために、伝送経路での無用な輻射、信号反射等を抑制でき、半導体発光素子をＧＨｚ帯もしくはそれ以上の動作速度帯で、高品質の変調信号で駆動することができる様になる。また、光受信アセンブリが回路基板の第１の領域から伸びだした第２の領域に接続できるため、回路基板内で伝送インピーダンスが整合されている受信アセンブリ用の配線に最短で接続できることになり、高周波受信信号の品質を低下させることも抑制される。

さらに、第１のリードピンを回路基板の第１の面に接続し、また、ドライバ回路も回路基板の第１の面に搭載し、そして、光受信アセンブリは回路基板の第１の面と反対の第２の面に接続してもよい。これにより、光送信側の信号と光受信側の信号を遮断することができる様になる。

また、半導体発光素子はバイアス電流を受けて光を出力する半導体発光素子と、変調信号を受けてこの半導体発光素子が出力した光を変調する半導体変調器とが一体に集積化された素子とすることもできる。そして、この実質的に直流のバイアス電流は、電子冷却器の制御信号とともに第２のリードピンを介して供給することができる。

半導体発光素子、第１のリードピン、ドライバ回路が最短でかつ直線的に配置されているために、伝送経路での無用な輻射、信号反射等を抑制でき、半導体発光素子をＧＨｚ帯もしくはそれ以上の動作速度帯で、高品質の変調信号で駆動することができる。

図１に本発明の光送信アセンブリの外観を示す。

光送信アセンブリは箱型の形状を有するパッケージ１０と、このパッケージ１０の一側面１２ａに取り付けられた光結合部２０とを含む。パッケージ１０は、底板１１、この底板１１上に配置される４つの側面１２ａ〜１２ｄ、天板１３を含む箱型の、いわゆるバタフライ形状を有する。側面の一つ１２ａに光結合２０が取り付けられる。側面１２ａと対向する他の側面１２ｃにはリードピン１４ａが配置される。これらリードピン１４ａは光送信アセンブリ内部の光半導体素子に高周波変調信号を与えるために用いられる。さらに上記第１の側面１２ａおよび対向する側面１２ｃと交差する第３の側面１２ｂにも複数のリードピン１４ｂが配置され、このリードピン１４ｂは、電子冷却器への電源、測温素子からの出力、モニタ用半導体受光素子のからの出力、半導体発光素子の駆動電流の供給、等の直流もしくは低周波信号の入出力に利用される。パッケージ１０他の側面１２ｄには何等のリードピンも配置されていない。

図２（ａ）にパッケージ１０の一部破断図を示し、図２（ｂ）にパッケージ１０の横断面図を示す。パッケージ１０の底板１１は高熱伝導率の材料、典型的にはＣｕＷを用いることができる。底板１１の略中央部１１ａは台地状にその周囲よりは一段高く形成されており、当該個所１１ａに後述する熱電変換素子を搭載する。周囲に対して一段高く設定することにより、熱電変換素子の電極と底板１１とが余剰半田により短絡することを防いでいる。側壁１２と底板１１とは、ロー付けにより結合されており、気密性が確保されている。側壁１２はアルミナ系材料で構成される多層セラミック基板１７ａ、１７ｂ、１７ｃとコバール等の金属部からなる。多層セラミック基板は底板１１に接する第１の多層セラミック基板１７ａと、この第１のセラミック基板１７ａ上に重ねられている第２のセラミック基板１７ｂ、およびこの第２の層１７ｂにあって、側壁１２ｃ〜１２ｄの側壁に対応する第３のセラミック層１７ｃとからなる。一方、光結合部２０が取り付けけられる側壁１２ａは、光結合部２０との間で光軸を調芯した後溶接で固定するため、コバール等の金属を用いて形成される。これらセラミック基板および金属とで、パッケージ１０の内部にデバイス搭載空間１９を確保している。金属製の側壁１２ａには略円形の開口部１５が設けられている。開口部１５には透光性材料（例えばサファイア）からなる窓材１６が取り付けられ、デバイス搭載空間１９を封止している。セラミック基板１７ａ、１７ｂの表面および内部には、多層配線が形成されており、パッケージ内部に配置される各種部品と、パッケージ側面に配置されたリードピンとの間の電気的な接続を果たしている。

側壁１２の上面には、コバール製のシールリングがロー付けにより取り付けられている。シールリング上には、コバール製の天板（図示せず）が、シームシールにより取り付けられる。

図３（ａ）はパッケージ１０に電子冷却器５１、半導体発光素子１０３、半導体受光素子１０６等の部品を搭載した時の内部の様子を示す一部破断図であり、図３（ｂ）は横断面図を示す。ここで、半導体発光素子１０３としては、半導体レーザあるいは半導体光変調器が半導体レーザと一体に集積化された、変調器集積化半導体レーザを用いることができ、一方、半導体受光素子１０６としてはフォトダイオードを用いることができる。

底板１１の台地状部１１ａの上には、電子冷却器５１が搭載される。電子冷却器５１は、複数のｐ型ペルチエ素子とｎ型ペルチエ素子５１ｅを、下基板５１ｃと上基板５１ｄの間にはさみ込んだ構造をしている。下基板５１ｃには第１の電極５１ａおよび第２の電極５１ｂが形成されている。これらの電極５１ａ、５１ｂに対応して多層セラミック基板１７ａ上にも第１の電極１７ｄ、第２の電極１７ｄが用意されており、複数のボンディングワイヤにより電子冷却器５１の下基板上の電極５１ａ、５１ｂと接続されている。そして、多層セラミック基板１７ａ上の第１電極１７ｄおよび第２電極１７ｅは、多層セラミック基板の表層および内層の配線を介して、パッケージ１０の第３の側面１２ｂに取り付けられたリードピン１４ｂに接続されている。リードピン１４ｂを介して電子冷却器に給電する場合、その電流の極性に応じて、上基板５１ｄを下基板５１ｃに対して加熱／冷却することができる。

電子冷却器を動作させる際には、１Ａを超える大きな電流を流すことがある。リードピン１４ｂから下基板５１ｃの第１電極５１ａおよび第２電極５１ｂに至る配線の電気抵抗が大きい場合には、余剰な電力が消費されることになり、大規模な電子冷却器駆動回路が必要となる。本例においては、リードピン１４ｂは第１の多層セラミック基板１７ａの第１、第２電極１７ｄ、１７ｅと直接接っしており、第１の多層セラミック基板１７ａ上の電極１７ｄ、１７ｅは図４にも示す様に複数の配線層で構成され、かつ、各々の配線層の幅を広くとることでで、配線抵抗の増加を抑制している。また、電極１７ｄ、１７ｅと電子冷却器との接続は、複数のボンディングワイヤを用いている。このため、リードピン１４ｂから電子冷却器５１までの配線抵抗は、第１電極側５１ａと第２電極側５１ｂとを合わせて０．１Ω以下に低減することが可能となった。

図４は第１の多層セラミック基板１７ａの重ね合わせの様子を示すものである。第１の多層セラミック基板１７ａは４層（１１７ａ〜１１７ｄ）で構成されており、各層は、窒化アルミニウム（ＡｌＮ）あるいは、アルミナ（Ａｌ_２Ｏ_３）等で形成され、その中央部に開口１１８を有する。この開口１１８は、パッケージ底板１１の台地状部１１ａを囲んでおり、この台地状部１１ａ上に搭載された電子冷却器５１は、この開口１１８を貫通してその上面電極５１ｄが露出する。最下層１１７ａ、及び第２層１１７ｂには第２の電極１７ｅに向かう配線が、一方、第１の電極１７ｄに向かう配線は第３層１１７ｃ及び最上層１１７ｄに形成されている。そして、最下層１１７ａと第２層１１７ｂの配線の接続、及び第３層１１７ｃと最上層１１７ｄの配線の接続は、それぞれ複数のビアホール１１７ｉ、１１７ｊで接続され、配線抵抗を低下させている。この第１の多層セラミック基板１７ａには、電子冷却器５１への配線１７ｄ、１７ｅの他に、半導体発光素子１０３に直流電流を供給するための配線１１７ｆ、あるいは半導体受光素子１０４の出力を、リードピン１４ｂを介してパッケージ外に伝えるための配線１１７ｇもそれぞれ第３層１１７ｃ、第２層１１７ｂ、及び最上層１１７ｄに形成されている。

第１の多層セラミック基板１７ａ上には第２の多層セラミック基板１７ｂが搭載されている。図５（ａ）は、第２の多層セラミック基板１７ｂの構造を示している。第２の多層セラミック基板１７ｂもＡｌＮ、Ａｌ_２Ｏ_３等の絶縁性基板上に配線パターンを形成したサブ基板を４枚（１２７ａ〜１２７ｄ）貼り合わせてある。ここで、最下層１２７ａと最上層１２７ｄの厚さは中間層１２７ｂ、１２７ｃの厚さよりも薄く設定されている。各層は、第１の多層セラミック基板１７ａが中央に開口を有している形状を採っていたのに対し、この第２の多層セラミック基板１７ｂは、中央部とこの中央部の両端から伸びだす一対の脚部を有する形態を採っており、一面（パッケージ１０の第１の側面１２ａに対応する面）側が開口され、この中央部と一対の脚部とで囲まれた領域１１９が形成されている。一面が開口されているのは、この第２の多層セラミック基板１７ｂが第１の多層セラミック上に搭載されるため、半導体発光素子１０３、及び第１レンズ１０２を通る光軸を、第１の側面１２ａ側で妨げない様にするためである。また、第３層１２７ｃと最上層１２７ｄの中央部の幅、脚部に沿った方向の長さ、は、最下層１２７ａ、第２層１２７ｂの幅よりも短く設定されている。これにより、最上層１２７ｄ上に、側壁１２ｂ〜１２ｄを搭載した時に、第２層１２７ｂの端部がパッケージ１０の外部に位置することになる。

図６は底板１１、第１の多層セラミック基板１７ａ、及び第２の多層セラミック基板１７ｂ相互の積み重ねの関係を示す図である。底板１１の略中央部に台地状の１１ａが形成されており、この台地状部１１ａを取り囲んで第１の多層セラミック基板１７ａの各層（１１７ａ〜１１７ｄ）が有する開口１１８が位置する。この第１の多層セラミック基板１７ａ上に第２の多層セラミック基板１７ｂが搭載されるが、第２の多層セラミック基板１７ｂの各層（１２７ａ〜１２７ｄ）が有する開口１１９と第１の多層セラミック基板１１８との開口が、一致する様に、第２の多層セラミック基板１７ｂは積み重ねられる。

第２の多層セラミック基板１７ｂの最上層１２７ｄ上には、半導体受光素子１０６を搭載するチップキャリア１０５のための配線１２７ｅ、半導体発光素子１０３に直流電流を供給する配線１２７ｆ、側温素子からの信号を伝える配線１２７ｇ、及び、リードピン１４ａからの高周波信号をキャリア５２上の半導体発光素子１０３に伝える配線がそれぞれ形成されている。すなわち、図５（ｂ）の拡大図にも示されている様に、半導体受光素子１０６は、チップキャリア１０５の側面に搭載されている。チップキャリア１０５の側面、及び底面には、半導体受光素子１０６からの信号を伝える配線パターン１０５ａ、１０５ｂが形成されている。半導体受光素子１０６の表面側電極と配線パターン１０５ａとをワイヤリングした上で、このチップキャリア１０５を、多層セラミック基板１７ｂの最上層１２７ｄ上の所定個所に搭載すると、チップキャリア１０５上の配線パターン１０５ａ、１０５ｂが、それぞれ最上層１２７ｄ上の対応する配線パターン１２７ｅ、１２７ｈと電気的に接続される。チップキャリア１０５上の配線パターンは、例えばＮｉ／Ａｕ等で形成することができ、一方、半導体受光素子１０６の電極は、ＡｕＳｎ等の共晶合金を用いることができる。半導体受光素子１０６を配線パターン１０５ｂ上に搭載して熱処理を施すことで、半導体受光素子１０６のダイボンディングを行うことができる。その後、最上層１２７ｄ上の配線パターン１２７ｅ、１２７ｈ上の所定位置に、ペレット状の接合材（例えばＡｕＳｎ半田ペレットを用いることができる）を置き、その上に半導体受光素子１０６を搭載したチップキャリア１０５を載せて熱処理を施すことで、チップキャリア１０５を固定することができる。そして、配線１２７ｅが横方向に引き出され、第２の多層セラミック基板１７ｂの全層を貫くビアホール１２７ｋを介して第１の多層セラミック基板１７ａのビアホール１１７ｋに連絡し、配線１１７を通ってリードピン１４ｂに伝えられる。

配線１２７ｆは半導体発光素子１０３へ直流電流を供給するためのものであり、図４を参照すると、リードピン１４ｂから第１多層セラミック基板１７ａの第２層１１７ｂ上の配線１１７ｇに伝えられ、この第１の多層セラミック基板１７ａを貫くビアホール１１７ｌ及び第２の多層セラミック基板１７ｂを貫くビアホール１２７ｌを通って、最上層１２７ｄ上の配線１２７ｆに伝えられる。配線１２７ｆから半導体発光素子１０３へは、キャリア５２上のパターンを介してワイヤリングされる。最上層１２７ｄ上には、キャリア５２上に搭載される測温素子からの信号をリードピン１４ｂに伝達するための配線１２７ｇが形成されている。キャリア５２からこの配線１２７ｇにワイヤリングされ、配線１２７ｇはパッケージ１０の側面１２ｂにおいてリードピンに接続されている。

半導体発光素子１０３への高周波変調信号はリードピン１４ａを介して第２の多層セラミック基板１７ｂの第２層１２７ｂ上に形成された伝送ライン１２７ｉ、１２７ｊに伝えられる。第２層１２７ｂ上でこれら伝送ライン１２７ｉ、１２７ｊは、その両側を接地ライン１２７ｈで囲まれているだけでなく、第１層１２７ａ、第３層１２７ｃ上に形成された接地ラインに囲まれている。このため、伝送ライン１２７ｉ、１２７ｊをコプレナー構造とすることができ、その伝送インピーダンスを所定の値にすることが可能となって、高周波信号波形の伝送時の劣化を抑制することができる。伝送ライン１２７ｉ、１２７ｊは、第２層１２７ｂの端部においてそれぞれビアホールにより最上層１２７ｄに持ち上げられ、最上層１２７ｄにおいてキャリア５２上のパターンに対してワイヤリングされる。この様に、本アセンブリにおいては、第２多層セラミック基板１７ｂの最上層１２７ｄ上に半導体受光素子１０６を搭載し、半導体発光素子１０３への高周波信号は、多層セラミック基板１７ｂの内層に形成された信号線に入力され、半導体受光素子１０６の下を通って多層セラミック基板１７ｂの端部において最上層に持ち上げられて半導体発光素子１０３に伝達される。さらに、多層セラミック基板１７ｂ内の高周波信号用配線と、半導体受光素子１０６との間にはグランドパターンを介在させているので、半導体受光素子１０６の搭載によって、信号線１２７ｉ、１２７ｊの伝送インピーダンスを乱されることもない。

ここで、信号用の配線１２７ｉ、１２７ｊについて、その一方１２７ｊのみが、第２層１２７ｂ上で屈曲された形状をしている。これは、キャリア５２上の高周波信号用の配線パターンにおいて、屈曲した側１２７ｊに対応するパターンに設けられている終端抵抗の位置が、他方のそれに対してキャリア５２の端部に設けられている。端部から終端抵抗までの距離が、二つの信号配線で相違しているのを、この第２層１２７ｂ上で補償するためである。すなわち、リードピン１４ａから、終端抵抗まで電気的距離は、この第２層１２７ｂ上で他方１２７ｊを屈曲させることで、実質的に等しいものとなる。

半導体受光素子１０６と半導体発光素子１０３との光結合効率、及び半導体受光素子１０６のモニタ電流について検討する。光結合効率及びモニタ電流は、両者を結ぶ光軸に平行な方向の両素子の間隔に依存する。光軸に垂直な面、高さ方向と横方向、については光軸からのズレに依存する。すなわち、半導体受光素子１０６の配置については、所定のモニタ電流を確保した上で、位置ズレによる光結合効率の変化が小さいこと、光結合効率のトレランスカーブの傾きが緩やかの領域に半導体受光素子１０６を位置させることが必要である。図５（ｂ）に示す本発明の半導体受光素子１０６については、半導体受光素子１０６の下を信号配線１２７ｉ、１２７ｊが通過しており、この信号配線１２７ｉ、１２７ｊは最上層１２７ｄ端部で初めて露出される。従って、半導体受光素子１０６を半導体発光素子１０３に近づけて配置させることが可能となる。また、光軸に垂直な方向（Ｘ方向）についても、この上下構造により大きな調芯尤度をもっている。唯一、本光送信アセンブリ１の構造的な制約により十分な調整尤度を有していないのは、高さ（レベル）方向について調芯である。

図７（ａ）、図７（ｂ）は、半導体発光素子１０３と半導体受光素子１０６との間の光結合効率を調べたものである。本光送信アセンブリでは、両者の距離Ｚは標準状態で２．５ｍｍ確保されている。また、その高さ位置は、光軸に対して+０．１ｍｍオフセットされた位置、半導体受光素子１０６のレベルが高い、を標準としている。図７（ａ）では、この標準位置に半導体受光素子１０６を置いた時、その高さレベルを光軸に対して±０．２ｍｍの範囲で上下させた時のモニタ電流の変化の様子を示している。いずれの場合においても、０．１ｍＡ以上のモニタ電流値が確保されており、また、モニタ電流の半導体受光素子１０６の横方向のズレに対する変化の割合も小さい。図７（ｂ）は、半導体受光素子１０６をさらに０．２ｍｍ後方に移動させた場合の、モニタ電流の変化の様子を調査した例である。モニタ電流の絶対値は、図７（ａ）の標準位置のそれに対して低下するものの、その最低値については依然０．１ｍＡが確保されており、変化の割合も小さい。

この様に、本アッセンブリでは、半導体受光素子１０６と信号用配線１２７ｉ、１２７ｊの立体的配置が実現されているので、十分なモニタ電流が確保され、半導体受光素子１０６の調芯ズレに対しても余裕のある結果を得た。

再び図３を参照すると、本アセンブリでは、第２多層セラミック基板１７ｂの最上層１２７ｄの水平位置（レベル）は、キャリア５２のレベルより低く設定されている。これは、半導体発光素子１０３からの光が最上層１２７ｄの端部に遮られることなく、効率よく半導体受光素子１０６に伝えるためのものである。さらに、最上層１２７ｄ内の配線とキャリア５２上の配線とを結ぶボンディングワイヤ長を最短にするためである。ボンディングワイヤにおいては、第１のボンディング個所にボンディングした後、第２のボンディング個所に治具を移動する前に、第１のボンディング個所でボンディングワイヤを上方に引き上げなければならない。引き上げ後に第２の個所にボンディング治具を移動することで、ボンディング強度に優れた条件が満足される。そのため、第２多層セラミック基板１７ｂの最上層１２７ｄのレベルをキャリア５２の表面のレベルよりも僅かに低く設定しておき、第１のボンディング個所を最上層１２７ｄの上面、第２のボンディング個所をキャリア５２の上面とすることで、ボンディング強度を維持しつつ両者を最短のボンディングワイヤで接続できることになる。

さらに、最上層１２７ｄの端は、その下の層１１７ａ〜１１７ｄ、及び１２７ａ〜１２７ｃの端よりも突き出され、ひさしが形成されている。第２の多層セラミック基板１７ｂ内を伝達してきた高周波信号は、回路基板５２の伝送パターンに、両者を接続するボンディングワイヤを介して伝えられるが、高周波信号を伝える場合にはボンディングワイヤの長さをできる限り短く設定する必要がある。そのためには、最上層基板１２７ｄとキャリア５２を近接配置する必要があるが、このような構成とすることによりキャリア５２と最上層１２７ｄとの間を、最短長のワイヤで接続することが可能となり、特に信号ラインの接続においてワイヤインダクタンスを抑制し、高周波信号波形の劣化を防止することができる。

電子冷却器５１の上基板５１ｄおよび下基板５１ｃは、Ａｌ_２Ｏ_３あるいはＡｌＮといった絶縁性材料で構成されている。下基板５１ｃの下面には、Ａｕがメタライズされており、底板１１と半田により接合される。あるいは樹脂材料による接合でも良い。上基板５１ｄの上面もＡｕがメタライズされており、キャリア５２の下面と半田により接合される。同様にあるいは樹脂材料による接合でも良い。上基板５１ｄの端部と下基板５１ｃの端部との間には、段差が設けられている。パッケージ底板１１に電子冷却器５１を接合する際、下基板５１ｃの一端部が、第１の多層セラミック基板１７ａの側面と接触しても、上基板５１ｄが接触することを避けることができる。また、上基板５１ｅとキャリア５２を半田接合する際に、余剰な半田が上基板５１ｄの外周に溢れ出すことがあるが、適切な段差設定することにより、上基板５１ｄと第１の多層セラミック基板１７ａと間には常にギャップが存在することになり、溢れ出した半田が第１の多層セラミック基板１７ａの側面に接触して半田ブリッジが形成されることも防止することができる。従って、第１の多層セラミック基板１７ａ側面から上基板５１ｄへの熱流入を確実に防止でき、電子冷却器に過大な熱負荷を与えることが無い。

図８にキャリア５２の詳細図を示す。キャリア５２は熱伝導に優れる絶縁性材料からなり、例えばＡｌＮである。キャリア５２の下面にはＡｕがメタライズされており、電子冷却器５１の上基板５１ｄの上面と半田で接合される。キャリア５２は互いに略平行な第１実装面５２と第２実装面５２ｂを有する。第１実装面５２ａには後述する種々のパターンがメタライズされている。第２実装面上には、第１レンズ１０２が搭載される。なお、図８では説明の都合上キャリア５２の表層と内層を分離した状態が示されているが、実際には一体化されている。このような第１実装面５２ａと第２実装面５２ｂとを有するキャリア５２は、表面に配線パターンをメタライズ形成した絶縁体基板の一部の領域を、切削して第２実装面５２ｂを形成することにより製作できる。あるいは、２枚の絶縁基板を用意し、両者を貼り合せることにより製作することも可能である。一方の絶縁性基板裏面には予め厚さ数μｍのロー材（ＡｕＳｎ，ＡｕＧｅ，ＡｕＳｉ等）の薄膜を形成しておき、第２の絶縁性基板の一部領域には、このロー材に対し濡れ性に優れるＡｕの薄膜を用意しておく。これらを重ね合わせて高温炉に投入することにより両方の基板を貼り合せることができる。薄膜のロー材、およびＡｕのメタライズ層を利用するため、厚さのばらつきはサブミクロンオーダであり、第１実装面５２ａと第２実装面５２ｂとの段差を精度良く製作できる。

キャリア５２の第１実装面５２ａ上には、金属配線パターン（５２ｃ〜５２ｉ）および、抵抗パターン５２ｊ、５２ｋが形成されている。さらに、半導体発光素子１０３、測温素子（例えばサーミスタ）１０４、コンデンサ１０７が搭載されている。図９に第１実装面５２ａ上の金属パターンと実装部品の平面図を示す。本アセンブリにおいては、半導体発光素子１０３は内部に回折格子を有する分布帰還型半導体レーザ（ＤＦＢ：Distributed Feed-Back Laser）と半導体変調素子（Electro-Absorption Device）を集積化したＥＡ−ＤＦＢ型のデバイスを採用する。金属配線パターン（５２ｃ〜５２ｉ）の表面はＡｕである。表面の金層の下には、ＡｌＮとの密着性に優れる材料（例えばＴｉ）が形成されている。さらにＴｉ層とＡｕ層との間にＴｉとＡｕの相互拡散を制限するための他の材料層を設けても良い。これら金属層の厚さの合計は、高々２μｍ程度であり、そのばらつきはサブミクロンオーダである。ＥＡ−ＤＦＢ素子１０３の実装領域５２ｉには表面の金層の上にさらにＡｕＳｎ層が形成されておりその厚さは３μｍ程度で、そのばらつきは、やはりサブミクロンオーダである。ＥＡ−ＤＦＢ素子１０３の下面にはＡｕ層が用意されており、約３００℃の温度で、ＥＡ−ＤＦＢ素子１０３をこの実装領域５２ｉに備えられたＡｕＳｎ層に押し付けることにより、ＥＡ−ＤＦＢ素子１０３が実装領域５２ｉに接合される。第１実装面５２ａには、接地パターン５２ｄ、５２ｇとこの接地パターンに挟まれる形で信号伝送線５２ｃが形成されている。

キャリア５２は内層にグランド層５２ｍを有する。この内層グランド層５２ｍと表層の信号グランド層５２ｄ、５２ｇとは複数のビアホール５２ｌにより接続されている。これにより、安定な接地電位を与えることができる。接地電位の安定性をさらに向上させる必要がある場合には、内層の信号グランド層を複数用意し、相互にビアホールによって接続しても良い。なお、この信号グランド層５２ｍ、５２ｄ、５２ｇは第２の多層セラミック基板１７ｂの信号グランド層を介してリードピン１４ａに電気的に接続されているのみで、光送信アセンブリ１内の他の金属部品、例えば後述する光結合部２０を構成する部品、パッケージ１０の底板１１、等が接続されるパッケージグランド層とは電気的に独立している。これにより、パッケージグランド層に重畳される雑音が高周波信号に与える影響を緩和することが可能となる。

表層５２ａの伝送ライン５２ｃは、表層のグランド５２ｄ、５２ｇおよび内層のグランド層５２ｍとによって３方向を囲まれており、グランデッド・コプレナーラインが形成され、所定の特性インピーダンスとなるように、信号ライン５２ｃの幅、信号ライン５２ｃとグランド５２ｄ、５２ｇ及び５２ｍとの間隔が設定される。一般に光送信デバイスの駆動回路の出力インピーダンスは５０Ωで設計されることが多く、信号ラインの特性インピーダンスも５０Ωで設計される。

信号ラインの端部には、ＥＡ−ＤＦＢ素子の変調部と並列となるよう終端抵抗５２ｉが形成されている。本実施例では、Ｔａ_２ＮやＮｉＣｒの薄膜抵抗により終端抵抗を形成したが、別途、チップ抵抗を用意し、実装するのでも良い。なお、本アセンブリ１では逆相入力パッド５２ｆも用意し、逆相入力パッド５２ｆとグランド５２ｄとの間に逆相終端抵抗５２ｋを配置した。信号ライン５２ｃに与える信号に対して逆相の信号を逆相入力パッド５２ｆに与える差動駆動を可能とする。差動駆動とすることにより、信号グランド電位を一層安定化しやすく良好な光出力波形を得ることができる。また、電磁ノイズの放射を低減する効果も得られる。その際、終端抵抗５２ｊ、５２ｋについてリードピン１４ａからの距離が等しくないのを補償するために、先に説明した様に、第２多層セラミック基板１７ｂ内第２層１７ｂ上の配線の一方、パッド５２ｆに接続される側の配線、を蛇行させてこの距離の違いを補償している。

終端抵抗５２ｉ、５２ｋは信号が印加された場合にはそれ自体発熱体となる。従って、ＥＡ−ＤＦＢ素子１０３からは離して搭載することが望ましいが、高周波信号ラインを終端するためにはＥＡ−ＤＦＢ素子に近接して配置することが好ましい。このため、高周波信号ラインの第１終端抵抗５２ｉはＥＡ−ＤＦＢ素子１０３の直近に配置し、逆相信号のための終端抵抗５２ｋは、キャリア上面５２ａであって第２の多層セラミック基板１７ｂに近づけて配置した。この両終端抵抗の配置に起因する距離の相違を補償するために、第２多層セラミック基板１７ｂ内の信号用配線の一方、逆相信号が伝送される側の配線を蛇行させている。

信号ライン５２ｃは、ＥＡ−ＤＦＢ素子の光軸と、概ね平行な方向に延びる。既に説明した様に、第２の多層セラミック基板１７ｂの最上層１２７ｄには、第１実装面５２ａ上の信号ライン５２ｃおよびグランド５２ｄ、５２ｇと接続されるパッドが用意されており、それぞれのパッドに対してボンディングワイヤによって接続されている。これらのパッドは、第２多層セラミック基板１７ｂの表層および内層の配線パターンを介して、パッケージ１０の側面１２ｃに用意されたリードピン１４ａに接続される。高周波信号に関連するリードピン１４ａを全て側面１２ｃに配置することにより、パッケージ１０の外部に配置される駆動回路と、パッケージ１０内部のＥＡ−ＤＦＢ素子の間で、直線的な最短距離での接続を実現している。

単相信号によるＥＡ−ＤＦＢ素子１０３を駆動する方法では、この単相信号に追随して信号グランド層５２ｄ、５２ｇの電位が揺らいでしまうが、逆相信号をこのキャリア５２にまで導入することで、このグランド電位の揺らぎを補償することが可能となる。この結果ＥＡ−ＤＦＢ素子１０３の接地電位も安定化され、変調素子への駆動信号の波形暴れが少なくなる。

図１０は差動信号をキャリア５２にまで入力した時に、ＥＡ−ＤＦＢ素子１０３周辺の電気時特性を模擬する等価回路である。正相／逆相信号は伝送インピーダンスＺｏで第２多層セラミック基板１７ｂ上を伝達し、ボンディングワイヤによりキャリア５２の信号ライン５２ｃ、５２ｆに伝えられる。図１０中、Ｌ１、Ｌ２は第２多層セラミック基板１７ｂとキャリア５２とを接続するボンディングワイヤに寄生するインダクタンスを示す。逆相入力はそのまま終端抵抗５２ｋを介して信号グランド５２ｄに、正相信号は配線５２ｃを経てＥＡ−ＤＦＢ素子直近の終端抵抗５２ｉを介してグランド５２ｄに接地される。また、正相信号はボンディングワイヤＬ３によりＥＡ−ＤＦＢ素子１０３の変調部電極１０３ａに接続される。

一方直流駆動されるＤＦＢ−ＬＤは、コンデンサ１０７の上面電極からボンディングワイヤＬ４を介してＤＦＢ−ＬＤの電極１０３ｂにバイアス電流が供給され、この電流はＤＦＢ−ＬＤを通過した後ＤＦＢ−ＬＤの裏面電極を介して接地パターン５２ｄに吸収される。信号グランド５２ｄは、複数のビアホール５２ｌを介してキャリア５２の内面に形成された信号グランド５２ｍに接地される。図１０ではビアホール５２ｌの起因する寄生インダクタンスをＬ４として表している。

図１０より、ビアホール５２ｌに起因するインダクタンスＬ４は抵抗、変調素子、ＤＦＢ−ＬＤ素子等に対し共通インピーダンスとして挿入されているため、変調素子を高周波駆動した場合には、高周波信号の影響を抵抗、ＤＦＢ素子等が直接受けることとなってしまう。逆相信号をキャリア５２まで入力することで、この接地電位５２ｄの揺らぎを補償できる。さらに、正相信号と相補的な逆相信号を入力することは、光送信モジュールから放射される電磁ノイズを低減する効果をもたらす。その結果、光送信アセンブリ１の周辺に配置されることになる電子部品や光受信アセンブリ自体の誤動作を防止する効果が期待される。

逆相側の終端抵抗Ｒ１に並列に容量を接続することも、正相と逆相信号の対象性を保つ上で効果的な方法である。正相側は終端抵抗５２ｉと変調素子１０３ａが並列に接続されている回路である。変調部１０３ａの等価回路は抵抗と容量との並列回路であらわされる。ここで、容量は、ｐｎ接合の接合容量であり、また、抵抗はｐｎ接合を逆バイアスした際の抵抗値である。一般に、ｐｎ接合、すなわちダイオード接合を逆バイアスした際には、その抵抗成分は非常に大きく、一方、終端抵抗５２ｉは一般に５０Ωであるので、変調素子１０３ａと終端抵抗５２ｉの並列回路においては、ダイオードの逆方向バイアス時の抵抗は終端抵抗で補償される。回路動作上有意な等価成分は接合容量のみとなる。この接合容量に等しい容量成分を逆相側の終端抵抗５２ｋにも並列に接続することで、正相側と逆相側の信号経路の対象性を高めることが可能となる。コンデンサ素子を直接接続することもできるし、あるいはダミーの変調素子を接続することでも、補償することができる。

もっとも、本発明は、差動駆動構成に限定されるものではなく、要求される光出力波形の品質や放射ノイズレベルによって単相駆動を選択しても良い。

再び図３を参照すると、キャリア５２の第２実装面５２ｂ上にはレンズ１０２が実装される。レンズ１０２はガラス製であり、本発明においては、特にレンズホルダは用意せず、レンズ１０２と第２実装面５２ａを接着剤により直接接合している。レンズ１０２は設置面１０２ａを有する。レンズ１０２はガラスモールドにより形成される非球面レンズであり、この設置面１０２ａはガラスモールドの工程で形成される。あるいは、ガラスモールド工程で略円柱状のレンズを形成し、その後に、切削加工によって、設置面１０２ａを形成しても良い。このようにして形成した設置面１０２ａとレンズ光軸との距離は±３μｍ〜±５μｍ程度の精度で実現できる。接着剤としては、紫外線硬化型の接着剤を使用できる。適切な粘度の接着材を選択することにより、設置面１０２ａと第２実装面５２ｂ間の接着剤の厚さを数μｍの範囲で制御できる。この形態では、レンズホルダが不要となるため、光送信アセンブリの高さを低くすることができる。また、熱容量も削減できるので電子冷却器５１も省力化される。なお、非球面レンズに換えて球レンズを使用することも可能である。その場合でも、球レンズに設置面を形成することが望ましい。

キャリア部材の第１実装面５２ａと第２実装面５２ｂとの間の段差は、±５〜１０μｍ程度の精度で実現可能である。さらに、ＥＡ−ＤＦＢ素子１０３と第１実装面５２ａとの間は、第１実装面５２ａ上のＡｕＳｎ層を利用して行うため、このＡｕＳｎ層の厚さ、あるいは下地Ｔｉ層等の厚さのばらつきも小さい。また、ＥＡ−ＤＦＢ素子の厚さも±５〜１５μｍ程度で管理することができる。従って、第１実装面５２ａ上にＥＡ−ＤＦＢ素子１０３を、第２実装面５２ｂ上にレンズを実装する構成において、ＥＡ−ＤＦＢ素子１０３の光軸とレンズ１０２の光軸との高さ方向の光軸ずれはせいぜい２０μｍ程度であり、この光軸ズレによる光ファイバへの光学結合効率の劣化は、０．３ｄＢ程度に抑えられる。

また、電子冷却器５１上に搭載される金属製材料はキャリア５２の表層および内層の配線パターンや、ＥＡ−ＤＦＢ素子１０３、コンデンサ１０７およびサーミスタ１０４の電極の薄膜金属のみであり、バルク状の金属部品はない。そのため、電子冷却器５１上の部品の体積と熱容量を削減でき、電子冷却器５１の加熱／冷却能力を削減できる。下表１は、光送信アセンブリに一般的に使用される材料の比熱、比重および単位体積当りの熱容量を示す。単位体積当りの熱容量は、比熱と比重の積である。

本光送信アセンブリ１では、
１）半導体受光素子１０６及びそのチップキャリア１０５をキャリア５２の外、すなわち、電子冷却器５１外に配置したこと。
２）キャリア５２がＡｌＮのみで構成され、薄膜金属以外の金属部品を含まないこと。
３）キャリア５２とレンズ１０２とを、接着剤で直接接合しているため、キャリア５２とレンズ１０２のいずれも金属部品を含む必要が無く、体積も削減できたこと
等により、ＥＡ−ＤＦＢ素子１０３等の各部品を搭載したキャリア５２の熱容量が３１１．８［ｍＪ／℃］から１１．９［ｍＪ／℃］に大幅に削減されている。例えば、環境温度７０℃で、光送信アセンブリ１を起動し、サーミスタ１０４によって検出されるキャリア５２の表面温度を３０℃に制御する場合を想定する。温度安定までに許容される時間が３０秒であるとすると、本発明の光送信アセンブリ、あるいはキャリア５２の構成では、わずかに１６ｍＷの能力が電子冷却に要求されるだけである。この場合ＥＡ−ＤＦＢ素子１０３が給電されることによる発熱の効果を考慮していないが、同様の計算を従来の光送信アセンブリに対して行うと、電子冷却器として４１６ｍＷの能力が必要となる。

さらに、キャリア５２の内層５２ｍに接地パターンを備えており、またキャリア５２上の信号ライン５２ｃをＥＡ−ＤＦＢ素子の直近に配線し、当該配線５２ｃを通してＥＡ−ＤＦＢ素子１０３に高周波変調信号が供給されるため、ボンディングワイヤが有する寄生インダクタンスによる高周波信号の劣化が抑制され、良好な高周波特性が得られる。

以上の例では、ＥＡ−ＤＦＢ素子１０３を光送信アセンブリの発光素子として使う場合を説明したが、変調器を含まないＤＦＢ−ＬＤやＦＰ−ＬＤ（Fabry-Perot Laser Diode）を用い、これら素子を直接変調する場合にも、本発明の構成を適用することは可能である。ＤＦＢ−ＬＤやＦＰ−ＬＤを使用する場合は、これら素子のインピーダンスを補償するために、信号ライン５２ｃに直列に抵抗素子を挿入することが好ましい。

続いて、図１１を参照して本発光アセンブリの光結合部２０について説明する。光結合部２０は、パッケージ１０の第１の側面１２ａに取り付けられ、パッケージ１０側から、レンズホルダ３２、第１円筒状部材２１、第２円筒状部材２２、第３円筒状部材２３、第４円筒状部材２４を含む。第１円筒状部材２１はレンズホルダ３２内の第２レンズ３１を保持している。第２円筒状部材２２は、偏光子３３ａ、３３ｃとローテータ（回転子）３３ｂとを組み合わせたアイソレータ３３とマグネット３４を保持している。第３円筒状部材２３と第４円と状部材３４の一部（パッケージ１０側）は内部にスリーブ３６を保持し、このスリーブ３６と第３円筒状部材２３が協動して内部にスタブ３５を保持している。

第２円筒状部材２２の側面２２ａの内面と第１円筒状部材２１の側外面２１ａとの間は微小なクリアランス（１０〜５０μｍ）を有し、光軸方向（Ｚ方向）に摺動可能でこの方向の調芯が可能である。一方、第３円筒状部材２３の一方の端面２３ａは第２円筒状部材２２の端面２２ｂ上をスライド可能で、これにより、スタブ３５内の結合ファイバ３５ｃと第２レンズ３１との間で、光軸に垂直な面内（ＸＹ面）での調芯を可能としている。第１円筒状部材２１と第２円筒状部材２２、及び第２円筒状部材２２と第３円筒状部材２３とは、それぞれ各方向についての調芯後ＹＡＧ溶接により固定される。ＥＡ−ＤＦＢ素子１０３から出射された光は、第１レンズ１０２によって、略平行光に変換される。略平行光は、第２レンズ３１によって収束光に変換される。収束光は光アイソレータ３３を通過した後、スタブ３５の中心に保持されている結合ファイバ３５ｃに入射する。この構成により、約−２．０ｄＢの結合効率を得られる。

結合ファイバ３５ｃが、ジルコニア製スタブ３５の中心部に取り付けられている。スタブ３５の一端３５ａは光軸に対して５°〜８°の角度で斜めに研磨されており、一方、スタブ３５の他端３５ｂは半径１０〜２５ｍｍで球面研磨が施されている。スリーブ３６は精密スリーブであり、その根元部（パッケージ１０の側）がスタブと嵌合している。光コネクタ（不図示）の先端に附属するフェルールはスリーブ３４の開口端側から挿入され、該フェルールとスタブ面３５ｂとが物理的に接触するフィジカルコンタクトが成立する。精密スリーブに換えて、割スリーブを使用することもできる。このスタブ３５の一方端面の斜め加工及びフェルールとの物理的接触により、ＥＡ−ＤＦＢ素子１０３から出射した光が、この光結合部２０の各部品界面でフレネル反射され、光がＥＡ−ＤＦＢ素子１０３に戻ることを抑制している。なお、光アイソレータ３３のアイソレーション特性や、ＥＡ−ＤＦＢ素子１０３の反射光への耐性次第では、スタブ３５を敢えて使用しなくとも良い場合がある。

（製造方法）

続いて本アセンブリの製造方法、および試験方法について説明する。図１２は本発明の光送信アセンブリ１の製造工程のうち、キャリア５２上に部品を実装する工程を示す。

まず、キャリア５２の第１実装面５２ａ上にＥＡ−ＤＦＢ素子１０３およびコンデンサ１０７を搭載する。ＥＡ−ＤＦＢ素子１０３は、金属パターン５２ｄ上に予め設けてあるＡｕＳｎ層５２ｉを用いてダイボンディグする。コンデンサ１０７は、同様にＡｕＳｎ層を用いるダイボンディング法で接合しても良いし、ペレット状のＡｕＳｎ材等を用いる方法で接合しても良い（図１２（ａ））。

次いで、ＥＡ−ＤＦＢ素子１０３のＥＡ部上面電極１０３ａと信号線５２ｃ、ＤＦＢ部の上面電極１０３ｂからコンデンサ１０７の上面電極、及びこの上面電極と電極パッド５２ｅとの間、そして信号線５２ｃと他の電極パッド５２ｈとの間を、それぞれボンディングワイヤ５２ｎにより接続する（図１２（ｂ））。

この段階で、ＥＡ−ＤＦＢ素子１０３は、電極パッド５２ｅ、他の電極パッド５２ｈを挟んで電気的に動通状態にある。そこで、第１の電極パッド５２ｅ、第２の電極パッド５２ｈ、および、接地パッド５２ｇに測定プロ−ブを接触させることにより、ＥＡ部１０３ａへバイアス電圧を、ＤＦＢ部１０２ｂに電流を供給し、ＥＡ−ＤＦＢ素子１０３を実際に発光させ、ＥＡ−ＤＦＢ素子１０３からの光出力を観測して、電流、電圧に対して所定の光出力が得られているかどうかを検査する（図１２（ｃ））。

次いで、前記発光検査と同様に各電極パッド５２ｅ、５２ｈ、５２ｇにプローブを当ててＥＡ−ＤＦＢ素子１０３に給電をしながら、高温環境（例えば８５℃）に長時間（例えば４８時間）保管してスタティックなバーンイン試験を行う。バーンイン試験前後での電流、電圧と光出力との関係の変化を観測し、その変化量が所定値より多い射場合には、初期故障モードとして不良として判定とする。その後、図１２Ｂに示す工程で設けた、信号線５２ｃと第２のパッド５２ｈを接続するワイヤを取り除き、高周波用プローブを信号線５２ｃの端部および、その両隣の接地パッド５２ｄ、５２ｇの端部に当てて、高周波変調信号をＥＡ−ＤＦＢ素子１０３に与える。この時、第１のパッド５２ｅに別のプローブ（低周波用プローブ）を当てて、ＤＦＢ部１０３ｂに給電する。この状態で、ＥＡ−ＤＦＢ素子１０３からの光出力の波形を観測することにより、ＥＡ−ＤＦＢ素子１０３のダイナミック試験を行いその良否を判定する（図１２（ｄ））。

以上の工程により、キャリア５２をパッケージ１０内に搭載する前に、ＥＡ−ＤＦＢ素子１０３の良否判定を、直流及び高周波の両方で行うことができる。しかも、キャリア５２と評価治具との間で、半田付け、その半田の除去といった工程が不要なため、検査コストも削減できる。

なお、ダイナミック試験で用いる高周波プローブは接地／信号／接地の構造を有するプローブでありプローブの先端にまで所定のインピーダンスが維持されているものである。この高周波プローブを、直接、信号線５２ｃの端部および、隣接する接地パターン５２ｄ、５２ｇの端部に接触させることで、高周波信号のロスを最小に留めることができ、また、伝送信号の波形の劣化を抑えることができる。一方、ＤＣ検査やＤＣバーンインテストでは、直流信号もしくは低周波の信号をＥＡ−ＤＦＢ素子に供給するだけで良いため、大面積の電極パッド５２ｅ、５２ｈを使用することができる。

以上の手順で検査、選別を行ったキャリア５２の良品に対しては、図１２（ｅ）に示されるように、さらにサーミスタが電極パッド５２ｈと接地パッド５２ｇの間に実装される。この結果、電極パッド５２ｈと接地パッド５２ｇとが、サーミスタの下面電極で短絡されるので、サーミスタ搭載後は、パッド５２ｈは接地パターンとして機能する。ＥＡ−ＤＦＢ素子１０３の近傍まで、接地パターンが伸びることで、インピーダンス整合のとれた信号ラインＥＡ−ＤＦＢ素子１０３の直近まで形成できる。しかも、プロービング用に用意したパッド５２ｈを接地パターンに転用しているため、キャリア５２が大型化することもない。

その後、ＥＡ−ＤＦＢ素子１０３等を搭載したキャリア５２を、電子冷却器５１の上基板５１ｄ上に搭載し、その組立て体をパッケージ１０の底面１１の台地状部１１ａに搭載する。キャリア５２の上基板５１ｄ上の搭載、及び電子冷却器５１の台地状部への搭載１１ａにはいずれも半田を用いる。次いで、電子冷却器５１の下基板５１ｃ上に形成されている第１、第２の電極５１ａ、５１ｂと、第１多層セラミック基板１７ａの最上層１１７ｄ上の第１、第２の電極１７ｄ、１７ｅとの間、及び、キャリア５２上の信号線５２ｃ、接地パターン５２ｄ、５２ｇ、電極パッド５２ｅ、サーミスタ１０４の上面電極と、第２多層セラミック基板１７ｂの最上層１２７ｄに形成されている対応するパターンとの間をボンディングワイヤで接続する。

本光送信サブアセンブリ１では、高周波信号の伝送に係わる信号線５２ｃや接地パターン５２ｄ、５２ｇへのボンディングワイヤも、バイアスの供給や低周波信号の伝送に係わるその他のボンディングワイヤも、ＥＡ−ＤＦＢ素子１０３の光軸に対して、概ね平行方向に展開されている。これは、ワイヤボンディング工程においては、キャピラリと呼ばれる筒状の部材の先端からボンディングワイヤが供給され、キャピラリ先端でワイヤを被ボンディング個所に押し付け、超音波を印加することにより、もしくは加温することにより、ボンディングが行われる。従って、被ボンディング個所周辺には、このキャピラリがアプローチできるための空間を確保することが必要であり、側壁を被ボンディング個所直近に近付けることはできない。

本光送信サブアセンブリ１のように、ボンディングワイヤの展開方向を、光軸に略平行な方向に統一することは、パッケージ１０の横幅を小さくする上で有効となる。近年の光トランシーバの規格では、光トランシーバを高密度で実装する必要から、その横幅の制約が厳しいものとなっている。本光送信アセンブリの構造は、かかる新しい光トランシーバの規格に対して効果的である。なお、ＥＡ−ＤＦＢ素子１０３の上面から延びる２本のボンディングワイヤは、光軸と概ね直交する方向に展開されているが、これらのワイヤは、キャリア５２をパッケージ１０に収納する前にワイヤボンディングでき、横幅の制約とはならない。

ワイヤボンディングの後、第１レンズ１０２を固定し、さらに天板１３をシールリング１３ａを用いてシールする。その後、光結合部２０とパッケージ１０との接続を行う。図１１を参照しつつ本接続工程を説明する。まず、内部に第２レンズ３１を保持するレンズホルダ２１をパッケージ１０の第１の側面１２ａにＹＡＧ溶接により接続する。次いで、実際にスリーブ３６内にフェルールを先端に有する光コネクタを挿入した上で、ＥＡ−ＤＦＢ素子１０３を実際に発光させ、フェルールに接続されている光ファイバを伝播する光の強度をモニタしつつ、第１円筒状部材２１と第２円筒状部材２２との調芯（Ｚ軸方向）、第２円筒状部材２２と第３円筒状部材２３との調芯（ＸＹ面内）を行い、調芯後に各部材間をＹＡＧ溶接により固定する。既にＥＡ−ＤＦＢ素子１０３はキャリア５２に搭載された上でパッケージ１０内に搭載され、かつ各素子へのボンディングワイヤも接続されているので、ＥＡ−ＤＦＢ素子１０３を発光させるには、リードピン１４ｂから直流バイアスを与えるだけでよい。

まず、光ファイバを挿入したスリーブホルダ２４と、レンズホルダ２１、アイソレータホルダ２２を、ＥＡ−ＤＦＢ素子１０３を実際に発光させた状態で３体（ＸＹＺ軸）調芯する。光ファイバを伝播する光の強度をモニタし、所定の光強度が得られるようにレンズホルダ２１の位置を決定した後、第１円筒状部材２１とパッケージ１０の第１の側面１２ａとをＹＡＧ溶接して固定する。次いで、所定の光強度が得られるように第２円筒状部材２２をＺ軸方向に調芯した後、第１円筒状部材２１と第２円筒状部材２２とをＹＡＧ溶接して固定する。さらに、所定の光強度が得られるようにスリーブホルダ２４をＸＹ面内に調芯した後、第２円筒状部材２２と第３円筒状部材２３とをＹＡＧ溶接して固定する。また、この３体（ＸＹＺ軸）調芯の中では、アイソレータ３３の偏波方向とスタブ３５の一方の傾斜端面３５ａの傾斜の向きとを予め決めておき、その向きが一定となるように装置にセッティングすることで、回転方向の調芯が不要となり、光強度を確保しつつ調芯時間の短縮が可能となる。

図１３は本光送信アセンブリ１を搭載する光トランシーバ９の一部破断図を示している。光トランシーバ９は、光送信アセンブリ１、光受信アセンブリ２、下フレーム３、回路基板４を含んでいる。図１３には示されていないが、光トランシーバ９は、この他に上フレームを有し、この上フレームと下フレーム３との間に形成される空間に、送信／受信サブアセンブリ１、２、及び回路基板４を搭載している。フレーム３は、光レセプタクル部３ａ、アセンブリ搭載部３ｂ、回路基板搭載部４、プラグ収納部３ｄを有する。光レセプタクル部３ａには、送信／受信アセンブリ１、２の結合部先端が突き出ており、このレセプタクル部３ａの開口端から挿入される光コネクタ６に附属するフェルールが、これら送信／受信アセンブリ１、２の光結合部２０と係合することで、両者の光結合が実現される。本トランシーバ９では、送信アセンブリ１は箱型のパッケージ１０を有しているが、受信アセンブリ２については、光結合部を延長した形状の同軸型パッケージを用いている。

回路基板４は送信／受信サブアセンブリ１、２の後方に搭載されている。回路基板４は第１〜第３の部分４ａ〜４ｃを有している。第１の部分４ｃは第２の部分４ｂから光送信アセンブリ１の横を通って受信アセンブリ２の後端にまで突き出ている。これは、受信アセンブリ２では、送信アセンブリに含まれる電子冷却器等が不要でパッケージを小型の同軸形状とすることが可能なため、その後端位置まで回路基板４を延長し、基板内でインピーダンス整合が為された配線を引き回すことで、高周波特性の劣化を抑制するためである。

一方、送信アセンブリ１についても、その後端の側面から高周波用のリードピンが引き出され、その直後に回路基板の高周波用の信号線に接続されている。いずれのアセンブリでも、インピーダンス整合をとることができないリードピンの長さを極力短くする様に、回路基板４を対応させている。そして、送信アセンブリ１については、回路基板上であって、高周波用リードピンの直後に、ＥＡ−ＤＦＢ素子１０３を駆動するためのドライバ回路５を搭載している。

パッケージ１０内の高周波信号線の引き回し、及び、このドライバ回路５の搭載位置と合わせ、高周波信号線は、ほぼ直線的にドライバ回路５からＥＡ−ＤＦＢ素子１０３に至っており、高周波信号の損失、不用な輻射を防止している。さらに、送信アセンブリ１のための電子回路は、回路基板４の第１の面（図示されている面）に搭載され、一方、受信アセンブリ２のための回路は回路基板４の第２面に搭載され、この第１の面と第２の面との間には、接地ライン、電源ライン等の低インピーダンスの信号ラインを設けている。

これにより、回路基板の第１の面と第２の面との間の電気的アイソレーションが十分に確保される。回路基板４の第４の部位４ｄ、すなわち、回路基板４の後端には電気プラグのための配線パターンが形成されている（不図示）。この電気プラグ部を、光トランシーバ９が搭載される母基板の電気コネクタに係合させることで、母基板上の制御装置とこの光トランシーバ９との間の通信が可能となる。一般に、母基板上には、光トランシーバ９が挿入されるケージが複数個搭載され、光トランシーバ９をこのケージ内の電気コネクタに挿入することで、挿抜可能な光トランシーバが実現される。

以上、本発明に係る光素子アセンブリの構成、及びその製造方法について図を参照しつつ説明してきたが、本発明は添付する図の構成に限定されるものではない。例えば、詳細に説明された実施の形態においては、半導体レーザと半導体光変調器が集積化した素子であって、両素子に共通の電極をキャリアに対向させて搭載する構成を専ら説明したが、両方の素子が固有に有する電極（１０３ａ、１０３ｂ）をキャリアに対向させて搭載することも可能である。

図１４（ａ）はかかる形態の半導体発光素子１０３を搭載するキャリア５２の第１実装面５２ａの平面図を示す。本例では、半導体レーザへバイアス電流を供給するためのパッド５２ｅを、素子の直近まで延長し、このパッド５２ｅ上に半導体レーザ部電極１０３ｂを、一方、半導体変調器部の電極１０３ａは、信号ライン５２ｃ上に、それぞれダイボンディングする。そして、第２のパッド５２ｈと信号ライン５２ｃを、また、半導体発光素子１０３の上面の共通電極と信号グランドパッド５２ｄとをワイヤボンディングすることで、半導体発光素子１０３にバイアス電流が供給できると同時に、第２のパッド５２ｈに低周波変調信号を印加することで、半導体発光素子１０３の基本動作を確認することができる。第２のパッド５２ｈと信号ライン５２ｃとの間のボンディングワイヤを除去し、信号ライン５２ｃと信号グランド５２ｄ、５２ｇに高周波変調信号を印加することで、ダイナミックテストも実施することができる。

また、半導体光変調器と集積化されていない半導体レーザ単独の素子に対しても、本発明にかかる光送信アセンブリを適用することができる。図１４（ｂ）は、集積化素子１０３に代え、半導体レーザ２０３をキャリア５２上に搭載した様子を示す平面図である。半導体レーザ２０３はその内部抵抗が数Ω程度と小さいために、信号ライン５２ｃを５０Ωにインピーダンス整合させるために、数十Ωの終端抵抗５２ｊを信号ライン５２ｃに直列に挿入する。半導体レーザ２０３には、この終端抵抗を通過した個所で半導体レーザの上面電極にワイヤボンディングする。また、半導体レーザの下面電極は、素子を直接信号グランド５２ｄに搭載することで電気的導通を確保する。そして、信号ライン５２ｃと第２のパッド５２ｈをワイヤリングすることで、第２のパッド５２ｈから半導体レーザ２０３にバイアス電流を供給してスタティックな試験を行うことを可能とする。試験後に、このボンディングワイヤを除去して、信号ライン５２ｃとその両隣の信号グランド５２ｄ、５２ｇとの間に高周波信号を印加することで、半導体レーザ２０３を直接変調するダイナミック試験を行うことができる。

図１４（ｂ）に示す例は、相補信号を供給しないで半導体レーザ２０３を単相信号で駆動する例であるが、図１４（ｃ）には、半導体レーザ２０３を差動信号で駆動する場合の例を示す。半導体レーザ２０３には正相の信号を伝送する信号ライン５２ｃ、及び逆相の信号を伝送するライン５２ｆが供給される。両方の信号ライン５２ｃ、５２ｆには直列に数十Ωの終端抵抗５２ｊ、５２ｋが挿入されるのは、図１４（ｂ）と同様である。半導体レーザ２０３は、逆相の信号ライン５２ｆ上に裏面電極を接触させて搭載され、一方、上面電極は正相の信号ライン５２ｃにワイヤボンディングされる。この構成において、スタティックテストは、第２のパッド５２ｈと正相の信号ライン５２ｃとを、バイアス電流供給用パッド５２ｅと逆相の信号ライン５２ｆとを、それぞれワイヤボンディングし、第２のパッド５２ｈとバイアス電流供給用パッド５２ｅとの間に電流を流すことにより行うことができる。また、スタティック試験終了後に、それぞれの信号ライン５２ｃ、５２ｆに仮接続したボンディングワイヤを除去することにより、信号ライン５２ｃ、５２ｆに高周波変調信号を印加することができ、ダイナミック試験も安定に行うことが可能となる。

図１は本発明に係る光送信アセンブリの概観を示す。 図２（ａ）は本発明に係る光送信アセンブリの内部を示す一部破断図であり、図２（ｂ）は、光送信アセンブリの内部を示す横断面図である。 図３（ａ）は、各種部品を搭載した光送信アセンブリの内部を示す一部破断図であり、図３（ｂ）はその光送信アセンブリ横断面図である。 図４は、第１積層セラミック板の組立て図である。 図５（ａ）は第２積層セラミック板の組立て図であり、第５（ｂ）はチップキャリアおよび半導体受光素子を示す拡大図である。 図６は、第１積層セラミック板及び第２積層セラミック板の組立て図である。 図７（ａ）は半導体受光素子をＥＡ−ＤＦＢ素子に対し所定位置に搭載した時の、両者の光結合特性を示し、図７（ｂ）は、半導体受光素子を所定位置より後退させたときの光結合特性を示す。 図８はキャリアの構造を示す斜視図である。 図９はキャリアの第１搭載面を示す平面図である。 図１０はＥＡ−ＤＦＢ素子およびキャリアの等価回路図である。 図１１はパッケージと光結合部との結合の様子を示す横断面図である。 図１２（ａ）〜図１２（ｅ）はキャリアの組立て手順、及び測定手順を示す図である。 図１３は、光送信アセンブリを搭載する光トランシーバの破断斜視図である。 図１４（ａ）〜図１４（ｃ）は、本発明に係る他の実施の形態を説明する図である。

符号の説明

１…光送信アセンブリ、２…光受信アセンブリ、３…下フレーム、４…回路基板、５…ドライバ回路、６…光コネクタ、７…光ファイバ、９…光トランシーバ、１０…パッケージ、１１…底板、１２…側壁、１３…天板、１４…リードピン、１５…開口、１６…窓、１７ａ…第１積層セラミック板、１７ｂ…第２積層セラミック板、２０…光結合部、２１…第１円筒状部材、２２…第２円筒状部材、２３…第３円筒状部材、２４…第４円筒状部材、３１…第２レンズ、３２…レンズホルダ、３３…アイソレータ、３４…アイソレータホルダ、３５…スタブ、３６…スリーブ、５１…電子冷却器、５１ｃ…下基板、５１ｄ…上基板、５２…キャリア、１０２…第１レンズ、１０３…半導体発光素子、１０４…サーミスタ、１０５…チップキャリア、１０６…半導体受光素子、１０７…コンデンサ、２０３…半導体レーザ

Claims (3)

1. 光送信アセンブリと、光受信アセンブリと、該光送信アセンブリを駆動するドライバ回路を搭載する回路基板と、これら光送信アセンブリと該光受信アセンブリと該回路基板を搭載するフレームとを含む光トランシーバにおいて、
   該回路基板は該ドライバ回路を搭載する第１の領域と該第１の領域から伸びだし該光受信アセンブリと接続する第２の領域を有し、
   該光送信アセンブリは変調信号を受けて変調光を出力する半導体発光素子と、制御信号を受けて該半導体発光素子の温度を制御する電子冷却器を含み、該変調信号を入力する第１のリードピンと、該制御信号を入力する第２のリードピンを有し、該第１のリードピンは該回路基板の第１の領域に接続し、該第２のリードピンは該回路基板の該第２の領域に接続し、
   該ドライバ回路、該第１のリードピン及び該半導体発光素子が、該光トランシーバ内において所定の軸に沿って一列に配置され、該第２のリードピンが該所定の軸を横切る方向に伸びだしていること
   を特徴するする光トランシーバ。
2. 前記第１のリードピンは前記回路基板の第１の面に接続して、前記ドライバ回路は該第１の面に搭載され、前記光受信アセンブリは前記回路基板の第２の面に接続する、請求項１に記載の光トランシーバ。
3. 前記半導体発光素子はバイアス電流を受け光を出力する半導体発光素子と、前記変調信号を受け該半導体発光素子が出力した光を変調する半導体変調器とが一体に集積化された素子であり、該バイアス電流は前記第２のリードピンを介して供給される、請求項１、２に記載の光トランシーバ。

Images