JP4917704B2 - 半導体レーザの製法 - Google Patents

半導体レーザの製法 Download PDF

Info

Publication number
JP4917704B2
JP4917704B2 JP2000164232A JP2000164232A JP4917704B2 JP 4917704 B2 JP4917704 B2 JP 4917704B2 JP 2000164232 A JP2000164232 A JP 2000164232A JP 2000164232 A JP2000164232 A JP 2000164232A JP 4917704 B2 JP4917704 B2 JP 4917704B2
Authority
JP
Japan
Prior art keywords
submount
chip
type
semiconductor laser
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000164232A
Other languages
English (en)
Other versions
JP2001345507A (ja
Inventor
▲祐▼士 石田
秀史 上林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000164232A priority Critical patent/JP4917704B2/ja
Publication of JP2001345507A publication Critical patent/JP2001345507A/ja
Application granted granted Critical
Publication of JP4917704B2 publication Critical patent/JP4917704B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Optical Head (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、CD(コンパクトディスク)、DVD(デジタルビデオディスク)、LBP(レーザビームプリンタ)、DVD−ROMなどのピックアップ用光源に用いるのにとくに適した、半導体レーザの製法に関する。さらに詳しくは、用途に応じてレーザダイオードとモニター用の受光素子との接続構造が変る場合でも対応できる構造のサブマウントを有する半導体レーザの製法に関する。
【0002】
【従来の技術】
従来、光ピックアップなどに装着する半導体レーザは、たとえば図6(a)にキャンタイプの例が示されるように、ステム1と一体のヒートシンク(金属ステム)11にレーザチップ3を直接ダイボンディングし、その後方にLDチップ3がダイボンディングされる面と異なる面(レーザチップ3側に対向する成分を有する面)に受光素子(PD)4がマウントされるタイプ、図6(b)に示されるように、Siサブマウント2を使用し、PD4はLDチップ3後方にLDチップと異なる面にマウントするタイプ、図6(c)に示されるように、Siサブマウント2を使用してPD4はサブマウント2の表面側に作り込まれるタイプとがある。なお、図6において、12はLDチップ3とPD4との、それぞれの一方の電極が接続されるコモンリード、13および図には現れない14はそれぞれLDチップ用およびPD用のリード、5はキャップを示す仮想線である。
【0003】
図6(a)に示される例は、ステムと一体のヒートシンク11に直接LDチップ3をマウントする構造であり、ヒートシンク11にパターンを形成してパターン付けすることができないため、ダイボンディング剤が這い上がりやすく、LDチップ3をフェースダウンでマウントすることができない(LDチップ3の基板側を下にしてマウントしなければならない)。しかし、LDチップ3の基板であるGaAsなどは熱伝導率が小さく、温度特性が悪くなるという問題がある。また、PD4がLDチップ3側を向くようにマウントされると、ヒートシンクに傾斜面を形成しなければならないと共に、スペースを多く必要として小形化を図ることができない。さらに、ワイヤボンディングする際に、LDチップ3の面とPD4の面とが異なり、一度にワイヤボンディングをすることができないという問題がある。
【0004】
また、図6(b)に示される構造では、サブマウント2のシリコンが導電性であるため、極性反転のためには、通常SiO2などの絶縁膜がその表面に設けられる。すなわち、たとえば光ディスク関係の半導体レーザには、LDとPDのカソード側を共通にして用いる、いわゆる両電源タイプ(以下、Mタイプという)が、LBP、センサ、バーコード用などの半導体レーザには、LDのカソードとPDのアノードを接続する、いわゆる(+)片電源タイプ(以下、Pタイプという)か、LDのアノードとPDのカソードを接続する、いわゆる(−)片電源タイプ(以下、Nタイプという)が用いられる。そのため、用途に応じて接続を変えるためには、サブマウントが導電性であると所望の接続関係が得られず、表面に絶縁膜を設ける必要がある。しかし、SiO2は熱伝導率が悪くLDの温度特性が劣化すると共に、絶縁膜の両面が電極パターンとSiで導電性であるため、容量が形成され、とくに高周波特性が低下するという問題がある。また、PD4をLDチップ3と異なる面に設けることに関する問題は、図6(a)の構造と同様である。
【0005】
さらに、図6(c)に示される構造では、LDチップ3のボンディング面とPD4のボンディング面とが同一面であるため、ダイボンディングおよびワイヤボンディングは容易であると共に、小形化はしやすいが、図6(b)の構造と同様に、絶縁膜による熱伝導の低下、容量の発生に伴う高周波特性の低下などの問題がある。この構造では、サブマウント2にLDチップ3をダイボンディングした状態の平面説明図および側面説明図が図7に示されるように、Siサブマウント2の表面に設けられるSiO2などの絶縁膜24を介してメタル層25が設けられ、その上に導電性接着剤26によりLDチップ3がボンディングされ、メタル層25はサブマウント2の側部のワイヤボンディングパッド25aを経て、PD4の後ろ側にプローブ用パッド25bが形成されている。なお、このサブマウント2の大きさは、縦C×横Dが、たとえば0.6mm×0.5mm程度である。
【0006】
このプローブ用パッド25bは、LDチップ3をダイボンディングした後に、ボンディングなどによる不良品を除外するため、ヒートシンクにマウントする前にその電気的特性を測定するため設けられている。なお、図7において、27はPD4のワイヤボンディングパッド、28は共通電極メタル層、6はワイヤをそれぞれ示す。このサブマウントは図7(b)に示されるように、導電性接着剤29により金属性のヒートシンク11に接着され、共通電極メタル層28は、図7(b)に直線と矢印で示されるように、Siサブマウント2を介して、ヒートシンク11に電気的に接続されている。
【0007】
【発明が解決しようとする課題】
前述のように、PDをLDチップの後でLDチップ側を向くようにマウントする構造では、PDをマウントする傾斜面を形成しなければならないと共に、ワイヤボンディングを2つの面で行わなければならないため、作業工数が増大すると共に、小形化の妨げになるという問題がある。また、Siサブマウントを使用し、そのサブマウントにPDを作り込むタイプでは、前述のように、その表面に絶縁膜を設ける必要があるが、その絶縁膜の熱伝導率の低下や容量の形成に伴う高周波特性の劣化などの問題がある。
【0008】
一方、サブマウントとPDとを別部品で形成して、横に並べようとすると、前述の図7に示されるように、通常サブマウント2表面のレーザチップ3の後方には、LDチップ3の電気的特性を測定するためのプローブ用パッド26が設けられている。そのため、従来構造によるサブマウント2の後ろに、別部品のPDを設けるためには、前述の図6(a)〜(b)に示されるように、ある程度LDチップ3の方にPD4を対向させて設けないと感度が充分に得られず、LDチップ3の方に向けると、LDチップ3とPD4のボンディング面が異なり、ワイヤボンディングが煩雑になるという問題がある。
【0009】
本発明はこのような問題を解決し、用途に応じてLDチップとPDとの接続構造が、前述のいわゆるMタイプ、Pタイプ、Nタイプのいずれの構造でも自由に製造し得ると共に、絶縁膜による容量の問題を生じさせないで、高周波特性を劣化させずに、さらに小形化し得る半導体レーザの製法を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明者は、前述の問題を解決するため、鋭意検討を重ねた結果、サブマウントにおけるプローブ用電極パッドとして、ワイヤボンディング部分を用いても、プローブ電極にその先端が尖鋭なものを使用しない限り、ワイヤボンディング部に傷をつけてワイヤボンディングの信頼性を損なうことはないことを見出し、プローブ用電極パッドとワイヤボンディン部とを共用することにより、レーザチップ後方のサブマウントを殆どなくすることができ、すぐ後ろにレーザチップと同じ向きに受光素子を並べて配設しても、充分にモニター用の受光感度が得られることを見出した。
【0012】
本発明による半導体レーザの製法は、金属製のヒートシンクと、該ヒートシンク上に設けられ、絶縁体からなる平面形状がほぼ長方形のサブマウントと、該サブマウント表面に前記長方形の長辺方向に半分より大きい部分と残部とに分離して設けられる第1および第2のメタル層と、前記第1のメタル層上で、前記サブマウントの前記長辺の一辺側がレーザ光の出射面側となるように、該長辺方向のほぼ中央部にフェースダウンで設けられるレーザチップと、該レーザチップの両電極を前記第1および第2のメタル層とそれぞれ電気的に接続する接続手段と、前記レーザチップの出射面の後ろ側における前記ヒートシンク上に前記サブマウントと並置して、かつ、その高さが前記サブマウントの高さ以下になるように設けられる受光素子とを有する半導体レーザの製法であって、前記レーザチップと前記受光素子のカソードを共通にするMタイプを製造する場合と、前記レーザチップのアノードと前記受光素子のカソードとを接続するNタイプを製造する場合とで、前記サブマウントの向きを180°回転することにより、前記Mタイプと前記Nタイプとで同様のワイヤボンディングをすることを特徴としている。
【0013】
ここにほぼ長方形とは、主要部の形状が長方形であることを意味し、一端部または両端部に突起部が設けられたり、中央部に凹部が形成されることにより両端部が長くされている場合には、その端部の長い部分を除いた形状を意味する。
【0014】
この製法にすることにより、LDチップと、PDとが同一平面にボンディングされるため、ワイヤボンディングは同時に行うことができ、非常に製造工程が簡単になる。さらに、サブマウントが平面形状で長方形で、LDチップから出射する光ビームの軸方向が短くなる構造になっているため、すなわち従来のサブマウントのプローブ用電極パッド部分をなくした構造になっているため、半導体レーザを非常に小さくすることができる。さらに、サブマウントがLDチップのマウント部とその両横のワイヤボンディング部しかない簡単な形状であるため、サブマウントを180°回転させるだけで、同様のワイヤボンディングにより、前述のカソードを共通にするMタイプと、前述の(−)片電源のNタイプとを製造することができ、また、PDをカソードコモンからアノードコモンに変更するだけで、Mタイプと同様のワイヤボンディングにより、前述の(+)片電源のPタイプを製造することができる。
【0015】
前記サブマウントの前記出射面と反対側の前記長辺部の端部に、前記出射面と反対側に延びる突起部が形成され、該突起部上に前記第1または第2のメタル層が延出して設けられることにより、ワイヤボンディングが2回行われる部分でも充分にワイヤボンディングのスペースを確保しながら、受光素子をレーザチップに充分に近づけることができる。なお、突起部は一端部側だけでも、両端部側に設けられてもよく、長方形状の中央部に凹部が形成されることにより、コ字型に形成されてもよい。さらに、出射面側にも同様のコ字型の凹部が形成される形状にすれば、サブマウントを180°回転させて使用することもできる。
【0018】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体レーザの製法について説明をする。本発明の半導体レーザの製法は、図1にその一実施形態によるサブマウントと受光素子部分の平面および側面の説明図が示されるように、金属製のヒートシンク11上に、サブマウント2が設けられている。このサブマウント2は、たとえばAlNやSiCなどの熱伝導率が大きい絶縁体からなり、平面形状がほぼ長方形状に形成されている。このサブマウント2の表面には、長方形の長辺方向に半分より大きい部分と残部とに分離して、第1および第2のメタル層21、22が設けられている。
【0019】
この第1のメタル層21上で、サブマウント2の長辺の一辺側がレーザ光の出射面側となるように(図1で、白抜きの矢印LBがレーザビームの出射方向を示す)、長辺方向のほぼ中央部の第1メタル層21上にレーザチップ(LDチップ)3が設けられている。このLDチップ3の両電極は、第1および第2のメタル層21、22とそれぞれ導電性接着剤やワイヤボンディングなどの接続手段により電気的に接続されている。そして、LDチップ3の出射面の後ろ側におけるヒートシンク11上に、サブマウント2と並置して受光素子(PD)4が設けられ、そのPD4の高さHPがサブマウント2の高さHS以下に形成されている。
【0020】
サブマウント2は、図1に示されるように、平面形状がほぼ長方形で、図2にキャンタイプの半導体レーザの一部破断斜視図が示されるように、レーザビームLBの出射方向と垂直方向にその長辺側が位置するようにステム1と一体またはステム1に固定されたヒートシンク11に図示しないボンディング剤によりボンディングされている。サブマウント2は、AlNやSiCなどの熱伝導に優れた絶縁体が用いられている。このサブマウント2の表面には、図1に示されるように、その長辺方向に沿ってほぼ2/3の長さと、ほぼ1/3の長さに分離して、Au、Alなどからなる第1および第2のメタル層21、22が設けられている。そして、長い方の第1メタル層21上の、サブマウント2の長辺方向のほぼ中央部で、前述の光ビームLB出射方向側端部に出射面を有するようにLDチップ3がダイボンディングされている。
【0021】
このサブマウント2は、たとえば縦C×横Dが0.3mm×0.8mm程度に形成され、従来のような縦長ではなく、横長(幅広)に形成されていることに特徴がある。この縦方向の長さCは、LDチップ3の長さ(たとえば0.25mm)程度でもよく、その2〜3倍程度の長さでもよいが、後述するPD4をできるだけLDチップ3に近づけるためには、短い方が好ましい。一方、図1に示される第2のメタル層22のように、ワイヤボンディングが2回行われる部分では、LDチップ3長の2倍程度に長くした方がワイヤボンディングを行いやすい。
【0022】
この観点からは、サブマウント2の形状は、完全な長方形状ではなく、図3(a)に示されるように、長辺の端部にレーザ出射面の後ろ側に延びるような突起部を形成して、中央部を短くする形状でもよい。すなわち、図3(a)に示される形状は、4角形の一辺の中央部に凹部2aが形成されることにより、両端部に突起部2bが形成されている。この突起部2bの長さは長すぎても構わず、本明細書で長方形状というのは、この突起部2bを除いた主要部のことで、図3(a)のAで示される範囲の形状を指している。なお、この突起部2bは、両端部に設けられなくても、前述のワイヤボンディングが2回行われる側の端部のみに設けられてもよい。この突起部2bは、その内部にPD4を挿入できるようにしてもよいし、PD4を内部に入れない場合でも、LDチップ3の後端面から下方に向う光がサブマウントに当らないようにするのに好ましい。
【0023】
LDチップ3は、従来と同様の構造で、たとえばn形のGaAs基板上にInGaAlP系化合物半導体またはAlGaAs系化合物半導体のダブルヘテロ構造からなっており、積層された半導体層の上面側の電極(たとえばp側電極)が第1メタル層21上に、図示しない導電性ボンディング剤によりボンディングされ、GaAs基板の裏面に設けられる電極(たとえばn側電極)が上部に露出している。図1に示される例では、この上部に露出しているn側電極が金線などのワイヤ6により第2のメタル層22と電気的に接続され、第2のメタル層22は、さらにワイヤ6により金属製のヒートシンク11と電気的に接続されている。
【0024】
PD4は、たとえばn形シリコン基板にノンドープ層とp形層とが成長されることにより形成されるpinダイオードからなり、LDチップ3で発光する光を吸収して電気信号に変換し得るように形成されている。このPD4は、pinダイオードでなくても、pn接合型受光素子またはホトトランジスタでもよく、要はLDチップ3で発光する光を電気信号に変換できる素子であればよい。このPD4は、図示しない導電性ボンディング剤により金属製のヒートシンク11に直接ボンディングされることにより、PDのn側電極がヒートシンク11を介して、LDチップ3のn側電極と共にコモンリード12に接続されている。このPD4のボンディング位置は、できるだけサブマウント2に近づいた位置にボンディングされ、結果的にLDチップ3と近い位置にボンディングされている。
【0025】
さらに、本発明では、PD4の高さHPがサブマウント2の高さHSより高くならないように設定されている。この理由は、LDチップ3がフェースダウン(半導体積層部側を下にしてボンディングされているため、光ビームの出射点は、サブマウント2の表面から数μm程度のところにあり、PD4の高さがサブマウントの高さより高いとその表面での受光量が大幅に低下するからである。一方、LDチップ3から後ろ側に出る光は、前方から出射する光量よりは少なくなるように端面の反射率が調整されているが、そのビームは出射面側と同様に絞られたビームとなるものの、ある程度の広がりを有しており、図1(b)に示されるように、下方に向う光を吸収することができる。
【0026】
第1のメタル層21のLDチップ3がボンディングされていない部分には、ワイヤボンディングがなされ、LDリード13との間で金線などのワイヤ6により電気的接続され、PD4の上面側のp側電極は、ワイヤ6により直接PDリード14と電気的に接続されている。そして、図2に示されるように、その周囲にキャップ5が被せられ、ステム1と固定されることにより、キャンタイプの半導体レーザが得られる。
【0027】
図1に示される半導体レーザは、前述のように、LDチップ3のn側電極およびPD4のn側電極が共にコモンリード12に接続され、LDチップ3のp側電極はLDリード13に、PD4のp側電極はPDリード14にそれぞれ接続され、図1(d)に等価回路が示されるように、LDとPDのカソードが共通であるMタイプの半導体レーザが得られ、光ディスクのピックアップに用いられるのに適した半導体レーザとなる。
【0028】
一方、LBP、センサ、バーコードリーダなどに用いられるLDチップのカソードとPDのアノードとを直接接続する、Pタイプの半導体レーザを構成するには、PD4として、アノードコモン(Si基板にp形のものを使用してpinダイオードを形成する)の受光素子を用いることにより、図1に示されるワイヤボンディングと同じボンディングをすることにより得られる。また、LBP、センサ、バーコード用などに用いられるLDチップのアノードとPDのカソードとを直接接続するNタイプの半導体レーザを構成するには、図4に図1と同様の平面説明図、側面図および等価回路図が示されるように、サブマウント2の向きを180°回転してマウントし、LDチップ3のn側電極を第2のメタル層22とワイヤボンディングし、第2のメタル層22とLDリード13との間でワイヤボンディングをし、第1のメタル層21とヒートシンク11との間でワイヤボンディングすることにより、図4(c)に示される等価回路図の接続構造を有する半導体レーザが得られる。
【0029】
このように、本発明によれば、どのタイプでも同じサブマウントを使用して、サブマウントの向きをひっくり返すか、または受光素子の極性が逆のものを使用することにより、同じ作業工程で簡単に組み立てることができる。なお、前述の図3(a)に示されるような端部に突起部を有するサブマウントにする場合、図3(b)に示されるように、出射端面側にも凹部2aを形成することにより、突起部の形状は点対称となり、180°回転させるだけで、異なる接続構造の半導体レーザを同様に組み立てることができる。
【0030】
本発明の半導体レーザの製法によれば、サブマウントに、AlNなどのSiO2より遥かに熱伝導率の優れた絶縁体を用いているため、容量の問題もなく、どの用途(Mタイプ、Pタイプ、Nタイプ)に対しても、同じサブマウントを用いて組み立てることができる。さらに、サブマウントの長さを短くして、その後ろ側にPDをサブマウントの高さ以下にして設けているため、サブマウントと受光素子とを別部品で構成しながら、受光素子をレーザチップ側に向けないで、同一平面上にボンディングすることができる。しかも、サブマウントの縦方向の長さを短くして、そのすぐ後ろに受光素子を配置しているため、狭いスペースでも両素子を簡単に配置することができる。その結果、電子機器の軽薄短小化に伴い、より一層の小形化が求められる場合でも、非常にコンパクトな半導体レーザを構成することができる。
【0031】
図5に、図1に示される半導体レーザを用いたピックアップの一例である3ビーム法の構成説明図が示されている。すなわち、半導体レーザ50が横向きに配置され、半導体レーザ50からの光を回折格子51により3分割し、出射光と反射光とを分離するビームスプリッタ52を介して、コリメータレンズ53により平行ビームとし、プリズムミラー(反射鏡)54により90°ビームを曲げて(x軸方向にして)対物レンズ55によりDVDやCDなどの光ディスク56の表面に焦点を結ばせる。そして、光ディスク56からの反射光を、ビームスプリッタ52を介して、凹レンズ57などを経て光検出器58により検出する構成になっている。
【0032】
これらの組立体が、図示しないボディ内に組み立てられ、そのボディに直接設けられたガイド溝によりスライドできるようにピックアップが保持され、図示しない光ディスクの載置台や回転機構、光ピックアップを移動するスライダ機構などが設けられることにより、光ディスク再生装置が構成され、光ピックアップをスライドさせ、トラッキングサーボやフォーカスサーボを行いながら信号の検出を行える構造になっている。
【0033】
前述の各例では、キャンタイプの半導体レーザであったが、キャンタイプに限らず、樹脂モールドタイプなどの半導体レーザでも、前述のサブマウントを使用することができる。また、LDチップは前述の例に限らず、GaN系化合物半導体などを用いた青色系などでも同様であることは言うまでもない。
【0034】
【発明の効果】
以上説明したように、本発明によれば、光ディスク関係や、LBP、バーコード用などの用途により、そのレーザチップと受光素子との接続方法が異なる要求に対しても、同じサブマウントを使用しながら、どのタイプでも同じ方法で製造することができ、製造工程の簡略化と共に部品コストの低減化を図ることができる。さらに、絶縁性のサブマウントを用いているため、絶縁層部分の厚さが厚く、容量も発生しない。そのため、高周波重畳をする場合にも特性劣化は生じない。また、サブマウントの縦方向の長さを短くして受光素子をレーザチップと同一面上に配置しているため、ワイヤボンディング工程が非常に簡単になると共に、レーザチップの後方に受光素子を設ける場所を異なる面で形成しなくてもよいため、安価で非常に小形化を達成することができる。
【図面の簡単な説明】
【図1】 本発明による半導体レーザの製法に用いるサブマウント部を示す説明図である。
【図2】 本発明による半導体レーザの製法の一実施形態により得られる半導体レーザの構造を示す説明図である。
【図3】図1のサブマウント形状の変形例を示す説明図である。
【図4】図1のLDチップとPDの接続構造の変形例を示す説明図である。
【図5】図2に示される半導体レーザを用いてピックアップを構成した例の説明図である。
【図6】従来のLDチップのボンディング構造を説明する図である。
【図7】従来のシリコンサブマウントの一例を示す説明図である。
【符号の説明】
2 サブマウント
3 LDチップ
4 PD
11 ヒートシンク
21 第1のメタル層
22 第2のメタル層

Claims (2)

  1. 金属製のヒートシンクと、該ヒートシンク上に設けられ、絶縁体からなる平面形状がほぼ長方形のサブマウントと、該サブマウント表面に前記長方形の長辺方向に半分より大きい部分と残部とに分離して設けられる第1および第2のメタル層と、前記第1のメタル層上で、前記サブマウントの前記長辺の一辺側がレーザ光の出射面側となるように、該長辺方向のほぼ中央部にフェースダウンで設けられるレーザチップと、該レーザチップの両電極を前記第1および第2のメタル層とそれぞれ電気的に接続する接続手段と、前記レーザチップの出射面の後ろ側における前記ヒートシンク上に前記サブマウントと並置して、かつ、その高さが前記サブマウントの高さ以下になるように設けられる受光素子とを有する半導体レーザの製法であって、前記レーザチップと前記受光素子のカソードを共通にするMタイプを製造する場合と、前記レーザチップのアノードと前記受光素子のカソードとを接続するNタイプを製造する場合とで、前記サブマウントの向きを180°回転することにより、前記Mタイプと前記Nタイプとで同様のワイヤボンディングをすることを特徴とする半導体レーザの製法。
  2. 前記サブマウントの前記出射面と反対側の前記長辺部の端部に、前記出射面と反対側に延びる突起部が形成され、該突起部上に前記第1または第2のメタル層が延出して設けられてなる請求項1記載の半導体レーザの製法。
JP2000164232A 2000-06-01 2000-06-01 半導体レーザの製法 Expired - Fee Related JP4917704B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000164232A JP4917704B2 (ja) 2000-06-01 2000-06-01 半導体レーザの製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000164232A JP4917704B2 (ja) 2000-06-01 2000-06-01 半導体レーザの製法

Publications (2)

Publication Number Publication Date
JP2001345507A JP2001345507A (ja) 2001-12-14
JP4917704B2 true JP4917704B2 (ja) 2012-04-18

Family

ID=18667878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000164232A Expired - Fee Related JP4917704B2 (ja) 2000-06-01 2000-06-01 半導体レーザの製法

Country Status (1)

Country Link
JP (1) JP4917704B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444233B1 (ko) * 2002-06-18 2004-08-16 삼성전기주식회사 서브마운트 일체형 포토다이오드 및 이를 이용한 레이져다이오드 패키지
JP4586337B2 (ja) * 2002-08-26 2010-11-24 住友電気工業株式会社 半導体レーザモジュールおよび半導体レーザ装置
JP2004152845A (ja) 2002-10-29 2004-05-27 Sharp Corp 半導体レーザ装置
JP2005150692A (ja) * 2003-10-21 2005-06-09 Sharp Corp 半導体レーザ装置
US7144788B2 (en) * 2004-02-19 2006-12-05 Sumitomo Electric Industries, Ltd. Method for manufacturing a transmitting optical sub-assembly with a thermo-electric cooler therein
JP2006202917A (ja) * 2005-01-19 2006-08-03 Sony Corp レーザカプラ及びサブマウントの製造方法、並びに光ディスク記録再生装置
JP5430406B2 (ja) * 2007-12-21 2014-02-26 三菱電機株式会社 レーザ光源モジュール
CN110459954B (zh) * 2019-08-23 2024-06-07 福州中科光芯科技有限公司 一种半导体激光器封装结构及封装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234588A (ja) * 1985-04-11 1986-10-18 Mitsubishi Electric Corp 光半導体素子用サブマウント
JPS62260384A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
JPS63318193A (ja) * 1987-06-19 1988-12-27 Mitsubishi Electric Corp 光半導体用サブマウント
JPH01196885A (ja) * 1988-02-01 1989-08-08 Fujitsu Ltd 半導体発光装置

Also Published As

Publication number Publication date
JP2001345507A (ja) 2001-12-14

Similar Documents

Publication Publication Date Title
US8290015B2 (en) Two-beam semiconductor laser apparatus
US8275013B2 (en) Semiconductor laser device and method of manufacturing the same
US20100213471A1 (en) Light-emitting device and method of manufacturing the same
US6748001B1 (en) Semiconductor laser device providing laser light of two wavelengths and method of fabricating the same
US7217955B2 (en) Semiconductor laser device
US7916766B2 (en) Semiconductor laser device and manufacturing method thereof
US20110200064A1 (en) Optical device and optical apparatus
US8660162B2 (en) Semiconductor laser apparatus and optical apparatus
JP2001102676A (ja) 光集積ユニット、光ピックアップ及び光記録媒体駆動装置
JP2003229627A (ja) 光デバイスの実装方法及び光ヘッド装置
US20130119118A1 (en) Method for manufacturing semiconductor laser apparatus, semiconductor laser apparatus, and optical apparatus
US8138663B2 (en) Light emitting device and method of manufacturing the same
JP4917704B2 (ja) 半導体レーザの製法
JP3304825B2 (ja) 半導体レーザ装置およびその製造方法
US7359416B2 (en) Optical semiconductor device
JP4952000B2 (ja) 光装置およびその製造方法、並びに光機器
JP2002109774A (ja) 光ピックアップ
US8509278B2 (en) Light emitting device and optical apparatus using the same
JP2000252592A (ja) 光ディスク装置
JP2007115724A (ja) 半導体レーザ装置
JP2011176198A (ja) 半導体レーザ装置およびその製造方法
JP2002232063A (ja) 半導体レーザ装置及び光ピックアップ装置
JP2000151006A (ja) 半導体レーザ装置
JP2001189516A (ja) 半導体レーザ装置および光ピックアップ
JP2002043676A (ja) サブマウント及びその製造方法並びに半導体レーザ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4917704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees