JPS63318193A - 光半導体用サブマウント - Google Patents
光半導体用サブマウントInfo
- Publication number
- JPS63318193A JPS63318193A JP62154117A JP15411787A JPS63318193A JP S63318193 A JPS63318193 A JP S63318193A JP 62154117 A JP62154117 A JP 62154117A JP 15411787 A JP15411787 A JP 15411787A JP S63318193 A JPS63318193 A JP S63318193A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- submount
- chip
- optical semiconductor
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000003287 optical effect Effects 0.000 title claims abstract description 24
- 239000000615 nonconductor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000201776 Steno Species 0.000 description 1
- 244000309466 calf Species 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ｎ型およびｐ型基板をもつ光半導体素子の
様々なタイプの実用的パッケージの組立に共用できる光
半導体用サブマウントに関するものである。
様々なタイプの実用的パッケージの組立に共用できる光
半導体用サブマウントに関するものである。
第５図、第６図は従来のサブマウント、およびこのサブ
マウントを用いた組立状態を示ず斜視図であり、第７図
（ａ）、 （ｂ）、第８図（ａ）、（ｂ）は、第５図の
サブマウントを用いた光半導体素子の組立法の一例を示
す平面図および正面図であり、実用的なステム（ホトダ
イオード内蔵タイプ）への組立状態を示す図である。
マウントを用いた組立状態を示ず斜視図であり、第７図
（ａ）、 （ｂ）、第８図（ａ）、（ｂ）は、第５図の
サブマウントを用いた光半導体素子の組立法の一例を示
す平面図および正面図であり、実用的なステム（ホトダ
イオード内蔵タイプ）への組立状態を示す図である。
これらの図において、１はレーザチップ、２はサブマウ
ント（絶縁体）本体で、その表面上にチップ接着部３お
よびワイヤ接着部４が設けられてサブマウント５を構成
し、チップ接着部３にレーザチップ１が固着される。そ
して、このサブマウント５は金属ブロック６上に固着さ
れている３、７はステム、１），１２．１３はワイヤ、
１４はしザ用リード端子（ボール）、１５，１６はホト
ダイオード用リード端子（ボール）、１７はレーザ出力
光である。
ント（絶縁体）本体で、その表面上にチップ接着部３お
よびワイヤ接着部４が設けられてサブマウント５を構成
し、チップ接着部３にレーザチップ１が固着される。そ
して、このサブマウント５は金属ブロック６上に固着さ
れている３、７はステム、１），１２．１３はワイヤ、
１４はしザ用リード端子（ボール）、１５，１６はホト
ダイオード用リード端子（ボール）、１７はレーザ出力
光である。
次に動作について説明する。。
甲導体レーザ（ＬＤ）、発光ダイオード（ＬＥ［））等
の光半導体素子は、ステム（またはパッテ−−ｉ＞）７
本体の電気的特性が０となる。ように決められている。
の光半導体素子は、ステム（またはパッテ−−ｉ＞）７
本体の電気的特性が０となる。ように決められている。
したがって、第７図のようにＰＤ内蔵タイプのステム７
に第６図のような組立法で組み立てた場合、電流がステ
ム７、ワイヤ１３．サブマウン本体２．レーザチップ１
．ワイヤ１）゜ワイヤ１２．Ｌ−−−ザ用リード端子１
４の順に流れろ。また、レーザチップ１の裏面光はＰＤ
に入射し、光から電気信号に変換され、ホトダイオード
用リード端子１５．１６間をレーザ駆動用モニタ電流と
して流れる。なお、裏面光、ＰＤは図示されていない。
に第６図のような組立法で組み立てた場合、電流がステ
ム７、ワイヤ１３．サブマウン本体２．レーザチップ１
．ワイヤ１）゜ワイヤ１２．Ｌ−−−ザ用リード端子１
４の順に流れろ。また、レーザチップ１の裏面光はＰＤ
に入射し、光から電気信号に変換され、ホトダイオード
用リード端子１５．１６間をレーザ駆動用モニタ電流と
して流れる。なお、裏面光、ＰＤは図示されていない。
上記のように、光半導体素子のステム（またはパッケー
ジ）７は、■に決められているが、他の部分は決められ
ていない１．光半導体素子を用いたシステムの構成によ
っては第７図および第８図のように、１、ＤのＯがホト
ダイオード用リード端子１６と入れかわるような場合も
生じろ３．第６図のような組立法を行った場合、第７図
のステム７ ｏ）場合、ワイヤ１２の長さが長くならな
いので問題はないが、第８図の場合、ワイヤ１２の長さ
が倍以上になる。光半導体素子（特に光通信用ＬＤ）に
ついては、直接変調が可能であるため、数ＧＨｚ以上の
高周波で使用される。このワイヤ１２の長さは、低周波
では問題にならないが、高周波ではりアクタンス成分の
元となり、高速応答において問題が生じるため、最小限
にする必要がある。。
ジ）７は、■に決められているが、他の部分は決められ
ていない１．光半導体素子を用いたシステムの構成によ
っては第７図および第８図のように、１、ＤのＯがホト
ダイオード用リード端子１６と入れかわるような場合も
生じろ３．第６図のような組立法を行った場合、第７図
のステム７ ｏ）場合、ワイヤ１２の長さが長くならな
いので問題はないが、第８図の場合、ワイヤ１２の長さ
が倍以上になる。光半導体素子（特に光通信用ＬＤ）に
ついては、直接変調が可能であるため、数ＧＨｚ以上の
高周波で使用される。このワイヤ１２の長さは、低周波
では問題にならないが、高周波ではりアクタンス成分の
元となり、高速応答において問題が生じるため、最小限
にする必要がある。。
この発明は、上記のような問題点を解決するためになさ
れたもので、レーザチップがｐ型基板またはｎ型基板に
かかわらず、さらに様々なタイプの光半導体用ステム（
またはパラ１）−・ジ）に対してワイヤを最小限の長さ
にすることができる光半導体用サブマウントを得ること
を目的とする。
れたもので、レーザチップがｐ型基板またはｎ型基板に
かかわらず、さらに様々なタイプの光半導体用ステム（
またはパラ１）−・ジ）に対してワイヤを最小限の長さ
にすることができる光半導体用サブマウントを得ること
を目的とする。
この発明に係る光半導体用サブマウントは、熱伝導率が
良好で、電気的に絶縁体であるサブマウント本体の表向
上に、光半導体素子チップを接着する導電性のチップ接
着部と、ワイヤを接着する導電性のワイヤ接着部とを備
え、このワイヤ接着部を前記チップ接着部に対し左右対
称に、かつ電気的に分離して設けたものである。
良好で、電気的に絶縁体であるサブマウント本体の表向
上に、光半導体素子チップを接着する導電性のチップ接
着部と、ワイヤを接着する導電性のワイヤ接着部とを備
え、このワイヤ接着部を前記チップ接着部に対し左右対
称に、かつ電気的に分離して設けたものである。
この発明においては、サブマウント本体が電気的に絶縁
体であり、さらにワイヤ接着部が独立しており、かつ対
称な構造となっている乙とにより、様々なタイプのステ
ム（またはパ・ソケージ）に対し”Ｃ光半導体素子チッ
プの構造にかかわらず、最小限の長さでワイヤを張る乙
とが可能となる。
体であり、さらにワイヤ接着部が独立しており、かつ対
称な構造となっている乙とにより、様々なタイプのステ
ム（またはパ・ソケージ）に対し”Ｃ光半導体素子チッ
プの構造にかかわらず、最小限の長さでワイヤを張る乙
とが可能となる。
第１図はこの発明の一実施例を示す光半導体用サブマウ
ントの斜視図である。
ントの斜視図である。
この図において、第５図と同一符号は同一または相当部
分を示すが、第１図におけるサブラウン１一本体２Ｆの
ワイヤ接着部４は、チップ接着部３に対して左右対称に
配置されており、かつ電気的に分離されている。また、
サブマウント本体２は熱伝導率が良好で、電気的に絶縁
体である材料で構成されている。。
分を示すが、第１図におけるサブラウン１一本体２Ｆの
ワイヤ接着部４は、チップ接着部３に対して左右対称に
配置されており、かつ電気的に分離されている。また、
サブマウント本体２は熱伝導率が良好で、電気的に絶縁
体である材料で構成されている。。
また、第２図（ａ）、（ｂ）は、第１図のサブマウント
５を用いた組立□図であり、第２図（ａ）と第２図（ｂ
）の相違は、左右のワイヤ接着部４へのワイヤ接続が異
なるものである。
５を用いた組立□図であり、第２図（ａ）と第２図（ｂ
）の相違は、左右のワイヤ接着部４へのワイヤ接続が異
なるものである。
さらに、第３図（ａ）、 （ｂ）、第４図（ａ）、 （
ｂ）は実用的なステム（Ｉ’Ｄ内蔵タイプ）に組み込ん
だ時の組立図である１、第３図と第４図はＬ Ｄの（−
）端子とＰ Ｄ用リード端子が異なる。。
ｂ）は実用的なステム（Ｉ’Ｄ内蔵タイプ）に組み込ん
だ時の組立図である１、第３図と第４図はＬ Ｄの（−
）端子とＰ Ｄ用リード端子が異なる。。
次に動作について説明する。。
第１図のサブマウント５を用いて光ゝト導体素子（Ｌ
Ｉ） ）を第３図および第４図に示すようなさまざまな
タイプのステノ、（またはパ・ソヶージ）７に組み込ん
だ場合、ステム７の極性が０となるように決められてい
るため、電流はステム７、ワイヤ１３、サブマウント本
体２．レーザチップ１．ワイヤ１）．ワイヤ１２．レー
ザ用リード端子１４Ｕ）順に流れろ１．また、レーザチ
ップ１の裏面出射光はＰ１月こ入射（７、光から電気信
号に変換され、ホトダイオード用リード端子１５．１６
間をレー＋ｆ ｙＪＡ動川モ用タ電流として流れろ、Ｊ
サブマウント本体２の絶縁部分は、Ｂｅｄ（酸化、＜Ｉ
Ｊ ｌｌ１７Ａ）、５ｉＣ（シリコンカーフ（（＋−）
ｌＡｔ’ Ｎ（窒化アルミニウム）等の少なくとも１つ
を主成分とずろ物質にずろことに、しり、あるいはシー
１ｆヂ・ツブ１．と同一材料を含むもので構成すること
により熱伝導性が良くなり、レーザデツプ１の放熱性が
良くなる。。
Ｉ） ）を第３図および第４図に示すようなさまざまな
タイプのステノ、（またはパ・ソヶージ）７に組み込ん
だ場合、ステム７の極性が０となるように決められてい
るため、電流はステム７、ワイヤ１３、サブマウント本
体２．レーザチップ１．ワイヤ１）．ワイヤ１２．レー
ザ用リード端子１４Ｕ）順に流れろ１．また、レーザチ
ップ１の裏面出射光はＰ１月こ入射（７、光から電気信
号に変換され、ホトダイオード用リード端子１５．１６
間をレー＋ｆ ｙＪＡ動川モ用タ電流として流れろ、Ｊ
サブマウント本体２の絶縁部分は、Ｂｅｄ（酸化、＜Ｉ
Ｊ ｌｌ１７Ａ）、５ｉＣ（シリコンカーフ（（＋−）
ｌＡｔ’ Ｎ（窒化アルミニウム）等の少なくとも１つ
を主成分とずろ物質にずろことに、しり、あるいはシー
１ｆヂ・ツブ１．と同一材料を含むもので構成すること
により熱伝導性が良くなり、レーザデツプ１の放熱性が
良くなる。。
サブマウント本体２の上面には、チップ接着部３と独立
に（電気的に絶縁）、かつ左右対称にワイヤ接着部４が
設けであるため、ステム７を除くリード端子が入れかわ
っても、ＬＤ（−）リード端子に近い側のワイヤ接着部
４よりワイヤを張ることができ、リアクタンスを最小限
にすることができ、数Ｇ １） ｚ以上の４周波で使用
（７ても十分なｔ４速応答特性が得られる。
に（電気的に絶縁）、かつ左右対称にワイヤ接着部４が
設けであるため、ステム７を除くリード端子が入れかわ
っても、ＬＤ（−）リード端子に近い側のワイヤ接着部
４よりワイヤを張ることができ、リアクタンスを最小限
にすることができ、数Ｇ １） ｚ以上の４周波で使用
（７ても十分なｔ４速応答特性が得られる。
さらに、光半導体素子チ・ンプがレーザ単独ではなく
、））ｎや１〜ランジスク等をモ、ノリンックに集積し
たチップになってもワイヤ接着部４が分間［されており
、さらに実質上左右対称になっているため、ワイヤ接着
部４とリード端子間を最小限の長さでワイヤを張ること
が可能となる。
、））ｎや１〜ランジスク等をモ、ノリンックに集積し
たチップになってもワイヤ接着部４が分間［されており
、さらに実質上左右対称になっているため、ワイヤ接着
部４とリード端子間を最小限の長さでワイヤを張ること
が可能となる。
なお、サブマウント本体２とワイヤ１）等の電気的導体
とはあらかじめ一体化しておいても」、い、。
とはあらかじめ一体化しておいても」、い、。
（発明の効果〕
以上説明したように、この発明は、熱伝導率が良好で、
電気的に絶縁体であるサブマウント本体の表面上に、光
半導体素子チップを接着ずろ導電性のチップ接着部と、
ワイヤを接着する導電性のワイヤ接着部とを備え、この
ワイヤ接着部を、前記チップ接着部に対し左右対称に、
か−〕電気的に分離して設けたので、半導体素子デツプ
構造に関わらず、様々な実用的なステム（またはバッ／
ｒ、−ジ）に対し、半導体チップとリード端子間を最小
限のワイヤで張ることが可能となり、高周波特性に影響
を与えなくなる。さらに熱伝導性のよいサブマウントを
用いるので、半導体素子チップの放熱性も良好となる等
の効果が得られる。
電気的に絶縁体であるサブマウント本体の表面上に、光
半導体素子チップを接着ずろ導電性のチップ接着部と、
ワイヤを接着する導電性のワイヤ接着部とを備え、この
ワイヤ接着部を、前記チップ接着部に対し左右対称に、
か−〕電気的に分離して設けたので、半導体素子デツプ
構造に関わらず、様々な実用的なステム（またはバッ／
ｒ、−ジ）に対し、半導体チップとリード端子間を最小
限のワイヤで張ることが可能となり、高周波特性に影響
を与えなくなる。さらに熱伝導性のよいサブマウントを
用いるので、半導体素子チップの放熱性も良好となる等
の効果が得られる。
第１図（よとの発明の一実施例を示すサブマウントの♀
；）視図、第２図（ａ ）、 （ｂ ）は、第１図のサ
ブマウントを用いた組立図、第３図（ａ）、（）））、
第４図（ａ）、（ｈ）はステム（また【よパッケ＝Ｌ／
）に組み込んだ場合を示すもので、各（ａ）図は上面図
、各（ｂ１図（ＪｔＥ面図、第５図８．【従来のサブマ
ウントを示す斜視図、第６図は、第５図のサブマウント
を用いた組ｆ１図、第７図（ａ ）、（ｂ ）ｐ第８図
（ａ）。 （ｂ）は従来のステム（またはパ・ソケージ）に組み込
んｒ′！場合を示すもので、各（ａ）図は一ヒ面図、各
（ｈ）図は正面図である、。 図において、１はレーザチップ、２はサブマウント本体
、３はチップ接着部、４はワイヤ接着部、６は金属ブロ
ック、７はステム（またはパフケーノ＞、１），１２，
１３はワイヤ、１４はレーザ用す− ド端子（ボール）
、１５，１６はホトダイオード用リード端子（ポール）
、１７は出力光（シー１ｒ光）である、１ なお、各図中の同一符号は同一または相当部分を示す、
。 代理人 大 岩 増 雄 （外２名）第４図 第５図 旦 第６図 第７図 第８図 手続補正書（自発） １．事件の表示 特願昭６２−１５４１）７号２、
発明の名称 光半導体用サブマウン１−３、補正をす
る者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 ５ 、 ？ｌＩｌ正の対象 明細書の発明の詳細な説明の瀾 ６、補正の内容 （１）明細書第３頁６〜７行の「ステム（またはパッケ
ージ）７本体」を、「ステム（またはパッケージ）７」
と補正する。 （２）同じく第３頁１０〜１）行、第６頁１８〜１９行
の「ワイヤ１３．サブマウント本体２．し・−ザチップ
１．」を、いずれも「ワイヤ１３．レーザチップ１．」
と補正する、。 （３）同じく第５頁６行の「ｎ１）記」を削除する。 以 上
；）視図、第２図（ａ ）、 （ｂ ）は、第１図のサ
ブマウントを用いた組立図、第３図（ａ）、（）））、
第４図（ａ）、（ｈ）はステム（また【よパッケ＝Ｌ／
）に組み込んだ場合を示すもので、各（ａ）図は上面図
、各（ｂ１図（ＪｔＥ面図、第５図８．【従来のサブマ
ウントを示す斜視図、第６図は、第５図のサブマウント
を用いた組ｆ１図、第７図（ａ ）、（ｂ ）ｐ第８図
（ａ）。 （ｂ）は従来のステム（またはパ・ソケージ）に組み込
んｒ′！場合を示すもので、各（ａ）図は一ヒ面図、各
（ｈ）図は正面図である、。 図において、１はレーザチップ、２はサブマウント本体
、３はチップ接着部、４はワイヤ接着部、６は金属ブロ
ック、７はステム（またはパフケーノ＞、１），１２，
１３はワイヤ、１４はレーザ用す− ド端子（ボール）
、１５，１６はホトダイオード用リード端子（ポール）
、１７は出力光（シー１ｒ光）である、１ なお、各図中の同一符号は同一または相当部分を示す、
。 代理人 大 岩 増 雄 （外２名）第４図 第５図 旦 第６図 第７図 第８図 手続補正書（自発） １．事件の表示 特願昭６２−１５４１）７号２、
発明の名称 光半導体用サブマウン１−３、補正をす
る者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 ５ 、 ？ｌＩｌ正の対象 明細書の発明の詳細な説明の瀾 ６、補正の内容 （１）明細書第３頁６〜７行の「ステム（またはパッケ
ージ）７本体」を、「ステム（またはパッケージ）７」
と補正する。 （２）同じく第３頁１０〜１）行、第６頁１８〜１９行
の「ワイヤ１３．サブマウント本体２．し・−ザチップ
１．」を、いずれも「ワイヤ１３．レーザチップ１．」
と補正する、。 （３）同じく第５頁６行の「ｎ１）記」を削除する。 以 上
Claims (2)
- （１）熱伝導率が良好で、電気的に絶縁体であるサブマ
ウント本体の表面上に、光半導体素子チップを接着する
導電性のチップ接着部と、ワイヤを接着する導電性のワ
イヤ接着部とを備え、前記ワイヤ接着部を前記チップ接
着部に対し左右対称に、かつ電気的に分離して設けたこ
とを特徴とする光半導体用サブマウント。 - （２）電気的に絶縁体であるサブマウント本体は、Ｂｅ
Ｏ、ＳｉＣ、ＡｌＮの少なくとも１つを含むことを特徴
とする特許請求の範囲第（１）項記載の光半導体用サブ
マウント。（３）電気的に絶縁体であるサブマウント本
体は、光半導体素子チップと同一材料であることを特徴
とする特許請求の範囲第（１）項記載の光半導体用サブ
マウント。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62154117A JPS63318193A (ja) | 1987-06-19 | 1987-06-19 | 光半導体用サブマウント |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62154117A JPS63318193A (ja) | 1987-06-19 | 1987-06-19 | 光半導体用サブマウント |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63318193A true JPS63318193A (ja) | 1988-12-27 |
Family
ID=15577294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62154117A Pending JPS63318193A (ja) | 1987-06-19 | 1987-06-19 | 光半導体用サブマウント |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63318193A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04165673A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | 固体撮像装置 |
| JP2001345507A (ja) * | 2000-06-01 | 2001-12-14 | Rohm Co Ltd | 半導体レーザおよび光ピックアップ |
| JP2007227724A (ja) * | 2006-02-24 | 2007-09-06 | Mitsubishi Electric Corp | 半導体発光装置 |
| JP2008186855A (ja) * | 2007-01-26 | 2008-08-14 | Nichia Chem Ind Ltd | 半導体レーザ素子、半導体レーザ装置及びその製造方法 |
| JP2020534709A (ja) * | 2017-09-22 | 2020-11-26 | ローレンス リバモア ナショナル セキュリティ リミテッド ライアビリティ カンパニー | 光伝導性の電荷トラップ装置 |
-
1987
- 1987-06-19 JP JP62154117A patent/JPS63318193A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04165673A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | 固体撮像装置 |
| JP2001345507A (ja) * | 2000-06-01 | 2001-12-14 | Rohm Co Ltd | 半導体レーザおよび光ピックアップ |
| JP2007227724A (ja) * | 2006-02-24 | 2007-09-06 | Mitsubishi Electric Corp | 半導体発光装置 |
| JP2008186855A (ja) * | 2007-01-26 | 2008-08-14 | Nichia Chem Ind Ltd | 半導体レーザ素子、半導体レーザ装置及びその製造方法 |
| JP2020534709A (ja) * | 2017-09-22 | 2020-11-26 | ローレンス リバモア ナショナル セキュリティ リミテッド ライアビリティ カンパニー | 光伝導性の電荷トラップ装置 |
| US11366401B2 (en) | 2017-09-22 | 2022-06-21 | Lawrence Livermore National Security, Llc | Photoconductive charge trapping apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120033702A1 (en) | Semiconductor laser apparatus | |
| US5022035A (en) | Semiconductor laser device | |
| JP2006351610A (ja) | 光モジュール | |
| JP2678944B2 (ja) | 半導体チツプを基板に結合する方法 | |
| JPS63318193A (ja) | 光半導体用サブマウント | |
| KR890002811B1 (ko) | 히트 싱크를 겸한 과전류 파괴방지용 집적회로를 내장한 발광소자 패키지 | |
| WO2022123659A1 (ja) | レーザ光源装置 | |
| JP2004335584A (ja) | 半導体パッケージ | |
| JPS61234588A (ja) | 光半導体素子用サブマウント | |
| JPS63144588A (ja) | 半導体チツプレ−ザ用サブマウント | |
| JPS63111682A (ja) | 光半導体素子用サブマウント | |
| JPH05175520A (ja) | 光電気回路混載モジュール | |
| JP2002094170A (ja) | 光モジュール | |
| JP3062855B2 (ja) | 半導体レーザ装置および光送信装置 | |
| JPH0563309A (ja) | 半導体レーザ装置 | |
| US6549550B2 (en) | Method for reducing thermal loss and providing mechanical compliance in a semiconductor package and the semiconductor package formed therefrom | |
| JPS60110185A (ja) | 光集積回路パッケ−ジ | |
| JPH02281679A (ja) | 半導体レーザ装置 | |
| JP2855980B2 (ja) | 熱電冷却モジュールおよび冷却型半導体レーザモジュール | |
| KR940006789B1 (ko) | 레이저 다이오드 | |
| KR100314709B1 (ko) | 전력용 반도체 모듈 | |
| JP3721656B2 (ja) | 光データリンク | |
| JPH04363076A (ja) | 光半導体装置 | |
| JPH0818003A (ja) | ソリッドステートリレー | |
| JPH04199588A (ja) | 光半導体素子用ステム |