JPH0459791B2 - - Google Patents
Info
- Publication number
- JPH0459791B2 JPH0459791B2 JP61259023A JP25902386A JPH0459791B2 JP H0459791 B2 JPH0459791 B2 JP H0459791B2 JP 61259023 A JP61259023 A JP 61259023A JP 25902386 A JP25902386 A JP 25902386A JP H0459791 B2 JPH0459791 B2 JP H0459791B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- semiconductor element
- submount
- drive circuit
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 65
- 230000003287 optical effect Effects 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000005679 Peltier effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Landscapes
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、光半導体素子をマウントするのに
用いる光半導体素子用サブマウントに関するもの
である。
用いる光半導体素子用サブマウントに関するもの
である。
第３図は、例えば特開昭57−93591号公報に示
された従来のサブマウントを用いた光半導体装置
を示す断面図であり、また、第４図は特開昭58−
58785号公報に示された従来のサブマウントを用
いた光半導体装置を示す断面図である。第３図に
おいて、１はステム、２は前記ステム１上に接着
されたサブマウント、３は前記サブマウント２上
に接着された光半導体素子、４は同じくサブマウ
ント２上に接着された保護回路、８は前記光半導
体素子３と保護回路４とを接続するワイヤであ
る。
された従来のサブマウントを用いた光半導体装置
を示す断面図であり、また、第４図は特開昭58−
58785号公報に示された従来のサブマウントを用
いた光半導体装置を示す断面図である。第３図に
おいて、１はステム、２は前記ステム１上に接着
されたサブマウント、３は前記サブマウント２上
に接着された光半導体素子、４は同じくサブマウ
ント２上に接着された保護回路、８は前記光半導
体素子３と保護回路４とを接続するワイヤであ
る。
また、第４図におけるサブマウント２は、Ｐ型
領域５、Ｎ型領域６を有し、PN接合７を形成し
ている。
領域５、Ｎ型領域６を有し、PN接合７を形成し
ている。
半導体レーザダイオードLDや発光ダイオード
LEDあるいはフオトダイオードPD等の光半導体
素子３はサブマウント２に接着され、さらに、サ
ブマウント２がステム１に接着される。また、光
半導体素子３に電流が流れるようにワイヤ８が接
着され、ステム１本体の電気的特性がとなる。
第３図に示した例はサブマウント２に保護回路４
を接着し、光半導体素子３と保護回路４をワイヤ
８で接着して、電流が保護回路４を通つて光半導
体素子３に流れるようになつている。
LEDあるいはフオトダイオードPD等の光半導体
素子３はサブマウント２に接着され、さらに、サ
ブマウント２がステム１に接着される。また、光
半導体素子３に電流が流れるようにワイヤ８が接
着され、ステム１本体の電気的特性がとなる。
第３図に示した例はサブマウント２に保護回路４
を接着し、光半導体素子３と保護回路４をワイヤ
８で接着して、電流が保護回路４を通つて光半導
体素子３に流れるようになつている。
また、第４図に示した例は、PN接合７を有し
たサブマウント２に光半導体素子３を接着し、電
流を光半導体素子３に流して動作させるととも
に、独立にサブマウント２のPN接合７にも電流
を流して、ペルチエ効果を利用して放熱効果を高
めている。第３図に示した例では、サブマウント
２には主に熱伝導性の良い絶縁材料（Si、BeO、
SiC、ダイヤモンド等）が用いられている。
たサブマウント２に光半導体素子３を接着し、電
流を光半導体素子３に流して動作させるととも
に、独立にサブマウント２のPN接合７にも電流
を流して、ペルチエ効果を利用して放熱効果を高
めている。第３図に示した例では、サブマウント
２には主に熱伝導性の良い絶縁材料（Si、BeO、
SiC、ダイヤモンド等）が用いられている。
上記のように構成された従来のサブマウント２
は、光半導体素子３から生じる熱を放出させるこ
とにより熱抵抗を下げるのと、接着部に生じる線
膨張係数のずれからの機械的歪を緩和するえ目的
で用いている。光半導体素子３を動作させるため
に。駆動回路（図示せず）をパツケージの外部も
しくは内部に設ける必要がある。外部に設けた場
合、システム全体が大きくなつてしまう。駆動回
路をモノリシツクに集積して第３図においてサブ
マウント２上に接着した場合、パツケージが大型
化する、また、第４図のように、サブマウント２
にPN接合７を設けたものもあるが、これは駆動
回路ではなく、光半導体素子３の放熱効果を図る
ために用いられているものであり、光半導体素子
３とは独立に動作される。したがつて、この例に
といてもパツケージが大型化するという問題点が
あつた。
は、光半導体素子３から生じる熱を放出させるこ
とにより熱抵抗を下げるのと、接着部に生じる線
膨張係数のずれからの機械的歪を緩和するえ目的
で用いている。光半導体素子３を動作させるため
に。駆動回路（図示せず）をパツケージの外部も
しくは内部に設ける必要がある。外部に設けた場
合、システム全体が大きくなつてしまう。駆動回
路をモノリシツクに集積して第３図においてサブ
マウント２上に接着した場合、パツケージが大型
化する、また、第４図のように、サブマウント２
にPN接合７を設けたものもあるが、これは駆動
回路ではなく、光半導体素子３の放熱効果を図る
ために用いられているものであり、光半導体素子
３とは独立に動作される。したがつて、この例に
といてもパツケージが大型化するという問題点が
あつた。
この発明は、上記のような問題点を解消するた
めになされたもので、光半導体素子が安定に動作
するとともに、小型化が実現できる光半導体素子
用サブマウントを得ることを目的とする。
めになされたもので、光半導体素子が安定に動作
するとともに、小型化が実現できる光半導体素子
用サブマウントを得ることを目的とする。
この発明に係る光半導体素子用サブマウント
は、半導体絶縁基板に光半導体素子を駆動する駆
動回路がモノリシツクに集積化して形成され、半
導体絶縁基板の面上に光半導体素子を接着する導
電性の素子接着部と光半導体素子に駆動回路を接
続するためのワイヤを接着する導電性のワイヤ接
着部を備えたものである。
は、半導体絶縁基板に光半導体素子を駆動する駆
動回路がモノリシツクに集積化して形成され、半
導体絶縁基板の面上に光半導体素子を接着する導
電性の素子接着部と光半導体素子に駆動回路を接
続するためのワイヤを接着する導電性のワイヤ接
着部を備えたものである。
この発明においては、半導体絶縁基板に光半導
体素子を駆動するための駆動回路をモノリシツク
に集積化してサブマウントを形成したことから、
素子接着部に接着された光半導体素子は、ワイヤ
が接続されていない状態では、絶縁された状態で
ある。これに、適当にワイヤを接続することによ
り、光半導体素子および駆動回路を直列および並
列、さらに個々に独立に動作させることが可能と
なる。また、外部に駆動回路を設けなくてもよい
ことから、小型化できる。
体素子を駆動するための駆動回路をモノリシツク
に集積化してサブマウントを形成したことから、
素子接着部に接着された光半導体素子は、ワイヤ
が接続されていない状態では、絶縁された状態で
ある。これに、適当にワイヤを接続することによ
り、光半導体素子および駆動回路を直列および並
列、さらに個々に独立に動作させることが可能と
なる。また、外部に駆動回路を設けなくてもよい
ことから、小型化できる。
〔実施例〕
第１図ａ，ｂはこの発明の一実施例を示す図
で、第１図ａはサブマウントの斜視図であり、第
１図ｂは第１図ａのサブマウント上に光半導体素
子を組み立てた状態を示す正面図である。
で、第１図ａはサブマウントの斜視図であり、第
１図ｂは第１図ａのサブマウント上に光半導体素
子を組み立てた状態を示す正面図である。
これらの図において、第３図と同一符号は同一
部分を示し、１０は半導体絶縁基板、１１は素子
接着部、１２はワイヤ接着部、１３は前記半導体
絶縁基板１０に拡散、イオン注入、エピタキシヤ
ル成長等の技術を用いてモノリシツクに集積化さ
れた光半導体素子３を駆動するための駆動回路で
ある。以上でこの発明のサブマウント２０が構成
される。このサブマウント２０上に第１図ｂのよ
うに、光半導体素子素子接着部１１に接着し、ワ
イヤ８により光半導体素子３と駆動回路１３とを
ワイヤ接着部１２を用いて接着し、さらに、この
サブマウント２０をステム１上に接着し、組立て
が行われる。
部分を示し、１０は半導体絶縁基板、１１は素子
接着部、１２はワイヤ接着部、１３は前記半導体
絶縁基板１０に拡散、イオン注入、エピタキシヤ
ル成長等の技術を用いてモノリシツクに集積化さ
れた光半導体素子３を駆動するための駆動回路で
ある。以上でこの発明のサブマウント２０が構成
される。このサブマウント２０上に第１図ｂのよ
うに、光半導体素子素子接着部１１に接着し、ワ
イヤ８により光半導体素子３と駆動回路１３とを
ワイヤ接着部１２を用いて接着し、さらに、この
サブマウント２０をステム１上に接着し、組立て
が行われる。
駆動回路１３としては、光半導体素子３がLD
の場合、変調回路、バイアス回路、APC回路な
ど、LEDの場合、変調回路、バイアス回路、
ACC回路など、PDの場合、バイアス回路などが
用いられるが、一般に使用する光半導体素子３に
より駆動回路１３が異なるため、特に限定しな
い。
の場合、変調回路、バイアス回路、APC回路な
ど、LEDの場合、変調回路、バイアス回路、
ACC回路など、PDの場合、バイアス回路などが
用いられるが、一般に使用する光半導体素子３に
より駆動回路１３が異なるため、特に限定しな
い。
また、第１図ｂに示すように、光半導体素子３
は半導体絶縁基板１０上にモノリシツクに集積化
された駆動回路１３とワイヤ接着部１２および素
子接着部１１からなるサブマウント２０の素子接
続部１１に接着され、さらにステム（またはパツ
ケージ）１に接着される。光半導体素子３に駆動
回路１３を通して電流が流れるようにワイヤ８接
着される。駆動回路１３にバイアスをかけること
により駆動回路１３が動作し、駆動回路１３のも
つ機能に応じて光半導体素子３が動作する。サブ
マウント２０本体は半導体絶縁基板１０からな
り、光半導体素子３に用いられている半導体基板
と同一材料を用いることにより熱伝導性が良くな
り、光半導体素子３の放熱性が良くなる。
は半導体絶縁基板１０上にモノリシツクに集積化
された駆動回路１３とワイヤ接着部１２および素
子接着部１１からなるサブマウント２０の素子接
続部１１に接着され、さらにステム（またはパツ
ケージ）１に接着される。光半導体素子３に駆動
回路１３を通して電流が流れるようにワイヤ８接
着される。駆動回路１３にバイアスをかけること
により駆動回路１３が動作し、駆動回路１３のも
つ機能に応じて光半導体素子３が動作する。サブ
マウント２０本体は半導体絶縁基板１０からな
り、光半導体素子３に用いられている半導体基板
と同一材料を用いることにより熱伝導性が良くな
り、光半導体素子３の放熱性が良くなる。
なお、上記実施例においては、素子接着部１１
が光半導体素子３を駆動するための駆動回路１３
とは独立して形成されているが、第２図に示すよ
うに、あらかじめ駆動回路１３の領域上の一部に
素子接着部１１を設けてもよい。
が光半導体素子３を駆動するための駆動回路１３
とは独立して形成されているが、第２図に示すよ
うに、あらかじめ駆動回路１３の領域上の一部に
素子接着部１１を設けてもよい。
〔発明の効果〕
この発明は以上説明したとおり、半導体絶縁基
板に光半導体素子を駆動する駆動回路がモノリシ
ツクに集積化して形成され、半導体絶縁基板の面
上に光半導体素子を接着する導電性の素子接着部
と光半導体素子に駆動回路を接続するためのワイ
ヤを接着する導電性のワイヤ接着部を備えたの
で、このサブマウントを用いることにより内蔵さ
れた駆動回路により光半導体素子が安定に動作す
るとともに、駆動回路をパツケージ内に内蔵して
いることにより小型化できる。さらに、光半導体
素子と駆動回路とをモノリシツクに集積化した
OEICと同等の性能が得られるハイブリツドタイ
プのOEICが可能となるため、光半導体素子と駆
動回路とをモノリシツクに集積化したOEICに比
べ安価にできる。さらにワイヤ接着部が決められ
ていることから、ワイヤ長が一定となり、製品の
特性にバラツキが生じない等の利点がある。
板に光半導体素子を駆動する駆動回路がモノリシ
ツクに集積化して形成され、半導体絶縁基板の面
上に光半導体素子を接着する導電性の素子接着部
と光半導体素子に駆動回路を接続するためのワイ
ヤを接着する導電性のワイヤ接着部を備えたの
で、このサブマウントを用いることにより内蔵さ
れた駆動回路により光半導体素子が安定に動作す
るとともに、駆動回路をパツケージ内に内蔵して
いることにより小型化できる。さらに、光半導体
素子と駆動回路とをモノリシツクに集積化した
OEICと同等の性能が得られるハイブリツドタイ
プのOEICが可能となるため、光半導体素子と駆
動回路とをモノリシツクに集積化したOEICに比
べ安価にできる。さらにワイヤ接着部が決められ
ていることから、ワイヤ長が一定となり、製品の
特性にバラツキが生じない等の利点がある。
第１図ａ，ｂはこの発明の一実施例を示す図で
あり、第１図ａはサブマウントの斜視図、第１図
ｂは第１図ａのサブマウントを用いた組立て状態
を示す正面図、第２図はこの発明の他の実施例を
示す斜視図、第３図および第４図は従来のサブマ
ウントとそのサブマウントを用いた組立て状態を
示す正面図である。 図において、１はステム、３は光半導体素子、
８はワイヤ、１０は半導体絶縁基板、１１は素子
接着部、１２はワイヤ接着部、１３は駆動回路で
ある。なお、各図中の同一符号は同一または相当
部分を示す。
あり、第１図ａはサブマウントの斜視図、第１図
ｂは第１図ａのサブマウントを用いた組立て状態
を示す正面図、第２図はこの発明の他の実施例を
示す斜視図、第３図および第４図は従来のサブマ
ウントとそのサブマウントを用いた組立て状態を
示す正面図である。 図において、１はステム、３は光半導体素子、
８はワイヤ、１０は半導体絶縁基板、１１は素子
接着部、１２はワイヤ接着部、１３は駆動回路で
ある。なお、各図中の同一符号は同一または相当
部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体絶縁基板に光半導体素子を駆動する駆
動回路がモノリシツクに集積化して形成され、前
記半導体絶縁基板の面上に前記光半導体素子を接
着する導電性の素子接着部と、前記光半導体素子
に駆動回路を接続するためのワイヤを接着する導
電性のワイヤ接着部とを備えたことを特徴とする
光半導体素子用サブマウント。 ２ 半導体絶縁基板は、光半導体素子に用いられ
ている半導体基板と同一材料であることを特徴と
する特許請求の範囲第１項記載の光半導体素子用
サブマウント。 ３ 導電性の素子接着部は、駆動回路の領域上の
一部に設けられていることを特徴とする特許請求
の範囲第１項記載の光半導体素子用サブマウン
ト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259023A JPS63111682A (ja) | 1986-10-29 | 1986-10-29 | 光半導体素子用サブマウント |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259023A JPS63111682A (ja) | 1986-10-29 | 1986-10-29 | 光半導体素子用サブマウント |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63111682A JPS63111682A (ja) | 1988-05-16 |
| JPH0459791B2 true JPH0459791B2 (ja) | 1992-09-24 |
Family
ID=17328273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61259023A Granted JPS63111682A (ja) | 1986-10-29 | 1986-10-29 | 光半導体素子用サブマウント |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63111682A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825559B2 (en) | 2003-01-02 | 2004-11-30 | Cree, Inc. | Group III nitride based flip-chip intergrated circuit and method for fabricating |
| DE102005061206B4 (de) * | 2005-09-30 | 2019-10-17 | Osram Opto Semiconductors Gmbh | Verwendung einer Detektoranordnung als Umgebungslichtsensor |
| JP5080758B2 (ja) * | 2005-10-07 | 2012-11-21 | 日立マクセル株式会社 | 半導体装置 |
| US8791645B2 (en) | 2006-02-10 | 2014-07-29 | Honeywell International Inc. | Systems and methods for controlling light sources |
| US8111001B2 (en) | 2007-07-17 | 2012-02-07 | Cree, Inc. | LED with integrated constant current driver |
| KR101711961B1 (ko) * | 2010-09-10 | 2017-03-03 | 삼성전자주식회사 | 발광 디바이스 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158459U (ja) * | 1982-04-16 | 1983-10-22 | 三洋電機株式会社 | 発光ダイオ−ド |
-
1986
- 1986-10-29 JP JP61259023A patent/JPS63111682A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63111682A (ja) | 1988-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100631521B1 (ko) | 발광 장치 와 그의 제조방법 | |
| KR101678244B1 (ko) | 광전 소자 | |
| JP2005150692A (ja) | 半導体レーザ装置 | |
| JP3759081B2 (ja) | 半導体レーザ装置 | |
| JPH0719929B2 (ja) | 半導体レーザ装置 | |
| KR100794097B1 (ko) | 반도체 레이저 장치 | |
| JPH1187849A (ja) | 光素子の実装構造 | |
| JPH0459791B2 (ja) | ||
| TW527759B (en) | Powerpack laser diode assemblies | |
| JPH06260723A (ja) | 半導体レーザ装置 | |
| JPH02306681A (ja) | 半導体レーザ装置 | |
| JP2737625B2 (ja) | 半導体レーザ装置 | |
| JPH05183239A (ja) | 半導体レーザ装置 | |
| KR100862457B1 (ko) | 금속컬럼을 이용한 발광소자의 플립칩 본딩 구조체 | |
| JP2009111065A (ja) | 光半導体装置 | |
| JP2542746B2 (ja) | レ―ザダイオ―ド | |
| JPS63318193A (ja) | 光半導体用サブマウント | |
| JPS61234588A (ja) | 光半導体素子用サブマウント | |
| JP2003258365A (ja) | 半導体レーザ装置、半導体レーザモジュールおよび半導体レーザ装置の製造方法 | |
| GB2197122A (en) | Injection laser and monitor photosensor combination | |
| JPS59188181A (ja) | シリコン副マウント | |
| JPH1022570A (ja) | 窒化物半導体レーザ素子 | |
| JPH0758400A (ja) | 高出力パルスレーザダイオードモジュール | |
| JP2002246653A (ja) | 光半導体パッケージ | |
| JP2002232063A (ja) | 半導体レーザ装置及び光ピックアップ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |