WO2009098944A1 - Ｅｓｄ保護デバイス - Google Patents

Ｅｓｄ保護デバイス Download PDF

Info

Publication number
WO2009098944A1
WO2009098944A1 PCT/JP2009/050928 JP2009050928W WO2009098944A1 WO 2009098944 A1 WO2009098944 A1 WO 2009098944A1 JP 2009050928 W JP2009050928 W JP 2009050928W WO 2009098944 A1 WO2009098944 A1 WO 2009098944A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
protection device
esd protection
discharge
multilayer substrate
Prior art date
Application number
PCT/JP2009/050928
Other languages
English (en)
French (fr)
Inventor
Jun Adachi
Jun Urakawa
Takahiro Sumi
Takahiro Kitadume
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to CN200980104317.7A priority Critical patent/CN101933204B/zh
Priority to EP09707860.4A priority patent/EP2242154B1/en
Priority to JP2009541655A priority patent/JP4434314B2/ja
Publication of WO2009098944A1 publication Critical patent/WO2009098944A1/ja
Priority to US12/846,878 priority patent/US8238069B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T1/00—Details of spark gaps
    • H01T1/20—Means for starting arc or facilitating ignition of spark gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed

Definitions

  • the present invention relates to an ESD protection device, and more particularly, to a technique for preventing a ceramic multilayer substrate from being broken or deformed by a crack or the like in an ESD protection device in which discharge electrodes are opposed to each other in a cavity of the ceramic multilayer substrate.
  • ESD Electro-Static Discharge
  • a charged conductive object such as a human body
  • another conductive object such as an electronic device
  • ESD causes problems such as damage and malfunction of electronic devices. In order to prevent this, it is necessary to prevent an excessive voltage generated during discharge from being applied to the circuit of the electronic device.
  • An ESD protection device is used for such an application, and is also called a surge absorbing element or a surge absorber.
  • the ESD protection device is disposed, for example, between the signal line of the circuit and the ground (ground). Since the ESD protection device has a structure in which a pair of discharge electrodes are spaced apart from each other, the ESD protection device has a high resistance in a normal use state, and a signal does not flow to the ground side. On the other hand, when an excessive voltage is applied, for example, when static electricity is applied from an antenna such as a mobile phone, a discharge occurs between the discharge electrodes of the ESD protection device, and the static electricity can be guided to the ground side. Thereby, a voltage due to static electricity is not applied to a circuit subsequent to the ESD device, and the circuit can be protected.
  • the ESD protection device shown in the exploded perspective view of FIG. 9 and the cross-sectional view of FIG. 10 is a discharge electrode in which a cavity portion 5 is formed in a ceramic multilayer substrate 7 on which an insulating ceramic sheet 2 is laminated and is electrically connected to an external electrode 1.
  • 6 is disposed oppositely in the cavity 5, and the discharge gas is confined in the cavity 5.
  • a voltage causing dielectric breakdown is applied between the discharge electrodes 6, a discharge occurs between the discharge electrodes 6 in the cavity 5, and an excessive voltage is guided to the ground by the discharge, thereby protecting the subsequent circuit.
  • the ESD responsiveness is likely to fluctuate due to the variation in the interval between the discharge electrodes.
  • region which a discharge electrode opposes it is difficult to implement
  • the present invention intends to provide an ESD protection device that can easily adjust and stabilize the ESD characteristics.
  • the present invention provides an ESD protection device configured as follows.
  • the ESD protection device includes (a) a ceramic multilayer substrate, (b) at least a pair of discharge electrodes formed on the ceramic multilayer substrate and facing each other with a space therebetween, and (c) formed on the surface of the ceramic multilayer substrate. And an external electrode connected to the discharge electrode.
  • the ESD protection device includes an auxiliary electrode in which a conductive material coated with an inorganic material having no conductivity is dispersed in a region connecting the pair of discharge electrodes.
  • the discharge start voltage can be adjusted by adjusting the amount and type of the conductive material contained in the auxiliary electrode. Can be set to a desired value. Thereby, the discharge start voltage can be set with higher accuracy than the case where the discharge start voltage is adjusted only by changing the interval between the facing portions of the discharge electrode.
  • the inorganic material contains at least a part of elements constituting the ceramic multilayer substrate.
  • the inorganic material that coats the conductive material contains some of the elements that make up the ceramic multilayer substrate, the adhesion of the auxiliary electrode to the ceramic multilayer substrate is improved, and the auxiliary electrode peels off during firing. It becomes difficult to do. In addition, repeated resistance is improved.
  • a ceramic material is added to the auxiliary electrode.
  • the auxiliary electrode contains the ceramic material
  • the difference in shrinkage behavior and thermal expansion coefficient between the auxiliary electrode and the ceramic multilayer substrate can be reduced.
  • the contact between the conductive materials is further hindered, so that a short circuit between the discharge electrodes can be prevented.
  • the ceramic material contains at least a part of elements constituting the ceramic multilayer substrate.
  • the ceramic material is a semiconductor.
  • the semiconductor material since the semiconductor material is interposed, the semiconductor material also contributes to the discharge and the ESD characteristics are improved.
  • the conductive material coated with the inorganic material is contained in a ratio of 10 vol% or more and 85 vol% or less.
  • the shrinkage start temperature of the auxiliary electrode during firing becomes an intermediate value between the shrinkage start temperature of the discharge electrode and the shrinkage start temperature of the ceramic multilayer substrate. Can be.
  • the content ratio of the conductive material is 85 vol% or less, it is possible to prevent a short circuit between the discharge electrodes due to the conductive material in the auxiliary electrode.
  • the ceramic multilayer substrate has a cavity therein, and the discharge electrode is formed along the inner surface of the cavity.
  • the discharge generated between the discharge electrodes when a voltage of a predetermined level or larger is applied between the external electrodes is a creeping discharge generated mainly along the interface between the cavity and the ceramic multilayer substrate. Since the auxiliary electrode is formed along this creepage surface, that is, along the inner surface of the cavity, electrons can easily move, a discharge phenomenon can be generated more efficiently, and the ESD response can be enhanced. Therefore, it is possible to reduce the variation in the ESD response due to the variation in the interval between the discharge electrodes. Therefore, adjustment and stabilization of the ESD characteristics are facilitated.
  • the ceramic multilayer substrate is formed by alternately laminating first ceramic layers that are not substantially sintered and second ceramic layers that are completely sintered.
  • the ceramic multilayer substrate is a so-called non-shrinkable substrate in which shrinkage in the plane direction of the second ceramic layer is suppressed by the first ceramic layer during firing. Since non-shrinkable substrates hardly cause dimensional variations in the surface direction, using non-shrinkable substrates for ceramic multilayer substrates can form the gaps between the opposing discharge electrodes with high accuracy, resulting in variations in characteristics such as the discharge start voltage. Can be small.
  • the ESD protection device of the present invention is easy to adjust and stabilize the ESD characteristics.
  • FIG. 1 is a perspective view of an ESD protection device.
  • FIG. (Modification) 1 is a perspective view of an ESD protection device.
  • FIG. (Modification) 1 is a perspective view of an ESD protection device.
  • FIG. (Modification) It is sectional drawing of an ESD protection device.
  • Example 2 It is a disassembled perspective view of an ESD protection device.
  • Conventional example It is sectional drawing of an ESD protection device. (Conventional example)
  • FIG. 1 is a cross-sectional view of the ESD protection device 10.
  • FIG. 2 is an enlarged cross-sectional view of a main part schematically showing a region 11 indicated by a chain line in FIG. 3 is a cross-sectional view taken along line AA in FIG.
  • the ESD protection device 10 has a cavity 13 and a pair of discharge electrodes 16 and 18 formed in a ceramic multilayer substrate 12.
  • the discharge electrodes 16 and 18 include facing portions 17 and 19 formed along the inner surface of the cavity portion 13.
  • the discharge electrodes 16 and 18 extend from the cavity 13 to the outer peripheral surface of the ceramic multilayer substrate 12 and are connected to external electrodes 22 and 24 formed outside the ceramic multilayer substrate 12, that is, on the surface of the ceramic multilayer substrate 12. Yes.
  • the external electrodes 22 and 24 are used for mounting the ESD protection device 10.
  • the tips 17k and 19k of the facing portions 17 and 19 of the discharge electrodes 16 and 18 are opposed to each other with an interval 15 provided.
  • a voltage of a predetermined value or more is applied from the external electrodes 22 and 24, a discharge is generated between the facing portions 17 and 19 of the discharge electrodes 16 and 18.
  • the auxiliary electrode 14 is adjacent to the periphery of the cavity 13 adjacent to the portion where the opposing portions 17 and 19 of the discharge electrodes 16 and 18 and the interval 15 between the opposing portions 17 and 19 are formed. Is formed. That is, the auxiliary electrode 14 is formed in a region connecting the discharge electrodes 16 and 18. The auxiliary electrode 14 is in contact with the opposing portions 17 and 19 of the discharge electrodes 16 and 18 and the ceramic multilayer substrate 12. As shown schematically in FIG. 2, the auxiliary electrode 14 includes a particulate conductive material 34 dispersed in a ceramic material substrate.
  • the auxiliary electrode 14 includes a conductive material 34 and a ceramic material 30 coated with an inorganic material 32 having no conductivity.
  • the conductive material 34 is Cu particles having a diameter of 2 to 3 ⁇ m
  • the inorganic material 32 is Al 2 O 3 particles having a diameter of 1 ⁇ m or less
  • the ceramic material 30 is a particle of BAS material made of Al 2 O 3 , Ba, and Si. It is.
  • the inorganic material 32 and the ceramic material 30 react during firing, and may be altered after firing.
  • the ceramic powder that constitutes the ceramic material and the multilayer substrate 12 also reacts during firing, and may be altered after firing.
  • the conductive material 34 When the conductive material 34 is not coated with the inorganic material 32, there is a possibility that the conductive materials 34 are already in contact with each other in a state before firing, and there is a possibility that the conductive materials 34 are connected to each other to cause a short circuit. is there.
  • the possibility of occurrence of a short circuit increases as the ratio of the conductive material 34 increases.
  • the conductive material 34 is coated with the inorganic material 32, there is no possibility that the conductive materials 34 are in contact with each other before firing. Further, even if the inorganic material 32 is altered after firing, the state where the conductive materials 34 are separated from each other is maintained. Therefore, when the conductive material 34 is coated on the inorganic material 32, the possibility that the conductive materials 34 are connected to each other to cause a short circuit is reduced.
  • the ceramic material 30 in the base material of the auxiliary electrode 14 may be the same as or different from the ceramic material of the ceramic multilayer substrate 12. Therefore, the number of types of materials used can be reduced.
  • the auxiliary electrode can be regarded as being formed only by a conductive material coated with an inorganic material.
  • the conductive material 34 included in the auxiliary electrode 14 may be the same as or different from the discharge electrodes 16 and 18, but if the same, the contraction behavior and the like are matched to the discharge electrodes 16 and 18. And the number of materials used can be reduced.
  • the auxiliary electrode 14 includes the conductive material 34 and the ceramic material 30, the shrinkage behavior during firing of the auxiliary electrode 14 is in an intermediate state between the discharge electrodes 16 and 18 including the facing portions 17 and 19 and the ceramic multilayer substrate 12. Can be. Accordingly, the difference in shrinkage behavior during firing between the facing portions 17 and 19 of the discharge electrodes 16 and 18 and the ceramic multilayer substrate 12 can be reduced by the auxiliary electrode 14. As a result, it is possible to reduce defects and characteristic variations due to peeling of the facing portions 17 and 19 of the discharge electrodes 16 and 18. Moreover, since the variation of the space
  • the coefficient of thermal expansion of the auxiliary electrode 14 can be set to an intermediate value between the discharge electrodes 16 and 18 and the ceramic multilayer substrate 12. As a result, the difference in thermal expansion coefficient between the facing portions 17 and 19 of the discharge electrodes 16 and 18 and the ceramic multilayer substrate 12 can be reduced by the auxiliary electrode 14. As a result, it is possible to reduce defects due to peeling of the facing portions 17 and 19 of the discharge electrodes 16 and 18 and changes over time in characteristics.
  • the discharge start voltage can be set to a desired value by adjusting the amount and type of the conductive material 34 included in the auxiliary electrode 14. Thereby, the discharge start voltage can be set with higher accuracy than the case where the discharge start voltage is adjusted only by the interval 15 between the facing portions 17 and 19 of the discharge electrodes 16 and 18.
  • the ceramic material used as the material of the ceramic multilayer substrate 12 was a material having a composition centered on Ba, Al, and Si. Each material was prepared and mixed so as to have a predetermined composition, and calcined at 800-1000 ° C. The obtained calcined powder was pulverized with a zirconia ball mill for 12 hours to obtain a ceramic powder. To this ceramic powder, an organic solvent such as toluene and echinene is added and mixed. Further, a binder and a plasticizer are added and mixed to obtain a slurry. The slurry thus obtained is molded by a doctor blade method to obtain a ceramic green sheet having a thickness of 50 ⁇ m.
  • an electrode paste for forming the discharge electrodes 16 and 18 is prepared.
  • An electrode paste was obtained by adding a solvent to a binder resin composed of 80 wt% Cu powder having an average particle size of about 2 ⁇ m and ethyl cellulose, and stirring and mixing with a roll.
  • the mixed paste for forming the auxiliary electrode 14 is prepared by blending Al 2 O 3 coated Cu powder having an average particle size of about 2 ⁇ m and the BAS material calcined ceramic powder at a predetermined ratio, and adding a binder resin and a solvent. It was obtained by stirring and mixing with a roll. In the mixed paste, resin and solvent were 20 wt%, and the remaining 80 wt% was ceramic and coated Cu powder.
  • the ratio of ceramic / coated Cu powder of each mixed paste is shown in Table 1 below.
  • Table 2 shows the types of coated Cu powder used for comparative evaluation.
  • the coating amount (wt%) in Table 2 is the mass ratio of the coating type in the coated Cu powder.
  • a resin paste for forming the cavity 13 is also produced by the same method.
  • the resin paste consists only of a resin and a solvent.
  • a resin that decomposes and disappears upon firing is used.
  • PET polypropylene
  • ethyl cellulose acrylic resin and the like.
  • the mixed paste is applied by screen printing so as to form a predetermined pattern.
  • the ceramic / coated metal mixed paste may be filled in the recesses provided in advance in the ceramic green sheet.
  • an electrode paste is applied to form discharge electrodes 16 and 18 having an interval 15 that becomes a discharge gap between the opposed portions 17 and 19.
  • the discharge electrodes 16 and 18 are formed to have a thickness of 100 ⁇ m and a discharge gap width (a dimension of the interval 15 between the facing portions 17 and 19) of 30 ⁇ m.
  • a resin paste is applied to form the cavity 13 thereon.
  • the resin paste disappears and the cavity 13 is formed. Moreover, the organic solvent in a ceramic green sheet, the binder resin in a mixed paste, and a solvent also lose
  • electrolytic Ni—Sn plating is performed on the external electrode.
  • the ceramic material is not particularly limited to the above materials, and other materials such as those obtained by adding glass to foresterite or those obtained by adding glass to CaZrO 3 may be added.
  • the ceramic material forming at least one layer of the ceramic multilayer substrate is preferably the same as the ceramic material forming at least one layer of the ceramic multilayer substrate.
  • the ceramic material is preferably a semiconductor from the viewpoint of ESD response.
  • Semiconductor ceramic materials include carbides such as silicon carbide, titanium carbide, zirconium carbide, molybdenum carbide, tungsten carbide, nitrides such as titanium nitride, zirconium nitride, chromium nitride, vanadium nitride, tantalum nitride, titanium silicide, silicide Silicides such as zirconium, tungsten silicide, molybdenum silicide, chromium silicide, and chromium silicide, borides such as titanium boride, zirconium boride, chromium boride, lanthanum boride, molybdenum boride, tungsten boride, It refers to oxides such as zinc oxide and strontium titanate.
  • silicon carbide is particularly preferred because it is relatively inexpensive and various particle size variations are commercially available.
  • These semiconductor ceramic materials may be used alone or in admixture of two or more. Further, the semiconductor ceramic material may be appropriately mixed with an insulating ceramic material such as alumina or BAS material.
  • the conductive material is not limited to Cu, but may be Ag, Pd, Pt, Al, Ni, W, or a combination thereof.
  • a material having lower conductivity than the metal material such as a semiconductor material such as SiC powder or a resistance material may be used.
  • a semiconductor material or a resistance material is used as the conductive material, an effect of suppressing a short circuit can be obtained.
  • the coating material for coating the conductive material is not particularly limited as long as it is an inorganic material.
  • An inorganic material such as Al 2 O 3 , ZrO 2 , or SiO 2 or a mixed calcined material such as BAS may be used. From the viewpoint of suppressing delamination, it is preferable to have the same component as the ceramic material or to contain at least an element constituting the ceramic material or the ceramic multilayer substrate. If the coating material for coating the conductive material contains a part of the elements constituting the ceramic multilayer substrate, the adhesion of the auxiliary electrode to the ceramic multilayer substrate is improved, and peeling of the auxiliary electrode occurs during firing. This is because it becomes difficult and the repeated resistance is improved.
  • the ceramic / coated metal mixed material may be formed not only as a paste but also as a sheet.
  • a resin paste is applied to form the hollow portion 13, but it is sufficient that the resin paste disappears even if it is not a resin, such as carbon. You may arrange
  • the short between the discharge electrodes 16 and 18, the disconnection after firing, and the presence or absence of delamination were evaluated by observation of the internal cross section. Those having a short-circuit defect rate of 40% or less were determined to have good short characteristics, and those having a short-circuit defect rate exceeding 40% were determined to be defective. Those in which the occurrence of delamination was not recognized at all were determined to be acceptable ( ⁇ mark), and those in which even one occurrence of delamination was observed were determined to be unacceptable (marked x). Delamination means peeling between the auxiliary electrode and the discharge electrode or between the auxiliary electrode and the ceramic multilayer substrate.
  • the shrinkage start temperature of the paste was compared. Specifically, in order to examine the shrinkage behavior of each paste alone, the paste was dried and then the powder was pressed to produce a pressure-bonded body having a height of 3 mm and measured by the TMA (thermomechanical analysis) method.
  • the shrinkage start temperature of the ceramic is the sample No. It was 885 degreeC similarly to the paste of 1.
  • the discharge response to ESD was evaluated.
  • the discharge response to ESD was performed by an electrostatic discharge immunity test defined in IEC standard, IEC61000-4-2. It was investigated whether discharge occurred between the discharge electrodes of the sample by applying 8 kV by contact discharge. When the peak voltage detected on the protection circuit side exceeds 700v, the discharge response is poor (x mark), when the peak voltage is 500v to 700v, the discharge response is good (circle mark), and the peak voltage is less than 500v The product was judged to have particularly good discharge response (marked with ⁇ ).
  • ESD resistance was evaluated.
  • contact discharge 10 times of 8 kV application, 10 times of 4 kV application, 10 times of 2 kV application, 10 times of 1 kV application, 10 times of 0.5 kV application, 10 times of 0.2 kV application.
  • the discharge responsiveness to ESD was evaluated.
  • the peak voltage detected on the protection circuit side exceeds 700V, the discharge response is poor (x mark), when the peak voltage is 500V to 700V, the discharge response is good (circle mark), and the peak voltage is less than 500V
  • the product was judged to have particularly good discharge response (marked with ⁇ ).
  • Tables 3 to 5 below show the conditions of the ceramic / coated metal mixed paste and the evaluation results.
  • the shrinkage start temperature of the paste can be brought close to the shrinkage start temperature of the ceramic even under a low ceramic powder ratio. Dissolution of the discharge electrode was observed.
  • the coating amount exceeded 7 wt%, the short-circuit occurrence rate was 0%, but the paste shrinkage start temperature was too different from the discharge electrode shrinkage start temperature, and delamination was generated.
  • a good coating amount is 0.5 to 5 wt%.
  • the stress applied between the electrode and the ceramic can be reduced by arranging the mixed material of the coated metal and the ceramic between the discharge electrode and the ceramic multilayer substrate and in the discharge gap portion. Electrode delamination, shorts due to electrode peeling in the cavity, and variations in discharge gap width due to variations in electrode shrinkage are less likely to occur.
  • the coating metal ratio of the coating amount of 0.5 to 5 wt% is 10 to 85 vol% in the mixed material.
  • the metal content in the mixed material is desirably 50 vol% or less from the occurrence of short circuit.
  • occurrence of a short circuit is suppressed, and it is possible to input up to 85 vol%.
  • the heat generated during electrostatic discharge (sparking) can be dissipated more.
  • the generation of microcracks in the ceramic due to thermal stress can be reduced by improving heat dissipation.
  • FIGS. 5 to 7 are perspective views of the ESD protection devices 10a to 10i.
  • the discharge electrodes 16a to 16i; the pairs 18a to 18i, the auxiliary electrodes 14a to 14i, and the external electrodes 22a formed at intervals from each other. ... To 22i; 24a to 24i are hatched.
  • the auxiliary electrodes 14a to 14i are formed only in the gap region between the discharge electrodes 16a to 16i; 18a to 18i, they are wider than the illustrated region, for example, the discharge electrodes 16a to 16i; 18a. It may be formed so as to overlap with 18i.
  • the auxiliary electrodes 14a to 14i only need to be formed in a region connecting the discharge electrodes 16a to 16i; 18a to 18i.
  • the cavity is formed so as to overlap the region between the discharge electrodes 16a to 16i; 18a to 18i and the discharge electrodes 16a to 16i; 18a to 18i in the vicinity thereof.
  • a portion in the vicinity of the region between the discharge electrodes 16a to 16i; 18a to 18i is a facing portion arranged so as to face each other along the inner surface of the cavity portion.
  • the tips of the substantially linear discharge electrodes 16a to 16c; 18a to 18c are opposed to each other. Since the discharge start voltage decreases as the width of the opposed portions 17a to 17c; 19a to 19c of the discharge electrodes 16a to 16c; 18a to 18c facing each other increases, the response to ESD can be accelerated.
  • the ESD protection devices 10d to 10f shown in FIG. 6 are formed so that the discharge electrodes 16d to 16f; 18d to 18f are opposed to each other, that is, the auxiliary electrodes 14d to 14f are bent, and the discharge electrodes 16d to 16f; Since the width of 18 to 18f facing each other is larger than that of the ESD protection devices 10a to 10c of FIG. 5, the response to ESD can be further accelerated.
  • external electrodes 22g, 22h; 24g, 24h are formed along the long sides of a rectangular ceramic multilayer substrate.
  • the discharge electrodes 16g, 16h; 18g , 18h can be easily increased in width.
  • the ESD protection device 10i shown in FIG. 7 (i) includes a plurality of sets of discharge electrodes 16i and 18i, auxiliary electrodes 14i, and external electrodes 22i and 24i in one ESD protection device 10i. Even with such a shape, the width of the discharge electrodes 16i and 18i facing each other can be increased, and the response to ESD can be accelerated.
  • Example 2 An ESD protection device 10s of Example 2 will be described with reference to FIG.
  • FIG. 8 is a cross-sectional view of the ESD protection device 10s.
  • the ESD protection device 10s of the second embodiment is configured in substantially the same manner as the ESD protection device 10 of the first embodiment.
  • symbol is used for the same component as Example 1, and it demonstrates centering around difference with the ESD protection device 10 of Example 1.
  • FIG. 1 the same code
  • the ESD protection device 10s according to the second embodiment is different from the ESD protection device 10 according to the first embodiment in that the cavity 13 is not included. That is, in the ESD protection device 10 s of Example 2, a pair of discharge electrodes 16 s and 18 s facing each other is formed on the upper surface 12 t of the ceramic multilayer substrate 12 s and covered with the resin 42.
  • the discharge electrodes 16s and 18s are formed so as to face each other with an interval of 15s as in the ESD protection device 10 of the first embodiment.
  • On the upper surface 12t side of the ceramic multilayer substrate 12s there is conductivity in a portion where the interval 15s between the discharge electrodes 16s, 18s is formed and in the vicinity thereof, that is, in a region connecting the discharge electrodes 15s, 18s.
  • the discharge electrodes 16s and 18s are connected to external electrodes 22 and 24 formed on the surface of the ceramic multilayer substrate 12s.
  • Example 2 The ESD protection device of Example 2 was manufactured by a method substantially similar to the ESD protection device of Example 1. However, the ESD protection device of Example 2 does not have a hollow portion, and thus no resin paste is applied.
  • the conductive material the same 3 wt% Al 2 O 3 coated Cu as in the production example of Example 1 and the same BAS material calcined ceramic powder as in the production example of Example 1 were used as the ceramic material.
  • Table 6 shows the conditions of the ceramic / coated metal mixed paste and the evaluation results.
  • the ESD protection device having no cavity of Example 2 can be put to practical use, but the ESD discharge responsiveness is lower than that of Example 1 having a cavity. The tendency to do was recognized.
  • the ESD protection device having a hollow portion can generate creeping discharge at the auxiliary electrode of the discharge electrode when ESD is applied, and it is assumed that the ESD discharge response is improved.
  • Example 3 An ESD protection device of Example 3 will be described.
  • the ESD protection device of Example 3 is the same as Example 1 except that the ceramic material of the auxiliary electrode is a semiconductor.
  • Example 3 an ESD protection device was fabricated using ceramic semiconductor silicon carbide as the ceramic material. Note that silicon carbide having a particle size of about 1 ⁇ m was used. Further, the same 3 wt% Al 2 O 3 coated Cu as in the production example of Example 1 was used as the conductive material.
  • Table 7 shows the conditions of the ceramic / coated metal mixed paste and the evaluation results.
  • Example 4 An ESD protection device of Example 4 will be described.
  • the ESD protection device of Example 4 is the same as the ESD protection device of Example 1 except that the same material is used for the coating material and the ceramic material.
  • an ESD protection device was produced in the same manner as in the production example of Example 1, except that Cu powder coated with BAS material calcined ultrafine powder was used. That is, the BAS material calcined ceramic powder obtained in the production example of Example 1 was dispersed in an acetone medium, zirconia fine media was put into the dispersion, and pulverized with a continuous media type wet pulverizer. . After pulverization, acetone and zirconia fine media were removed to prepare a BAS calcined ultrafine powder having a particle size of about 100 nm.
  • the obtained BAS material calcined ultrafine powder and Cu powder having an average particle size of about 2 ⁇ m were mixed by a mechanofusion method to obtain Cu powder coated with the BAS material calcined ultrafine powder.
  • the coating amount of the BAS material calcined ultrafine powder was about 1 wt%.
  • Table 8 shows the conditions of the ceramic / coated metal mixed paste and the evaluation results.
  • Example 5 An ESD protection device of Example 5 will be described.
  • the ESD protection device of Example 5 is the same as the ESD protection device of Example 1 except that a ceramic multilayer substrate in which shrinkage suppression layers and base material layers are alternately stacked is used.
  • the paste for shrinkage suppression layer (for example, Al 2 O 3 powder, glass frit, and organic vehicle is formed on the same ceramic green sheet as the manufacturing example of Example 1. ) Is applied to the entire surface by screen printing. Furthermore, in order to form the auxiliary electrode 14 thereon, the mixed paste is applied by screen printing so as to form a predetermined pattern. Further, an electrode paste is applied thereon to form discharge electrodes 16 and 18 having an interval 15 that becomes a discharge gap between the opposed portions 17 and 19. Here, the discharge electrodes 16 and 18 are formed to have a thickness of 100 ⁇ m and a discharge gap width (a dimension of the interval 15 between the facing portions 17 and 19) of 30 ⁇ m. Further, a resin paste is applied to form the cavity 13 thereon. Further, the shrinkage-suppressing paste is applied thereon by screen printing.
  • the paste for shrinkage suppression layer for example, Al 2 O 3 powder, glass frit, and organic vehicle is formed on the same ceramic green sheet as the manufacturing example of Example 1.
  • the ceramic multilayer substrate was alternately laminated with the shrinkage suppression layer and the base material layer, the ceramic multilayer substrate was alternately provided with the shrinkage suppression layer and the base material layer in the same manner as in Example 1.
  • An ESD protection device which is a non-shrinkable substrate laminated on, was formed. That is, after firing, the base material layer is completely sintered, but the shrinkage suppression layer is not substantially sintered.
  • the conductive material the same 3 wt% Al 2 O 3 coated Cu as in the manufacturing example of Example 1 was used.
  • Table 9 shows the conditions of the ceramic / coated metal mixed paste and the evaluation results.
  • a material having an intermediate shrinkage behavior between the ceramic material and the electrode material by mixing the conductive material and the ceramic material is used as a gap between the discharge electrode and the ceramic multilayer substrate and between the tips of the discharge electrode. If the auxiliary electrode is formed in the area, the stress acting between the discharge electrode and the ceramic multilayer substrate can be reduced, and the discharge electrode can be disconnected, the discharge electrode can be delaminated, and the discharge electrode can be peeled off or discharged in the cavity. Variations in the discharge gap width due to variations in shrinkage, shorts, etc. are less likely to occur.
  • the conductive material is coated with an inorganic material that does not have conductivity, it is possible to prevent the conductive materials from coming into contact with each other in the auxiliary electrode. As a result, the possibility that the conductive materials are connected to each other to cause a short circuit is reduced.
  • the discharge start voltage of the ESD protection device can be set with high accuracy, and the ESD protection device can be easily adjusted and stabilized.
  • the effects of the present invention are as follows. (1) Since the coated conductive material is used, the content of the conductive material can be increased, and excellent ESD response can be exhibited. (2) Since the coated conductive material is used, the ESD response does not deteriorate even if the ESD application is repeated. (3) Since the inorganic material contains the same component as the ceramic material, or at least a part of the elements constituting the ceramic material or the ceramic multilayer substrate, delamination hardly occurs. (4) Since the ceramic material is the same as the ceramic material forming at least one layer of the ceramic multilayer substrate, delamination is unlikely to occur. (5) When the hollow portion is provided, creeping discharge can be expected, and the ESD response can be further improved.
  • the auxiliary electrode is formed on the ceramic multilayer substrate side, but it is also possible to form the auxiliary electrode on the resin side.

Landscapes

  • Thermistors And Varistors (AREA)
  • Spark Plugs (AREA)

Abstract

　ＥＳＤ特性の調整や安定化が容易であるＥＳＤ保護デバイスを提供する。 　ＥＳＤ保護デバイス１０は、（ａ）セラミック多層基板１２と、（ｂ）セラミック多層基板１２に形成され、間隔１５を設けて互いに対向する、少なくとも一対の放電電極１６，１８と、（ｃ）セラミック多層基板１２の表面に形成され、放電電極１６，１８と接続される外部電極とを有する。ＥＳＤ保護デバイス１０は、一対の放電電極１６，１８間を接続する領域に、導電性を有さない無機材料によりコートされた導電材料３４が分散してなる補助電極１４を備える。

Description

ＥＳＤ保護デバイス
　本発明はＥＳＤ保護デバイスに関し、詳しくは、セラミック多層基板の空洞部内に放電電極が対向して配置されたＥＳＤ保護デバイスにおいて、セラミック多層基板のクラック等による破壊、変形を防止する技術に関する。
　ＥＳＤ（Electro-Static Discharge；静電気放電）とは、帯電した導電性の物体（人体等）が、他の導電性の物体（電子機器等）に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ＥＳＤにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがＥＳＤ保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。
　ＥＳＤ保護デバイスは、例えば回路の信号線路とグランド（接地）との間に配置する。ＥＳＤ保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。これに対し、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ＥＳＤ保護デバイスの放電電極間で放電が起こり、静電気をグランド側に導くことができる。これにより、ＥＳＤデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。
　例えば図９の分解斜視図、図１０の断面図に示すＥＳＤ保護デバイスは、絶縁性セラミックシート２が積層されるセラミック多層基板７内に空洞部５が形成され、外部電極１と導通した放電電極６が空洞部５内に対向配置され、空洞部５に放電ガスが閉じ込められている。放電電極６間で絶縁破壊を起こす電圧が印加されると、空洞部５内において放電電極６間で放電が起こり、その放電により過剰な電圧をグランドへ導き、後段の回路を保護することができる（例えば、特許文献１参照）。
特開２００１－４３９５４号公報
　しかし、このようなＥＳＤ保護デバイスでは、次のような問題点がある。
　図９、図１０に示すＥＳＤ保護デバイスでは、放電電極間の間隔のばらつきによって、ＥＳＤ応答性が変動し易い。また、放電電極が対向する領域の面積によってＥＳＤ応答性を調整する必要があるが、その調整には製品サイズ等による制限のため、所望とするＥＳＤ応答性を実現しにくい場合がある。
　本発明は、かかる実情に鑑み、ＥＳＤ特性の調整や安定化が容易であるＥＳＤ保護デバイスを提供しようとするものである。
　本発明は、上記課題を解決するために、以下のように構成したＥＳＤ保護デバイスを提供する。
　ＥＳＤ保護デバイスは、（ａ）セラミック多層基板と、（ｂ）前記セラミック多層基板に形成され、間隔を設けて互いに対向する、少なくとも一対の放電電極と、（ｃ）前記セラミック多層基板の表面に形成され、前記放電電極と接続される外部電極とを有する。ＥＳＤ保護デバイスは、前記一対の放電電極間を接続する領域に、導電性を有さない無機材料によりコートされた導電材料が分散してなる補助電極を備える。
　上記構成において、外部電極間に所定以上の大きさの電圧が印加されると、対向する放電電極間で放電が発生する。この放電は、一対の放電電極間の前記間隔が設けられた領域に沿って発生する。この放電が発生する領域に、導電材料が分散している補助電極を備えているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ＥＳＤ応答性を高めることができる。そのため、放電電極間の間隔のばらつきによるＥＳＤ応答性の変動を小さくすことができる。したがって、ＥＳＤ特性の調整や安定化が容易になる。
　さらに、放電が発生する放電電極の対向部に隣接して、導電材料が分散している補助電極を備えるので、補助電極に含まれる導電材料の量や種類などを調整することにより、放電開始電圧を所望の値に設定することができる。これにより、放電開始電圧は、放電電極の対向部間の間隔を変えることだけで調整する場合よりも、精度よく設定することができる。
　好ましくは、前記無機材料は、少なくとも前記セラミック多層基板を構成する元素の一部を含有している。
　導電材料をコートする無機材料が、セラミック多層基板を構成する元素の一部を含有していることにより、補助電極のセラミック多層基板への密着性が向上し、焼成時における補助電極の剥離が発生しにくくなる。また、繰り返し耐性も向上する。
　好ましくは、前記補助電極には、セラミック材料が添加されている。
　補助電極中にセラミック材料が含有されていることにより、補助電極とセラミック多層基板との収縮挙動や熱膨張率の差を小さくすることができる。また、導電材料の間にセラミック材料を介在させることにより、導電材料同士の接触がさらに妨げられるため、放電電極間でのショートの発生を防止できる。
　好ましくは、前記セラミック材料は、少なくとも前記セラミック多層基板を構成する元素の一部を含有している。
　この場合、補助電極とセラミック多層基板との収縮挙動や熱膨張率の差を小さくすることが容易である。
　好ましくは、前記セラミック材料は、半導体である。
　この場合、半導体材料が介在しているので、半導体材料も放電に寄与し、ＥＳＤ特性が向上する。
　好ましくは、補助電極において、前記無機材料によりコートされた前記導電材料が１０ｖｏｌ％以上、８５ｖｏｌ％以下の割合で含有されている。
　補助電極において導電材料の含有割合が１０ｖｏｌ％以上であると、焼成の際の補助電極の収縮開始温度が、放電電極の収縮開始温度とセラミック多層基板の収縮開始温度との中間の値となるようにすることができる。一方、導電材料の含有割合が８５ｖｏｌ％以下であると、補助電極内の導電材料によって放電電極間でショートすることがないようにすることができる。
　好ましくは、前記セラミック多層基板は、その内部に空洞部を有し、前記放電電極は前記空洞部の内面に沿って形成されている。
　この場合、外部電極間に所定以上の大きさの電圧が印加されて放電電極間で発生する放電は、主に空洞部とセラミック多層基板の界面に沿って発生する沿面放電である。この沿面、すなわち空洞部の内面に沿って補助電極が形成されているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ＥＳＤ応答性を高めることができる。そのため、放電電極間の間隔のばらつきによるＥＳＤ応答性の変動を小さくすことができる。したがって、ＥＳＤ特性の調整や安定化が容易になる。
　好ましくは、前記セラミック多層基板は、実質的に焼結していない第一のセラミック層と、焼結が完了している第二のセラミック層を交互に積層してなる
　この場合、セラミック多層基板は、焼成時に第一のセラミック層により第二のセラミック層の面方向の収縮が抑制された、いわゆる無収縮基板である。無収縮基板は面方向の寸法ばらつきがほとんど生じないため、セラミック多層基板に無収縮基板を用いると、対向する放電電極間の間隔を精度よく形成することができ、放電開始電圧などの特性バラツキを小さくすることができる。
　本発明のＥＳＤ保護デバイスは、ＥＳＤ特性の調整や安定化が容易である。
ＥＳＤ保護デバイスの断面図である。（実施例１） ＥＳＤ保護デバイスの要部拡大断面図である。（実施例１） 図１の直線Ａ－Ａに沿って切断した断面図である。（実施例１） 焼成前の補助電極の組織を模式的に示す組織図である。（実施例１） ＥＳＤ保護デバイスの透視図である。（変形例） ＥＳＤ保護デバイスの透視図である。（変形例） ＥＳＤ保護デバイスの透視図である。（変形例） ＥＳＤ保護デバイスの断面図である。（実施例２） ＥＳＤ保護デバイスの分解斜視図である。（従来例） ＥＳＤ保護デバイスの断面図である。（従来例）
符号の説明
　１０，１０ａ～１０ｉ，１０ｓ　ＥＳＤ保護デバイス
　１２，１２ｓ　セラミック多層基板
　１３　空洞部
　１４，１４ａ～１４ｉ，１４ｓ　補助電極
　１５，１５ｓ　間隔
　１６，１６ａ～１６ｉ，１６ｓ　放電電極
　１７，１７ａ～１７ｃ　対向部
　１８，１８ａ～１８ｉ，１８ｓ　放電電極
　１９，１９ａ～１９ｃ　対向部
　２２，２２ａ～２２ｉ　外部電極
　２４，２４ａ～２４ｉ　外部電極
　３０　セラミック粒
　３２　無機材料
　３４　導電材料
　以下、本発明の実施の形態として実施例を、図１～図８を参照しながら説明する。
　＜実施例１＞　実施例１のＥＳＤ保護デバイス１０について、図１～図４を参照しながら説明する。図１は、ＥＳＤ保護デバイス１０の断面図である。図２は、図１において鎖線で示した領域１１を模式的に示す要部拡大断面図である。図３は、図１の線Ａ－Ａに沿って切断した断面図である。
　図１に示すように、ＥＳＤ保護デバイス１０は、セラミック多層基板１２の内部に空洞部１３と、一対の放電電極１６，１８とが形成されている。放電電極１６，１８は、空洞部１３の内面に沿って形成された対向部１７，１９を含む。放電電極１６，１８は、空洞部１３からセラミック多層基板１２の外周面まで延在し、セラミック多層基板１２の外側、すなわちセラミック多層基板１２の表面に形成された外部電極２２，２４に接続されている。外部電極２２，２４は、ＥＳＤ保護デバイス１０を実装するために用いる。
　図３に示すように、放電電極１６，１８の対向部１７，１９の先端１７ｋ，１９ｋは、間隔１５を設けて互いに対向している。外部電極２２，２４から所定値以上の電圧が印加されると、放電電極１６，１８の対向部１７，１９間において放電が発生する。
　図１に示すように、空洞部１３の周縁には、放電電極１６，１８の対向部１７，１９及び対向部１７，１９間の間隔１５が形成された部分に隣接して、補助電極１４が形成されている。すなわち、補助電極１４は、放電電極１６，１８間を接続する領域に形成されている。補助電極１４は、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２とに接している。図２に簡略に示すように、補助電極１４は、セラミック材料の基材中に分散された粒子状の導電材料３４を含んでいる。
　詳しくは図４の模式図に組織を模式的に示すように、補助電極１４は、導電性を有さない無機材料３２によりコートされた導電材料３４とセラミック材料３０とを含む。例えば、導電材料３４は直径２～３μｍのＣｕ粒子であり、無機材料３２は直径１μｍ以下のＡｌ２Ｏ３粒子であり、セラミック材料３０はＡｌ２Ｏ３、Ｂａ、ＳｉからなるＢＡＳ材の粒子である。
　無機材料３２とセラミック材料３０は、焼成時に反応し、焼成後には変質する可能性がある。また、セラミック材料と多層基板１２を構成するセラミック粉末も、焼成時に反応し、焼成後には変質する可能性がある。
　導電材料３４が無機材料３２によりコートされていない場合には、焼成前の状態ですでに導電材料３４同士が接している可能性があり、導電材料３４同士がつながってショートが発生する可能性がある。ショートが発生する可能性は、導電材料３４の比率が高くなるほど、高くなる。
　これに対し、導電材料３４が無機材料３２によりコートされていると、焼成前に導電材料３４同士が接する可能性がない。また、焼成後にたとえ無機材料３２が変質したとしても、導電材料３４同士が離間している状態が保持される。そのため、導電材料３４が無機材料３２にコートされていることによって、導電材料３４同士がつながってショートが発生する可能性が低下する。
　補助電極１４の基材中のセラミック材料３０は、セラミック多層基板１２のセラミック材料と同じものであっても、異なるものであってもよいが、同じものにすれば、収縮挙動等をセラミック多層基板１２に合わせることが容易になり、使用する材料の種類を少なくすることができる。特にセラミック材料３０がセラミック多層基板１２のセラミック材料と同じであり、区別できない場合、補助電極は、無機材料によりコートされた導電材料のみによって形成されていると見ることもできる。
　補助電極１４に含まれる導電材料３４は、放電電極１６，１８と同じものであっても、異なるものであってもよいが、同じものにすれば、収縮挙動等を放電電極１６，１８に合わせることが容易になり、使用する材料の種類を少なくすることができる。
　補助電極１４は導電材料３４とセラミック材料３０とを含むので、補助電極１４の焼成時の収縮挙動が、対向部１７，１９を含む放電電極１６，１８とセラミック多層基板１２との中間の状態になるようにすることができる。これによって、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２との焼成時の収縮挙動の差を補助電極１４で緩和することができる。その結果、放電電極１６，１８の対向部１７，１９の剥離等による不良や特性バラツキを小さくすることができる。また、放電電極１６，１８の対向部１７，１９間に間隔１５のバラツキも小さくなるので、放電開始電圧などの特性のバラツキを小さくすることができる。
　また、補助電極１４の熱膨張率が、放電電極１６，１８とセラミック多層基板１２との中間の値になるようにすることができる。これによって、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２との熱膨張率の差を補助電極１４で緩和することができる。その結果、放電電極１６，１８の対向部１７，１９の剥離等による不良や特性の経年変化を小さくすることができる。
　さらに、補助電極１４に含まれる導電材料３４の量や種類などを調整することにより、放電開始電圧を所望の値に設定することができる。これにより、放電開始電圧を放電電極１６，１８の対向部１７，１９間の間隔１５のみで調整する場合よりも、精度よく放電開始電圧を設定することができる。
　次に、ＥＳＤ保護デバイス１０の作製例について、説明する。
　（１)材料の準備
　セラミック多層基板１２の材料となるセラミック材料には、Ｂａ、Ａｌ、Ｓｉを中心とした組成からなる材料を用いた。各素材を所定の組成になるよう調合、混合し、８００－１０００℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミック粉末を得た。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、厚さ５０μｍのセラミックグリーンシートを得る。
　また、放電電極１６，１８を形成するための電極ペーストを作製する。平均粒径約２μｍのＣｕ粉８０ｗｔ％とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで電極ペーストを得た。
　補助電極１４を形成するための混合ペーストは、平均粒径約２μｍのＡｌ２Ｏ３コートＣｕ粉と、上記ＢＡＳ材仮焼後セラミック粉末を所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得た。混合ペーストは樹脂と溶剤を２０ｗｔ％とし、残りの８０ｗｔ％をセラミックとコートＣｕ粉とした。各混合ペーストのセラミック／コートＣｕ粉の比率を、次の表１に示す。比較評価に用いたコートＣｕ粉種を表２に示す。表２中のコート量（ｗｔ％）は、コートＣｕ粉に占めるコート種の質量割合である。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　また、空洞部１３を形成するための樹脂ペーストも同様の方法にて作製する。樹脂ペーストは、樹脂と溶剤のみからなる。樹脂材料には焼成時に分解、消失する樹脂を用いる。例えばＰＥＴ、ポリプロピレン、エチルセルロース、アクリル樹脂などである。
　（２)スクリーン印刷による混合ペースト、電極ペースト、樹脂ペーストの塗布
　セラミックグリーンシート上に、補助電極１４を形成するため、混合ペーストを所定のパターンになるよう、スクリーン印刷にて塗布する。混合ペーストの厚みが大きい場合などには、セラミックグリーンシートに予め設けた凹部に、セラミック／コート金属の混合ペーストを充填するようにしても構わない。
　その上に、電極ペーストを塗布して、対向部１７，１９間に放電ギャップとなる間隔１５を有する放電電極１６，１８を形成する。ここでは、放電電極１６，１８の太さを１００μｍ、放電ギャップ幅（対向部１７，１９間の間隔１５の寸法）を３０μｍとなるように形成した。さらにその上に、空洞部１３を形成するため、樹脂ペーストを塗布する。
　（３)積層、圧着
　通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。作製例では、厚み０．３ｍｍ、その中央に放電電極１６，１８の対向部１７，１９、空洞部１３が配置されるように積層した。
　（４)カット、端面電極塗布
　ＬＣフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップにわける。作製例では、１．０ｍｍ×０．５ｍｍになるようにカットした。その後、端面に電極ペーストを塗布し、外部電極２２，２４を形成する。
　（５)焼成
　次いで、通常のセラミック多層基板と同様に、Ｎ２雰囲気中で焼成する。また、ＥＳＤに対する応答電圧を下げるため空洞部１３にＡｒ、Ｎｅなどの希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をＡｒ、Ｎｅなどの希ガス雰囲気で焼成すればよい。酸化しない電極材料（Ａｇなど）の場合には、大気雰囲気でも構わない。
　焼成により、樹脂ペーストは消失し、空洞部１３が形成される。また、焼成により、セラミックグリーンシート中の有機溶剤や、混合ペースト中のバインダー樹脂及び溶剤も消失する。
　（６)めっき
　ＬＣフィルタのようなチップタイプの電子部品と同様に、外部電極上に電解Ｎｉ－Ｓｎメッキを行う。
　以上により、断面が図１～図３のように構成されたＥＳＤ保護デバイス１０が完成する。
　なお、セラミック材料は、特に上記の材料に限定されるものではなく、フォレステライトにガラスを加えたものや、ＣａＺｒＯ３にガラスを加えたものなど、他のものを加えてもよい。
　デラミネーション抑制の観点から、前記セラミック多層基板の少なくとも１層を形成するセラミック材料と同じであることが好ましい。
　また、半導体材料も沿面放電に寄与するため、ＥＳＤ応答性の観点から、セラミック材料は半導体であることが好ましい。半導体のセラミック材料とは、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物をいう。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素が特に好ましい。これらの半導体のセラミック材料は、適宜、単独又は２種類以上を混合して使用してもよい。また、半導体のセラミック材料は、適宜、アルミナやＢＡＳ材等の絶縁性セラミック材料と混合して使用してもよい。
　導電材料も、Ｃｕだけでなく、Ａｇ、Ｐｄ、Ｐｔ、Ａｌ、Ｎｉ、Ｗや、これらの組合せでもよい。導電材料として、ＳｉＣ粉等の半導体材料や抵抗材料など、金属材料よりも導電性の低い材料を用いてもよい。導電材料として半導体材料や抵抗材料を用いると、ショート抑制の効果を得られる。
　導電材料をコートするコート材料は、無機材料であれば特に限定されるものではない。Ａｌ２Ｏ３、ＺｒＯ２、ＳｉＯ２等の無機材料や、ＢＡＳのような混合仮焼材料などでもよい。デラミネーション抑制の観点から、前記セラミック材料と同一の成分を有しているか、少なくとも前記セラミック材料又は前記セラミック多層基板を構成する元素を含有していることが好ましい。導電材料をコートするコート材が、セラミック多層基板を構成する元素の一部を含有していると、補助電極のセラミック多層基板への密着性が向上し、焼成時における補助電極の剥離が発生しにくくなり、繰り返し耐性も向上するからである。
　また、セラミック／コート金属の混合材料は、ペーストとして形成するだけでなく、シート化して配置してもよい。
　また、空洞部１３を形成するために樹脂ペーストを塗布したが、樹脂でなくともカーボンなど焼成で消失するものならばよいし、また、ペースト化して印刷で形成しなくとも、樹脂フィルムなどを所定の位置のみ貼り付けるようにして配置してもよい。
　上述した作製例のＥＳＤ保護デバイス１０の１００個の試料について、放電電極１６，１８間のショート、焼成後の断線、デラミネーションの有無を、内部断面観察により評価した。ショート不良率が４０％以下のものをショート特性が良好、ショート不良率が４０％を超えるものをショート特性が不良と判定した。デラミネーションの発生が全く認められなかったものを合格（○印）、デラミネーションの発生が１個でも認められたものを不合格（×印）と判定した。デラミネーションとは、補助電極・放電電極間又は補助電極・セラミック多層基板間での剥離を意味する。
　さらに、ペーストの収縮開始温度を比較した。具体的には、各ペースト単体の収縮挙動を調べるため、ペーストを乾燥後その粉末をプレスし、高さ３ｍｍの圧着体を作製し、ＴＭＡ（熱機械分析）法にて測定を行った。セラミックの収縮開始温度は、試料Ｎｏ．１のペーストと同様に８８５℃であった。
　また、ＥＳＤに対する放電応答性を評価した。ＥＳＤに対する放電応答性は、ＩＥＣの規格、ＩＥＣ６１０００－４－２に定められている、静電気放電イミュニティ試験によって行った。接触放電にて８ｋＶ印加して試料の放電電極間で放電が生じるかどうかを調べた。保護回路側で検出されたピーク電圧が７００ｖを超えるものを放電応答性が不良（×印）、ピーク電圧が５００ｖ～７００ｖのものを放電応答性が良好（○印）、ピーク電圧が５００ｖ未満のものを放電応答性が特に良好（◎印）と判定した。
　さらに、ＥＳＤ繰り返し耐性を評価した。接触放電にて８ｋＶ印加を１０回、４ｋＶ印加を１０回、２ｋＶ印加を１０回、１ｋＶ印加を１０回、０．５ｋＶ印加を１０回、０．２ｋＶ印加を１０回行い、続いて、前記のＥＳＤに対する放電応答性を評価した。保護回路側で検出されたピーク電圧が７００Ｖを超えるものを放電応答性が不良（×印）、ピーク電圧が５００Ｖ～７００Ｖのものを放電応答性が良好（○印）、ピーク電圧が５００Ｖ未満のものを放電応答性が特に良好（◎印）と判定した。
　次の表３～表５に、セラミック／コート金属の混合ペーストの条件と、評価結果を示す。
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000005
　表３～表５から分かるように、セラミック／コート金属の混合ペーストを用いることで、セラミック粉比率が低い条件でも、ペーストの収縮開始温度はセラミックの収縮開始温度に近づけることができ、デラミネーション、放電電極剥離の解消が見られた。
　表３から分かるように、補助電極がセラミックと金属とからなる場合、ＥＳＤ繰り返し耐性は極めて悪く、また、セラミック／金属の混合ペースト中に占める金属の割合が５０ｖｏｌ％を超えると、混合ペースト中の金属粒同士が接触することで放電電極間のショート発生率が２５％を超えてしまい、実用に供し得るＥＳＤ保護デバイスは得られなかった。一方、表４及び表５から分かるように、補助電極がセラミックとコート金属とからなる場合、コート金属の含有量を増やしても、ショート耐性の向上を得ることができる。
　表３～表５から分かるように、ＥＳＤに対する放電応答性は、セラミック／コート金属の混合ペーストを配置しても悪化しておらず、良好である。また、放電電極間ギャップ幅のばらつきも小さかった。
　コート量が７ｗｔ％を超えるとショート発生率は０％であったが、ペースト収縮開始温度が放電電極の収縮開始温度と乖離しすぎ、デラミネーションを発生させた。コート量は、０．５～５ｗｔ％が良好である。
　以上に説明したように、コート金属とセラミックの混合材料を放電電極とセラミック多層基板の間及び放電ギャップ部に配置することで、電極とセラミック間にかかる応力を小さくでき、放電電極の断線や放電電極のデラミネーション、空洞部での電極剥離によるショートや電極の収縮ばらつきによる放電ギャップ幅のばらつきが生じにくくなる。
　コート量０．５～５ｗｔ％のコート金属割合を混合材料中１０～８５ｖｏｌ％とすることが、良好である。
　コートなしの場合、混合材料中の金属分はショート発生から５０ｖｏｌ％以下が望ましい。コート金属を用いることでショート発生を抑制し、８５ｖｏｌ％までの投入が可能になる。金属分を増やすことで、静電気放電(火花発生)時に生じる熱をより放熱できる。放熱性の向上で熱応力によるセラミックへのマイクロクラック発生を低減できる。
　＜変形例＞　変形例のＥＳＤ保護デバイス１０ａ～１０ｉについて、図５～図７を参照しながら説明する。図５～図７は、ＥＳＤ保護デバイス１０ａ～１０ｉの透視図であり、互いに間隔を設けて形成された放電電極１６ａ～１６ｉ；１８ａ～１８ｉの対と、補助電極１４ａ～１４ｉと、外部電極２２ａ～２２ｉ；２４ａ～２４ｉとに、それぞれ斜線を付している。補助電極１４ａ～１４ｉは、放電電極１６ａ～１６ｉ；１８ａ～１８ｉ間の隙間領域にのみ形成されている場合を図示しているが、図示された領域よりも広く、例えば放電電極１６ａ～１６ｉ；１８ａ～１８ｉに重なるように形成してもよい。すなわち、補助電極１４ａ～１４ｉは、放電電極１６ａ～１６ｉ；１８ａ～１８ｉ間を接続する領域に形成されていればよい。図示していないが空洞部は、放電電極１６ａ～１６ｉ；１８ａ～１８ｉ間の領域とその近傍部分の放電電極１６ａ～１６ｉ；１８ａ～１８ｉとに重なるように形成される。放電電極１６ａ～１６ｉ；１８ａ～１８ｉのうち、放電電極１６ａ～１６ｉ；１８ａ～１８ｉ間の領域の近傍部分は、空洞部の内面に沿って互いに対向するように配置される対向部である。
　図５に示すＥＳＤ保護デバイス１０ａ～１０ｃは、略直線状の放電電極１６ａ～１６ｃ；１８ａ～１８ｃの先端同士が対向している。放電電極１６ａ～１６ｃ；１８ａ～１８ｃの互いに対向する対向部１７ａ～１７ｃ；１９ａ～１９ｃの幅が広くなるほど、放電開始電圧が低下するため、ＥＳＤに対する応答を早めることができる。
　図６に示すＥＳＤ保護デバイス１０ｄ～１０ｆは、放電電極１６ｄ～１６ｆ；１８ｄ～１８ｆ同士が対向する領域、すなわち補助電極１４ｄ～１４ｆが折れ曲がる形状となるように形成され、放電電極１６ｄ～１６ｆ；１８ｄ～１８ｆ同士が対向する幅が、図５のＥＳＤ保護デバイス１０ａ～１０ｃに比べ、大きいため、ＥＳＤに対する応答をより早めることができる。
　図７（ｇ）及び（ｈ）に示すＥＳＤ保護デバイス１０ｇ，１０ｈは、矩形のセラミック多層基板の長辺に沿って外部電極２２ｇ，２２ｈ；２４ｇ，２４ｈが形成されている。図５及び図６のＥＳＤ保護デバイス１０ａ～１０ｆのように矩形のセラミック多層基板の短辺に沿って外部電極２２ａ～２２ｆ；２２ａ～２４ｆを形成する場合と比べると、放電電極１６ｇ，１６ｈ；１８ｇ，１８ｈ同士が対向する幅を大きくすることが容易である。
　図７（ｉ）に示すＥＳＤ保護デバイス１０ｉは、一つのＥＳＤ保護デバイス１０ｉに、複数組の放電電極１６ｉ，１８ｉ、補助電極１４ｉ及び外部電極２２ｉ，２４ｉを備えている。このような形状によっても、放電電極１６ｉ，１８ｉ同士が対向する幅を大きくして、ＥＳＤに対する応答を早めることができる。
　＜実施例２＞　実施例２のＥＳＤ保護デバイス１０ｓについて、図８を参照しながら説明する。図８は、ＥＳＤ保護デバイス１０ｓの断面図である。
　実施例２のＥＳＤ保護デバイス１０ｓは、実施例１のＥＳＤ保護デバイス１０と略同様に構成されている。以下では、実施例１と同じ構成部分には同じ符号を用い、実施例１のＥＳＤ保護デバイス１０との相違点を中心に説明する。
　図８に示すように、実施例２のＥＳＤ保護デバイス１０ｓは、空洞部１３を有していない点が実施例１のＥＳＤ保護デバイス１０と異なる。すなわち、実施例２のＥＳＤ保護デバイス１０ｓは、セラミック多層基板１２ｓの上面１２ｔに、互いに対向する一対の放電電極１６ｓ，１８ｓが形成され、樹脂４２で覆われている。
　放電電極１６ｓ，１８ｓは、実施例１のＥＳＤ保護デバイス１０と同様に、間隔１５ｓを設けて互いに対向するように形成されている。セラミック多層基板１２ｓの上面１２ｔ側には、放電電極１６ｓ，１８ｓ間の間隔１５ｓが形成された部分及びその近傍に隣接して、すなわち放電電極１５ｓ，１８ｓ間を接続する領域に、導電性を有さない無機材料によりコートされた導電材料３４が分散した補助電極１４ｓが形成されている。放電電極１６ｓ，１８ｓは、セラミック多層基板１２ｓの表面に形成された外部電極２２，２４に接続されている。
　次に、実施例２の作製例について説明する。実施例２のＥＳＤ保護デバイスは、実施例１のＥＳＤ保護デバイスと略同様の方法で作製したが、実施例２のＥＳＤ保護デバイスは空洞部を有しないため、樹脂ペーストを塗布しない。導電材料として、実施例１の作製例と同じ３ｗｔ％Ａｌ２Ｏ３コートＣｕ、セラミック材料として実施例１の作製例と同じＢＡＳ材仮焼後セラミック粉末を用いた。
　次の表６に、セラミック／コート金属の混合ペーストの条件と、評価結果を示す。
Figure JPOXMLDOC01-appb-T000006
　表５及び表６の比較から、実施例２の空洞部を有しないＥＳＤ保護デバイスは、実用に供し得るものの、空洞部を有する実施例１のＥＳＤ保護デバイスに比してＥＳＤ放電応答性が低下する傾向が認められた。空洞部を有するＥＳＤ保護デバイスは、ＥＳＤ印加時に放電電極の補助電極において沿面放電を発生できるため、ＥＳＤ放電応答性が良好化したと推察される。
　＜実施例３＞　実施例３のＥＳＤ保護デバイスについて、説明する。
　実施例３のＥＳＤ保護デバイスは、補助電極のセラミック材料が半導体である以外は、実施例１と同じである。
　実施例３の作製例では、セラミック材料としてセラミック半導体の炭化ケイ素を用いてＥＳＤ保護デバイスを作製した。なお、炭化ケイ素の粒径は約１μｍのものを使用した。また、導電材料として、実施例１の作製例と同じ３ｗｔ％Ａｌ２Ｏ３コートＣｕを使用した。
　次の表７に、セラミック／コート金属の混合ペーストの条件と、評価結果を示す。
Figure JPOXMLDOC01-appb-T000007
　表５及び表７の比較から分かるように、セラミック材料として炭化ケイ素を用いることで、コート金属含有量が少なくてもＥＳＤ放電応答性を向上させることができる。セラミック半導体も放電に寄与し、ＥＳＤ特性が向上するからである。
　＜実施例４＞　実施例４のＥＳＤ保護デバイスについて、説明する。
　実施例４のＥＳＤ保護デバイスは、コート材料とセラミック材料に同じ材料を用いている点以外は、実施例１のＥＳＤ保護デバイスと同じである。
　実施例４のＥＳＤ保護デバイスの作製例では、ＢＡＳ材仮焼超微細粉でコートしたＣｕ粉末を用いた以外は、実施例１の作製例と同様にしてＥＳＤ保護デバイスを作製した。すなわち、実施例１の作製例において得られたＢＡＳ材仮焼後セラミック粉末をアセトン媒体に分散し、その分散液中にジルコニア製微小メディアを投入し、連続式メディア型湿式粉砕機にて粉砕した。粉砕後、アセトン及びジルコニア製微小メディアを除去し、粒径約１００ｎｍのＢＡＳ材仮焼超微細粉を作製した。得られたＢＡＳ材仮焼超微細粉と平均粒径約２μｍのＣｕ粉とをメカノフュージョン法で混合し、ＢＡＳ材仮焼超微細粉でコートしたＣｕ粉末を得た。なお、ＢＡＳ材仮焼超微細粉のコート量は約１ｗｔ％であった。
　次の表８に、セラミック／コート金属の混合ペーストの条件と、評価結果を示す。
Figure JPOXMLDOC01-appb-T000008
　表３及び表８の比較から、コート材としてセラミック材料と同一成分の無機材料を用いることで、明確な機構は不明であるが、ショート発生率及び断線率が改善される傾向が認められる。
　＜実施例５＞　実施例５のＥＳＤ保護デバイスについて、説明する。
　実施例５のＥＳＤ保護デバイスは、収縮抑制層と基材層とが交互に積層されたセラミック多層基板を用いている点以外は、実施例１のＥＳＤ保護デバイスと同じである。
　実施例５のＥＳＤ保護デバイスの作製例では、実施例１の作製例と同じセラミックグリーンシ－ト上に、収縮抑制層用ペースト（例えば、Ａｌ２Ｏ３粉末とガラスフリットと有機ビヒクルとからなる）を全面にスクリーン印刷にて塗布する。さらに、その上に、補助電極１４を形成するため、混合ペーストを所定のパターンになるよう、スクリーン印刷にて塗布する。さらに、その上に、電極ペーストを塗布して、対向部１７，１９間に放電ギャップとなる間隔１５を有する放電電極１６，１８を形成する。ここでは、放電電極１６，１８の太さを１００μｍ、放電ギャップ幅（対向部１７，１９間の間隔１５の寸法）を３０μｍとなるように形成した。さらにその上に、空洞部１３を形成するため、樹脂ペーストを塗布する。さらに、その上に、前記収縮抑制用ペーストをスクリーン印刷にて塗布する。
　上記のようにセラミック多層基板を収縮抑制層と基材層とが交互に積層された以外は、実施例１の作製例と同様にして、セラミック多層基板が収縮抑制層と基材層とが交互に積層された無収縮基板であるＥＳＤ保護デバイスを形成した。すなわち、焼成後、基材層は焼結が完了しているが、収縮抑制層は実質的に焼結していない。なお、導電材料は、実施例１の作製例と同じ３ｗｔ％Ａｌ２Ｏ３コートＣｕを使用した。
　次の表９に、セラミック／コート金属の混合ペーストの条件と、評価結果を示す。
Figure JPOXMLDOC01-appb-T000009
　表９から分かるように、実施例１の作製例と同様に、優れたＥＳＤデバイスを得ることができた。さらに、無収縮基板は、焼成時に収縮抑制層により基材層の面方向の収縮が抑制され、面方向の寸法ばらつきがほとんど生じないため、セラミック多層基板を無収縮基板にしたことで、反りが極めて小さいＥＳＤ保護デバイスを得ることができた。
　＜まとめ＞　以上に説明したように、導電材料とセラミック材料の混合によりセラミック材料と電極材料の中間の収縮挙動を持つ材料を、放電電極とセラミック多層基板との間及び放電電極の先端間のギャップ部に配置して補助電極を形成すると、放電電極とセラミック多層基板との間に作用する応力を小さくでき、放電電極の断線や放電電極のデラミネーション、空洞部での放電電極の剥離や放電電極の収縮ばらつきによる放電ギャップ幅のばらつき、ショートなどが生じにくくなる。
　また、導電材料は導電性を有さない無機材料にコートされているため、補助電極内で導電材料同士が接することを防止することができる。これによって、導電材料同士がつながってショートが発生する可能性が低下する。
　したがって、ＥＳＤ保護デバイスの放電開始電圧を精度よく設定することができ、ＥＳＤ保護デバイスの調整や安定化が容易である。
　本発明による効果は、次の通りである。
（１）コート導電材料を用いているので、導電材料含有量を高くでき、優れたＥＳＤ応答性を発現できる。
（２）コート導電材料を用いているので、ＥＳＤ印加を繰返してもＥＳＤ応答性が劣化しない。
（３）無機材料は、セラミック材料と同一の成分、又は、少なくとも前記セラミック材料又は前記セラミック多層基板を構成する元素の一部を含有しているので、デラミネーションが発生し難い。
（４）セラミック材料は、セラミック多層基板の少なくとも１層を形成するセラミック材料と同じであるため、デラミネーションが発生し難い。
（５）空洞部を有すると、沿面放電が期待でき、ＥＳＤ応答性をさらに向上できる。
（６）セラミック材料としてセラミック半導体を用いると、コート金属含有量が低くても優れたＥＳＤ応答性を得ることができる。
（７）セラミック材料として炭化ケイ素を用いることで、安価、かつ、良好なＥＳＤ保護デバイスを提供できる。
（８）導電材料としてＣｕ粉末を用いることで、安価、かつ、良好なＥＳＤ保護デバイスを提供できる。
　なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
　例えば、実施例２では補助電極をセラミック多層基板側に形成しているが、樹脂側に補助電極を形成することも可能である。

Claims (8)

  1. 　セラミック多層基板と、
    　前記セラミック多層基板に形成され、間隔を設けて互いに対向する、少なくとも一対の放電電極と、
    　前記セラミック多層基板の表面に形成され、前記放電電極と接続される外部電極と、
    を有するＥＳＤ保護デバイスであって、
    　前記一対の放電電極間を接続する領域に、導電性を有さない無機材料によりコートされた導電材料が分散してなる補助電極を備えたことを特徴とする、ＥＳＤ保護デバイス。
  2. 　前記無機材料は、少なくとも前記セラミック多層基板を構成する元素の一部を含有していることを特徴とする、請求項１に記載のＥＳＤ保護デバイス。
  3. 　前記補助電極には、セラミック材料が添加されていることを特徴とする、請求項１又は２に記載のＥＳＤ保護デバイス。
  4. 　前記セラミック材料は、少なくとも前記セラミック多層基板を構成する元素の一部を含有していることを特徴とする、請求項３に記載のＥＳＤ保護デバイス。
  5. 　前記セラミック材料は、半導体であることを特徴とする、請求項３に記載のＥＳＤ保護デバイス。
  6. 　前記補助電極において、前記無機材料によりコートされた前記導電材料が１０ｖｏｌ％以上、８５ｖｏｌ％以下の割合で含有されていることを特徴とする、請求項３乃至５のいずれか一つに記載のＥＳＤ保護デバイス。
  7. 　前記セラミック多層基板は、その内部に空洞部を有し、前記放電電極は前記空洞部の内面に沿って形成されていることを特徴とする、請求項１乃至６のいずれか一つに記載のＥＳＤ保護デバイス。
  8. 　前記セラミック多層基板は、実質的に焼結していない第一のセラミック層と、焼結が完了している第二のセラミック層を交互に積層してなることを特徴とする、請求項１乃至７のいずれか一つに記載のＥＳＤ保護デバイス。
PCT/JP2009/050928 2008-02-05 2009-01-22 Ｅｓｄ保護デバイス WO2009098944A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN200980104317.7A CN101933204B (zh) 2008-02-05 2009-01-22 Esd保护器件
EP09707860.4A EP2242154B1 (en) 2008-02-05 2009-01-22 Esd protection device
JP2009541655A JP4434314B2 (ja) 2008-02-05 2009-01-22 Ｅｓｄ保護デバイス
US12/846,878 US8238069B2 (en) 2008-02-05 2010-07-30 ESD protection device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008025392 2008-02-05
JP2008-025392 2008-02-05
JP2008-314771 2008-12-10
JP2008314771 2008-12-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/846,878 Continuation US8238069B2 (en) 2008-02-05 2010-07-30 ESD protection device

Publications (1)

Publication Number Publication Date
WO2009098944A1 true WO2009098944A1 (ja) 2009-08-13

Family

ID=40952022

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/050928 WO2009098944A1 (ja) 2008-02-05 2009-01-22 Ｅｓｄ保護デバイス

Country Status (6)

Country Link
US (1) US8238069B2 (ja)
EP (1) EP2242154B1 (ja)
JP (1) JP4434314B2 (ja)
KR (1) KR101072673B1 (ja)
CN (1) CN101933204B (ja)
WO (1) WO2009098944A1 (ja)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165660A (ja) * 2008-07-24 2010-07-29 Tdk Corp 静電気対策素子
JP2011100649A (ja) * 2009-11-06 2011-05-19 Murata Mfg Co Ltd 電子部品内蔵基板および電子モジュール。
WO2011096335A1 (ja) * 2010-02-04 2011-08-11 株式会社 村田製作所 Ｅｓｄ保護装置の製造方法及びｅｓｄ保護装置
WO2011099385A1 (ja) * 2010-02-15 2011-08-18 株式会社 村田製作所 Ｅｓｄ保護装置
JP2011187439A (ja) * 2010-02-15 2011-09-22 Murata Mfg Co Ltd Ｅｓｄ保護装置
JP2011243492A (ja) * 2010-05-20 2011-12-01 Murata Mfg Co Ltd Ｅｓｄ保護デバイス及びその製造方法
JP2011243896A (ja) * 2010-05-21 2011-12-01 Murata Mfg Co Ltd セラミック多層基板および電子モジュール
JP2011243380A (ja) * 2010-05-17 2011-12-01 Murata Mfg Co Ltd Ｅｓｄ保護装置
CN102299485A (zh) * 2010-05-18 2011-12-28 株式会社村田制作所 Esd保护装置的制造方法及esd保护装置
JP2012004104A (ja) * 2010-05-18 2012-01-05 Murata Mfg Co Ltd Ｅｓｄ保護装置の製造方法およびｅｓｄ保護装置
CN102437513A (zh) * 2010-09-29 2012-05-02 株式会社村田制作所 Esd保护器件及其制造方法
EP2447959A1 (en) * 2009-09-30 2012-05-02 Murata Manufacturing Co., Ltd. Esd protection device and method for manufacturing same
JP2012209244A (ja) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd Ｅｓｄ保護デバイスおよびその製造方法
WO2012153655A1 (ja) * 2011-05-10 2012-11-15 株式会社村田製作所 Ｅｓｄ保護デバイス
JP2012248329A (ja) * 2011-05-25 2012-12-13 Tdk Corp 静電気保護部品
JP2012248325A (ja) * 2011-05-25 2012-12-13 Tdk Corp 静電気保護部品
CN102893467A (zh) * 2010-05-20 2013-01-23 株式会社村田制作所 Esd保护器件
WO2013011821A1 (ja) * 2011-07-15 2013-01-24 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
WO2013038892A1 (ja) * 2011-09-14 2013-03-21 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
WO2013038893A1 (ja) * 2011-09-14 2013-03-21 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
US8432653B2 (en) 2008-12-10 2013-04-30 Murata Manufacturing Co., Ltd. ESD protection device
CN103155312A (zh) * 2010-09-29 2013-06-12 株式会社村田制作所 Esd保护器件及其制造方法
WO2013111711A1 (ja) * 2012-01-27 2013-08-01 Tdk株式会社 静電気対策素子
US8514536B2 (en) 2009-09-30 2013-08-20 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
WO2013129272A1 (ja) * 2012-02-29 2013-09-06 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
WO2013129271A1 (ja) * 2012-02-29 2013-09-06 株式会社村田製作所 Ｅｓｄ保護デバイス
WO2013137032A1 (ja) * 2012-03-13 2013-09-19 Tdk株式会社 静電気対策素子
KR20140114056A (ko) 2012-02-29 2014-09-25 가부시키가이샤 무라타 세이사쿠쇼 Ｅｓｄ 보호 디바이스 및 그 제조방법
WO2014188792A1 (ja) * 2013-05-23 2014-11-27 株式会社村田製作所 Ｅｓｄ保護装置
WO2014188791A1 (ja) * 2013-05-23 2014-11-27 株式会社村田製作所 Ｅｓｄ保護装置
JP2015057797A (ja) * 2014-12-19 2015-03-26 Tdk株式会社 静電気保護部品
US9185785B2 (en) 2011-05-25 2015-11-10 Tdk Corporation Electrostatic protection component
JP6086151B2 (ja) * 2013-05-08 2017-03-01 株式会社村田製作所 Ｅｓｄ保護装置
US9698109B2 (en) 2012-08-13 2017-07-04 Murata Manufacturing Co., Ltd. ESD protection device
US10271413B2 (en) 2014-10-08 2019-04-23 Tdk Corporation ESD protection device
JP2020168060A (ja) * 2019-04-01 2020-10-15 株式会社日本イノベーション マッサージ器具
US12100536B2 (en) 2021-06-03 2024-09-24 Tdk Corporation Transient voltage protection device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5093361B2 (ja) * 2008-11-26 2012-12-12 株式会社村田製作所 Ｅｓｄ保護デバイス及びその製造方法
JPWO2010061519A1 (ja) * 2008-11-26 2012-04-19 株式会社村田製作所 Ｅｓｄ保護デバイス及びその製造方法
WO2012090730A1 (ja) * 2010-12-27 2012-07-05 株式会社村田製作所 Ｅｓｄ保護装置及びその製造方法
US8885324B2 (en) 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
US9142353B2 (en) 2011-07-08 2015-09-22 Kemet Electronics Corporation Discharge capacitor
US8629752B2 (en) * 2011-07-11 2014-01-14 Amotech Co., Ltd. Suppressor
KR101396769B1 (ko) * 2011-07-11 2014-05-20 주식회사 아모텍 써프레서
WO2013031605A1 (ja) * 2011-08-29 2013-03-07 株式会社 村田製作所 Ｅｓｄ保護デバイス
JP2013080694A (ja) * 2011-09-22 2013-05-02 Tdk Corp 静電気対策素子
WO2013065672A1 (ja) * 2011-11-01 2013-05-10 株式会社 村田製作所 Ｅｓｄ保護デバイス
JP5733480B2 (ja) 2012-08-26 2015-06-10 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
US9780559B2 (en) * 2013-03-15 2017-10-03 Tdk Corporation ESD protection device
JP5614563B2 (ja) * 2013-10-28 2014-10-29 株式会社村田製作所 Ｅｓｄ保護デバイスの製造方法
KR101608224B1 (ko) * 2014-11-20 2016-04-14 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
CN107005028B (zh) * 2014-12-18 2018-11-13 株式会社村田制作所 Esd保护装置以及其制造方法
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
JP6274361B2 (ja) * 2015-07-01 2018-02-07 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
DE102015116278A1 (de) * 2015-09-25 2017-03-30 Epcos Ag Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements
KR102609147B1 (ko) * 2016-05-30 2023-12-05 삼성전기주식회사 복합 전자 부품
CN110031330B (zh) * 2019-03-07 2022-03-08 航天科工防御技术研究试验中心 一种陶瓷涂层结合强度的测试试样、制备方法及测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP2003297524A (ja) * 2002-03-29 2003-10-17 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2004014437A (ja) * 2002-06-11 2004-01-15 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2005276666A (ja) * 2004-03-25 2005-10-06 Mitsubishi Materials Corp サージアブソーバ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01311585A (ja) 1988-06-09 1989-12-15 Okaya Electric Ind Co Ltd 放電型サージ吸収素子
JPH0246679A (ja) 1988-08-05 1990-02-16 Okaya Electric Ind Co Ltd 放電型サージ吸収素子及びその製造方法
JP2745386B2 (ja) 1994-06-29 1998-04-28 岡谷電機産業株式会社 放電型サージ吸収素子の製造方法
JP2000077163A (ja) 1998-08-28 2000-03-14 Tokin Corp 表面実装型サージ吸収素子
JP2001122660A (ja) 1999-10-22 2001-05-08 Taiyo Yuden Co Ltd 導電性ペースト、積層セラミック電子部品及びその製造方法
JP2001338831A (ja) 2000-05-29 2001-12-07 Kyocera Corp 導電性ペースト及びそれを用いた積層セラミックコンデンサ
JP4140173B2 (ja) * 2000-05-31 2008-08-27 三菱マテリアル株式会社 チップ型サージアブソーバおよびその製造方法
JP4541517B2 (ja) * 2000-09-13 2010-09-08 キヤノン株式会社 記録装置
JP2002298643A (ja) 2001-03-29 2002-10-11 Kyocera Corp 外部電極用導電性ペースト及びそれを用いた積層セラミックコンデンサ
JP2003246680A (ja) * 2002-02-26 2003-09-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP3929989B2 (ja) 2004-03-29 2007-06-13 京都エレックス株式会社 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。
JP2006032090A (ja) * 2004-07-15 2006-02-02 Mitsubishi Materials Corp サージアブソーバ
EP1788680A4 (en) * 2004-07-15 2013-12-04 Mitsubishi Materials Corp SURGE
JP2006054061A (ja) 2004-08-09 2006-02-23 Sumitomo Metal Mining Co Ltd 導電性ペースト
CN1805649A (zh) * 2005-12-30 2006-07-19 上海维安热电材料股份有限公司 一种高分子基esd防护元件及其制造方法
KR101027092B1 (ko) 2007-05-28 2011-04-05 가부시키가이샤 무라타 세이사쿠쇼 Ｅｓｄ 보호 디바이스
US20090091233A1 (en) * 2007-10-03 2009-04-09 Liu Te-Pang Protecting device for electronic circuit and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP2003297524A (ja) * 2002-03-29 2003-10-17 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2004014437A (ja) * 2002-06-11 2004-01-15 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2005276666A (ja) * 2004-03-25 2005-10-06 Mitsubishi Materials Corp サージアブソーバ

Cited By (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165660A (ja) * 2008-07-24 2010-07-29 Tdk Corp 静電気対策素子
US8432653B2 (en) 2008-12-10 2013-04-30 Murata Manufacturing Co., Ltd. ESD protection device
EP2447959A1 (en) * 2009-09-30 2012-05-02 Murata Manufacturing Co., Ltd. Esd protection device and method for manufacturing same
JP5310863B2 (ja) * 2009-09-30 2013-10-09 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
KR101392455B1 (ko) * 2009-09-30 2014-05-07 가부시키가이샤 무라타 세이사쿠쇼 Ｅｓｄ 보호 디바이스 및 그 제조 방법
US8514536B2 (en) 2009-09-30 2013-08-20 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
EP2447959A4 (en) * 2009-09-30 2013-05-15 Murata Manufacturing Co ELECTROSTATIC DISCHARGE PROTECTION DEVICE (EDS) AND METHOD OF MANUFACTURING THE SAME
US8421582B2 (en) 2009-09-30 2013-04-16 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
EP2453536A4 (en) * 2009-09-30 2015-03-04 Murata Manufacturing Co DEVICE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGE AND METHOD OF MANUFACTURING THE SAME
CN102576586A (zh) * 2009-09-30 2012-07-11 株式会社村田制作所 Esd保护器件及其制造方法
JP2011100649A (ja) * 2009-11-06 2011-05-19 Murata Mfg Co Ltd 電子部品内蔵基板および電子モジュール。
JP5557060B2 (ja) * 2010-02-04 2014-07-23 株式会社村田製作所 Ｅｓｄ保護装置の製造方法
US8847726B2 (en) 2010-02-04 2014-09-30 Murata Manufacturing Co., Ltd. Method for manufacturing ESD protection device and ESD protection device
CN102754291A (zh) * 2010-02-04 2012-10-24 株式会社村田制作所 Esd保护装置的制造方法及esd保护装置
WO2011096335A1 (ja) * 2010-02-04 2011-08-11 株式会社 村田製作所 Ｅｓｄ保護装置の製造方法及びｅｓｄ保護装置
CN102771024A (zh) * 2010-02-15 2012-11-07 株式会社村田制作所 Esd保护装置
JP5403075B2 (ja) * 2010-02-15 2014-01-29 株式会社村田製作所 Ｅｓｄ保護装置
US8618904B2 (en) 2010-02-15 2013-12-31 Murata Manufacturing Co., Ltd. ESD protection device
WO2011099385A1 (ja) * 2010-02-15 2011-08-18 株式会社 村田製作所 Ｅｓｄ保護装置
JP2011187439A (ja) * 2010-02-15 2011-09-22 Murata Mfg Co Ltd Ｅｓｄ保護装置
US8503147B2 (en) 2010-05-17 2013-08-06 Murata Manufacturing Co., Ltd. ESD protection device
JP2011243380A (ja) * 2010-05-17 2011-12-01 Murata Mfg Co Ltd Ｅｓｄ保護装置
JP2012004104A (ja) * 2010-05-18 2012-01-05 Murata Mfg Co Ltd Ｅｓｄ保護装置の製造方法およびｅｓｄ保護装置
CN102299485A (zh) * 2010-05-18 2011-12-28 株式会社村田制作所 Esd保护装置的制造方法及esd保护装置
CN102299485B (zh) * 2010-05-18 2013-09-18 株式会社村田制作所 Esd保护装置的制造方法及esd保护装置
US8760830B2 (en) 2010-05-20 2014-06-24 Murata Manufacturing Co., Ltd. ESD protection device
JP2011243492A (ja) * 2010-05-20 2011-12-01 Murata Mfg Co Ltd Ｅｓｄ保護デバイス及びその製造方法
CN102893467A (zh) * 2010-05-20 2013-01-23 株式会社村田制作所 Esd保护器件
JP2011243896A (ja) * 2010-05-21 2011-12-01 Murata Mfg Co Ltd セラミック多層基板および電子モジュール
CN103155312A (zh) * 2010-09-29 2013-06-12 株式会社村田制作所 Esd保护器件及其制造方法
TWI487226B (zh) * 2010-09-29 2015-06-01 Murata Manufacturing Co 靜電放電保護裝置及其製造方法
CN102437513A (zh) * 2010-09-29 2012-05-02 株式会社村田制作所 Esd保护器件及其制造方法
US9077174B2 (en) 2010-09-29 2015-07-07 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
US8711537B2 (en) 2011-03-14 2014-04-29 Murata Manufacturing Co., Ltd. ESD protection device and method for producing the same
JP2012209244A (ja) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd Ｅｓｄ保護デバイスおよびその製造方法
WO2012153655A1 (ja) * 2011-05-10 2012-11-15 株式会社村田製作所 Ｅｓｄ保護デバイス
JP2012248325A (ja) * 2011-05-25 2012-12-13 Tdk Corp 静電気保護部品
CN105322441A (zh) * 2011-05-25 2016-02-10 Tdk株式会社 静电保护部件
US9185785B2 (en) 2011-05-25 2015-11-10 Tdk Corporation Electrostatic protection component
JP2012248329A (ja) * 2011-05-25 2012-12-13 Tdk Corp 静電気保護部品
JP5637314B2 (ja) * 2011-07-15 2014-12-10 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
US9386673B2 (en) 2011-07-15 2016-07-05 Murata Manufacturing Co., Ltd. ESD protection device and method for producing same
KR101555047B1 (ko) 2011-07-15 2015-09-23 가부시키가이샤 무라타 세이사쿠쇼 Esd 보호 디바이스 및 그 제조방법
WO2013011821A1 (ja) * 2011-07-15 2013-01-24 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
JPWO2013011821A1 (ja) * 2011-07-15 2015-02-23 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
JPWO2013038892A1 (ja) * 2011-09-14 2015-03-26 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
US9368253B2 (en) 2011-09-14 2016-06-14 Murata Manufacturing Co., Ltd. ESD protection device and method for producing the same
WO2013038893A1 (ja) * 2011-09-14 2013-03-21 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
WO2013038892A1 (ja) * 2011-09-14 2013-03-21 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
US9117834B2 (en) 2011-09-14 2015-08-25 Murata Manufacturing Co., Ltd. ESD protection device and method for producing the same
JPWO2013038893A1 (ja) * 2011-09-14 2015-03-26 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
WO2013111711A1 (ja) * 2012-01-27 2013-08-01 Tdk株式会社 静電気対策素子
JP2013175443A (ja) * 2012-01-27 2013-09-05 Tdk Corp 静電気対策素子
KR101596909B1 (ko) 2012-02-29 2016-02-23 가부시키가이샤 무라타 세이사쿠쇼 Ｅｓｄ 보호 디바이스 및 그 제조방법
KR101593078B1 (ko) 2012-02-29 2016-03-22 가부시키가이샤 무라타 세이사쿠쇼 Ｅｓｄ 보호 디바이스 및 그 제조방법
US9373954B2 (en) 2012-02-29 2016-06-21 Murata Manufacturing Co., Ltd. ESD protection device and method for producing the same
JPWO2013129271A1 (ja) * 2012-02-29 2015-07-30 株式会社村田製作所 Ｅｓｄ保護デバイス
US9374877B2 (en) 2012-02-29 2016-06-21 Murata Manufacturing Co., Ltd. ESD protection device and method for producing the same
KR20140114056A (ko) 2012-02-29 2014-09-25 가부시키가이샤 무라타 세이사쿠쇼 Ｅｓｄ 보호 디바이스 및 그 제조방법
WO2013129272A1 (ja) * 2012-02-29 2013-09-06 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
WO2013129271A1 (ja) * 2012-02-29 2013-09-06 株式会社村田製作所 Ｅｓｄ保護デバイス
JP5585744B2 (ja) * 2012-02-29 2014-09-10 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
JP2013219019A (ja) * 2012-03-13 2013-10-24 Tdk Corp 静電気対策素子
WO2013137032A1 (ja) * 2012-03-13 2013-09-19 Tdk株式会社 静電気対策素子
US9698109B2 (en) 2012-08-13 2017-07-04 Murata Manufacturing Co., Ltd. ESD protection device
US10057970B2 (en) 2013-05-08 2018-08-21 Murata Manufacturing Co., Ltd. ESD protection device
JP6086151B2 (ja) * 2013-05-08 2017-03-01 株式会社村田製作所 Ｅｓｄ保護装置
WO2014188791A1 (ja) * 2013-05-23 2014-11-27 株式会社村田製作所 Ｅｓｄ保護装置
JPWO2014188791A1 (ja) * 2013-05-23 2017-02-23 株式会社村田製作所 Ｅｓｄ保護装置
JP6075447B2 (ja) * 2013-05-23 2017-02-08 株式会社村田製作所 Ｅｓｄ保護装置
WO2014188792A1 (ja) * 2013-05-23 2014-11-27 株式会社村田製作所 Ｅｓｄ保護装置
US10193332B2 (en) 2013-05-23 2019-01-29 Murata Manufacturing Co., Ltd. ESD protection device
US10271413B2 (en) 2014-10-08 2019-04-23 Tdk Corporation ESD protection device
JP2015057797A (ja) * 2014-12-19 2015-03-26 Tdk株式会社 静電気保護部品
JP2020168060A (ja) * 2019-04-01 2020-10-15 株式会社日本イノベーション マッサージ器具
JP7392967B2 (ja) 2019-04-01 2023-12-06 株式会社日本イノベーション マッサージ器具
US12100536B2 (en) 2021-06-03 2024-09-24 Tdk Corporation Transient voltage protection device

Also Published As

Publication number Publication date
KR20100098722A (ko) 2010-09-08
EP2242154B1 (en) 2017-12-06
EP2242154A4 (en) 2013-03-06
JPWO2009098944A1 (ja) 2011-05-26
JP4434314B2 (ja) 2010-03-17
CN101933204A (zh) 2010-12-29
CN101933204B (zh) 2015-06-03
KR101072673B1 (ko) 2011-10-11
US8238069B2 (en) 2012-08-07
EP2242154A1 (en) 2010-10-20
US20100309595A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
JP4434314B2 (ja) Ｅｓｄ保護デバイス
WO2010067503A1 (ja) Ｅｓｄ保護デバイス
JP5590122B2 (ja) Ｅｓｄ保護デバイス
US8711537B2 (en) ESD protection device and method for producing the same
JP5741708B2 (ja) Ｅｓｄ保護デバイス
KR20120062821A (ko) Ｅｓｄ 보호 디바이스 및 그 제조 방법
JPWO2010061519A1 (ja) Ｅｓｄ保護デバイス及びその製造方法
JP5403370B2 (ja) Ｅｓｄ保護装置
US9502891B2 (en) ESD protection device
WO2014027552A1 (ja) Ｅｓｄ保護装置
JP5614315B2 (ja) Ｅｓｄ保護装置
US8618904B2 (en) ESD protection device
TWI506900B (zh) Electrostatic discharge protection device
JP6086151B2 (ja) Ｅｓｄ保護装置
WO2013146324A1 (ja) Ｅｓｄ保護装置及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980104317.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2009541655

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09707860

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009707860

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20107017106

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE