KR101596909B1 - Ｅｓｄ 보호 디바이스 및 그 제조방법 - Google Patents

Abstract

저인가 전압에서의 방전 특성이 뛰어난 ESD 보호 디바이스를 제공한다. 서로 대향하도록 배치된 제1 및 제2 방전전극과, 제1 및 제2 방전전극 사이에 걸치도록 형성된 방전보조전극과, 제1 및 제2 방전전극 그리고 방전보조전극을 유지하는 절연체 기재를 포함하는 ESD 보호 디바이스에 있어서, 방전보조전극이 제1 금속을 주성분으로 하는 복수의 금속입자(22)를 포함하고, 이 금속입자(22)의 표면에는 미세한 요철이 형성되는 것, 보다 특정적으로는 금속입자(22)의 프랙털 차원 D가 1.03 이상인 것을 특징으로 하고 있다. 미세한 요철부에는 전하가 집중하기 때문에, 방전보조전극에 있어서 비교적 낮은 인가 전압으로 방전을 생기게 할 수 있다.

Description

ＥＳＤ 보호 디바이스 및 그 제조방법{ESD PROTECTION DEVICE AND MANUFACTURING METHOD THEREFOR}

이 발명은 ESD(Electrostatic Discharge; 정전기 방전) 보호 디바이스 및 그 제조방법에 관한 것으로, 특히 ESD 보호 디바이스에 있어서 정전기 방전을 촉진하기 위해서 마련되는 방전보조전극에 대한 개량에 관한 것이다.

이 발명에 있어서 흥미로운 과전압 보호소자가, 예를 들면 일본국 공개특허공보 2008-85284호(특허문헌 1)에 기재되어 있다.

특허문헌 1에는 방전을 촉진하기 위해서 마련되는 방전보조전극이 될 과전압 보호소자 재료로서, 비도체 분말(예를 들면, 탄화규소: 입경 1~50m)과, 금속도체 분말(예를 들면, 구리: 입경 0.01~5㎛)과, 점착제(예를 들면, 유리 분말)를 포함하는 것이 기재되어 있다.

또, 특허문헌 1에는 과전압 보호소자의 제조방법으로서, 소정의 비율로 비도체 분말과 금속도체 분말과 점착제를 균일하게 혼합시켜서, 재료 페이스트를 형성하는 공정과, 기판 위에 그 재료 페이스트를 인쇄하는 공정과, 그 기판에 소성처리(온도: 300~1200℃)를 실시하는 공정을 포함하는 것이 기재되어 있다.

그러나, 특허문헌 1에 기재된 과전압 보호소자에 있어서, 방전 특성을 높이는 데에는 한계가 있다. 왜냐하면, 특허문헌 1에 기재된 과전압 보호소자에서 방전 특성을 높이기 위해서는 비도체 분말에 대한 금속도체 분말의 함유 비율을 높이는 것이 생각되는데, 금속도체 분말의 함유 비율을 높이면 금속도체 분말은 그 표면이 노출된 상태에 있기 때문에, 방전시에 노출된 금속도체끼리 결합하여 절연 신뢰성을 저하시키는 경우가 있다. 한편, 특허문헌 1에 기재된 과전압 보호소자에 있어서 비도체 분말로서 사용되는 탄화규소는, 절연 저항이 비교적 낮은 반도체이기 때문에 절연 신뢰성의 향상에는 기여하기 어렵다.

상기와 같은 과제를 해결할 수 있는 것으로서, 예를 들면 국제공개 제2009/098944호 팜플렛(특허문헌 2)에 기재된 것이 있다.

특허문헌 2에는 방전보조전극으로서, 무기재료(Al₂O₃ 등)에 의해 코트된 도전재료(Cu분말 등)를 분산시킨 것을 사용하는 것이 기재되어 있다. 특허문헌 2에 기재된 기술에 따르면, 특허문헌 1에 기재된 기술과 비교하여 도전재료의 노출이 적기 때문에 절연 신뢰성을 높게 할 수 있다. 또, 도전재료의 함유량을 늘려도, 도전재료끼리의 단락이 생기기 어렵기 때문에 도전재료를 늘림으로써 방전하기 쉽게 할 수 있고, 그로 인해 방전 특성을 향상시킬 수 있다.

그러나, 특허문헌 1에 기재된 기술에 대해서는 방전 특성을 향상시키고자 할 경우, 상술한 바와 같이 도전재료의 함유량을 늘리는 방법밖에 없어서 방전 특성의 향상에는 한계가 있다. 그렇기 때문에, 방전 특성의 향상을 한층 더 도모할 수 있는 방법을 발견하는 것이 요구된다.

일본국 공개특허공보 2008-85284호 국제공개 제2009/098944호 팜플렛

그러므로, 이 발명의 목적은 상술한 바와 같은 요구를 만족시킬 수 있는, 즉 방전 특성의 향상을 한층 더 도모할 수 있는 ESD 보호 디바이스 및 그 제조방법을 제공하고자 하는 것이다.

이 발명은 먼저, 서로 대향하도록 배치된 제1 및 제2 방전전극과, 제1 및 제2 방전전극 사이에 걸치도록 형성된 방전보조전극과, 제1 및 제2 방전전극 그리고 방전보조전극을 유지하는 절연체 기재를 포함하는 ESD 보호 디바이스에 관한 것으로, 상술한 기술적 과제를 해결하기 위해서, 방전보조전극이, 제1 금속을 주성분으로 하는 복수의 금속입자를 포함하고, 이 금속입자의 프랙털(fractal) 차원 D가 1.03 이상인 것을 특징으로 하고 있다.

이렇게, 프랙털 차원 D가 1.03 이상인 금속입자는 그 표면에 미세한 요철을 가지게 된다. 이 미세한 요철부에는 전하가 집중하기 때문에, 방전보조전극에 있어서 비교적 낮은 인가 전압으로 방전을 생기게 할 수 있다. 한편 "프랙털 차원 D"에 대해서는 나중에 상세하게 설명한다.

방전보조전극은 상기 금속입자를 코어부로 하면서, 제2 금속을 포함하는 금속산화물을 주성분으로 하는 쉘부로 하는, 코어-쉘(core-shell)구조를 가지는 복수의 코어-쉘구조 입자의 집합체로 구성되어 있는 것이 바람직하다. 이렇게, 방전보조전극에 포함되는 금속입자가, 금속산화물을 주성분으로 하는 쉘부로 완전히 또는 거의 완전히 덮인 상태이면, 방전시의 절연 신뢰성을 높게 할 수 있다.

바람직한 실시양태에서는 쉘부에 포함되는 제2 금속은, 코어부가 되는 금속입자에 포함되는 제1 금속보다도 산화되기 쉬운 것이다. 이로 인해, 후술하는 제조방법을 적용하여 제1 금속을 주성분으로 하는 코어부와 제2 금속을 포함하는 금속산화물을 주성분으로 하는 쉘부로 이루어지는 코어-쉘구조 입자를 용이하게 얻을 수 있다.

상기 실시양태에 있어서 바람직하게는, 제1 금속은 구리 또는 구리를 주성분으로 하는 구리계 합금이다. 이로 인해, 비교적 저렴한 가격에 ESD 보호 디바이스를 제공할 수 있다. 또 구리는 비교적 고융점이므로, 방전시의 절연 신뢰성을 보다 향상시킬 수 있다. 융점이 낮으면 방전시의 열로 금속입자가 용융하여 소결되고, 쇼트할 우려가 있기 때문이다.

또 상기 실시양태에 있어서, 바람직하게는 제2 금속을 포함하는 금속산화물은 산화알루미늄이다. 산화알루미늄은 절연성이 높기 때문에 방전시의 절연 신뢰성을 보다 향상시킬 수 있다.

한편, 코어부가 되는 금속입자는 제1 금속뿐만 아니라, 부성분으로서 제2 금속을 포함하는 경우도 있다. 코어부가 되는 금속입자에 제2 금속을 포함하면, 어떠한 이유로 쉘부가 파손되었을 때에, 방전시의 열에 의해 쉘부를 복원할 수 있다.

이 발명에 따른 ESD 보호 디바이스에 있어서, 바람직하게는 제1 및 제2 방전전극 그리고 방전보조전극은 절연체 기재의 내부에 배치되고, 절연체 기재는 제1 및 제2 방전전극 사이의 갭을 배치하는 공동(空洞)을 가지고, 절연체 기재의 표면 위에 형성되면서 제1 및 제2 방전전극에 각각 전기적으로 접속되는, 제1 및 제2 외부단자전극을 더 포함한다. 이로 인해, ESD 보호 디바이스의 내습성을 향상시킬 수 있다.

이 발명은 또, ESD 보호 디바이스의 제조방법에도 관한 것이다.

이 발명에 따른 ESD 보호 디바이스의 제조방법은, 제1 금속 및 제1 금속보다도 산화되기 쉬운 제2 금속을 포함함과 동시에, 제1 금속보다도 저융점의 불순물 성분을 더 포함하는 합금으로 이루어지는 합금분말을 준비하는 공정과, 절연체 기재를 준비하는 공정과, 상기 합금분말을 포함하는 미(未)소성의 방전보조전극을 절연체 기재의 표면 또는 내부에 형성하는 공정과, 방전보조전극 위에 있어서 서로 대향하도록 배치되는 제1 및 제2 방전전극을 절연체 기재의 표면 또는 내부에 형성하는 공정과, 미소성의 방전보조전극을 소성하는 공정을 포함한다.

그리고, 상기 소성공정은 합금분말을 구성하는 각 입자에 있어서, 제2 금속을 해당 입자의 표면을 향해서 이동시키고, 표면에 도달한 시점에 산화시켜서, 제2 금속을 포함하는 금속산화물로 하고, 해당 금속산화물을 가지고 쉘부를 형성함과 동시에, 제2 금속 입자의 표면을 향한 이동의 결과, 남겨진 제1 금속을 주성분으로 하는 금속입자를 코어부로 하는 코어-쉘구조 입자를 얻기 위해서, 제1 금속이 산화되지 않고 제2 금속이 산화되는 산소농도를 가지는 분위기하에서 열처리하는 공정과, 코어-쉘구조 입자에서의 코어부가 되는 금속입자를, 프랙털 차원이 1.03 이상이 되도록 변형시키는 공정을 포함하는 것을 특징으로 하고 있다.

상술한 방전보조전극을 형성하는 공정과 제1 및 제2 방전전극을 형성하는 공정은 어느 것이 먼저 실시되어도 된다.

상기 합금분말은, 바람직하게는 아토마이즈법(atomization method)을 이용해서 제조된다. 아토마이즈법에 의하면, 합금 조성의 제어가 용이하다. 본건 발명자는 합금을 구성하는 제1 금속과 제2 금속과의 조성비를 바꾸면, 소성공정에 의해 제2 금속을 포함하는 금속산화물을 가지고 형성된 쉘부의 두께를 제어할 수 있다는 지견을 얻고 있다. 또 합금분말을 구성하는 금속입자의 입경을 바꿈으로써도, 제2 금속을 포함하는 금속산화물을 가지고 형성된 쉘부의 두께를 제어할 수 있다는 것도 알고 있다.

합금분말에 포함되는 불순물 성분은 비스무트, 인 및 은으로부터 선택되는 적어도 1종인 것이 바람직하다. 이러한 불순물 성분들은 비교적 저렴하면서, 소성공정에 있어서 코어부가 되는 금속입자의 변형을 생기게 하는 효과가 비교적 높다는 이점을 가지고 있다.

이 발명에 따른 ESD 보호 디바이스에 의하면, 방전보조전극에 있어서 프랙털 차원 D가 1.03 이상인 미세한 요철을 표면에 가지는 금속입자가 포함되어 있으므로, 이 미세한 요철부에 전하를 집중시킬 수 있어서, 저인가 전압에서의 방전 특성을 향상시킬 수 있다.

따라서, 이 발명에 따른 ESD 보호 디바이스는 반도체장치 등의 다양한 기기 또는 장치의 보호를 위해서 널리 이용할 수 있다.

이 발명에 따른 ESD 보호 디바이스의 제조방법에 의하면, 소성공정에 있어서 코어-쉘구조 입자에서의 코어부가 되는 금속입자를 프랙털 차원이 1.03 이상이 되도록 변형시킬 수 있으므로, 방전보조전극에 포함되는 금속입자의 표면에 대하여 프랙털 차원 D가 1.03 이상인 미세한 요철을 용이하면서 능률적으로 부여할 수 있다.

도 1은 이 발명의 일실시형태에 의한 ESD 보호 디바이스(11)를 나타내는 단면도이다.
도 2는 도 1에 도시한 방전보조전극(18)을 구성하는 복수의 금속입자(24)를 확대하여 나타내는 단면도이다.
도 3은 이 발명에 있어서 채용된 금속입자 표면의 요철 정도를 나타내는 지표가 되는 프랙털 차원 D를 설명하기 위한 것으로서, 입자 투영상(投影像)을 나타내는 도면이다.
도 4는 도 3에 도시한 입자 투영상의 윤곽선의 프랙털 차원 D를 구하기 위해서 작성되는 그래프를 나타내는 도면이다.
도 5는 도 2에 도시한 금속입자(24)를 얻기 위해서 준비된 합금입자(25)에 있어서, 소성공정에서 생기는 제2 금속으로서의 Al의 거동을 모식적으로 나타내는 단면도이다.
도 6은 실험예에 있어서 제작한 ESD 보호 디바이스(42)의 제조공정을 설명하기 위한 것으로, 제1 세라믹 그린 시트(31) 위에, 미소성의 방전보조전극(32)을 형성한 상태를 나타내는 평면도이다.
도 7은 실험예에 있어서 제작한 ESD 보호 디바이스(42)의 제조공정을 설명하기 위한 것으로, 도 6에 도시한 공정 후, 미소성의 제1 및 제2 방전전극(33 및 34)을 형성한 상태를 나타내는 평면도이다.
도 8은 실험예에 있어서 제작한 ESD 보호 디바이스(42)의 제조공정을 설명하기 위한 것으로, 도 7에 도시한 공정 후, 미소성의 소실층(5)을 형성한 상태를 나타내는 평면도이다.
도 9는 실험예에 있어서 제작한 ESD 보호 디바이스(42)의 제조공정을 설명하기 위한 것으로, 도 8에 도시한 공정 후, 제2 세라믹 그린 시트(36)를 적층한 상태를 나타내는 단면도이다.
도 10은 실험예에 있어서 제작한 ESD 보호 디바이스(42)의 제조공정을 설명하기 위한 것으로, 도 9에 도시한 공정 후, 미소성의 외부단자전극(38 및 39)을 형성한 상태를 나타내는 단면도이다.
도 11은 실험예에 있어서, 도 10에 도시한 공정 후에 실시한 소성공정에서 채용된 소성 프로필을 나타내는 도면이다.
도 12는 실험예에 있어서, 소성공정을 실시하여 완성한 ESD 보호 디바이스(42)을 나타내는 단면도이다.

도 1을 참조하여 이 발명의 일실시형태에 의한 ESD 보호 디바이스(11)에 대해서 설명한다.

ESD 보호 디바이스(11)는 절연체 기재(12)를 포함하고 있다. 절연체 기재(12)는 예를 들면, 유리 세라믹 등의 저온 소결 세라믹(LTCC), 질화알루미늄, 알루미나 등의 고온 소결 세라믹(HTCC), 페라이트 등의 자성체 세라믹으로 구성된다. 절연체 기재(12)는 적어도 상층부(13)와 하층부(14)를 포함하는 적층구조를 가지고 있다.

절연체 기재(12)의 내부로서, 상층부(13)와 하층부(14) 사이에는 소정의 갭(G)을 두고 서로 대향하도록 배치된 제1 및 제2 방전전극(16 및 17)과, 제1 및 제2 방전전극(16 및 17) 사이에 걸치도록 형성된 방전보조전극(18)이 마련되어 있다. 절연체 기재(12)에서의 상기 갭(G)이 위치하는 부분은 공동(19)이 된다.

절연체 기재(12)의 외표면 위에는 제1 및 제2 외부단자전극(20 및 21)이 형성된다. 제1 및 제2 외부단자전극(20 및 21)은 각각, 전술한 제1 및 제2 방전전극(16 및 17)에 전기적으로 접속된다.

이러한 ESD 보호 디바이스(11)에 있어서, 방전보조전극(18)은 도 2에 도시하는 바와 같이 제1 금속을 주성분으로 하는 복수의 금속입자(22)를 포함하고 있다. 바람직하게는, 방전보조전극(18)은 상기 금속입자(22)를 코어부로 하면서, 제2 금속을 포함하는 금속산화물을 주성분으로 하는 쉘부(23)로 이루어지는 코어-쉘구조를 가지는 복수의 코어-쉘구조 입자(24)의 집합체로 구성되어 있다. 이렇게, 방전보조전극(18)에 포함되는 금속입자(22)가, 금속산화물을 주성분으로 하는 쉘부(23)로 완전히 또는 거의 완전히 덮인 상태인 코어-쉘구조 입자(24)의 코어부를 구성하도록 형성되면, 방전시의 절연 신뢰성을 높게 할 수 있다. 쉘부(23)는 미립자가 모인 상태가 아니라, 도 2에 도시하는 바와 같이 막형상으로 형성되어 있는 것에 주목해야 한다.

한편, 코어-쉘구조 입자(24)에는 절연 신뢰성을 실질적으로 해치지 않는 한, 금속산화물을 주성분으로 하는 쉘부(23)에 의해 덮여있지 않은 부분이 조금 존재하고 있어도 된다. 코어-쉘구조 입자(24)의 금속입자(22) 전 주위의 길이를 L1로 하고, 쉘부(23)로 피복된 금속입자(22) 주위의 길이를 L2로 했을 때, L2/L1의 비율이 75% 이상인 것을, 이 발명으로 말하는 "코어-쉘구조"가 달성된 것이라고 정의한다.

쉘부(23)의 적어도 일부에는 빈 구멍(26)이 형성되어 있는 것이 바람직하다. 이렇게, 쉘부(23)에 빈 구멍(26)이 존재하면 빈 구멍(26) 주변에 있어서 쉘부(23)가 얇아지기 때문에 비교적 낮은 ESD 인가 전압으로 방전을 개시할 수 있다.

코어부가 되는 금속입자(22)의 표면에는 미세한 요철이 형성되어 있다. 이 발명의 범위를 명확히 하기 위해서, 금속입자(22) 표면의 요철을 프랙털 차원 D로 규정하고, 이 프랙털 차원 D가 1.03 이상일 때, 이 발명의 범위 내로 한다. 프랙털 차원 D는 예를 들면, 오시마 토시오, "디바이더법(divider method)", 분체공학회지, 25, 1988년, p.287-291에 있어서 설명되어 있는 디바이더법으로 산출할 수 있다.

보다 상세하게는 도 3에 도시한 바와 같은 복잡한 곡선인 입자 투영상 윤곽선을 길이 r의 선분의 집합으로 꺾은선 근사(broken-line approximation)하는 것을 생각한다. 먼저, 곡선상의 임의의 점을 시점으로 하여, 그 점을 중심으로 해서 반경 r의 원을 그린다. 그 원과 곡선이 처음에 교차한 점과 시점을 직선으로 잇는다. 다음으로, 그 교점을 새롭게 시점으로 하여 이하 같은 조작을 반복한다. 이와 같이 길이 r의 선분의 집합으로 입자 투영상의 윤곽을 꺾은선 근사할 때에 필요한 선분의 개수를 N(r)로 한다. 기준이 되는 선분의 길이 r을 바꾸면, N(r)은 변화한다.

윤곽선의 프랙털 차원 D는 도 4에 나타내는 바와 같이 r과 N(r)을 이중 로그로 플롯(plot)(Richardson 플롯)하여 얻어지는 직선의 경사에 -1을 곱한 것으로서 얻어진다. 식으로 나타내면 다음 식이 된다.

N(r)∝r^-D

이것을 입자 투영상이 원과 같은 매끈한 표면의 입자에 적용하면, r을 1/a(a는 임의의 양의 실수)로 함으로써, 명백히 N(r)은 a배가 되고, 따라서 프랙털 차원 D는 1이 된다. 그러나, 표면에 요철이 있는 입자에서는 기준 선분의 길이 r을 작게 하면, r이 클 때에는 나타나지 않았던 입자표면의 작은 요철이 꺾은선 근사에 나타나므로 N(r)은 r의 감소분 이상으로 증가한다. 이 증가는 입자표면의 요철이 복잡해 질수록 커지므로, 이 증가 비율을 나타내는 프랙털 차원 D로 입자표면의 요철의 복잡함, 즉 입자형상을 표현할 수 있다.

한편, 통상 프랙털 차원 D는 복수개의 금속입자에 대한 평균치로서 구해진다. 보다 구체적으로는 프랙털 차원 D가, 예를 들면 20개의 금속입자에 대한 평균치로서 구해질 경우, 이 20개의 금속입자는 예를 들면 STEM(주사 투과형 전자현미경) 관찰에서의 시야 내에 존재하는 복수개의 금속입자 중, 사이즈가 큰 것부터 순서대로 20개의 것이 선택된다.

다시 도 2를 참조하여, 금속입자(22)가 1.03 이상인 프랙털 차원 D를 가지고 있으면, 표면에서의 요철의 존재 결과, 표면의 오목부분에 전하가 집중하기 쉬워지고, 그렇기 때문에 방전하기 쉬워져서 방전 특성이 향상되고, 특히, 보다 낮은 피크 전압을 실현할 수 있다.

또 방전보조전극(18)에 있어서, 복수의 코어-쉘구조 입자(24)는 유리질(琉璃質; glassy) 함유 물질(27)로 서로 결합되어 있는 것이 바람직하다. 이로 인해, 낙하 충격 후의 피크 전압 특성의 열화를 억제할 수 있다.

제2 금속으로서, 제1 금속보다도 산화되기 쉬운 것이 이용되면, 후술하는 제조방법을 적용하여, 제1 금속을 주성분으로 하는 금속입자(22)와 제2 금속을 포함하는 금속산화물을 주성분으로 하는 쉘부(23)로 이루어지는 코어-쉘구조를 가지는 복수의 코어-쉘구조 입자(24)를 용이하게 얻을 수 있다.

예를 들면, 제1 금속으로서 구리 또는 구리를 주성분으로 하는 구리계 합금이 사용된다. 제1 금속으로서 구리 또는 구리계 합금이 사용되면, 제2 금속으로는 예를 들면, 알루미늄, 니켈, 비스무트, 갈륨, 게르마늄, 인듐, 마그네슘, 인, 규소, 주석 등을 사용할 수 있다. 한편, 제1 금속으로서 구리 또는 구리계 금속이 사용되고, 방전보조전극(18)이 절연체 기재(12)와 공소성(共燒成)될 경우에는, 절연체 기재(12)는 LTCC로 구성되는 것이 바람직하다.

제1 금속으로서 그 외에 은, 알루미늄, 몰리브덴, 텅스텐 등을 사용할 수도 있다. 어느 경우에도 제2 금속으로는 제1 금속보다도 산화되기 쉬운 것을 선택하면 된다.

상기한 바와 같이 제2 금속으로서 제1 금속보다도 산화되기 쉬운 것이 선택되는데, 제2 금속을 포함하는 금속산화물은, 특히 산화알루미늄인 것이 바람직하다. 산화알루미늄은 절연성이 높기 때문에 방전시의 절연 신뢰성을 보다 향상시킬 수 있기 때문이다.

ESD 보호 디바이스(11)는 예를 들면, 다음과 같이 하여 제조된다.

먼저, 절연체 기재(12)가 될 복수의 세라믹 그린 시트가 준비된다. 복수의 세라믹 그린 시트 중, 제1 세라믹 그린 시트는 절연체 기재(12)의 예를 들면 하층부(14)를 형성하기 위한 것이고, 제2 세라믹 그린 시트는 마찬가지로 상층부(13)를 형성하기 위한 것이다.

또, 방전보조전극(18)을 형성하기 위한 것으로, 제1 금속 및 제1 금속보다도 산화되기 쉬운 제2 금속을 포함하는 합금으로 이루어지는 합금분말이 준비된다. 합금분말은 제1 금속보다도 저융점의 불순물 성분을 더 포함한다. 이 불순물 성분으로 바람직하게는 비스무트, 인 및 은으로부터 선택되는 적어도 1종이 사용된다. 합금분말은, 바람직하게는 아토마이즈법을 이용해서 제조된다. 아토마이즈법에 의하면 합금 조성의 제어가 용이하다.

다음으로, 제1 세라믹 그린 시트 위에 상기 합금분말을 포함하는 페이스트를 사용하여, 방전보조전극(18)이 될 미소성의 페이스트막이 소정의 패턴을 가지고 형성된다. 이 방전보조전극(18)을 형성하기 위한 페이스트에, 원하는 특성을 만족하는 범위에서 예를 들면 SiC를 함유시켜도 된다.

다음으로, 제1 세라믹 그린 시트 위이며, 상기 미소성의 방전보조전극(18)으로서의 페이스트 막 위에 있어서 소정의 갭(G)을 두고 서로 대향하도록 제1 및 제2 방전전극(16 및 17)이 형성된다. 방전전극(16 및 17)은 예를 들면, 도전성 페이스트를 부여함으로써 형성된다.

다음으로, 제1 및 제2 방전전극(16 및 17) 사이의 갭(G)을 덮도록 소실층이 형성된다. 소실층은 후술하는 소성공정에서 소실되어서, 전술한 공동(19)을 절연체 기재(12)의 내부에 남기기 위한 것이다. 소실층은 예를 들면, 수지 비즈를 포함하는 페이스트에 의해 형성된다.

한편, 상술한 방전보조전극(18), 제1 및 제2 방전전극(16 및 17) 그리고 소실층을 각각 형성하기 위해서 사용하는 페이스트는, 직접 부여 대상물 위에 부여되어도 되고, 혹은 전사법(轉寫法) 등을 이용하여 부여되어도 된다.

다음으로, 제1 세라믹 그린 시트 위에 미소성의 방전보조전극(18), 제1 및 제2 방전전극(16 및 17) 그리고 소실층을 덮도록 제2 세라믹 그린 시트가 적층되고, 압착된다. 이로 인해, 미소성의 절연체 기재(12)가 얻어진다.

다음으로, 미소성의 절연체 기재(12)의 표면 위에 제1 및 제2 외부단자전극(20 및 21)이 형성된다. 외부단자전극(20 및 21)은 예를 들면, 도전성 페이스트를 부여함으로써 형성된다.

다음으로, 소성공정이 실시된다. 이 소성공정의 결과, 세라믹 그린 시트가 소결되어 이루어지는 절연체 기재(12)가 얻어짐과 동시에, 방전전극(16 및 17), 방전보조전극(18) 그리고 외부단자전극(20 및 21)이 소결된다. 또 소실층이 소실되어, 공동(19)이 절연체 기재(12)의 내부에 형성된다.

이상과 같이 하여 ESD 보호 디바이스(11)가 완성된다.

상술한 소성공정시에, 특히 방전보조전극(18)에 포함되는 합금분말을 구성하는 각 합금입자에 있어서 생기는 현상에 대해서 주목하면, (1) 코어-쉘구조 형성공정, (2) 코어부의 변형 공정의 2단계 공정으로 분류된다. 이하, 각 공정에 대해서 상세하게 설명한다.

(1) 코어-쉘구조 형성공정

이 공정은 미소성의 방전보조전극(18)에 포함되는 합금분말을 구성하는 제1 금속이 산화되지 않고, 제2 금속이 산화되는 산소농도를 가지는 분위기하에서 실시된다. 이 공정은 통상, 소성 프로필 중의 승온과정에 있어서 달성되는 것으로, 합금분말을 구성하는 각 합금입자에 있어서, 제2 금속을 해당 합금입자의 표면을 향하여 이동시키고 남은 제1 금속을 주성분으로 하는 코어부로서의 금속입자와, 제2 금속을 표면에 도달한 시점에 산화시켜서 제2 금속을 포함하는 금속산화물을 주성분으로 하는 쉘부를 가지는 코어-쉘구조 입자를 형성하는 것이 목적이다.

합금을 구성하는 제1 금속이 Cu이며, 제2 금속이 Al이라고 하고, 도 5를 참조하면서 보다 구체적으로 설명한다. 도 5에는 합금분말을 구성하는 1개의 합금입자(25)가 모식적으로 도시되어 있다.

소성 프로필 중의 승온과정에서는 Cu 및 Al로 이루어지는 합금입자(25)에 있어서, Al은 화살표로 나타내듯이 해당 합금입자(25)의 표면을 향하여 이동하고, 표면에 도달한 시점에 산화되어서 Al₂O₃이 된다. 따라서, 합금입자(25)의 쉘부가 Al₂O₃에 의해 형성된다. 이러한 현상으로부터 알 수 있듯이 합금입자(25)의 코어부에는 제2 금속으로서의 Al이 남는 경우도 있다.

이 공정에서의 온도는 특별히 한정되지 않지만, 500℃~900℃의 범위에서 실시하는 것이 바람직하다. 500℃ 미만의 온도에서는 합금입자표면에 대한 제2 금속성분의 이동이 완만하게 되어서 충분한 두께와 균일성을 가지는 쉘부를 형성할 수 없는 경우가 있다. 한편, 900℃를 초과하는 온도에서는 합금입자표면에 대한 제2 금속성분의 이동이 불균일화하여 충분한 두께와 균일성을 가지는 쉘을 형성할 수 없는 경우가 있다.

이 공정에서의 산소농도는 합금입자를 구성하는 제1 금속성분이 산화하지 않고, 제2 금속성분이 산화하는 산소농도로 설정한다. 이 조건을 만족하는 산소농도이면 특별히 한정되지 않는다.

이 공정에서의 유지시간은 적어도, 500℃~900℃의 범위에서 30분~800분으로 설정하는 것이 바람직하다. 30분 미만인 경우, 합금입자 표면에 대한 제2 금속성분의 이동이 불충분하게 되고, 충분한 두께와 균일성을 가지는 쉘을 형성할 수 없는 경우가 있다. 800분을 초과하는 경우, 생산성이 현저하게 저하된다.

(2) 코어부의 변형 공정

이 공정은 통상, 소성 프로필에서의 탑 온도 유지 과정으로부터 강온 과정에 있어서 달성되는 것으로, 도 2에 도시하는 바와 같이 제1 금속을 주성분으로 하는 코어부로서의 금속입자(22)를 프랙털 차원 D가 1.03 이상이 되도록 변형시키는 것이 목적이다.

이 공정에서는 탑 온도 유지 과정에 있어서 코어-쉘구조 입자의 코어부로서의 금속입자와 쉘부 사이에서 접합을 달성한 후, 강온 과정으로 옮겼을 때, 일반적으로 금속쪽이 산화물보다도 열팽창계수가 크기 때문에 산화물이 주성분인 쉘부보다도 금속이 주성분인 코어부쪽이 보다 크게 수축하고자 하는 성질이 이용된다. 이 코어부의 수축시에 코어부가 쉘부로부터 받는 구속력이, 그 전 표면에 걸쳐서 균일하지 않고, 장소에 따라 다르기 때문에 수축의 정도가 장소에 따라 다르고, 그 결과 도 2에 도시하는 바와 같이 코어부로서의 금속입자(22)의 표면에 요철이 형성되는 것이라고 추측된다.

합금분말에 포함되는 제1 금속보다도 저융점의 불순물 성분은 상술한 코어부로서의 금속입자의 변형을 보다 용이하게 하기 위한 것이다. 불순물 성분은 전술한 바와 같이 비스무트, 인 및 은으로부터 선택되는 적어도 1종인 것이 바람직하다. 이러한 불순물 성분들은 비교적 저렴하면서, 소성공정에 있어서 코어부가 되는 금속입자의 변형을 생기게 하는 효과가 비교적 높다는 이점을 가지고 있다.

도 2를 참조하여 전술한 바와 같이 쉘부(23) 내에 빈 구멍(26)이 존재하고 있다. 이 빈 구멍(26)은 다음과 같이 하여 생성된 것이라고 추측된다. 즉, 코어부로서의 금속입자(22)에 상술한 바와 같은 불균일한 수축이 생겼을 때, 금속입자(22)의 수축에 따라 쉘부(23)의 일부가 수축했기 때문에 쉘부(23) 내에서 구조파괴가 일어나고, 그 결과 쉘부(23) 내에서 빈 구멍(26)이 만들어진 것이라고 추측된다.

이 공정에서의 온도는 특별히 한정되지 않지만, 제1 금속성분의 융점 미만에서 실시할 필요가 있다. 제1 금속성분의 융점 이상으로 설정한 경우, 코어부가 용융함으로써 코어-쉘구조가 파괴된다.

이 공정에서의 산소농도는 제2 금속성분이 환원되지 않는 산소농도로 하는 것이 바람직하다. 보다 바람직하게는 제1 금속성분이 산화하지 않고, 제2 금속성분이 산화하는 산소농도로 설정하는 것이 좋다.

또, 상술한 소성공정의 결과, 방전보조전극(18)에 있어서 바람직하게는 복수의 코어-쉘구조 입자(24)가 유리질 함유 물질(27)로 서로 결합된 상태가 얻어진다. 이 유리질 함유 물질(27)은 예를 들면, 다음과 같이 하여 생성된다.

즉, 절연체 기재(12)가 유리 세라믹 등의 저온 소결 세라믹(LTCC)으로 이루어지는 경우와 같이, 유리질 함유 물질을 포함하는 경우, 소성공정에 있어서 유리질 함유 물질(27)은 복수의 코어-쉘구조 입자(24) 사이를 결합하는 상태가 되도록 방전보조전극(18) 중으로 확산한다. 혹은 유리 그 자체를 미소성의 방전보조전극(18)에 미리 함유시켜 두는 방법, 소성시에 유리를 생성하는 물질을 미소성의 방전보조전극(18)에 미리 함유시켜 두는 방법, 소성시에 쉘부(23)와 반응하여 유리를 생성하는 방법, 소성시에 쉘부(23)의 주성분이 되는 제2 금속을 포함하는 산화물의 일부를 비결정질 성분으로 하는 방법 등을 채용함으로써도 복수의 금속입자(24)가 유리질 함유 물질(27)로 서로 결합된 상태를 얻을 수 있다.

이 발명의 범위 내에 있어서, 또한 이하와 같은 변형예도 가능하다.

도시한 실시형태에서는 방전전극(16 및 17) 그리고 방전보조전극(18)이 절연체 기재(12)의 내부에 배치되었지만, 절연체 기재의 외표면 위에 배치되어도 된다.

또, 방전전극(16 및 17) 그리고 방전보조전극(18)이 절연체 기재(12)의 내부에 배치될 경우여도 공동(19)은 반드시 형성되어 있지 않아도 된다.

또, 전술한 제조방법에서는 방전전극(16 및 17) 그리고 방전보조전극(18)을 소결시키기 위한 소성과 동시에, 절연체 기재(12)를 소결시키기 위한 소성을 실시했지만, 소결된 세라믹으로 이루어지는 절연체 기재를 미리 준비하고, 이 절연체 기재 위에 방전전극 및 방전보조전극을 형성하도록 해도 된다.

다음으로, 이 발명에 의한 효과를 확인하기 위해서 실시한 실험예에 대해서 설명한다.

[실험예]

<평가 시료의 제작>

(1) 세라믹 그린 시트의 제작

세라믹 재료로서, Ba, Al, 및 Si를 주된 성분으로 하는 재료를 준비했다. 그리고, 각 재료를 소정의 조성이 되도록 조합하고, 800~1000℃에서 하소(calcination)했다. 얻어진 하소 분말을 지르코니아 볼 밀로 12시간 분쇄하여 세라믹 분말을 얻었다.

다음으로, 이 세라믹 분말에 톨루엔 및 에키넨(Ekinen)을 포함하는 유기용제를 첨가하고, 이들을 혼합한 후, 또한 바인더 및 가소제를 첨가하여, 다시 이들을 혼합함으로써 슬러리를 얻었다.

다음으로, 이 슬러리를 닥터 블레이드법에 의해 성형하여 두께 50㎛의 세라믹 그린 시트를 제작했다. 여기서 제작된 세라믹 그린 시트 중 1개가 도 6 내지 도 10에 있어서 세라믹 그린 시트(31)로서 도시되어 있고, 또 다른 1개가 도 9 및 도 10에 있어서 세라믹 그린 시트(36)로서 도시되어 있다.

(2) 방전보조전극용 페이스트의 제작

표 1에 표시한 금속분말을 포함하는 방전보조전극용 페이스트 P-1~P-5를 제작했다. 표 1에 있어서, 페이스트 기호에 *를 첨부한 것은 이 발명의 범위 외의 방전보조전극용 페이스트이다.

보다 상세하게는 표 1의 "금속종"의 란에 제시된 합금 또는 금속으로 이루어지는 금속분말을 아토마이즈법으로 제작했다. 한편, 표 1에 표시한 "입도(粒度) 분포"는 레이저 회절식 입도 분포법에 의해 구하고, "조성"은 ICP-AES법(유도 결합 플라즈마 발광 분석)에 의해 구했다. "소성전 프랙털 차원 D"는 이하의 방법으로 구했다.

각 금속입자의 20개에 대해서 주사형 전자현미경(SEM)으로 촬영하고, 프랙털 차원을 전술한 디바이더법으로 산출했다. 산출된 프랙털 차원의 평균치를 표 1의 "소성전 프랙털 차원 D"의 란에 기재했다.

한편, 중량 평균 분자량이 5×10⁴인 에토셀(Ethocel) 수지와 중량 평균 분자량이 8×10³인 알키드 수지를 테르피네올에 용해함으로써, 유기 비히클을 얻었다. 유기 비히클 중에 있어서, 에토셀 수지의 함유율을 9.0중량%, 알키드 수지의 함유율을 4.5중량%, 테르피네올의 함유율을 86.5중량%로 했다.

다음으로, 상기 금속분말과 상기 유기 비히클을 체적비로 17:83이 되도록 조합하고, 3개 롤로 분산 처리하여 방전보조전극용 페이스트 P-1~P-5을 얻었다.

(3) 방전전극용 페이스트의 제작

평균 입경 1㎛인 Cu분말을 40중량%와, 평균 입경 3㎛인 Cu분말을 40중량%와, 에틸셀룰로오스를 테르피네올에 용해해서 제작한 유기 비히클을 20중량% 조합하고, 3개 롤에 의해 혼합함으로써 방전전극용 페이스트를 제작했다.

(4) 소실층용 수지 비즈 페이스트의 제작

소성시에 소실되어서 공동이 되는 소실층을 형성하기 위해서 수지 비즈 페이스트를 제작했다. 평균 입경 1㎛인 가교 아크릴수지 비즈 38중량%와, 에틸셀룰로오스를 디하이드로테르피닐아세테이트에 용해해서 제작한 유기 비히클 62중량%를 조합하고, 3개 롤에 의해 혼합함으로써 소실층용 수지 비즈 페이스트를 제작했다.

(5) 외부단자전극용 페이스트의 제작

평균 입경이 약 1㎛인 Cu분말을 80중량%와, 전이점 620℃, 연화점 720℃에서 평균 입경이 약 1㎛인 붕규산 알칼리계 유리 프릿(frit)을 5중량%와, 에틸셀룰로오스를 테르피네올에 용해해서 제작한 유기 비히클 15중량%를 조합하고, 3개 롤에 의해 혼합함으로써 외부단자전극용 페이스트를 제작했다.

(6) 각 페이스트의 인쇄

먼저, 도 6에 도시하는 바와 같이 세라믹 그린 시트(31)의 한쪽 주면(主面) 위에 방전보조전극용 페이스트를 도포함으로써, 150㎛×100㎛의 치수인 미소성의 방전보조전극(32)을 형성했다. 여기서, 방전보조전극용 페이스트로서, 표 1에 표시한 다양한 방전보조전극용 페이스트 P-1~P-5 중 어느 하나를, 표 2의 "방전보조전극 페이스트 기호"의 란에 제시하는 바와 같이 사용했다.

이어서, 세라믹 그린 시트(31)의 상기 주면 위로서, 미소성의 방전보조전극(32)과 일부 겹치도록 방전전극용 페이스트를 도포함으로써, 도 7에 도시하는 바와 같이 미소성의 제1 및 제2 방전전극(33 및 34)을 형성했다. 미소성의 제1 및 제2 방전전극(33 및 34)은 미소성의 방전보조전극(32) 위에 있어서, 20㎛의 갭(G)을 두고 서로 대향하는 것으로서, 대향부의 폭 W는 100㎛로 했다. 도 7에는 그 밖의 부분의 치수도 표시되어 있다.

이어서, 도 8에 도시하는 바와 같이 미소성의 제1 및 제2 방전전극(33 및 34)의 갭(G)을 덮도록 해서 소실층용 수지 비즈 페이스트를 도포하여 140㎛×150㎛의 치수인 미소성의 소실층(5)을 형성했다.

(7) 적층·압착

상기한 바와 같이, 미소성의 방전보조전극층(32), 미소성의 방전전극(33 및 34) 그리고 미소성의 소실층(5)을 형성한 제1 세라믹 그린 시트(31)의 주면 위에, 도 9에 도시하는 바와 같이 페이스트가 도포되어 있지 않은 제2 세라믹 그린 시트(36)를 복수장, 적층·압착하여 미소성의 절연체 기재(37)를 얻었다. 이 절연체 기재(37)는 소성 후의 두께가 0.3㎜가 되도록 했다.

(8) 컷트 및 외부전극용 페이스트의 인쇄

상기 절연체 기재(37)를, 소성 후에 있어서 1.0㎜×0.5㎜의 평면치수가 되도록 마이크로 커터로 잘랐다. 한편, 도 7에 도시한 치수 및 도 6 내지 도 9에 도시한 세라믹 그린 시트(31) 등의 외형 형상은 이 컷트 공정 후의 단계인 것이라고 이해해야 한다.

이어서, 도 10에 도시하는 바와 같이 절연체 기재(37)의 외표면 위에 외부전극용 페이스트를 도포하고, 그로 인해 제1 및 제2 방전전극(33 및 34)과 각각 접속되는 미소성의 제1 및 제2 외부단자전극(38 및 39)을 형성했다. 이렇게 하여, 미소성의 ESD 보호 디바이스(40)를 얻었다.

(9) 소성

상기 미소성의 ESD 보호 디바이스(40)를, 도 11에 나타낸 소성 프로필로 소성하고, 도 12에 도시하는 바와 같은 공동부(41)를 가지는 ESD 보호 디바이스(42)를 얻었다.

소성에 있어서는 N₂/H₂/H₂O의 비율을 변경함으로써, 표 2의 "소성조건"의 란에 제시하듯이 소성로(燒成爐)의 분위기를 제어했다. 표 2의 "소성조건"의 란에 제시하는 소성조건 A 및 B는 이하와 같다.

● 소성조건 A

구리가 산화하지 않고, 알루미늄이 산화하는 산소농도.

● 소성조건 B

구리 및 알루미늄이 산화하는 산소농도.

한편, 방전보조전극에 있어서 사용된 각 금속이 온도 T(K)에 있어서 산화하는 산소분압은 이하의 식에 의해 산출했다.

·ln(Cu_PO2) > {-338904+(-33TlogT)+247T}/(8.314T)

·ln(Al_PO2) > {-1117993+(-11TlogT)+244T}/(8.314T)

<특성 평가>

다음으로, 상술한 바와 같이 하여 제작한 각 시료에 따른 ESD 보호 디바이스에 대해서, 이하의 방법으로 각 특성을 조사했다.

(1) 방전보조전극 중에 포함되는 금속입자 구조 특성

각 ESD 보호 디바이스를 에폭시 수지에 메워서 경화시켰다. 경화 후, 연마에 의해서, 길이방향으로 연장되는 변과 두께방향으로 연장되는 변에 의해 규정되는 LT면을 노출시켰다. 한편, 연마는 폭방향 치수의 1/2에 달할 때까지 실시했다. 그 다음으로, 연마에 의해 노출한 방전보조전극에 대하여, FIB(수속 이온빔) 가공을 실시했다.

FIB 가공에 의해 샘플링한 방전보조전극에 대하여, STEM(주사 투과형 전자현미경) 관찰 및 각종 금속과 산소에 대한 EDS(에너지 분산형 X선 분석 장치)에 의한 분석을 실시했다. 한편, STEM 관찰은 가속 전압 5kV로 5000배와 25000배로 실시했다. 구체적으로는 먼저, 5000배로 방전보조전극 전체를 관찰하여 직경 1㎛ 이상인 금속입자를 추출했다. 그 후, 직경 1㎛ 이상인 금속입자를 25000배로 촬상하고, 그 STEM상에 대해서 후술하는 수법으로 프랙털 차원을 산출했다.

상술한 STEM 관찰 및 ESD 분석으로부터, 방전보조전극의 금속입자가 "금속산화물의 쉘부를 가지는 코어-쉘구조 입자의 코어부로서 존재하고 있는지"의 판정을 실시했다. 표 2의 "코어-쉘구조"의 란에 있어서, 금속산화물의 쉘부가 인정된 것을 "○"로 표시하고, 금속산화물의 쉘부가 인정되지 않은 것을 "×"로 표시했다. 한편, "코어-쉘구조"에 관한 "○" 및 "×"의 판정 기준은 전술한 정의대로, 금속입자 코어부의 전 주위 길이를 L1로 하고, 쉘부에서 피복된 코어부 주위의 길이를 L2로 했을 때, L2/L1의 비율이 75% 이상인 것을 "○"로 판정하고, 75% 미만인 것을 "×"로 판정하도록 했다.

또 금속산화물의 쉘부가 인정된 것에 대해서, 금속산화물의 종류를 분석했다. 그 결과가, 표 2의 "쉘부의 금속산화물종"의 란에 표시되어 있다.

또한, 이하의 수법으로 금속입자의 프랙털 차원 D를 산출했다. 먼저, STEM상 중의 직경 1.0㎛ 이상인 금속입자의 윤곽선에 대하여, 길이(r)=1.0㎛, 0.5㎛, 0.25㎛로 꺾은선 근사를 실시했다. 각 길이(r)과 윤곽선을 꺾은선 근사할 때에 필요한 선분의 개수 N(r)을 Richardson 플롯하고, 최소 제곱법으로 구한 경사에 -1을 곱하고, 프랙털 차원 D를 구했다. 이 조작을 20개의 금속입자에 대하여 실시하고, 20개의 평균치를 프랙털 차원 D라고 정하여, 표 2의 "프랙털 차원 D"의 란에 기재했다.

(2) 초기 쇼트 특성

각 시료에 따른 ESD 보호 디바이스의 외부단자전극 사이에 50V의 직류전압을 인가하여 절연 저항을 측정했다. 10⁸Ω 이상의 절연 저항을 나타낸 것을 초기 쇼트 특성이 양호하다고 판정하여 표 2의 "초기 쇼트"의 란에 "○"로 표시하고, 10⁸Ω 미만의 절연 저항을 나타낸 것을 초기 쇼트 특성이 불량하다고 판정하여 같은 란에 "×"로 표시했다.

한편, 이 실험예에서는 초기 쇼트 특성이 불량하다고 판정된 시료는 없었다.

(3) 쇼트 내성

각 시료에 따른 ESD 보호 디바이스에 대하여, 0.2kV 인가를 10회→ 0.4kV 인가를 10회→ 0.6kV 인가를 10회→ 1kV 인가를 10회→ 2kV 인가를 10회→ 4kV 인가를 10회 순차 실시했다. 인가시마다 각 시료의 절연 저항을 측정하고, 한번도 10⁶Ω 미만의 저항치가 측정되지 않은 것을 쇼트 내성이 양호하다고 판정하여 같은 란에 "○"로 표시하고, 한번이라도 10⁶Ω 미만의 저항치가 측정된 것을 쇼트 내성이 불량하다고 판정하여 같은 란에 "×"로 표시했다.

한편, 이 실험예에서는 쇼트 내성이 불량하다고 판정된 시료는 없었다.

(4) 저인가 전압에서의 방전 특성

정전기 시험 건을 이용하여 각 시료에 따른 ESD 보호 디바이스에 2kV의 정전기를 인가했다. 그때에, 오실로스코프(oscilloscope)로 측정되는 전압을 피크 전압(Vpeak)이라고 정의하고, 피크 전압이 300V 이하였던 것을 저인가 전압에서의 방전 특성이 뛰어난 것이라고 판정하여, 표 2의 "저인가 전압에서의 방전 특성"의 란에 "○"로 표시하고, 피크 전압이 300V를 초과한 것을 저인가 전압에서의 방전 특성이 불량하다고 판정하여 같은 란에 "×"로 표시했다.

(5) 종합 평가

상기 "초기 쇼트", "쇼트 내성" 및 "저인가 전압에서의 방전 특성"의 평가에 있어서, 모든 평가 항목에서 "○"로 평가된 시료에 대해서는 표 2의 "종합 평가"의 란에 "○"로 표시하고, 어느 하나의 평가 항목에서 "×"로 평가된 시료에 대해서는 같은 란에 "×"로 표시했다.

표 2에 있어서, 이 발명의 범위 외의 시료에 대해서는 그 시료번호에 *을 첨부하고 있다.

이 발명 범위 내의 시료 3~6의 ESD 보호 디바이스는 방전보조전극 내의 금속입자 구조가 금속산화물을 쉘부에 가지는 코어-쉘구조이면서, 프랙털 차원 D가 1.03 이상이기 때문에 뛰어난 ESD 보호 특성(초기 쇼트 특성, 쇼트 내성, 저인가 전압에서의 방전 특성)을 가지고 있었다. 한편, 시료 3~6에 있어서 사용한 방전보조전극용 페이스트 P-2~P-5에 포함되는 금속입자의 경우, 표 1에 표시하는 바와 같이 사용한 Cu-Al합금입자 중에 Cu보다도 저융점의 불순물을 포함하고 있었기 때문에 소성과정에서 코어부의 변형이 용이해져서 높은 프랙털 차원이 되었다고 추측할 수 있다.

한편, 이 발명의 범위 외의 시료 1의 ESD 보호 디바이스는 프랙털 차원 D가 1.03 미만이기 때문에 저인가 전압에서의 방전 특성이 불량했다. 시료 1에 있어서 사용한 방전보조전극용 페이스트 P-1에 포함되는 금속입자의 경우, 표 1에 표시하는 바와 같이 사용한 Cu-Al합금입자 중에 Cu보다도 저융점의 불순물이 포함되어 있지 않기 때문에 소성과정에서의 코어부의 변형이 곤란해져서 프랙털 차원 D가 1.03 미만이 되었다고 추측할 수 있다.

이 발명의 범위 외의 시료 2의 ESD 보호 디바이스는 "소성조건"이 "B"이며, 구리 및 알루미늄이 산화하는 소성분위기에서 소성하고 있기 때문에, 금속입자의 구리 및 알루미늄이 산화하고, 코어-쉘구조의 쉘부가 인정되지 않아서 저인가 전압에서의 방전 특성이 불량했다.

11, 42 ESD 보호 디바이스
12 절연체 기재
16, 17 방전전극
18 방전보조전극
19, 41 공동
20, 21 외부단자전극
22 금속입자
23 쉘부
24 코어-쉘구조 입자
31, 36 세라믹 그린 시트
32 미소성의 방전보조전극
33, 34 미소성의 방전전극
35 미소성의 소실층
37 미소성의 절연체 기재
38, 39 미소성의 외부단자전극
40 미소성의 ESD 보호 디바이스
G 갭

Claims (10)

1. 서로 대향하도록 배치된 제1 및 제2 방전전극과,
   상기 제1 및 제2 방전전극 사이에 걸치도록 형성된 방전보조전극과,
   상기 제1 및 제2 방전전극 그리고 상기 방전보조전극을 유지하는 절연체 기재를 포함하고,
   상기 방전보조전극은 제1 금속을 함유하는 복수의 금속입자를 포함하고,
   상기 금속입자의 프랙털(fractal) 차원 D가 1.03 이상인 것을 특징으로 하는 ESD 보호 디바이스.
2. 제1항에 있어서,
   상기 방전보조전극은, 상기 금속입자를 코어부로 하면서 제2 금속을 포함하는 금속산화물을 함유하는 쉘부로 하는, 코어-쉘(core-shell)구조를 가지는 복수의 코어-쉘구조 입자의 집합체로 구성되어 있는 것을 특징으로 하는 ESD 보호 디바이스.
3. 제2항에 있어서,
   상기 제2 금속은, 상기 제1 금속보다도 산화되기 쉬운 것을 특징으로 하는 ESD 보호 디바이스.
4. 제3항에 있어서,
   상기 제1 금속은 구리 또는 구리를 함유하는 구리계 합금인 것을 특징으로 하는 ESD 보호 디바이스.
5. 제3항 또는 제4항에 있어서,
   상기 제2 금속을 포함하는 상기 금속산화물은 산화알루미늄인 것을 특징으로 하는 ESD 보호 디바이스.
6. 제3항 또는 제4항에 있어서,
   상기 코어부는 부성분으로서 상기 제2 금속을 포함하는 것을 특징으로 하는 ESD 보호 디바이스.
7. 제1항 내지 제4항 중 어느 한 항에 있어서,
   상기 제1 및 제2 방전전극 그리고 상기 방전보조전극은, 상기 절연체 기재의 내부에 배치되고, 상기 절연체 기재는 상기 제1 및 제2 방전전극 사이의 갭을 형성하는 공동(空洞)을 가지고, 상기 절연체 기재의 표면 위에 형성되면서 상기 제1 및 제2 방전전극에 각각 전기적으로 접속되는, 제1 및 제2 외부단자전극을 더 포함하는 것을 특징으로 하는 ESD 보호 디바이스.
8. 제1 금속 및 상기 제1 금속보다도 산화되기 쉬운 제2 금속을 포함함과 동시에, 상기 제1 금속보다도 저융점의 불순물 성분을 더 포함하는 합금으로 이루어지는 합금분말을 준비하는 공정과,
   절연체 기재를 준비하는 공정과,
   상기 합금분말을 포함하는 미(未)소성의 방전보조전극을 상기 절연체 기재 위에 형성하는 공정과,
   상기 방전보조전극 위에 있어서 서로 대향하도록 배치되는 제1 및 제2 방전전극을 상기 절연체 기재의 표면 또는 내부에 형성하는 공정과,
   상기 미소성의 방전보조전극을 소성하는 공정을 포함하고,
   상기 소성하는 공정은,
   상기 합금분말을 구성하는 각 입자에 있어서, 상기 제2 금속을 상기 입자의 표면을 향하여 이동시키고, 표면에 도달한 시점에 산화시켜서 상기 제2 금속을 포함하는 금속산화물로 하고, 상기 금속산화물을 가지고 쉘부를 형성함과 동시에, 상기 제2 금속의 상기 입자의 표면을 향한 이동의 결과, 남겨진 제1 금속을 함유하는 금속입자를 코어부로 하는 코어-쉘구조 입자를 얻기 위해서, 제1 금속이 산화되지 않고 제2 금속이 산화되는 산소농도를 가지는 분위기하에서 열처리하는 공정과,
   상기 코어-쉘구조 입자에서의 상기 코어부가 되는 상기 금속입자를, 프랙털 차원이 1.03 이상이 되도록 변형시키는 공정을 포함하는 것을 특징으로 하는 ESD 보호 디바이스의 제조방법.
9. 제8항에 있어서,
   상기 합금분말을 준비하는 공정은, 아토마이즈법(atomization method)을 이용해서 상기 합금분말을 제조하는 공정을 포함하는 것을 특징으로 하는 ESD 보호 디바이스의 제조방법.
10. 제8항 또는 제9항에 있어서,
    상기 불순물 성분은, 비스무트, 인 및 은으로부터 선택되는 적어도 1종인 것을 특징으로 하는 ESD 보호 디바이스의 제조방법.

Images