WO2003046993A1 - Procede de production de plaquettes soi - Google Patents

Procede de production de plaquettes soi Download PDF

Info

Publication number
WO2003046993A1
WO2003046993A1 PCT/JP2002/011349 JP0211349W WO03046993A1 WO 2003046993 A1 WO2003046993 A1 WO 2003046993A1 JP 0211349 W JP0211349 W JP 0211349W WO 03046993 A1 WO03046993 A1 WO 03046993A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
soi
etch stop
ion implantation
thickness
Prior art date
Application number
PCT/JP2002/011349
Other languages
English (en)
French (fr)
Inventor
Kiyoshi Mitani
Isao Yokokawa
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to US10/495,988 priority Critical patent/US7084046B2/en
Priority to JP2003548311A priority patent/JPWO2003046993A1/ja
Publication of WO2003046993A1 publication Critical patent/WO2003046993A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • the present invention relates to a method for producing a SOI wafer.
  • CMOS-ICs and high-withstand-voltage ICs have a silicon oxide film insulator layer formed on a silicon single crystal substrate (hereinafter also referred to as a base wafer), and another silicon single crystal substrate is formed thereon.
  • a so-called SOI wafer is used in which a crystal layer is laminated and formed as an SOI (Silicon on Insulator) layer.
  • SOI Silicon on Insulator
  • a bonding method as a typical manufacturing method of SOI wafers.
  • a bond bond is desired.
  • the bond wafer is made into an SOI layer by reducing the film thickness to a thin film.
  • the following methods are well known.
  • Hydrogen is ion-implanted so that a hydrogen-rich layer is formed at a fixed depth position on the bonding surface of Bondueha (referred to as the first main surface). After bonding with the base wafer, the hydrogen-rich layer is bonded.
  • the bond wafer is peeled off using a so-called smart cut Title) Law).
  • a porous silicon layer is formed on the bonding surface side of the bond wafer by anodizing treatment, and a silicon epitaxy layer is vapor-phase grown on the porous silicon layer. Then, the bond wafer is bonded to the base wafer on the silicon epitaxy layer side, and the bond wafer is ground and removed from the side opposite to the bonding surface to just before the porous silicon layer, or a liquid is sprayed on the porous layer. Then, the remaining porous silicon layer is selectively etched to leave the silicon epitaxial layer as an SOI layer (the so-called ELTRAN TM method).
  • a silicon epitaxy layer with a high concentration of boron is vapor-phase grown on the bonding surface (referred to as the first main surface) of Bondueha. Then, the bond wafer is bonded to the base wafer on the silicon epitaxial layer side, and the bond wafer is partly ground and removed from the side opposite to the bonded surface. Finally, the remaining part of the bond wafer is selectively etched based on the boron concentration difference up to the position of the silicon epitaxial layer doped with high concentration of boron, and the silicon epitaxial layer is left as an SOI layer (so-called boron etch stop). Law).
  • a damage layer 8 due to ion implantation is formed on the surface, and the roughness of the peeled surface itself is larger than that of a mirror surface of a silicon wafer at a product level.
  • the surface of the S ⁇ I layer 7 'after peeling is mirror-finished by mirror polishing (commonly referred to as “touch-polishing”, which uses mechanical and chemical polishing) with a small polishing allowance.
  • touch-polishing which uses mechanical and chemical polishing
  • Layer and a standard deviation value ⁇ 1 within the same wafer are about 1.5 to 2 nm.
  • a standard deviation ⁇ 2 of thickness t (t l, t 2, t 3) produces a distribution of about 3 nm or more.
  • Such a variation in film thickness is inevitable in view of the current level of mirror polishing technology, and becomes a particularly serious problem as long as the thickness of the SOI layer stays below about 100 nm. is not.
  • the trend toward miniaturization and high integration of devices such as CMOS-LSI, which is the main application of SOI wafers has become more and more remarkable. What was being done is no longer surprising.
  • the average thickness required for ultra-thin SOI layers is well below 100 nm, ranging from tens of nm (eg, 20-50 nm) to around 10 nm in some cases.
  • the level of non-uniform film thickness as described above reaches 10 to several tens of percent of the target average film thickness, and is directly linked to the quality variation of the semiconductor device using the SOI wafer and the reduction of the manufacturing yield. Needless to say.
  • the finally obtained SOI layer is thinned by the etch back of the porous Si layer, but the porous Si layer is located near the surface of the SOI layer.
  • crystal defects such as stacking faults generated when an epitaxial layer is formed on the surface exist at a high density.
  • the same problem as the smart cut method (1) will occur if the touch cut is performed to remove crystal defects near the surface.
  • the silicon oxide film 3 is applied to the base wafer 1. Then, a step of grinding the bond wafer 2 and making it thinner by etching back must be adopted. Since this bonding heat treatment is usually performed at a high temperature of 1000 to 1300 ° C, as shown in Fig. 13B, the boron concentration profile near the interface of the epitaxial layer 11 is broadened and sharpened. Is lost, and the etch stop itself becomes impossible.
  • the bonding heat treatment temperature must be lowered to about 800 to 900 ° C, but if this is done, a sufficiently high bonding strength cannot be obtained, and many unbonded regions called voids occur. However, there arises a problem that the bonding interface is easily eroded in the etch-back process.
  • An object of the present invention is to reduce both the film thickness uniformity within a wafer and the film thickness uniformity between wafers, even when the required film thickness level of the SOI layer is extremely small. To provide a method for manufacturing SOI wafers that can reduce the quality variation and improve the manufacturing yield even when added to ultra-fine or highly integrated CMOS LSIs, etc. It is in. Disclosure of the invention
  • a method for producing an SOI wafer of the present invention comprises:
  • An insulating film is formed on at least one of the first main surfaces of the first substrate and the second substrate made of silicon single crystal, and the first main surfaces of the first and second substrates are connected to each other via the insulating film.
  • the thickness of the S ⁇ I layer is smaller than the first thickness and the second thickness is A second thickness reduction process to be performed;
  • the selective etching using the etch stop layer formed based on the ion implantation layer for the etch stop is performed. More, etch back Bondueja.
  • a feature of the method of the present invention resides in the timing of performing the second thickness reduction step by the selective etching.
  • an etch stop layer such as a high-concentration boron is formed before a bonding process between a first substrate (base wafer) and a second substrate (bondueha) via a silicon oxide film.
  • an ion implantation layer for a etch stop is formed by performing ion implantation after the completion of the bonding step.
  • the second substrate is reduced to a first film thickness suitable for ion implantation by a first thickness reduction step, and then an ion implantation layer for etch stop is formed by ion implantation.
  • This etch stop ion injection layer can be used, for example, as it is, or as a final etch stop layer with enhanced selective etching by performing additional processing. It can also be used. In any case, the conditions of the ion implantation are adjusted so as to obtain the depth of the concentration peak of the implanted ions corresponding to the target SOI layer thickness.
  • the etching stop ion-implanted layer thus formed is after the bonding heat treatment performed at a high temperature has already been completed.
  • concentration profile of the selective etching property imparting component contained in the film is broadened due to thermal diffusion, and a sharp concentration profile is maintained.
  • the ion implantation depth at the time of forming the ion implantation layer for etch stop can be accurately reproduced if the ion implantation energy is controlled to be constant, so that the depth of the concentration peak position of the selective etching property imparting component is in-plane. Variations are also very small.
  • the concentration profile shape with a steep and uniform peak position depth will be achieved, not only within the wafer but also between the wafers.
  • An SOI layer with an extremely good film thickness distribution can be obtained.
  • the surface of the SOI layer is 02 11349
  • the damaged layer may be removed without any problem by selective etching in the second thickness reduction step.
  • the polishing allowance is extremely small as compared with the conventional method. Therefore, the effect on the film thickness uniformity is suppressed.
  • the step of forming an ion implantation layer for etch stop includes the step of forming a high-concentration boron layer in which the ion implantation layer for etch stop is formed as a high-concentration boron layer by, for example, implanting boron ions from the surface side of the SOI layer. It can be.
  • the high boron concentration layer is used as an etch stop layer in the second thickness reduction step, and the surface layer side of the SOI layer from the etch stop layer is selectively etched based on the boron concentration difference.
  • a high-concentration boron layer is formed before a bonding step between a first substrate (base wafer) and a second substrate (bond wafer) via a silicon oxide film.
  • ion implantation is performed to form a high boron concentration layer.
  • the second substrate is reduced to a first film thickness suitable for ion implantation by a first thickness reducing step, and then boron is ion-implanted.
  • the conditions of the ion implantation are adjusted so as to obtain a boron concentration peak position depth corresponding to a target SOI layer thickness.
  • the boron-rich layer is a light element that has excellent selective etching properties S and is a light element, it is particularly liable to be diffused by heat treatment.
  • the boron high concentration layer is formed after the bonding heat treatment has already been completed, there is no concern that the concentration profile is broadened due to thermal diffusion, and the concentration profile is steep and the peak position depth is uniform.
  • An SOI layer with an extremely good film thickness distribution can be obtained corresponding to the boron concentration profile shape.
  • a heat treatment for activating boron can be performed on the SOI wafer.
  • the heat treatment temperature is 75 It is desirable that the temperature be limited to 0 ° C or less. If the heat treatment is performed at a temperature exceeding 750 ° C, excessive broadening is likely to occur due to the diffusion of the formed boron concentration profile shape. There is no point in doing it before. On the other hand, if the above-mentioned excessive broadening does not occur and the temperature is in a temperature range of 75 ° C.
  • a high concentration of ion-implanted boron remains in the resulting SOI layer.
  • This boron can be used, for example, as part of a p-type dopant, but if unnecessary, an outdiffusion heat treatment for removing remaining boron by outdiffusion is performed.
  • the temperature of this heat treatment is preferably adjusted to, for example, 900 to 130 ° C., and the atmosphere is preferably a hydrogen gas, an argon gas, or a mixed gas atmosphere thereof.
  • an oxygen diffusion step of diffusing oxygen toward the etch stop ion implanted layer in the SOI layer is performed, and the oxygen concentration of the etch stop ion implanted layer is increased, thereby surrounding the etch stop layer. It can also be formed as a high oxygen concentration layer having a higher oxygen concentration than the portion. That is, an ion implantation method is used to form an ion implantation layer for etch stop in the SOI layer, and then perform an oxygen diffusion step of diffusing oxygen toward the ion implantation layer for etch stop. Form a high etch stop layer. Then, after bonding the second substrate to the first substrate, at least a layer region of the second substrate that is in contact with the etch stop layer is selectively etched based on the oxygen concentration difference.
  • the high oxygen concentration layer in silicon (for example, oxygen silicon layer) is made of silicon with low oxygen concentration. Since a remarkable etching selectivity with respect to an alkaline solution or the like is generated between the substrate and the substrate, the etching of the bonded silicon single crystal thin film can be surely stopped.
  • the ion implantation layer for etch stop can control the ion distribution in the implantation depth direction relatively well by controlling the ion implantation energy. Then, the implanted ions form a crystal defect layer (damage layer) in the SOI layer having the first film thickness formed by reducing the thickness of the second substrate. Then, by performing the oxygen diffusion step, oxygen diffused into the SOI layer having the first film thickness is captured by the crystal defects, thereby forming an etch stop layer.
  • the etch stop layer has an oxygen concentration profile shape that is steep and has a uniform peak position depth corresponding to the implantation ion distribution of the etch stop ion implantation layer and, consequently, the crystal defect distribution.
  • the etch back from the surface of the SOI layer having the first thickness to the etch stop layer results in extremely good film thickness distribution not only within the wafer but also between the wafers.
  • SOI layer can be obtained.
  • this etch back can eliminate the touch polish, which has conventionally been the main cause of the deterioration in the thickness distribution of the SOI layer, from the process or reduce the polishing allowance, which greatly contributes to the improvement of the thickness distribution.
  • the ion implantation layer for etch stop uses at least one selected from the group consisting of hydrogen ions, rare gas ions, silicon ions, and oxygen ions, so that crystal defects contributing to oxygen capture can be formed at a high density.
  • the included damaged layer can be easily formed.
  • the thickness uniformity of the SOI layer after the completion of the second thickness reducing step can be ensured to be, for example, 0.4 nm or less in terms of the standard deviation of the film thickness in the same wafer.
  • the standard deviation between wafers with the same specifications can be kept below 2 nm.
  • a smart cut method or an ELTRAN method can be adopted as a method for reducing the thickness of the second substrate (bondueha) used in the first thickness reducing step.
  • the smart cut method When the smart cut method is adopted, at least one of hydrogen ions and rare gas ions is implanted from the first main surface of the second substrate prior to the bonding step, so that the first ion implantation profile in the depth direction can be used.
  • An ion implantation layer for stripping having a concentration peak is formed at a certain depth from the surface.
  • a bonding step for the first substrate is performed, and the silicon single crystal thin film to be the SOI layer is separated from the second substrate in the separation ion implantation layer. According to this, there is an advantage that the second substrate from which the SOI layer has been peeled off can be reused for manufacturing the next SOI wafer.
  • a damage layer is formed on the surface of the SOI layer (bonded silicon single crystal thin film) immediately after peeling by implantation of hydrogen ions or the like, but this damage layer is not affected by the selective etching in the second thickness reduction step. Can be removed. Further, since the thickness is not required as much as that of the conventional technology, the thickness distribution of the SOI layer can be significantly improved as compared with the conventional case.
  • a porous silicon layer is formed on the first main surface side of the second substrate prior to the bonding step, and then a silicon epitaxial layer to be an SOI layer is formed on the porous silicon layer. Is vapor-phase grown. Then, a bonding step with the first substrate is performed on the surface of the silicon epitaxial layer. Thereafter, the silicon epitaxial layer to be the SOI layer is peeled from the second substrate in the porous silicon layer of the second substrate, and the porous silicon layer remaining on the silicon epitaxial layer is further removed.
  • An SII layer is formed by selective etching and removal.
  • FIG. 1 is an explanatory diagram of a manufacturing process of an SOI wafer according to a first embodiment of the present invention.
  • FIG. 2 is a process explanatory view following FIG.
  • FIG. 3 is a diagram showing a first modification of the wafer bonding mode in the smart cut method.
  • FIG. 4 is a diagram showing a second modified example.
  • FIG. 5 is a process explanatory view showing an example in which the first thickness reducing step is performed by a grinding and polishing method.
  • FIG. 6 is a process explanatory view showing an example in which the first thickness reducing step is performed by the ELTTRAN method.
  • FIG. 7 is an explanatory view of a manufacturing process of the SOI wafer according to the second embodiment of the present invention.
  • FIG. 8 is a diagram schematically showing an example of removing a damaged layer after a peeling step.
  • Figure 9 illustrates the effect of particles on the formation of the etch stop layer, along with the countermeasures.
  • FIG. 10 is a diagram schematically showing an example of removing a damaged layer based on an ion implantation layer for etch stop.
  • FIG. 11 is an explanatory view of a modification of the SOI wafer manufacturing process of FIG.
  • FIG. 12A is a first diagram showing a problem of the first conventional method relating to the manufacture of SOI wafers.
  • Figure 12B is also the second figure.
  • Figure 12C is also the third figure.
  • FIG. 13A is a first diagram showing a problem of the second conventional method for manufacturing an SOI wafer.
  • Figure 13B is the second figure.
  • FIG. 1 schematically illustrates a method for manufacturing an SOI wafer according to the present invention, using a smart cut method as an example.
  • a base wafer 1 silicon single crystal wafer
  • a bond wafer 2 silicon single crystal wafer
  • a silicon oxide film 3 is formed on the surface of the bond wafer 2 as an insulating film.
  • the silicon oxide film 3 can be formed by, for example, thermal oxidation such as jet oxidation, but it is also possible to adopt a method such as CVD (Chemical Vapor Deposition).
  • the thickness tx of the silicon oxide film is a known value, for example, about 50 nm to 2 ⁇ m. Further, instead of the silicon oxide film 2, an insulating film such as a silicon nitride film / silicon oxynitride film can be used.
  • step (d) after the silicon oxide film 3 is formed, the bond wafer 2 is placed at a position at a certain depth from the main surface on the irradiation side of the silicon single crystal wafer by, for example, irradiation with a hydrogen ion beam. Then, a hydrogen-rich layer (ion-implanted layer) 4 is formed.
  • the hydrogen-rich layer 4 has a hydrogen concentration profile in the depth direction of the wafer.
  • the hydrogen concentration is formed such that a peak position of the hydrogen concentration is generated at a position where the depth from the surface of the bond 2 is 100 to 1000 nm.
  • the depth d 1 of the step (d) corresponds to the sum of the thickness of the SOI layer after peeling (that is, the first film thickness) and the thickness of the silicon oxide film 3.
  • step (e) After cleaning the main surfaces of the base wafer 1 and the bond wafer 2 with a cleaning solution, as shown in step (e), they are superposed on the side on which the silicon oxide film 3 is to be formed. Bonding by heat treatment (peeling heat treatment) at low temperature of C. By the peeling heat treatment, as shown in step (f), the bond wafer 2 is peeled at approximately the concentration peak position of the high-concentration hydrogen layer 4 described above, and the portion remaining on the base wafer 1 side becomes the SOI layer 7 ′ (see above).
  • First thickness reduction step Hereinafter, the S ⁇ I ⁇ wafer obtained after the completion of the first thickness reduction step is represented by reference numeral 50 ′).
  • the heat treatment for separation can be omitted by increasing the dose or activating the surface by performing plasma treatment on the surface to be overlapped in advance.
  • a damage layer 8 due to ion implantation is formed on the SOI layer 7 'immediately after the separation.
  • the conventional touch polish for removing the damaged layer 8 is not performed. This is because the damaged layer 8 can be chemically removed at the time of selective etching in the second thickness reducing step described later. A force that forms an extremely good thickness distribution of the SOI layer by the second thickness reducing step. It can be said that it is rather desirable not to perform a touch-bolishing that worsens this. However, if the polishing cost is smaller than the etching cost at the time of selective etching, the polishing is not prevented.
  • a bonding heat treatment is usually performed at a high temperature of 100 to 130 ° C.
  • this heat treatment can be performed also as a later-described boron out-diffusion heat treatment, but by performing the bond heat treatment before the selective etching in the second thickness reduction step, the bonding interface at the time of selective etching can be obtained. Erosion can be prevented.
  • step (a) of FIG. 2 boron (B) is ion-implanted into the SOI layer 7 ′ of the SOI wafer 50 ′ from the SOI layer surface 7 a side. 13
  • a boron high concentration layer 10 having a concentration peak at a position of a constant depth d 2 is formed (boron high concentration layer forming step).
  • This concentration peak position is an etch stop position at the time of selective etching described later.
  • the concentration peak depth d 2 of the high boron concentration layer 10 is the peak position depth dl of the hydrogen concentration in the first thinning step.
  • tx is the thickness of the silicon oxide film 3,
  • Boron concentration absolute value at the peak position of the boron-rich layer 10 is 1 X 10 19 cells (;. 111 3 ⁇ 1 X 1 0 20 or it is desirable that a Z cm 3 peak position location of the boron-rich layer If the absolute value of the boron concentration at 1 ⁇ 10 19 / cm 3 is less than 1 ⁇ 10 19 / cm 3 , the etch stop effect will be impaired due to poor selectivity, and if it exceeds 1 ⁇ 10 2 Q / cm 3 , the ion implantation amount will be excessive. If the surface 7a of the SOI layer 7 'at the time of boron ion implantation is a peeled surface, the surface roughness reflects the surface roughness.
  • the peak position of the high boron concentration layer 10 may vary.
  • inert gas such as hydrogen gas, argon gas
  • a high-temperature heat treatment of 1100 to 1300 ° C in a mixed gas is performed to improve the surface roughness of the surface of the SOI layer 7 'to be ion-implanted (for example, 0.3 nm or less by RMS).
  • such a high-temperature heat treatment can be performed in combination with the above-described bonding heat treatment, for example, using only a single-heater heat treatment furnace such as a general batch type vertical furnace and a horizontal furnace.
  • the thickness of the SOI layer is reduced to a second thickness smaller than the first thickness.
  • Processing is performed (second thickness reduction step), and an SOI wafer 50 having an SOI layer 7 having a final thickness of ty as shown in (c) is obtained.
  • the etchant a solution is used in which when the boron concentration changes from a low concentration side to a high concentration side at a certain limit concentration, the etching ability with respect to the silicon rapidly decreases or stops.
  • the silicon high-concentration layer 10 serving as an etch stop layer is formed after the bonding heat treatment performed at a high temperature, the silicon high-concentration layer 10 is subjected to the selective etching process while maintaining the steep concentration profile shape. You. As a result, it is possible to obtain an SOI layer having an extremely good film thickness distribution not only within the wafer but also between the wafers, corresponding to the boron concentration profile shape having a steep and uniform peak position depth. In addition, the damage layer 8 (FIG. 1) due to hydrogen ion implantation for exfoliating the SOI layer is removed without any problem by this etching.
  • the thickness uniformity of the obtained SOI layer 7 can be ensured to be, for example, 0.4 nm or less by the standard deviation value of the film thickness in the same wafer.
  • the 3-1 layer 7 is made ultra-thin to 2011111 or less (for example, 10 nm), it is possible to reduce the variation in film thickness within and between wafers to a range that can sufficiently withstand practical use. .
  • boron remains in the etched SOI layer 7 '.
  • This boron can be used, for example, as part of a p-type dopant, but if not needed, the remaining boron can be used as in step (c). 0211349
  • the metal By performing a heat treatment at 900 to 1300 ° C. in a hydrogen atmosphere (or an inert gas atmosphere such as an argon gas), for example, the metal can be diffused outward and removed.
  • a hydrogen atmosphere or an inert gas atmosphere such as an argon gas
  • the present invention is not limited to these embodiments, and various modifications or improvements can be added without departing from the technical scope based on the description of the claims.
  • the form of the smart cut method is not limited to the form shown in FIG. 1, and for example, as shown in step (a) of FIG.
  • the silicon oxide films 3 and 3 can be formed on the bonding surface (first main surface) of both the bonding wafer 1 and the bond wafer 2, and as shown in step (a) of FIG. Only the silicon oxide film 3 can be formed. In any case, as shown in step (b), after peeling, the same SOI wafer 50 'as in FIG. 1 is obtained.
  • a method of reducing the film thickness by grinding and polishing the bond wafer 2 from the surface opposite to the surface on which the silicon oxide film 3 is formed is adopted.
  • the surface is smoothed by mechanical chemical polishing or by adding a gas-phase etching called PACE (Plasma Assisted Chemical Etching) method in addition to that, so that the SOI layer Get the wafer 50 '.
  • PACE Plasma Assisted Chemical Etching
  • the first thickness reduction step can be performed by the well-known ELTRAN method.
  • Figure 6 shows an example.
  • step (a) after a porous silicon layer 31 is formed on the first main surface side of the bond wafer 2 by well-known anodizing treatment, an SOI layer should be formed on the porous silicon layer 31.
  • the silicon epitaxy layer 37 is vapor-phase grown.
  • a bonding heat treatment step is performed on the base wafer 1 via the silicon oxide film 3.
  • step (b) the portion of the bond silicon wafer 2 located on the second main surface side (the side opposite to the bonding surface) with respect to the porous silicon layer 31 is removed by surface grinding or the like, or fluid is added to the porous layer. Is sprayed to peel off. Then, as shown in step (c), the remaining porous silicon layer is selectively etched and removed with an etching solution such as hydrofluoric acid / hydrogen peroxide (for example, a volume ratio of 1: 5), and the SOI layer is removed. Obtain SO I @ a 50 'with 7'.
  • the subsequent steps (d) and (e) are the same as in FIG.
  • FIG. 7 illustrates a basic embodiment of a method for manufacturing an SOI wafer according to a second embodiment of the present invention.
  • a base wafer 107 as a first silicon single crystal substrate and a bond wafer 101 as a second silicon single crystal substrate shown in step (a) are prepared.
  • a silicon oxide film 102 is formed as an insulating film on the first main surface J side of the bond wafer 101.
  • This silicon oxide film 102 can be formed by, for example, thermal oxidation such as wet etching, but it is also possible to adopt a method such as CVD (Chemical Vapor Deposition).
  • the thickness t a of the silicon oxide film is set to a value of about 50 nm or more and about 2 m or less in consideration of the fact that the silicon oxide film is used as an insulating layer such as MOS-FET.
  • the first main surface of the bond wafer 1 in this embodiment, the main surface J on which the silicon oxide film 102 is formed is irradiated with, for example, a hydrogen ion beam to emit hydrogen ions.
  • An ion implantation layer 104 for implantation and separation is formed.
  • this ion-implanted layer 104 was located at a position of 100 nm or more and 2000 nm or less from the surface of the silicon oxide film 102 (first depth position da). It is preferable to form such that a peak position of the hydrogen concentration occurs.
  • the first depth position da corresponds to the sum of the thickness of the combined silicon single crystal thin film 105 (described later) and the thickness of the silicon oxide film 102.
  • the thickness is less than 100 nm, a bonded silicon single crystal thin film 105 having a sufficient thickness cannot be obtained. If the thickness exceeds 2,000 nm, the energy of the ion implanter must be extremely increased.
  • the average thickness of the SOI layer 115 (process (g)) to be finally obtained is set to about 10 to 50 nm, the ion implantation layer 104 for peeling is formed in the depth direction of the wafer.
  • the hydrogen concentration profile was measured, the peak of the hydrogen concentration was found at a position of 100 to 1000 nm (however, when the silicon oxide film 102 is formed on the surface, it is represented by the depth excluding the silicon oxide film 102). It is good to form so that a position arises.
  • the ion implantation depth da is adjusted by the ion energy (acceleration voltage). For example, when using hydrogen ions, when the thickness ta of the silicon oxide film is set to 50 nm, peeling is performed. It is preferable to adjust the ion implantation energy for forming the ion implantation layer 104 for use to about 10 kV to 60 keV.
  • the implantation amount (dose amount) of hydrogen ions is 2 ⁇ 10 16 / cm 2 to l ⁇ 10 17 / c ⁇ 2 .
  • the step for amount see ions striking write is excessively increased turned into long, to avoid a decrease in production efficiency is I want to.
  • the ion implantation layer 104 for separation may be formed by implanting helium ions or argon ions instead of hydrogen ions.
  • step (b) The bond wafer 101 and the base wafer 107, on which the peeling ion implantation layer 104 is formed as described above, are cleaned with a cleaning liquid.
  • step (b) the wafers 101 and 107 are bonded together on the side where the silicon oxide film 102 is formed (that is, on the first main surfaces J and K sides).
  • step (c) the laminate is subjected to a heat treatment at a low temperature of 400 to 600 ° C., whereby the bond wafer 101 is peeled at substantially the concentration peak position of the peeling ion implantation layer 104 described above.
  • the portion remaining on the base wafer 107 side becomes the SOI layer 105 (bonded silicon single crystal thin film described above) after peeling (peeling step). Note that the ion implantation for forming the ion implantation layer 104 for separation is performed. 2/11349
  • the peeling heat treatment by increasing the filling amount or performing plasma treatment on the surfaces to be overlapped in advance to activate the surfaces.
  • the remaining bond duct portion 103 after peeling can be reused after re-polishing the peeled surface.
  • ions are implanted from the first main surface J of the SOI layer 105 after peeling to form the ion implantation layer 106 for etch stop.
  • the etch stop ion implantation layer 106 is preferably formed such that a hydrogen concentration peak position occurs at a depth position db of 30 to 300 nm.
  • the ion implantation energy for forming the etch stop ion implantation layer 106 at the depth position db is preferably adjusted to about 3 keV or more and about 35 keV when hydrogen ion is used.
  • a high-temperature heat treatment at 1100 to 1300 ° C is performed in an inert gas such as hydrogen gas or argon gas or a mixed gas thereof before ion implantation. It is preferable to take measures to improve the surface roughness.
  • the ion implantation amount when forming the etch stop ion implantation layer 106 is set to 1 ⁇ 10 15 / cm 2 to 4 ⁇ 10 16 / cm 2, and is based on the ion implantation amount when forming the separation ion implantation layer. Should also be small.
  • the formation of damage for forming the etch stop layer 106 ′ (process (e)) described later will be incomplete, and a high oxygen concentration layer having a sufficient etch stop effect will be obtained. Disappears. If the ion implantation amount exceeds 4 ⁇ 10 16 Zcm 2 , undesired peeling of the bonded silicon single crystal thin film 105 may occur in the ion implantation layer 106 for etch stop.
  • the ion species for forming the etch stop ion implanted layer 106 can be variously selected according to the method used to form the etch stop ion implanted layer 106 as the etch stop layer 106 ′ composed of a high oxygen concentration layer. can do. In the process of FIG. 7, hydrogen ions (or, alternatively, helium ions or argon ions) are used. These ionic species mainly generate oxygen in the bonded silicon single crystal thin film 105. P leak 2/11349
  • an etch stop layer 106 ′ having a higher oxygen concentration than the surrounding portion is formed in the SOI layer 105 after peeling, by the above ion implantation layer for etch stop 10. 6 (etch stop layer forming step).
  • the ion implantation layer for etching stop 106 is performed.
  • a kind of internal oxidation treatment is performed to form an etch stop layer 106 'by increasing the oxygen concentration of the silicon oxide.
  • the oxygen diffusion step can be specifically performed by a heat treatment in an oxygen-containing atmosphere.
  • an oxygen gas atmosphere for example, an oxygen gas atmosphere, an oxygen mixed gas in which oxygen is mixed with nitrogen or argon, and a gas atmosphere composed of a gas (for example, water vapor) composed of a compound molecule containing an oxygen atom can be used.
  • a gas atmosphere composed of a gas for example, water vapor
  • the heat treatment temperature for oxygen diffusion be set to 700 ° C. or more and 100 ° C. or less.
  • a damaged layer 108 d due to ion implantation may remain in the outermost layer portion of the S ⁇ I layer 105 after peeling.
  • the heat treatment temperature for oxygen diffusion If the temperature is set to a relatively high temperature as described above, the above-described crystal defects are likely to grow from the damaged layer 108d, and the problem of penetrating the SOI layer may be more likely to occur. Therefore, if the outermost layer of the SOI layer 105 is removed by etching prior to the oxygen diffusion step, such a problem is less likely to occur.
  • the etching allowance dc may be such that the damaged layer 108d can be removed, and for example, it is appropriate to set the etching allowance dc to about 50 to 150 nm.
  • the etching can be carried out using mixed acid etching such as hydrofluoric acid and nitric acid, chemical etching by alkali etching such as KOH and NaOH, or gas phase etching such as ion etching. . Note that such etching can be performed in advance before the ion implantation step for forming the ion implantation layer 106 for etch stop.
  • the conventional touch polishing for removing the damaged layer 108d is not performed.
  • the thickness distribution of the SOI layer 105 after peeling will be significantly impaired by the touch brush, and accordingly, the etching allowance for removing the damage layer 108 d will be reduced accordingly. It can be said that it is easy to secure.
  • the oxygen diffusion heat treatment may be performed alone, but it may be combined with the heat treatment for other purposes.
  • a bonding heat treatment for firmly bonding the first substrate and the bonded silicon single crystal thin film after the peeling step (in the present embodiment, the same as the SOI layer 105 after peeling).
  • a bonding heat treatment for firmly bonding the silicon wafer (first substrate) 107 via the silicon oxide film 102) is required. Since this bonding heat treatment is usually performed at a high temperature of 100 ° C. or more and 130 ° C. or less, it is not impossible to use it for the oxygen diffusion heat treatment.
  • the temperature of the oxygen diffusion heat treatment be set somewhat lower than this. I can say.
  • the surface protection oxidation heat treatment (700 ° C or more and 1000 ° C or less) of the bonded silicon single crystal thin film is advantageous in that it can be used for oxygen diffusion heat treatment.
  • a protective oxide film 105a is formed on the surface of the SOI layer 105 after peeling.
  • the etch stop layer 106 ′ is formed as a high-oxygen concentration layer, but is finally removed, and does not require the high-level and insulating properties of the silicon oxide film 102. Accordingly, it is sufficient that the etch stop layer 106 'can sufficiently fulfill the etching stop function, and the formed thickness tb ((f) in FIG. 7) is desirably, for example, 2 nm or more and 50 nm or less. . If the formed thickness is less than 2 nm, the etching stop function may be insufficient. If the formed thickness is more than 50 nm, the oxygen diffusion process tends to become longer.
  • the etch stop layer 106 must be able to reliably stop the etch from progressing to the underlying silicon layer that should ultimately remain as the SOI layer 115.
  • foreign matter such as particles P adheres to the surface J ′ of the SOI layer 105 after peeling, which is the ion implantation side when forming the ion implantation layer 106 for etch stop.
  • ion implantation is hindered in the attachment region, and a large number of pinholes are generated in the obtained etch stop layer, from which the etchant may penetrate and the underlying silicon layer may be attacked.
  • the SOI layer 105 A method may be employed in which the ion implantation into the surface J 'is repeated while changing the angle. That is, by making the ion beam obliquely incident on the surface J ′, the ion beam can also be made to go under the particle P. When the ion implantation angle or direction is changed, the ion implantation is performed while the shadow area of the particle P changes on the surface J ′. As a result, the region that is not ion-implanted is reduced, and the probability of occurrence of pinholes can be greatly reduced.
  • the etch stop layer 106 When the etch stop layer 106 is formed in this way, as shown in step (f) of FIG. 7, the portion 108 of the SOI layer 105 closer to the surface layer than the etch stop layer 106 is stripped from the oxygen concentration as shown in step (f) of FIG.
  • the selective etching based on the difference reduces the thickness of the SOI layer 105 after peeling.
  • an alkaline solution for example, an aqueous solution of NaOH, KOH or TMAH (Tetramethyl ammonium hydroxide) can be used.
  • the etch stop layer 106 ' is formed based on the ion implantation layer 106 for etch stop as described above. Since the etch stop ion implantation layer 106 is formed at a shallow position corresponding to the average thickness tc of the SOI layer 115 of about 10 to 50 rim, the ion implantation depth hardly varies. Therefore, the etch stop layer 10 6 ′ has an oxygen concentration profile shape that is relatively steep and has a uniform peak position depth. As a result, an SOI layer 115 having an extremely good film thickness distribution can be obtained not only within the wafer but also between the wafers in accordance with the oxygen concentration profile shape.
  • the protective oxide film 105 a is removed with hydrofluoric acid, and the thickness reduction step is performed by the above-described selective etching. Further, as shown in step (g) of FIG. 7, the etch stop remaining on the SOI layer 115 is removed. By etching away the layer 106, ', a SOI wafer 50 is obtained.
  • the etch stop layer 106 ' is a high oxygen concentration layer, for example, a silicon oxide layer, and can be easily removed by etching using hydrofluoric acid.
  • the etch stop layer 106 ' may be removed by dry etching (vapor phase etching).
  • a flattening heat treatment for further flattening the surface of the SOI layer 115 can be performed.
  • This flattening heat treatment can be performed at 110 to 130 ° C. in an inert gas such as an argon gas, a hydrogen gas, or a mixed gas thereof, and should be performed together with the bonding heat treatment described above. I can do it. Specifically, it can be carried out using a heater heating type heat treatment furnace such as a general patch type vertical furnace and horizontal furnace, and a single-wafer type heat treatment that completes heat treatment in several seconds to several minutes by lamp heating etc. It can also be performed using an RTA device.
  • the etch stop layer 106 ′ is formed based on the etch stop ion implanted layer 106, it is shown in FIG. 10 even after the etching is removed by hydrofluoric acid or the like. As described above, there is a possibility that the damaged layer 108 d during ion implantation slightly remains. Therefore, after performing the thickness reduction step, after performing the thermal oxidation of the outermost layer portion of the SOI layer 115, a sacrificial oxidation process of etching and removing the formed thermal oxide film 115s with hydrofluoric acid or the like is performed. The above-mentioned damaged layer 108d can be effectively removed.
  • the damaged layer 108 d is formed as a trace of the ion implantation layer 106 for etch stop having a small ion implantation amount and a small implantation depth
  • a thermal oxide film 110 for removing this is used. It is sufficient to form 5 s as thin as 5 nm or more and 100 nm or less. Therefore, the influence of the formation and removal of the thermal oxide film 115 s on the thickness distribution of the SOI layer 115 can be small. Also, such a sacrificial oxidation process fine-tunes the final S ⁇ I layer 115 thickness. 0211349
  • an ion implantation layer for etch stop may be formed in the bonded silicon single crystal thin film using oxygen ions.
  • FIG. 11 shows an example of the process. Steps (a) to (c) are the same as steps (a) to (c) in FIG. Then, in the step (d), the ion implantation layer 160 for etch stop is formed using oxygen ions.
  • the etch stop ion implanted layer 160 is preferably formed so that a peak position of the oxygen concentration occurs at a position of 50 nm or more and 500 nm (second depth position db).
  • the ion implantation amount is preferably 1 ⁇ 10 15 (: 111 2 to 4 ⁇ 10 17 / cm 2 ).
  • the ion implantation layer 160 for etch stop can be formed as a high oxygen concentration layer from the beginning by oxygen ion implantation.
  • the heat treatment temperature is preferably in the range of 900 to 1350 ° C. At 900 ° C or lower, the effect of improving the selective etching property is small, and when it exceeds 1350 ° C, there is a problem of metal contamination and occurrence of slip dislocation.
  • the heat treatment can be performed alone at 900 to 1000 ° C.
  • the heat treatment atmosphere may be an inert gas (Ar) atmosphere, or in order to further enrich oxygen in the ion implantation layer 160 for etch stop, an oxygen diffusion treatment using an oxygen-containing atmosphere ( (So-called additional diffusion treatment of oxygen).
  • the above heat treatment can also be used for the bonding heat treatment performed after the peeling step or the above-mentioned surface protection acid heat treatment performed at a lower temperature prior to the bonding heat treatment.
  • the oxygen diffusion heat treatment shown in step (e) in FIG. 11 may be omitted.
  • the process after step (f) is the same as FIG.
  • a preliminary ion-implanted layer is formed using at least one kind of silicon ions, and oxygen ions are implanted into the preliminary ion-implanted layer to form an ion-implanted layer for etch stop. Thereafter, oxygen diffusion heat treatment may be further performed.
  • the ion stop layer for etch stop can be formed in the bonded silicon single crystal thin film using germanium ions.
  • the etch stop ion implant layer becomes a silicon-germanium layer, which can immediately function as an etch stop layer to the silicon layer for a specific etchant.
  • the Etsuchin grayed solution for selectively etching the silicon layer with respect to silicon Ngerumaeumu layer is suitably mixed solution of KOH and K 2 C r 2 0 7 and propanol (Bibliography; Applied Physics Letters, 56 (1990), 373-375).
  • an etch stop layer of silicon Ichige Rumaniumu layer can be removed using an etchant for selecting Etsuchin grayed the S i G e against S i, specifically, HF and H 2 0 2 A mixed solution with CH 3 COOH can be used (Reference: Journal of Electrochemical Society, 138 (1991) 202-204).
  • selective etching can be performed using dry etching.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

S O Iゥエーハの製造方法
技術分野 本発明は、 S O Iゥヱーハの製造方法に関する。
明 田
背景技術
携帯電話等の移動体通信においては、 数 1 0 O MH z以上の高周波信号を取り扱 うのが一般的となっており、高周波特性の良好な半導体デバイスが求められている。 例えば、 CMO S— I Cや高耐圧型 I C等の半導体デバイスには、 シリコン単結晶 基板 （以下、 ベースウェーハともいう） 上にシリコン酸化膜絶縁体層を形成し、 そ の上に別のシリコン単結晶層を S O I (Silicon on Insulator) 層として積層开成 した、 いわゆる S O I ゥヱーハが使用されている。 これを高周波用の半導体デバイ スに使用する場合、 高周波損失低減のため、 ベースウェーハとして高抵抗率のシリ コン単結晶を使用することが必要である。 ところで、 S O Iゥヱーハの代表的な製造方法として貼り合わせ法がある。 この 貼り合わせ法は、 ベースウェーハとなる第一基板と、 デバイス形成領域である S O I層となる第二基板 （以下、 ボンドゥエーハともいう） とをシリコン酸化膜を介し て貼り合わせた後、 ボンドゥエーハを所望の膜厚まで減厚し、 薄膜ィ匕することによ りボンドゥエーハを S O I層とするものである。 ボンドウヱ一ハを減厚する方法と.しては、 以下のような方法が周知である。 ①ボンドゥエーハの貼り合わせ面 （第一主表面とする） に対し、 一定深さ位置に水 素高濃度層が形成されるように水素をイオン注入し、 ベースウェーハと貼り合わせ 後に該水素高濃度層にてボンドウヱーハを剥離する（いわゆる、スマートカツト（商 標名） 法)。
②ボンドウヱーハの貼り合わせ面側に、 陽極化成処理により多孔質シリコン層を形 成し、さらにその多孔質シリコン層上にシリコンェピタキシャル層を気相成長する。 そして、 該シリコンェピタキシャル層側にてボンドゥエーハをべ一スウェーハに貼 り合わせ、 貼り合わせ面と反対側からボンドゥエ一ハを多孔質シリコン層の手前ま で研削除去、 あるいは多孔質層に液体を噴射して剥離し、 さらに残存する多孔質シ リコン層を選択エッチングして、 シリコンェピタキシャル層を S O I層として残す (いわゆる E L T R AN (商標名） 法)。
③ボンドゥエーハの貼り合わせ面 （第一主表面とする） 側に、 ホウ素を高濃度にド 一ビングしたシリコンェピタキシャル層を気相成長する。 そして、 そのシリコンェ ピタキシャル層側にてボンドウヱーハをベースウェーハに貼り合わせ、 貼り合わせ 面と反対側からボンドゥエーハを途中まで研削除去する。 最後に、 ボンドゥエーハ の残余の部分を、 高濃度にホウ素がドープされたシリコンェピタキシャル層の位置. までホウ素濃度差に基づき選択エッチングし、 該シリコンェピタキシャル層を S O I層として残す （いわゆるホウ素エッチストップ法)。
し力 し、 上記の方法には以下のような欠点がある。 まず、 ①のスマートカット法 では、 図 1 2 Aに示すように、 剥離後に得られる S O Iゥヱーハ 5 0 ' (符号 1は ベースウェーハ、 符号 3はシリコン酸化膜である） の、 S O I層 7 ' の表面に、 ィ オン注入に伴うダメージ層 8が形成され、 また、 剥離面そのものの粗さは通常製品 レベルの S i ゥエーハの鏡面と比べて大きくなる。 従来、 このダメージ層 8を除去 するために、 剥離後の S〇 I層 7 ' の表面を、 研磨代の小さい鏡面研磨 （タツチポ リツシュと通称され、 機械的化学的研磨が用いられる） により鏡面化することが行 なわれてきた。 この方法を用いると、 図 1 2 Bに示すように、 得られる S O I.層の 膜厚 ΐの分布力 S、同一ゥヱーハ内の標準偏差値 σ 1にて 1 . 5〜 2 n m程度生ずる。 また、 図 1 2 Cに示すように、 同一仕様ゥェーハロットにおけるゥエーハ間の、 膜 9
3
厚 t (t l， t 2, t 3) の標準偏差値 σ 2では 3 nm程度以上の分布を生ずる。 こうした膜厚のばらつきは、 現状の鏡面研磨技術の水準からすれば不可避的なも のであり、 SO I層の膜厚が 100 nm程度以上の膜厚に留まる限りは、 特に大き な問題となるものではない。 しかしながら、 近年、 SO I ゥエーハの主要な用途で ある CMOS— L S I等においては、 素子の微細化及び高集積化の傾向はますます 著しくなつており、 数年前まで 100 nm程度で超薄膜と称されていたものも、 今 ではさして驚くに値するものではなくなつてしまった。 現在、 超薄膜 SO I層とし て求められている平均膜厚は 100 nmを大きく下回り、 数 10 nm (例えば 20 〜50 nm) から場合により 10 nm程度にもなつている。 この場合、 上記のよう な膜厚不均一のレベルは、 狙いとする平均膜厚の 10〜数 10 %にも及び、 S O I ゥエーハを用いた半導体デバイスの品質ばらつきや、 製造歩留まり低下に直結して しまうことはいうまでもない。
次に、 ②の ELTRAN法では、 最終的に得られる SO I層は多孔質 S i層のェ ツチバックにより薄膜化されるのであるが、 該 SO I層の表面近傍には、 多孔質 S i層表面にェピタキシャル層を形成した際に発生する積層欠陥などの結晶欠陥が高 密度に存在するという問題がある。 この場合、 表面近傍の結晶欠陥を除去するため に、 タツチボリッシュを行なってしまうと、 ①のスマートカット法と全く同一の問 題を生ずることは自明である。
さらに、 ③のホウ素エッチストップ法では、 図 1 3Aに示すように、 高濃度のホ ゥ素をドープしたェピタキシャル層 1 1をボンドゥエーハ 2に形成した後、 シリコ ン酸化膜 3においてベースウェーハ 1への結合熱処理を行ない、 その後、 ボンドウ エーハ 2を研削及びエッチバックにより薄膜化する工程を採用せざるを得ない。 こ の結合熱処理は、 通常 1000〜1 300°Cの高温で行なわれることから、 図 1 3 Bに示すように、 ェピタキシャル層 1 1の界面付近のホウ素濃度プロファイルがブ ロードニングして急峻性が失われ、 エッチストップそのものが不可能になる。 この 4
場合、 結合熱処理温度を 8 0 0 ~ 9 0 0 °C程度にまで下げざるを得なくなるが、 そ うすると十分に高い結合強度が得られなくなり、 ボイドと呼ばれる未結合領域が多 く発生したり、 エツチバック工程において結合界面が侵食されやすくなつたりする という問題が生ずる。
本発明の課題は、 S O I層の要求膜厚レベルが非常に小さい場合においても、 ゥ ェーハ内の膜厚均一性及ぴゥ ーハ間の膜厚均一性の双方を十分小さレ、レベルに軽 減することが可能であり、 ひいては超微細あるいは高集積度の CMO S— L S I等 に加ェした場合においても、 品質ばらつきを抑制し製造歩留まりを向上させること ができる S O Iゥエーハの製造方法を提供することにある。 発明の開示
上記課題を解決するために、 本発明の S O Iゥエーハの製造方法は、
第一基板とシリコン単結晶よりなる第二基板との少なくともいずれかの第一主表 面に絶縁膜を形成し、 該絶縁膜を介して第一及び第二基板の第一主表面同士を結合 する結合工程と、
第二基板の厚みを減じて第一膜厚を有する S O I層となす第一減厚工程と、 その S O I層の表面側からイオン注入することにより、 S O I層表面から一定深 さ位置に濃度ピークを有するエッチストップ用イオン注入層を形成するエッチスト ップ用ィオン注入層形成工程と、
エッチストップ用イオン注入層に基づいて形成されたエッチストップ層よりも表 層側部分を選択エッチングすることにより、 S〇 I層の膜厚を第一膜厚よりも小さ レ、第二膜厚となす第二減厚工程と、
を有することを特徴とする。
上記本発明の方法は、 最後の工程つまり第二減厚工程において、 エッチストップ 用イオン注入層に基づいて形成されたエッチストップ層を用いた選択エッチングに より、 ボンドゥエーハをエッチバックする。 本発明の方法の特徴は、 その選択エツ チングによる第二減厚工程を実施するタイミングにある。 例えば、 従来のエッチバ ック法では、 第一基板 （ベースウェーハ） と第二基板 （ボンドゥエーハ） とのシリ コン酸化膜を介した結合工程の前にホウ素高濃度等のェッチストップ層を形成して いたが、 本発明では、 結合工程が終わった後でイオン注入を実施することによりェ ツチストップ用イオン注入層を形成する。 具体的には、 結合工程後において第二基 板を、 第一減厚工程によりイオン注入に適した第一膜厚にまで減じ、 次いでイオン 注入によりエッチストップ用イオン注入層を形成する。 このエッチストップ用ィォ ン注入層は、 例えばそのままエッチストップ層として用いることもできるし、 適当 な処理を追加して行なうことにより、 選択ェツチング性を高めた形で最終的なェッ チストップ層として用いることもできる。 いずれにしろ、 イオン注入の条件は、 狙 いとする S O I層膜厚に対応した、 注入イオンの濃度ピーク位置深さが得られるよ うに調整される。
こうして形成されたエッチストップ用イオン注入層は、 結合工程で高温熱処理が 必要とされる場合であっても、 高温で実施される結合熱処理がすでに終了した後で あるから、 エッチストップ用イオン注入層に含まれる選択エッチング性付与成分の 濃度プロフアイルが熱拡散によりブロード二ングする問題が生じず、 急峻な濃度プ 口ファイル形状が維持される。 また、 エッチストップ用イオン注入層形成時のィォ ンの打ち込み深さは、 イオン注入エネルギーさえ一定に制御すれば正確に再現され るから、 選択ェッチング性付与成分の濃度ピーク位置深さの面内ばらつきも極めて 小さくなる。 そこで、 弓 Iき続き選択エッチングによる第二減厚工程を実施すれば、 急峻かつピーク位置深さが一定に揃つた濃度プロフアイル形状に対応して、 ゥヱー ハ内のみならずゥヱーハ間においても、 膜厚分布が極めて良好な S O I層を得るこ とができる。
なお、 エッチストップ用イオン注入層形成時のイオン注入に伴い、 S O I層の表 02 11349
6
面側にはダメージ層が形成されることもあるが、 該ダメージ層は第二減厚工程にお ける選択エッチングにより問題なく除去できる。 当然、 この第二減厚工程終了後に おいて、 S O I層の第一主表面に必ずしもタツチボリッシュを実施する必要はなく、 また、 タツチボリッシュを行なう場合でも、 従来に比べて極めて小さい研磨代で済 むため、 膜厚均一性への影響は抑制される。
本発明において、 エッチストップ用イオン注入層形成工程は、 例えば S O I層の 表面側からホウ素をイオン注入することによりエッチストップ用イオン注入層をホ ゥ素高濃度層として形成するホウ素高濃度層形成工程とすることができる。 この場 合、 第二減厚工程においてホウ素高濃度層がエッチストップ層とされ、 S O I層の 該エッチストップ層よりも表層側を、 ホウ素濃度差に基づき選択エッチングする。 従来のホウ素エッチバック法では、 第一基板 （ベースウェーハ） と第二基板 （ボン ドゥエーハ） とのシリコン酸化膜を介した結合工程の前にホウ素高濃度層を形成し ていたが、 上記本発明の態様では、 結合工程が終わった後でイオン注入を実施する ことにより、 ホウ素高濃度層を形成する。 具体的には、 結合工程後において第二基 板を、 第一減厚工程によりイオン注入に適した第一膜厚にまで減じ、 次いでホウ素 をイオン注入する。 イオン注入の条件は、 狙いとする S O I層膜厚に対応した、 ホ ゥ素濃度ピーク位置深さが得られるように調整される。 ホウ素高濃度層は選択エツ チング性に優れている力 S、軽元素であるため、熱処理により特に拡散を生じやすい。 しかし、 本発明においては、 ホウ素高濃度層は結合熱処理がすでに終了した後で形 成されるので、 濃度プロファイルが熱拡散によりブロードユングする心配がなく、 急峻かつピーク位置深さが一定に揃つたホウ素濃度プロフアイル形状に対応して、 膜厚分布が極めて良好な S O I層を得ることができる。
なお、 ホウ素高濃度層形成工程と第二減厚工程との間において、 S O Iゥエーハ に対しホウ素を活性化させるための熱処理を行なうことができる。 このような付加 的な熱処理をヒーター加熱式の熱処理炉にて行なう場合には、 熱処理温度が 7 5 0 °C以下に制限されることが望ましい。 7 5 0 °Cを超えるような熱処理を行ったの では、 形成されたホウ素濃度プロフアイル形状の拡散による過度のブロードニング が生じやすくなり、 高温となる結合熱処理をホウ素高濃度層形成工程よりも前に実 施することの意味がなくなる。 他方、 上記のような過度のブロードニングが生じな い、 7 5 0 °C以下の温度範囲であれば、 ホウ素高濃度層形成工程と第二減厚工程と の間にて熱処理を行なうことは何ら差し支えない。 一方、 上記熱処理をランプ加熱 等による R T A (Rapid Thermal Annealing) 装置を用いて行なう場合には、 熱処理 時間を極めて短くできるので、 7 5 0 °Cを超える温度を採用した場合でも、 上記過 度のブロードニングを発生させることなく活性化を行なうことができる。
第二減厚工程が終了した後、 得られる S O I層中にはイオン注入されたホウ素が 高濃度に残留している。 このホウ素は、 例えば p型ドーパントの一部として利用す ることもできるが、 不要な場合は、 残留するホウ素を外方拡散により除去するため の外方拡散熱処理を行なうようにする。 この熱処理の温度は例えば 9 0 0〜 1 3 0 0 °Cにて調整するのがよく、 雰囲気は水素ガスあるいはアルゴンガスまたはこれら の混合ガス雰囲気を採用するのがよい。
また、 本発明においては、 S O I層中のエッチストップ用イオン注入層に向けて 酸素を拡散させる酸素拡散工程を行ない、 該エッチストップ用イオン注入層の酸素 濃度を高めることにより、 エッチストップ層を周囲部分よりも酸素濃度が高い高酸 素濃度層として形成することもできる。 すなわち、 S O I層中に、 イオン注入法に よりエッチストップ用イオン注入層を形成し、 次いでエッチストップ用イオン注入 層に向けて酸素を拡散させる酸素拡散工程を行なって、 周囲部分よりも酸素濃度が 高いエッチストップ層を形成する。そして、第二基板を第一基板に貼り合わせた後、 第二基板の少なくともエッチストップ層と接する層領域を酸素濃度差に基づいて選 択エッチングする。
シリコン中の酸素高濃度層 （例えば酸ィヒシリコン層） は、 酸素濃度の低いシリコ ンとの間に、 アルカリ溶液等に対する顕著なエッチング選択性を生ずるので、 結合 シリコン単結晶薄膜のェツチングを確実に停止させることができる。
エッチストップ用イオン注入層は、 ィオン注入エネルギーの制御により、 注入深 さ方向のイオンの分布を比較的良好に制御できる。 そして、 この打ち込まれたィォ ンは、 第二基板の厚みを減じて形成された第一膜厚を有する S O I層中に結晶欠陥 層 （ダメージ層） を形成する。 そして、 酸素拡散工程を行なうことにより、 第一膜 厚を有する S O I層中に拡散した酸素はこの結晶欠陥に捕獲され、 エッチストップ 層を形成する。 該エッチストップ層は、 エッチストップ用イオン注入層の注入ィォ ン分布ひいては結晶欠陥分布に対応した急峻かつピーク位置深さが一定に揃った酸 素濃度プロファイル形状を有したものとなる。 その結果、 第一膜厚を有する S O I 層の表面から該エッチストップ層までエッチバックすること （第二減厚工程） によ り、 ゥヱーハ内のみならずゥヱーハ間においても、 膜厚分布が極めて良好な S O I 層を得ることができる。 また、 このエッチバックにより、 従来、 S O I層の膜厚分 布悪化の主要因となっていたタツチポリッシュを工程から排除もしくは研磨代を低 減できることも、 膜厚分布改善に大きく寄与する。
この場合、 エッチストップ用イオン注入層は、 水素イオン、 希ガスイオン、 シリ コンイオン及び酸素イオンよりなるイオン群から選ばれる少なくとも 1種類を用い ることにより、 酸素捕獲に寄与する結晶欠陥が高密度に含まれたダメージ層を容易 に形成することができる。
上記本発明の方法により、 第二減厚工程終了後の S O I層の膜厚均一性を、 同一 ゥエーハ内の膜厚の標準偏差値にて例えば 0 . 4 n m以下に確保できる。 また、 同 一仕様のゥエーハ間の標準偏差値にて 2 n m以下に確保することもできる。 その結 果、 第二減厚工程において、 S O I層が、 前記第二膜厚にて 5 0 n m以下、 更には 2 0 n m以下の超薄膜化される場合でも、 ゥエーハ内及びゥエーハ間の膜厚バラッ キを、 十分実用に耐える範囲にまで軽減することが可能となる。 本発明において、 第一減厚工程にて採用する第二基板 （ボンドゥエーハ） の減厚 方法は、 例えばスマートカット法や E L T R A N法を採用することができる。 これ らの方法自体は、 すでに説明した通り周知であるが、 本発明が組み合わされること により、 「背景技術」 の欄に記載した、 これら方法の本質的欠点を根本的に解決する ことができるようになる。
スマートカツト法を採用する場合は、 結合工程に先立って第二基板の第一主表面 から水素イオンまたは希ガスイオンの少なくとも一方を打ち込むことにより、 深さ 方向のィオン注入プロフアイルにおいて、 第一主表面から一定深さ位置に濃度ピー クを有する剥離用イオン注入層を形成する。 その後、 第一基板に対する結合工程を 行ない、 該剥離用イオン注入層において第二基板より、 S O I層となるべきシリコ ン単結晶薄膜を剥離する。 これによると、 S O I層を剥離後の第二基板を、 次の S O Iゥエーハの製造に再利用できる利点がある。 また、 水素イオン等の打ち込みに より剥離直後の S O I層 （結合シリコン単結晶薄膜） の表面にはダメージ層が形成 されるが、 第二減厚工程での選択エッチングにより、 このダメージ層は問題なく除 去することができる。 そして、 タツチボリッシユエ程が不要となるので、 S O I層 の膜厚分布を従来よりも大幅に改善することができる。
他方 E L T R A N法を採用する場合は、 結合工程に先立って第二基板の第一主表 面側に多孔質シリコン層を形成後、 該多孔質シリコン層上に S O I層となるべきシ リコンェピタキシャル層を気相成長する。 そして、 該シリコンェピタキシャル層の 表面において、 第一基板に対する結合工程を行なう。 その後、 第二基板の多孔質シ リコン層において前記第二基板より、 前記 S O I層となるべきシリコンェピタキシ ャル層を剥離し、 さらに該シリコンェピタキシャル層上に残存する多孔質シリコン 層を選択エッチング除去することにより S〇 I層を形成する。すでに説明した通り、 E L T R AN法では、 多孔質シリコン層を選択エッチングした直後は S O I層の結 晶欠陥や表面粗さを十分なレベル以下に留めることが困難であるが、 その後、 選択 エッチングによる上記第二減厚工程を実施することにより、 S O I層の膜厚分布を 損ねることなく、 その表面の欠陥を十分に軽減することができる。 図面の簡単な説明
図 1は、 本発明の、 実施の形態 1に係る S O Iゥエーハの製造工程の説明図。 図 2は、 図 1に続く工程説明図。
図 3は、 スマートカツト法におけるゥヱーハ貼り合わせ形態の第一変形例を示す 図。
図 4は、 同じく第二変形例を示す図。
図 5は、 第一減厚工程を研削 ·研磨法により行なう例を示す工程説明図。
図 6は、 第一減厚工程を E L T R AN法にて行なう例を示す工程説明図。
図 7は、 本発明の、 実施の形態 2に係る S O Iゥエーハの製造工程の説明図。 図 8は、 剥離工程後のダメージ層の除去例を模式的に示す図。
図 9は、 エッチストップ層形成に及ぼすパーティクルの影響を、 その対策方法と 合わせて説明する図。
図 1 0は、 エッチストップ用イオン注入層に基づくダメージ層の除去例を模式的 に示す図。
図 1 1は、 図 7の S O Iゥヱーハ製造工程の変形例の説明図。
図 1 2 Aは、 S O Iゥエーハの製造に係る第一の従来法の問題点を示す第一の図。 図 1 2 Bは、 同じく第二の図。
図 1 2 Cは、 同じく第三の図。
図 1 3 Aは、 S O Iゥエーハの製造に係る第二の従来法の問題点を示す第一の図。 図 1 3 Bは、 同じく第二の図。 発明を実施するための最良の形態 0211349
11
以下、 本発明を実施するための最良の形態について述べる。
(実施の形態 1)
図 1は本発明に係る S O Iゥヱーハの製造方法を、 スマートカツト法を用いた場 合を例にとり、 概略的に説明するものである。 まず、 工程 （a) に示す第一基板と してのベースゥヱーハ 1 (シリコン単結晶ゥヱーハ） と、 工程 （b) に示す第二基 板としてのボンドゥエーハ 2 (シリコン単結晶ゥエーハ） とを用意する。 図 1の実 施形態では、 工程 （c) に示すように、 ボンドウヱーハ 2の表面に絶縁膜としてシ リコン酸化膜 3を形成している。 このシリコン酸化膜 3の形成は、 例えば、 ゥエツ ト酸化等の熱酸化により形成することができるが、 CVD (Chemical Vapor Deposition)等の方法を採用することも可能である。シリコン酸化膜の膜厚 t xは、 例えば 50 nm〜2 μ m程度の周知の値とする。 また、 シリコン酸化膜 2の代わり に、 シリコン窒化膜ゃシリコン酸化窒化膜などの絶縁膜を用いることもできる。
そして、 工程 （d) に示すように、 ボンドウヱーハ 2には、 このシリコン酸化膜 3の形成後に、 例えば水素イオンビームの照射により、 シリコン単結晶ゥヱーハの 照射側の主表面から一定深さの位置に、 水素高濃度層 （イオン注入層） 4を形成す る。 最終的に得るべき SO I層の平均厚さ （前記した第二膜厚） を 10〜50 nm 程度に設定する場合、 この水素高濃度層 4は、 ゥエーハの深さ方向の水素濃度プロ ファイルを測定したとき、 ボンドゥエーハ 2の表面からの深さが 1 00〜1000 n mの位置に水素濃度のピーク位置が生ずるように形成するのがよい。尚、工程（ d ) の深さ d 1は、 剥離後の S O I層の厚さ （つまり第一膜厚） とシリコン酸化膜 3の 厚さとの和に対応するものである。
また、 スムーズで平滑な剥離を行なうには、 水素イオンの注入量 （ドーズ量） が 2 X 1 016個 Zcm2〜： L X 1017個/ c m2、 とすることが望ましい。 2 X 101 6未満では正常な剥離が不能となり、 1 X 1017個 /cm3を超えるとイオン注入量 が過度に増大するため工程が長時間化し、製造能率の低下が避けがたくなる。なお、 水素イオンに代えて、 ヘリウムイオンなどの希ガスイオン、 あるいは、 これらの混 合イオンを用いてイオン注入を行なってもよい。
次に、 ベースウェーハ 1及びボンドゥエーハ 2の各主表面を洗浄液にて洗浄した 後、 工程 （e ) に示すように、 シリコン酸化膜 3の形成側にて重ね合わせ、 4 0 0 〜 6 0 0 °Cの低温にて熱処理 （剥離熱処理） することにより貼り合わせる。 剥離熱 処理により、 工程 （f ) に示すように、 ボンドウヱーハ 2は前記した水素高濃度層 4の概ね濃度ピーク位置において剥離し、 ベースウェーハ 1側に残留した部分が S O I層 7 ' となる （以上、 第一減厚工程：以下、 第一減厚工程終了後に得られる S 〇 Iゥエーハを、 符号 5 0 ' により表す)。 なお、 ドーズ量を高めたり、 重ね合せる 面に対して予めプラズマ処理を行なって表面を活性化したりすることにより、 剥離 熱処理を省略できる場合もある。
剥離直後の S O I層 7 ' 上にはイオン注入に伴うダメージ層 8が形成される。 本 実施形態では、 このダメージ層 8を除去するための、 従来のようなタツチポリッシ ュを行なわない。 これは、 後述する第二減厚工程の選択エッチング時にダメージ層 8を化学的に除去できるためである。 該第二減厚工程により、 極めて良好な S O I 層の膜厚分布が形成される力 これを却って悪化させるようなタツチボリッシュは、 むしろ実施しないことが望ましいといえる。 ただし、 選択エッチング時のエツチン グ代よりも研磨代の小さいポリッシュであれば、 その実施を妨げるものではない。 また、 剥離後の S O Iゥエーハの結合強度を高めるため、 通常は、 1 0 0 0〜1 3 0 0 °Cの高温で結合熱処理が行なわれる。 本発明においては、 この熱処理を後述の ホウ素の外方拡散熱処理と兼ねて行なうこともできるが、 第二減厚工程の選択エツ チング前に結合熱処理を行なうことにより、 選択エッチング時の結合界面の侵食を 防止することができる。
次に、 図 2の工程 （a ) に示すように、 S O I ゥエーハ 5 0 ' の S O I層 7 ' に 対し、 S O I層表面 7 a側よりホウ素 （B ) をイオン打ち込みし、 該表面 7 aから 13
一定深さ d 2の位置に濃度ピークを有するホウ素高濃度層 10を形成する （ホウ素 高濃度層形成工程)。この濃度ピーク位置が後述する選択エッチング時のエッチスト ップ位置となる。 最終的に得るべき SO I層の膜厚を t yとしたとき、 ホウ素高濃 度層 10の濃度ピーク深さ d 2は、 前記した第一減厚工程での水素濃度のピーク位 置深さ d lと、 シリコン酸ィ匕膜 3の厚さを t xとして、
d 2=d l- t y-t x '…①
により定めることができる。
ホウ素高濃度層 10のピーク位置でのホウ素濃度絶対値は 1 X 1019個 (；1113 〜1 X 1 020個 Z cm3となっていることが望ましい。 ホウ素高濃度層のピーク位 置でのホゥ素濃度絶対値が 1 X 1019個/ c m3未満では選択エッチング性に劣る ためエッチストップ効果が損なわれ、 1 X 1 02 Q個/ cm 3を超えるとイオン打ち 込み量が過度に増大するため工程が長時間化し、製造能率の低下が避けがたくなる。 ホウ素をイオン打ち込みする際の SO I層 7' の表面 7 aが剥離面であると、 そ の表面粗さを反映して（例えば、 1 μΐη四方の測定エリァの二乗平均平方根粗さ（R MS ： Root Mean Square) で 5 nm以上のとき）、 ホウ素高濃度層 10のピーク位置 がばらつく場合がある。 従って、 ホウ素イオンを打ち込む前に水素ガス、 アルゴン ガス等の不活性ガスあるいはこれらの混合ガス中にて 1 100〜1 300°Cの高温 熱処理を行ない、 イオン打ち込みする SO I層 7' の表面の表面粗さを改善する処 置 （例えば、 RMSで 0. 3 nm以下） を施しておくことが好ましい。 また、 この ような高温熱処理は、 前述の結合熱処理と兼ねて行なうことができ、 例えば一般的 なバッチ式の縦型炉ゃ横型炉といったヒータ一加熱式の熱処理炉だけでなく、 ラン プ加熱等により熱処理を数秒から数分程度で完結する枚葉式 RT A装置を用いて行 なうこともできる。 また、 S O I層 7 ' の剥離面の最表層部を、 ダメージ除去に必 要十分な程度だけエッチングにより除去して、上記高温熱処理を行うこともできる。 次に、 図 2の工程 （b) に示すように、 ホウ素高濃度層 10をエッチス トップ層 1349
14
として、 SO I層 7' の該エッチストップ層 1 0よりも表層側を、 ホウ素濃度差に 基づき選択ェツチングすることにより、 S O I層の膜厚を第一膜厚よりも小さい第 二莫厚に減ずる処理を行ない （第二減厚工程）、 (c) に示すような、 最終的な厚さ t yの SO I層 7を有した SO Iゥエーハ 50とする。このエッチング液としては、 ある限界濃度を境として、 ホウ素濃度が低濃度側から高濃度側に変化するとき、 シ リコンに対するエッチング能が急激に低下するか、 あるいは停止するものを使用す る。 代表的なものとして、 エチレンジァミン/ピロカテコール水溶液 （例えば、 ェ チレンジァミン： ピロカテコール：水 = 17 c c : 3 g : 8 c cの割合にて配合し たもの）を例示することができ、例えば 100〜1 10°C程度に昇温して用いると、 非常に良好な選択ェッチング性が得られる。
エッチストップ層となるホゥ素高濃度層 1 0は、 高温で実施される結合熱処理の 後で形成されるものであるから、 急峻な濃度プロフアイル形状が維持されたまま選 択エッチング処理に供される。 その結果、 急峻かつピーク位置深さが一定に揃った ホウ素濃度プロファイル形状に対応して、 ゥヱーハ内のみならずゥヱーハ間におい ても、 膜厚分布が極めて良好な SO I層を得ることができる。 また、 SO I層の剥 離のための水素イオン注入によるダメージ層 8 (図 1) は、 このエッチングにより 問題なく除去される。 具体的には、 得られる SO I層 7の膜厚均一性を、 同一ゥェ ーハ内の膜厚の標準偏差値にて例えば 0. 4 nm以下に確保でき、 作用説明 （d) に示すように、 同一仕様のゥヱーハ間の膜厚 t (= t l, t 2, t 3) の標準偏差 値 σ 2にて 2 nm以下に確保することもできる。 特に、 3〇 1層7が2011111以下 (例えば 10 nm) に超薄膜化される場合でも、 ゥエーハ内及ぴゥエーハ間の膜厚 バラツキを、 十分実用に耐える範囲にまで軽減することが可能となる。
なお、 図 2の工程 （b) において、 エッチング後の S O I層 7 ' 中にはイオン注 入されたホウ素が残留している。 このホウ素は、 例えば p型ドーパントの一部とし て利用することもできるが、 不要な場合は、 工程 （c) のように、 残留するホウ素 0211349
15
を、 例えば水素雰囲気中にて （アルゴンガス等の不活性ガス雰囲気でもよい） 90 0〜1 300°Cにて熱処理することにより、外方拡散させて除去することができる。 以上、本発明の実施形態を説明したが、本発明はこれに限定されるものではなく、 請求の範囲の記載に基づく技術的範囲を逸脱しない限り、 種々の変形ないし改良を 付加することができる。 例えば、 第一減厚工程としてスマートカット法を用いる場 合を例示したが、 スマートカツト法の態様は図 1の態様に限定されず、 例えば図 3 の工程 （a) に示すように、 ベースウェーハ 1とボンドゥエーハ 2との双方の貼り 合わせ面 （第一主表面） にシリコン酸化膜 3， 3を形成することもできるし、 図 4 の工程 （a) に示すように、 ベースウェーハ 1の側にのみシリコン酸化膜 3を形成 することもできる。 いずれも工程 （b) に示すように、 剥離後は、 図 1と同様の S O Iゥエーハ 50' が得られる。
また、 スマートカット法に代え、 図 5に示すように、 ボンドゥエーハ 2をシリコ ン酸化膜 3が形成されている面とは反対の面から研削 ·研磨することにより膜厚を 減少する方法を採用してもよい。 つ.まり、 工程 （a) に示すようにべ一スウェーハ 1とボンドウ ーハ 2とを結合熱処理後、 工程 （b) に示すように、 平面研削盤等 により機械研削し、 さらに工程 （c) に示すように、 機械的化学的研磨あるいはそ れに加えて PACE (Plasma Assisted Chemical Etching) 法と呼ばれる気相エツ チングを付加することにより表面を平滑化して、 SO I層 7' を有する SO Iゥェ ーハ 50' を得る。 以降の工程 （d) 及び （e) は図 2と同様である。
また、 第一減厚工程を周知の ELTR AN法にて行なうこともできる。 図 6は、 その一例を示すものである。 まず、 工程 （a) に示すように、 ボンドゥエーハ 2の 第一主表面側に周知の陽極化成処理により多孔質シリコン層 31を形成後、 該多孔 質シリコン層 3 1上に SO I層となるべきシリコンェピタキシャル層 37を気相成 長する。 そして、 該シリコンェピタキシャル層 37の第一主表面において、 酸ィ匕シ リコン膜 3を介してべ一スウェーハ 1に対する結合熱処理工程を行なう。 次に、 X P T/JP02/11349
16
程 （b) に示すように、 ボンドゥエーハ 2の多孔質シリコン層 31よりも第二主表 面側 （結合面とは反対側） に位置する部分を平面研削等により除去または、 多孔質 層に流体を噴射して剥離する。 そして、 工程 （c) に示すように、 残存する多孔質 シリ コン層を、 例えばフッ酸/過酸化水素 （体積比で例えば 1 ： 5 ) 等のエツチン グ液により選択エッチング除去し、 SO I層 7' を有する SO Iゥエーハ 50 ' を 得る。 以降の工程 （d) 及び （e) は図 2と同様である。
(実施の形態 2)
図 7は、 本発明の第二実施形態に係る S O Iゥユーハの製造方法の基本的な実施 形態を説明するものである。 まず、 工程 （b) に示すように、 第一シリコン単結晶 基板としてのベースウェーハ 107と、 工程 （a) に示す第二シリコン単結晶基板 としてのボンドゥエーハ 101とを用意する。 ここでは、工程（a) に示すように、 ボンドウエーハ 101の第一主表面 J側に絶縁膜としてシリコン酸化膜 102を形 成している。 このシリコン酸化膜 102の形成は、 例えば、 ウエット酸ィ匕などの熱 酸化により形成することができるが、 CVD (Chemical Vapor Deposition) 等の方 法を採用することも可能である。 シリコン酸化膜の膜厚 t aは、 例えば MO S-F ET等の絶縁層として使用されることを考慮して、 50 nm以上 2 m以下程度の 値とする。
そして、 工程 （a) に示すように、 ボンドウヱーハ 1の第一主表面】、 本実施形 態ではシリコン酸化膜 1 02が形成された主表面 Jに、 例えば水素ィオンビームを 照射することにより水素イオンを打ち込み、剥離用イオン注入層 1 04を形成する。 この剥離用イオン注入層 104は、 ゥヱーハの深さ方向の水素濃度プロファイルを 測定したとき、 シリコン酸ィヒ膜 102の表面から 100 nm以上 2000 nm以下 の位置 （第一の深さ位置 d a) に水素濃度のピーク位置が生ずるように形成するの がよい。 該第一の深さ位置 d aは、 結合シリコン単結晶薄膜 105 (後述）の厚さと シリコン酸化膜 102の厚さとの和に対応するものである。 第一の深さ位置 d aが TJP02/11349
17
1 00 nm未満では、 十分な厚さの結合シリコン単結晶薄膜 105が得られず、 2 000 nmを超えるとイオン注入装置を極めて高エネルギー化する必要が生ずる。 例えば、最終的に得るべき SO I層 1 15 (工程（g)) の平均厚さを 10〜50 n m程度に設定する場合、 剥離用イオン注入層 1 04は、 ゥ ーハの深さ方向の水素 濃度プロフアイルを測定したとき、 100〜1000 n mの位置 （ただし、 表面に シリコン酸化膜 102が形成される場合は、 そのシリコン酸化膜 1 02を除いた深 さで表す） に水素濃度のピーク位置が生ずるように形成するのがよい。 なお、 ィォ ンの打ち込み深さ d aは、 イオンのエネルギー （加速電圧） によって調整し、 例え ば水素イオンを用いる場合は、 シリコン酸化膜の厚さ t aを 50 nmに設定する場 合は、 剥離用イオン注入層 104を形成するためのイオン注入エネルギーを 10 k 〜60 k e V程度に調整するのがよい。
また、 スムーズで平滑な剥離を行なうには、 水素イオンの注入量 （ドーズ量） が 2 X 1016個/ cm2〜l X 1 017個/ c ηι2、 とすることが望ましい。 2 X 101 6未満では正常な剥離が不能となり、 1 X 1 017個/ cm 3を超えるとイオン打ち込 み量が過度に増大するため工程が長時間化し、 製造能率の低下が避けがたくなる。 なお、 水素イオンに代えて、 ヘリゥムイオンあるいはアルゴンイオンを打ち込むこ とにより剥離用イオン注入層 104を形成してもよレ、。
上記のように剥離用イオン注入層 104を形成したボンドゥエーハ 101とべ一 スウェーハ 107とは、 洗浄液にて洗浄される。 次に、 工程 （b) に示すように、 両ゥエーハ 101, 107をシリコン酸化膜 102の形成側 （すなわち第一主表面 J， K側） にて貼り合わせる。 そして、 工程 （c) に示すように、 その積層体を 4 00〜600°Cの低温にて熱処理することにより、 ボンドゥエーハ 101は前記し た剥離用イオン注入層 104の概ね濃度ピーク位置において剥離し、 ベースウェー ハ 107側に残留した部分が剥離後 S O I層 105 (前述の結合シリコン単結晶薄 膜） となる （剥離工程)。 なお、剥離用イオン注入層 104を形成する際のイオン注 2/11349
18
入量を高めたり、 あるいは重ね合わせる面に対して予めプラズマ処理を行なって表 面を活性ィ匕したりすることにより、 剥離熱処理を省略できる場合もある。 また、 剥 離後の残余のボンドゥエーハ部分 103は、 剥離面を再研磨後、 再利用が可能であ る。
次に、 工程 （d) に示すように、 剥離後 SO I層 105の第一主表面 Jからィォ ンを打ち込むことにより、 エッチストップ用イオン注入層 106を形成する。 エツ チストップ用イオン注入層 106は、 30〜300 nmの深さ位置 d bに水素濃度 のピーク位置が生ずるように形成するのがよい。 なお、 上記深さ位置 d bにエッチ ストップ用イオン注入層 106を形成するためのイオン注入エネルギーは、 水素ィ オンを用いる場合、 3 k e V以上 35 k e V以下程度に調整するのがよい。 なお、 ここでも前述のホウ素イオン注入の場合と同様に、 イオン注入前に、 水素ガス、 ァ ルゴンガス等の不活性ガスあるいはこれらの混合ガス中にて 1 100〜 1 300 °C の高温熱処理を行なって、 表面粗さを改善する処置を施しておくことが好ましい。 エッチストップ用イオン注入層 106を形成する際のイオン注入量は、 1 X 1 0 15/cm2〜4 X 1 016/cm2とし、 剥離用イオン注入層を形成する際のイオン 注入量よりも小さくするのがよい。 1 X 1015/cm2未満では、 後述のエッチス トップ層 106' (工程 （e)) を形成するためのダメージの形成が不完全となり、 十分なエッチス トップ効果を有する酸素高濃度層が得られなくなる。 また、 イオン 注入量が 4 X 1 016Zcm2を超えると、 エッチストップ用イオン注入層 106に おいて結合シリコン単結晶薄膜 105の望まざる剥離が生ずるおそれがある。
エッチストップ用イオン注入層 106を形成するためのイオン種は、 該エッチス トップ用イオン注入層 106を、 どのような方法により酸素高濃度層よりなるエツ チストップ層 106' とするかに応じて種々選択することができる。 図 7の工程で は、 水素イオン （あるいは、 ヘリゥムイオンやアルゴンイオンでもよい) を用いて いる。 これらのイオン種は、 主として結合シリコン単結晶薄膜 105中に、 酸素を P 漏 2/11349
19
捕獲するための結晶欠陥 （ダメージ） を形成する働きをなす。
次に、 工程 （e ) に示すように、 剥離後 S O I層 1 0 5中に、 周囲部分よりも酸 素濃度が高いエッチストップ層 1 0 6 ' を、 上記のエッチストップ用イオン注入層 1 0 6に基づいて形成する （エッチストップ層形成工程)。 本実施形態では、 剥離後 S O I層 1 0 5の表面からエッチストップ用イオン注入層 1 0 6に向けて酸素を拡 散させる酸素拡散工程を行なうことにより、 該エッチストップ用イオン注入層 1 0 6の酸素濃度を高めてエッチストップ層 1 0 6 ' を形成する、 一種の内部酸化処理 が行なわれている。 この方法によると、 水素イオン （あるいは、 ヘリウムイオンや アルゴンイオン） によるイオン注入により、 一定濃度の結晶欠陥を、 エッチストツ プ用イオン注入層 1 0 6の形で集中形成しておくことにより、 ゥエーハ表面から拡 散してきた酸素が該エッチストップ用イオン注入層 1 0 6に形成された結晶欠陥に 捕獲され、 酸素高濃度層よりなるエッチストップ層 1 0 6 ' を容易に形成できる。 上記の方法によるエッチストップ層形成工程においては、 酸素拡散工程を、 具体 的には酸素含有雰囲気中での熱処理にて行なうことができる。 酸素含有雰囲気とし ては、 例えば、 酸素ガス雰囲気、 窒素あるいはアルゴンに酸素を混合した酸素混合 ガス、 さらには酸素原子を含む化合物分子よりなるガス （例えば水蒸気） などから なるガス雰囲気を採用できる。
熱処理温度は、高温になるほど酸素の拡散速度が増し、エッチストップ層 1 0 6 ' の形成を促進することができる。 しかし、 熱処理温度が高すぎると、 エッチストツ プ用イオン注入層 1 0 6中の結晶欠陥 （例えば、 酸素誘起積層欠陥 （Oxygen- induced Stacking Fault) が成長して S O I層 1 0 5を貫通する可能性がある。 こ れらの点を考慮して、 酸素拡散のための熱処理温度は、 7 0 0 °C以上 1 0 0 0 °C以 下に設定することが望ましい。
なお、 剥離後 S〇 I層 1 0 5の最表層部には、 図 8に示すように、 イオン注入に 伴うダメージ層 1 0 8 dが残る場合がある。 この場合、 酸素拡散のための熱処理温 度を上記のようにある程度高温に設定すると、 このダメージ層 1 0 8 dから前記し た結晶欠陥が成長しやすくなり、 S O I層を貫通したりする不具合がより生じやす くなる場合がある。 そこで、 酸素拡散工程に先立って、 剥離後 S O I層 1 0 5の最 表層部をエッチング除去しておけば、 このような不具合がより生じにくくなる。 こ の場合のエッチング代 d cは、ダメージ層 1 0 8 dを除去できる程度であればよく、 例えば 5 0〜1 5 0 n m程度に設定するのが妥当である。 具体的には、 該エツチン グを、 フッ酸 Z硝酸などの混合酸ェツチングゃ K O Hや N a O Hなどのアルカリエ ッチング等による化学ェッチング、 もしくはイオンエッチングなどの気相エツチン グを用いて行なうことができる。 なお、 このようなエッチングは、 エッチストップ 用イオン注入層 1 0 6を形成するためのイオン注入工程の前に、 予め行なうことも 可能である。
本実施形態では、 このダメージ層 1 0 8 dを除去するための、 従来のようなタッ チポリッシュを行なわない。 その結果、 剥離後の剥離後 S O I層 1 0 5の膜厚分布 がタツチボリッシュにより大幅に損なわれる懸念がなくなるため、 その分、 上記ダ メージ層 1 0 8 dを除去するためのエッチング代も確保しやすいといえる。
酸素拡散熱処理は単独で行なってもよいが、 他の目的の熱処理に兼用させること も可能である。 例えば、 最終的な S O Iゥエーハを得るには、 剥離工程後、 第一基 板と結合シリコン単結晶薄膜とを強固に結合する結合熱処理 （本実施形態では、 剥 離後 S O I層 1 0 5とべ一スウェーハ （第一基板） 1 0 7とを、 シリコン酸化膜 1 0 2を介して強固に結合する結合熱処理） が必要である。 この結合熱処理は、 通常 1 0 0 0 °C以上 1 3 0 0 °C以下の高温で行なわれるので、 これを酸素拡散熱処理に 兼用することも不可能ではないが、 前述の通り、 エッチストップ用イオン注入層 1 0 6中の結晶欠陥の成長や、 あるいは得られるエッチストップ層 1 0 6のブロード ユング防止の観点から、 酸素拡散熱処理の温度は、 これよりは多少低めに設定する ことが望ましいといえる。 例えば、 該結合熱処理に先立って、 これよりも低温で実 施される結合シリコン単結晶薄膜の表面保護酸化熱処理 （700°C以上 1000°C 以下） は、 酸素拡散熱処理への兼用を図る上で好都合である。 このとき、 図 7のェ 程 （ e ) に示すように、 剥離後 S O I層 105の表面には保護酸化膜 105 aが形 成される。
また、 エッチストップ層 1 06' は酸素高濃度層として形成されるが、 最終的に は除去されるものであって、 シリコン酸化膜 102のような高レ、絶縁性は要求され ない。 従って、 エッチストップ層 106' は、 エッチング停止機能を十分に果たす ことさえできればこと足り、 その形成厚さ t b (図 7の （f )) は、 例えば 2 nm以 上 50 nm以下とすることが望ましい。 形成厚さが 2 nm未満の場合、 エッチング 停止機能が不十分となる場合があり、 50 nmを超える形成厚さは、 酸素拡散処理 の長大化を招きやすくなる。
エッチストップ層 106' は、 最終的に S O I層 1 1 5として残すべき下地シリ コン層へエッチングが進展するのを確実に止めることができなければならない。 例 えば、 図 9 (a) に示すように、 エッチス トップ用イオン注入層 106を形成する 際のイオン注入側となる剥離後 SO I層 105の表面 J' に、 パーティクル P等の 異物が付着していると、 その付着領域でイオン注入が妨げられ、 得られるエッチス トップ層に多数のピンホールを生じ、 ここからエッチング液が浸透して下地シリコ ン層が侵されてしまう可能性がある。 この場合、 剥離後 SO I層 105の表面 J ' へのイオンの打ち込みと、 該表面 J ' の洗浄とを交互に繰り返して所定のドーズ量 を注入する方法を採用することが有効である。すなわち、図 9 (b) に示すように、 洗浄によりパーティクル p等の異物を除去しながら、 イオンの打ち込みを反復して 行なうと、 洗浄後のゥ ーハ表面の全く同じ位置にパーティクル Pが再付着する可 能性が極めて小さいことから、 ピンホールの発生確率を大幅に低減することができ る。
また、 図 9 ( c ) に示すように、 洗浄を行なう代わりに、 剥離後 S O I層 105 の表面 J ' へのイオンの打ち込みを、 角度を変えながら繰り返す方法を採用しても よい。 すなわち、 イオンビームを表面 J ' に対して斜めに入射させることにより、 パーティクル Pの下側にもイオンビームを回りこませることができる。 また、 その イオンの打ち込み角度又は方向を変えると、 パーティクル Pの影となる領域が表面 J ' 上で変化しながらイオン打ち込みがなされる。 その結果、 イオン打ち込みされ ない領域が減少し、 ピンホールの発生確率を大幅に低減することができる。
このようにしてエッチストップ層 106， が形成されれば、 図 7の工程 （f ) に 示すように、 剥離後 S O I層 105のエッチストップ層 106， よりも表層側の部 分 108を、 酸素濃度差に基づいて選択エッチングすることにより、 剥離後 SO I 層 105を減厚する。 エッチング液としては、 アル力リ性溶液、 例えば N a OH、 KOHあるいは TMAH (Tetramethyl ammonium hydroxide) 等の水溶液を用いる ことができる。
エッチストップ層 106' は前述の通りエッチストップ用イオン注入層 106に 基づいて形成されるものである。 エッチストップ用イオン注入層 106は、 10〜 50 rim程度の S O I層 1 1 5の平均厚さ t cに対応した浅い位置に形成されるた め、 イオン打ち込み深さのばらつきが生じにくい。 従って、 エッチストップ層 10 6' は、 比較的急峻でピーク位置深さが一定に揃った酸素濃度プロファイル形状を 有したものとなる。 その結果、 該酸素濃度プロファイル形状に対応して、 ゥヱーハ 内のみならずゥエーハ間においても、 膜厚分布が極めて良好な SO I層 1 1 5を得 ることができる。 具体的には、 SO I層 1 1 5の平均厚さ t cが 10〜50 nm程 度の超薄膜に設定されているにもかかわらず、 得られる SO I層 1 15の膜厚均一 性を、 同一ゥヱーハ内の膜厚の標準偏差値にて例えば 0. 4 nm以下に確保でき、 図 2 (d) に示すように、 同一仕様のゥヱーハ間の膜厚 t c (= t 1, t 2, t 3) の標準偏差値 σ 2にて 2 nm以下に確保することもできる。 特に、 SO I層 7が 2 O nm以下 （例えば 1 0 nm) に超薄膜化される場合でも、 ゥエーハ内及びゥヱー ハ間の膜厚バラツキを、 十分実用に耐える範囲にまで軽減することが可能となる。 保護酸化膜 1 0 5 aを弗酸により除去し、 上記選択エッチングによる減厚工程を 行ない、 さらに図 7の工程 （g ) に示すように、 S O I層 1 1 5上に残留している エッチストップ層 1 0 6， 'をエッチング除去することにより、 S O Iゥエーハ 5 0 が得られる。 エッチストップ層 1 0 6 ' は酸素高濃度層、 例えば酸化シリコン層で あり、 弗酸を用いて簡単にエッチング除去できる。 また、 ドライエッチング （気相 エッチング） によりエッチストップ層 1 0 6 ' を除去してもよレヽ。
なお、減厚工程の後 （エッチストップ層 1 0 6 ' を除去した後）、 S O I層 1 1 5 の表面をさらに平坦ィヒする平坦化熱処理を行なうことができる。 この平坦化熱処理 は、 アルゴンガス等の不活性ガスや水素ガスあるいはこれらの混合ガス中にて 1 1 0 0〜 1 3 0 0 °Cで行なうことができ、 前述の結合熱処理と兼ねて行なうことがで きる。 具体的には、 一般的なパッチ式の縦型炉ゃ横型炉といったヒーター加熱式の 熱処理炉を用いて行なうことができるほか、 ランプ加熱等により熱処理を数秒から 数分程度で完結する枚葉式 R T A装置を用いて行なうこともできる。
なお、 エッチストップ層 1 0 6 ' は、 エツチストップ用イオン注入層 1 0 6に基 づレ、て形成したものであるから、前述の弗酸等によるエツチング除去後においても、 図 1 0に示すように、 イオン注入時のダメージ層 1 0 8 dが若干残留している可能 性がある。 そこで、 減厚工程の後、 S O I層 1 1 5の最表層部を熱酸化した後、 形 成された熱酸化膜 1 1 5 sを弗酸等によりエッチング除去する犠牲酸化処理を行な うと、 上記のダメージ層 1 0 8 dを効果的に除去することができる。 このダメージ 層 1 0 8 dは、 イオン注入量及ぴ注入深さの小さいエッチストップ用イオン注入層 1 0 6の痕跡として形成されるものであるから、 これを除去するための熱酸化膜 1 1 5 sも 5 n m以上 1 0 0 n m以下程度にごく薄く形成すれば十分である。従って、 熱酸化膜 1 1 5 sの形成 ·除去が S O I層 1 1 5の膜厚分布に与える影響も小さく て済む。 また、 このような犠牲酸化処理は、 最終的な S〇 I層 1 1 5の厚さを微調 0211349
24
整する目的で行なうこともできる。
また、 エッチストップ層形成工程においては、 酸素イオンを用いて結合シリコン 単結晶薄膜中にェツチストップ用イオン注入層を形成することもできる。図 1 1は、 その工程の一例を示す。 工程 （a) 〜 （c) は図 7の工程 （a) 〜 (c) と同一で ある。 そして、 工程 （d) において、 酸素イオンを用いてエッチストップ用イオン 注入層 160を形成する。 エッチストップ用イオン注入層 160は、 50 nm以上 500 nmの位置 （第二の深さ位置 d b) に酸素濃度のピーク位置が生ずるように 形成するのがよい。 また、 イオン注入量は、 1 X 1015ノ（：1112〜4 X 1017/c m2とするのがよい。
この方法によると、 酸素イオン注入により、 エッチス トップ用イオン注入層 16 0を最初から酸素高濃度層として形成できる利点がある。 ただし、 シリコンと酸素 との化学的結合を強めて、選択エッチング性の良好なエッチストップ層を得るには、 エッチストップ用イオン注入層 160に熱処理を施すことが望ましい。 この熱処理 温度は、 900〜 1 350°Cの範囲で行なうのがよい。 900°C以下では選択エツ チング性改善効果が小さく、 1350 °Cを超えると金属汚染ゃスリップ転位発生の 問題を生ずる。 例えば、 該熱処理は、 工程 （e) に示すように、 図 7の酸素拡散熱 処理と同様に 900〜1000°Cで、 単独で行なうことができる。 このとき、 熱処 理雰囲気は、 不活性ガス （Ar) 雰囲気とすることもできるし、 エッチストップ用 イオン注入層 160にさらに酸素を濃化するために、 酸素含有雰囲気を用いた酸素 拡散処理（酸素のいわば追加拡散処理である） としてもよい。他方、上記熱処理を、 剥離工程後に行なう結合熱処理、 又は該結合熱処理に先立ちそれよりも低温で実施 される前述の表面保護酸ィヒ熱処理に兼用することもできる。 この場合、 当然、 図 1 1において、 工程 （e) に示す酸素拡散熱処理を省略してもよい。 なお、 工程 （f ) 以降は図 7と同じである。
また、 酸素を捕獲する結晶欠陥濃度を高めるため、 水素イオン、 希ガスイオン、 JP02/11349
25
又はシリコンイオンの少なくとも 1種類を用いて予備イオン注入層を形成し、 さら にその予備イオン注入層に酸素イオンを打ち込むことによりエッチストップ用ィォ ン注入層とすることもできる。 この後、 さらに酸素拡散熱処理を行ってもよい。
さらに、 エッチストップ層形成工程においては、 ゲルマニウムイオンを用いて結 合シリコン単結晶薄膜中にェツチストップ用ィオン注入層を形成することもできる。 エッチストップ用イオン注入層はシリコン一ゲルマニウム層となり、 特定のエッチ ング液に対するシリコン層へのエッチストップ層として直ちに機能しうる。 シリコ ンーゲルマエゥム層に対してシリコン層を選択的にエッチングするためのエツチン グ液としては、 KOHと K2C r 207とプロパノールとの混合溶液が適当である（参 考文献； Applied Physics Letters, 56 (1990), 373 ― 375)。 また、 シリコン一ゲ ルマニウム層からなるエッチストップ層は、 S iに対して S i G eを選択エツチン グするためのエッチング液を用いて除去でき、 具体的には、 HFと H202と CH3 C O O H と の混合溶液を用いるこ とができる （参考文献 ； Journal of Electrochemical Society, 138 (1991) 202-204)。 また、 ドライエッチングを用い て選択エッチングを行なうことも可能である。

Claims

請 求 の 範 囲
1 . 第一基板とシリコン単結晶よりなる第二基板との少なくともいずれかの第一 主表面に絶縁膜を形成し、 該絶縁膜を介して前記第一及び第二基板の前記第一主表 面同士を結合する結合工程と、
前記第二基板の厚みを減じて第一膜厚を有する S O I層となす第一減厚工程と、 その S O I層の表面側からイオン注入することにより、 前記 S O I層表面から一 定深さ位置に濃度ピークを有するエッチストップ用イオン注入層を形成するエッチ ストップ用ィオン注入層形成工程と、
前記エッチストップ用イオン注入層に基づいて形成されたエッチストップ層より も表層側部分を選択エッチングすることにより、 前記 S O I層の膜厚を前記第一膜 厚よりも小さレ、第二膜厚となす第二減厚工程と、
を有することを特徴とする S O Iゥヱーハの製造方法。
2 . 前記エッチストップ用イオン注入層形成工程は、 前記 S O I層の表面側から ホウ素をイオン注入することにより、 前記エッチストップ用イオン注入層をホウ素 高濃度層として形成するホウ素高濃度層形成工程であり、 前記第二減厚工程におい て前記ホウ素高濃度層を前記エッチストップ層とし、 前記 S O I層の該エッチスト ップ層よりも表層側を、 ホウ素濃度差に基づき選択エッチングすることを特徴とす る請求の範囲第 1項記載の S O Iゥヱーハの製造方法。
3 . 前記ホウ素高濃度層形成工程と前記第二減厚工程との間において、 前記 S O Iゥエーハに対しホウ素を活性化する熱処理を行なうことを特徴とする請求の範囲 第 1項又は第 2項に記載の S O Iゥヱーハの製造方法。
4 . 前記第二減厚工程が終了した後、 前記 S O I層中に残留するホウ素を外方拡 散により除去するための外方拡散熱処理が行なわれる請求の範囲第 2項又は第 3項 に記載の S〇 Iゥヱーハの製造方法。
5 . 前記 S〇 I層中の前記ェツチストップ用ィオン注入層に向けて酸素を拡散さ せる酸素拡散工程を行ない、 該エッチストップ用イオン注入層の酸素濃度を高める ことにより、 前記ェツチストップ層を周囲部分よりも酸素濃度が高 、高酸素濃度層 として形成することを特徴とする請求の範囲第 1項記載の S O Iゥヱーハの製造方 法。
6 . 前記エッチストップ用イオン注入層は、 水素イオン、 希ガスイオン、 シリコ ンイオン及ぴ酸素イオンよりなるイオン群から選ばれる少なくとも 1種類を用いて 形成されることを特徴とする請求の範囲第 5項記載の S O Iゥ ーハの製造方法。
7 . 前記酸素拡散工程を、 酸素含有雰囲気中での熱処理にて行なうことを特徴と する請求の範囲第 5項又は第 6項に記載の S O Iゥエーハの製造方法。
8 . 前記第一減厚工程における前記 S O I層は、 前記結合工程に先立って前記第 二基板の第一主表面から水素イオンまたは希ガスイオンの少なくとも一方を打ち込 むことにより、 深さ方向のイオン注入プロファイルにおいて、 前記第二基板の第一 主表面から一定深さ位置に濃度ピークを有する剥離用イオン注入層を形成した後、 前記第一基板に対する前記結合工程を行ない、 その後、 該イオン注入層において前 記第二基板より、 前記 S O I層となるべき結合シリコン単結晶薄膜を剥離すること により形成されたものであることを特徴とする請求の範囲第 1項ないし第 7項のい ずれか 1項に記載の S O Iゥヱーハの製造方法。
9 . 前記ェッチストップ用イオン注入層形成工程の前に、 前記結合シリコン単結 晶薄膜の最表層部をエッチング除去することを特徴とする請求の範囲第 8項に記載 の S O Iゥエーハの製造方法。
1 0 . 前記エッチストップ用イオン注入層形成工程の前に、 前記結合シリコン単 結晶薄膜に対し水素ガス、 不活性ガス又はそれらの混合ガス中にて、 1 1 0 0〜 1 3 0 0 °Cの範囲にて熱処理を行う請求の範囲第 8項または第 9項記載の S O I ゥェ ーハの製造方法。
1 1 . 前記エッチストップ用イオン注入層を形成する際のイオン注入量を、 前記 剥離用イオン注入層を形成する際のイオン注入量よりも小さくすることを特徴とす る請求の範囲第 8項ないし第 1 0項のいずれか 1項に記載の S O Iゥエーハの製造 方法。
1 2 . 前記第一減厚工程における前記 S O I層は、 前記結合工程に先立って前記 第二基板の第一主表面側に多孔質シリコン層を形成後、 該多孔質シリコン層上に前 記 S〇 I層となるべきシリコンェピタキシャル層を気相成長し、 当該シリコンェピ タキシャル層の表面において、 前記第一基板に対する前記結合工程を行ない、 その 後、 前記第二基板の前記多孔質シリコン層において前記第二基板より、 前記 S O I 層となるべきシリコンェピタキシャル層を剥離し、 さらに該シリコンェピタキシャ ル層上に残存する前記多孔質シリコン層を選択エッチング除去することにより形成 されたものであることを特徴とする請求の範囲第 1項ないし第 7項のいずれか 1項 に記載の S O Iゥヱーハの製造方法。
1 3 . 前記第二減厚工程終了後の前記 S O I層の膜厚均一性が、 同一ゥ ーハ内 の膜厚の標準偏差値にて 0 . 4 n m以下とされ、 同一仕様のゥエーハ間の標準偏差 値にて 2 n m以下とされることを特徴とする請求の範囲第 1項ないし第 1 2項のい ずれか 1項に記載の S O Iゥヱーハの製造方法。
1 4 . 前記第二減厚工程において、 前記 S O I層の前記第二膜厚を 2 0 n m以下 とすることを特徴とする請求の範囲第 1 3項に記載の S〇 Iゥエーハの製造方法。
1 5 . 前記絶縁膜がシリコン酸化膜であることを特徴とする請求の範囲の第 1項 ないし第 1 4項のいずれか 1項に記載の S O Iゥヱーハの製造方法。
1 6 . 前記第一基板がシリコン単結晶であることを特徴とする請求の範囲第 1項 ないし第 1 5項のいずれか 1項に記載の S O Iゥエーハの製造方法。
PCT/JP2002/011349 2001-11-29 2002-10-31 Procede de production de plaquettes soi WO2003046993A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/495,988 US7084046B2 (en) 2001-11-29 2002-10-31 Method of fabricating SOI wafer
JP2003548311A JPWO2003046993A1 (ja) 2001-11-29 2002-10-31 Ｓｏｉウェーハの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001364981 2001-11-29
JP2001/364981 2001-11-29

Publications (1)

Publication Number Publication Date
WO2003046993A1 true WO2003046993A1 (fr) 2003-06-05

Family

ID=19175084

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/011349 WO2003046993A1 (fr) 2001-11-29 2002-10-31 Procede de production de plaquettes soi

Country Status (3)

Country Link
US (1) US7084046B2 (ja)
JP (1) JPWO2003046993A1 (ja)
WO (1) WO2003046993A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2006261346A (ja) * 2005-03-16 2006-09-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの設計方法及びｓｏｉウェーハ
EP1710836A1 (en) * 2004-01-30 2006-10-11 SUMCO Corporation Method for manufacturing soi wafer
JP2006527480A (ja) * 2003-06-06 2006-11-30 コミツサリア タ レネルジー アトミーク 自立を誘発することによって薄肉化された極薄層の製造方法
EP1758168A1 (en) * 2004-05-28 2007-02-28 Sumco Corporation Soi substrate and method for producing same
JP2007507100A (ja) * 2003-09-26 2007-03-22 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 半導体材料製の多層構造を製造するための方法
JP2008021992A (ja) * 2006-07-13 2008-01-31 Soitec Silicon On Insulator Technologies 接合界面安定化のための熱処理
WO2009101979A1 (ja) * 2008-02-14 2009-08-20 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の表面処理方法
JP2016522584A (ja) * 2013-06-19 2016-07-28 ソイテック 回路の層を転写するための方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
JP2004228150A (ja) * 2003-01-20 2004-08-12 Canon Inc エッチング方法
JP2006173568A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun Ｓｏｉ基板の製造方法
US7276430B2 (en) * 2004-12-14 2007-10-02 Electronics And Telecommunications Research Institute Manufacturing method of silicon on insulator wafer
EP1831922B9 (en) * 2004-12-28 2010-02-24 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer having a low density of holes
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
TW200733244A (en) * 2005-10-06 2007-09-01 Nxp Bv Semiconductor device
JP4677331B2 (ja) * 2005-11-30 2011-04-27 エルピーダメモリ株式会社 島状の分散構造を備えた半導体チップおよびその製造方法
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
WO2007071787A1 (en) * 2005-12-22 2007-06-28 S.O.I.Tec Silicon On Insulator Technologies Process for simplification of a finishing sequence and structure obtained by the process
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
WO2007125863A1 (ja) * 2006-04-24 2007-11-08 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP2008016534A (ja) 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
WO2008029607A1 (en) * 2006-09-07 2008-03-13 Nec Electronics Corporation Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
US20080173972A1 (en) * 2007-01-19 2008-07-24 International Business Machines Corporation Method of wafer thinning
KR100851551B1 (ko) * 2007-03-12 2008-08-11 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP5280015B2 (ja) * 2007-05-07 2013-09-04 信越半導体株式会社 Ｓｏｉ基板の製造方法
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
EP2009687B1 (en) * 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
CN101796613B (zh) * 2007-09-14 2012-06-27 株式会社半导体能源研究所 半导体装置及电子设备
US8003483B2 (en) 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP2010114431A (ja) 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
FR2944914B1 (fr) * 2009-04-22 2011-05-20 Commissariat Energie Atomique Procede de transfert d'au moins une couche micro-technologique
US8546238B2 (en) 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
DE102010046215B4 (de) * 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
FR2967294B1 (fr) * 2010-11-10 2012-12-07 Commissariat Energie Atomique Procédé de formation d'une structure multicouches
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR102430673B1 (ko) * 2011-01-25 2022-08-08 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
CN102201362B (zh) * 2011-05-13 2014-05-14 上海新傲科技股份有限公司 一种制备任意厚度的带有绝缘埋层的衬底的方法
JP5802436B2 (ja) * 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
FR2983636A1 (fr) * 2012-05-22 2013-06-07 Soitec Silicon On Insulator Procede d'aplanissement d'un substrat comportant une surface libre presentant des irregularites
US9202711B2 (en) * 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
SG11201508969QA (en) * 2013-05-01 2015-12-30 Shinetsu Chemical Co Method for producing hybrid substrate, and hybrid substrate
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10134837B1 (en) * 2017-06-30 2018-11-20 Qualcomm Incorporated Porous silicon post processing
TWI819233B (zh) * 2019-08-15 2023-10-21 美商應用材料股份有限公司 非共形膜的選擇性蝕刻臨界尺寸控制
US10950631B1 (en) * 2019-09-24 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator wafer having a composite insulator layer
CN113889432A (zh) * 2020-07-01 2022-01-04 中芯集成电路（宁波）有限公司上海分公司 绝缘体上半导体结构的制造方法
CN112599470A (zh) * 2020-12-08 2021-04-02 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法
TWI768957B (zh) * 2021-06-08 2022-06-21 合晶科技股份有限公司 複合基板及其製造方法
CN115922109B (zh) * 2023-01-05 2023-07-25 成都功成半导体有限公司 一种晶圆背面激光切割方法及晶圆
CN115890021B (zh) * 2023-01-05 2023-05-16 成都功成半导体有限公司 一种晶圆激光切割方法及晶圆

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278766A (ja) * 1989-04-19 1990-11-15 Fujitsu Ltd 半導体装置の製造方法
JPH06302790A (ja) * 1993-04-19 1994-10-28 Nippondenso Co Ltd 絶縁分離基板の製造方法
EP0843344A1 (en) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Process for transferring a semiconductor layer using silicon on insulator (SOI) technology
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US5985728A (en) * 1995-09-01 1999-11-16 Elantec Semiconductor, Inc. Silicon on insulator process with recovery of a device layer from an etch stop layer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6326285B1 (en) * 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
US6946314B2 (en) * 2001-01-02 2005-09-20 The Charles Stark Draper Laboratory, Inc. Method for microfabricating structures using silicon-on-insulator material
US6806171B1 (en) * 2001-08-24 2004-10-19 Silicon Wafer Technologies, Inc. Method of producing a thin layer of crystalline material
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278766A (ja) * 1989-04-19 1990-11-15 Fujitsu Ltd 半導体装置の製造方法
JPH06302790A (ja) * 1993-04-19 1994-10-28 Nippondenso Co Ltd 絶縁分離基板の製造方法
US5985728A (en) * 1995-09-01 1999-11-16 Elantec Semiconductor, Inc. Silicon on insulator process with recovery of a device layer from an etch stop layer
EP0843344A1 (en) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Process for transferring a semiconductor layer using silicon on insulator (SOI) technology
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HOBART K.D. ET AL.: "Fabrication of SOI substrates with ultra-thin si layers", ELECTRONICS LETTERS, vol. 34, no. 12, June 1998 (1998-06-01), pages 1265 - 1267, XP006009871 *
MASZARA W.P. ET AL.: "Epi-less bond-and-etch-back silicon-on-insulator by MeV ion implantation", APPLIED PHYSICS LETTERS, vol. 58, no. 24, June 1991 (1991-06-01), pages 2779 - 2781, XP000233463 *
UNNO HIDEYUKI ET AL.: "Thin-SOI process using bonding and etch-back method without epitaxial growth", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 35, no. 2B, PART 1, February 1996 (1996-02-01), pages 969 - 972, XP000701017 *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006527480A (ja) * 2003-06-06 2006-11-30 コミツサリア タ レネルジー アトミーク 自立を誘発することによって薄肉化された極薄層の製造方法
JP2012104855A (ja) * 2003-09-26 2012-05-31 Soitec 半導体材料製の多層構造を製造するための方法
JP2007507100A (ja) * 2003-09-26 2007-03-22 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 半導体材料製の多層構造を製造するための方法
EP1710836A4 (en) * 2004-01-30 2010-08-18 Sumco Corp METHOD FOR PRODUCING AN SOI WATER
EP1710836A1 (en) * 2004-01-30 2006-10-11 SUMCO Corporation Method for manufacturing soi wafer
JP4828230B2 (ja) * 2004-01-30 2011-11-30 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
JPWO2005074033A1 (ja) * 2004-01-30 2007-09-13 株式会社Sumco Ｓｏｉウェーハの製造方法
US7867877B2 (en) 2004-01-30 2011-01-11 Sumco Corporation Method for manufacturing SOI wafer
EP1758168A1 (en) * 2004-05-28 2007-02-28 Sumco Corporation Soi substrate and method for producing same
EP1758168A4 (en) * 2004-05-28 2012-09-05 Sumco Corp SOI SUBSTRATE AND MANUFACTURING METHOD THEREFOR
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP4587034B2 (ja) * 2005-03-16 2010-11-24 信越半導体株式会社 Ｓｏｉウェーハの設計方法
JP2006261346A (ja) * 2005-03-16 2006-09-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの設計方法及びｓｏｉウェーハ
JP2008021992A (ja) * 2006-07-13 2008-01-31 Soitec Silicon On Insulator Technologies 接合界面安定化のための熱処理
US8216916B2 (en) 2006-07-13 2012-07-10 S.O.I. Tec Silicon On Insulator Technologies Treatment for bonding interface stabilization
US8461018B2 (en) 2006-07-13 2013-06-11 S.O.I.Tec Silicon On Insulator Technologies Treatment for bonding interface stabilization
WO2009101979A1 (ja) * 2008-02-14 2009-08-20 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の表面処理方法
JP2016522584A (ja) * 2013-06-19 2016-07-28 ソイテック 回路の層を転写するための方法

Also Published As

Publication number Publication date
US20050014346A1 (en) 2005-01-20
JPWO2003046993A1 (ja) 2005-04-14
US7084046B2 (en) 2006-08-01

Similar Documents

Publication Publication Date Title
WO2003046993A1 (fr) Procede de production de plaquettes soi
US6054363A (en) Method of manufacturing semiconductor article
JP3352340B2 (ja) 半導体基体とその製造方法
WO2004012268A1 (ja) Ｓｏｉウェーハの製造方法
EP1780794B1 (en) Method for manufacturing bonded wafer
US7776719B2 (en) Method for manufacturing bonded wafer
JPWO2005022610A1 (ja) 貼り合わせウェーハの製造方法
CA2220600C (en) Method of manufacturing semiconductor article
JP2000294470A (ja) Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
US8461018B2 (en) Treatment for bonding interface stabilization
KR20160134661A (ko) 접합웨이퍼의 제조방법
JP2901031B2 (ja) 半導体基材及びその作製方法
WO2008004591A1 (fr) Procédé de production d'une tranche liée
JP4147577B2 (ja) Ｓｏｉウェーハの製造方法
WO2007125771A1 (ja) Ｓｏｉウエーハの製造方法
JP4147578B2 (ja) Ｓｏｉウエーハの製造方法
JP2004055750A (ja) Ｓｏｉウェーハの製造方法
WO2004010505A1 (ja) Ｓｏｉウェーハおよびその製造方法
TWI549192B (zh) Method of manufacturing wafers
US10475696B2 (en) Method of manufacture of a semiconductor on insulator structure
CN110739214A (zh) 一种减少注入损伤制备soi的方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2005079109A (ja) 貼合せｓｏｉウェーハの製造方法及び該方法により製造された貼合せｓｏｉウェーハ
JP4626133B2 (ja) 貼り合せウェーハの製造方法
WO2022179615A1 (zh) 绝缘体上半导体结构的制造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003548311

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10495988

Country of ref document: US

122 Ep: pct application non-entry in european phase