TWI305385B - Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same - Google Patents

Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same Download PDF

Info

Publication number
TWI305385B
TWI305385B TW095107031A TW95107031A TWI305385B TW I305385 B TWI305385 B TW I305385B TW 095107031 A TW095107031 A TW 095107031A TW 95107031 A TW95107031 A TW 95107031A TW I305385 B TWI305385 B TW I305385B
Authority
TW
Taiwan
Prior art keywords
layer
channel
region
fet
forming
Prior art date
Application number
TW095107031A
Other languages
English (en)
Other versions
TW200711001A (en
Inventor
Sung-Young Lee
Dong-Suk Shin
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200711001A publication Critical patent/TW200711001A/zh
Application granted granted Critical
Publication of TWI305385B publication Critical patent/TWI305385B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

1305385 九、發明說明： 【發明所屬之技術領域】 本發明係關於在半導體基板上的場效電晶體（FET)及其 製作方法’且特定言之’係關於具有一圓形形狀（意即，圓 形）奈米線通道的FET及其製作方法。 【先前技術】 隨著半導體裝置之應用的膨脹，對高整合度及/或高速半 導體裝置的需求日益增長。隨著半導體裝置之整合密度的 增加’設計規則變得較小。該減少的設計規則導致場效電 晶體（FET)的通道長度及通道寬度同樣地減少。通道長度的 減少將導致短通道效應。通道寬度的減少將導致窄通道效 應。該短通道效應可顯著地影響在通道區上之源極/汲極區 中的電位。該窄通道寬度效應通常可增加臨限電壓。然而， 在使用STI(淺溝槽絕緣）之裝置的情況下，太窄的通道寬度 會減少臨限電壓。這被稱作逆窄寬度效應。為了試圖防止 該短通道效應及/或該窄通道效應的產生，已提出具有新型 結構的各種FET。 最近’已作出許多嘗試，尤其在半導體領域的奈米技術 方面作出了努力’以增加電晶體的驅動電流且減少該短通 道效^。習知在達成此等結果的努力中已使用若干方法。 此等嘗試的實例包括凹陷式通道陣列電晶體（rcat) ' FET(FinFET)及閘極包圍電晶體（GAT)技術。 此等習知裝置中之每— 具有一個缺點。舉例而言 裝置及製作此等裝置的對應方法 ，此#習知裝置在執行快速運算 108812.doc 13〇5385 之能力方面有限。此外’歸因於製作的侷限性(例如，關於 在乾式银刻過程中可達成的钱刻深度為有限的），在此等習 知裝置中，隔開通道層的數目係有限的。 【發明内容】 因此’本發明係針對具有一或多個奈米線通道的及製 作該FET的方法’其大體上克服了歸因於先前技術之僞限性 及缺點而產生的一或多個缺點。 據第也樣，本發明係針對一種製作場效電晶體（fet) 的方法。根據該方法，源極及汲極區形成於一半導體基板 上。複數個初級通道區耦接於源極區與汲極區之間。蝕刻 該等初級通道區，且該等經蝕刻的初級通道區經退火以形 成FET通道區，该等pET通道區具有—大體上圓形橫截面形 狀。 在貫施例中，初級通道區具有一大體上矩形橫截面形 狀。在一實施例中，初級通道區在橫截面中具有稜角。 在一實施例中，在含有HC1與H2中之一者或兩者的氣體環 境中執行該蝕刻。在一實施例中，HC12流速與％之流速的 比率為3:7至1:1。在一特定實施例中，Ηα之流速與^之流 速的比率為3:5。 在一實施例中，可在600T：至900。(3的溫度下執行該钱 刻。可執行該蝕刻達1秒至120秒的時段。該蝕刻可在1〇托 至1〇〇托的壓力下執行。 在—實施例中，可在一含有H2的氣體環境中執行該退 火。可在1 seem至500 seem之流速下引入Hz而執行該退火。 108812.doc 1305385 可在600°C至900t的溫度下執行該退火、，且更特定言之， 在sitrc的溫度下執行該退火。可執行該退火達1〇秒至卿 秒的時段，且更特定言之，達5〇〇秒的時段。 在一實施例中’該方法進—步包含在形成初級通道區之 後清洗該結構以從該結構中移除氧化物。該清洗可在含有 H2、Ar及He中之至少一者的氣體環境中執行。可在6〇〇。〇至 _°C的溫度下執行該清洗。可在！ seem至綱似瓜的氣體 流速下執行該清洗。可執行該清洗達】分鐘至5分鐘的時 段。可在0.1托至10托的壓力下執行該清洗。 在一實施例中，#成該複數個初級通冑區包含形成一通 道層及-垂直鄰近於該通道層的犧牲層。在—實施例中， 該通道層及該犧牲層係經蟲晶形成。在一實施例中’該通 道層為-石夕層。在-實施例中，該犧牲層為層。 在-實施例中，形成該複數個初級通道區進一步包含修 整該通道層至-所要尺寸以使得該等初級通道區中之至少 -者之前表面在垂直於源極及汲極區之一前表面的方向上 相對於源極及汲極區之前表面偏移。該修整可包括姓刻該 通道層。蝕刻該通道層可包括一化學乾式蝕刻。 在-實施例中’形成該複數個#級通道區進—步包含在 該通道層及犧牲層之上形成—遮罩層’該遮罩層界定一隔 開FET通道區的區域。 在-實施例中’形成該複數個初級通道區包含形成垂直 鄰近於-通道層的複數個犧牲層。該等犧牲層可包含 ⑽。一上犧牲層可比-下犧牲層具有-較低的鍺濃度。 108B12.doc 1305385 、在—實施例中，該方法進一步包含在蝕刻初級通道區與 L火"’二钱刻的初級通道區之間淨化一製程腔室。 在一實施例中，該蝕刻步驟及該退火步驟至少被執行兩 .次。在—實施例中，該方法進一步包含在一先前的蝕刻步 驟與其後的退火步驟之間的淨化步驟。 在—實施例中，該方法進一步包含在FET通道區之上形成 一閘極介電層。 φ 在Λ轭例中，該方法進一步包含形成一包圍FET通道區 的閘極。該閘極可包括多晶矽。而且，該閘極包含金屬。 根據另一態樣，本發明係針對一種製作場效電晶體（FET) 的方法。根據該方法，至少一通道層及至少一犧牲層可交 替地堆豐於一基板上。在一基板上形成耦接至該交替堆疊 之至少一通道層及至少一犧牲層的源極及汲極區。該交替 堆疊的至少一通道層及至少一犧牲層經圖案化以形成耦接 於源極區與汲極區之間的複數個初級通道區。移除該至少 鲁 一犧牲層之剩餘部分。独刻初級通道區，退火該經姓刻的 初級通道區以形成FET通道區，FET通道區具有一代替上圓 形的橫截面形狀。 在一實施例中’初級通道區具有一大體上矩形之橫截面 形狀。在一實施例中，初級通道區在橫截面中具有稜角。 在一實施例中，該至少一通道層及該至少一犧牲層係經 磊晶形成° 在/實施例中，該至少一通道層為一矽層。在—實施例 中，該至少一犧牲層為— SiGe層。 丨 2doc -9- 1305385 在一實施例中，形成該複數個初級通道區進一步包含修 °亥至少一通道層至一所要尺寸以使得該等初級通道區中 ’ 者之别表面在垂直於源極及汲極區之一前表面的 方向上相對於源極及汲極區之前表面偏移。在一實施例 中’該修整包含蝕刻該至少一通道層。蝕刻該至少一通道 層可包括一化學乾式蝕刻。 在一貫施例中’形成該複數個初級通道區進一步包含在 «亥至>、5亥通道層及該至少一犧牲層之上形成一遮罩層， 該遮罩層界定一隔開FET通道區的區域。 在一實施例中’形成該複數個初級通道區進一步包含形 成垂直础近於該通道層的複數個犧牲層。該等犧牲層可包 含§1(^。在—實施例中，一上犧牲層可比一下犧牲層具有 一較低的鍺濃度。 在一貫施例中，該方法進一步包含在蝕刻初級通道區與 退火§亥經钮刻的初級通道區之間淨化一製程腔室。 在一實施例中，該方法進一步包含在FET通道區上形成一 閘極介電層。 在一實施例中，該方法進一步包含形成一包圍FET通道區 的閘極。該閘極可包括多晶矽。而且，該閘極可包括金屬。 根據另一態樣，本發明係針對一種製作場效電晶體（FET) 的方法根據该方法，源極及沒極區形成於一半導體基板 上。形成複數個初級通道區耦接於源極區與汲極區之間。 形成該複數個初級通道區包含：⑴形成一通道層及一垂直 鄰近於该通道層的犧牲層，及（ii)修整該通道層至一所要尺 I088l2.doc -10- 1305385 寸以使得該等初級通道區中之至少一者之前表面在垂直於 源極及汲極區之一前表面的方向上相對於源極及汲極區之 珂表面偏移。蝕刻該等初級通道區，並退火經蝕刻的初級 通道區以形成FET通道區，FET通道區具有一大體上圓形之 橫截面形狀。 在—實施例中’初級通道區具有—大體上矩形之橫截面 形狀。在一實施例中，初級通道區在橫截面中具有稜角。 在實施例中，該方法進一步包含在形成初級通道區之 後清洗該結構以從該結構中移除氧化物。 在一實施例中’該通道層及該犧牲層係經磊晶形成。 °玄通道層可為一矽層，且該犧牲層可為一 SiGe層。 在一實施例中，該修整包含蝕刻該通道層。蝕刻該通道 層可包括一化學乾式蝕刻。 在—實施例中，形成該複數個初級通道區進一步包含形 成垂直钟近於該通道層的複數個犧牲層。該等犧牲層可包 括SiGe。一上犧牲層可比一下犧牲層具有一較低的鍺濃度。 在實施例中，該方法進一步包含在蝕刻初級通道區與 退火該經餘刻的初級通道區之間淨化一製程腔室。 在貫施例中’該方法進一步包含在FET通道區上形成一 閘極介電層。 在貫知例中’該方法進一步包含形成一包圍fbt通道區 的閘極。在一實施例中，該閘極包含多晶矽。在一實施例 中，δ亥閘極包含金屬。 根據另一態樣，本發明係針對一種製作一場效電晶體 108812.doc 1305385 (FET)的方法。根據該方法’源極及汲極區形成於一半導體 基板上。形成一初級通道區1馬接於源極區與沒極區之間， 形成該初級通道區包含：⑴形成一通道層及一垂直鄰近於 該通道層的犧牲層’及（i〇修整該通道層至一所要尺寸以使 得該初級通道區之前表面在垂直於源極及沒極區之前表面 的方向上相對於源極及汲極區之前表面偏移。移除該犧牲 層之剩餘部分。#刻該經修整的通道層，且退火該經|虫刻 的通道層以形成一 FET通道區，該FET通道區具有一大體上 圓形橫截面形狀。 根據另一態樣’本發明係針對一種製作一場效電晶體 (FET)的方法。根據該方法，源極及汲極區形成於一半導體 基板上。形成一初級通道區耦接於源極區與汲極區之間， 形成該初級通道區包含形成一通道層及一垂直鄰近於該通 道層的犧牲層。移除該犧牲層之剩餘部分。蝕刻該初級通 道區，且退火該經敍刻之初級通道區以形成一 FET通道區， 該FET通道區具有一大體上圓形之橫截面形狀。 根據另一態樣，本發明係針對一種製作一場效電晶體 (FET)的方法。根據該方法，源極及汲極區形成於一半導體 基板上。形成複數個初級通道區耦接於源極區與汲極區之 間。蝕刻該等初級通道區，且退火該等經蝕刻之初級通道 區以形成FET通道區，該等fet通道區具有一大體上圓形之 橫截面形狀。 根據另一態樣，本發明係針對一種具有一半導體基板及 在及半導體基板上之源極及汲極區的場效電晶體（fet)。複 1088l2.doc 1305385 L道區_接於源極區與汲極區之間，該等FET通道 品/'有大to上圓形之横截面形狀，修整FET通道區至一所 要尺寸以使得該等FET通道區中之至少一者之前表面在垂 直：源極及汲極區之前表面的方向上相對於源極及汲極區 之前表面偏移。 在一實施例中，該FET進一步包含在FET通道區上的一閘 極介電層。 在κ轭例中，該FET進一步包含一包圍FET通道區的閘 極0 在只轭例中，該FET進一步包含該閘極，該閘極包含多 晶矽。在一實施例中，該FET進一步該閘極，該閘極包含金 屬。 根據另一恶樣，本發明係針對一種包含一半導體基板及 在該半導體基板上之源極及汲極區的場效電晶體（FET)。一 FET通道區耦接於源極區與汲極區之間，該fet通道區具有 一大體上圓形之橫截面形狀，修整該FET通道區至一所要尺 寸以使得該FET通道區之一前表面在垂直於源極及汲極區 之前表面的方向上相對於源極及汲極區之前表面偏移。 根據本發明，使用一蝕刻製程及一使用H2的退火製程在 一 FET中產生一圓形形狀（圓形）奈米線通道。製作該FET的 該製程減少了一電場濃縮現象，該現象在一具有一正方形 形狀奈米線通道之習知FET的稜角處發生。在生產該圓形形 狀奈米線通道中，在相對低的溫度下進行H2退火。在高溫 下的退火導致一奈米線’其形狀歸因於一矽遷移效應可導 I08812.doc -13- 1305385 =:道I切割或中斷…’用作—犧牲層之最上的錄 伽;：1具有更高的錯含量百分數。此導摩 成-自動對準電晶體間極。 鑲…可用以形 【實施方式】
在以下詳細描述中，當—層被描述成形成於另—層上或 :基板上時，該層可形成於另一層上或該基板上，：一第 三層可插入於該層與該另—層或該基板之間。 圖1為根據本發明之一實施例之具有一圓形或圓形 (⑽U〗ar)形狀奈米線通道之膽的示意俯視平面圖。圖μ 為圖1之FET之實施例沿圖1之線Α-Α，所截取的示意橫截面 圖。圖2Β為圖2Α之FET之實施例沿圖！之線Β_Β，所截取的示 意横截面圖。
參看圖1、圖2Α及圖2Β，本發明之FET結構包括一半導體 基板no。源極/汲極區14形成於該基板11〇上。源極/汲極區 14 i括第一鍺化矽（SiGe)層14a、一矽層14b及一第二SiGe 層14c如所不之相繼堆疊的堆疊結構。第一及第二siGe層及 矽層可為磊晶層。矽層14b包括一圓形形狀奈米線通道區 12 ’遠奈米線通道區12穿過該結構沿源極與汲極區14之間 的一縱向線X延伸。基板11〇之一部分在奈米線通道區12下 之區域中之基板表面的上方突出。如圖2B所示，奈米線通 返12與基板110之突出部分隔開—距離d。一絕緣區116將 FET|4其他裝置絕緣。一由諸如氧化石夕之材料製成的閘極介 %層30包圍奈米線通道區12。閘極介電層30亦包圍該基板 】08812.doc •14· 1305385 之突出部分。-由諸如多晶矽、金屬或多晶矽與金屬之組 合物之導電材料製成的閘極2 〇包圍奈米線通道區丨2。閘極 20由閘極介電層30與奈米線通道區12絕緣。 圖3為圖1之FET之另一實施例對應於圖j之線A_A,的示意 橫截面圖。圖3之裝置100B與圖2A及圖2B之裝置不同，圖3 之裝置僅具有一單一的Si層14d而不是如圖2A及圖2B中具 有第一 SiGe層14a及第二SlGe層14c及以層14b的多層堆 疊，該Si層14d充當該裝置之源極/汲極區且提供該裝置之圓 形奈米線通道12。 圖4A為根據本發明之FET之另一實施例對應於圖i之線 A-A’的示意橫截面圖。圖4B為圖4A2FET之實施例對應於 圖1之線B-B’的示意橫截面圖。 薈看圖4A及圖4B，該結構與前述實施例之結構不同，在 .该結構中FET 100C包括多個（意即，兩個）圓形形狀奈米義 通道112a及112b而不是一單一的奈米線通道12。結構1〇〇c 包括一半導體基板110。源極/汲極區丨14形成於基板11〇上。 源極/汲極區114由一第一SlGe層i14a、一第一^層丨丨仆、一 第二SiGe層114c、一第二Si層114d及一第三以以層U4e如圖 所示相繼堆疊的堆疊結構形成。第一 ^(^層U4a、第二以以 層114c及第三SiGe層114e及第一 Si層114b及第二Si層ll4d 可為磊晶層。第一 Si層114b包括一第一圓形形狀奈米線通 道區112a ’該奈米線通道區112a穿過該結構沿源極與汲極 區114之間的一縱向線&延伸。第二^層114d包括一第二圓 形形狀奈米線通道112b，奈米線通道丨12b穿過該結構沿源 108812.doc -15- 1305385 極與汲極區114之間的一縱向線X2延伸。基板110之一部分 在奈米線通道區112a及112b下之區域中之基板表面的上方 突出。如圖4B所示，第一奈米線通道112a與基板110之突出 部分被一距離d!隔開。而且，第二奈米線通道區112b與基 板Π0之突出部分被一距離1隔開。一絕緣區116將FET 100C與其他裝置絕緣。一由諸如氧化矽之材料製成的閘極 介電層30包圍第一奈米線通道區112a及第二奈米線通道區 112b。閘極介電層30亦包圍該基板之突出部分。一由諸如 多晶矽、金屬或多晶矽與金屬之組合物之導電材料製成的 閘極20包圍奈米線通道區1丨2a及112b。閘極20由閘極介電 層30與奈米線通道112a及112b絕緣。 圖5為圖1之FET之另一實施例對應於圖1之線a-A'的示意 橫截面圖。圖5之裝置100D與圖4a及圖4b之裝置不同，圖5 之裝置僅具有一單一的Si層114f而不是圖4a及圖4b中之具 有第一81〇6層114&、第二8丨〇6層114(：及第三8丨〇6層1146及 第一 Si層114b及第二Si層114d的多層堆疊，該si層ll4f充當 該裝置之源極/汲極區且提供該裝置之圓形形狀奈米線通 道 112a及112b。 圖6A為根據本發明之FET之另一實施例對應於圖1之線 A-A’的示意橫截面圖。圖6B為圖6a之FET對應於圖1之線 B-B’的示意横截面圖。 參看圖6A及圖6B，該結構與前述實施例之結構不同，在 該結構中FET 100E包括多個（意即，三個）圓形形狀奈米線 通道212a、212b及212c而不是單一的奈米線通道12或兩個 J088I2.doc 16 1305385 奈米線通道112a及112b。結構100E包括一半導體基板110。 源極/汲極區214形成於基板11〇上。源極/汲極區214由一第 一SiGe 層 214a、一第一Si 層 214b、一第二SiGe 層 214c、一 第二Si層214d、一第三SiGe層214e、一第三Si層214f及一第 四SiGe層214g如圖所示相繼堆疊的堆疊結構形成。第一
SiGe層 214a、第二 SiGe層 214c、第三 SiGe層 214e及第四 SiGe 層2Ug及第一 Si層2Ub、第二Si層214d及第三Si層214f可為 磊晶層。第一 Si層214b包括一第一圓形形狀奈米線通道區 212a，該奈米線通道區212a穿過該結構沿源極與沒極區214 之間的一縱向線X3延伸。第二Si層214d包括一第二圓形形 狀奈米線通道212b，奈米線通道212b穿過該結構沿源極與 汲極區2 14之間的一縱向線X4延伸。第三si層214f包括一第 二圓形形狀奈米線通道212 c，奈米線通道2 12 c穿過該結構 沿源極與汲極區214之間的一縱向線xs延伸。基板i 1〇之一 部分在奈米線通道區212a、212b及2 12 c下之區域中之基板 表面的上方突出。如圖6B所示，第一奈米線通道212a與基 板110之突出部分被一距離di隔開。而且，第二奈米線通道 區212b與基板11〇之突出部分被一距離旬隔開。而且，第三 奈米線通道區212c與基板u〇之突出部分被一距離心隔 開。一絕緣區116將FET 100E與其他裝置絕緣。一由諸如氧 化石夕之材料製纟的㈣介電層3 〇包ffi第—奈米線通道區 212a、第二奈米線通道區212b及第三奈米線通道區21仏。 閑極介電層30亦包圍該基板之突出部分。一由諸如多晶 石夕、金屬或多晶石夕與金屬之組合物之導電材料製成的閑極 108812.doc -17- 1305385 20包圍奈米線通道區212a、212b及212c。閘極20由閘極介 電層30與奈米線通道212a、212b及212c絕緣。 圖7為圖1之FET之另一實施例對應於圖1之線A-A'的示意 橫截面圖。圖7之裝置i〇〇F與圖6A及圖6B之裝置不同，圖7 之裝置僅具有一單一的Si層214h而不是圖6A及圖6B中之具 有第一 SiGe層 214a、第二 SiGe層 214c、第三 SiGe層 214e及 第四SiGe層214g及第一 Si層214b、第二Si層214d及第三Si 層214f的多層堆疊，si層214h充當該裝置之源極/汲極區且 提供該裝置之圓形形狀奈米線通道212a、2 12b及2 12c。 圖8為說明形成圓形形狀奈米線通道及根據本發明之fet 之閘極之製程的邏輯流程圖。圖9A至圖9D為說明在形成奈 米線通道及本發明之閘極之製程中之步驟的示意透視圖。 本文中所描述之形成奈米線通道、本發明之閘極及FET的製 矛王可應用於本文中所描述之FET的任何實施例。具體言之， "玄开》成製知可應用於具有任何數目之圓形形狀奈米線通道 的 FET。 芩看圖8及圖9A至圖9D，在步驟S50處，形成一具有一多 邊形検截面形狀的活性Si圖案。舉例而言，特別地參看圖 9A’活性Sl圖案402可具有平外表面4〇沘及一大體上正方形 形狀402a的橫截面。 其次，在步驟S60處，執行一清洗製程以移除已形成於活 性Si圖案402之上的任何氧化物。 再次，在步驟請處，執行钱刻以自活性圖案402移除正 方形棱角。執行一退火步驟以完成圓形形狀以奈米線通道 10S812.doc 1305385 404如圖9B所示，通道404的橫截面具有一大體上圓形形 狀 4 0 4 a。 再人，在步驟S80處，形成一閘極介電層406包圍該圓形 形狀奈米線通道區4〇4，如圖9C所示。 再次，在步驟S90處，形成一閘電極408包圍該閘極介電 層406及該圓形形狀或圓柱狀Si奈米線通道404，如圖9D所 不。閘電極408由諸如多晶矽、金屬或多晶矽與金屬之組合 物的導電材料製成。 圖10為說明自正方形奈米線通道402形成圓形奈米線通 道404之製程的詳細流程圖。在下文將詳細描述圖丨〇。 圖11A至圖π μ為說明根據本發明之一實施例在製作本 發明之FET之製程中之步驟的示意透視圖。參看圖UA，提 供—矽基板50(^ —第一鍺化矽（siGe)層512形成於基板5〇〇 之頂部上。第一 SiGe層512可具有5 11111至5〇 nm的厚度且可 含有15%至20%的鍺。一活性矽層514形成於第一Si(}e層之 上。矽層514為最終形成該FET之圓形形狀奈米線通道區的 層。一第二8丨〇6層516形成於矽層514之上。第二81^層516 可經形成至一5 nm至50 nm的厚度且可含有5%至1〇%的 鍺。第二SiGe層5 1 6可具有一較低的鍺濃度以使得在隨後的 蝕刻製程期間，上層SiGe消耗的速率較低以防止損壞矽層 5 14，確保一好的奈米線通道。在一實施例中，第一 層5 12及第二SiGe層516及矽層514經磊晶成長至5 11111至5〇 nm的厚度。 —頂蓋層518隨後形成於第二SiGe層5 16之上。該頂蓋層 108812.doc -19- 1305385 可為由具有相對於氮化矽（SiN)之高蝕刻選擇性之材料製 成的緩衝氧化層（諸如氧化矽），用於隨後的蝕刻製程。其 次，一由諸如SiN之材料製成的硬遮罩層形成於緩衝氧化層 518之上。圖案化硬遮罩層（諸如由光微影及蝕刻製程）以在 緩衝氧化層5 18上形成一硬遮罩圖案520。 參看圖11B，將硬遮罩圖案520用作一蝕刻遮罩蝕刻該結 構以形成一STI溝槽522。在一實施例中，該溝槽的深度為 150 nm至 350 nm 〇 參看圖11C，再次，一淺溝槽絕緣（STI)524形成於溝槽522 中。由一高密度電漿（HDP)製程形成STI以沉積—氧化物。 在該HDP製程之後，執行一化學機械研磨（CMp)製程以曝露 硬遮罩圖案520之頂表面。如圖所示，在CMp製程期間使用 的研磨漿在HDP氧化物524上比在硬遮罩圖案52〇上使用的 漿料具有一較高的研磨速率以使得在HDP氧化物524與硬 遮罩圖案520之間生產一臺階。 再次，參看圖11D，使用磷酸移除硬遮罩圖案52〇及HDp 氧化物之一部分，使得緩衝氧化層518及HDP氧化物524之 頂面曝露於該結構之頂部上。 再-人，參看圖ΠΕ，藉由形成一由siN製成的硬遮罩層且 隨後應用光微影及蝕刻製程以圖案化該硬遮罩層，來於該 結構之頂表面上形成一第二硬遮罩圖案53〇。 再次，參看圖11F，將該第二硬遮罩圖案53〇用作一蝕刻 遮罩蝕刻該結構以形成一 STI凹座532。控制凹座532的深度 比弟SiGe層512及弟—SiGe層516及Si層514的總厚度更 108812.doc -20- 1305385 意即，凹座532向下延伸至比磊晶SiGe&si層之底部更 殊的結構中。剩餘磊晶SiGe&Si層以及在磊晶層下方之基 板之一部分的寬度在圖中用符號Wi表示。 再人，麥看圖11G，具有寬度w〗2SiGe磊晶層512及516 之剩餘部分、活性81層514&之剩餘部分及在磊晶層下方之 土板的升间部分可視需要藉由兹刻修整，以使得蟲晶層之 剩餘D卩仝及在遙晶層下方之基板的升高部分具有寬度W2。 該蝕刻較佳地為一化學乾式蝕刻（CDE),例如，在4〇〇w、 225毫托、25(rc條件下持續2〇秒，在含有分別在6〇sccm及 150 SCCm流速下之eh及A之氣體環境中可執行該蝕刻。基 於—待形成之最終奈米線通道的所要大小選擇該寬度w 2。 執仃該CDE以減少該通道寬度至Wa且以使該通道的橫截面 為正方形。為了清楚地說明所得的結構，圖11H為圖11(}旋 轉90°的結構。 再次，參看圖ill，移除在通道區514a之頂部的犧牲SiGe 層512及在通道區514a之底部的犧牲81(^層516以完全曝露 通道區5 14a。亦應注意基板5〇〇之一矩形部分在該步驟之後 仍保留在該通道區5 14a之下剩餘層。藉由使用包括 CH3C000H(或 CH3COOH)+ HF + DIW(去離子水）（+ h2〇2 + 界面活〖生劑，專荨）之化學品之化學乾式铉刻執行該步驟。 再次，參看圖UJ，正方形横截面通道區5Ma形成為具有 一圓形或圓形（circular)橫截面之奈米線通道514b。藉由银 刻及退火正方形橫截面通道區5 14a直至其變成圓形奈米線 通道5 14b而執行此形成。 108812.doc -21 - 1305385 圖12為說明自正方形奈米線通道514a形成圓形奈米線通 道514b之製程的流程圖。首先’在H2氣體環境中執行一可 選清洗步驟S 1 00。在一實施例中，在1 〇〇〇/〇 H2的氣體環境中 執打該清洗。或者，該氣體環境亦可含有具有或不具有^ 的Ar及/或He。在一實施例中，在〇1托至1〇托之壓力下且 在600°C至900°C之溫度下執行該清洗。在一特定實施例 中，在7〇(TC至800。(：之溫度下執行該清洗。在清洗步驟期
間該氣體的流速可為i 8(^„1至5〇〇 sccm，且製程時間可為！ 分鐘至5分鐘。 在該清洗步驟之後，正方形奈米線通道51知之四個稜） 在步驟S2GG處被蚀刻。可藉由引進则與％氣體之組合物』 製程腔室中執行該蝕刻。在一特定實施例中，在蝕刻期^ HC〗的氣體流速為1〇〇 疋勹sccm至2000 sccm，且h2的氣體流沒 為100 seem至2_ sccm。Ηα : %的流速可比在5:5至n 圍内變動。在一特定眘始；办！ rb ττ
号疋實鈿例中，HCl : Η:的流速比為3〇 seem : 500 sccm。钱刻溫度可在至_〇c範圍内變動 且壓力可為10托至⑽托^刻的時間可在夏秒至⑶秒範圍 内變動。 口 J隹芏，'二組可能條杜由 怿件中之—者下執行步驟S200之 刻。對於一相對長的持續時間 低· |虫刻而吕’餘刻溫 可在600°C至70(TC範圍内 B >、 支動對於一相對短的持續 間、高溫蝕刻而言，蝕刻、、w 挪割/皿度可在85〇t；至9〇〇〇c範 動。在以上兩種製程條件 ^ t仵之間，可在750t與820t之間 ^度下執行中間的持續時 '子間中間的溫度蝕刻。 】0SSl2.doc •22- 1305385 、在該蝕刻製程之後，在步驟讓處執行一低溫退火以形 成圓形形狀奈米線通道區514b ^在h2氣體之氣體環境中執 行該退火。在—實施例中，纽1托至_的壓力下執行該 退火。若該廢力降低，則亦可降低該製程時間。在一實施 例中在600 C至900 C溫度下執行該退火達j 〇秒至8〇〇秒的 時段。在-實施例中，h2氣體的流速為i sccm至· 。 在—特定實施例中，在約81(rc溫度下，在5托之壓力下執 行該退火且達5〇〇秒的時段。 ，可根據需要重複該蝕刻及該退火步驟以形成最終的圓形 形狀奈米線通道514b。在退火步驟S3〇〇與下—個重複的蝕 刻步驟S200之間，可執行一淨化步驟84〇〇以自該製程腔室 中移除剩餘的退火H2氣。可使用Ar、、及化氣體中之至少 一者執行該淨化。 在淨化步驟S400之後，在步驟S5〇〇處進行—判定以判定 疋否通道514b為所要的大小及/或形狀。若通道51仆具有正 確的形狀及大小，則該製程結束。若通道5丨4b不具有正確 的形狀及大小，則該製程返回至步驟幻〇〇處以開始蝕刻、 退火（S300)及可選淨化（S4〇〇)之另—輪循環。 參看圖11 κ，在形成圓形形狀奈米線通道5丨仆之後，一閘 極/丨黾層开> 成於该結構（包括包圍奈米線通道5 14b)上。可藉 由在該結構上使用〇2氣生長Si%形成該閘極介電層。其 次，形成一諸如多晶矽或具有多晶矽之金屬層的閘極材料 包圍奈米線通道514b。隨後平面化該閘極材料（諸如藉由化 學機械研磨（CMP))以形成包圍奈米線通道5丨仆的閘極54〇。 l〇SS12.doc -23- Ϊ305385 其―人參看圖UL，移除第二硬遮罩圖案530。圖11M說 明假想的具有閘極®案54〇的最終結構^圖丨1M展示圓形形 狀奈米線通道514b及基板5〇〇之升高部分，#皆藉由本發明 之敍刻及退火步驟已而形成一圓形形狀。 應注意製作—附之該實施例可應用於任何數目之通道 區的形成。虽更多的通道區待形成時，初始形成siGe層及 Si層之更多交替層。 應注意圖2A對應於沿圖UL之線瓜必，截取之圖i ^的 橫截面視圖。同樣地’圖2B對應於沿圖爪之線仙损，截 取之圖11L的橫截面視圖。 圖12A至圖12K為說明根據本發明之另一實施例在製作 本發明之FET之製程中之步驟的視圖。在圖12a_i2r 實施例中使用的最初步驟與在先前描述之實施例令圖^八 至圖11D之彼等步驟相同。對於其餘步驟，其中一步驟類似 於-結合圖11A至圖11M之實施例描述的步驟，係以相似的 方式執行該步，驟。因，將不再重複彼等步驟的描述。圖 12A至圖12F為沿圖11D之線ΧΙΙ-ΧΙΓ截取之圖UD之結構的 不意横截面圖，說明在根據本發明之實施例製作一 fet之製 程中的步驟。圖丨2 G至圖丨2 K為說明在製作—根據本發明2 實施例之FET之製程中之步驟的示意透視圖。 參看圖12A ’其說明在步驟11A至11D執行之後所得的結 構。 其次，參看圖12B，一硬遮罩圖案630形成於該結構之上。 可藉由圖案化一 SiN層形成硬遮罩圖案630。 1088I2.doc -24· 1305385 接著，參看圖12C，凹區632形成於該結構中。可藉由蝕 刻一溝槽至比將硬遮罩圖案630用作一蝕刻遮罩之第一磊 晶SiGe層512更深的深度而執行凹區632之形成。 接著，參看圖12D，藉由在凹座632中磊晶生長一以層64〇 而部分地填充凹座632。在一實施例中，磊晶以層64〇經生 長至一比第二磊晶SiGe層5 16高的深度。 接著，參看圖12E，另一硬遮罩圖案（例如，由SiN製成） 形成於蟲晶Si層640之上且鄰近於硬遮罩圖案63〇。 參看圖12F及圖12G，隨後移除硬遮罩圖案63〇，曝露頂部 或第二磊晶SiGe層516及STI介電層524之頂表面的一部分。 接著，芩看圖12H，蝕刻該結構以移除STI介電層524之一 部分，以形成一鑲嵌凹區532以曝露第一以&層512及第二 31〇6層516、3丨層514之堆疊及在堆疊磊晶層512、514及516 下方之基板5 0 0之一部分的侧面。 接著，參看圖121 ’蚀刻該結構，較佳地藉由一化學乾式 蝕刻以修整第一犧牲SiGe層5 12及第二犧牲^&層5丨6、Si 層514及基板500之突出部分。該修整亦曝露所示之磊晶以 層640之一部分。 接著，參看圖12J’移除在通道區5 i4a之頂部的犧牲SiGe 層5 12及在通道區514a之底部的犧牲&(^層516以完全曝露 通道區5 14a。亦應注意基板500之矩形突出部分在該步驟之 後仍保留在通道區5 14a之下。藉由使用包括CH3C〇〇〇H(或 CH3COOH)+ HF + DIW(去離子水）(+ H2〇2 +界面活性劑，等 等）之化學品進行化學乾式蝕刻執行該步驟。 108812.doc -25- 1305385 接著，參看圖12K，根據圖10之描述清洗、蝕刻及退火通 道區514a以形成圓形形狀奈米線通道區51仆。在該實施例 中應注意該FET之源極/汲極區由該單—的磊晶以層64〇製 成，此與磊晶SiGe層及Si層之堆疊結構相反。在該實施例 中亦應注意如同先前描述的實施例，其可應用於任何數目 之通道區的形成。當更多的通道區待形成時，最初形成SiQe 層及Si層之更多交替層。 儘管已參考本發明例示性實施例特別展示及描述本發 明，但是普通熟習此項技術者將瞭解在不偏離由以下申請 專利範圍界定之本發明之精神及範疇的情況下，可對其進 行形式及細節上的各種改變。 【圖式簡單說明】 圖1為根據本發明之一實施例之具有一圓形或圓形 (circular)形狀奈米線通道之feT的示意俯視平面圖。 圖2A為圖1之FET之一實施例沿圖1之線a_a'所截取的示 意橫截面圖。 圖2B為圖2A之FET之實施例沿圖i之線B_B，所截取的示 意橫截面圖。 圖3為圖1之FET之另一實施例對應於圖j之線a_a，的示意 橫截面圖。 圖4Α為根據本發明之FET之另一實施例對應於圖^之線 A-A'的示意橫截面圖。 圖4B為圖4A之FET之實施例對應於圖！之線，的示意 橫截面圖。 108812.doc -26· 1305385 圖5為圖1之FET之另一實施例對應於圖！之線A_a,的示音 横截面圖。 ~ 圖6A為根據本發明之FET之另一實施例對應於圖丨之線 A-A·的示意橫截面圖。 圖6B為圖6A2FET對應於圖}之線B_B，的示意橫截面圖。 圖7為圖iiFET之另一實施例對應於圖！之線A_A，的示咅 横截面圖。 ~ 圖8為說明形成圓形形狀奈米線通道及根據本發明之ρΕτ 之閘極之製程的邏輯流程圖。 圖9A至圖9D為說明在形成奈米線通道及本發明之間極 之製程中之步驟的示意透視圖。 圖10為說明根據本發明之一實施例自一正方形奈米線通 道形成一圓形奈米線通道之製程的詳細流程圖。 圖π A至圖11M為說明根據本發明之一實施例在製作本 發明之FET之製程中之步驟的示意透視圖。 圖12 A至圖12 K為說明根據本發明之另一實施例在製作 本發明之FET之製程中之步驟的視圖。 【主要元件符號說明】 12 圓形形狀奈米線通道區 14 源極/ >及極區 14a 第一 SiGe層 14b 矽層 14c 第二SiGe層 14d Si層 I088I2.doc -27- 1305385 20 閘極 30 閘極介電層 100B 裝置
100C FET 100D 裝置
100E FET 100F 裝置 110 基板 112a 第一奈米線通道區 112b 第二奈米線通道區 114 源極/汲極區 114a 第一 SiGe層 114b 第一 Si 層 114c 第二 SiGe層 114d 第二 Si 層 114e 第三SiGe層 114f Si層 116 絕緣區 212a 第一奈米線通道區 212b 第二奈米線通道區 212c 第三奈米線通道區 214 源極/汲極區 214a 第一 SiGe層 214b 第一 Si 層 108812.doc -28- 1305385 214c 第二 SiGe層 214d 第二 Si層 214e 第三SiGe層 214f 第三Si層 214g 第四SiGe層 214h Si層 402 正方形奈米線通道
402a 正方形形狀 402b 平外表面 404 圓形奈米線通道 404a 圓形形狀 406 閘極介電層 408 閘電極 500 矽基板 512 第一鍺化矽（SiGe)層 514 Si 層 514a 活性Si層/通道區 514b 圓形形狀奈米線通道 516 第二磊晶SiGe層 518 緩衝氧化層 520 硬遮罩圖案 522 溝槽 524 STI介電層/HDP氧化物 530 第二硬遮罩圖案 108812.doc -29- 1305385
532 STI凹座 540 閘極 630 硬遮罩圖案 632 凹區 640 磊晶Si層 108812.doc -30-

Claims (1)

  1. 蟣 蟣 f ----- - - 7并石月4修(更)正替換頁 6月） 13 05¾您I107031號專利申請案 叉申請專利範圍替換本(97年 十、申請專利範圍： —種製作一場效電晶體（FET)之方法，其包含： 在—半導體基板上形成源極及汲極區； 形成耦接於該源極區與該汲極區之間的複數個初級通 道區； 敍刻該等初級通道區，及； 退火該等經蝕刻的初級通道區以形成若干FET通道 2區&該等FET通道區具有—大體上圓形之橫截面形狀。 如明求項1之方法，其中該等初級通道區具有一大體上矩 形之橫戴面形狀。 之方法，其中該等初級通道區在橫截面上具有 〇 1之方法，其中該触刻係在一含有HC1之氣體環 3 ·如請求項 若干稜角 4.如請求項 境中執行 月长項1之方法，其中該蝕刻係在一含有H2之氣體環境 中執行D
    如請求項1 ^ , 、之方法，其中該蝕刻係在一含有HC1及h2之氣 體環境中執行。 长項6之方法，其中一 HC1之流速與一出之流速的一 比率係自3:7至1:1範圍内變動。 长員6之方法，其中HC1之流速與h2之流速的該比率 為 3:5。 9.如請求項1 、义方法，其中該蝕刻係在一 600°C至900°C之溫 度下執行。 I08812-970626.doc 1305385 10. 如請求項丨之方法，其 段。 甲0亥蝕刻執行達一 1秒至120秒的時 11. 如請求項丨之方法，1 下執行。 /、中°亥蝕刻在一 10托至100托之壓力 中讓退火在一含有H2之氣 體環境中 12. 如請求項1之方法，盆 執行。 13. 如請求項〗之方法，並 A A肀該退火在以一 1 seem至500 sccm 之机逮下引入Ha的條件下執行。 14. 如請求項1 八中該退火在一 600°C至900。(：之溫度 下執4丁。 1 5.如請求 時段。 貢1之方法，其中該退火執行達一 1 0秒至800秒的 16·女口 言青% y ’之方法’進—步包含在形成該等初級通道區之 後π洗該結構以自該結構中移除氧化物。 长員16之方法，其中該清洗在一至少含有Η2、八『及 He /、中之一的氣體環境中執行。 青求項16之方法’其中該清洗在一 6〇〇〇c至9〇〇。〇之溫度 下執行。 月求項16之方法’其中該清洗在一 1 sCcni至500 seem之 氣體流量下執行。 2 0,如請求項】6 . $ Μ之方法，其中該清洗執行達一 1分鐘至5分鐘 的時段。 1.如吻求項1 6之方法，其中該清洗在一 0· 1托至1 0托之壓力 下執行。 108812-970626.doc 1305385 22. 如請求項1之方法，其中形成該複數個初級通道區包含形 成一通道層及一垂直鄰近於該通道層的犧牲層。 23. 如請求項22之方法，其中該通道層及該犧牲層係經磊晶 形成。 24. 如請求項22之方法’其中該通道層為—石夕層。 25 ·如請求項22之方法’其中該犧牲層為一 siGe層。 26. 如請求項22之方法，其中形成該複數個初級通道區進一 步包含修整該通道層至一所要尺寸’以使得該等初級通 擊 道區中之至少一初級通道區的一前表面在一垂直於該源 極區及該汲極區之一前表面之方向上相對於該源極區及 該汲極區的該前表面偏移。 27. 如請求項26之方法，其中該修整包含蝕刻該通道層。 28. 如請求項27之方法，其中蝕刻該通道層包含一化學乾式 蚀刻。 29. 如叫求項22之方法，其中形成該複數個初級通道區進一 步包含在該通道層及犧牲層之上形成一遮罩層，該遮罩 •層界定一隔開該等FET通道區的區域。 30. 如請求項丨之方法，其中形成該複數個初級通道區包含形 成垂直鄰近於一通道層的複數個犧牲層。 3 L如請求項30之方法，其中該等犧牲層包含SiGe。 32.如請求項3〗之方法，其中一上犧牲層比一下犧牲層具有 一較低的鍺濃度。 3 3，如明求項1之方法’進一步包含在蝕刻該等初級通道區與 退火β亥專經姓刻的初級通道區之間淨化一製程腔室。 108812-970626.doc 1305385 2求们之方法’其中該#刻及該退火步驟至少執行兩 35, 如請求項34之方法， 後續之退火步驟之間 進步包含在一先前钱刻步驟與_ 的若干淨化步驟。 36.如請求項1之方法 一閘極介電層。 37·如請求項！之方法 區的閘極。 進一步包含在該等FET通道區上形成 進步包含形成一包圍該等FET通道 38.如請求項37之方法， 39_如請求項37之方法， 40·如請求項26之方法， 矩形之橫截面形狀。 41.如請求項26之方法， 有若干稜角。
    其中該閘極包含多晶矽。 其中該閘極包含金屬。 其中該等初級通道區具有一大體上 其中該等初級通道區在橫截面上具
    42. 如请求項26之方法，進一步包含在形成該等初級通道區 之後清洗該結構以自該結構移除氧化物。 43. 如咕求項26之方法，其中該通道層及該犧牲層係經磊晶 形成。 44. 如請求項26之方法，其中該通道層為一矽層。 45. 如請求項26之方法，其中該犧牲層為一sK}e層。 46. 如請求項26之方法，其中形成該複數個初級通道區包含 形成垂直鄰近於該通道層的複數個犧牲層。 47. 如請求項46之方法，其中該等犧牲層包含“以。 48. 如請求項47之方法，其中一上犧牲層比一下犧牲層具有 108812-970626.doc 1305385 一較低的鍺濃度。 胃长員26之方法’進一步包含在蝕刻該等初級通道區 與退火刻的初級通道區之間淨化—製程腔室。 50·如請求項26之方法， 進步包含在該等FET通道區上形成 —閘極介電層。 青长項26之方法，進—步包含形成一包圍該等通道 區的閘極。 52.如明求項51之方法，其中該閘極包含多晶矽。 3.如明求項51之方法，其中該閘極包含金屬。 54’ —種製作-場效電晶體(FET)之方法，其包含： 在基板上父替地堆疊至少一通道層及至少一犧牲 層； 在該基板上形成耦接至該交替堆疊之至少一通道層及 至少—犧牲層的源極及汲極區； ，圖案化該父替堆疊之至少—通道層及至少—犧牲層以 形成耦接㈣源極區與該沒極區之間的複數個初級通道 區； 移除該至少一犧牲層之一剩餘部分； I虫刻該等初級通道區；及 退火該等經蝕刻的初級通道區以形成若干FET通道 區1等FET通道區具有-大體上圓形之橫截面形狀。 55. 如明求項54之方法，其中該等初級通道區具有一大體上 矩形之橫截面形狀。 56. 如叫求項54之方法，其中該等初級通道區在橫截面上具 108812-970626.doc 1305385 57. 58. 59. 60.
    61. 62. 63.
    64. 65. 66. 67. 有若干稜角。 如請求項54之方法’其中該至少一通道層及該至少一犧 牲層係經磊晶形成。 如請求項54之方法，其中該至少一通道層為一矽層。 如請求項54之方法，其中該至少一犧牲層為一 SK}e層。 如m求項54之方法，其中形成該複數個初級通道區進一 步包含修整該至少一通道層至一所要尺寸，以使得該等 初級通道區中之至少一初級通道區的一前表面在一垂直 於該源極區及該汲極區之一前表面之方向上相對於該源 極區及該汲極區的該前表面偏移。 如請求項60之方法，其中該修整包含蝕刻該至少一通道 層。 如請求項61之方法，其中蝕刻該至少一通道層包含一化 學乾式餘刻。 士明求項54之方法，其中形成該複數個初級通道區進— 步包含在該至少一通道層及至少一犧牲層之上形成一遮 罩層，该遮罩層界定一隔開該等ρΕΤ通道區的區域。 用长項54之方法，其中形成該複數個初級通道區包含 形成垂直鄰近於該通道層的複數個犧牲層。 如明求項64之方法，其中該等犧牲層包含SiGe。 士明求項65之方法’其中一上犧牲層比一下犧牲層具有 一較低的鍺濃度。 1 :求項54之方法，進—步包含在姓刻該等初級通道區 /、'、火4等經蝕刻的初級通道區之間淨化一製程腔室。 108812-970626.doc 1305385 68.如請求項5 彳法，_ —步包含在該等FET通道區上形成 一閘極介電層。 6 9，如清求項$ 4夕士、土 、任 4之方法，進一步包含形成一包圍該等fet通道 區的閘極。 7〇.如請求項69之方法，其中該閘極包含多晶石夕。 71. 如請求項69之方法’其中該閘極包含金屬。 72. 一種製作一場效電晶體（FET)之方法，其包含： 在半導體基板上形成源極及汲極區； 开/成耦接於該源極區與該汲極區之間的初級通道 區，該形成一個初級通道區包含：（i)形成一通道層及一 垂直鄰近於該通道層的犧牲層，及（ii)修整該通道層至一 所要尺寸以使得該初級通道區之一前表面在一垂直於該 源極區及該汲極區之一前表面的方向上相對於該源極區 及該汲極區之該前表面偏移； 移除該犧牲層之一剩餘部分； 蝕刻該經修整的通道層；及 退火該經蝕刻的通道層以形成一 FET通道區，該FET通 道區具有一大體上圓形之橫截面形狀。 73· 一種製作一場效電晶體（FET)之方法，其包含： 在一半導體基板上形成源極及汲極區； 形成一耦接於該源極區與該汲極區之間的初級通道 區，該形成一初級通道區包含形成一通道層及一垂直鄰 近於該通道層的犧牲層； 移除該犧牲層之一剩餘部分； 108812-970626.doc 1305385 蝕刻該初級通道區；及 退火該經姓刻的初級通道區以形成一 FET通道區，該 FET通道區具有一大體上圓形之橫截面形狀。 74. —種場效電晶體（FET)，其包含： 一半導體基板； 在該半導體基板上的源極及汲極區； 複數個FET通道區，其耦接於該源極區與該汲極區之 間，該等FET通道區具有一大體上圓形之橫截面形狀，該 • 等FET通道區經修整至一所要尺寸以使得該等FET通道 區中之至少一 FET通道區的一前表面在一垂直於該源極 區及該汲極區之一前表面之方向上相對於該源極區及該 沒極區的該前表面偏移。 75. 如靖求項74之場效電晶體，進一步包含在該等FET通道區 上之一閘極介電層。 76. 如吻求項74之場效電晶體，進—步包含一包圍該等fet通 道區的閘極。 • 77.如請求項74之場效電晶體，其中該閘極包含多晶矽。 78. 如請求項74之場效電晶體，纟中該閘極包含金屬。 79. —種場效電晶體（FET)，其包含： 一半導體基板； 在该半導體基板上的源極及汲極區； FET通道區’其_接於該源極區與該汲極區之間，該 通道區具有-大體上圓形之橫截面形狀，該FET通道 區經修整至-所要尺相使得_了通道區之—前表面 108812-970626.doc 1305385 在一垂直於該源極區及該汲極區之一前表面之方向上相 對於該源極區及該汲極區的該前表面偏移。
    108812-970626.doc
TW095107031A 2005-03-24 2006-03-02 Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same TWI305385B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050024543A KR100594327B1 (ko) 2005-03-24 2005-03-24 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
US11/303,408 US7642578B2 (en) 2005-03-24 2005-12-16 Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same

Publications (2)

Publication Number Publication Date
TW200711001A TW200711001A (en) 2007-03-16
TWI305385B true TWI305385B (en) 2009-01-11

Family

ID=37035753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095107031A TWI305385B (en) 2005-03-24 2006-03-02 Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same

Country Status (6)

Country Link
US (2) US7642578B2 (zh)
JP (1) JP2006270107A (zh)
KR (1) KR100594327B1 (zh)
CN (1) CN1855390B (zh)
DE (1) DE102006012416B4 (zh)
TW (1) TWI305385B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493659B (zh) * 2010-04-13 2015-07-21 Ibm 匹配裝置中之奈米線電路

Families Citing this family (175)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618831B1 (ko) * 2004-06-08 2006-09-08 삼성전자주식회사 게이트 올 어라운드형 반도체소자 및 그 제조방법
DE102005026228B4 (de) * 2004-06-08 2010-04-15 Samsung Electronics Co., Ltd., Suwon Transistor vom GAA-Typ und Verfahren zu dessen Herstellung
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
FR2884648B1 (fr) * 2005-04-13 2007-09-07 Commissariat Energie Atomique Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors
US7341916B2 (en) * 2005-11-10 2008-03-11 Atmel Corporation Self-aligned nanometer-level transistor defined without lithography
KR100707208B1 (ko) * 2005-12-24 2007-04-13 삼성전자주식회사 Ｇａａ 구조의 핀-펫 및 그 제조 방법
FR2895835B1 (fr) * 2005-12-30 2008-05-09 Commissariat Energie Atomique Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain
KR100712543B1 (ko) * 2005-12-31 2007-04-30 삼성전자주식회사 다중채널을 갖는 반도체소자 및 그 제조방법
KR100801063B1 (ko) * 2006-10-02 2008-02-04 삼성전자주식회사 게이트 올 어라운드형 반도체 장치 및 그 제조 방법
US7846786B2 (en) 2006-12-05 2010-12-07 Korea University Industrial & Academic Collaboration Foundation Method of fabricating nano-wire array
US20080135949A1 (en) * 2006-12-08 2008-06-12 Agency For Science, Technology And Research Stacked silicon-germanium nanowire structure and method of forming the same
KR101227144B1 (ko) 2006-12-13 2013-01-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN100536113C (zh) * 2007-04-27 2009-09-02 北京大学 一种体硅纳米线晶体管器件的制备方法
KR101375833B1 (ko) * 2007-05-03 2014-03-18 삼성전자주식회사 게르마늄 나노로드를 구비한 전계효과 트랜지스터 및 그제조방법
KR101356694B1 (ko) 2007-05-10 2014-01-29 삼성전자주식회사 실리콘 나노와이어를 이용한 발광 다이오드 및 그 제조방법
US7492624B2 (en) * 2007-06-29 2009-02-17 Stmicroelectronics S.R.L. Method and device for demultiplexing a crossbar non-volatile memory
KR101406224B1 (ko) * 2007-10-26 2014-06-12 삼성전자주식회사 나노 와이어 트랜지스터 및 그 제조 방법
FR2923652B1 (fr) 2007-11-09 2010-06-11 Commissariat Energie Atomique Procede de fabrication de nanofils paralleles a leur substrat support
US8293608B2 (en) * 2008-02-08 2012-10-23 Freescale Semiconductor, Inc. Intermediate product for a multichannel FET and process for obtaining an intermediate product
US20110018065A1 (en) * 2008-02-26 2011-01-27 Nxp B.V. Method for manufacturing semiconductor device and semiconductor device
US8273591B2 (en) * 2008-03-25 2012-09-25 International Business Machines Corporation Super lattice/quantum well nanowires
US20110057163A1 (en) * 2008-06-09 2011-03-10 National Institute Of Advanced Industrial Science And Technology Nano-wire field effect transistor, method for manufacturing the transistor, and integrated circuit including the transistor
KR101471858B1 (ko) 2008-09-05 2014-12-12 삼성전자주식회사 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법
KR101539669B1 (ko) 2008-12-16 2015-07-27 삼성전자주식회사 코어-쉘 타입 구조물 형성방법 및 이를 이용한 트랜지스터 제조방법
US7981772B2 (en) * 2008-12-29 2011-07-19 International Business Machines Corporation Methods of fabricating nanostructures
JP4724231B2 (ja) * 2009-01-29 2011-07-13 株式会社東芝 半導体装置およびその製造方法
US7893492B2 (en) * 2009-02-17 2011-02-22 International Business Machines Corporation Nanowire mesh device and method of fabricating same
US8084308B2 (en) * 2009-05-21 2011-12-27 International Business Machines Corporation Single gate inverter nanowire mesh
JP2011003797A (ja) * 2009-06-19 2011-01-06 Toshiba Corp 半導体装置及びその製造方法
CN101958328B (zh) * 2009-07-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 Cmos器件及其制造方法
JP4922373B2 (ja) * 2009-09-16 2012-04-25 株式会社東芝 半導体装置およびその製造方法
JP4991814B2 (ja) * 2009-09-16 2012-08-01 株式会社東芝 半導体装置およびその製造方法
CN102034863B (zh) * 2009-09-28 2012-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法
US9373694B2 (en) 2009-09-28 2016-06-21 Semiconductor Manufacturing International (Shanghai) Corporation System and method for integrated circuits with cylindrical gate structures
CN101719499B (zh) * 2009-12-01 2012-09-26 中国科学院上海微系统与信息技术研究所 混合材料积累型圆柱体全包围栅cmos场效应晶体管
US8143113B2 (en) 2009-12-04 2012-03-27 International Business Machines Corporation Omega shaped nanowire tunnel field effect transistors fabrication
US8384065B2 (en) * 2009-12-04 2013-02-26 International Business Machines Corporation Gate-all-around nanowire field effect transistors
US8455334B2 (en) 2009-12-04 2013-06-04 International Business Machines Corporation Planar and nanowire field effect transistors
US8129247B2 (en) 2009-12-04 2012-03-06 International Business Machines Corporation Omega shaped nanowire field effect transistors
US8173993B2 (en) * 2009-12-04 2012-05-08 International Business Machines Corporation Gate-all-around nanowire tunnel field effect transistors
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8344425B2 (en) * 2009-12-30 2013-01-01 Intel Corporation Multi-gate III-V quantum well structures
US8722492B2 (en) * 2010-01-08 2014-05-13 International Business Machines Corporation Nanowire pin tunnel field effect devices
US8377784B2 (en) * 2010-04-22 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a semiconductor device
US8361907B2 (en) 2010-05-10 2013-01-29 International Business Machines Corporation Directionally etched nanowire field effect transistors
US8324030B2 (en) 2010-05-12 2012-12-04 International Business Machines Corporation Nanowire tunnel field effect transistors
US8835231B2 (en) 2010-08-16 2014-09-16 International Business Machines Corporation Methods of forming contacts for nanowire field effect transistors
US8536563B2 (en) 2010-09-17 2013-09-17 International Business Machines Corporation Nanowire field effect transistors
CN102446952B (zh) * 2010-09-30 2014-01-29 中国科学院微电子研究所 一种半导体结构及其形成方法
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
CN102129981B (zh) * 2010-12-30 2013-06-05 北京大学深圳研究生院 一种纳米线及纳米线晶体管的制作方法
CN102157556B (zh) * 2011-01-27 2012-12-19 北京大学 基于氧化分凝的埋沟结构硅基围栅晶体管及其制备方法
CN102157557B (zh) * 2011-01-27 2012-07-25 北京大学 一种基于纳米线器件的耐高压横向双向扩散晶体管
JP5271372B2 (ja) 2011-03-18 2013-08-21 株式会社東芝 半導体装置の製造方法
KR101813173B1 (ko) * 2011-03-30 2017-12-29 삼성전자주식회사 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
CN102315170B (zh) * 2011-05-26 2013-07-31 北京大学 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法
JP5325932B2 (ja) * 2011-05-27 2013-10-23 株式会社東芝 半導体装置およびその製造方法
CN102969222B (zh) * 2011-09-01 2015-03-18 上海华力微电子有限公司 与cmos工艺兼容的硅纳米线器件的制作方法
FR2980918B1 (fr) * 2011-10-04 2014-03-07 Univ Granada Point memoire ram a un transistor
CN102509694B (zh) * 2011-10-25 2015-04-01 上海华力微电子有限公司 保留部分无定形碳层的方法
CN102544073A (zh) * 2011-12-16 2012-07-04 北京大学深圳研究生院 无结纳米线场效应晶体管
CN104011868B (zh) * 2011-12-19 2017-02-15 英特尔公司 Ⅲ族‑n纳米线晶体管
DE112011105970B4 (de) * 2011-12-19 2020-12-03 Intel Corporation CMOS-Implementierung aus Germanium und lll-V-Nanodrähten und -Nanobändern in Gate-Rundum-Architektur
CN104137264B (zh) * 2011-12-20 2018-01-09 英特尔公司 具有隔离的主体部分的半导体器件
CN104126228B (zh) * 2011-12-23 2016-12-07 英特尔公司 非平面栅极全包围器件及其制造方法
US9012284B2 (en) 2011-12-23 2015-04-21 Intel Corporation Nanowire transistor devices and forming techniques
US9087863B2 (en) 2011-12-23 2015-07-21 Intel Corporation Nanowire structures having non-discrete source and drain regions
CN104137228A (zh) * 2011-12-23 2014-11-05 英特尔公司 具有环绕式接触部的纳米线结构
CN103258741B (zh) * 2012-02-20 2016-02-17 中芯国际集成电路制造(上海)有限公司 纳米线场效应晶体管及其形成方法
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
CN102623321B (zh) * 2012-03-31 2015-01-28 上海华力微电子有限公司 基于体硅的纵向堆叠式后栅型SiNWFET制备方法
CN102623322B (zh) * 2012-03-31 2014-07-16 上海华力微电子有限公司 基于体硅的纵向堆叠式SiNWFET制备方法
CN102623338B (zh) * 2012-03-31 2014-11-26 上海华力微电子有限公司 基于soi的纵向堆叠式硅纳米线场效应晶体管制备方法
CN102623347B (zh) * 2012-03-31 2014-10-22 上海华力微电子有限公司 基于体硅的三维阵列式SiNWFET制备方法
CN102646624B (zh) * 2012-03-31 2014-04-16 上海华力微电子有限公司 基于SOI的三维阵列式后栅型Si-NWFET制造方法
CN102623383A (zh) * 2012-03-31 2012-08-01 上海华力微电子有限公司 基于体硅的纵向堆叠式后栅型SiNWFET制备方法
FR2989515B1 (fr) 2012-04-16 2015-01-16 Commissariat Energie Atomique Procede ameliore de realisation d'une structure de transistor a nano-fils superposes et a grille enrobante
US20130285019A1 (en) * 2012-04-26 2013-10-31 Postech Academy-Industry Foundation Field effect transistor and method of fabricating the same
CN102646643B (zh) * 2012-05-03 2014-03-12 上海华力微电子有限公司 基于SOI的积累型Si-NWFET制备方法
CN102709245B (zh) * 2012-05-04 2014-06-04 上海华力微电子有限公司 制备双层SOI混合晶向后栅型反型模式SiNWFET的方法
US9484447B2 (en) 2012-06-29 2016-11-01 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices
KR101928371B1 (ko) 2012-07-18 2018-12-12 삼성전자주식회사 나노공진기 및 그의 제조 방법
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US8823059B2 (en) 2012-09-27 2014-09-02 Intel Corporation Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack
US8785909B2 (en) * 2012-09-27 2014-07-22 Intel Corporation Non-planar semiconductor device having channel region with low band-gap cladding layer
US8735869B2 (en) 2012-09-27 2014-05-27 Intel Corporation Strained gate-all-around semiconductor devices formed on globally or locally isolated substrates
US9041106B2 (en) 2012-09-27 2015-05-26 Intel Corporation Three-dimensional germanium-based semiconductor devices formed on globally or locally isolated substrates
CN103854971B (zh) * 2012-12-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 纳米线的制造方法、纳米线场效应晶体管的制造方法
US8927405B2 (en) * 2012-12-18 2015-01-06 International Business Machines Corporation Accurate control of distance between suspended semiconductor nanowires and substrate surface
US9136343B2 (en) * 2013-01-24 2015-09-15 Intel Corporation Deep gate-all-around semiconductor device having germanium or group III-V active layer
US9831345B2 (en) 2013-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with rounded source/drain profile
DE112013006642T5 (de) 2013-03-14 2015-11-05 Intel Corporation Leckageverringerungsstrukturen für Nanodraht-Transistoren
CN104143513B (zh) * 2013-05-09 2016-12-28 中芯国际集成电路制造(上海)有限公司 纳米真空场效应电子管及其形成方法
US11404325B2 (en) 2013-08-20 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon and silicon germanium nanowire formation
US9184269B2 (en) * 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
US9252016B2 (en) 2013-09-04 2016-02-02 Globalfoundries Inc. Stacked nanowire
US9362397B2 (en) 2013-09-24 2016-06-07 Samsung Electronics Co., Ltd. Semiconductor devices
CN106030810B (zh) * 2013-09-27 2019-07-16 英特尔公司 经由用于硅上异质集成的模板工程的改进的包覆层外延
KR102083494B1 (ko) 2013-10-02 2020-03-02 삼성전자 주식회사 나노와이어 트랜지스터를 포함하는 반도체 소자
US9299784B2 (en) * 2013-10-06 2016-03-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with non-linear surface
US9048301B2 (en) 2013-10-16 2015-06-02 Taiwan Semiconductor Manufacturing Company Limited Nanowire MOSFET with support structures for source and drain
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US10553718B2 (en) * 2014-03-14 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with core-shell structures
MY186544A (en) * 2014-03-24 2021-07-26 Intel Corp Fin sculpting and cladding during replacement gate process for transistor channel applications
US9893167B2 (en) * 2014-03-24 2018-02-13 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices
US9528194B2 (en) * 2014-03-31 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited & National Taiwan University Systems and methods for forming nanowires using anodic oxidation
US9953989B2 (en) 2014-03-31 2018-04-24 Taiwan Semiconductor Manufacturing Company Limited and National Taiwan University Antifuse array and method of forming antifuse using anodic oxidation
CN104979388B (zh) 2014-04-01 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种半导体装置及其制造方法
KR102083632B1 (ko) 2014-04-25 2020-03-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI685972B (zh) * 2014-06-11 2020-02-21 南韓商三星電子股份有限公司 結晶多奈米片應變通道場效電晶體
US9502518B2 (en) 2014-06-23 2016-11-22 Stmicroelectronics, Inc. Multi-channel gate-all-around FET
US9293523B2 (en) * 2014-06-24 2016-03-22 Applied Materials, Inc. Method of forming III-V channel
US9647098B2 (en) * 2014-07-21 2017-05-09 Samsung Electronics Co., Ltd. Thermionically-overdriven tunnel FETs and methods of fabricating the same
US9853166B2 (en) 2014-07-25 2017-12-26 International Business Machines Corporation Perfectly symmetric gate-all-around FET on suspended nanowire
US10396152B2 (en) 2014-07-25 2019-08-27 International Business Machines Corporation Fabrication of perfectly symmetric gate-all-around FET on suspended nanowire using interface interaction
US9306019B2 (en) * 2014-08-12 2016-04-05 GlobalFoundries, Inc. Integrated circuits with nanowires and methods of manufacturing the same
CN105374679B (zh) 2014-08-26 2019-03-26 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9871101B2 (en) 2014-09-16 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP6555624B2 (ja) * 2014-09-19 2019-08-07 インテル・コーポレーション マイクロ電子トランジスタ内の漏洩を低減するバッファを作成するための装置及び方法
KR102248475B1 (ko) 2014-09-19 2021-05-06 인텔 코포레이션 인듐 풍부 표면들을 갖는 인듐 갈륨 비화물 활성 채널을 생성하는 장치 및 방법
CN104282575B (zh) * 2014-09-26 2017-06-06 北京大学 一种制备纳米尺度场效应晶体管的方法
US9312186B1 (en) * 2014-11-04 2016-04-12 Taiwan Semiconductor Manufacturing Company Limited Method of forming horizontal gate all around structure
US9741811B2 (en) 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
US9449820B2 (en) 2014-12-22 2016-09-20 International Business Machines Corporation Epitaxial growth techniques for reducing nanowire dimension and pitch
CN105810734B (zh) * 2014-12-29 2018-09-11 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9882026B2 (en) * 2015-01-13 2018-01-30 Tokyo Electron Limited Method for forming a nanowire structure
CN105870183B (zh) * 2015-01-19 2019-07-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9397179B1 (en) 2015-02-17 2016-07-19 Samsung Electronics Co., Ltd. Semiconductor device
US9502673B2 (en) * 2015-03-31 2016-11-22 International Business Machines Corporation Transistor devices with tapered suspended vertical arrays of carbon nanotubes
US20160372600A1 (en) * 2015-06-19 2016-12-22 International Business Machines Corporation Contact-first field-effect transistors
EP3314641A4 (en) * 2015-06-26 2019-01-23 Intel Corporation GAAS PSEUDOMORPHIC INGAAS FOR ENVELOPING GRID TRANSISTORS
US9425259B1 (en) * 2015-07-17 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor device having a fin
US9614068B2 (en) * 2015-09-02 2017-04-04 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10453967B2 (en) * 2015-09-10 2019-10-22 Intel Corporation Semiconductor nanowire device having cavity spacer and method of fabricating cavity spacer for semiconductor nanowire device
KR102373620B1 (ko) * 2015-09-30 2022-03-11 삼성전자주식회사 반도체 장치
US10008564B2 (en) 2015-11-03 2018-06-26 Tokyo Electron Limited Method of corner rounding and trimming of nanowires by microwave plasma
US10204985B2 (en) * 2015-11-16 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US9899387B2 (en) * 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US10217817B2 (en) * 2016-01-27 2019-02-26 International Business Machines Corporation Sacrificial layer for channel surface retention and inner spacer formation in stacked-channel FETs
US9614040B1 (en) 2016-02-02 2017-04-04 International Business Machines Corporation Strained silicon germanium fin with block source/drain epitaxy and improved overlay capacitance
KR101802055B1 (ko) 2016-02-16 2017-11-27 한국과학기술원 수직 집적 전면-게이트 다층 나노선 채널 기반의 무접합 트랜지스터 및 그 제작 방법
CN107132942A (zh) * 2016-02-26 2017-09-05 鸿富锦精密工业（深圳）有限公司 触控显示装置
US9755017B1 (en) * 2016-03-01 2017-09-05 International Business Machines Corporation Co-integration of silicon and silicon-germanium channels for nanosheet devices
KR102340313B1 (ko) 2016-03-02 2021-12-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102413610B1 (ko) 2016-03-02 2022-06-24 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 반도체 장치 및 그 제조 방법
KR20170124284A (ko) * 2016-05-02 2017-11-10 삼성전자주식회사 반도체 장치
KR20170135115A (ko) * 2016-05-30 2017-12-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11004985B2 (en) 2016-05-30 2021-05-11 Samsung Electronics Co., Ltd. Semiconductor device having multi-thickness nanowire
KR102429611B1 (ko) * 2016-06-10 2022-08-04 삼성전자주식회사 반도체 장치 제조 방법
US9905643B1 (en) 2016-08-26 2018-02-27 International Business Machines Corporation Vertically aligned nanowire channels with source/drain interconnects for nanosheet transistors
US9620590B1 (en) * 2016-09-20 2017-04-11 International Business Machines Corporation Nanosheet channel-to-source and drain isolation
US10177226B2 (en) 2016-11-03 2019-01-08 International Business Machines Corporation Preventing threshold voltage variability in stacked nanosheets
US10199485B2 (en) * 2017-01-18 2019-02-05 United Microelectronics Corp. Semiconductor device including quantum wires
US10068794B2 (en) * 2017-01-31 2018-09-04 Advanced Micro Devices, Inc. Gate all around device architecture with hybrid wafer bond technique
US10106737B2 (en) 2017-03-22 2018-10-23 Lam Research Ag Liquid mixture and method for selectively wet etching silicon germanium
KR102318560B1 (ko) 2017-04-12 2021-11-01 삼성전자주식회사 반도체 소자
US10186510B2 (en) 2017-05-01 2019-01-22 Advanced Micro Devices, Inc. Vertical gate all around library architecture
US10304728B2 (en) 2017-05-01 2019-05-28 Advanced Micro Devices, Inc. Double spacer immersion lithography triple patterning flow and method
US10636796B2 (en) * 2017-08-02 2020-04-28 Winbond Electronics Corp. Dynamic random access memory and method of fabricating the same
US20190081155A1 (en) 2017-09-13 2019-03-14 Globalfoundries Inc. Nanosheet transistor with improved inner spacer
US10685887B2 (en) * 2017-12-04 2020-06-16 Tokyo Electron Limited Method for incorporating multiple channel materials in a complimentary field effective transistor (CFET) device
CN109904074B (zh) * 2017-12-11 2022-04-08 中芯国际集成电路制造(北京)有限公司 全包围栅场效应晶体管及其制造方法
DE112018006310T5 (de) * 2017-12-12 2020-09-17 Sony Semiconductor Solutions Corporation Halbleitervorrichtung und verfahren zur herstellung derselben
CN108470771A (zh) * 2018-04-11 2018-08-31 北京邮电大学 一种纳米线晶体管
CN110571192A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11031239B2 (en) * 2018-06-29 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium nanosheets and methods of forming the same
US11417775B2 (en) * 2018-07-24 2022-08-16 Intel Corporation Nanowire thin film transistors with textured semiconductors
US10861722B2 (en) * 2018-11-13 2020-12-08 Applied Materials, Inc. Integrated semiconductor processing
KR20200141697A (ko) * 2019-06-11 2020-12-21 삼성전자주식회사 반도체 장치
TWI791871B (zh) 2019-07-19 2023-02-11 力晶積成電子製造股份有限公司 通道全環繞半導體裝置及其製造方法
US11456368B2 (en) * 2019-08-22 2022-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with hard mask layer over fin structure and method for forming the same
US11282967B2 (en) * 2019-12-30 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Nanostructure field-effect transistor device and method of forming
US11508828B2 (en) 2020-07-06 2022-11-22 Applied Materials, Inc. Selective silicon etch for gate all around transistors
US11862640B2 (en) 2021-09-29 2024-01-02 Advanced Micro Devices, Inc. Cross field effect transistor (XFET) library architecture power routing

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613594B2 (ja) * 1993-08-19 2005-01-26 株式会社ルネサステクノロジ 半導体素子およびこれを用いた半導体記憶装置
JP3460863B2 (ja) 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
JPH118390A (ja) 1997-06-18 1999-01-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7041170B2 (en) * 1999-09-20 2006-05-09 Amberwave Systems Corporation Method of producing high quality relaxed silicon germanium layers
FR2799305B1 (fr) 1999-10-05 2004-06-18 St Microelectronics Sa Procede de fabrication d'un dispositif semi-conducteur a grille enveloppante et dispositif obtenu
US6635923B2 (en) 2001-05-24 2003-10-21 International Business Machines Corporation Damascene double-gate MOSFET with vertical channel regions
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
JP3600591B2 (ja) * 2002-03-28 2004-12-15 沖電気工業株式会社 半導体装置の製造方法
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
KR100481209B1 (ko) 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
US6855606B2 (en) 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
KR100958055B1 (ko) * 2003-05-02 2010-05-13 삼성전자주식회사 게이트에 의해 둘러싸인 카본나노튜브 전계효과트랜지스터및 그 제조방법
US6919250B2 (en) * 2003-05-21 2005-07-19 Advanced Micro Devices, Inc. Multiple-gate MOS device and method for making the same
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
US7087471B2 (en) * 2004-03-15 2006-08-08 International Business Machines Corporation Locally thinned fins
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
KR100532564B1 (ko) * 2004-05-25 2005-12-01 한국전자통신연구원 다중 게이트 모스 트랜지스터 및 그 제조 방법
KR100625177B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 멀티-브리지 채널형 모오스 트랜지스터의 제조 방법
KR100585157B1 (ko) 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
US7435665B2 (en) * 2004-10-06 2008-10-14 Okmetic Oyj CVD doped structures
JP2006128233A (ja) * 2004-10-27 2006-05-18 Hitachi Ltd 半導体材料および電界効果トランジスタとそれらの製造方法
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
WO2006113859A2 (en) * 2005-04-20 2006-10-26 Yazaki Corporation Photomask assembly incorporating a metal/scavenger pellicle frame
KR100755367B1 (ko) * 2005-06-08 2007-09-04 삼성전자주식회사 실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그제조방법
KR100707208B1 (ko) * 2005-12-24 2007-04-13 삼성전자주식회사 Ｇａａ 구조의 핀-펫 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493659B (zh) * 2010-04-13 2015-07-21 Ibm 匹配裝置中之奈米線電路

Also Published As

Publication number Publication date
TW200711001A (en) 2007-03-16
DE102006012416B4 (de) 2010-04-15
US20060216897A1 (en) 2006-09-28
CN1855390A (zh) 2006-11-01
US8110471B2 (en) 2012-02-07
JP2006270107A (ja) 2006-10-05
KR100594327B1 (ko) 2006-06-30
US7642578B2 (en) 2010-01-05
DE102006012416A1 (de) 2006-10-05
CN1855390B (zh) 2010-07-21
US20100068862A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
TWI305385B (en) Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same
TWI246168B (en) Multi-structured Si-fin and method of manufacture
TWI353054B (en) Tri-gate and gate around mosfet devices and method
TWI337392B (en) Method for forming a gate in a finfet device and thinning a fin in a channel region of the finfet device
TWI253175B (en) FinFET transistor device on SOI and method of fabrication
JP4724231B2 (ja) 半導体装置およびその製造方法
TWI364095B (en) Finfet having improved carrier mobility and method of its formation
TWI792456B (zh) 半導體裝置及其形成方法
TW201013838A (en) Method of forming finned semiconductor devices with trench isolation
TW201125070A (en) Methods for forming isolated fin structures on bulk semiconductor material
TW201137985A (en) Multi-gate semiconductor device with self-aligned epitaxial source and drain
TW200423403A (en) Chip incorporating partially-depleted and fully-depleted transistors and method of fabricating the same
JP2009032955A (ja) 半導体装置、およびその製造方法
JP2006352125A (ja) 多重チャンネルを有するｍｏｓ電界効果トランジスタの製造方法及びそれによって製造された多重チャンネルを有するｍｏｓ電界効果トランジスタ
JP2007500456A5 (zh)
TW200525748A (en) Method of forming FET silicide gate structures incorporating inner spacers
TW201036042A (en) Method of forming buried gate electrode
TW200418105A (en) SOI structure with recess resistant buried insulator and manufacture method thereof
TW200820350A (en) Semiconductor devices and methods for forming the same
TW201222645A (en) Superior integrity of a high-K gate stack by forming a controlled undercut on the basis of a wet chemistry
TW200522268A (en) Soi mosfet with multi-sided source/srain silicide
KR20160000402A (ko) 소스와 드레인을 상호연결시키는 반도체 시트 유닛을 포함하는 반도체 디바이스
TWI260042B (en) Geometrically optimized spacer to improve device performance
WO2014015536A1 (zh) 半导体器件制造方法
TWI455319B (zh) 多閘電晶體