CN102969222B - 与cmos工艺兼容的硅纳米线器件的制作方法 - Google Patents

Abstract

本发明涉及一种与CMOS工艺兼容的硅纳米线器件的制作方法，该种制作方法在现有技术的制作工艺中，在硅纳米线上沉积覆盖了一层无定形碳层，利用无定形碳层的灰化特性和回流特性，对硅纳米线器件干法释放时进行灰化工艺，干法释放后的硅纳米线器件的硅纳米线没有侧墙，本发明的硅纳米线器件与现有硅纳米线器件制作方法得到的硅纳米线器件相比，接触面积大，受影响率大。

Description

与CMOS工艺兼容的硅纳米线器件的制作方法

技术领域

本发明涉及一种生物芯片，特别涉及一种与CMOS工艺兼容的硅纳米线器件的制作方法。

背景技术

近年来，伴随着人们对纳米技术领域的不断探索和研究，具有一维纳米结构的材料，如硅纳米线(SiNW，Silicon Nanowire)，吸引了越来越多人的眼球。硅纳米线具有显著的量子效应、超大面容比等特性，在MOS器件、传感器等领域有着良好的应用前景。

硅纳米线器件，作为一种生物芯片基本单元，正被越来越广泛地应用于生物探测领域。Kuan-l Chen等人在今日纳米杂志(Nano Today)2011年第6期第131-154页发表了一篇题为“Silicon nanowire field-effecttransistor-based biosensors for biomedical diagnosis and cellular recodinginvestigation”的文章，其中介绍了硅纳米线的应用及提出了制作硅纳米线器件的制作工艺。如图1a、图1b所示，现有技术中的硅纳米线器件，是在表面具有二氧化硅层2的多晶硅衬底1上形成硅纳米线4以及与硅纳米线4两端分别连接的源/漏区3而构成的，其中，硅纳米线通常是在多晶硅或单晶硅表面上覆盖一层氧化层而形成，其主要的工作原理类似于MOSFET，利用多晶硅或者单晶硅上的氧化层作为栅氧，由于吸附其上的生物分子集团通常都带有电荷，该电荷会对硅纳米线进行类似于MOSFET的电势调节，进而影响硅纳米线的导电特性，通过对这种导电特性的监控可识别特定的生物分子集团。

在现有技术的硅纳米线器件制作工艺中，在衬底上形成硅纳米线和源/漏区后，采用绝缘介质层覆盖在硅纳米线上，以便在后续，例如，在源/漏区上形成金属焊垫并开设接触孔的工艺中保护硅纳米线不受损伤。当上述金属焊垫、接触孔等制作完毕后，需要去除硅纳米线上的绝缘介质层，以释放出硅纳米线区域，使其可以直接接触待测液体。图2为硅纳米线器件释放工艺前的剖面图，由于该步释放工艺通常是在整个硅纳米线器件工艺完成后，即所有的金属焊垫完成之后，这就使得释放工艺无法进入前道工艺的相关基台，因为金属焊垫上的金属会给前道工序带来污染，所以无法使用前道工序的选择比非常高的热磷酸基台进行作业，而额外采购新的热磷酸基台，这会大大增加生产成本。在不增加成本的情况下，选用干法释放(即干法刻蚀)，图3为现有技术中干法刻蚀后的剖面图，其不足之处在于：由于干法刻蚀无法做到完全的高选择比各向同性刻蚀，所以会在硅纳米线4的形成侧墙41(spacer)，从而减少了硅纳米线与待测液体的有效接触面积，进而减小了受生物分子集团影响的面积，由此降低了硅纳米线器件的受影响率，其中，受影响率是指受生物分子集团影响的硅的表面积与硅的体积之比。

发明内容

本发明的目的是提供一种与CMOS工艺兼容的硅纳米线器件的制作方法，解决硅纳米线在CMOS工艺线上采用干法刻蚀释放工艺所带来的侧墙问题，在不增加设备成本的情况下，消除传统干法刻蚀释放工艺所引入的侧墙问题，提高硅纳米线器件的受影响率，进而提高其性能。

本发明的技术解决方案是在释放工艺中的第一钝化层和硅纳米线器件的氧化膜之间增加一层无定形碳层，利用无定形碳的良好回流特性，以及其在灰化工艺中可以被各向同性去除的特性，消除传统干法刻蚀释放工艺所引入的侧墙问题，本发明的实现包括以下步骤：

在衬底上形成硅纳米线、源/漏区，所述硅纳米线和所述源/漏区相连；

沉积无定形碳层以覆盖所述硅纳米线和源/漏区；

在无定形碳层上形成第一钝化层；

采用标准CMOS工艺，在源/漏区上依次形成金属焊垫及连通至金属焊垫的接触孔；

采用干法刻蚀工艺，去除硅纳米线上方的第一钝化层，停留在无定形碳层上；

采用灰化工艺，去除硅纳米线上方的无定形碳层，暴露出硅纳米线。

作为优选：所述在衬底上形成硅纳米线、源/漏区的步骤具体包括：

采用热氧化方法，在衬底上形成二氧化硅层，在二氧化硅层上沉积多晶硅层并进行轻掺杂；

对所述多晶硅层采用光刻、刻蚀工艺，形成硅纳米线和源/漏区；

采用热氧化方法，在硅纳米线和源/漏区表面上形成氧化膜。

作为优选：在采用光刻、刻蚀工艺，形成硅纳米线和源/漏区的步骤后，还包括采用光刻以及离子注入工艺对源/漏区进行重掺杂。

作为优选：所述标准CMOS工艺，在源/漏区上依次形成金属焊垫及连通至金属焊垫的接触孔的步骤包括沉积第一氧化层，采用光刻、刻蚀形成通孔，在通孔内填充金属形成金属层，对金属层进行光刻、刻蚀形成金属焊垫，在金属焊垫上沉积第二氧化物层及第二钝化层，采用光刻、刻蚀形成接触孔。

作为优选：在采用标准CMOS工艺，在源/漏区上依次形成金属焊垫及连通至金属焊垫的接触孔的步骤后，还包括采用干法刻蚀工艺，去除硅纳米线上方的第二钝化层和第二氧化物，刻蚀停止在第一钝化层上。

作为优选：所述金属焊垫为铝焊垫。

作为优选：所述硅纳米线和源/漏区的形成采用反应离子刻蚀。

与现有技术相比，本发明的优点是采用具有灰化特性的无定形碳层覆盖在硅纳米线上，在对硅纳米线干法释放时，不会在硅纳米线上形成侧墙，所述硅纳米线器件的受影响率比现有技术硅纳米线器件的干法释放的受影响率高。

附图说明

图1a是一种硅纳米线器件的俯视示意图。

图1b是图1a的A-A剖视示意图。

图2是现有技术的硅纳米线器件的释放工艺前的剖面图。

图3是现有技术的硅纳米线器件的释放工艺后的剖面图.

图4为本发明硅纳米线器件的制作工艺流程图。

图5-图11是本发明硅纳米线器件的各个工艺步骤中的剖面图。

具体实施方式

本发明下面将结合附图作进一步详述。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。本发明中硅纳米线器件剖面图以简化的方式只画出了部分硅纳米线和一个源/漏区，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。

请参阅图4所示的硅纳米线器件的制作工艺流程图，并配合参照图5～11，本发明的硅纳米线器件制作方法包括如下步骤：

步骤101，在衬底上形成硅纳米线和源/漏区。

如图5所示，在衬底1上采用热氧化工艺生成二氧化硅层2，在二氧化硅层2上沉积多晶硅层并进行轻掺杂，采用反应离子刻蚀工艺刻蚀多晶硅层以形成源/漏区3和硅纳米线4。作为优选，在形成硅纳米线4和源/漏区3后还可包括以下步骤：采用光刻、离子注入工艺对源/漏区3进行重掺杂，从而降低源/漏区3的接触电阻。接着在源/漏区3和硅纳米线4表面上热氧化生长一层氧化膜40，所述氧化膜为二氧化硅。

而后，在步骤102中，沉积无定形碳层，可采用应用材料公司的APF薄膜(Advanced Pattening Film)。

如图6所示，沉积一层无定形碳层5，覆盖所述器件的源/漏区3和硅纳米线4，所述无定形碳层5为无定形硅，具有灰化特性和回流特性，可以保护源/漏区3和硅纳米线4，同时避免在后续的释放工艺中在硅纳米线4上形成侧墙。

在步骤103中，如图7所示，采用标准CMOS中passivation 1在无定形碳层5上沉积第一钝化层61，作为刻蚀停止层。

在步骤104中，在源/漏区上依次形成金属焊垫及连通至金属焊垫的接触孔。

如图8所示，在源/漏区上依次形成金属焊垫及连通至金属焊垫的接触孔的步骤包括：在第一钝化层61上沉积第一氧化层62，在所述器件的源/漏区3采用光刻、刻蚀形成通孔，在通孔中填充金属以形成金属层，对金属层进行光刻、刻蚀形成金属焊垫7，所述金属焊垫7为铝焊垫，在金属焊垫7上沉积第二氧化层63及采用标准CMOS中passivation 2沉积第二钝化层64，采用光刻、刻蚀形成接触孔，所述氧化层62、63为氧化硅。

所述硅纳米线器件在金属焊垫7及连通至金属焊垫的接触孔制作完成后，硅纳米线4上覆盖有第二钝化层64和氧化层62、63，需要对其进行释放，本实施例中，采用干法释放，所述干法释放工艺如下:

如图9所示，在源/漏区3上方覆盖光刻胶8，采用反应离子刻蚀方法去除未被光刻胶8覆盖的硅纳米线4上方的第二钝化层64、氧化层63、62，刻蚀停留在第一钝化层61上。

在步骤105中，如图10所示，刻蚀硅纳米线4上方的第一钝化层61，停留在无定形碳层5上，所述刻蚀可采用等离子刻蚀。

在步骤106中,利用无定形碳层5的灰化特性对无定形碳层5进行灰化工艺并同时去除光刻胶8，由于灰化工艺对于无定形碳层的去除是各项同性的，可避免在硅纳米线4的上形成侧墙，干法释放工艺后的硅纳米线4器件的剖面图，如图11所示，与现有技术的硅纳米线4干法释放后的硅纳米线4器件的剖面图(图3)相比，本发明所述硅纳米线4的没有侧墙，从而增大了与待测液体的有效接触面积，也即本发明的硅纳米线器件的受影响率大于现有技术工艺生成的硅纳米线器件。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (7)

1.一种与CMOS工艺兼容的硅纳米线器件的制作方法，包括以下步骤：

在衬底上形成硅纳米线、源/漏区，所述硅纳米线和所述源/漏区相连；

沉积无定形碳层以覆盖所述硅纳米线和源/漏区；

在无定形碳层上形成第一钝化层；

采用标准CMOS工艺，在源/漏区上依次形成金属焊垫及连通至金属焊垫的接触孔；

采用干法刻蚀工艺，去除硅纳米线上方的第一钝化层，停留在无定形碳层上；

采用灰化工艺，去除硅纳米线上方的无定形碳层，暴露出硅纳米线。

2.根据权利要求1所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：所述在衬底上形成硅纳米线、源/漏区的步骤具体包括：

采用热氧化方法，在衬底上形成二氧化硅层，在二氧化硅层上沉积多晶硅层并进行轻掺杂；

对所述多晶硅层采用光刻、刻蚀工艺，形成硅纳米线和源/漏区；

采用热氧化方法，在硅纳米线和源/漏区表面上形成氧化膜。

3.根据权利要求2所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：在采用光刻、刻蚀工艺，形成硅纳米线和源/漏区的步骤后，还包括采用光刻以及离子注入工艺对源/漏区进行重掺杂。

4.根据权利要求1所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：所述采用标准CMOS工艺，在源/漏区上依次形成金属焊垫及连通至金属焊垫的接触孔的步骤包括沉积第一氧化层，采用光刻、刻蚀形成通孔，在通孔内填充金属形成金属层，对金属层进行光刻、刻蚀形成金属焊垫，在金属焊垫上沉积第二氧化层及第二钝化层，采用光刻、刻蚀形成接触孔。

5.根据权利要求4所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：在采用标准CMOS工艺，在源/漏区上依次形成金属焊垫及连通至金属焊垫的接触孔的步骤后，还包括采用干法刻蚀工艺，去除硅纳米线上方的第二钝化层和第二氧化层，刻蚀停止在第一钝化层上。

6.根据权利要求1所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：所述金属焊垫为铝焊垫。

7.根据权利要求1所述的与CMOS工艺兼容的硅纳米线器件的制作方法，其特征在于：所述硅纳米线和源/漏区的形成采用反应离子刻蚀。