KR20110091591A - 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자 - Google Patents

증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자 Download PDF

Info

Publication number
KR20110091591A
KR20110091591A KR1020117015629A KR20117015629A KR20110091591A KR 20110091591 A KR20110091591 A KR 20110091591A KR 1020117015629 A KR1020117015629 A KR 1020117015629A KR 20117015629 A KR20117015629 A KR 20117015629A KR 20110091591 A KR20110091591 A KR 20110091591A
Authority
KR
South Korea
Prior art keywords
trench
region
disposed
trenches
main
Prior art date
Application number
KR1020117015629A
Other languages
English (en)
Other versions
KR101660935B1 (ko
Inventor
조셉 에이. 예디낙
애쇼크 샬라
대니얼 엠 킨저
딘 이. 프롭스트
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20110091591A publication Critical patent/KR20110091591A/ko
Application granted granted Critical
Publication of KR101660935B1 publication Critical patent/KR101660935B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Abstract

증가된 항복 전압과 다른 이득들을 제공하는 특징들을 갖는 예시적인 전력 반도체 소자들이 제시된다.

Description

증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자{Trench-based power semiconductor devices with increased breakdown voltage characteristics}
본 발명은 트렌치형 전력 반도체 소자에 관한 것이며, 더욱 구체적으로는 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자에 관한 것이다.
관련 출원들의 상호 참조들
본 출원은 2008년 12월 8일에 출원된 미국 가특허출원 제61/120,818호의 우선권을 주장하며, 모든 목적에 있어서 이의 전체 내용은 참조로서 본원에 포함된다.
예시적인 전력 반도체 소자들은 평면-게이트 MOSFET 트랜지스터들, 수직 게이트 MOSFET 트랜지스터들, 절연-게이트 바이폴라 트랜지스터(IGBT)들, 정류기들 및 동기 정류기들을 포함한다. 트렌치-게이트 종류의 이러한 소자들의 일반적인 구현예들은 반도체 다이의 상부 표면 내에 형성된 트렌치들의 어레이를 포함하고, 각각의 트렌치는 전력 소자의 타입에 따라 쉴드 전극 및/또는 게이트 전극으로 매립된다. 상기 트렌치들은 대응하는 메사(mesa)들의 어레이를 정의하며, 각각의 메사는 인접하는 트렌치들 사이에 배치된다. 상기 다이에 구현되는 소자에 따라서, 다양한 전극들 및/또는 도핑된 영역들이 상기 메사의 상부에 배치된다. 각각의 메사 및 이의 인접한 트렌치들은 상기 소자의 작은 부분을 구현하며, 상기 작은 부분들은 병렬로 서로 함께 결합되어 전체 전력 반도체 소자를 제공한다. 상기 전체 소자는 상기 소자를 통해 원하는 전류가 흐르는 ON 상태, 전류 흐름이 상기 소자에서 실질적으로 차단되는 OFF 상태, 및 상기 소자의 전류 전도 전극들 사이에 인가되는 과도한 오프-상태 전압으로 인하여 원하지 않는 전류가 흐르는 항복(breakdown) 상태를 갖는다. 항복이 시작되는 전압은 항복 전압으로 지칭된다. 각각의 메사 및 이의 인접한 트렌치들은 원하는 ON-상태 특성들의 세트 및 항복 전압을 제공하도록 구성된다. 상기 메사 및 트렌치들을 설계함에 있어서, 좋은 ON-상태 특성들, 높은 항복 전압 및 개선된 스위칭 특성들을 달성하는데 다양한 트레이드오프들이 존재한다.
통상적인 전력 반도체 다이는, 상기 소자를 구현하는 메사들 및 트렌치들의 어레이가 위치하는 활성 영역, 상기 활성 영역 주변의 필드 종단 영역(field termination area), 및 배선들과 채널 스톱(channel stop)들이 제공될 수 있는 비활성 영역을 갖는다. 상기 필드 종단 영역은 상기 활성 영역 둘레의 전기장들을 최소화 하며, 전류를 전도하기 위한 것이 아니다. 이상적으로, 상기 소자의 항복 전압이 상기 활성 영역과 관련된 항복 프로세스들에 의해 결정되길 원할 것이다. 그러나, 상당히 낮은 전압들에서 상기 필드 종단 영역 및 비활성 영역 내에 일어날 수 있는 다양한 항복 프로세스들이 존재한다. 이러한 항복 프로세스들은 수동 항복 프로세스들로 언급될 수 있다.
종래부터 상기 활성 영역보다 높은 항복 전압들을 갖는 필드 종단 영역들을 설계하고자하는 많은 노력들이 있어왔다. 그러나, 종래의 설계들은 종종 이러한 목표에 도달하지 못하고, 종종 전체 다이 면적과 상기 다이의 비용을 증가시키는 절충안들을 필요로 한다.
발명자들은 트렌치형 전력 소자들에서 기생 항복 조건들이 처음으로 발생하기 쉬운 몇몇의 위치들을 발견하였다. 본 출원은 이러한 항복 조건들을 저지하고 항복 전압을 증가시키는 신규하고 진보적인 특징들을 제공한다.
본 명세서에 제시되는 본 발명의 예시적인 실시예들의 측면들은 단독으로 또는 임의의 조합으로 사용될 수 있다.
도 1은 본 발명에 따른 몇 가지 특징들을 포함하는 예시적인 반도체 다이의 평면도를 도시한다.
도 2는 본 발명에 따른 도 1의 예시적인 반도체 다이의 좌측 상부 코너에 대한 확대도를 도시한다.
도 3은 본 발명에 따른 도 1의 예시적인 반도체 다이의 좌측 부분의 확대도를 도시한다.
도 4와 도 5는 본 발명에 따른 도 1의 예시적인 반도체 다이의 일부분에 대한 제1 단면도 및 이의 확대도를 도시한다.
도 6은 본 발명에 따라서 도 1의 예시적인 반도체 다이의 변형예의 일부분에 대한 확대 단면도를 도시한다.
도 7 내지 도 14는 본 발명에 따라서 도 1의 예시적인 반도체 다이 및 이의 가능한 변형예들에 대한 다양한 확대 단면도들을 도시한다.
도 15는 본 발명에 따른 몇 가지 특징들을 포함하는 다른 예시적인 반도체 다이의 평면도를 도시한다.
도 16 내지 도 19는 본 발명에 따라서 도 15의 예시적인 반도체 다이 및 이의 가능한 변형예들에 대한 다양한 확대 단면도들을 도시한다.
도 20은 본 발명에 따른 몇 가지 특징들을 포함하는 다른 예시적인 반도체 다이의 평면도를 도시한다.
도 21 내지 도 29는 본 발명에 따라서 도 20의 예시적인 반도체 다이 및 이의 가능한 변형예들에 대한 다양한 확대 단면도들을 도시한다.
도 30은 본 발명에 따른 몇 가지 특징들을 포함하는 다른 예시적인 반도체 다이의 평면도를 도시한다.
도 31은 본 발명에 따른 도 30의 예시적인 반도체 다이의 확대 단면도를 도시한다.
도 32 내지 도 34는 본 발명에 따라서 트렌치-쉴드형(trench-shielded) 쇼트키 배리어 다이오드 소자를 포함하는 예시적인 반도체 소자의 다양한 단면도들을 도시한다.
본 발명들에 따른 기술들은 첨부된 도면들을 참조하여 아래에서 더욱 완벽하게 설명될 것이며, 상기 도면들에서 본 발명의 예시적인 실시예들이 도시된다. 그러나, 본 발명은 다른 형태로 구체화될 수 있고, 본 명세서에서 설명되는 실시예들로 한정되는 것으로 간주되어서는 안 된다. 차라리, 이러한 실시예들은 본 개시가 더욱 완벽하고 완전하고 본 발명의 범위를 본 기술분야의 당업자에게 완전히 전달하기 위해 제공된다. 도면들에서, 층들 및 영역들의 두께들은 명확성을 위해 과장될 수 있다. 동일한 참조 번호들은 명세서 전체에서 동일한 구성요소들을 가리키기 위해 사용된다. 구성요소들은 다른 실시예들에서 상이한 상호관계들 및 상이한 위치들을 가질 수 있다.
또한, 층이 다른 층 또는 기판 "상에" 위치하는 것으로 언급된 경우에, 이는 상기 다른 층 또는 기판의 바로 위에 위치할 수 있거나, 중간에 삽입되는 층들이 존재할 수도 있다는 것을 이해할 것이다. 또한, 층, 영역 또는 기판과 같은 구성요소가 다른 구성요소 "상에" 위치하거나, 다른 구성요소"에 연결"되거나, 다른 구성요소"에 전기적으로 연결"되거나, 다른 구성요소"에 결합"되거나, 다른 구성요소"에 전기적으로 결합"된다고 언급되는 경우에, 이는 상기 다른 구성요소의 바로 위에 위치하거나, 상기 다른 구성요소에 연결 또는 결합될 수 있거나, 하나 이상의 중간에 삽입되는 구성요소들이 존재할 수도 있다는 것을 이해할 것이다. 반대로, 구성요소가 다른 구성 요소"의 바로 위에" 위치하거나, 다른 구성요소"에 직접 연결"되거나, 다른 구성요소"에 직접 결합"되는 것으로 언급된 경우에는, 중간에 삽입되는 구성요소들 또는 층들은 존재하지 않는다. 본 명세서의 청구항들은 상세한 설명에 설명되거나 도면들에 도시된 예시적인 관계들을 제시하도록 보정될 수 있고, 이러한 보정에 대한 지지는 원 출원에 의해 제공된다는 것을 이해할 것이다. 본 명세서에서 사용되는 "및/또는"이란 용어는 하나 이상의 관련되어 나열된 아이템들의 임의의 및 모든 조합들을 포함한다.
본 명세서에서 사용되는 용어들은 오직 본 발명을 예시하기 위한 목적으로만 사용되며, 본 발명의 의미 또는 범위를 한정하는 것으로 간주되어서는 안 된다. 본 명세서 사용되는 단수 형태는 문맥에서 명확하게 특별한 경우를 나타내지 않는 한 복수 형태를 포함한다. 또한, 본 명세서에서 사용되는 "포함한다" 및/또는 "포함하는"과 같은 표현들은 언급되는 형상들, 숫자들, 단계들, 행위들, 동작들, 부재들, 요소들 및/또는 이들의 그룹을 정의하는 것이 아니며, 하나 이상의 다른 형상들, 숫자들, 단계들, 행위들, 동작들, 부재들, 요소들 및/또는 이들의 그룹들의 존재 또는 부가를 배제하지 않는다. 예컨대, "위쪽에", "위에", "상부에", "아래쪽에", "아래에", "밑에", "하부에" 등과 같은 공간적으로 상대적인 용어들은 도면들에서 도시되는 바에 따라 어느 한 요소 또는 특징이 다른 요소(들) 또는 특징(들)에 대해 갖는 관계를 용이하게 설명하기 위해 본 명세서에서 사용될 수 있다. 이러한 공간적으로 상대적인 용어들은 도면들에서 표시된 방향 외에도 사용 중이거나 동작 중인 장치의 다른 방향들을 포함하는 것으로 의도된다. 예를 들면, 도면들에 도시된 장치가 뒤집히는 경우, 다른 요소들 또는 특징들 "밑에" 또는 "아래에" 또는 "아래쪽에" 위치하는 것으로 설명된 요소들은 상기 다른 요소들 또는 특징들 "위쪽에" 또는 "위에" 위치할 것이다. 따라서, 예시적인 용어 "위에"는 윗방향과 아랫방향 모두를 포함할 수 있다.
본 명세서에서 사용되는, 예컨대, "제1", "제2" 등과 같은 용어들은 다양한 부재들, 부품들, 영역들, 층들 및/또는 일부분들을 설명하는데 사용된다. 그러나, 상기 부재들, 부품들, 영역들, 층들, 및/또는 일부분들은 이러한 용어들에 의해 정의되지 않아야 한다는 것은 명백하다. 이러한 용어들은 오로지 어느 한 부재, 부품, 영역, 층, 또는 일부분을 다른 부재, 부품, 영역, 층, 또는 일부분과 구별하기 위한 목적으로만 사용된다. 따라서, 제1 부재, 부품, 영역, 층, 또는 일부분으로 설명되더라도, 이는 본 발명의 범위를 벗어남 없이 제2 부재, 부품, 영역, 층, 또는 일부분으로 언급될 수도 있다.
도 1은 본 발명에 따른 몇 가지 특징들을 포함하는 예시적인 반도체 소자(100)의 평면도를 도시한다. 소자(100)는 다이의 중앙에 위치한 활성 소자 영역(120)을 포함한다. 일반성을 잃지 않고, 소자 영역(120)은 수직, 트렌치-쉴드형 전력 MOSFET 소자를 구현할 수 있다. 더욱 자세히 아래에서 설명되고 도시되겠지만, 상기 예시적인 MOSFET 소자는 메사들의 어레이가 중간에 삽입된 트렌치들의 어레이, 상기 트렌치들의 하부에 배치된 절연 쉴드 전극들, 상기 트렌치들 내에 상기 쉴드 전극들 상에 배치된 절연 게이트 전극들, 상기 메사들 내에 배치된 소스 영역들, 상기 소스 영역들 상에 배치된 소스 전극들, 및 상기 반도체 소자의 배면에 제공된 드레인 전극을 포함한다. 소자(100)는 상기 소자 영역(120) 상에 배치되고 상기 소스 전극들에 전기적으로 연결된 소스 금속층(도전층(110)으로도 지칭됨), 및 상기 도전층(110) 상에 배치되고 이에 전기적으로 연결되어 상기 전력 MOSFET 소자의 상기 소스 영역들에 전기적으로 연결된 소스 패드(111)를 더 포함한다. 소스 패드(111)는 소스 전위를 제공하는 와이어 본드 또는 솔더 범프와 같은 외부 연결부를 수용하도록 적응되고, 각 측면이 150 미크론(microns)의 치수들을 가질 수 있다.
소자 영역(120)의 좌측과 우측 각각에서, 소자(100)는 상기 트렌치들 내에 배치되는 게이트 및 쉴드 전극들에 대한 전기적 콘택이 이루어지는 연결 영역(150)을 더 포함한다. 각각의 연결 영역에서, 도전성 물질의 스트립, 소위, 게이트 러너(gate runner)가 소자 영역(120)의 측면에 평행하고 이들로부터 이격되어 배치된다. 상기 게이트 러너는 상기 트렌치들 내의 게이트 전극들과 전기적 콘택을 이루지만, 상기 트렌치들 사이에 삽입된 상기 메사들로부터 전기적으로 절연된다. 각각의 게이트 러너는 상기 다이의 하부에 위치한 게이트 패드(112)에 전기적으로 연결된다. 게이트 패드(112)는 게이트 전위를 제공하는 와이어 본드 또는 솔더 범프와 같은 외부 연결부를 수용하도록 적응된다. 또한, 각각의 연결 영역(150) 내에, 도전성 물질의 다른 스트립, 소위, 쉴드 러너(shield runner)가 상기 게이트 러너와 평행하고 이들로부터 이격되어 배치된다. 상기 쉴드 러너는 상기 트렌치들 내의 쉴드 전극들과 전기적 콘택을 이루지만, 상부에 위치한 상기 메사들의 일부분으로부터 전기적으로 절연된다. 상기 쉴드 러너들은 상기 다이의 상부에서 상기 소스 도전층의 연장부에 의해 상기 소스 도전층에 전기적으로 연결되거나, 외부 연결부를 사용하여 쉴드 패드(shield pad)에 전기적으로 연결된다.
채널 스토퍼(channel stopper)는 상기 다이의 주변부에 또는 주변부 근처에 배치되고, 갭(gap)만큼 상기 쉴드 러너들과 상기 소자 영역(120)의 상부로부터 이격된다. 상기 채널 스토퍼는 통상적이며, 상기 다이의 주변부 둘레에 링을 형성하는 도핑된 반도체 영역의 스트립 위에 배치되고 이에 대한 콘택을 이루는 금속의 절연된 링을 포함할 수 있다. 중요한 점은, 다이(100)가 이러한 갭 내에 통상적으로 나타나는 종래의 필드 종단 구조물들을 포함하지 않는다는 것이다.
도 2는 다이(100)의 좌측 상부 코너에 대한 확대도를 도시하고, 도 3은 상기 다이의 좌측을 따른 일부분에 대한 확대도를 도시한다. 상기 특징들은 이러한 도면들에서 더욱 명확하게 도시될 수 있다. 도 2 및 도 3은 아래에서 논의될 다이(100)의 많은 단면도들에 대한 참조 점들을 제공한다.
도 4는 활성 소자 영역(120)과 제1 필드 종단 영역을 포함하는 다이(100)의 일부분에 대한 단면도이다. 다이(100)는 N+ 도핑된 반도체 기판(102), 상기 반도체 기판(102) 상에 배치된 하나 이상의 에피택셜 성장된 반도체 n형 층들(104)("에피택셜 반도체층"), 비활성 영역과 제1 필드 종단 영역 내의 에피택셜 반도체층(104) 상에 배치된 산화물층(106), 상기 산화물층(106) 상에 배치된 유전체층(107), 상기 비활성 영역의 좌측 부분에서 유전체층(107) 상에 배치되는 게이트 러너, 및 상기 제1 필드 종단 영역 내의 유전체층(107) 상에 배치되는 도전층(110)(소스 금속층(110))을 포함한다. 종래에 공지된 바와 같이, 반도체 영역은 p-도전형(또는 "p형") 영역으로서 p형 도펀트로 도핑될 수 있거나, n-도전형(또는 "n형") 영역으로서 n형 도펀트로 도핑될 수 있다. 소자 영역(120)에서, 소자(100)는 에피택셜 반도체층 내에 배치되는 복수의 트렌치들(122), 및 트렌치들(122) 사이에 삽입된 복수의 반도체 물질의 메사들(130)을 더 포함한다. 유전체층(107)의 일부분들은 트렌치들(122)의 상부를 덮고, 소스 금속층(110)은 활성 소자 영역(120) 위로 연장되어 메사들(130)에 대한 콘택을 만든다. 트렌치들(122) 및 메사들(130)의 구조물은 도 5를 참조하여 아래에서 설명된다. 제1 종단 영역에서, 소자(100)는 제1 엔드 트렌치(end trench)(222), 제1 엔드 트렌치(222)와 소자 영역(120)의 최좌측 트렌치(122) 사이에 배치되는 제1 엔드 메사(230), 및 제1 엔드 트렌치(222)의 좌측에 배치되는 제2 엔드 메사(238)를 더 포함한다.
도 5는 도 4에 도시된 제1 필드 종단 영역과 소자 영역(120)에 대한 확대 단면도이다. 각각의 트렌치(122)는 유전체층(123)으로 라이닝된 대향 측벽들, 상기 트렌치의 하부 근처에서 상기 측벽들 사이에 배치되는 쉴드 전극(124), 쉴드 전극(124) 상에 배치되는 유전체층(125), 및 상기 트렌치 측벽들 사이에서 상기 유전체층 상에 배치되는 게이트 전극(126)을 갖는다. 각각의 메사(130)는 에피택셜 반도체층(104)의 상부 표면에 인접하게 층(104) 내에 배치되는 p형 웰(134), 두 개의 인접한 트렌치들(122)과 에피택셜 반도체층(104)의 상부 표면에 인접하게 p-웰(134) 내에 배치되는 한 쌍의 소스 (n+형) 영역들(136), 및 p-웰(134) 아래에 배치되는 N-드리프트 영역(132)을 포함한다. (본 명세서에서 설명되는 p형 웰, p형 영역, 및 p-도핑된 영역은 논의의 문맥 또는 청구항의 문맥에 따라서 "제1 도전형의 웰 영역" 또는 "제2 도전형의 웰 영역"으로 지칭될 수 있다.) 작은 트렌치가 메사(130)의 중심에 형성되어, 소스 금속층(110)이 소스 영역들(136)에 대한 전기적 콘택을 만들 수 있게 하고, 강화된 p+ 도핑을 갖는 작은 영역(135)에서 p-웰(134)에 대한 전기적 콘택을 만들 수 있게 한다. 전자 전류는 상기 소자를 통해 수직으로 전도되는데, 소스 영역들(136)로부터, 게이트 산화물(123)에 인접한 p-웰(134)의 반전된 영역을 통해, 드리프트 영역(132)을 통해, N+ 기판(102)과 상기 드레인 콘택 아래로 전도되며, 전류의 양은 정상 동작 조건 하에서 트렌치들(122) 내의 게이트 전극들(126)의 전위에 의해 조절된다. 쉴드 전극들(124)은 소스 금속층(110)과 소스 영역들(136)의 전위에 전기적으로 결합되고, 높은 전기장들로부터 상기 p-웰을 보호(shield)한다.
게이트 전극(126)의 전위가 상기 소자를 오프 상태가 되도록 설정되면(예컨대, 통상적으로 약 0V의 전위), 실질적인 전류는 상기 드레인 전위가 상기 소스 전위에 비해 매우 높은 항복 조건 동안 계속 흐를 수 있다. 상기 항복 조건에서, 높은 전기장들은 각각의 메사(130) 내의 영역에서 발달하며, 이러한 높은 전기장은 애벌런치(avalanche) 캐리어들(홀들과 전자들 모두)을 생성한다. 이러한 항복 조건이 생기는 전압은 소위 항복 전압으로 지칭된다. 상기 메사의 항복 전압은 상기 쉴드 산화물의 두께, 상기 메사의 폭, 및 N-드리프트 영역(132)의 도핑을 N-드리프트 영역(132)에서 전자들이 정상적으로 공핍되도록 선택함으로써 상승될 수 있다. 이것은 오프-상태 조건 동안 상기 전기장이 메사의 중앙선을 따라 더욱 균일하게 분포(예컨대, 정사각형-형태의 전기장 프로파일)되게 하며, 피크 전기장을 감소시킨다(또한, 그에 따라 애벌런치 캐리어들이 생성될 수 있는 전압을 증가시킴). N-드리프트 영역(132)의 전자들이 공핍되게 하는 조건은 소위 "전하-균형 조건(charge-balanced condition)"으로 지칭된다. 이러한 전하-균형 조건은 상기 메사의 폭과 N-드리프트 영역(132)의 도핑의 곱이 1x1011 cm-2 내지 1x1013 cm-2의 범위 내일 때 일반적으로 달성될 수 있다.
이상적으로, 상기 항복 전압이 메사(130)와 관련된 항복 프로세스에 의해 결정되길 바랄 것이다. 그러나, 다양한 기생 항복 메커니즘들이 더 낮은 전압들에서 상기 소자의 다양한 필드 종단 영역들에서 발생하며, 그 결과, 상기 소자의 전체 항복 전압이 메사(130)에서의 항복 프로세스에 의해 야기되는 것보다 낮은 값으로 결정되게 한다. 이러한 전위 기생 메커니즘의 한 가지는 종래의 종단 영역으로 설계된, 소자 영역(120)의 최외곽 트렌치 내의 유전체층(123)의 얇은 부분에서 발생할 수 있다. 그것 옆의 메사(130)가 없다면, 이러한 얇은 유전층은 n형 에피택셜층의 전위에 노출될 것이며, 상기 n형 에패택셜층은 상기 드레인 전위에 결합되어, 높은 전기장이 상기 얇은 유전체층을 가로질러 발달할 수 있으며, 이것은 상대적으로 낮은 전압에서 항복이 일어나게 할 수 있다.
본 발명에 따른 일 특징은 소자 영역(120)의 활성 트렌치들(122)의 어레이의 양 옆에 엔드 트렌치(222)를 배치시킴으로써 이러한 기생 항복 메커니즘을 다룬다. 트렌치(222)는 유전체층(223)으로 라이닝된 대향 측벽들, 상기 트렌치의 하부 근처에서 상기 측벽들 사이에 배치되는 쉴드 전극(124), 쉴드 전극(124) 상에 배치되는 유전체층(125), 및 상기 트렌치 측벽들 사이에서 상기 유전체층 상에 배치되는 게이트 전극(226)을 갖는다. 그러나, 트렌치(122)의 유전체층(123)과 달리, 유전체층(223)은 게이트 전극(226)의 깊이를 따라 측정하였을 때, 소자 영역(120)의 트렌치들(122)과 마주하는 측벽을 따르는 부분보다 상기 n형 에피택셜층과 마주하는 측벽을 따르는 부분이 더 두껍다. 상기 더 두꺼운 영역은 본 도면에서 참조 번호(227)로 지시된다. 더 두꺼운 유전체는 상기 유전체층 내의 전기장을 감소시키며, 그 결과, 이의 항복 전압을 높인다. 트렌치(222)는 트렌치들(122) 각각과 동일한 폭을 가질 수 있으며, 게이트 전극(226)은 게이트 전극(126)보다 좁은 폭을 가질 수 있다.
이러한 트렌치들(222, 122) 및 메사들(238, 230 및 130)은 도 3의 상부 평면도에 도 4에 대한 단면 라인 표시 근처에 표시된다. 트렌치들 및 메사들의 유사한 배치는, 도 2의 상부 평면도에서 이러한 참조 번호들에 의해 표시된 바와 같이, 소자 영역(120)의 반대쪽에도 존재한다. 한 쌍의 트렌치들(222)이 트렌치들(122)과 메사(130)의 어레이를 상기 어레이의 양 옆에서 경계를 접하지만, 이들은 상기 어레이를 완전히 둘러싸거나 상기 어레이의 좌측과 우측에서 경계를 접하는 부분을 갖지 않는다. 즉, 트렌치들(122)과 메사들(130)의 단부들에는 수직 종단 트렌치가 존재하지 않는다. (트렌치들(122)과 메사들(130)은 게이트 러너 아래에서 계속하여 연장된다는 것을 알아야 한다.) 이것과 관련하여, 소자(100)는 트렌치들(122)의 단부들에 배치된 p-도핑된 영역을 갖지 않는다. 이러한 특징들의 각각은 필드 종단 영역들의 크기를 감소시키고, 상기 활성 영역이 증가되거나 다이 크기가 감소되게 할 수 있다. 이러한 구성은 MOSFET 소자를 제공하는 소자 영역(120)에 대한 것이지만, IGBT 소자들 및 정류기들과 같은 다른 소자 형태들, 구체적으로, 상술된 전하-균형 조건이 존재하는 소자들에도 적용될 수 있다.
다시, 도 5를 참조하면, 본 발명의 다른 특징으로서, 엔드 트렌치(222) 좌측의 넓은 메사(238)는 이의 표면에서, 유전체층(223) 옆에 배치된 p형 영역(239)을 선택적으로 가질 수 있다. p형 영역(239)은 임의의 전위로부터 직접 감결합(decoupling)되어 플로팅 상태로 남을 수 있거나, 소스 금속층(110) 및 소스 전위(예컨대, 이는 접지될 수 있음)에 전기적으로 결합될 수 있다. 두 경우에서, 영역(239)은 넓은 메사(238)의 상부 우측 코너 주변의 전기장들을 감소시키고, 기생 항복 메커니즘의 소스로서의 이 영역을 제거한다. 소스 전위에 전기적으로 결합되는 경우, p형 영역(239)은 영역(227) 내의 드레인 전위로부터 유전체(223)를 추가로 보호한다. p형 영역(239)은 p-웰들(134)을 제조하는 공정과 동일한 공정에서 제조될 수 있다.
본 발명의 다른 특징으로서, 엔드 트렌치(222) 우측의 메사(230)는 MOSFET 트랜지스터가 아니라 p-n 다이오드로서 구성될 수 있다. 이를 위해, p-웰(134) 및 강화된 p+ 도핑 영역(135)을 포함할 수 있지만, 소스 영역들(136)을 포함하지는 않는다. 상기 p-n 다이오드는 소자 영역(120)의 MOSFET 트랜지스터의 정상 동작 중에 off 상태로 바이어스 된다. 메사(230)는 넓은 메사(238)와 제1 활성 메사(130) 사이에 추가적인 이격 거리를 제공하며, 넓은 메사(238) 내의 전위를 제1 활성 메사(130)로부터 버퍼링하는 기능을 한다. 이것은 제1 메사(130)의 전기적 특성들이 내부 메사들(130)과 실질적으로 동일하게 되도록 할 수 있다.
도 6은 본 발명에 따른 도 1의 예시적인 반도체 다이의 변형예의 일부분에 대한 확대 단면도를 도시한다. 도 6의 확대 단면도의 특징들은 도 5의 확대 단면도에 도시된 것들과 동일하며, 추가적인 엔드 트렌치(220), 유전체층(221) 및 쉴드 전극(224)이 추가된다. 엔드 트렌치(220)는 유전체층(221)으로 라이닝된 대향 측벽들, 및 상기 측벽들 사이에 배치된 쉴드 전극(224)을 가지며, 쉴드 전극(224)은 상기 에피택셜 반도체층의 상부에서 상기 트렌치의 하부까지 연장되는 것이 바람직하다. 쉴드 전극(224)은 소스 금속층(110)에 전기적으로 결합되거나, 플로팅 전위를 띠도록 전기적으로 플로팅된 상태일 수 있다. 쉴드 전극(224)은 엔드 트렌치(222)와 게이트 전극(226)에게 드레인 전위의 추가적인 보호를 제공한다. 메사(230')는 트렌치들(220 및 222) 사이로 한정된다. p-도핑된 영역(239)은 트렌치들(220 및 222) 사이의 메사(230')에 포함될 수 있거나, 생략될 수 있다. 또한, 메사(230') 내에 배치되고 트렌치(222)에서 트렌치(222)로 연장되는 p-도핑된 영역(234)이 사용될 수 있다. 영역(234)을 따라, p-도핑된 영역(239')은 트렌치(220)의 좌측에 포함될 수 있다. 한 쌍의 트렌치들(220)은 트렌치들(112, 222) 및 메사들(130, 230, 230')의 어레이를 상기 어레이의 양 쪽(예컨대, 상기 어레이의 상부와 하부)에서 경계를 접하지만, 상기 어레이를 에워싸거나 상기 어레이의 왼쪽과 오른쪽에서 경계를 접하는 부분을 가지지 않는다. 이러한 특징은 필드 종단 영역들의 크기를 감소시키고, 상기 활성 영역이 증가되거나 상기 다이 크기가 감소될 수 있도록 할 수 있다. 이러한 구성은 MOSFET 소자를 제공하는 소자 영역(120)에 대한 것이지만, IGBT 소자들 및 정류기들과 같은 다른 소자 형태들, 구체적으로, 상술된 전하-균형 조건이 존재하는 소자들에도 적용될 수 있다.
도 7은 도 3에 표시된 절취선(7-7)을 따라, 소자 영역(120)에 바로 인접한 연결 영역(150) 내의 전술한 트렌치들 및 메사들에 대한 단면도를 도시한다. 얇은 분량의 산화물층(106)이 메사들(130 및 230) 각각의 위에 배치되고, 유전체층(107)은 하부의 산화물층(106)뿐만 아니라 게이트 전극들(126 및 226)의 상부에 배치된다. 선택적인 엔드 트렌치(220), 쉴드 전극(224) 및 유전체층(221)이 점선 윤곽선으로 도시된다. 도 4와 도 5에 도시된 단면들과 관련하여, 이웃하는 구성요소들에 대한 p-도핑된 영역(239)의 구성의 변화는 없다.
도 8은 도 3에 표시된 절취선(8-8)을 따라, 상기 게이트 러너 아래의 연결 영역(150) 내의 전술한 트렌치들 및 메사들에 대한 단면도를 도시한다. 얇은 분량의 산화물층(106)이 메사들(130 및 230) 각각의 위에 배치된다. 게이트 전극들(126 및 226)의 상부는 도전성 라이저(126R)에 의해 서로 전기적으로 연결된다. 라이저(126R)는 산화물(106)의 얇은 부분들에 의해 메사들(130, 230)로부터 전기적으로 절연된다. 전형적인 실시예들에서, 라이저(126R) 및 게이트 전극들(126, 226)은 동일한 물질, 예컨대 폴리실리콘으로 형성된다. 종래 단면들에서, 라이저(126R)는 제거된다. 상기 금속 게이트 러너는 게이트 전극들(126 및 226) 상의 위치에서 라이저(126R)와의 콘택을 형성하며, 유전체(107)의 아일랜드(island)들에 의해 분리된다. 상기 아일랜드들은 생략될 수 있다. 게이트 전극들(126 및 226)은 상기 트렌치들 내의 이러한 지점에서 끝난다. 선택적인 엔드 트렌치(220), 쉴드 전극(224), 및 유전체층(221)은 점선 윤곽선으로 도시된다. 도 4와 도 5에 도시된 단면들과 관련하여, 이웃하는 구성요소들에 대한 p-도핑된 영역(239)의 구성의 변화는 없다.
도 9는 도 3에 표시된 절취선(9-9)을 따라, 상기 게이트 러너와 상기 쉴드 러너 사이의 연결 영역(150) 내의 전술한 트렌치들 및 메사들에 대한 단면도를 도시한다. 오직 쉴드 전극들(124 및 224)만이 트렌치들(122 및 222) 내에 존재하며, 산화물층(106)이 쉴드 전극들(124 및 224)과 메사들(130 및 230)을 덮는다.
도 10은 도 3에 표시된 절취선(10-10)을 따라 연결 영역(150) 내의 트렌치(122)에 대한 단면도를 도시하며, 절취선(10-10)은 절취선들(4-4, 7-7, 8-8, 및 9-9)에 수직이다. 게이트 전극(126)과 쉴드 전극(124)은 상기 트렌치 내에 배치되고, 게이트 전극(126)은 상기 게이트 러너와의 전기적 콘택을 형성하는 라이저(126R)를 가지고, 쉴드 전극(124)은 상기 쉴드 러너와의 전기적 콘택을 형성하는 라이저 부분(124R)을 갖는다. 유전체층(125)은 이들이 마주하는 수평 치수들을 따라 쉴드 전극(124)과 게이트 전극(126) 사이에 배치되고, 유전체층(125S)은 이들이 마주하는 측면 치수들을 따라 전극들(124 및 126) 사이에 배치되고, 유전체의 코너 부분(125C)은 게이트 전극(126)의 바깥 코너와 쉴드 전극(124)의 안쪽 코너 사이에 배치된다. 쉴드 전극(124)은 유전체 물질의 부분(123C)에 인접하게 배치된 바깥 코너, 및 유전체 물질의 측면층(123S)에 인접하게 배치된 수직 측면을 갖는다.
곡률 반지름 효과(radius of curvature effects)는 쉴드 전극(124)과 게이트 전극(126)의 바깥 코너들 옆의 영역들 내의 전기장들을 현저하게 증가시킨다. 유전체 부분(123C)의 두께는 일반적으로 상기 유전체 물질의 항복을 방지하기에 충분하다. 그러나, 게이트 전극(126) 주변의 유전체 부분(125C)과 유전체 측면층(125S)은 상대적으로 얇으며, (도 8에 도시되는) 엔드 트렌치(222)의 항복의 소스일 수 있다. 선택적인 쉴드 전극(224) 및 엔드 트렌치(220)의 포함은 반도체층(104)에 결합된 드레인 전위로부터 유전체 부분(125C) 및 유전체 측면층(125S)을 보호하고, 유전체 부분(125C) 및 유전체 측면층(125S) 내의 전기장을 감소시킨다. 곡률 반지름 효과로 인한 항복이 가능한 다른 영역은, 특히 고전압 소자들의 경우에, 도 10에서 지점 "A"로 표시된, 쉴드 라이저 부분(124R)의 단부의 유전체 측면층(123S) 내에 존재한다. 이러한 잠재적인 항복은 유전체 측면층(123S) 위로 트렌치(122)의 끝을 넘어 거리(L1)만큼 (도전성 트레이스(trace)인) 상측 쉴드 러너 금속을 연장시킴으로써 현저하게 감소될 수 있다. 거리(L1)는 트렌치(122)의 깊이와 동등하거나 이보다 클 수 있다. 저전압 소자 응용제품들의 경우, 지점 "A"에서의 항복의 가능성은 매우 낮으며, 상측 쉴드 러너 금속은 도면에서 에지 "B"로 표시된 바와 같이 유전체 측면층(123S) 위로 또는 트렌치(122)의 끝을 넘어 연장되지 않는다. 이러한 구성은 더 얇은 쉴드 러너, 및 더 작은 다이를 달성한다.
도 11은 도 3에 표시된 절취선(11-11)을 따라 연결 영역(150) 내의 메사(130)에 대한 단면도를 도시하며, 절취선(11-11)은 절취선들(4-4, 7-7, 8-8, 및 9-9)에 수직이다. p-도핑된 웰(134) 및 게이트 전극들(126)의 라이저(126R)는 도면의 우측에 도시된다. 통상적으로 p-도핑된 웰(134)은 소스 및 쉴드의 전위에 전기적으로 결합되지만, 상기 영역이 필드 종단 영역에서 사용되는 일부의 경우에는 플로팅 상태로 존재할 수 있다. p-도핑된 웰(134)은 (전기적 트레이스인) 게이트 라이저(126R)에 또는 이의 아래에서 끝나는 단부를 갖는다. 참고로, 게이트 전극(126)과 쉴드 전극(124)의 윤곽선들은 파선으로 도시된다. 곡률 반지름 효과로 인하여 p-도핑된 웰(134)의 단부에서 일어나는 항복의 가능성이 존재한다. 그러나, p-도핑된 웰(134)의 양 쪽에 배치된 게이트 전극들(126) 및 쉴드 전극들(124)은 웰(134)의 단부에 인접한 n-도핑된 메사(130)의 일부분을 정상적으로 공핍시키고, 웰(134)의 단부 주변의 전위와 전기장들을 현저하게 감소시킨다. 그러나, 감소된 양의 전기장들은 여전히 웰(134)의 단부들 주변에 존재하며, 방사상 방식(즉, 곡률 반지름 효과)으로 웰(134)의 단부에 집중될 수 있다. 그러나, 도 11에 도시된 구성의 경우, 웰(134)의 단부는 실질적으로 게이트 라이저(126R)에 의해 보호되고, 상기 영역의 단부에서 곡률 반지름 효과를 실질적으로 감소시킨다. 구체적으로, 도전성 라이저(126R)는 웰(134)의 단부의 메사(130)에 존재하는 전기장들을 웰(134)의 단부로부터 멀어지게 하고, 상기 전기장의 방사상 집중을 감소시킨다. 만약 웰(134)의 단부가 도전성 라이저(126R)의 하부의 좌측으로 연장된다면, 이러한 보호는 사라질 수 있다. 웰(134)의 단부가 도전성 라이저(126R)의 하부의 최원위측(예컨대, 좌측)으로부터 거리(L2)만큼 이격되는 경우에, 이러한 보호 효과는 최상으로 달성되는데, 거리(L2)는 웰(134)의 깊이와 동등하거나 이보다 크다. 바람직한 구현예에서, L2는 웰(134)의 깊이에 웰(134)과 도전성 라이저(126R)의 이격 거리를 더한 것에 동등하거나 이보다 크며, 상기 이격 거리는 도면에 도시된 구성에서 산화물층(106)의 얇은 부분과 동일하다.
상술한 바와 같이, p-도핑된 웰(134)의 양 쪽에 배치된 게이트 전극들(126)과 쉴드 전극들(124)은 웰(134)의 단부에 인접한 n-도핑된 메사(130)의 일부분을 정상적으로 공핍시키며, 웰(134)의 단부 주변의 전위와 전기장을 현저하게 감소시킨다. 이러한 이점을 달성하기 위해서, 도 12에 도시된 바와 같이, p-도핑된 영역의 단부는 쉴드 전극들(124)의 단부들 또는 트렌치들(122)의 단부들로부터 적어도 거리(L3)만큼 이격되어야만 한다. 거리(L3)는 트렌치(122)의 깊이와 동등할 수 있거나, 트렌치(122)의 깊이와 웰(134)의 깊이의 차이와 동등할 수 있다. 도 13에 도시된 바와 같이, 웰(134)이 게이트 라이저(126R)를 넘어 연장되는 것이 가능하며, 웰(134)의 단부가 쉴드 러너( 및 필드 플레이트)의 아래에 배치되는 것도 가능하다. 만약 상기 쉴드 러너가 웰(134)의 단부의 근처에 또는 이의 위에 배치된다면, 도 11을 참조로 앞에서 설명된 바와 같이, 게이트 라이저(126R)가 보호를 제공했던 방식과 동일한 방식으로 웰(134)의 단부에서 곡률 반지름 효과를 감소시키는 보호를 제공할 수 있다. 그러나, 낮은 또는 보통의 전압 응용제품들의 경우, 상기 쉴드 러너는 p-도핑된 웰(134)의 단부 위에 배치될 필요가 없다. 웰(134)의 단부와 인접한 트렌치들의 단부 사이에 배치되는 다른 p-도핑된 영역들이 없는 것이 바람직하지만, 더욱 가볍게 p-도핑된 영역이 웰(134)의 단부와 인접하는 트렌치들의 단부 사이에 배치될 수 있다. 상기 더욱 가볍게 p-도핑된 영역은 메사 폭의 단면을 따라 측정할 때 웰(134)보다 낮은 도펀트 도즈를 갖는다. 위의 다른 방법에서, 상기 더욱 가볍게 p-도핑된 영역은 상기 메사 폭의 단면을 따라 측정할 때, 웰(134)보다 상기 도펀트로부터 초래되는 더 작은 통합된 변화를 갖는다. 상기 구성들에서, 종래 구성에서는 수행되었겠지만, 트렌치들(122)의 단부에 수직하게 연장되는 종단 트렌치가 필요하지 않다. 상기 이격 거리들이 상기 쇼트키 금속의 단부에 적용되거나, 만약 도 6에 도시된 영역(239')과 같은 p-도핑된 영역이 상기 쇼트키 금속의 주변부 둘레에서 사용된다면, p-도핑된 웰(134)의 단부에 대한 상기 구성들 전부는 트렌치-쉴드형 쇼트키 배리어 다이어도 소자들에 적용될 수 있다. 이러한 발명적 측면들을 사용하는 트렌치-쉴드형 쇼트키 배리어 다이오드 소자의 예시적인 실시예가 도 32 내지 도 34를 참조로 아래에서 설명된다.
다시 도 10을 참조하면, 상기 쉴드 러너 금속이 에피택셜층(104)의 상부 표면 또는 이의 아래의 레벨에서 쉴드 전극(124)의 라이저 부분(124R)의 상부 표면과 전기적 콘택을 형성하는 것을 알 수 있다. 이러한 특징은 도 10의 단면에 수직한 단면을 나타내는 도 14에도 도시된다. 도 14에 도시된 바와 같이, 상기 쉴드 러너 금속으로부터 상기 라이저 부분들(124R)까지의 콘택들은 유전체층(107) 및 산화물층(106)을 통해 형성되는 콘택 개구부들을 통해 형성된다. 이러한 구성은 감소된 전기적 접촉 저항의 장점을 가지며, 제조 공정의 단순화라는 장점을 갖는다. 종래 제조 공정에서, 폴리실리콘 식각 마스크 및 식각 단계는 상기 쉴드 러너 금속과 쉴드 전극들(124, 224) 사이의 폴리실리콘 버스 구조물을 한정하는데 사용된다. 그러나, 위의 간략화된 콘택 구조물은, 도 5에 도시된 소스 금속으로부터 강화된 도핑 영역들(135) 및 소스 영역들(136)로의 콘택들을 한정하는데 사용된 마스크와 같은, 상기 공정에 사용되는 초기의 마스크를 변형함으로써 한정될 수 있다. 따라서, 상술된 폴리실리콘 버스 구조물을 한정하는데 종래에 사용된 마스크 및 식각 단계는 제거될 수 있다.
높은 전류 용량 소자를 제조하는 경우에, 하나의 큰 소자 영역(120)이 아니라, 소자 영역(120)의 몇 가지 예들이 사용될 수 있다. 소자 영역(120)의 상기 예들은 병렬로 전기적으로 결합되고, 이러한 구성은 하나의 큰 소자 영역(120)의 예가 사용되는 경우와 비교할 때, 쉴드 전극들(124)의 중앙과 게이트 전극들(126)의 중앙으로의 낮은 저항 경로를 제공한다. 도 15는 반도체 다이 상에 배치되는 반도체 소자(200)의 개념적인 상부 평면도를 도시한다. 소자(200)는 하부 소자 영역(120B) 상에 배치된 상부 소자 영역(120A), 상부 소자 영역(120A) 상에 배치되는 (앞에서 설명된 바와 같은) 상부 연결 영역(150), 하부 소자 영역(120B) 아래에 배치되는 하부 연결 영역(150), 소자 영역들(120A 및 120B) 사이에 배치된 중앙 연결 영역(250)을 포함한다. 각각의 연결 영역(150)에 게이트 러너와 쉴드 러너가 존재하고, 중앙 연결 영역(250) 내에 2개의 게이트 러너와 1개의 쉴드 러너가 존재한다. 상기 게이트 러너들은 게이트 패드(212)에 게이트 피드(gate feed)에 의해 전기적으로 연결된다. 소스 금속층(110)은 소자 영역들(120A 및 120B) 상에 배치되고, 쉴드 러너들 및 2개의 소스 패드들(111)에 전기적으로 연결된다. 복수의 중간 삽입된 트렌치들(122') 및 메사들(130')이 반도체 에피택셜층 내에, 도면의 우측에 파선으로 도시된 바와 같이, 소자 영역들(120A, 120B)과 연결 영역들(150, 250) 안쪽에 배치된다. 도면에서 시각적 명확성을 위해 오직 적은 개수의 제1 트렌치들 및 메사들만이 도시되지만, 상기 어레이의 좌측으로 향한 화살표들은 소자 영역들(120A, 120B) 및 연결 영역들(150, 250)의 좌측까지 중간 삽입된 트렌치들 및 메사들의 어레이가 연장된다는 것을 나타낸다. 트렌치들(122')은 소자 영역들(120A, 120B)과 연결 영역들(150, 250)을 통해 연속적으로 연장된다는 점을 제외하고는 트렌치(122)와 실질적으로 동일하다. 메사들(130')은 소자 영역들(120A, 120B)과 연결 영역들(150, 250)을 통해 연속적으로 연장된다는 점을 제외하고는 메사들(130)과 실질적으로 동일하다. 채널 스토퍼 구조물은 다이의 주변부에서 영역들(120A, 120B, 150 및 250)을 에워싸고, 영역들(120A, 120B, 150 및 250)로부터 갭만큼 이격된다. 이러한 갭은 도 11에 표시된 갭과 동일하다.
도 16은 도 15에 도시된 절취선(16-16)을 따라 연결 영역(250)의 단면도를 도시한다. 단면은 트렌치(122')를 따라 얻어진다. 구성요소들은 도 10을 참조로 위에서 설명된 구성요소들과 동일하지만, 게이트 전극(126, 게이트 라이저(126R) 및 게이트 러너의 미러 세트(mirror set)가 도면의 좌측에 표시되고, 유전체 부분(123C)과 유전체 측면(123S)이 존재하지 않고, 트렌치(122'), 유전체층(123'), 쉴드 전극(124') 및 쉴드 라이저(124R')가 좌측으로 미러링되어, 좌측에서 우측으로 단면을 따라 연속적으로 연장된다는 차이가 있다. 상기 게이트 러너들은 게이트 전극(126)의 게이트 라이저들(126R)과의 전기적 콘택을 형성하지만, 상기 쉴드 금속 러너 및 쉴드 라이저(124R') 및 쉴드 전극(124')으로부터 전기적으로 절연된다. 상기 쉴드 러너 금속은 쉴드 라이저(124R') 및 쉴드 전극(124')과의 전기적 콘택을 형성하고, 상기 게이트 러너들, 게이트 라이저들(124R). 및 게이트 전극들(124)로부터 전기적으로 절연된다. 상기 트렌치 구성은 연결 영역들(150) 내의 트렌치 불연속점들 옆에 위치한 소자(100)의 메사 영역들 내에 발생하는 전기장들 및 전위들의 불균형을 제거하여, 대응하는 국부적인 전하 불균형들을 제거한다. 이러한 구성은 종래 구성으로부터 벗어난 것이며, 종래 구성에서는 연결 영역(250)의 중앙에 정교한 필드 종단 구조물들을 포함한다.
도 17은 도 15에 도시된 절취선(17-17)을 따라 연결 영역(250)의 단면도를 도시한다. 단면은 메사(130')를 따라 얻어진다. 구성요소들은 도 10을 참조로 위에서 설명된 구성요소들과 동일하지만, p-도핑된 웰(134), 게이트 전극(126), 게이트 라이저(126R), 및 게이트 러너가 도면의 좌측에 표시된다는 차이가 있다. 쉴드 전극(124') 및 게이트 전극들(126)의 위치들에 대한 윤곽선들이 파선들로 도시된다. 소자(100)와 유사하게, 각각의 p-도핑된 웰(134)은 통상적으로 상기 소스 및 쉴드의 전위에 전기적으로 결합되지만, 상기 영역이 필드 종단 영역에서 사용되는 일부의 경우에서는 플로팅 상태일 수도 있다. 각각의 p-도핑된 웰(134)은 각각의 (전기적 트레이스인) 게이트 도전성 라이저(126R)에서 또는 이의 아래에서 끝나는 것이 바람직한 단부를 갖는다. 곡률 반지름 효과로 인하여 각각의 p-도핑된 웰(134)의 단부에서 항복이 발생할 가능성이 존재한다. 그러나, p-도핑된 웰(134)의 양 쪽에 배치된 게이트 전극들(126)과 쉴드 전극들(124)은 웰(134)의 단부에 인접한 각각의 n-도핑된 메사(130)의 일부분을 정상적으로 공핍시키며, 웰(134)의 단부 주변의 전위 및 전기장을 현저하게 감소시킨다. 그러나, 감소된 양의 전기장은 웰(134)의 단부들 주변에 여전히 존재하며, 방사상 방식(즉, 곡률 반지름 효과)으로 웰(134)의 단부에 집중될 수 있다. 그러나, 도 17에 도시된 구성에서, 웰들(134)의 단부는 게이트 도전성 라이저들(126R)에 의해 실질적으로 보호되고, 상기 구성은 (도 11을 참조하여 소자(100)에 대해 앞에서 언급한 바와 같이) 상기 영역들의 단부에서 곡률 반지름 효과를 실질적으로 감소시킨다. 만약 웰(134)의 단부가 상부에 배치된 도전성 라이저(126R)의 하부의 원위측을 넘어 연장된다면, 이러한 보호는 사라질 수 있다. 웰(134)의 단부가 도전성 라이저(126R)의 하부의 원위측을 넘어 연장되지 않고, 도전성 라이저(126R)의 하부의 최원위측으로부터 거리(L2)만큼 추가로 이격된다면, 이러한 보호 효과는 최상으로 달성되는데, 거리(L2)는 웰(134)의 깊이와 동등하거나 이보다 크다. 바람직한 구현예에서, L2는 웰(134)의 깊이에 웰(134)과 도전성 라이저(126R)의 이격 거리를 더한 것에 동등하거나 이보다 크며, 상기 이격 거리는 도면에 도시된 구성에서 산화물층(106)의 얇은 부분과 동등하다.
도 18은 에피층(104) 내에 그리고 상기 쉴드 러너 금속 아래에 배치되는 전기적으로 플로팅된 p-도핑된 웰(134C)을 포함하는 연결 영역(250)의 변형예(250')에 대한 단면도를 도시한다. (상기 p-도핑된 영역은 이와 도전층 사이에 직접 전기적인 연결을 만들지 않음으로써 플로팅이 만들어질 수 있으며, 상기 도전층은 외부 회로로부터 전기적 전위를 받도록 적응된다.) 플로팅된 p-도핑된 웰(134C)은 에피층(104)과 그 위의 산화물(106)의 일부분들 사이에 버퍼 쉴드로서 기능한다. 상기 쉴드 러너 금속과 에피층(104) 사이의 산화물층(106)의 일부분은, 상기 쉴드 러너 금속이 일반적으로 접지 전위에 있고 에피층(104)의 아래 부분이 일반적으로 드레인 전위에 있기 때문에, 높은 전기장들을 받을 수 있다. p-도핑된 웰(134C)의 단부들에서 곡률 반지름 효과를 감소시키기 위해, 상기 단부들은 게이트 라이저들(126R) 근처에 또는 이의 아래에 배치될 수 있다.
도 19는 도 17에 도시된 2개의 웰들(134)의 위치에 연속적인 p-도핑된 웰(134')을 포함하는 연결 영역(250)의 다른 변형예(250')에 대한 단면도를 도시한다. 연속적인 p-도핑된 웰(134')은 소자 영역(120A)으로부터 소자 영역(120B)까지 연결 영역(250'')을 통해 연장되고, 소스 금속층(110)(그리고, 이어서 상기 쉴드 러너 금속)에 전기적으로 결합된다. 웰(134')이 측면 에지 또는 코너를 가지지 않기 때문에, 연속적인 p-도핑된 웰(134')과 관련된 곡률 반지름 효과가 없다. 또한, 연속적인 p-도핑된 웰(134')은 에피층(104)과 그 위의 산화물층(106) 사이에 버퍼 쉴드로서 기능한다. 앞에서 언급한 바와 같이, 상기 쉴드 러너 금속과 에피층(104) 사이의 산화물층(106)의 일부분은, 상기 쉴드 러너 금속이 일반적으로 접지 전위에 있고 에피층(104)의 아래 부분이 일반적으로 드레인 전위에 있기 때문에, 높은 전기장들을 받을 수 있다.
연결 영역들(150, 250, 250', 및 250'')을 도시하는 실시예들 전체에 있어서, 각각의 연결 영역은, 비활성 소자를 생성하는, 메사들(130, 130')의 인접한 부분들을 갖는 하나 이상의 물질 바디(material body)들의 구성을 갖는다는 것을 이해할 것이다. 물질 바디는 도핑된 영역, 유전체층, 도전층 등을 포함할 수 있다. 반대로, 각각의 소자 영역(120, 120A, 120B)은, 활성 소자를 생성하는, 메사들(130, 130')의 일부분들을 갖는 하나 이상의 물질 바디들의 구성을 갖는다.
이제, 다른 실시예가 도 20에 도시된 반도체 소자(300)를 참조하여 설명되고 제시된다. 반도체 소자(300)는 도 1 내지 도 3에 도시된 반도체 소자(100)와 실질적으로 동일한 평면(상부 평면도)을 갖는다. 도 20은 반도체 소자(300)의 다이의 좌측 부분의 확대도이며, 도 3에 도시된 소자(100)의 좌측 부분의 확대도와 유사하다. 반도체 소자(300)는 소자(100)와 실질적으로 동일한 구성요소들을 포함하고 실질적으로 동일한 방식으로 배열되며, 이전에 앞에서 설명된 트렌치들(122, 222) 및 메사들(130, 230)의 전체 어레이를 에워싸거나, 상기 어레이 둘레의 주변부의 적어도 75%를 에워싸는 주변 트렌치(perimeter trench)(320)를 더 포함한다. (주변 트렌치(320)는 상대적으로 작은 틈(break)들의 하나 이상의 틈들로 불연속일 수 있고, 이것은 이의 효과에 현저하게 영향을 끼치지 않을 수 있다고 이해될 수 있다.) 도 21 및 도 22는 도 20에 도시된 절취선들(21-21 및 22-22)을 따라 상기 어레이의 하부를 따라, 주변 트렌치(320), 및 트렌치들(122, 222) 및 메사들(130, 230)의 어레이의 단면들을 도시한다. 주변 트렌치(320)는 대향 측벽들을 라이닝하는 유전체층(321), 및 상기 트렌치 내에 배치되는 도전성 전극(324)을 포함한다. 도전성 전극(324)은 접지 전위를 받도록 상기 쉴드 러너와 같은 도전층에 전기적으로 연결되거나, 플로팅 전위에 있도록 전위를 받는 임의의 도전층으로부터 연결되지 않을 수 있다. 주변 쉴드(perimeter shield)(320)는 인접하는 트렌치들(122) 사이의 이격 간격 정도의 거리만큼 트렌치(222)로부터 이격된다. 갭 영역(330)은 주변 쉴드(320)와 트렌치(222) 사이에 배치된다. 어떠한 도전층에 의해서도 갭 영역(330)의 상부에 전기적 전위가 결합되지 않으며, 갭 영역(330)의 전위는 플로팅이다. 주변 트렌치 전극(324)이 플로팅 전위에 있는 경우, 주변 트렌치 전극(324)과 플로팅 갭 영역(330)의 전위들은 플로팅되어, 상기 드레인 전위에 대해 동등한 전위들로 설정될 수 있으며, 그 결과, 갭 영역(330) 내의 전하 불균형에 대한 민감도를 감소시킬 수 있다. 결과적으로, 갭 영역들(330)이 종래의 접지된 p-웰들에 의해 소스 전위로 고정되는 경우보다, 갭 영역(330) 내의 전하 균형 조건을 달성하는 것이 쉬워진다. 주변 트렌치 전극(324)이 접지 전위에 결합되는 경우에도, 실질적으로 동일한 이득이 달성된다. 갭 영역(330)의 폭은 메사(130)의 폭의 1.25배와 동등하거나 이보다 작을 수 있으며, 주변 트렌치(320)의 여러 측면들을 따른 갭 영역(330)의 폭들은 다를 수 있다. 예를 들면, 주변 트렌치(320)( 및 트렌치들(122) 및 메사들(130)의 주 어레이)의 좌측 및 우측 수직 측면들을 따른 갭 영역(330)의 폭은 주변 트렌치(320)( 및 상기 주 어레이)의 상부 및 하부 수평 측면을 따른 갭 영역(330)의 폭보다 작을 수 있다.
도 23 및 도 24는 도 20에 도시된 절취선들(23-23 및 24-24)을 따라, 주 트렌치들(122) 및 메사들(130)의 단부들을 따라 주변 트렌치(320)를 도시하는 단면도들이다. 도 23 및 도 24의 단면들은 소자(100)에 대한 도 10 및 도 11의 단면들과 실질적으로 동일하며, 주변 트렌치(320)와 갭 영역(330)이 추가된다. 구성 요소들(102-107, 120, 122, 123, 123C, 123S, 124, 124R, 125, 125C, 125S, 126, 126R, 134, 150), 상기 쉴드 러너, 상기 게이트 러너, 및 채널 스토퍼는 서로에 대하여 동일한 상대적 관계들을 갖는다. 상술된 바와 같이, 곡률 반지름 효과로 인해 항복이 일어날 수 있는 한 영역은, 특히 고전압 소자들의 경우에, (도 10에서와 동일하게) 도 23에서 지점 "A"로 표시되는, 쉴드 라이저 부분(124R)의 단부에 위치한 유전체 측면층(123S)에 위치한다. 상술된 바와 같이, 상기 항복이 가능한 영역은 유전체 측면층(123S) 위로 트렌치(122)의 단부를 넘어 거리(L1)만큼 (도전성 트레이스인) 상부 쉴드 러너 금속을 연장시킴으로써 현저하게 감소될 수 있다. 거리(L1)는 트렌치(122)의 깊이와 동등하거나 이보다 클 수 있다. 또한, 주변 트렌치(320)는 지점 "A"로부터 멀어지도록 전기장들을 이동시킴으로써 항복이 가능한 영역을 감소시킨다. 상술된 바와 같이, 주변 트렌치 전극(324)은 플로팅 전위에 있는 경우, 주변 트렌치 전극(324)과 플로팅 갭 영역(330)의 전위들은 플로팅되어, 상기 드레인 전위에 대해 동등한 전위들로 설정될 수 있으며, 그 결과, 갭 영역(330) 내의 전하 불균형에 대한 민감도를 감소시킬 수 있다. 결과적으로, 갭 영역들(330)이 종래의 접지된 p-웰들에 의해 소스 전위로 고정되는 경우보다, 갭 영역(330) 내의 전하 균형 조건을 달성하는 것이 쉬워진다. 주변 트렌치 전극(324)이 접지 전위에 결합되는 경우에도, 실질적으로 동일한 이득이 달성되며, 이것은 쉴드 전극(324)과 상기 쉴드 러너 금속 사이에 배치되는 도전성 물질의 콘택 비아(325)에 의해 달성될 수 있고, 도전성 콘택 비아(325)는 상기 쉴드 러너와 쉴드 전극(324) 모두에 전기적으로 연결된다.
플로팅 갭 영역(330)에 플로팅 p-도핑된 웰(334)을 사용함으로써 위와 동일한 이득이 실질적으로 달성될 수 있다. 이러한 실시예는 도 25 내지 도 28에 도시되며, 이들은 플로팅 p-도핑된 웰(334)이 추가된다는 점을 제외하고 도 21 내지 도 24의 단면들과 동일하다. 웰(334)에 접지 전위 전압이 결합되지 않는다. 도 29는 트렌치(222)와 주변 트렌치(320) 사이에 배치되는 갭 영역(330)의 일부분 내의 플로팅 p-도핑된 웰(334)을 도시한다. 웰(334)은 주변 트렌치(320)에 인접하도록 왼쪽으로 연장된다. 웰(334)은 주변 트렌치(320)에 인접하게 배치되는 연속적인 스트립으로서 도시되었지만, 웰(334)은 분할될 수 있다(연속적인 스트립 내에 갭들을 가질 수 있다)고 이해될 수 있다. 웰(334)의 임의의 분할된 영역의 단부들은 곡률 반지름 효과를 최소화하기 위해 쉴드 러너와 다른 도전성 트레이스들 아래에 배치될 수 있다.
상술된 바와 같이, 주변 트렌치(320)는 연속적이어서 트렌치들(122, 222) 및 메사들(130, 230)의 전체 어레이를 에워쌀 수 있거나, 불연속적이어서 상기 어레이 둘레의 주변부의 적어도 75%를 에워쌀 수도 있다. 다시 도 20을 참조하면, 불연속적인 주변 트렌치(320)를 사용하는 경우, 트렌치(320) 내의 틈들은 통상적으로 상기 어레이의 코너들에 도입되고, 각각의 틈은 갭 영역(330)의 폭의 두 배보다 통상적으로 작고 갭 영역(330)의 폭과 통상적으로 동일하다. 불연속적인 주변 트렌치(320)를 사용하는 일 실시예에서, 주변 트렌치는 도 20의 지점 "D"에 위치한 수평 레그(leg)들의 단부에서 끊어져서, 주변 트렌치(320)의 수평 레그들이 내부 트렌치들(122, 222)과 동일한 길이를 가질 수 있다. 주변 트렌치(320)의 수직 레그들은 수평 레그들의 단부들과 동일한 평면 상에서 끝날 수 있거나, 도 20의 지점 "E"까지 수직 레그들 중 하나가 연장된 파선들로 표시된 바와 같이, 수평 레그들의 단부들을 넘어서 연장될 수 있다. 후자의 연장이 수평 레그들의 단부들과 동일 평면에서 수직 레그들이 끝나는 것보다 일반적으로 바람직하다. 불연속적인 주변 트렌치(320)를 사용하는 다른 실시예에서, 상기 주변 트렌치는 도 20의 지점 "F"에서 수직 레그들의 단부에서 끊어져서, 주변 트렌치(320)의 수평 레그들이 내부 트렌치들(122, 222)의 단부들을 넘어 연장된다. 주변 트렌치(320)의 수평 레그들은 수직 레그들의 단부들과 동일 평면에서 끝날 수 있거나, 이전 실시예에서 설명된 바와 같이, 동일한 방식으로 수직 레그들의 단부들을 넘어 연장될 수 있다. 이전의 두 실시예들 각각에서, 주변 트렌치(320)의 수평 레그들과 수직 레그들은 전기적으로 플로팅되거나 접지될 수 있다. 전기적으로 접지된 수직 레그들을 가지면서 전기적으로 플로팅된 수평 레그들을 갖는 것도 가능하고, 이의 반대도 가능하다. 이와 같이, 불연속적인 주변 트렌치(320)의 여러 부분들은 다른 전기적 상태들(예컨대, 플로팅 상태, 접지 상태)을 가질 수 있다.
접지 또는 플로팅 전극(324) 중 하나를 갖는 주변 트렌치(320)를 사용하는 경우, 주변 트렌치(320)의 코너 지점들에서 전하 불균형이 존재할 수 있다. 이것은 도 30의 확대 평면도에 도시된 바와 같이 갭 영역(330)이 주변 트렌치(320)의 한 쪽이 아니라 두 쪽을 보기 때문이다. 주변 트렌치의 전극(324)은 갭 영역(330)의 코너 영역에 존재하는 것보다 많은 전하를 공핍하도록 노력한다. 이러한 전하 불균형은 주변 트렌치(320)의 수평 레그에 인접한 트렌치(222)의 길이를 단축시킴으로써 다루어질 수 있다. 이것은 트렌치를 단축했다는 점을 제외하고는 소자(300)와 동일한 소자(400)로서 제시되었다. 트렌치(222)의 단축은 갭 영역(330)의 코너의 트렌치(222)의 전하 이미징 효과(charge imaging effect)를 감소시키며, 그 결과, 주변 트렌치의 전극(324)의 오버 이미징(over imaging)을 보상한다. 도 31은 비교를 위해 비단축(un-shortened) 길이의 윤곽선과 함께 단축된 트렌치(222)의 단면을 도시한다. 트렌치(222)의 단부는 트렌치들(112)의 단부들보다 주변 트렌치(320)로부터 더 이격된다. 소자(300)의 p-웰(334)은 소자(400)의 상술된 임의의 구성을 갖는 소자(400)에 추가될 수 있다. 소자(400)의 p-웰(334)은 플로팅 전위로 있거나 고정된 전위(예컨대, 접지 전위)로 있을 수 있다.
소자(100)와 도 1 내지 도 14의 논의에서 간단히 제시된 바와 같이, 소자(100)의 일부 발명적 측면들은 트렌치-쉴드형 쇼트키 배리어 다이오드 소자들에 적용될 수 있다. 쇼트키 다이오드 소자는 도 1 내지 도 14에 도시된 바와 같은 소자(100)와 유사한 구성을 가질 수 있으며, 소자(100)와 동일한 구성요소들을 포함할 수 있지만, 게이트 전극들(126 및 226), 게이트 러너들, 게이트 패드들, 소스 영역들(136), 상기 메사들 위에 배치된 유전체층들(106 및 107)의 일부분들, 및 웰 영역들(134)에 대한 필요가 없다. 도 32 내지 도 34는 본 발명의 측면들에 따라서 예시적인 쇼트키 다이오드 소자(100'')의 단면들을 도시한다. 도 32는 소자(100)에 대한 도 6에 도시된 단면과 유사하게 소자(100'')의 소자 영역(120)을 통한 단면을 도시한다. 소자(100'')는 트렌치들(122 및 222)과 각각 유사한 트렌치들(122'' 및 222'')을 포함하지만, 트렌치들(122'' 및 222'')은 각각 게이트 전극들(126 및 226)을 포함할 필요가 없고, 에피택셜층(104)의 상부로 또는 이의 근처로 연장되고 쉴드 전극들(124)보다 높이가 큰 쉴드 전극들(124'')을 포함할 수 있다. (다른 쇼트키 실시예들에서, 게이트 러너들과 함께 게이트 전극들(126 및 226)이 사용될 수 있으며, 이 경우, 소스 금속층(110)의 전위에 통상적으로 연결된다.) 또한, 소자(100'')는 소자(100)의 트렌치(220), 메사들(130, 230, 및 230'), 상기 필드 종단 영역들 내의 유전체층(106 및 107), 및 소스 금속층(110)을 포함한다. 소자(100)와의 차이점으로서, 상기 소스 금속층 및 상기 쉴드 러너가 함께 통합되어 이들 사이에 게이트 러너가 존재하지 않을 수 있다. 소스 금속층(110)은 메사들(130)의 상부와 접촉하여 이들과 쇼트키 배리어 콘택들을 제공한다. 본 기술분야에 공지되어 있듯이, 표면 보상 임플란트가 메사들(130)의 상부들에 배치되어, 쇼트키 콘택들의 전기적 특성들(예컨대, 배리어 높이)을 조절할 수 있다. p-형 웰(134'')은 메사(230)의 상부에 배치되어, 메사들(130) 내의 쇼트키 배리어 소자들보다 높은 역-바이어스 항복 전압을 갖는 p-n 정션 다이오드를 제공할 수 있다. 웰(134'')은 웰(134')보다 높은 도핑을 가질 수 있어서, 강화된 도핑 영역(135)은 생략될 수 있거나, 메사(230)의 상부에 위치한 강화된 도핑 영역(135) 또는 강화된 도핑층이 포함되어 소스 금속층(110)과의 좋은 도전성 연결을 제공할 수 있다. 소자(100)의 다른 구현예에서, 웰(134'')은 생략될 수 있고, 유전체층들(107 및/또는 106)은 메사(230)의 상부 위로 연장되어, 메사(230)를 소스 금속층(110)으로부터 전기적으로 절연시킬 수 있으며, 메사(230')와 유사하게 만들 수 있다. 메사(230)에 대한 각각의 구현예에서, 메사(230) 및 트렌치들(222'' 및 122'')은 소자(100)에 대하여 상술된 바와 같이 전기적 전위와 필드 패턴들의 형태를 만들도록 기능하여, 소자(100'')의 전체 항복 전압 특성들을 개선한다.
도 33은 도 3에 도시된 절취선(10-10)을 따라 연결 영역(150) 내의 트렌치(122'')의 단면을 도시한다. 도 33의 단면은 소자(100)에 대한 도 10에 도시된 단면과 유사하다. 쉴드 전극(124'')은 상기 트렌치 내에 배치되고, 쉴드 전극(124)은 상기 쉴드 러너 및 소스 금속층(110)과의 전기적 콘택을 형성한다. 쉴드 전극(124'')은 유전체 물질의 부분(123C)에 인접하게 배치된 외곽 코너, 및 유전체 물질의 측면층(123S)에 인접하게 배치된 수직 측면을 갖는다. 상술된 바와 같이, 곡률 반지름 효과는 쉴드 전극의 상기 외곽 코너들 옆의 영역들 내에 전기장들을 현저하게 증가시킨다. 곡률 반지름 효과로 인해 항복이 일어날 수 있는 영역은, 특히 고전압 소자들의 경우에, 도 33의 지점 "A"로 표시되는, 쉴드 전극(124'')의 단부에 유전체 측면층(123S)에 존재한다. 이러한 전위 항복은 상부의 (도전성 트레이스인) 쉴드 러너 금속을 유전체 측면층(123S) 위로 트렌치(122'')의 단부를 넘어 거리(L1)만큼 연장시킴으로써 현저하게 감소될 수 있다. 거리(L1)는 트렌치(122'')의 깊이와 동등하거나 이보다 클 수 있다. 저전압 소자 응용제품들의 경우, 지점 "A"에서의 항복의 가능성은 매우 낮으며, 상부의 쉴드 러너 금속은 도면에서 에지 "B"로 표시된 바와 같이 유전체 측면층(123S) 위로 또는 트렌치(122'')의 단부를 넘어 연장될 필요가 없다. 이러한 구성은 더 얇은 쉴드 러너, 및 더 작은 다이를 달성한다.
도 34는 도 3에 도시된 절취선(11-11)을 따라 소자(100'')의 연결 영역(150) 내의 메사(130)의 단면을 도시한다. 이러한 단면은 소자(100)에 대한 도 11 내지 도 13에 도시된 단면들과 유사하다. 도 34에 도시된 바와 같이, 소스 금속(110)은 쇼트키 배리어 콘택을 제공하기 위해 (도면의 우측에 도시되는) 메사(130)의 상부의 일부분을 덮는다. 메사(130)의 양 쪽의 쉴드 전극들(124'')의 위치는 파선 윤곽선으로 도시된다. 유전체층(106 및 107)은 상기 쉴드 러너 및 필드 플레이트를 상기 메사로부터 분리시킨다. 곡률 반지름 효과로 인하여, 메사(130)와 접촉하는 소스 금속층(110)의 양 에지에서 항복이 일어날 가능성이 존재한다. 이러한 단부 에지는 쇼트키 배리어 금속의 단부(즉, 반도체와 쇼트키 배리어를 형성하는 금속의 일부분)이며, 도면에서 지점 "C"로 표시된다. 메사(130)의 양 쪽에 배치되는 쉴드 전극들(124'')은 소스 금속층(110)의 단부 에지에 인접한 메사의 일부분을 정상적으로 공핍시키고, 상기 단부 에지 둘레의 전위와 전기장들을 현저하게 감소시킨다. 이러한 이점을 달성하기 위해서, 상기 단부 에지는 도 34에 도시된 바와 같이 쉴드 전극들(124'')의 단부 또는 트렌치들(122'')의 단부로부터 적어도 거리(L3)만큼 이격되어야만 한다. 거리(L3)는 트렌치(122'')의 깊이와 동등할 수 있다. 이러한 구성에서, 종래 구성들에서 수행될 수 있던 것과 같이, 메사(130) 내의 p-도핑된 영역을 지점 "C"에 쇼트키 배리어 금속의 단부 에지에 배치시킬 필요가 없다. 그러나, p-도핑된 영역은 p-도핑된 영역(334')의 점선 윤곽선으로 표시되는 바와 같이, 쇼트키 배리어 금속의 엔드 에지 근처의 메사(130) 내에 배치될 수 있다. 만약 p-도핑된 영역(334')이 사용된다면, 쉴드 전극들(124'')의 단부 또는 트렌치들(122'')의 단부로부터 적어도 상기 거리(L3)만큼 이격되어야만 한다.
도 33 및 도 34의 각각으로부터 알 수 있다시피, 트렌치들(122'') 및 쉴드 전극(124'')의 단부에 수직하는, 층(104)의 상면에 배치되는 수직 종단 트렌치가 존재하지 않는다. 이것은 소자(100)에 대해 위에서 도시된 것과 동일한 종단 구성이며, 다이 크기를 줄인다. 그러나, 필요하다면, 수직 종단 트렌치 또는 주변 트렌치가 소자(100'')에 추가될 수 있다.
위의 실시예들은 n형 에피층들과 p형 도핑된 웰 영역들로 도시되었지만, 본 발명들 및 실시예들은 p형 에피층들 및 n형 도핑된 웰 영역들로 실시될 수 있다는 것을 이해할 것이다. 다시 말하면, 본 발명들과 실시예들은 층들 및 영역들의 도핑 극성이 반전되어 실시될 수 있다.
본 발명의 다양한 실시예들은 대체로 N-채널 쉴드형 게이트 MOSFET에 대하여 설명되었지만, 이러한 실시예들은, 예컨대, P-채널 MOSFET(즉, 모든 실리콘 영역들의 도전성이 반전되었다는 점을 제외하고 위에 설명된 MOSFET들과 구조가 유사한 트랜지스터), N-채널 쉴드형 게이트 IGBT(즉, N-형 기판 대신에 P-형 기판이 사용된다는 점을 제외하고 위에 설명된 MOSFET들과 구조가 유사한 트랜지스터), P-채널 쉴드형 게이트 IGBT(즉, N-형을 유지하는 기판을 제외한 실리콘 영역들이 반대의 도전성을 갖는다는 점을 제외하고 위에 설명된 MOSFET들과 구조가 유사한 트랜지스터), 쉴드형 게이트 동기식 정류기들(즉, 통합 쉴드형 게이트 MOSFET 및 쇼트키), TMBS 정류기들, 및 상기 소자들의 슈퍼정션 변형들(즉, 교호하는 도전형 실리콘의 컬럼들을 갖는 소자들)과 같은, 다른 종류의 소자들에서 다양하게 구현될 수 있다.
명시적으로 반대로 지시되지 않는 한 단수 형태의 임의의 기술은 "하나 이상"을 의미하는 것으로 의도된다.
본 명세서에서 사용된 용어들 및 표현들은 설명을 위한 용어로서 사용된 것일 뿐, 한정을 위한 것이 아니다. 이러한 용어들 및 표현들을 사용함에 있어서, 도시되고 설명된 특징들의 등가물들을 배제하려는 의도는 없다. 다양한 변경들이 청구되는 본 발명의 범위 내에서 가능하다는 것을 인식할 것이다.
또한, 본 발명의 하나 이상의 실시예들의 하나 이상의 특징들은 본 발명의 범위를 벗어나지 않고 본 발명의 다른 실시예들의 하나 이상의 특징들과 결합될 수 있다.
본 발명들이 제시된 실시예들에 관하여 구체적으로 설명되었지만, 다양한 변경들, 변형들, 적응들, 및 등가의 배열들이 본 개시를 기초로 이루어질 수 있고 본 발명 및 첨부된 청구항들의 범위 내에 속할 것으로 의도된다는 것을 이해할 것이다.

Claims (15)

  1. 반도체 영역 안으로 연장되는 복수의 주 트렌치들로서, 상기 복수의 트렌치들 각각은 제1 단부, 제2 단부, 및 유전체층으로 라이닝된 대향 측벽들을 가지고, 각 트렌치는 쉴드 전극을 더 갖는 상기 복수의 주 트렌치들;
    상기 반도체 영역 안으로 연장되고, 상기 주 트렌치들의 상기 제1 단부들에 인접하고 상기 주 트렌치들의 상기 제1 단부들로부터 이격되게 배치되고, 유전체층으로 라이닝된 대향 측벽들 및 내부에 배치되는 전극을 가지는 엔드 트렌치; 및
    상기 엔드 트렌치와 상기 주 트렌치들의 상기 제1 단부들 사이에 배치되고 플로팅 전위에 있는 갭 영역을 포함하는 반도체 소자.
  2. 제1 항에 있어서,
    상기 엔드 트렌치 내에 배치되는 상기 전극은 전위를 받도록 도전층에 전기적으로 결합되는 것을 특징으로 하는 반도체 소자.
  3. 제2 항에 있어서,
    제1 도전형의 웰 영역은 상기 반도체 영역 내에 그리고 상기 갭 영역 내에 배치되고, 상기 웰은 플로팅 전위에 있는 것을 특징으로 하는 반도체 소자.
  4. 제1 항에 있어서,
    상기 엔드 트렌치 내에 배치된 상기 전극은 플로팅 전위에 있는 것을 특징으로 하는 반도체 소자.
  5. 제4 항에 있어서,
    제1 도전형의 웰 영역은 상기 반도체 영역 내에 그리고 상기 갭 영역 내에 배치되고, 상기 웰은 플로팅 전위에 있는 것을 특징으로 하는 반도체 소자.
  6. 제1 항에 있어서,
    상기 엔드 트렌치는 상기 복수의 주 트렌치들을 완전히 둘러싸는 것을 특징으로 하는 반도체 소자.
  7. 제1 항에 있어서,
    상기 엔드 트렌치는 상기 복수의 주 트렌치들 둘레의 주변부의 적어도 75%를 둘러싸는 것을 특징으로 하는 반도체 소자.
  8. 제1 항에 있어서,
    상기 엔드 트렌치는 주변 트렌치의 제1 레그(leg)이고, 상기 주변 트렌치는, 상기 제1 레그에 수직하고 상기 복수의 주 트렌치들의 한 쪽에 배치되는 제2 레그를 더 포함하는 것을 특징으로 하는 반도체 소자.
  9. 제8 항에 있어서,
    상기 주변 트렌치의 상기 제1 및 제2 레그들은 상기 복수의 주 트렌치들에 의해 형성되는 어레이의 코너에 인접하게 배치되는 단부들을 포함하고, 상기 제1 및 제2 레그들의 상기 단부들은 갭만큼 서로 이격되는 것을 특징으로 하는 반도체 소자.
  10. 제8 항에 있어서,
    상기 주변 트렌치의 상기 제1 레그는 상기 주변 트렌치의 상기 제2 레그의 단부를 지나서 연장되는 것을 특징으로 하는 반도체 소자.
  11. 제1 항에 있어서,
    각각의 주 트렌치는 상기 쉴드 전극 상에 수직으로 적층된 게이트 전극을 더 가지고, 상기 게이트 및 쉴드 전극들은 서로 절연되는 것을 특징으로 하는 반도체 소자.
  12. 반도체 영역 안으로 연장되고 제1 외부 주 트렌치와 제2 외부 주 트렌치 사이에 배치되는 복수의 내부 주 트렌치들의 어레이로 배열되는 복수의 주 트렌치들로서, 상기 주 트렌치들 각각은 제1 단부, 제2 단부, 및 유전체층으로 라이닝된 대향 측벽들을 가지고, 각 트렌치는 쉴드 전극을 더 갖는 상기 복수의 주 트렌치들;
    상기 반도체 영역 안으로 연장되고, 유전체층으로 라이닝된 대향 측벽들 및 내부에 배치되는 전극을 가지고, 상기 주 트렌치들의 상기 제1 단부들에 인접하고 상기 주 트렌치들의 상기 제1 단부들로부터 이격되게 배치되는 제1 레그, 상기 제1 외부 주 트렌치에 인접하고 상기 제1 외부 주 트렌치로부터 이격되게 배치되는 제2 레그, 및 상기 제1 및 제2 레그들 사이에 배치되는 코너를 가지는 주변 트렌치; 및
    상기 주변 트렌치와 상기 주 트렌치들의 상기 제1 단부들 사이에 배치되는 갭 영역을 포함하고,
    상기 제1 외부 주 트렌치의 상기 제1 단부는 적어도 하나의 내부 주 트렌치의 상기 제1 단부들보다 상기 주변 트렌치로부터 더 이격되는 것을 특징으로 하는 반도체 소자.
  13. 제12 항에 있어서,
    상기 갭 영역은 플로팅 전위에 있는 것을 특징으로 하는 반도체 소자.
  14. 제12 항에 있어서,
    상기 반도체 영역 내에 그리고 상기 갭 영역 내에 배치되는 제1 도전형의 웰 영역을 더 포함하고, 상기 웰은 플로팅 전위에 있는 것을 특징으로 하는 반도체 소자.
  15. 제12 항에 있어서,
    상기 반도체 영역 내에 그리고 상기 갭 영역 내에 배치되는 제1 도전형의 웰 영역을 더 포함하고, 상기 웰은 고정된 전위에 있는 것을 특징으로 하는 반도체 소자.
KR1020117015629A 2008-12-08 2009-11-25 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자 KR101660935B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12081808P 2008-12-08 2008-12-08
US61/120,818 2008-12-08
US12/421,448 US8564024B2 (en) 2008-12-08 2009-04-09 Trench-based power semiconductor devices with increased breakdown voltage characteristics
US12/421,448 2009-04-09
PCT/US2009/065909 WO2010077503A2 (en) 2008-12-08 2009-11-25 Trench-based power semiconductor devices with increased breakdown voltage characteristics

Publications (2)

Publication Number Publication Date
KR20110091591A true KR20110091591A (ko) 2011-08-11
KR101660935B1 KR101660935B1 (ko) 2016-09-28

Family

ID=42230113

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020117015628A KR101589645B1 (ko) 2008-12-08 2009-11-25 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자
KR1020117015629A KR101660935B1 (ko) 2008-12-08 2009-11-25 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자
KR1020117015627A KR101737593B1 (ko) 2008-12-08 2009-11-25 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117015628A KR101589645B1 (ko) 2008-12-08 2009-11-25 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117015627A KR101737593B1 (ko) 2008-12-08 2009-11-25 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자

Country Status (6)

Country Link
US (7) US8174067B2 (ko)
KR (3) KR101589645B1 (ko)
CN (3) CN102246307B (ko)
DE (3) DE112009003565B4 (ko)
TW (3) TWI491037B (ko)
WO (3) WO2010077502A2 (ko)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866255B2 (en) * 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US20100264486A1 (en) * 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
US7952141B2 (en) * 2009-07-24 2011-05-31 Fairchild Semiconductor Corporation Shield contacts in a shielded gate MOSFET
DE102009060072B4 (de) * 2009-12-22 2017-05-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
JP2011176077A (ja) * 2010-02-24 2011-09-08 Toshiba Corp 半導体装置
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
US8394702B2 (en) * 2010-03-24 2013-03-12 Alpha And Omega Semiconductor Incorporated Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process
US8367501B2 (en) 2010-03-24 2013-02-05 Alpha & Omega Semiconductor, Inc. Oxide terminated trench MOSFET with three or four masks
KR101669261B1 (ko) * 2010-06-14 2016-10-25 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
JP5641995B2 (ja) * 2011-03-23 2014-12-17 株式会社東芝 半導体素子
US9318623B2 (en) 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US8502313B2 (en) * 2011-04-21 2013-08-06 Fairchild Semiconductor Corporation Double layer metal (DLM) power MOSFET
US8502314B2 (en) * 2011-04-21 2013-08-06 Fairchild Semiconductor Corporation Multi-level options for power MOSFETS
US8502302B2 (en) * 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US8803205B2 (en) * 2011-05-31 2014-08-12 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US20120306009A1 (en) * 2011-06-03 2012-12-06 Suku Kim Integration of superjunction mosfet and diode
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US8912621B1 (en) * 2011-07-11 2014-12-16 Diodes Incorporated Trench schottky devices
US8829603B2 (en) * 2011-08-18 2014-09-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET package
KR101279185B1 (ko) * 2011-08-25 2013-06-27 주식회사 케이이씨 전력 반도체 소자
US8785279B2 (en) * 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
CN103733344B (zh) * 2011-09-08 2018-05-18 富士电机株式会社 半导体装置
JP2013065749A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体装置
DE102011054372B4 (de) * 2011-10-11 2013-11-21 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitertransistorstruktur
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US20130168765A1 (en) * 2012-01-04 2013-07-04 Vishay General Semiconductor Llc Trench dmos device with improved termination structure for high voltage applications
JP5656889B2 (ja) * 2012-01-24 2015-01-21 三菱電機株式会社 半導体装置及びこれを備えた半導体モジュール
US8697520B2 (en) * 2012-03-02 2014-04-15 Alpha & Omega Semiconductor Incorporationed Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS
TWM435722U (en) * 2012-03-22 2012-08-11 Excelliance Mos Corp Power MOSFET
CN103367437B (zh) * 2012-04-03 2017-04-26 朱江 一种沟槽mos半导体装置及其制造方法
US20130285136A1 (en) * 2012-04-25 2013-10-31 Macronix International Co., Ltd. Schottky diode with enhanced breakdown voltage
CN103426738B (zh) 2012-05-17 2018-05-18 恩智浦美国有限公司 具有边缘端部结构的沟槽半导体器件及其制造方法
JP6107156B2 (ja) * 2012-05-21 2017-04-05 富士電機株式会社 半導体装置
JP6154583B2 (ja) 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
KR101893615B1 (ko) * 2012-06-15 2018-08-31 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
JP2014063771A (ja) * 2012-09-19 2014-04-10 Toshiba Corp 半導体装置
US9455205B2 (en) * 2012-10-09 2016-09-27 Infineon Technologies Ag Semiconductor devices and processing methods
US9099419B2 (en) 2012-10-09 2015-08-04 Infineon Technologies Ag Test method and test arrangement
US9184277B2 (en) * 2012-10-31 2015-11-10 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
US9105713B2 (en) * 2012-11-09 2015-08-11 Infineon Technologies Austria Ag Semiconductor device with metal-filled groove in polysilicon gate electrode
CN103824883B (zh) * 2012-11-19 2017-05-03 比亚迪股份有限公司 一种具有终端耐压结构的沟槽mosfet的及其制造方法
US9184284B2 (en) * 2012-12-31 2015-11-10 Infineon Technologies Ag Method for operating field-effect transistor, field-effect transistor and circuit configuration
US10068834B2 (en) * 2013-03-04 2018-09-04 Cree, Inc. Floating bond pad for power semiconductor devices
JP6164604B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP6164636B2 (ja) * 2013-03-05 2017-07-19 ローム株式会社 半導体装置
US9018700B2 (en) * 2013-03-14 2015-04-28 Fairchild Semiconductor Corporation Direct-drain trench FET with source and drain isolation
KR101828495B1 (ko) 2013-03-27 2018-02-12 삼성전자주식회사 평탄한 소스 전극을 가진 반도체 소자
KR101934893B1 (ko) 2013-03-27 2019-01-03 삼성전자 주식회사 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법
JP6244665B2 (ja) * 2013-05-29 2017-12-13 住友電気工業株式会社 半導体装置
US20140374882A1 (en) * 2013-06-21 2014-12-25 Infineon Technologies Austria Ag Semiconductor Device with Recombination Centers and Method of Manufacturing
US9117902B2 (en) * 2013-08-01 2015-08-25 Chip Integration Tech. Co., Ltd. Dual trench rectifier and method for forming the same
CN103474459B (zh) * 2013-09-06 2016-01-27 北京大学深圳研究生院 隧穿场效应晶体管
KR20150030799A (ko) * 2013-09-12 2015-03-23 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
WO2015078655A1 (en) * 2013-11-29 2015-06-04 Abb Technology Ag Insulated gate bipolar transistor
US9343528B2 (en) * 2014-04-10 2016-05-17 Semiconductor Components Industries, Llc Process of forming an electronic device having a termination region including an insulating region
US9324784B2 (en) 2014-04-10 2016-04-26 Semiconductor Components Industries, Llc Electronic device having a termination region including an insulating region
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
CN103928509B (zh) * 2014-05-04 2016-06-29 常州中明半导体技术有限公司 具有不连续p型基区的沟槽绝缘栅双极型晶体管
CN105097889B (zh) * 2014-05-13 2018-10-16 帅群微电子股份有限公司 半导体元件的终端结构及其制造方法
DE102014112371B4 (de) 2014-08-28 2023-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
WO2016039071A1 (ja) 2014-09-08 2016-03-17 富士電機株式会社 半導体装置及びその製造方法
WO2016039073A1 (ja) * 2014-09-08 2016-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016039074A1 (ja) 2014-09-09 2016-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016039069A1 (ja) 2014-09-11 2016-03-17 富士電機株式会社 半導体装置およびその製造方法
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
US9680003B2 (en) 2015-03-27 2017-06-13 Nxp Usa, Inc. Trench MOSFET shield poly contact
US9515178B1 (en) * 2015-09-10 2016-12-06 Freescale Semiconductor, Inc. Shielded trench semiconductor devices and related fabrication methods
US9530882B1 (en) * 2015-11-17 2016-12-27 Force Mos Technology Co., Ltd Trench MOSFET with shielded gate and diffused drift region
KR102481427B1 (ko) 2016-01-13 2022-12-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
DE102016103384B4 (de) * 2016-02-25 2024-02-08 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
US9818828B2 (en) 2016-03-09 2017-11-14 Polar Semiconductor, Llc Termination trench structures for high-voltage split-gate MOS devices
US9899343B2 (en) 2016-03-09 2018-02-20 Polar Semiconductor, Llc High voltage tolerant bonding pad structure for trench-based semiconductor devices
TWI567978B (zh) 2016-04-21 2017-01-21 帥群微電子股份有限公司 超接面半導體元件
US10381166B2 (en) * 2016-05-25 2019-08-13 Vishay Sprague, Inc. High performance and reliability solid electrolytic tantalum capacitors and screening method
DE102016110645A1 (de) * 2016-06-09 2017-12-14 Infineon Technologies Ag Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
CN107527800B (zh) * 2016-06-22 2021-05-11 无锡华润上华科技有限公司 沟槽栅极结构及其制造方法
US10032728B2 (en) * 2016-06-30 2018-07-24 Alpha And Omega Semiconductor Incorporated Trench MOSFET device and the preparation method thereof
JP6872951B2 (ja) * 2017-03-30 2021-05-19 エイブリック株式会社 半導体装置及びその製造方法
US10546811B2 (en) * 2017-05-10 2020-01-28 Micron Technology, Inc. Assemblies which include wordlines over gate electrodes
JP6866792B2 (ja) * 2017-07-21 2021-04-28 株式会社デンソー 半導体装置およびその製造方法
US10727326B2 (en) * 2017-08-21 2020-07-28 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors (IGBTs)
US11056581B2 (en) * 2017-08-21 2021-07-06 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors
US10601413B2 (en) * 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
US10103257B1 (en) 2017-11-10 2018-10-16 Nxp Usa, Inc. Termination design for trench superjunction power MOSFET
US10312363B1 (en) 2018-02-02 2019-06-04 Sanken Electric Co., Ltd. Semiconductor device having improved edge trench, source electrode and gate electrode structures
JP6937883B2 (ja) * 2018-02-19 2021-09-22 三菱電機株式会社 炭化珪素半導体装置
US10361276B1 (en) * 2018-03-17 2019-07-23 Littelfuse, Inc. Embedded field plate field effect transistor
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
US11004839B1 (en) * 2018-08-13 2021-05-11 Renesas Electronics America Inc. Trench power MOSFET with integrated-schottky in non-active area
CN110838486B (zh) * 2018-08-17 2023-04-07 力智电子股份有限公司 功率晶体管元件
CN111293168B (zh) * 2018-12-10 2023-08-25 深圳尚阳通科技股份有限公司 Igbt器件及其制造方法
JP6804712B2 (ja) * 2018-12-21 2020-12-23 ローム株式会社 半導体装置
CN111508843B (zh) * 2019-01-31 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP7319072B2 (ja) * 2019-03-28 2023-08-01 ローム株式会社 半導体装置
US11217689B2 (en) 2019-06-17 2022-01-04 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
JP7310356B2 (ja) * 2019-06-27 2023-07-19 富士電機株式会社 半導体装置
US10950699B2 (en) * 2019-08-05 2021-03-16 Vishay-Siliconix, LLC Termination for vertical trench shielded devices
CN112992682A (zh) * 2019-12-13 2021-06-18 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
CN111312824B (zh) * 2020-01-09 2022-03-04 安建科技(深圳)有限公司 沟槽型功率半导体器件及其制备方法
JP7446119B2 (ja) * 2020-02-07 2024-03-08 ローム株式会社 半導体装置
US11329150B2 (en) * 2020-04-14 2022-05-10 Nxp Usa, Inc. Termination for trench field plate power MOSFET
US11869948B2 (en) * 2021-02-17 2024-01-09 Wolfspeed, Inc. Power semiconductor device with reduced strain
TWI823771B (zh) * 2022-12-08 2023-11-21 美商達爾科技股份有限公司 垂直式半導體功率器件及其製造方法
CN117059669B (zh) * 2023-10-09 2024-02-06 华羿微电子股份有限公司 一种屏蔽栅型mosfet终端结构及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417554B1 (en) * 2000-04-27 2002-07-09 International Rectifier Corporation Latch free IGBT with schottky gate
JP2008103683A (ja) * 2006-08-03 2008-05-01 Infineon Technologies Austria Ag 省スペース型のエッジ構造を有する半導体素子

Family Cites Families (415)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404295A (en) 1964-11-30 1968-10-01 Motorola Inc High frequency and voltage transistor with added region for punch-through protection
US3412297A (en) 1965-12-16 1968-11-19 United Aircraft Corp Mos field-effect transistor with a onemicron vertical channel
US3497777A (en) 1967-06-13 1970-02-24 Stanislas Teszner Multichannel field-effect semi-conductor device
US3564356A (en) 1968-10-24 1971-02-16 Tektronix Inc High voltage integrated circuit transistor
US3660697A (en) 1970-02-16 1972-05-02 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer
US4003072A (en) 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
US3855009A (en) 1973-09-20 1974-12-17 Texas Instruments Inc Ion-implantation and conventional epitaxy to produce dielectrically isolated silicon layers
US4011105A (en) 1975-09-15 1977-03-08 Mos Technology, Inc. Field inversion control for n-channel device integrated circuits
US4337474A (en) 1978-08-31 1982-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US4638344A (en) 1979-10-09 1987-01-20 Cardwell Jr Walter T Junction field-effect transistor controlled by merged depletion regions
US4698653A (en) 1979-10-09 1987-10-06 Cardwell Jr Walter T Semiconductor devices controlled by depletion regions
US4345265A (en) 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4868624A (en) 1980-05-09 1989-09-19 Regents Of The University Of Minnesota Channel collector transistor
US4300150A (en) 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
US4326332A (en) 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
EP0051693B1 (de) 1980-11-12 1985-06-19 Ibm Deutschland Gmbh Elektrisch umschaltbarer Festwertspeicher
US4324038A (en) 1980-11-24 1982-04-13 Bell Telephone Laboratories, Incorporated Method of fabricating MOS field effect transistors
US4969028A (en) 1980-12-02 1990-11-06 General Electric Company Gate enhanced rectifier
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JPS58106870A (ja) 1981-12-18 1983-06-25 Nissan Motor Co Ltd パワ−ｍｏｓｆｅｔ
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
JPS6016420A (ja) 1983-07-08 1985-01-28 Mitsubishi Electric Corp 選択的エピタキシヤル成長方法
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4639761A (en) 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
US4568958A (en) 1984-01-03 1986-02-04 General Electric Company Inversion-mode insulated-gate gallium arsenide field-effect transistors
FR2566179B1 (fr) 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US5208657A (en) 1984-08-31 1993-05-04 Texas Instruments Incorporated DRAM Cell with trench capacitor and vertical channel in substrate
US4824793A (en) 1984-09-27 1989-04-25 Texas Instruments Incorporated Method of making DRAM cell with trench capacitor
FR2581252B1 (fr) 1985-04-26 1988-06-10 Radiotechnique Compelec Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation
US4774556A (en) 1985-07-25 1988-09-27 Nippondenso Co., Ltd. Non-volatile semiconductor memory device
US5528058A (en) 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US5034785A (en) 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
US4767722A (en) 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US4716126A (en) 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor
US5607511A (en) 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4746630A (en) 1986-09-17 1988-05-24 Hewlett-Packard Company Method for producing recessed field oxide with improved sidewall characteristics
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JP2577330B2 (ja) 1986-12-11 1997-01-29 新技術事業団 両面ゲ−ト静電誘導サイリスタの製造方法
EP0272143B1 (en) 1986-12-19 1999-03-17 Applied Materials, Inc. Bromine etch process for silicon
US4796070A (en) 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
US5105243A (en) 1987-02-26 1992-04-14 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
US4821095A (en) 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
US4745079A (en) 1987-03-30 1988-05-17 Motorola, Inc. Method for fabricating MOS transistors having gates with different work functions
US4823176A (en) 1987-04-03 1989-04-18 General Electric Company Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area
US4801986A (en) 1987-04-03 1989-01-31 General Electric Company Vertical double diffused metal oxide semiconductor VDMOS device with increased safe operating area and method
US4833516A (en) 1987-08-03 1989-05-23 International Business Machines Corporation High density memory cell structure having a vertical trench transistor self-aligned with a vertical trench capacitor and fabrication methods therefor
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
JPH01227468A (ja) 1988-03-08 1989-09-11 Oki Electric Ind Co Ltd 半導体記憶装置
US4967245A (en) 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
KR0173111B1 (ko) 1988-06-02 1999-02-01 야마무라 가쯔미 트렌치 게이트 mos fet
US4881105A (en) 1988-06-13 1989-11-14 International Business Machines Corporation Integrated trench-transistor structure and fabrication process
US4961100A (en) 1988-06-20 1990-10-02 General Electric Company Bidirectional field effect semiconductor device and circuit
JPH0216763A (ja) 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US4942445A (en) 1988-07-05 1990-07-17 General Electric Company Lateral depletion mode tyristor
US4853345A (en) 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US5268311A (en) 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate
US5156989A (en) 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5346834A (en) 1988-11-21 1994-09-13 Hitachi, Ltd. Method for manufacturing a semiconductor device and a semiconductor memory device
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4876579A (en) 1989-01-26 1989-10-24 Harris Corporation Low top gate resistance JFET structure
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4954854A (en) 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US4992390A (en) 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
WO1991003842A1 (en) 1989-08-31 1991-03-21 Nippondenso Co., Ltd. Insulated gate bipolar transistor
US5119153A (en) 1989-09-05 1992-06-02 General Electric Company Small cell low contact resistance rugged power field effect devices and method of fabrication
US4994883A (en) 1989-10-02 1991-02-19 General Electric Company Field controlled diode (FCD) having MOS trench gates
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5248894A (en) * 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
US5204545A (en) 1989-11-22 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Structure for preventing field concentration in semiconductor device and method of forming the same
US5077228A (en) 1989-12-01 1991-12-31 Texas Instruments Incorporated Process for simultaneous formation of trench contact and vertical transistor gate and structure
JP2590284B2 (ja) 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
US5075739A (en) 1990-01-02 1991-12-24 Motorola, Inc. High voltage planar edge termination using a punch-through retarding implant and floating field plates
US5134448A (en) 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
US5215275A (en) 1990-05-30 1993-06-01 Paul Gold Plastic bags roll and method for making same
US5242845A (en) 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
KR950006483B1 (ko) 1990-06-13 1995-06-15 가부시끼가이샤 도시바 종형 mos트랜지스터와 그 제조방법
US5025548A (en) * 1990-06-15 1991-06-25 Justesen Scott F Right-angle drive for vertical milling machine
US5071782A (en) 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
US5079608A (en) 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
EP0487022B1 (en) 1990-11-23 1997-04-23 Texas Instruments Incorporated A method of simultaneously fabricating an insulated gate-field-effect transistor and a bipolar transistor
US5065273A (en) 1990-12-04 1991-11-12 International Business Machines Corporation High capacity DRAM trench capacitor and methods of fabricating same
US5684320A (en) 1991-01-09 1997-11-04 Fujitsu Limited Semiconductor device having transistor pair
US5168331A (en) 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
JP2825004B2 (ja) 1991-02-08 1998-11-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 側壁電荷結合撮像素子及びその製造方法
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5164802A (en) 1991-03-20 1992-11-17 Harris Corporation Power vdmosfet with schottky on lightly doped drain of lateral driver fet
US5250450A (en) 1991-04-08 1993-10-05 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
JP2603886B2 (ja) 1991-05-09 1997-04-23 日本電信電話株式会社 薄層ｓｏｉ型絶縁ゲート型電界効果トランジスタの製造方法
US5219793A (en) 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
KR940006702B1 (ko) 1991-06-14 1994-07-25 금성일렉트론 주식회사 모스패트의 제조방법
JP2570022B2 (ja) 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
JPH0613627A (ja) 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5300452A (en) 1991-12-18 1994-04-05 U.S. Philips Corporation Method of manufacturing an optoelectronic semiconductor device
JPH05304297A (ja) 1992-01-29 1993-11-16 Nec Corp 電力用半導体装置およびその製造方法
JPH05218556A (ja) * 1992-02-04 1993-08-27 Fuji Photo Film Co Ltd 固体レーザー
IT1254799B (it) 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
US5315142A (en) 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
JP2904635B2 (ja) 1992-03-30 1999-06-14 株式会社東芝 半導体装置およびその製造方法
US5554862A (en) 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
JPH06196723A (ja) 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5640034A (en) 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JP2948985B2 (ja) 1992-06-12 1999-09-13 三菱電機株式会社 半導体装置
US5346835A (en) 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
JPH0637269A (ja) 1992-07-17 1994-02-10 Mitsubishi Electric Corp 接合型電界効果トランジスタ、その接合型電界効果トランジスタを含む半導体記憶装置およびそれらの製造方法
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5910669A (en) 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
US5558313A (en) 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5281548A (en) 1992-07-28 1994-01-25 Micron Technology, Inc. Plug-based floating gate memory
US5294824A (en) 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
GB9216599D0 (en) 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
US5241195A (en) 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
US5300447A (en) 1992-09-29 1994-04-05 Texas Instruments Incorporated Method of manufacturing a minimum scaled transistor
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
US5171935A (en) 1992-11-05 1992-12-15 The Ensign-Bickford Company Low-energy blasting initiation system method and surface connection thereof
JPH06163907A (ja) 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置
US5275965A (en) 1992-11-25 1994-01-04 Micron Semiconductor, Inc. Trench isolation using gated sidewalls
US5326711A (en) 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
JP3417013B2 (ja) 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
US5418376A (en) 1993-03-02 1995-05-23 Toyo Denki Seizo Kabushiki Kaisha Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5726084A (en) 1993-06-24 1998-03-10 Northern Telecom Limited Method for forming integrated circuit structure
KR960012585B1 (en) 1993-06-25 1996-09-23 Samsung Electronics Co Ltd Transistor structure and the method for manufacturing the same
US5371396A (en) 1993-07-02 1994-12-06 Thunderbird Technologies, Inc. Field effect transistor having polycrystalline silicon gate junction
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5424563A (en) 1993-12-27 1995-06-13 Harris Corporation Apparatus and method for increasing breakdown voltage ruggedness in semiconductor devices
EP0661753A1 (en) 1994-01-04 1995-07-05 Motorola, Inc. Semiconductor structure with field limiting ring and method for making
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US5429977A (en) 1994-03-11 1995-07-04 Industrial Technology Research Institute Method for forming a vertical transistor with a stacked capacitor DRAM cell
JP3125567B2 (ja) 1994-03-28 2001-01-22 富士電機株式会社 絶縁ゲート型サイリスタ
US5434435A (en) 1994-05-04 1995-07-18 North Carolina State University Trench gate lateral MOSFET
DE4417150C2 (de) 1994-05-17 1996-03-14 Siemens Ag Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen
JPH07326663A (ja) 1994-05-31 1995-12-12 Fuji Electric Co Ltd ウエハの誘電体分離方法
US5405794A (en) 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
US5424231A (en) 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US5583368A (en) 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
DE69525003T2 (de) 1994-08-15 2003-10-09 Siliconix Inc Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5581100A (en) 1994-08-30 1996-12-03 International Rectifier Corporation Trench depletion MOSFET
JPH0895379A (ja) 1994-09-27 1996-04-12 Fujitsu Ltd 現像装置及びこの現像装置を有する静電記録装置
US5583065A (en) 1994-11-23 1996-12-10 Sony Corporation Method of making a MOS semiconductor device
EP0717435A1 (en) 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
US6153920A (en) 1994-12-01 2000-11-28 Lucent Technologies Inc. Process for controlling dopant diffusion in a semiconductor layer and semiconductor device formed thereby
US5674766A (en) 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US5665996A (en) 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5545915A (en) 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US5670803A (en) 1995-02-08 1997-09-23 International Business Machines Corporation Three-dimensional SRAM trench structure and fabrication method therefor
JP3325736B2 (ja) 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
EP0726603B1 (en) 1995-02-10 1999-04-21 SILICONIX Incorporated Trenched field effect transistor with PN depletion barrier
JP3291957B2 (ja) 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5595927A (en) 1995-03-17 1997-01-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for making self-aligned source/drain mask ROM memory cell using trench etched channel
US5557127A (en) 1995-03-23 1996-09-17 International Rectifier Corporation Termination structure for mosgated device with reduced mask count and process for its manufacture
US5828101A (en) 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
US5592005A (en) 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US5554552A (en) 1995-04-03 1996-09-10 Taiwan Semiconductor Manufacturing Company PN junction floating gate EEPROM, flash EPROM device and method of manufacture thereof
US5744372A (en) 1995-04-12 1998-04-28 National Semiconductor Corporation Fabrication of complementary field-effect transistors each having multi-part channel
JPH08306914A (ja) 1995-04-27 1996-11-22 Nippondenso Co Ltd 半導体装置およびその製造方法
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5856692A (en) 1995-06-02 1999-01-05 Siliconix Incorporated Voltage-clamped power accumulation-mode MOSFET
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
DE69631995T2 (de) 1995-06-02 2005-02-10 Siliconix Inc., Santa Clara Bidirektional sperrender Graben-Leistungs-MOSFET
US5920108A (en) 1995-06-05 1999-07-06 Harris Corporation Late process method and apparatus for trench isolation
US5777362A (en) 1995-06-07 1998-07-07 Harris Corporation High efficiency quasi-vertical DMOS in CMOS or BICMOS process
US5648670A (en) 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
GB9512089D0 (en) 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
US5629543A (en) 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
DE19636302C2 (de) 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
US5705409A (en) 1995-09-28 1998-01-06 Motorola Inc. Method for forming trench transistor structure
US5879971A (en) 1995-09-28 1999-03-09 Motorola Inc. Trench random access memory cell and method of formation
US5679966A (en) 1995-10-05 1997-10-21 North Carolina State University Depleted base transistor with high forward voltage blocking capability
US5973367A (en) 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US6037632A (en) 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US5780343A (en) 1995-12-20 1998-07-14 National Semiconductor Corporation Method of producing high quality silicon surface for selective epitaxial growth of silicon
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US6097063A (en) 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
EP1408554B1 (de) 1996-02-05 2015-03-25 Infineon Technologies AG Durch Feldeffekt steuerbares Halbleiterbauelement
JP3444081B2 (ja) 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
KR0175277B1 (ko) 1996-02-29 1999-02-01 김광호 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법
US6084268A (en) 1996-03-05 2000-07-04 Semiconductor Components Industries, Llc Power MOSFET device having low on-resistance and method
US5821583A (en) 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP3575908B2 (ja) 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US5895951A (en) 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
US5770878A (en) 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
US5894149A (en) 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
US5602046A (en) 1996-04-12 1997-02-11 National Semiconductor Corporation Integrated zener diode protection structures and fabrication methods for DMOS power devices
US6236099B1 (en) 1996-04-22 2001-05-22 International Rectifier Corp. Trench MOS device and process for radhard device
US5767004A (en) 1996-04-22 1998-06-16 Chartered Semiconductor Manufacturing, Ltd. Method for forming a low impurity diffusion polysilicon layer
US5973368A (en) 1996-06-05 1999-10-26 Pearce; Lawrence G. Monolithic class D amplifier
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JPH09331062A (ja) 1996-06-11 1997-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO1998004004A1 (en) 1996-07-19 1998-01-29 Siliconix Incorporated High density trench dmos transistor with trench bottom implant
US5808340A (en) 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US5807783A (en) 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
JP2891205B2 (ja) 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
JPH10132871A (ja) 1996-10-29 1998-05-22 Toshiba Corp 半導体装置
US5972741A (en) 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
US6168983B1 (en) 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US5998822A (en) 1996-11-28 1999-12-07 Nippon Steel Semiconductor Corp. Semiconductor integrated circuit and a method of manufacturing the same
US6110804A (en) 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
KR100233832B1 (ko) 1996-12-14 1999-12-01 정선종 반도체 소자의 트랜지스터 및 그 제조방법
US6011298A (en) 1996-12-31 2000-01-04 Stmicroelectronics, Inc. High voltage termination with buried field-shaping region
JPH10256550A (ja) 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
KR100218260B1 (ko) 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
JP3938964B2 (ja) 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US5877528A (en) 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6057558A (en) 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
KR100225409B1 (ko) 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6163052A (en) 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
US5879994A (en) 1997-04-15 1999-03-09 National Semiconductor Corporation Self-aligned method of fabricating terrace gate DMOS transistor
US5805494A (en) 1997-04-30 1998-09-08 International Business Machines Corporation Trench capacitor structures
US6110763A (en) 1997-05-22 2000-08-29 Intersil Corporation One mask, power semiconductor device fabrication process
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US6096608A (en) 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
US6037628A (en) 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
US6110799A (en) 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
US5907776A (en) 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
EP0892435A1 (en) 1997-07-14 1999-01-20 STMicroelectronics S.r.l. Integrated semiconductor transistor with current sensing
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
DE19740195C2 (de) 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
US6051468A (en) 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
JP3315356B2 (ja) 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
US6031265A (en) 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
KR100249505B1 (ko) 1997-10-28 2000-03-15 정선종 수평형 이중 확산 전력 소자의 제조 방법
US6337499B1 (en) 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
US5943581A (en) 1997-11-05 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
US6005271A (en) 1997-11-05 1999-12-21 Magepower Semiconductor Corp. Semiconductor cell array with high packing density
US6081009A (en) 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JP4192281B2 (ja) 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
US6396102B1 (en) 1998-01-27 2002-05-28 Fairchild Semiconductor Corporation Field coupled power MOSFET bus architecture using trench technology
US6204168B1 (en) 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
US5949104A (en) 1998-02-07 1999-09-07 Xemod, Inc. Source connection structure for lateral RF MOS devices
US5900663A (en) 1998-02-07 1999-05-04 Xemod, Inc. Quasi-mesh gate structure for lateral RF MOS devices
US5897343A (en) 1998-03-30 1999-04-27 Motorola, Inc. Method of making a power switching trench MOSFET having aligned source regions
US5945724A (en) 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6137152A (en) 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
US6150697A (en) 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
US6048772A (en) 1998-05-04 2000-04-11 Xemod, Inc. Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection
DE19820223C1 (de) 1998-05-06 1999-11-04 Siemens Ag Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
JP4189610B2 (ja) 1998-05-08 2008-12-03 ソニー株式会社 光電変換素子およびその製造方法
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
US6015727A (en) 1998-06-08 2000-01-18 Wanlass; Frank M. Damascene formation of borderless contact MOS transistors
US6064088A (en) 1998-06-15 2000-05-16 Xemod, Inc. RF power MOSFET device with extended linear region of transconductance characteristic at low drain current
KR100372103B1 (ko) 1998-06-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의소자분리방법
US6156611A (en) 1998-07-20 2000-12-05 Motorola, Inc. Method of fabricating vertical FET with sidewall gate electrode
JP2000056281A (ja) 1998-08-07 2000-02-25 Mitsubishi Electric Corp 光変調器とその製造方法
US6316280B1 (en) 1998-09-07 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor devices separated from a wafer
DE19848828C2 (de) 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6194741B1 (en) 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
US6677626B1 (en) 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6156606A (en) 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
KR100415490B1 (ko) * 1999-01-11 2004-01-24 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 파워 모스 소자 및 그 제조 방법
US6204097B1 (en) 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
US6208185B1 (en) 1999-03-25 2001-03-27 Wisconsin Alumni Research Corporation High performance active gate drive for IGBTs
US6188105B1 (en) 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
TW425701B (en) 1999-04-27 2001-03-11 Taiwan Semiconductor Mfg Manufacturing method of stack-type capacitor
US6433385B1 (en) 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6198127B1 (en) 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6492663B1 (en) 1999-05-20 2002-12-10 Richard A. Blanchard Universal source geometry for MOS-gated power devices
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6242784B1 (en) 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
EP1203452B1 (en) * 1999-07-13 2008-09-17 Samsung Electronics Co., Ltd. Address generating device for use in multi-stage channel interleaver/deinterleaver
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
US6211018B1 (en) 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
US6362028B1 (en) * 1999-08-19 2002-03-26 Industrial Technology Research Institute Method for fabricating TFT array and devices formed
US6077733A (en) 1999-09-03 2000-06-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing self-aligned T-shaped gate through dual damascene
US6252277B1 (en) 1999-09-09 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Embedded polysilicon gate MOSFET
US6103619A (en) 1999-10-08 2000-08-15 United Microelectronics Corp. Method of forming a dual damascene structure on a semiconductor wafer
GB9926992D0 (en) * 1999-11-15 2000-01-12 Gray Matter Alpha Limited Braking assembly
US6437419B1 (en) 1999-11-29 2002-08-20 Fairchild Semiconductor Corporation Emitter ballast resistor with enhanced body effect to improve the short circuit withstand capability of power devices
JP3804375B2 (ja) 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
WO2001059842A1 (en) 2000-02-10 2001-08-16 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
US6376878B1 (en) 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
GB0003186D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device
US6392290B1 (en) 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP2003533889A (ja) 2000-05-13 2003-11-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチゲート半導体装置
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6445035B1 (en) 2000-07-24 2002-09-03 Fairchild Semiconductor Corporation Power MOS device with buried gate and groove
JP4963750B2 (ja) 2000-08-10 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6696726B1 (en) 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6437386B1 (en) 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6700158B1 (en) 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
GB0022149D0 (en) 2000-09-09 2000-10-25 Zetex Plc Implantation method
US6680232B2 (en) 2000-09-22 2004-01-20 Fairchild Semiconductor Corporation Trench etch with incremental oxygen flow
JP4750933B2 (ja) 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
JP2002164433A (ja) 2000-11-27 2002-06-07 Mitsubishi Electric Corp 半導体装置とその製造方法
US6365942B1 (en) 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
JP3899231B2 (ja) 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6906362B2 (en) 2002-01-22 2005-06-14 Fairchild Semiconductor Corporation Method of isolating the current sense on power devices while maintaining a continuous stripe cell
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
WO2002061845A1 (en) 2001-02-01 2002-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
KR100485556B1 (ko) 2001-02-02 2005-04-27 미쓰비시덴키 가부시키가이샤 절연 게이트형 바이폴라 트랜지스터, 반도체 장치, 절연게이트형 바이폴라 트랜지스터의 제조 방법 및 반도체장치의 제조 방법
WO2002069394A1 (en) 2001-02-27 2002-09-06 Fairchild Semiconductor Corporation Process for depositing and planarizing bpsg for dense trench mosfet application
US6683346B2 (en) 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
JP4839519B2 (ja) 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
JP4073176B2 (ja) 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
KR100535062B1 (ko) 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
DE10127885B4 (de) 2001-06-08 2009-09-24 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
US6683363B2 (en) 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
GB0120595D0 (en) * 2001-08-24 2001-10-17 Koninkl Philips Electronics Nv A semiconductor rectifier
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
GB0122120D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
US6831329B2 (en) 2001-10-26 2004-12-14 Fairchild Semiconductor Corporation Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off
US6573569B2 (en) 2001-11-06 2003-06-03 Fairchild Semiconductor Corporation Trench MOSFET with low gate charge
US6635535B2 (en) 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
US6777747B2 (en) 2002-01-18 2004-08-17 Fairchild Semiconductor Corporation Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
US6798019B2 (en) 2002-01-18 2004-09-28 Fairchild Semiconductor Corporation IGBT with channel resistors
JP3733338B2 (ja) * 2002-03-11 2006-01-11 富士写真フイルム株式会社 サーマルプリンタ及びサーマルヘッドのクリーニング方法
JP2004146772A (ja) 2002-03-18 2004-05-20 Fujitsu Ltd 半導体装置及びその製造方法
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
US7091573B2 (en) 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
TWI248136B (en) 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
DE10212149B4 (de) 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US6780686B2 (en) 2002-03-21 2004-08-24 Advanced Micro Devices, Inc. Doping methods for fully-depleted SOI structures, and device comprising the resulting doped regions
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6653161B1 (en) 2002-05-16 2003-11-25 Intel Corporation Method and apparatus for forming a capacitive structure including single crystal silicon
JP4158453B2 (ja) 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US6867099B2 (en) * 2002-08-27 2005-03-15 Powerchip Semiconductor Corp. Spilt-gate flash memory structure and method of manufacture
JP4086602B2 (ja) 2002-09-17 2008-05-14 株式会社日立製作所 多気筒エンジンの制御装置及び制御方法
US6825510B2 (en) 2002-09-19 2004-11-30 Fairchild Semiconductor Corporation Termination structure incorporating insulator in a trench
US6818947B2 (en) 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
WO2004032244A1 (ja) 2002-10-04 2004-04-15 Shindengen Electric Manufacturing Co., Ltd. 半導体装置、半導体装置の製造方法
US20040065937A1 (en) 2002-10-07 2004-04-08 Chia-Shun Hsiao Floating gate memory structures and fabrication methods
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US6919598B2 (en) 2003-03-10 2005-07-19 Zia Hossain LDMOS transistor with enhanced termination region for high breakdown voltage with low on-resistance
TW583748B (en) 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7098520B2 (en) 2003-06-24 2006-08-29 Hynix Semiconductor, Inc. Semiconductor memory device having pick-up structure
US6987305B2 (en) 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
WO2005020275A2 (ja) 2003-08-20 2005-03-03 Denso Corporation 縦型半導体装置
DE10341793B4 (de) * 2003-09-10 2021-09-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10345347A1 (de) 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
US7254342B2 (en) 2003-10-29 2007-08-07 Fujitsu Limited Method and system for transmitting information in an optical communication system with low signal distortion
DE10353387B4 (de) 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
US6890804B1 (en) 2003-11-21 2005-05-10 Agere Systems, Inc. Metal-oxide-semiconductor device formed in silicon-on-insulator
DE10355588B4 (de) 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
US7049652B2 (en) 2003-12-10 2006-05-23 Sandisk Corporation Pillar cell flash memory technology
WO2005060676A2 (en) 2003-12-19 2005-07-07 Third Dimension (3D) Semiconductor, Inc. A method for manufacturing a superjunction device with wide mesas
JP4699692B2 (ja) 2003-12-26 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
US7416948B2 (en) 2003-12-30 2008-08-26 Fairchild Semiconductor Corporation Trench FET with improved body to gate alignment
CN103199017B (zh) 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
US7355237B2 (en) * 2004-02-13 2008-04-08 Sandisk Corporation Shield plate for limiting cross coupling between floating gates
US6995428B2 (en) 2004-02-24 2006-02-07 System General Corp. High voltage LDMOS transistor having an isolated structure
GB0405325D0 (en) 2004-03-10 2004-04-21 Koninkl Philips Electronics Nv Trench-gate transistors and their manufacture
US7183153B2 (en) * 2004-03-12 2007-02-27 Sandisk Corporation Method of manufacturing self aligned non-volatile memory cells
US20050242411A1 (en) 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
DE102005023891B4 (de) 2004-05-24 2009-08-27 DENSO CORPORATION, Kariya-shi Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
US7180152B2 (en) 2004-07-08 2007-02-20 International Rectifier Corporation Process for resurf diffusion for high voltage MOSFET
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102004052678B3 (de) 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
KR20120127677A (ko) 2005-04-06 2012-11-22 페어차일드 세미컨덕터 코포레이션 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법
US7382019B2 (en) 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
WO2006126164A2 (en) 2005-05-24 2006-11-30 Nxp B.V. Edge termination for semiconductor device
US7553740B2 (en) 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
WO2006127914A2 (en) 2005-05-26 2006-11-30 Fairchild Semiconductor Corporation Trench-gate field effect transistors and methods of forming the same
JP2008546216A (ja) 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
US7648877B2 (en) 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
DE102005029816A1 (de) 2005-06-27 2006-11-23 Daimlerchrysler Ag Ansteuersystem für eine permanenterregte elektrische Maschine
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
KR20070015309A (ko) 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
EP1786036A1 (en) 2005-11-11 2007-05-16 STMicroelectronics S.r.l. Floating gate non-volatile memory cell and process for manufacturing
JP2007165461A (ja) 2005-12-12 2007-06-28 Elpida Memory Inc 半導体装置及びその製造方法
US7768064B2 (en) 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US20070181927A1 (en) 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7807536B2 (en) 2006-02-10 2010-10-05 Fairchild Semiconductor Corporation Low resistance gate for power MOSFET applications and method of manufacture
US7633119B2 (en) 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US7595542B2 (en) 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
DE102006056809B9 (de) * 2006-12-01 2009-01-15 Infineon Technologies Austria Ag Anschlussstruktur für ein elektronisches Bauelement
US7732842B2 (en) 2006-12-06 2010-06-08 Fairchild Semiconductor Corporation Structure and method for forming a planar schottky contact
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
US7799646B2 (en) * 2008-04-07 2010-09-21 Alpha & Omega Semiconductor, Ltd Integration of a sense FET into a discrete power MOSFET
US7750412B2 (en) 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
US20100090274A1 (en) * 2008-10-10 2010-04-15 Force Mos Technology Co. Ltd. Trench mosfet with shallow trench contact
US7897462B2 (en) 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
TWI464590B (zh) 2010-09-23 2014-12-11 Quanta Comp Inc 一種具有供電開關之手持式電腦系統
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9269779B2 (en) * 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417554B1 (en) * 2000-04-27 2002-07-09 International Rectifier Corporation Latch free IGBT with schottky gate
JP2008103683A (ja) * 2006-08-03 2008-05-01 Infineon Technologies Austria Ag 省スペース型のエッジ構造を有する半導体素子

Also Published As

Publication number Publication date
WO2010077503A2 (en) 2010-07-08
CN102246307A (zh) 2011-11-16
KR101589645B1 (ko) 2016-01-28
DE112009003514T5 (de) 2012-06-14
WO2010077500A1 (en) 2010-07-08
KR20110096151A (ko) 2011-08-29
CN102246308A (zh) 2011-11-16
KR20110091590A (ko) 2011-08-11
KR101660935B1 (ko) 2016-09-28
CN102246309B (zh) 2013-11-27
DE112009003565B4 (de) 2021-04-29
US8174067B2 (en) 2012-05-08
US20140042532A1 (en) 2014-02-13
US8564024B2 (en) 2013-10-22
CN102246308B (zh) 2014-05-07
DE112009003565T5 (de) 2012-09-13
US8932924B2 (en) 2015-01-13
US20100140689A1 (en) 2010-06-10
TW201030972A (en) 2010-08-16
CN102246309A (zh) 2011-11-16
US8193581B2 (en) 2012-06-05
TW201029177A (en) 2010-08-01
TW201029175A (en) 2010-08-01
WO2010077503A3 (en) 2010-08-26
KR101737593B1 (ko) 2017-05-18
US8963212B2 (en) 2015-02-24
TWI520326B (zh) 2016-02-01
DE112009003514B4 (de) 2021-06-02
WO2010077502A2 (en) 2010-07-08
WO2010077502A3 (en) 2010-08-26
US20150194521A1 (en) 2015-07-09
US8563377B2 (en) 2013-10-22
US9391193B2 (en) 2016-07-12
US20100140697A1 (en) 2010-06-10
CN102246307B (zh) 2015-07-15
TWI485847B (zh) 2015-05-21
US20120193748A1 (en) 2012-08-02
TWI491037B (zh) 2015-07-01
US20100140696A1 (en) 2010-06-10
US20140042536A1 (en) 2014-02-13
DE112009003657T5 (de) 2012-08-02

Similar Documents

Publication Publication Date Title
US10868113B2 (en) Trench-based power semiconductor devices with increased breakdown voltage characteristics
US9391193B2 (en) Trench-based power semiconductor devices with increased breakdown voltage characteristics
US11430781B2 (en) Semiconductor die

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant