CN117059669B - 一种屏蔽栅型mosfet终端结构及制作方法 - Google Patents

一种屏蔽栅型mosfet终端结构及制作方法 Download PDF

Info

Publication number
CN117059669B
CN117059669B CN202311295151.XA CN202311295151A CN117059669B CN 117059669 B CN117059669 B CN 117059669B CN 202311295151 A CN202311295151 A CN 202311295151A CN 117059669 B CN117059669 B CN 117059669B
Authority
CN
China
Prior art keywords
layer
groove
terminal
metal layer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311295151.XA
Other languages
English (en)
Other versions
CN117059669A (zh
Inventor
苏毅
常虹
袁力鹏
朱黎
范玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huayi Microelectronics Co ltd
Original Assignee
Huayi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huayi Microelectronics Co ltd filed Critical Huayi Microelectronics Co ltd
Priority to CN202311295151.XA priority Critical patent/CN117059669B/zh
Publication of CN117059669A publication Critical patent/CN117059669A/zh
Application granted granted Critical
Publication of CN117059669B publication Critical patent/CN117059669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种屏蔽栅型MOSFET终端结构及制作方法，涉及半导体芯片制造工艺技术领域。该屏蔽栅型MOSFET终端结构，包括漏极金属层、衬底和外延层，所述漏极金属层设置于衬底一侧，所述外延层设置于衬底远离漏极金属层一侧，所述外延层外端中心线一侧由内向外依次设置有终端区域和有源区域，且其另一侧设置有截止环区域；所述有源区域内等间距环绕设置有沟槽，所述沟槽通过其上设置的源极金属层引出；所述终端区域设置有两条沟槽终端。通过提升器件终端的击穿电压，从而使得器件最优值FOM降低并且拥有更高的性价比，同时，减少可移动离子以及带电粒子进入器件内部，从而使得器件拥有很高的稳定性。

Description

一种屏蔽栅型MOSFET终端结构及制作方法
技术领域
本发明涉及半导体芯片制造工艺技术领域，具体为一种屏蔽栅型MOSFET终端结构及制作方法。
背景技术
众所周知，为了提高器件的击穿电压及工作稳定性，除需要自身体内各参数之外，更为重要的是采用合适的终端技术防止由于PN结弯曲而造成的电场集中最终造成器件提早击穿，目前，终端技术主要包含有三类，平面终端技术、台面终端技术及复合型终端技术，其中，平面终端技术主要包括：场板、场限环、结终端扩展以及横向变掺杂等方式，但不管是结终端扩展技术还是横向变掺杂技术，均增加了PN结的面积，因此会导致漏电流和结电容增大，且在高压器件中，还有在使用JTE和VLD这两种结构。台面终端技术包括磨角技术和耗尽区腐蚀台面技术，早期主要受到工艺的限制，在磨面处容易形成损伤，使得表面临界击穿电场小于体内，导致其耐压效率降低，以及早期的化学腐蚀使用腐蚀溶液其控制精度低，很难达到理论效果。
近几年随着干法腐蚀技术的使用，有效解决了选择比与深度控制以及沟槽填充的问题。沟槽刻蚀终端取得了长足的进步，而沟槽终端的耐压主要受制于沟槽内部氧化层厚度，太薄的氧化层会使得器件终端承受更高的耐压，首先对于屏蔽栅型MOSFET来说，由于有较厚的屏蔽氧化层的存在，这就使得器件在终端区域的沟槽中使用更厚的氧化层来提升终端耐压，其次屏蔽栅型MOSFET基于电荷平衡效应的原理能够进一步提升器件有源区的耐压，即能够得到更优的比导通电阻和FOM值，优值越低越好，描述器件导通损耗和开关损耗最佳平衡的优值因子，此外由于屏蔽栅型MOSFET器件终端和有源区过渡区域存在三维效应，而三维效应区域的存在导致器件终端耐压在该区域耐压降低，无法到达完全的电荷平衡，从而限制了器件导通电阻和FOM的降低，最后屏蔽栅型MOSFET的器件终端沟槽区域的设计也是器件耐压的决定性因素。
为此，我们研发出了新的一种屏蔽栅型MOSFET终端结构及制作方法。
发明内容
（一）解决的技术问题
针对现有技术的不足，本发明提供了一种屏蔽栅型MOSFET终端结构及制作方法，整体提升MOSFET终端耐压性和稳定性，从而使得MOSFET终端拥有较优的导通电阻和FOM优值来降低整个的导通损耗和开关损耗。
（二）技术方案
为实现以上目的，本发明通过以下技术方案予以实现：本发明提供一种屏蔽栅型MOSFET终端结构及制作方法，减少可移动离子以及带电粒子进入器件内部，从而使得器件拥有很高的稳定性和耐压性，从而使得MOSFET终端拥有较优的导通电阻和FOM优值来降低整个的导通损耗和开关损耗。
第一方面，本发明实施例提供的屏蔽栅型MOSFET终端结构，包括漏极金属层、衬底和外延层，所述漏极金属层设置于衬底一侧，所述外延层设置于衬底远离漏极金属层一侧，所述外延层外端中心线一侧由内向外依次设置有终端区域和有源区域，且其另一侧设置有截止环区域；
所述有源区域内等间距环绕设置有沟槽，所述沟槽通过其上设置的源极金属层引出；
所述终端区域设置有两条沟槽终端，其中靠近有源区域的一条所述沟槽终端与器件源极相连，而另一条所述沟槽终端为悬空设置；
所述截止环区域设置有三条沟槽环，所述沟槽环通过其上设置的截止环金属层引出，所述沟槽环通过接触孔与漏极金属层连接。
可选的，所述沟槽间的间距与沟槽和沟槽台面间的间距相等，所述沟槽终端间的间距与沟槽和沟槽台面间的间距相等，所述沟槽环间的间距与沟槽和沟槽台面间的间距相等。
可选的，该MOSFET终端结构包括屏蔽氧化层、源极多晶硅层、栅氧化层、栅极多晶硅层，所述屏蔽氧化层位于沟槽、沟槽终端以及沟槽环底部，所述源极多晶硅层内嵌于屏蔽氧化层中，所述栅氧化层内嵌于源极多晶硅层中，所述栅极多晶硅层内嵌于栅氧化层中。
第二方面，本发明实施例还提供了一种屏蔽栅型MOSFET终端结构制作方法，其特征在于，包括以下具体步骤：
S1、提供衬底，并在所述衬底的一侧形成外延层，以及在所述外延层远离所述衬底一侧形成若干条沟槽、两条沟槽终端以及三条沟槽环；
S2、在所述沟槽、沟槽终端和沟槽环内生成一层屏蔽氧化层；
S3、在所述屏蔽氧化层中淀积一层源极多晶硅层；
S4、在所述源极多晶硅层中生长一层栅氧化层；
S5、在所述栅氧化层上淀积一层栅极多晶硅层；
S6、在所述外延层远离衬底边缘淀积一层隔离氧化层；
S7、在所述隔离氧化层上淀积一层Ti/TN层；
S8、刻蚀源极金属层、漏极金属层以及截止环金属层。
可选的，在S1中所述衬底和外延层均是N型掺杂；在S3中所述源极多晶硅层掺杂为N型重掺；在S6中所述隔离氧化层为N型重掺杂多晶硅。
可选的，在S1中设置有源区域，所述沟槽等间距环绕设置于有源区域内，且所述沟槽间的间距与沟槽和沟槽台面间的间距相等。
可选的，在S1中设置有终端区域，所述沟槽终端设置于终端区域内，所述沟槽终端为两条，其中靠近有源区域的一条沟槽终端与器件源极相连，而另一条沟槽终端悬空设置，且所述沟槽终端间的间距与沟槽和沟槽台面间的间距相等。
可选的，在S1中设置有截止环区域，所述沟槽环设置于所述截止环区域内，所述沟槽环通过其上设置的截止环金属层引出，且所述沟槽环通过接触孔与漏极金属层连接。
（三）有益效果
本发明提供了一种屏蔽栅型MOSFET终端结构及制作方法。具备以下有益效果：
1.该MOSFET终端结构通过在器件终端区域和有源区域，将器件有源区域的沟槽按照一定距离环绕隔开，该距离与器件有源区域沟槽与沟槽台面间距相等，通过此种设置来消除器件终端和有源区过渡区域的三维效应，使得该区域达到完全的电荷平衡，提升了该区域的击穿电压；
2.该MOSFET终端结构通过针对器件外围耐压部分的设计采用两条沟槽终端，两条沟槽终端的距离与器件有源区沟槽与沟槽台面间距相等, 内部设置更厚的屏蔽氧化层以及并填充源极多晶硅，其中靠近有源区的一条沟槽终端与器件源极相连，而另一条沟槽终端悬空设计，此种设计能够进一步提升器件终端的击穿电压，从而最终使得器件最优值FOM降低并且拥有更高的性价比。
3.该MOSFET终端结构通过外围截止环区域设计三条沟槽环并通过截止环金属层引出，三条沟槽环的距离与器件有源区沟槽与沟槽台面间距相等, 再通过接触孔与器件漏极连接，以此来减少可移动离子以及带电粒子进入器件内部，从而使得器件拥有很高的稳定性。
4、本发明制作方法能够很好的与现有屏蔽栅型MOSFET器件制造工艺兼容。
附图说明
图1为本发明实施例提供的一种屏蔽栅型MOSFET终端结构的剖面示意图；
图2为本发明实施例提供的一种屏蔽栅型MOSFET终端结构制作方法流程工艺图；
图3为本发明实施例提供的一种屏蔽栅型MOSFET终端结构制作方法S1中所涉及的结构示意图；
图4为本发明实施例提供的一种屏蔽栅型MOSFET终端结构制作方法S1中所涉及的结构示意图；
图5为本发明实施例提供的一种屏蔽栅型MOSFET终端结构制作方法S2中所涉及的结构示意图；
图6为本发明实施例提供的一种屏蔽栅型MOSFET终端结构制作方法S3中所涉及的结构示意图；
图7为本发明实施例提供的一种屏蔽栅型MOSFET终端结构制作方法S3中所涉及的结构示意图；
图8为本发明实施例提供的一种屏蔽栅型MOSFET终端结构制作方法S4中所涉及的结构示意图；
图9为本发明实施例提供的一种屏蔽栅型MOSFET终端结构制作方法S5中所涉及的结构示意图;
图10为本发明实施例提供的一种屏蔽栅型MOSFET终端结构制作方法S6中所涉及的结构示意图;
图11为本发明实施例提供的一种屏蔽栅型MOSFET终端结构制作方法S7中所涉及的结构示意图;
图12为本发明实施例提供的一种屏蔽栅型MOSFET终端结构制作方法S8中所涉及的结构示意图;
图13为本发明的外围无沟槽终端的等势线图；
图14为本发明的两条沟槽终端悬空处等势线图；
图15为本发明的两条沟槽终端与器件源极相连处等势线图。
其中：1、衬底；2、外延层；3、隔离氧化层；4、屏蔽氧化层；5、源极多晶硅层；6、栅氧化层；7、栅极多晶硅层；8、源极金属层；9、截止环金属层；10、有源区域；11、终端区域；12、截止环区域；13、漏极金属层；14、沟槽；15、沟槽终端；16、沟槽环；17、二氧化硅硬掩膜板；18、CT imp(接触孔注入区);19、SN imp(源极注入区);20、Body imp(体区注入区)。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
如图1、图3至图12所示，本发明实施例提供一种屏蔽栅型MOSFET终端结构，包括漏极金属层13、衬底1和外延层2，漏极金属层13设置于衬底1底层，外延层2设置于衬底1远离漏极金属层13一侧，外延层2外端中心线一侧由内向外依次设置有终端区域11和有源区域10，且其另一侧设置有截止环区域12，在外延层2表面淀积一层二氧化硅硬掩膜板17，作为沟槽刻蚀的阻挡层，后通过湿法方式去除二氧化硅硬掩膜板17，然后再通过热氧生长一层屏蔽氧化层4，有源区域10内等间距环绕设置有沟槽14，同时填充源极多晶硅形成源极多晶硅层5，沟槽14通过其上设置的源极金属层8引出，终端区域11设置有两条沟槽终端15，其中靠近有源区域10的一条沟槽终端15与器件源极相连，而另一条沟槽终端15为悬空设置，能够提升器件终端的击穿电压，从而使器件最优FOM值降低并且拥有更高的性价比。沟槽终端15内部设置更厚的屏蔽氧化层4以及并填充源极多晶硅，能够进一步提升器件终端的击穿电压，从而最终使得器件最优值FOM降低并且拥有更高的性价比。截止环区域12设置有三条沟槽环16，沟槽环16通过其上设置的截止环金属层9引出，沟槽环16通过接触孔与漏极金属层13连接，以此来减少可移动离子以及带电粒子进入器件内部，从而使得器件拥有很高的稳定性。
沟槽14间的间距与沟槽14和沟槽14台面间的间距相等，沟槽终端15间的间距与沟槽14和沟槽14台面间的间距相等，沟槽环16间的间距与沟槽14和沟槽14台面间的间距相等，通过此种设置来消除器件终端和有源区过渡区域的三维效应，使得该区域达到完全的电荷平衡，提升该区域的击穿电压。
该MOSFET终端结构包括屏蔽氧化层4、源极多晶硅层5、栅氧化层6、栅极多晶硅层7，屏蔽氧化层4位于沟槽14、沟槽终端15以及沟槽环16底部，源极多晶硅层5内嵌于屏蔽氧化层4中，栅氧化层6内嵌于源极多晶硅层5中，栅极多晶硅层7内嵌于栅氧化层6中。
实施例二：
如图2所示，一种屏蔽栅型MOSFET终端结构制作方法，包括以下具体步骤：
S1、提供衬底1，并在衬底1的一侧形成外延层2，以及在外延层2远离衬底1一侧形成若干条沟槽14、两条沟槽终端15以及三条沟槽环16；
具体在该S1中，请参阅图4，在外延层2表面淀积一层二氧化硅硬掩膜板17（Oxide）作为沟槽14、沟槽终端15、沟槽环16刻蚀阻挡层。请参阅图5，通过光刻胶及光刻掩膜板确定沟槽14、沟槽终端15、沟槽环16位置。将曝光露出的二氧化硅硬掩膜板17刻蚀掉，然后去掉光刻胶，已二氧化硅硬掩膜板17作为阻挡刻蚀硅形成沟槽14、沟槽终端15、沟槽环16；
S2、在沟槽14、沟槽终端15和沟槽环16内生成一层屏蔽氧化层4；
请参阅图5，在该S2中通过湿法方式去除二氧化硅硬掩膜板17，然后在沟槽14、沟槽终端15和沟槽环16内通过热氧生长一层屏蔽氧化层4。
S3、在屏蔽氧化层4中淀积一层源极多晶硅层5；
请参阅图7，在该S3中在屏蔽氧化层4中淀积一层N型重掺的多晶硅（Poly）作为作为器件的源极多晶硅层5区域，请参阅图8，通过化学抛光研磨（CMP）以及干法回刻的方式将源极多晶硅层5研磨刻蚀，再通过光刻的方式在器件有源区域10干法刻蚀掉一定深度的源极多晶硅层5(视具体工艺参数要求而定)，达到研磨刻蚀源极多晶硅层5的目的。
S4、在源极多晶硅层5中生长一层栅氧化层6；
请参阅图9，先利用光刻胶和光刻掩膜板湿法去除掉有源区域10台面（Meas ）和沟槽14、沟槽终端15、沟槽环16侧壁位置的屏蔽氧化层4，再去除光刻胶后使用热氧化工艺生长一层高质量的栅氧化层6。
S5、在栅氧化层6上淀积一层栅极多晶硅层7；
利用淀积工艺淀积一层N型重掺的栅极多晶硅，用化学抛光研磨和干法回刻将栅极多晶硅刻蚀到栅氧化层6表面形成栅极多晶硅层7。
S6、淀积一层隔离氧化层3作为器件隔离层
请参阅图10，在外延层2远离衬底1边缘淀积一层二氧化硅(BPSG)作为隔离氧化层3即为器件隔离层，然后通过光刻工艺定义出需要刻蚀的CT imp(接触孔注入区)区域，通过干法刻蚀方式去除表层的隔离氧化层3，去光刻胶后再通过干法刻蚀工艺去除硅，其深度必须要穿透SN imp(源极注入区)区域，通过离子注入P型掺杂元素，再通过高温将注入元素激活。
请参阅图11，通过光刻工艺定义出需要注入的Body imp（体区注入区）区域，通过离子注入P型掺杂元素，去光刻胶后再通过热推阱的方式将Body imp（体区注入区）区域推到需要的结深(结深一定位于栅极多晶硅层7底部的上方)。再通过光刻工艺定义出需要注入的SN imp(源极注入区)区域，通过离子注入N型重掺杂元素，去光刻胶后再通过热推阱的方式将SN imp(源极注入区)区域推到需要的结深。
S7、在隔离氧化层上淀积一层Ti/TN层；
请参阅图12，在隔离氧化层3上淀积一层Ti/TN层，然后通过合适的高温过程在接触孔表面形成良好的欧姆接触，再淀积一层钨，通过回刻工艺将隔离氧化层3的金属钨去除后再次淀积一层金属层，然后通过光刻工艺定义出源极金属区域和栅极金属区域以及截止环金属区域。
S8、刻蚀源极金属层、漏极金属层13以及截止环金属层9。
请参阅图13，利用刻蚀定义出源极金属层8和栅极金属层以及截止环金属层9，然后采用背面减薄工艺，将晶圆背面减薄到所需厚度，再在背面蒸镀一层金属层，形成器件漏极金属层13。
该实施例的制作方法能够很好的与现有屏蔽栅型MOSFET器件制造工艺兼容。
实施例三：
如图3-图10，在S1中衬底1和外延层2均是N型掺杂；在S3中源极多晶硅层5掺杂为N型重掺；在S6中隔离氧化层3为N型重掺杂多晶硅。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种屏蔽栅型MOSFET终端结构，包括漏极金属层、衬底和外延层，所述漏极金属层设置于衬底一侧，所述外延层设置于衬底远离漏极金属层的一侧，所述外延层外端中心线一侧由内向外依次设置有终端区域和有源区域，所述外延层外端中心线另一侧设置有截止环区域；其特征在于，
所述有源区域内等间距环绕设置有沟槽，所述沟槽通过源极金属层引出；
所述终端区域设置有两条沟槽终端，其中靠近有源区域的一条所述沟槽终端与器件源极相连，且另一条所述沟槽终端为悬空设置；
所述截止环区域设置有三条沟槽环，所述沟槽环通过其上设置的截止环金属层引出，所述沟槽环通过接触孔与漏极金属层连接。
2.根据权利要求1所述的一种屏蔽栅型MOSFET终端结构，其特征在于：所述MOSFET终端结构包括屏蔽氧化层、源极多晶硅层、栅氧化层、栅极多晶硅层，所述屏蔽氧化层位于沟槽底部，所述源极多晶硅层内嵌于屏蔽氧化层中，所述栅氧化层内嵌于源极多晶硅层中，所述栅极多晶硅层内嵌于栅氧化层中。
3.一种屏蔽栅型MOSFET终端结构制作方法，其特征在于，包括以下具体步骤：
S1、提供衬底，并在所述衬底的一侧形成外延层，以及在所述外延层远离所述衬底一侧形成若干条沟槽、两条沟槽终端以及三条沟槽环；所述外延层外端中心线一侧由内向外依次设置有终端区域和有源区域，所述外延层外端中心线另一侧设置有截止环区域，所述沟槽终端位于终端区域内，靠近有源区域的一条沟槽终端与器件源极相连，而另一条沟槽终端悬空设置，所述沟槽等间距环绕设置于有源区域内，所述沟槽环设置于所述截止环区域内，所述沟槽环通过截止环金属层引出，且所述沟槽环通过接触孔与漏极金属层连接；
S2、在所述沟槽内生成一层屏蔽氧化层；
S3、在所述屏蔽氧化层中淀积一层源极多晶硅层；
S4、在所述源极多晶硅层中生长一层栅氧化层；
S5、在所述栅氧化层上淀积一层栅极多晶硅层；
S6、在所述外延层远离衬底边缘淀积一层隔离氧化层；
S7、在所述隔离氧化层上淀积一层Ti/TN层；
S8、刻蚀源极金属层、漏极金属层以及截止环金属层。
4.根据权利要求3所述的一种屏蔽栅型MOSFET终端结构制作方法，其特征在于：在S1中所述衬底和外延层均是N型掺杂；在S3中所述源极多晶硅层掺杂为N型重掺杂多晶硅。
CN202311295151.XA 2023-10-09 2023-10-09 一种屏蔽栅型mosfet终端结构及制作方法 Active CN117059669B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311295151.XA CN117059669B (zh) 2023-10-09 2023-10-09 一种屏蔽栅型mosfet终端结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311295151.XA CN117059669B (zh) 2023-10-09 2023-10-09 一种屏蔽栅型mosfet终端结构及制作方法

Publications (2)

Publication Number Publication Date
CN117059669A CN117059669A (zh) 2023-11-14
CN117059669B true CN117059669B (zh) 2024-02-06

Family

ID=88653877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311295151.XA Active CN117059669B (zh) 2023-10-09 2023-10-09 一种屏蔽栅型mosfet终端结构及制作方法

Country Status (1)

Country Link
CN (1) CN117059669B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771083A (zh) * 2010-01-08 2010-07-07 无锡新洁能功率半导体有限公司 一种深沟槽功率mos器件及其制造方法
CN102246307A (zh) * 2008-12-08 2011-11-16 飞兆半导体公司 具有增大的击穿电压特性的基于沟槽的功率半导体器件
CN102484131A (zh) * 2009-08-28 2012-05-30 三垦电气株式会社 半导体装置
CN102544107A (zh) * 2012-03-13 2012-07-04 无锡新洁能功率半导体有限公司 一种改进型终端结构的功率mos器件及其制造方法
CN103824883A (zh) * 2012-11-19 2014-05-28 比亚迪股份有限公司 一种具有终端耐压结构的沟槽mosfet的及其制造方法
CN112713192A (zh) * 2020-12-29 2021-04-27 无锡惠芯半导体有限公司 具备静电保护能力的屏蔽栅沟槽mosfet器件及制造方法
CN113764527A (zh) * 2021-09-06 2021-12-07 华羿微电子股份有限公司 一种mosfet器件沟槽终端及制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355628B2 (en) * 2019-11-17 2022-06-07 Littelfuse, Inc. Semiconductor device having junction termination structure and method of formation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102246307A (zh) * 2008-12-08 2011-11-16 飞兆半导体公司 具有增大的击穿电压特性的基于沟槽的功率半导体器件
CN102484131A (zh) * 2009-08-28 2012-05-30 三垦电气株式会社 半导体装置
CN101771083A (zh) * 2010-01-08 2010-07-07 无锡新洁能功率半导体有限公司 一种深沟槽功率mos器件及其制造方法
CN102544107A (zh) * 2012-03-13 2012-07-04 无锡新洁能功率半导体有限公司 一种改进型终端结构的功率mos器件及其制造方法
CN103824883A (zh) * 2012-11-19 2014-05-28 比亚迪股份有限公司 一种具有终端耐压结构的沟槽mosfet的及其制造方法
CN112713192A (zh) * 2020-12-29 2021-04-27 无锡惠芯半导体有限公司 具备静电保护能力的屏蔽栅沟槽mosfet器件及制造方法
CN113764527A (zh) * 2021-09-06 2021-12-07 华羿微电子股份有限公司 一种mosfet器件沟槽终端及制备方法

Also Published As

Publication number Publication date
CN117059669A (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
CN108767004B (zh) 一种分离栅mosfet器件结构及其制造方法
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
CN113555354B (zh) 一种集成sbd的沟槽终端结构及其制备方法
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN114068331A (zh) 一种提高bv稳定性的sgt终端结构及其制备方法
CN106356401B (zh) 一种功率半导体器件的场限环终端结构
CN115831759B (zh) 一种集成sbd结构的sgt mosfet及其制作方法
WO2021068420A1 (zh) 沟槽型场效应晶体管结构及其制备方法
CN113764527B (zh) 一种mosfet器件沟槽终端及制备方法
CN117497567B (zh) 一种sgtmos器件及其制备方法、芯片
CN114464667A (zh) 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法
CN113823567A (zh) 一种优化电场特性的分裂栅沟槽mos及其制造方法
CN114242591A (zh) 沟槽填充式超级结功率器件及工艺方法
CN117476746A (zh) 一种屏蔽栅沟槽mos器件及其制备方法、芯片
CN109037071A (zh) 一种屏蔽栅功率器件的制备方法
CN117059669B (zh) 一种屏蔽栅型mosfet终端结构及制作方法
CN115274455B (zh) 一种优化高温特性的沟槽器件及其制造方法
CN115020240B (zh) 一种低压超结沟槽mos器件的制备方法及结构
CN215578581U (zh) 一种低压屏蔽栅mosfet器件
CN112133750A (zh) 深沟槽功率器件及其制备方法
CN113517350A (zh) 一种低压屏蔽栅mosfet器件及其制作方法
CN111463282B (zh) 集成启动管和采样管的低压超结dmos结构及制备方法
CN209859916U (zh) 一种优化的深沟道半导体器件终端
CN113224135A (zh) 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法
CN111769157A (zh) 高密度沟槽器件结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant