KR20090028483A - 불휘발성 반도체 기억 장치의 제어 방법 - Google Patents
불휘발성 반도체 기억 장치의 제어 방법 Download PDFInfo
- Publication number
- KR20090028483A KR20090028483A KR1020080090521A KR20080090521A KR20090028483A KR 20090028483 A KR20090028483 A KR 20090028483A KR 1020080090521 A KR1020080090521 A KR 1020080090521A KR 20080090521 A KR20080090521 A KR 20080090521A KR 20090028483 A KR20090028483 A KR 20090028483A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory cell
- cell
- read
- selected memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/565—Multilevel memory comprising elements in triple well structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
Claims (14)
- 직렬 접속된 복수의 메모리 셀을 갖는 NAND 스트링을 갖고, 상기 NAND 스트링 내의 선택 메모리 셀에 선택 전압을 공급하고, 비선택 메모리 셀을 셀 데이터에 상관없이 온시키기 위해 구동하는 판독 수순을 갖는 불휘발성 반도체 기억 장치의 제어 방법으로서,상기 판독 수순에서, 상기 선택 메모리 셀에 인접하고 상기 선택 메모리 셀보다 나중에 데이터 기입이 완료되는 인접 비선택 메모리 셀을 제외한 비선택 메모리 셀에는 제1 판독 패스 전압이 공급되고, 상기 인접 비선택 메모리 셀에는 상기 제1 판독 패스 전압보다 높은 제2 판독 패스 전압이 공급되는 불휘발성 반도체 기억 장치의 제어 방법.
- 제1항에 있어서,상기 제2 판독 패스 전압은, 상기 선택 메모리 셀에 인접하는 2개의 인접 비선택 메모리 셀에 공급되는 불휘발성 반도체 기억 장치의 제어 방법.
- 제1항에 있어서,상기 판독 수순은, 상기 선택 메모리 셀의 데이터 기입 후에 데이터를 판독하는 통상 판독 수순인 불휘발성 반도체 기억 장치의 제어 방법.
- 제1항에 있어서,상기 판독 수순은, 데이터 기입 모드에서 상기 선택 메모리 셀의 데이터를 베리파이-판독하는 기입-베리파이 판독 수순인 불휘발성 반도체 기억 장치의 제어 방법.
- 제3항에 있어서,상기 통상 판독 수순에서, 상기 선택 메모리 셀에 인접하는 2개의 인접 비선택 메모리 셀 중 상기 선택 메모리 셀보다 먼저 데이터가 기입된 한쪽의 셀에는, 상기 제2 판독 패스 전압이 공급되고, 상기 2개의 인접 비선택 메모리 셀 중 선택 메모리 셀보다 나중에 데이터가 기입되는 다른 쪽의 셀에는, 셀 임계값 시프트량에 따라서 레벨이 선택되는 제3 판독 패스 전압이 공급되는 불휘발성 반도체 기억 장치의 제어 방법.
- 제5항에 있어서,상기 제3 판독 패스 전압은, 셀 임계값 시프트량이 소정 레벨보다 낮은 경우에는 상기 제1 판독 패스 전압보다 낮게 설정되고, 상기 셀 임계값 시프트량이 소정 레벨보다 큰 경우에는 상기 제2 판독 패스 전압과 동등하게 설정되는 불휘발성 반도체 기억 장치의 제어 방법.
- 제5항에 있어서,상기 통상 판독 수순은,상기 선택 메모리 셀이 선택되었을 때에, 상기 선택 메모리 셀의 데이터 판독에 선행하여 상기 다른 쪽의 셀의 데이터 판독을 행하는 제1 판독 동작과,상기 제1 판독 동작의 판독 데이터를 참조하여 상기 제3 판독 패스 전압의 레벨이 선택되는 조건으로 상기 선택 메모리 셀의 데이터 판독을 행하는 제2 판독 동작을 포함하는 불휘발성 반도체 기억 장치의 제어 방법.
- 제1항에 있어서,메모리 셀은, 마이너스 셀 임계값의 소거 상태의 데이터 레벨 E와, 플러스 셀 임계 전압의 기입 상태의 데이터 레벨 A, B 및 C(여기서, E<A<B<C)에 의해 정의되는 4-레벨 데이터를 기억하고,데이터 기입 수순은, 데이터 레벨 E의 메모리 셀을 선택적으로 기입하여 데이터 레벨 A와 B 사이의 중간 레벨 LM을 갖게 하는 하위 페이지 기입 모드와, 데이터 레벨 E 및 데이터 레벨 LM의 메모리 셀을 선택적으로 기입하여 데이터 레벨 A 및 데이터 레벨 B 또는 C를 각각 갖게 하는 상위 페이지 기입 모드를 포함하고,상기 데이터 기입 수순에서, 상기 NAND 스트링의 메모리 셀은, 제1 메모리 셀이 하위 페이지 기입 모드에서 기입되고, 상기 제1 메모리 셀의 비트선측에 인접하는 제2 메모리 셀이 계속되는 하위 페이지 기입 모드에서 기입되고, 그 후 상기 제1 메모리 셀이 상위 페이지 기입 모드에서 기입되는 식의 순서로 소스선측으로부터 선택되는 불휘발성 반도체 기억 장치의 제어 방법.
- 직렬 접속된 복수의 불휘발성 메모리 셀을 갖는 NAND 스트링을 갖고, 선택 메모리 셀에 기입-베리파이 전압을 공급하고, 비선택 메모리 셀을 셀 데이터에 상관없이 온하도록 구동하는 NAND 스트링 내의 선택 메모리 셀에 대한 기입-베리파이 수순과, 선택 메모리 셀에 판독 전압을 공급하고, 비선택 메모리 셀을 셀 데이터에 상관없이 온하도록 구동하는 NAND 스트링 내의 선택 메모리 셀에 대한 통상 판독 수순을 갖는 불휘발성 반도체 기억 장치의 제어 방법으로서,상기 기입-베리파이 수순에서는, 상기 선택 메모리 셀에 인접하는 2개의 인접 비선택 메모리 셀 이외의 비선택 메모리 셀에 제1 판독 패스 전압이 공급되고, 상기 2개의 인접 비선택 메모리 셀 중 상기 선택 메모리 셀보다 먼저 데이터가 기입된 한쪽의 셀에는 상기 제1 판독 패스 전압보다 높은 제2 판독 패스 전압이 공급되고, 상기 선택 메모리 셀보다 나중에 데이터가 기입되는 다른 쪽의 셀에는 상기 제1 판독 패스 전압보다 낮은 제3 판독 패스 전압이 공급되며,상기 통상 판독 수순에서는, 상기 2개의 인접 비선택 메모리 셀 이외의 비선택 메모리 셀에는 상기 제1 판독 패스 전압이 공급되고, 상기 2개의 인접 비선택 메모리 셀 중 상기 선택 메모리 셀보다 먼저 데이터가 기입된 한쪽의 셀에는 상기 제1 판독 패스 전압보다 높은 상기 제2 판독 패스 전압이 공급되고, 상기 선택 메모리 셀보다 나중에 데이터가 기입되는 다른 쪽의 셀에는 셀 임계값 시프트량에 따라서 레벨이 선택되는 제4 판독 패스 전압이 공급되는 불휘발성 반도체 기억 장치의 제어 방법.
- 제9항에 있어서,상기 제4 판독 패스 전압은, 셀 임계값 시프트량이 소정 레벨보다 작은 경우에는 상기 제1 판독 패스 전압보다 낮게 설정되고, 상기 셀 임계값 시프트량이 소정 레벨보다 큰 경우에는 상기 제2 판독 패스 전압과 동등하게 설정되는 불휘발성 반도체 기억 장치의 제어 방법.
- 제10항에 있어서,상기 통상 판독 수순은,상기 선택 메모리 셀이 선택되었을 때에, 상기 선택 메모리 셀의 데이터 판독에 선행하여 상기 다른 쪽의 메모리 셀의 데이터 판독을 행하는 제1 판독 동작과,상기 제1 판독 동작의 판독 데이터를 참조하여 상기 제4 판독 패스 전압의 레벨이 선택되는 조건으로 상기 선택 메모리 셀의 데이터 판독을 행하는 제2 판독 동작을 포함하는 불휘발성 반도체 기억 장치의 제어 방법.
- 제9항에 있어서,메모리 셀은, 마이너스 셀 임계값의 소거 상태의 데이터 레벨 E와, 플러스 셀 임계 전압의 기입 상태의 데이터 레벨 A, B 및 C(여기서, E<A<B<C)에 의해 정의되는 4-레벨 데이터를 기억하고,데이터 기입 수순은, 데이터 레벨 E의 메모리 셀을 선택적으로 기입하여 데이터 레벨 A와 B 사이의 중간 레벨 LM을 갖게 하는 하위 페이지 기입 모드와, 데이터 레벨 E 및 데이터 레벨 LM의 메모리 셀을 선택적으로 기입하여 데이터 레벨 A 및 데이터 레벨 B 또는 C를 각각 갖게 하는 상위 페이지 기입 모드를 포함하고,상기 데이터 기입 수순에서, 상기 NAND 스트링의 메모리 셀은, 제1 메모리 셀이 하위 페이지 기입 모드에서 기입되고, 상기 제1 메모리 셀의 비트선측에 인접하는 제2 메모리 셀이 계속되는 하위 페이지 기입 모드에서 기입되고, 그 후 상기 제1 메모리 셀이 상위 페이지 기입 모드에서 기입되는 식의 순서로 소스선측으로부터 선택되는 불휘발성 반도체 기억 장치의 제어 방법.
- 직렬 접속된 복수의 메모리 셀을 갖는 NAND 스트링을 갖고, 선택 메모리 셀에 기입-베리파이 전압을 공급하고, 비선택 메모리 셀을 셀 데이터에 상관없이 온하도록 구동하는 NAND 스트링 내의 선택 메모리 셀에 대한 기입-베리파이 수순과, 선택 메모리 셀에 판독 전압을 공급하고, 비선택 메모리 셀을 셀 데이터에 상관없이 온하도록 구동하는 NAND 스트링 내의 선택 메모리 셀에 대한 통상 판독 수순을 갖는 불휘발성 반도체 기억 장치의 제어 방법으로서,상기 기입-베리파이 수순에서는, 상기 선택 메모리 셀에 인접하는 인접 비선택 메모리 셀 이외의 비선택 메모리 셀에는 제1 판독 패스 전압이 공급되고, 상기 인접 비선택 메모리 셀 중 상기 선택 메모리 셀보다 나중에 데이터가 기입되는 한쪽의 셀에는 상기 제1 판독 패스 전압보다 낮은 제2 판독 패스 전압이 공급되고,상기 통상 판독 수순에서는, 상기 선택 메모리 셀에 인접하는 상기 인접 비선택 메모리 셀 이외의 비선택 메모리 셀에는 상기 제1 판독 패스 전압이 공급되고, 상기 인접 비선택 메모리 셀 중 상기 선택 메모리 셀보다 나중에 데이터가 기입되는 한쪽의 셀에는 셀 임계값 시프트량에 따라서 레벨이 선택되는 제3 판독 패스 전압이 공급되며, 상기 제3 판독 패스 전압의 최대값은 상기 제1 판독 패스 전압보다 높은 불휘발성 반도체 기억 장치의 제어 방법.
- 제13항에 있어서,메모리 셀은, 마이너스 셀 임계값의 소거 상태의 데이터 레벨 E와, 플러스 셀 임계 전압의 기입 상태의 데이터 레벨 A, B 및 C(여기서, E<A<B<C)에 의해 정의되는 4-레벨 데이터를 기억하고,데이터 기입 수순은, 데이터 레벨 E의 메모리 셀을 선택적으로 기입하여 데이터 레벨 A와 B 사이의 중간 레벨 LM을 갖게 하는 하위 페이지 기입 모드와, 데이터 레벨 E 및 데이터 레벨 LM의 메모리 셀을 선택적으로 기입하여 데이터 레벨 A 및 데이터 레벨 B 또는 C를 갖게 하는 상위 페이지 기입 모드를 포함하고,상기 데이터 기입 수순에서, 상기 NAND 스트링의 메모리 셀은, 제1 메모리 셀이 하위 페이지 기입 모드에서 기입되고, 상기 제1 메모리 셀의 비트선측에 인접하는 제2 메모리 셀이 계속되는 하위 페이지 기입 모드에서 기입되고, 그 후 상기 제1 메모리 셀이 상위 페이지 기입 모드에서 기입되는 식의 순서로 소스선측으로부터 선택되는 불휘발성 반도체 기억 장치의 제어 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2007-00239089 | 2007-09-14 | ||
JP2007239089A JP4510060B2 (ja) | 2007-09-14 | 2007-09-14 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090028483A true KR20090028483A (ko) | 2009-03-18 |
KR100976004B1 KR100976004B1 (ko) | 2010-08-17 |
Family
ID=40454280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080090521A KR100976004B1 (ko) | 2007-09-14 | 2008-09-12 | 불휘발성 반도체 기억 장치의 제어 방법 및 불휘발성 반도체 기억 장치 |
Country Status (4)
Country | Link |
---|---|
US (4) | US7916547B2 (ko) |
JP (1) | JP4510060B2 (ko) |
KR (1) | KR100976004B1 (ko) |
TW (10) | TWI786744B (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8644064B2 (en) | 2010-05-24 | 2014-02-04 | Samsung Electronics Co., Ltd. | Memory semiconductor device and method of operating the same |
US8913433B2 (en) | 2010-06-28 | 2014-12-16 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices, read methods thereof and memory systems including the nonvolatile memory devices |
CN107230496A (zh) * | 2016-03-25 | 2017-10-03 | 三星电子株式会社 | 存储器设备的读取/验证操作和控制方法 |
Families Citing this family (79)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7894269B2 (en) * | 2006-07-20 | 2011-02-22 | Sandisk Corporation | Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells |
US7652929B2 (en) * | 2007-09-17 | 2010-01-26 | Sandisk Corporation | Non-volatile memory and method for biasing adjacent word line for verify during programming |
JP2009193631A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010123210A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Corp | 半導体記憶装置 |
US8094495B2 (en) * | 2008-11-25 | 2012-01-10 | Samsung Electronics Co., Ltd. | Nonvolatile memory device |
JP2010129125A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | 多値不揮発性半導体メモリ |
TWI393142B (zh) * | 2008-12-29 | 2013-04-11 | Macronix Int Co Ltd | 記憶體裝置與其控制方法 |
KR101005184B1 (ko) * | 2009-02-26 | 2011-01-04 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 동작 방법 |
JP2010218637A (ja) * | 2009-03-17 | 2010-09-30 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
US7898864B2 (en) * | 2009-06-24 | 2011-03-01 | Sandisk Corporation | Read operation for memory with compensation for coupling based on write-erase cycles |
JP2011054249A (ja) | 2009-09-02 | 2011-03-17 | Toshiba Corp | 半導体記憶装置 |
JP4913191B2 (ja) * | 2009-09-25 | 2012-04-11 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8214700B2 (en) * | 2009-10-28 | 2012-07-03 | Sandisk Technologies Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
US8423866B2 (en) * | 2009-10-28 | 2013-04-16 | SanDisk Technologies, Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
US8634240B2 (en) | 2009-10-28 | 2014-01-21 | SanDisk Technologies, Inc. | Non-volatile memory and method with accelerated post-write read to manage errors |
JP5349256B2 (ja) | 2009-11-06 | 2013-11-20 | 株式会社東芝 | メモリシステム |
US8144516B2 (en) * | 2009-12-03 | 2012-03-27 | Micron Technology, Inc. | Dynamic pass voltage for sense operation in a memory device |
KR101081311B1 (ko) * | 2009-12-07 | 2011-11-08 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 동작 방법 |
JP5268882B2 (ja) * | 2009-12-28 | 2013-08-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR20110096414A (ko) * | 2010-02-22 | 2011-08-30 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
JP2011204299A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8531888B2 (en) | 2010-07-07 | 2013-09-10 | Marvell World Trade Ltd. | Determining optimal reference voltages for progressive reads in flash memory systems |
US8432732B2 (en) | 2010-07-09 | 2013-04-30 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays |
KR101605911B1 (ko) * | 2010-07-09 | 2016-03-23 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자 및 그 소거방법 |
US8305807B2 (en) | 2010-07-09 | 2012-11-06 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
US8514630B2 (en) | 2010-07-09 | 2013-08-20 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays: current based approach |
JP2012069192A (ja) | 2010-09-22 | 2012-04-05 | Toshiba Corp | メモリシステム |
KR101124333B1 (ko) * | 2010-09-30 | 2012-03-16 | 주식회사 하이닉스반도체 | 전류 소모를 감소시킬 수 있는 비휘발성 메모리 장치 및 그 구동방법 |
KR101784973B1 (ko) | 2010-11-11 | 2017-10-13 | 삼성전자주식회사 | 메모리 소자의 동작 전압 제공 방법 및 메모리 컨트롤러 |
JP2012123856A (ja) | 2010-12-06 | 2012-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5595901B2 (ja) | 2010-12-28 | 2014-09-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2012150857A (ja) | 2011-01-17 | 2012-08-09 | Toshiba Corp | 電源回路 |
JP2012155798A (ja) | 2011-01-27 | 2012-08-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8472266B2 (en) | 2011-03-31 | 2013-06-25 | Sandisk Technologies Inc. | Reducing neighbor read disturb |
JP5404685B2 (ja) | 2011-04-06 | 2014-02-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8379454B2 (en) | 2011-05-05 | 2013-02-19 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
JP2013012267A (ja) | 2011-06-29 | 2013-01-17 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8726104B2 (en) | 2011-07-28 | 2014-05-13 | Sandisk Technologies Inc. | Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages |
US8750042B2 (en) | 2011-07-28 | 2014-06-10 | Sandisk Technologies Inc. | Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures |
US8775901B2 (en) | 2011-07-28 | 2014-07-08 | SanDisk Technologies, Inc. | Data recovery for defective word lines during programming of non-volatile memory arrays |
KR101809222B1 (ko) * | 2011-11-23 | 2017-12-19 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 리드 방법 |
JP2013114701A (ja) * | 2011-11-25 | 2013-06-10 | Toshiba Corp | 半導体記憶装置 |
US8913437B2 (en) * | 2011-12-15 | 2014-12-16 | Marvell World Trade Ltd. | Inter-cell interference cancellation |
JP2013164888A (ja) | 2012-02-10 | 2013-08-22 | Toshiba Corp | 半導体記憶装置 |
US9299455B2 (en) | 2012-03-06 | 2016-03-29 | Hitachi, Ltd. | Semiconductor storage device having nonvolatile semiconductor memory |
JP6088751B2 (ja) | 2012-06-07 | 2017-03-01 | 株式会社東芝 | 半導体メモリ |
JP2014026695A (ja) * | 2012-07-26 | 2014-02-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9081664B2 (en) * | 2012-08-10 | 2015-07-14 | Kabushiki Kaisha Toshiba | Memory system capable of preventing data destruction |
JP2014063555A (ja) * | 2012-09-24 | 2014-04-10 | Toshiba Corp | 不揮発性半導体記憶装置、及びその制御方法 |
US8861269B2 (en) | 2013-03-05 | 2014-10-14 | Sandisk Technologies Inc. | Internal data load for non-volatile storage |
WO2015004714A1 (ja) * | 2013-07-08 | 2015-01-15 | 株式会社 東芝 | 半導体記憶装置 |
TWI573148B (zh) | 2013-08-02 | 2017-03-01 | 東芝股份有限公司 | A controller, a memory system, and a memory device |
JP5931822B2 (ja) | 2013-09-09 | 2016-06-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JPWO2015037159A1 (ja) | 2013-09-13 | 2017-03-02 | 株式会社東芝 | 半導体記憶装置及びメモリシステム |
US9552251B2 (en) * | 2014-04-22 | 2017-01-24 | Sandisk Technologies Llc | Neighboring word line program disturb countermeasure for charge-trapping memory |
US9373409B2 (en) * | 2014-07-08 | 2016-06-21 | Macronix International Co., Ltd. | Systems and methods for reduced program disturb for 3D NAND flash |
JP2016054017A (ja) | 2014-09-04 | 2016-04-14 | 株式会社東芝 | 半導体記憶装置 |
TWI552155B (zh) * | 2014-09-23 | 2016-10-01 | 旺宏電子股份有限公司 | 用於快閃記憶體的感測方法及其記憶體元件 |
US9847135B2 (en) | 2015-01-30 | 2017-12-19 | Toshiba Memory Corporation | Memory device and method of reading data |
US9449700B2 (en) * | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
TWI550612B (zh) * | 2015-03-23 | 2016-09-21 | 群聯電子股份有限公司 | 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元 |
US9613691B2 (en) * | 2015-03-27 | 2017-04-04 | Intel Corporation | Apparatus and method for drift cancellation in a memory |
CN106158024B (zh) * | 2015-03-30 | 2019-08-06 | 群联电子股份有限公司 | 数据编程方法、存储器存储装置及存储器控制电路单元 |
US9875811B2 (en) | 2016-01-13 | 2018-01-23 | Macronix International Co., Ltd. | Method and device for reading a memory |
TWI621125B (zh) * | 2016-01-26 | 2018-04-11 | 旺宏電子股份有限公司 | 記憶體之讀取方法與裝置 |
KR102533016B1 (ko) * | 2016-07-28 | 2023-05-17 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
JP2018041518A (ja) | 2016-09-06 | 2018-03-15 | 東芝メモリ株式会社 | メモリデバイス |
CN110610942B (zh) * | 2018-06-15 | 2023-07-28 | 硅存储技术公司 | 用于减少闪存存储器系统中字线和控制栅极线之间的耦合的方法和装置 |
US10885986B2 (en) | 2019-02-15 | 2021-01-05 | Macronix International Co., Ltd. | Low noise bit line circuits |
JP2021131919A (ja) * | 2020-02-20 | 2021-09-09 | キオクシア株式会社 | 半導体記憶装置及びその読み出し方法 |
WO2021232223A1 (en) | 2020-05-19 | 2021-11-25 | Yangtze Memory Technologies Co., Ltd. | 3d nand flash and operation method thereof |
JP2022035525A (ja) * | 2020-08-21 | 2022-03-04 | キオクシア株式会社 | 半導体記憶装置の動作条件の調整方法 |
KR20230010770A (ko) | 2020-11-26 | 2023-01-19 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 메모리 및 그의 제어 방법 |
CN112466368B (zh) * | 2020-11-26 | 2021-09-24 | 长江存储科技有限责任公司 | 三维存储器及其控制方法 |
CN112614530B (zh) * | 2021-01-04 | 2022-04-01 | 长江存储科技有限责任公司 | 三维存储器及其控制方法 |
CN115579039A (zh) * | 2021-01-28 | 2023-01-06 | 长江存储科技有限责任公司 | 三维存储器及其控制方法 |
JP2022146645A (ja) | 2021-03-22 | 2022-10-05 | キオクシア株式会社 | 半導体装置、メモリシステム及び半導体記憶装置 |
US11693587B2 (en) * | 2021-08-17 | 2023-07-04 | Micron Technology, Inc. | System driven pass-through voltage adjustment to improve read disturb in memory devices |
US11790994B2 (en) | 2021-09-22 | 2023-10-17 | Western Digital Technologies, Inc. | Non-volatile memory with reverse state program |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07254651A (ja) * | 1994-03-16 | 1995-10-03 | Toshiba Corp | 半導体集積回路装置 |
JP3392604B2 (ja) * | 1995-11-14 | 2003-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5726934A (en) * | 1996-04-09 | 1998-03-10 | Information Storage Devices, Inc. | Method and apparatus for analog reading values stored in floating gate structures |
US5835414A (en) * | 1996-06-14 | 1998-11-10 | Macronix International Co., Ltd. | Page mode program, program verify, read and erase verify for floating gate memory device with low current page buffer |
US5805499A (en) * | 1997-02-28 | 1998-09-08 | Advanced Micro Devices, Inc. | Channel hot-carrier page write for NAND applications |
JP3866460B2 (ja) * | 1998-11-26 | 2007-01-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3540640B2 (ja) * | 1998-12-22 | 2004-07-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3886673B2 (ja) * | 1999-08-06 | 2007-02-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6175523B1 (en) * | 1999-10-25 | 2001-01-16 | Advanced Micro Devices, Inc | Precharging mechanism and method for NAND-based flash memory devices |
JP3961759B2 (ja) | 2000-10-31 | 2007-08-22 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3631463B2 (ja) * | 2001-12-27 | 2005-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3829088B2 (ja) * | 2001-03-29 | 2006-10-04 | 株式会社東芝 | 半導体記憶装置 |
KR100459228B1 (ko) * | 2002-01-26 | 2004-12-03 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 및 그 구동방법 |
KR100535651B1 (ko) * | 2003-06-30 | 2005-12-08 | 주식회사 하이닉스반도체 | 플래시 메모리 셀과, 낸드 및 노아 타입의 플래시 메모리장치의 독출방법 |
US6914823B2 (en) * | 2003-07-29 | 2005-07-05 | Sandisk Corporation | Detecting over programmed memory after further programming |
JP3884448B2 (ja) * | 2004-05-17 | 2007-02-21 | 株式会社東芝 | 半導体記憶装置 |
US7023739B2 (en) * | 2003-12-05 | 2006-04-04 | Matrix Semiconductor, Inc. | NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same |
US7372730B2 (en) * | 2004-01-26 | 2008-05-13 | Sandisk Corporation | Method of reading NAND memory to compensate for coupling between storage elements |
JP4170952B2 (ja) * | 2004-01-30 | 2008-10-22 | 株式会社東芝 | 半導体記憶装置 |
US7177977B2 (en) * | 2004-03-19 | 2007-02-13 | Sandisk Corporation | Operating non-volatile memory without read disturb limitations |
JP4157065B2 (ja) * | 2004-03-29 | 2008-09-24 | 株式会社東芝 | 半導体記憶装置 |
KR100559714B1 (ko) * | 2004-04-19 | 2006-03-10 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자 및 이의 프로그램 방법 |
KR100632942B1 (ko) * | 2004-05-17 | 2006-10-12 | 삼성전자주식회사 | 불 휘발성 메모리 장치의 프로그램 방법 |
US7212435B2 (en) * | 2004-06-30 | 2007-05-01 | Micron Technology, Inc. | Minimizing adjacent wordline disturb in a memory device |
US7064981B2 (en) * | 2004-08-04 | 2006-06-20 | Micron Technology, Inc. | NAND string wordline delay reduction |
US7170785B2 (en) * | 2004-09-09 | 2007-01-30 | Macronix International Co., Ltd. | Method and apparatus for operating a string of charge trapping memory cells |
KR100598107B1 (ko) * | 2004-09-21 | 2006-07-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성 방법 |
US7272043B2 (en) * | 2004-12-27 | 2007-09-18 | Macronix International Co., Ltd. | Operation methods for a non-volatile memory cell in an array |
KR100648277B1 (ko) * | 2004-12-30 | 2006-11-23 | 삼성전자주식회사 | 프로그램 시간을 줄일 수 있는 플래시 메모리 장치 |
US7187585B2 (en) * | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
KR100697284B1 (ko) * | 2005-05-02 | 2007-03-20 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP4728726B2 (ja) * | 2005-07-25 | 2011-07-20 | 株式会社東芝 | 半導体記憶装置 |
JP4891580B2 (ja) * | 2005-08-31 | 2012-03-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4907925B2 (ja) * | 2005-09-09 | 2012-04-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7545675B2 (en) * | 2005-12-16 | 2009-06-09 | Sandisk Corporation | Reading non-volatile storage with efficient setup |
US7369437B2 (en) * | 2005-12-16 | 2008-05-06 | Sandisk Corporation | System for reading non-volatile storage with efficient setup |
WO2007075180A1 (en) * | 2005-12-27 | 2007-07-05 | Sandisk Corporation | Flash memory device comprising a booster plate |
US7436733B2 (en) * | 2006-03-03 | 2008-10-14 | Sandisk Corporation | System for performing read operation on non-volatile storage with compensation for coupling |
US7606075B2 (en) * | 2006-04-19 | 2009-10-20 | Micron Technology, Inc. | Read operation for NAND memory |
TWI333210B (en) | 2006-06-01 | 2010-11-11 | Sandisk Corp | Non-volatile storage system and verify operation for non-volatile storage using different voltages |
US7310272B1 (en) * | 2006-06-02 | 2007-12-18 | Sandisk Corporation | System for performing data pattern sensitivity compensation using different voltage |
US7391650B2 (en) | 2006-06-16 | 2008-06-24 | Sandisk Corporation | Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates |
JP2008052808A (ja) * | 2006-08-24 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード |
US7561472B2 (en) * | 2006-09-11 | 2009-07-14 | Micron Technology, Inc. | NAND architecture memory with voltage sensing |
US7606070B2 (en) * | 2006-12-29 | 2009-10-20 | Sandisk Corporation | Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation |
US7440327B1 (en) * | 2007-04-25 | 2008-10-21 | Sandisk Corporation | Non-volatile storage with reduced power consumption during read operations |
US7606079B2 (en) * | 2007-04-25 | 2009-10-20 | Sandisk Corporation | Reducing power consumption during read operations in non-volatile storage |
US7619931B2 (en) * | 2007-06-26 | 2009-11-17 | Micron Technology, Inc. | Program-verify method with different read and verify pass-through voltages |
US7508715B2 (en) * | 2007-07-03 | 2009-03-24 | Sandisk Corporation | Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
US7894263B2 (en) * | 2007-09-28 | 2011-02-22 | Sandisk Corporation | High voltage generation and control in source-side injection programming of non-volatile memory |
JP2011054249A (ja) | 2009-09-02 | 2011-03-17 | Toshiba Corp | 半導体記憶装置 |
-
2007
- 2007-09-14 JP JP2007239089A patent/JP4510060B2/ja active Active
-
2008
- 2008-09-09 TW TW110127215A patent/TWI786744B/zh active
- 2008-09-09 TW TW097134596A patent/TWI407450B/zh active
- 2008-09-09 TW TW109119066A patent/TWI738375B/zh active
- 2008-09-09 TW TW102126961A patent/TWI496160B/zh active
- 2008-09-09 TW TW104118049A patent/TWI567753B/zh active
- 2008-09-09 TW TW106131623A patent/TWI636463B/zh active
- 2008-09-09 TW TW113101840A patent/TW202418277A/zh unknown
- 2008-09-09 TW TW105138000A patent/TWI605467B/zh active
- 2008-09-09 TW TW111141886A patent/TWI832532B/zh active
- 2008-09-09 TW TW107127304A patent/TWI698886B/zh active
- 2008-09-12 KR KR1020080090521A patent/KR100976004B1/ko active IP Right Grant
- 2008-09-12 US US12/209,486 patent/US7916547B2/en not_active Ceased
-
2013
- 2013-03-28 US US13/852,792 patent/USRE46749E1/en active Active
-
2017
- 2017-12-20 US US15/848,772 patent/USRE48244E1/en active Active
-
2020
- 2020-08-27 US US17/004,584 patent/USRE50025E1/en active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8644064B2 (en) | 2010-05-24 | 2014-02-04 | Samsung Electronics Co., Ltd. | Memory semiconductor device and method of operating the same |
US20140133223A1 (en) * | 2010-05-24 | 2014-05-15 | Samsung Electronics Co., Ltd. | Memory semiconductor device and method of operating the same |
US9064597B2 (en) * | 2010-05-24 | 2015-06-23 | Samsung Electronics Co., Ltd. | Memory semiconductor device and method of operating the same |
US8913433B2 (en) | 2010-06-28 | 2014-12-16 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices, read methods thereof and memory systems including the nonvolatile memory devices |
CN107230496A (zh) * | 2016-03-25 | 2017-10-03 | 三星电子株式会社 | 存储器设备的读取/验证操作和控制方法 |
CN107230496B (zh) * | 2016-03-25 | 2021-06-29 | 三星电子株式会社 | 存储器设备的读取/验证操作和控制方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI636463B (zh) | 2018-09-21 |
TWI832532B (zh) | 2024-02-11 |
JP4510060B2 (ja) | 2010-07-21 |
USRE50025E1 (en) | 2024-06-25 |
TW200929255A (en) | 2009-07-01 |
TWI567753B (zh) | 2017-01-21 |
US20090073763A1 (en) | 2009-03-19 |
TW201814699A (zh) | 2018-04-16 |
TW201603046A (zh) | 2016-01-16 |
KR100976004B1 (ko) | 2010-08-17 |
USRE48244E1 (en) | 2020-10-06 |
TWI786744B (zh) | 2022-12-11 |
TWI738375B (zh) | 2021-09-01 |
TWI698886B (zh) | 2020-07-11 |
TW201917727A (zh) | 2019-05-01 |
TW202418277A (zh) | 2024-05-01 |
TW202103160A (zh) | 2021-01-16 |
TWI496160B (zh) | 2015-08-11 |
TW201346931A (zh) | 2013-11-16 |
JP2009070501A (ja) | 2009-04-02 |
USRE46749E1 (en) | 2018-03-06 |
TW201721641A (zh) | 2017-06-16 |
TW202141482A (zh) | 2021-11-01 |
TWI407450B (zh) | 2013-09-01 |
TW202309895A (zh) | 2023-03-01 |
TWI605467B (zh) | 2017-11-11 |
US7916547B2 (en) | 2011-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100976004B1 (ko) | 불휘발성 반도체 기억 장치의 제어 방법 및 불휘발성 반도체 기억 장치 | |
US7630251B2 (en) | Semiconductor memory device and method for erasing the same | |
US8194461B2 (en) | Semiconductor memory device having dummy cells in NAND strings applied with an additional program voltage after erasure and prior to data programming | |
US7974130B2 (en) | Semiconductor memory device and method for erasing the same | |
US8023327B2 (en) | Non-volatile semiconductor memory device | |
JP3913704B2 (ja) | 不揮発性半導体記憶装置及びこれを用いた電子装置 | |
US7349249B2 (en) | Semiconductor memory device | |
US7257032B2 (en) | Method of writing data to a semiconductor memory device | |
US8203883B2 (en) | Semiconductor memory device and method of programming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140722 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160707 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180718 Year of fee payment: 9 |