JP2009070501A - 不揮発性半導体記憶装置の読み出し/書き込み制御方法 - Google Patents
不揮発性半導体記憶装置の読み出し/書き込み制御方法 Download PDFInfo
- Publication number
- JP2009070501A JP2009070501A JP2007239089A JP2007239089A JP2009070501A JP 2009070501 A JP2009070501 A JP 2009070501A JP 2007239089 A JP2007239089 A JP 2007239089A JP 2007239089 A JP2007239089 A JP 2007239089A JP 2009070501 A JP2009070501 A JP 2009070501A
- Authority
- JP
- Japan
- Prior art keywords
- word line
- read
- data
- pass voltage
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/565—Multilevel memory comprising elements in triple well structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】直列接続された複数の浮遊ゲート型不揮発性メモリセルを有するNANDストリングと、前記NANDストリング内の各メモリセルの制御ゲートにそれぞれ接続される複数のワード線とを有する不揮発性半導体記憶装置の読み出し/書き込み制御方法であって、選択ワード線に選択電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの書き込みベリファイ及び通常読み出しを行う際に、選択ワード線に隣接してこれより後にデータ書き込みが完了する隣接非選択ワード線を除く非選択ワード線に第1の読み出しパス電圧を、前記隣接非選択ワード線に第1の読み出しパス電圧より高い第2の読み出しパス電圧を与える。
【選択図】図9
Description
選択ワード線に選択電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの書き込みベリファイ及び通常読み出しを行う際に、
選択ワード線に隣接してこれより後にデータ書き込みが完了する隣接非選択ワード線を除く非選択ワード線に第1の読み出しパス電圧を、前記隣接非選択ワード線に第1の読み出しパス電圧より高い第2の読み出しパス電圧を与えることを特徴とする。
選択ワード線に選択電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの書き込みベリファイ及び通常読み出しを行う際に、
選択ワード線に隣接する二つの隣接非選択ワード線を除く非選択ワード線に第1の読み出しパス電圧を、前記二つの隣接非選択ワード線に第1の読み出しパス電圧より高い第2の読み出しパス電圧を与えることを特徴とする。
選択ワード線に書き込みベリファイ電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの書き込みベリファイを行う際に、前記選択ワード線に隣接しない非選択ワード線に第1の読み出しパス電圧を、前記選択ワード線に隣接して既にデータが書かれた第1の隣接非選択ワード線に前記第1の読み出し電圧より高い第2の読み出しパス電圧を、前記選択ワード線に隣接してこれより後にデータが書かれる第2の隣接非選択ワード線に前記第1の読み出しパス電圧より低い第3の読み出しパス電圧を与え、
選択ワード線に読み出し電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの通常読み出しを行う際に、前記選択ワード線に隣接しない非選択ワード線に第1の読み出しパス電圧を、前記選択ワード線に隣接してこれより先にデータが書かれた第1の隣接非選択ワード線に前記第1の読み出し電圧より高い第2の読み出しパス電圧を、前記選択ワード線に隣接してこれより後にデータが書かれた第2の隣接非選択ワード線には、そのデータ書き込みによるセルしきい値シフト量に応じてレベルが選択される第4の読み出しパス電圧を与えることを特徴とする。
選択ワード線に書き込みベリファイ電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの書き込みベリファイを行う際に、前記選択ワード線に隣接しない非選択ワード線に第1の読み出しパス電圧を、前記選択ワード線に隣接してこれより後にデータが書かれる隣接非選択ワード線に前記第1の読み出しパス電圧より低い第2の読み出しパス電圧を与え、
選択ワード線に読み出し電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの通常読み出しを行う際に、前記選択ワード線に隣接しない非選択ワード線に前記第1の読み出しパス電圧を、前記選択ワード線に隣接してこれより後にデータ書き込みが完了する隣接非選択ワード線に、そのデータ書き込みによるセルしきい値シフト量に応じてレベルが選択される、最大値が前記第1の読み出しパス電圧よりも高い第3の読み出しパス電圧を与えることを特徴とする。
図1は、実施の形態によるNAND型フラッシュメモリの全体構成を示す。NAND型フラッシュメモリの基本単位であるNANDセルユニット(NANDストリング)100は、直列接続された複数のメモリセルMC0−MC31とその両端に配置された二つの選択トランジスタSG1,SG2を基本構成とする。
ここまで、実施の形態のNAND型フラッシュメモリの基本構成と基本書き込み制御方式を説明したが、ここには未だ解決課題が残されている。これを具体的に説明する。
従来のNAND型フラッシュメモリでの数値例として、(C4+C3・Cr)/C2=0.066、ΔVwl=4.5V(Vread=5.5V,Vsel=1V)として計算すると、ΔVt=0.3Vとなる。即ち、図7におけるしきい値分布c2とc3の差が0.3Vということになる。
図9は、実施の形態の読み出し/書き込み(R/W)方式(その1)の書き込みベリファイ動作及び通常読み出し動作におけるNANDストリング内のワード線への印加電圧状態を、図5と対応させて示している。また図10は、選択ワード線WLnの上位ページ書き込みベリファイ動作時のその周囲のワード線のセルしきい値状態を、図11は、同じく全セル書き込み終了後の選択ワード線WLnの読み出し時のセルしきい値状態を、それぞれ図6及び図7と対応させて示している。
図13は、実施の形態のR/W方式(その2)の書き込みベリファイ動作及び通常読み出し動作におけるNANDストリング内のワード線への印加電圧状態を、図5及び図9と対応させて示している。また図14は、選択ワード線WLnの上位ページ書き込みベリファイ動作時のその周囲のワード線のセルしきい値状態を、図15は、同じく全セル書き込み終了後の選択ワード線WLnの読み出し時のセルしきい値状態を、それぞれ図6,図10及び図6,図11と対応させて示している。
図16は、実施の形態のR/W方式(その3)の選択ワード線WLnの上位ページ書き込みベリファイ動作時のその周囲のワード線のセルしきい値状態を、図6,図10及び図14と対応させて示している。また図17と図18は、同じく全セル書き込み終了後の選択ワード線WLnの読み出し時のセルしきい値状態を、それぞれ図7,図11及び図15と対応させて示している。但し図17は、非選択ワード線WLn+1のセルに、AまたはCレベルが書かれた場合(上位ページ書き込みによるしきい値シフト量が大きい場合)、図18は、同じくEまたはBレベルが書かれた場合(上位ページ書き込みによるしきい値シフト量が小さい場合)である。
ここまでは、図2で説明したように、隣接セル間の干渉ができる限り小さくなるような書き込み順を適用した場合について説明した。これに対して、例えばソース線側のワード線から順に、ワード線毎に下位ページ書き込みと上位ページ書き込みを完結させて行く書き込み方式を適用した場合には、書き込み後の隣接セルの干渉によるしきい値変化が大きい。
Claims (7)
- 直列接続された複数の浮遊ゲート型不揮発性メモリセルを有するNANDストリングと、前記NANDストリング内の各メモリセルの制御ゲートにそれぞれ接続される複数のワード線とを有する不揮発性半導体記憶装置の読み出し/書き込み制御方法であって、
選択ワード線に選択電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの書き込みベリファイ及び通常読み出しを行う際に、
選択ワード線に隣接してこれより後にデータ書き込みが完了する隣接非選択ワード線を除く非選択ワード線に第1の読み出しパス電圧を、前記隣接非選択ワード線に第1の読み出しパス電圧より高い第2の読み出しパス電圧を与える
ことを特徴とする不揮発性半導体記憶装置の読み出し/書き込み制御方法。 - 直列接続された複数の浮遊ゲート型不揮発性メモリセルを有するNANDストリングと、前記NANDストリング内の各メモリセルの制御ゲートにそれぞれ接続される複数のワード線とを有する不揮発性半導体記憶装置の読み出し/書き込み制御方法であって、
選択ワード線に選択電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの書き込みベリファイ及び通常読み出しを行う際に、
選択ワード線に隣接する二つの隣接非選択ワード線を除く非選択ワード線に第1の読み出しパス電圧を、前記二つの隣接非選択ワード線に第1の読み出しパス電圧より高い第2の読み出しパス電圧を与える
ことを特徴とする不揮発性半導体記憶装置の読み出し/書き込み制御方法。 - 直列接続された複数の浮遊ゲート型不揮発性メモリセルを有するNANDストリングと、前記NANDストリング内の各メモリセルの制御ゲートにそれぞれ接続される複数のワード線とを有する不揮発性半導体記憶装置の読み出し/書き込み制御方法であって、
選択ワード線に書き込みベリファイ電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの書き込みベリファイを行う際に、前記選択ワード線に隣接しない非選択ワード線に第1の読み出しパス電圧を、前記選択ワード線に隣接して既にデータが書かれた第1の隣接非選択ワード線に前記第1の読み出し電圧より高い第2の読み出しパス電圧を、前記選択ワード線に隣接してこれより後にデータが書かれる第2の隣接非選択ワード線に前記第1の読み出しパス電圧より低い第3の読み出しパス電圧を与え、
選択ワード線に読み出し電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの通常読み出しを行う際に、前記選択ワード線に隣接しない非選択ワード線に第1の読み出しパス電圧を、前記選択ワード線に隣接してこれより先にデータが書かれた第1の隣接非選択ワード線に前記第1の読み出し電圧より高い第2の読み出しパス電圧を、前記選択ワード線に隣接してこれより後にデータが書かれた第2の隣接非選択ワード線には、そのデータ書き込みによるセルしきい値シフト量に応じてレベルが選択される第4の読み出しパス電圧を与える
ことを特徴とする不揮発性半導体記憶装置の読み出し/書き込み制御方法。 - 前記第4の読み出しパス電圧は、前記第2の隣接非選択ワード線のセルのデータ書き込みによるしきい値シフト量が小さい場合に、前記第1の読み出しパス電圧より低いレベルとし、しきい値シフト量が大きい場合に前記第2の読み出しパス電圧と同じレベルとする
ことを特徴とする請求項3記載の不揮発性半導体記憶装置の読み出し/書き込み制御方法。 - 前記通常読み出しは、
前記選択ワード線が選択されたときに、その読み出しに先行して前記第2の隣接非選択ワード線のデータ読み出しを行う第1の読み出し動作と、
前記選択ワード線について、前記第1の読み出し動作の読み出しデータを参照して前記第4の読み出しパス電圧のレベルを選択する第2の読み出し動作とを有する
ことを特徴とする請求項4記載の不揮発性半導体記憶装置の読み出し/書き込み制御方法。 - 直列接続された複数の浮遊ゲート型不揮発性メモリセルを有するNANDストリングと、前記NANDストリング内の各メモリセルの制御ゲートにそれぞれ接続される複数のワード線とを有する不揮発性半導体記憶装置の読み出し/書き込み制御方法であって、
選択ワード線に書き込みベリファイ電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの書き込みベリファイを行う際に、前記選択ワード線に隣接しない非選択ワード線に第1の読み出しパス電圧を、前記選択ワード線に隣接してこれより後にデータが書かれる隣接非選択ワード線に前記第1の読み出しパス電圧より低い第2の読み出しパス電圧を与え、
選択ワード線に読み出し電圧を、非選択ワード線にセルデータによらず非選択メモリセルをオンさせる読み出しパス電圧を与えて、NANDストリング内の選択メモリセルの通常読み出しを行う際に、前記選択ワード線に隣接しない非選択ワード線に前記第1の読み出しパス電圧を、前記選択ワード線に隣接してこれより後にデータ書き込みが完了する隣接非選択ワード線に、そのデータ書き込みによるセルしきい値シフト量に応じてレベルが選択される、最大値が前記第1の読み出しパス電圧よりも高い第3の読み出しパス電圧を与える
ことを特徴とする不揮発性半導体記憶装置の読み出し/書き込み制御方法。 - メモリセルは、負しきい値の消去状態のデータレベルEと、正のしきい値のデータレベルA,B及びC(A<B<C)とにより定義される4値データ記憶を行うものであり、
データ書き込みは、データレベルEのメモリセルを選択的にデータレベルAとBの間の中間レベルLMに上昇させる下位ページ書き込みと、データレベルEのメモリセルを選択的にデータレベルAへ、中間レベルLMのメモリセルをデータレベルB又はCへと上昇させる上位ページ書き込みとからなり、かつ
前記データ書き込みは、基本的にNANDストリングの共通ソース線に近い方のワード線から順に行うものであって、第1のワード線のメモリセルに下位ページ書き込みを行い、次いで隣接する第2のワード線のメモリセルに下位ページ書き込みを行った後に、前記第1のワード線にそのメモリセルに上位ページ書き込みを行う、という書き込み順序に従う
ことを特徴とする請求項1乃至5のいずれかに記載の不揮発性半導体記憶装置の読み出し/書き込み制御方法。
Priority Applications (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239089A JP4510060B2 (ja) | 2007-09-14 | 2007-09-14 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
TW106131623A TWI636463B (zh) | 2007-09-14 | 2008-09-09 | 非揮發性半導體記憶裝置 |
TW110127215A TWI786744B (zh) | 2007-09-14 | 2008-09-09 | 非揮發性半導體記憶裝置 |
TW102126961A TWI496160B (zh) | 2007-09-14 | 2008-09-09 | 控制非揮發性半導體記憶裝置的方法 |
TW104118049A TWI567753B (zh) | 2007-09-14 | 2008-09-09 | 非揮發性半導體記憶裝置及控制其之方法 |
TW107127304A TWI698886B (zh) | 2007-09-14 | 2008-09-09 | 非揮發性半導體記憶裝置 |
TW105138000A TWI605467B (zh) | 2007-09-14 | 2008-09-09 | 非揮發性半導體記憶裝置及控制其之方法 |
TW111141886A TWI832532B (zh) | 2007-09-14 | 2008-09-09 | Ic封裝 |
TW097134596A TWI407450B (zh) | 2007-09-14 | 2008-09-09 | 控制非揮發性半導體記憶裝置的方法 |
TW109119066A TWI738375B (zh) | 2007-09-14 | 2008-09-09 | 非揮發性半導體記憶裝置 |
US12/209,486 US7916547B2 (en) | 2007-09-14 | 2008-09-12 | Method for controlling a non-volatile semiconductor memory device |
KR1020080090521A KR100976004B1 (ko) | 2007-09-14 | 2008-09-12 | 불휘발성 반도체 기억 장치의 제어 방법 및 불휘발성 반도체 기억 장치 |
US13/852,792 USRE46749E1 (en) | 2007-09-14 | 2013-03-28 | Method for controlling a non-volatile semiconductor memory device |
US15/848,772 USRE48244E1 (en) | 2007-09-14 | 2017-12-20 | Non-volatile semiconductor memory device including application of different voltages to memory cells based on their proximity to a selected memory cell |
US17/004,584 USRE50025E1 (en) | 2007-09-14 | 2020-08-27 | Non-volatile semiconductor memory device including application of different voltages to memory cells based on their proximity to a selected memory cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239089A JP4510060B2 (ja) | 2007-09-14 | 2007-09-14 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009070501A true JP2009070501A (ja) | 2009-04-02 |
JP4510060B2 JP4510060B2 (ja) | 2010-07-21 |
Family
ID=40454280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007239089A Active JP4510060B2 (ja) | 2007-09-14 | 2007-09-14 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US7916547B2 (ja) |
JP (1) | JP4510060B2 (ja) |
KR (1) | KR100976004B1 (ja) |
TW (9) | TWI698886B (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010539631A (ja) * | 2007-09-17 | 2010-12-16 | サンディスク コーポレイション | プログラミング中にベリファイするために隣接するワード線をバイアスするための不揮発性メモリおよびその方法 |
JP2011070724A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2011138578A (ja) * | 2009-12-28 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2011204299A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8208309B2 (en) | 2009-09-02 | 2012-06-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of operating the same |
US8422306B2 (en) | 2010-12-06 | 2013-04-16 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
US8599619B2 (en) | 2010-09-22 | 2013-12-03 | Kabushiki Kaisha Toshiba | Memory system |
JP2013254542A (ja) * | 2012-06-07 | 2013-12-19 | Toshiba Corp | 半導体メモリ |
US8751888B2 (en) | 2011-01-27 | 2014-06-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
US8867269B2 (en) | 2012-02-10 | 2014-10-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US8913433B2 (en) | 2010-06-28 | 2014-12-16 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices, read methods thereof and memory systems including the nonvolatile memory devices |
US8929140B2 (en) | 2009-11-06 | 2015-01-06 | Kabushiki Kaisha Toshiba | Memory system in which a read level is changed based on standing time and at least one of a read, write or erase count |
WO2015004714A1 (ja) * | 2013-07-08 | 2015-01-15 | 株式会社 東芝 | 半導体記憶装置 |
US9449708B2 (en) | 2013-09-09 | 2016-09-20 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US9704570B2 (en) | 2013-09-13 | 2017-07-11 | Kabushiki Kaisha Toshiba | Semiconductor memory device and memory system |
US9847135B2 (en) | 2015-01-30 | 2017-12-19 | Toshiba Memory Corporation | Memory device and method of reading data |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7894269B2 (en) * | 2006-07-20 | 2011-02-22 | Sandisk Corporation | Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells |
JP2009193631A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010123210A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Corp | 半導体記憶装置 |
US8094495B2 (en) * | 2008-11-25 | 2012-01-10 | Samsung Electronics Co., Ltd. | Nonvolatile memory device |
JP2010129125A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | 多値不揮発性半導体メモリ |
TWI393142B (zh) * | 2008-12-29 | 2013-04-11 | Macronix Int Co Ltd | 記憶體裝置與其控制方法 |
KR101005184B1 (ko) * | 2009-02-26 | 2011-01-04 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 동작 방법 |
JP2010218637A (ja) * | 2009-03-17 | 2010-09-30 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
US7898864B2 (en) * | 2009-06-24 | 2011-03-01 | Sandisk Corporation | Read operation for memory with compensation for coupling based on write-erase cycles |
US8634240B2 (en) | 2009-10-28 | 2014-01-21 | SanDisk Technologies, Inc. | Non-volatile memory and method with accelerated post-write read to manage errors |
US8423866B2 (en) * | 2009-10-28 | 2013-04-16 | SanDisk Technologies, Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
US8214700B2 (en) * | 2009-10-28 | 2012-07-03 | Sandisk Technologies Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
US8144516B2 (en) * | 2009-12-03 | 2012-03-27 | Micron Technology, Inc. | Dynamic pass voltage for sense operation in a memory device |
KR101081311B1 (ko) * | 2009-12-07 | 2011-11-08 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 동작 방법 |
KR20110096414A (ko) * | 2010-02-22 | 2011-08-30 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
KR101692451B1 (ko) | 2010-05-24 | 2017-01-04 | 삼성전자주식회사 | 메모리 반도체 장치 및 그 동작 방법 |
US8531888B2 (en) | 2010-07-07 | 2013-09-10 | Marvell World Trade Ltd. | Determining optimal reference voltages for progressive reads in flash memory systems |
US8432732B2 (en) | 2010-07-09 | 2013-04-30 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays |
US8514630B2 (en) | 2010-07-09 | 2013-08-20 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays: current based approach |
KR101605911B1 (ko) * | 2010-07-09 | 2016-03-23 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자 및 그 소거방법 |
US8305807B2 (en) | 2010-07-09 | 2012-11-06 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
KR101124333B1 (ko) * | 2010-09-30 | 2012-03-16 | 주식회사 하이닉스반도체 | 전류 소모를 감소시킬 수 있는 비휘발성 메모리 장치 및 그 구동방법 |
KR101784973B1 (ko) | 2010-11-11 | 2017-10-13 | 삼성전자주식회사 | 메모리 소자의 동작 전압 제공 방법 및 메모리 컨트롤러 |
JP5595901B2 (ja) | 2010-12-28 | 2014-09-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2012150857A (ja) | 2011-01-17 | 2012-08-09 | Toshiba Corp | 電源回路 |
US8472266B2 (en) * | 2011-03-31 | 2013-06-25 | Sandisk Technologies Inc. | Reducing neighbor read disturb |
JP5404685B2 (ja) | 2011-04-06 | 2014-02-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8379454B2 (en) | 2011-05-05 | 2013-02-19 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
JP2013012267A (ja) | 2011-06-29 | 2013-01-17 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8726104B2 (en) | 2011-07-28 | 2014-05-13 | Sandisk Technologies Inc. | Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages |
US8775901B2 (en) | 2011-07-28 | 2014-07-08 | SanDisk Technologies, Inc. | Data recovery for defective word lines during programming of non-volatile memory arrays |
US8750042B2 (en) | 2011-07-28 | 2014-06-10 | Sandisk Technologies Inc. | Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures |
KR101809222B1 (ko) * | 2011-11-23 | 2017-12-19 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 리드 방법 |
JP2013114701A (ja) * | 2011-11-25 | 2013-06-10 | Toshiba Corp | 半導体記憶装置 |
US8913437B2 (en) * | 2011-12-15 | 2014-12-16 | Marvell World Trade Ltd. | Inter-cell interference cancellation |
WO2013132532A1 (en) | 2012-03-06 | 2013-09-12 | Hitachi, Ltd. | Semiconductor storage device having nonvolatile semiconductor memory |
JP2014026695A (ja) * | 2012-07-26 | 2014-02-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9081664B2 (en) * | 2012-08-10 | 2015-07-14 | Kabushiki Kaisha Toshiba | Memory system capable of preventing data destruction |
JP2014063555A (ja) * | 2012-09-24 | 2014-04-10 | Toshiba Corp | 不揮発性半導体記憶装置、及びその制御方法 |
US8861269B2 (en) * | 2013-03-05 | 2014-10-14 | Sandisk Technologies Inc. | Internal data load for non-volatile storage |
TWI573148B (zh) * | 2013-08-02 | 2017-03-01 | 東芝股份有限公司 | A controller, a memory system, and a memory device |
US9552251B2 (en) * | 2014-04-22 | 2017-01-24 | Sandisk Technologies Llc | Neighboring word line program disturb countermeasure for charge-trapping memory |
US9373409B2 (en) * | 2014-07-08 | 2016-06-21 | Macronix International Co., Ltd. | Systems and methods for reduced program disturb for 3D NAND flash |
JP2016054017A (ja) | 2014-09-04 | 2016-04-14 | 株式会社東芝 | 半導体記憶装置 |
TWI552155B (zh) * | 2014-09-23 | 2016-10-01 | 旺宏電子股份有限公司 | 用於快閃記憶體的感測方法及其記憶體元件 |
US9449700B2 (en) * | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
TWI550612B (zh) * | 2015-03-23 | 2016-09-21 | 群聯電子股份有限公司 | 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元 |
US9613691B2 (en) * | 2015-03-27 | 2017-04-04 | Intel Corporation | Apparatus and method for drift cancellation in a memory |
CN106158024B (zh) * | 2015-03-30 | 2019-08-06 | 群联电子股份有限公司 | 数据编程方法、存储器存储装置及存储器控制电路单元 |
US9875811B2 (en) | 2016-01-13 | 2018-01-23 | Macronix International Co., Ltd. | Method and device for reading a memory |
TWI621125B (zh) * | 2016-01-26 | 2018-04-11 | 旺宏電子股份有限公司 | 記憶體之讀取方法與裝置 |
KR102504294B1 (ko) * | 2016-03-25 | 2023-02-28 | 삼성전자 주식회사 | 메모리 장치, 메모리 시스템 및 이에 대한 독출/검증 동작 방법 |
KR102533016B1 (ko) * | 2016-07-28 | 2023-05-17 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
JP2018041518A (ja) | 2016-09-06 | 2018-03-15 | 東芝メモリ株式会社 | メモリデバイス |
CN110610942B (zh) * | 2018-06-15 | 2023-07-28 | 硅存储技术公司 | 用于减少闪存存储器系统中字线和控制栅极线之间的耦合的方法和装置 |
US10885986B2 (en) | 2019-02-15 | 2021-01-05 | Macronix International Co., Ltd. | Low noise bit line circuits |
JP2021131919A (ja) | 2020-02-20 | 2021-09-09 | キオクシア株式会社 | 半導体記憶装置及びその読み出し方法 |
WO2021232223A1 (en) | 2020-05-19 | 2021-11-25 | Yangtze Memory Technologies Co., Ltd. | 3d nand flash and operation method thereof |
JP2022035525A (ja) * | 2020-08-21 | 2022-03-04 | キオクシア株式会社 | 半導体記憶装置の動作条件の調整方法 |
CN112466368B (zh) * | 2020-11-26 | 2021-09-24 | 长江存储科技有限责任公司 | 三维存储器及其控制方法 |
KR20230010770A (ko) | 2020-11-26 | 2023-01-19 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 메모리 및 그의 제어 방법 |
CN112614530B (zh) * | 2021-01-04 | 2022-04-01 | 长江存储科技有限责任公司 | 三维存储器及其控制方法 |
CN112802525B (zh) * | 2021-01-28 | 2022-10-28 | 长江存储科技有限责任公司 | 三维存储器及其控制方法 |
JP2022146645A (ja) | 2021-03-22 | 2022-10-05 | キオクシア株式会社 | 半導体装置、メモリシステム及び半導体記憶装置 |
US11693587B2 (en) * | 2021-08-17 | 2023-07-04 | Micron Technology, Inc. | System driven pass-through voltage adjustment to improve read disturb in memory devices |
US11790994B2 (en) | 2021-09-22 | 2023-10-17 | Western Digital Technologies, Inc. | Non-volatile memory with reverse state program |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09139092A (ja) * | 1995-11-14 | 1997-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2002358792A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体記憶装置 |
JP2005285185A (ja) * | 2004-03-29 | 2005-10-13 | Toshiba Corp | 半導体記憶装置 |
JP2007080307A (ja) * | 2005-09-09 | 2007-03-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009539203A (ja) * | 2006-06-01 | 2009-11-12 | サンディスク コーポレイション | 異なる電圧を使用する不揮発性記憶装置のための検証動作 |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07254651A (ja) * | 1994-03-16 | 1995-10-03 | Toshiba Corp | 半導体集積回路装置 |
US5726934A (en) * | 1996-04-09 | 1998-03-10 | Information Storage Devices, Inc. | Method and apparatus for analog reading values stored in floating gate structures |
US5835414A (en) * | 1996-06-14 | 1998-11-10 | Macronix International Co., Ltd. | Page mode program, program verify, read and erase verify for floating gate memory device with low current page buffer |
US5805499A (en) * | 1997-02-28 | 1998-09-08 | Advanced Micro Devices, Inc. | Channel hot-carrier page write for NAND applications |
JP3866460B2 (ja) * | 1998-11-26 | 2007-01-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3540640B2 (ja) * | 1998-12-22 | 2004-07-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3886673B2 (ja) * | 1999-08-06 | 2007-02-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6175523B1 (en) * | 1999-10-25 | 2001-01-16 | Advanced Micro Devices, Inc | Precharging mechanism and method for NAND-based flash memory devices |
JP3961759B2 (ja) | 2000-10-31 | 2007-08-22 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3631463B2 (ja) * | 2001-12-27 | 2005-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100459228B1 (ko) * | 2002-01-26 | 2004-12-03 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 및 그 구동방법 |
KR100535651B1 (ko) * | 2003-06-30 | 2005-12-08 | 주식회사 하이닉스반도체 | 플래시 메모리 셀과, 낸드 및 노아 타입의 플래시 메모리장치의 독출방법 |
US6914823B2 (en) * | 2003-07-29 | 2005-07-05 | Sandisk Corporation | Detecting over programmed memory after further programming |
JP3884448B2 (ja) * | 2004-05-17 | 2007-02-21 | 株式会社東芝 | 半導体記憶装置 |
US7023739B2 (en) * | 2003-12-05 | 2006-04-04 | Matrix Semiconductor, Inc. | NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same |
US7372730B2 (en) * | 2004-01-26 | 2008-05-13 | Sandisk Corporation | Method of reading NAND memory to compensate for coupling between storage elements |
JP4170952B2 (ja) * | 2004-01-30 | 2008-10-22 | 株式会社東芝 | 半導体記憶装置 |
US7177977B2 (en) * | 2004-03-19 | 2007-02-13 | Sandisk Corporation | Operating non-volatile memory without read disturb limitations |
KR100559714B1 (ko) * | 2004-04-19 | 2006-03-10 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자 및 이의 프로그램 방법 |
KR100632942B1 (ko) * | 2004-05-17 | 2006-10-12 | 삼성전자주식회사 | 불 휘발성 메모리 장치의 프로그램 방법 |
US7212435B2 (en) * | 2004-06-30 | 2007-05-01 | Micron Technology, Inc. | Minimizing adjacent wordline disturb in a memory device |
US7064981B2 (en) * | 2004-08-04 | 2006-06-20 | Micron Technology, Inc. | NAND string wordline delay reduction |
US7170785B2 (en) * | 2004-09-09 | 2007-01-30 | Macronix International Co., Ltd. | Method and apparatus for operating a string of charge trapping memory cells |
KR100598107B1 (ko) * | 2004-09-21 | 2006-07-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성 방법 |
US7272043B2 (en) * | 2004-12-27 | 2007-09-18 | Macronix International Co., Ltd. | Operation methods for a non-volatile memory cell in an array |
KR100648277B1 (ko) * | 2004-12-30 | 2006-11-23 | 삼성전자주식회사 | 프로그램 시간을 줄일 수 있는 플래시 메모리 장치 |
US7187585B2 (en) * | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
KR100697284B1 (ko) * | 2005-05-02 | 2007-03-20 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP4728726B2 (ja) * | 2005-07-25 | 2011-07-20 | 株式会社東芝 | 半導体記憶装置 |
JP4891580B2 (ja) * | 2005-08-31 | 2012-03-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7545675B2 (en) * | 2005-12-16 | 2009-06-09 | Sandisk Corporation | Reading non-volatile storage with efficient setup |
US7369437B2 (en) * | 2005-12-16 | 2008-05-06 | Sandisk Corporation | System for reading non-volatile storage with efficient setup |
WO2007075180A1 (en) * | 2005-12-27 | 2007-07-05 | Sandisk Corporation | Flash memory device comprising a booster plate |
US7436733B2 (en) * | 2006-03-03 | 2008-10-14 | Sandisk Corporation | System for performing read operation on non-volatile storage with compensation for coupling |
US7606075B2 (en) * | 2006-04-19 | 2009-10-20 | Micron Technology, Inc. | Read operation for NAND memory |
US7310272B1 (en) * | 2006-06-02 | 2007-12-18 | Sandisk Corporation | System for performing data pattern sensitivity compensation using different voltage |
US7391650B2 (en) | 2006-06-16 | 2008-06-24 | Sandisk Corporation | Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates |
JP2008052808A (ja) * | 2006-08-24 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード |
US7561472B2 (en) * | 2006-09-11 | 2009-07-14 | Micron Technology, Inc. | NAND architecture memory with voltage sensing |
US7606070B2 (en) * | 2006-12-29 | 2009-10-20 | Sandisk Corporation | Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation |
US7606079B2 (en) * | 2007-04-25 | 2009-10-20 | Sandisk Corporation | Reducing power consumption during read operations in non-volatile storage |
US7440327B1 (en) * | 2007-04-25 | 2008-10-21 | Sandisk Corporation | Non-volatile storage with reduced power consumption during read operations |
US7619931B2 (en) * | 2007-06-26 | 2009-11-17 | Micron Technology, Inc. | Program-verify method with different read and verify pass-through voltages |
US7508715B2 (en) * | 2007-07-03 | 2009-03-24 | Sandisk Corporation | Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
US7894263B2 (en) * | 2007-09-28 | 2011-02-22 | Sandisk Corporation | High voltage generation and control in source-side injection programming of non-volatile memory |
JP2011054249A (ja) | 2009-09-02 | 2011-03-17 | Toshiba Corp | 半導体記憶装置 |
-
2007
- 2007-09-14 JP JP2007239089A patent/JP4510060B2/ja active Active
-
2008
- 2008-09-09 TW TW107127304A patent/TWI698886B/zh active
- 2008-09-09 TW TW097134596A patent/TWI407450B/zh active
- 2008-09-09 TW TW109119066A patent/TWI738375B/zh active
- 2008-09-09 TW TW104118049A patent/TWI567753B/zh active
- 2008-09-09 TW TW105138000A patent/TWI605467B/zh active
- 2008-09-09 TW TW102126961A patent/TWI496160B/zh active
- 2008-09-09 TW TW106131623A patent/TWI636463B/zh active
- 2008-09-09 TW TW110127215A patent/TWI786744B/zh active
- 2008-09-09 TW TW111141886A patent/TWI832532B/zh active
- 2008-09-12 US US12/209,486 patent/US7916547B2/en not_active Ceased
- 2008-09-12 KR KR1020080090521A patent/KR100976004B1/ko active IP Right Grant
-
2013
- 2013-03-28 US US13/852,792 patent/USRE46749E1/en active Active
-
2017
- 2017-12-20 US US15/848,772 patent/USRE48244E1/en active Active
-
2020
- 2020-08-27 US US17/004,584 patent/USRE50025E1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09139092A (ja) * | 1995-11-14 | 1997-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2002358792A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体記憶装置 |
JP2005285185A (ja) * | 2004-03-29 | 2005-10-13 | Toshiba Corp | 半導体記憶装置 |
JP2007080307A (ja) * | 2005-09-09 | 2007-03-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009539203A (ja) * | 2006-06-01 | 2009-11-12 | サンディスク コーポレイション | 異なる電圧を使用する不揮発性記憶装置のための検証動作 |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010539631A (ja) * | 2007-09-17 | 2010-12-16 | サンディスク コーポレイション | プログラミング中にベリファイするために隣接するワード線をバイアスするための不揮発性メモリおよびその方法 |
US8208309B2 (en) | 2009-09-02 | 2012-06-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of operating the same |
JP2011070724A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8238159B2 (en) | 2009-09-25 | 2012-08-07 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device and method of controlling the same |
US9767913B2 (en) | 2009-11-06 | 2017-09-19 | Toshiba Memory Corporation | Memory system performing read of nonvolatile semiconductor memory device |
US11984167B2 (en) | 2009-11-06 | 2024-05-14 | Kioxia Corporation | Memory system performing read operation with read voltage |
US10020063B2 (en) | 2009-11-06 | 2018-07-10 | Toshiba Memory Corporation | Memory system performing read of nonvolatile semiconductor memory device |
US10373692B2 (en) | 2009-11-06 | 2019-08-06 | Toshiba Memory Corporation | Memory system performing read of nonvolatile semiconductor memory device |
US10916312B2 (en) | 2009-11-06 | 2021-02-09 | Toshiba Memory Corporation | Memory system performing read of nonvolatile semiconductor memory device |
US8929140B2 (en) | 2009-11-06 | 2015-01-06 | Kabushiki Kaisha Toshiba | Memory system in which a read level is changed based on standing time and at least one of a read, write or erase count |
US11475962B2 (en) | 2009-11-06 | 2022-10-18 | Kioxia Corporation | Memory system performing read operation with read voltage |
US9524786B2 (en) | 2009-11-06 | 2016-12-20 | Kabushiki Kaisha Toshiba | Memory system changing a memory cell read voltage upon detecting a memory cell read error |
JP2011138578A (ja) * | 2009-12-28 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2011204299A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8913433B2 (en) | 2010-06-28 | 2014-12-16 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices, read methods thereof and memory systems including the nonvolatile memory devices |
US8599619B2 (en) | 2010-09-22 | 2013-12-03 | Kabushiki Kaisha Toshiba | Memory system |
US8422306B2 (en) | 2010-12-06 | 2013-04-16 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
US8751888B2 (en) | 2011-01-27 | 2014-06-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
US8867269B2 (en) | 2012-02-10 | 2014-10-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9390800B2 (en) | 2012-06-07 | 2016-07-12 | Kabushiki Kaisha Toshiba | Semiconductor memory and semiconductor memory control method |
JP2013254542A (ja) * | 2012-06-07 | 2013-12-19 | Toshiba Corp | 半導体メモリ |
WO2015004714A1 (ja) * | 2013-07-08 | 2015-01-15 | 株式会社 東芝 | 半導体記憶装置 |
US9449708B2 (en) | 2013-09-09 | 2016-09-20 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US9911499B2 (en) | 2013-09-13 | 2018-03-06 | Toshiba Memory Corporation | Semiconductor memory device and memory system |
US9704570B2 (en) | 2013-09-13 | 2017-07-11 | Kabushiki Kaisha Toshiba | Semiconductor memory device and memory system |
US9847135B2 (en) | 2015-01-30 | 2017-12-19 | Toshiba Memory Corporation | Memory device and method of reading data |
Also Published As
Publication number | Publication date |
---|---|
KR100976004B1 (ko) | 2010-08-17 |
US7916547B2 (en) | 2011-03-29 |
TW202309895A (zh) | 2023-03-01 |
TW201603046A (zh) | 2016-01-16 |
USRE50025E1 (en) | 2024-06-25 |
TWI407450B (zh) | 2013-09-01 |
USRE46749E1 (en) | 2018-03-06 |
TW201917727A (zh) | 2019-05-01 |
TWI832532B (zh) | 2024-02-11 |
TW201346931A (zh) | 2013-11-16 |
TW201814699A (zh) | 2018-04-16 |
TW200929255A (en) | 2009-07-01 |
TWI605467B (zh) | 2017-11-11 |
TWI786744B (zh) | 2022-12-11 |
KR20090028483A (ko) | 2009-03-18 |
TWI698886B (zh) | 2020-07-11 |
TWI496160B (zh) | 2015-08-11 |
TWI567753B (zh) | 2017-01-21 |
TW201721641A (zh) | 2017-06-16 |
TW202103160A (zh) | 2021-01-16 |
TW202141482A (zh) | 2021-11-01 |
TWI738375B (zh) | 2021-09-01 |
US20090073763A1 (en) | 2009-03-19 |
USRE48244E1 (en) | 2020-10-06 |
JP4510060B2 (ja) | 2010-07-21 |
TWI636463B (zh) | 2018-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4510060B2 (ja) | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 | |
JP4856138B2 (ja) | 不揮発性半導体記憶装置 | |
US7672166B2 (en) | Method of programming in a non-volatile memory device and non-volatile memory device for performing the same | |
JP5150245B2 (ja) | 半導体記憶装置 | |
KR100862119B1 (ko) | 고속 캐쉬 판독 동작이 가능한 반도체 메모리 디바이스 | |
US8472259B2 (en) | Non-volatile semiconductor memory device | |
US9082488B2 (en) | Flash memory device and method of programming the same | |
US20140340964A1 (en) | Nonvolatile semiconductor memory device | |
JP5414550B2 (ja) | 半導体記憶装置 | |
JP4510072B2 (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
TWI567744B (zh) | 半導體裝置的操作方法 | |
US8520435B2 (en) | Nonvolatile memory device and method of operating the same | |
US8068362B2 (en) | Non-volatile semiconductor memory device and method of reading the same | |
JP2008135100A (ja) | 半導体記憶装置及びそのデータ消去方法 | |
JP2008084471A (ja) | 半導体記憶装置 | |
US8804433B2 (en) | Semiconductor memory device and operating method thereof | |
JP2008140488A (ja) | 半導体記憶装置 | |
JP2009266349A (ja) | 不揮発性半導体記憶装置 | |
JP2008146771A (ja) | 半導体記憶装置 | |
JP2009043390A (ja) | 不揮発性メモリ装置のソフトプログラム方法 | |
JP2008091011A (ja) | フラッシュメモリ素子とそのプログラム方法 | |
US10032519B2 (en) | Semiconductor memory device in which bit line pre-charging, which is based on result of verify operation, is initiated prior to completion of the verify operation | |
KR101203256B1 (ko) | 불휘발성 메모리 장치 및 이의 동작 방법 | |
JP5242603B2 (ja) | 半導体記憶装置 | |
US10014064B2 (en) | Non-volatile semiconductor storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4510060 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |