JP4891580B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4891580B2 JP4891580B2 JP2005251988A JP2005251988A JP4891580B2 JP 4891580 B2 JP4891580 B2 JP 4891580B2 JP 2005251988 A JP2005251988 A JP 2005251988A JP 2005251988 A JP2005251988 A JP 2005251988A JP 4891580 B2 JP4891580 B2 JP 4891580B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cell
- memory cell
- write
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/565—Multilevel memory comprising elements in triple well structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Description
NANDセルユニット内の選択メモリセルに書き込み電圧Vpgmが、前記選択メモリセルよりソース線側にある非選択メモリセルに所定個数おきにチャネル分離用電圧Vbが、残りの非選択メモリセルに書き込み中間電圧Vm(Vb<Vm<Vpgm)が与えられるデータ書き込みモードを有する。
[実施の形態1]
図4は、実施の形態によるNAND型フラッシュメモリの全体構成の概略図を示す。NAND型フラッシュメモリの基本単位であるNANDセルユニット(NANDストリング)100は、直列接続された複数のメモリセルMC0−MC31とその両端に配置された二つの選択トランジスタSG1とSG2により構成されている。即ちNANDセルユニット100は、その一端が選択トランジスタSG1を介してビット線BLに接続され、他端が選択トランジスタSG2を介して、メモリアレイ102内で共通のソース線CELSRCに接続されている。
チャネル分離用電圧VbをVb=0Vとし、Vb=Vc=0Vが与えられるメモリセルMC3,MC8及びMC13のしきい値Vtがそれぞれ、2V,2V及び0.5Vであるとする。このとき、メモリセルMC3,MC8及びMC13は、理想的にはカットオフ状態である。
チャネル分離用電圧VbをVb=0Vとし、Vb=Vc=0Vが与えられるメモリセルMC3,MC8及びMC13のしきい値Vtがそれぞれ、2V,0.5V及び−1Vであるとする。このとき、メモリセルMC3及びMC8は、理想的にはカットオフ状態であり、メモリセルMC13はオン状態である。
Vb=0Vとし、0Vが与えられるメモリセルMC3,MC8及びMC13のしきい値Vtがそれぞれ、−2V,−2V及び0.5Vであるとする。このとき、メモリセルMC13はカットオフ状態であり、Vmが印加されたとき、既書き込み非選択セル側のチャネル領域および拡散層の容量Cch1,Cch2及びCch3はそれぞれブーストされた電位になる。
Vb=0Vとし、メモリセルMC3,MC8及びMC13のしきい値が全てVt=−2Vであるとする。この場合には、メモリセルMC3,MC8及びMC13はカットオフしないので、非選択ワード線に電圧Vmを印加しても既書き込み非選択セル側のチャネル領域および拡散層はブーストされることなく、未書き込みセル側(ビット線側)と同じ0Vに保持される。従って、書き込みディスターブは生じない。
実施の形態1においては、チャネル分離用電圧Vc=0Vが印加されたメモリセルを基点として、相対的にチャネル分離用電圧Vbを印加する位置を決定していた。これに対して、図12及び図13に示す実施の形態2では、NANDセルユニット内をいくつかにグループ分けして、それぞれのグループ内の少なくとも一つのメモリセル(ワード線)にチャネル分離用電圧Vbを固定的に印加する。
Claims (3)
- 電気的書き換え可能な複数の不揮発性メモリセルが直列接続されてNANDセルユニットを構成し、NANDセルユニットの一端がソース線に、他端がビット線に接続されたメモリセルアレイを有する不揮発性半導体記憶装置であって、
NANDセルユニット内の選択メモリセルに書き込み電圧Vpgmが、前記選択メモリセルのソース線側二つ隣りの非選択メモリセルに、第1のチャネル分離用電圧Vcが、前記選択メモリセルのソース線側一つ隣りの非選択メモリセルに、電圧Va(Vc<Va<Vpgm)が、前記第1のチャネル分離用電圧Vcが与えられた非選択メモリセルからソース線側に複数個おきに配置された非選択メモリセルに、第2のチャネル分離用電圧Vb(Vb≧Vc)が、前記第2のチャネル分離用電圧Vbが印加される非選択メモリセル間に配置された複数の互いに隣接する非選択メモリセルに書き込み中間電圧Vm(Vb<Vm<Vpgm)が与えられるデータ書き込みモードを有する
ことを特徴とする不揮発性半導体記憶装置。 - 電気的書き換え可能な複数の不揮発性メモリセルが直列接続されてNANDセルユニットを構成し、NANDセルユニットの一端がソース線に、他端がビット線に接続されたメモリセルアレイを有する不揮発性半導体記憶装置のデータ書き込み方法であって、
データ書き込み時、NANDセルユニット内の選択メモリセルのチャネル電圧をビット線に与えた書き込みデータに応じて制御し、前記選択メモリセルに書き込み電圧Vpgmを、前記選択メモリセルのソース線側二つ隣りの非選択メモリセルに、第1のチャネル分離用電圧Vcを、前記選択メモリセルのソース線側一つ隣りの非選択メモリセルに、電圧Va(Vc<Va<Vpgm)を、前記第1のチャネル分離用電圧Vcが与えられた非選択メモリセルからソース線側に複数個おきに配置された非選択メモリセルに、第2のチャネル分離用電圧Vb(Vb≧Vc)を、前記第2のチャネル分離用電圧Vbが印加される非選択メモリセル間に配置された複数の互いに隣接する非選択メモリセルに書き込み中間電圧Vm(Vb<Vm<Vpgm)を与える
ことを特徴とする不揮発性半導体記憶装置のデータ書き込み方法。 - NANDセルユニット内のメモリセルが同数ずつの複数グループに分けられ、データ書き込み時、選択メモリセルを含むグループのソース線側に隣接するグループを除いて、各グループ内の固定位置の非選択メモリセルに第2のチャネル分離用電圧Vbを与える
ことを特徴とする請求項2記載の不揮発性半導体記憶装置のデータ書き込み方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005251988A JP4891580B2 (ja) | 2005-08-31 | 2005-08-31 | 不揮発性半導体記憶装置 |
US11/512,325 US7420843B2 (en) | 2005-08-31 | 2006-08-30 | Non-volatile semiconductor memory device |
KR1020060083018A KR100874527B1 (ko) | 2005-08-31 | 2006-08-30 | 비휘발성 반도체 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005251988A JP4891580B2 (ja) | 2005-08-31 | 2005-08-31 | 不揮発性半導体記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007066440A JP2007066440A (ja) | 2007-03-15 |
JP2007066440A5 JP2007066440A5 (ja) | 2008-08-28 |
JP4891580B2 true JP4891580B2 (ja) | 2012-03-07 |
Family
ID=37803847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005251988A Expired - Fee Related JP4891580B2 (ja) | 2005-08-31 | 2005-08-31 | 不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7420843B2 (ja) |
JP (1) | JP4891580B2 (ja) |
KR (1) | KR100874527B1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008047219A (ja) * | 2006-08-16 | 2008-02-28 | Toshiba Corp | Nand型フラッシュメモリ |
US7977186B2 (en) * | 2006-09-28 | 2011-07-12 | Sandisk Corporation | Providing local boosting control implant for non-volatile memory |
US7705387B2 (en) * | 2006-09-28 | 2010-04-27 | Sandisk Corporation | Non-volatile memory with local boosting control implant |
US7952929B2 (en) | 2007-02-07 | 2011-05-31 | Mosaid Technologies Incorporated | Source side asymmetrical precharge programming scheme |
US7936599B2 (en) * | 2007-06-15 | 2011-05-03 | Micron Technology, Inc. | Coarse and fine programming in a solid state memory |
JP4510060B2 (ja) * | 2007-09-14 | 2010-07-21 | 株式会社東芝 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
CN101652740B (zh) | 2007-10-29 | 2012-06-13 | 松下电器产业株式会社 | 被编入脑波接口系统的修正装置、方法及计算机程序 |
US7701784B2 (en) * | 2007-11-02 | 2010-04-20 | Kabushiki Kaisha Toshiba | Semiconductor memory device which includes memory cell having charge accumulation layer and control gate |
JP4640658B2 (ja) * | 2008-02-15 | 2011-03-02 | マイクロン テクノロジー, インク. | マルチレベル抑制スキーム |
KR101468097B1 (ko) * | 2008-09-18 | 2014-12-04 | 삼성전자주식회사 | 메모리 장치 및 그것의 프로그램 방법 |
KR101692451B1 (ko) * | 2010-05-24 | 2017-01-04 | 삼성전자주식회사 | 메모리 반도체 장치 및 그 동작 방법 |
JP2015041402A (ja) | 2013-08-23 | 2015-03-02 | 株式会社東芝 | 不揮発性半導体記憶装置、及びデータ書き込み方法 |
JP2015130213A (ja) * | 2014-01-07 | 2015-07-16 | 株式会社東芝 | 半導体記憶装置 |
JP6869633B2 (ja) * | 2015-08-14 | 2021-05-12 | マクロニクス インターナショナル カンパニー リミテッド | 3次元nandメモリ装置及びその駆動方法 |
JP6400547B2 (ja) * | 2015-09-14 | 2018-10-03 | 東芝メモリ株式会社 | メモリデバイス |
KR102461094B1 (ko) * | 2016-08-02 | 2022-11-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
CN112365913B (zh) * | 2020-09-29 | 2021-09-03 | 中天弘宇集成电路有限责任公司 | 3d nand闪存编程方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4754065A (en) * | 1984-12-18 | 1988-06-28 | Cetus Corporation | Precursor to nucleic acid probe |
US4683195A (en) * | 1986-01-30 | 1987-07-28 | Cetus Corporation | Process for amplifying, detecting, and/or-cloning nucleic acid sequences |
US4683202A (en) * | 1985-03-28 | 1987-07-28 | Cetus Corporation | Process for amplifying nucleic acid sequences |
US5837249A (en) * | 1985-04-19 | 1998-11-17 | The Wistar Institute | Method for generating an immunogenic T cell response protective against a virus |
US4800159A (en) * | 1986-02-07 | 1989-01-24 | Cetus Corporation | Process for amplifying, detecting, and/or cloning nucleic acid sequences |
JP3419969B2 (ja) * | 1995-09-12 | 2003-06-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100272037B1 (ko) | 1997-02-27 | 2000-12-01 | 니시무로 타이죠 | 불휘발성 반도체 기억 장치 |
JP3481817B2 (ja) * | 1997-04-07 | 2003-12-22 | 株式会社東芝 | 半導体記憶装置 |
KR100297602B1 (ko) | 1997-12-31 | 2001-08-07 | 윤종용 | 비휘발성메모리장치의프로그램방법 |
JP2000048581A (ja) * | 1998-07-28 | 2000-02-18 | Sony Corp | 不揮発性半導体記憶装置 |
JP3957985B2 (ja) * | 2001-03-06 | 2007-08-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4034769B2 (ja) * | 2003-09-08 | 2008-01-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2005
- 2005-08-31 JP JP2005251988A patent/JP4891580B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-30 KR KR1020060083018A patent/KR100874527B1/ko not_active IP Right Cessation
- 2006-08-30 US US11/512,325 patent/US7420843B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20070026155A (ko) | 2007-03-08 |
KR100874527B1 (ko) | 2008-12-16 |
JP2007066440A (ja) | 2007-03-15 |
US20070047313A1 (en) | 2007-03-01 |
US7420843B2 (en) | 2008-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4891580B2 (ja) | 不揮発性半導体記憶装置 | |
JP4960050B2 (ja) | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置のデータ書き込み方法 | |
US7672166B2 (en) | Method of programming in a non-volatile memory device and non-volatile memory device for performing the same | |
JP4856138B2 (ja) | 不揮発性半導体記憶装置 | |
JP5112180B2 (ja) | 駆動方式を改善した立体構造のフラッシュメモリ装置及びその駆動方法 | |
JP4907925B2 (ja) | 不揮発性半導体記憶装置 | |
US8472259B2 (en) | Non-volatile semiconductor memory device | |
JP4761872B2 (ja) | 不揮発性半導体記憶装置 | |
JP2008140488A (ja) | 半導体記憶装置 | |
JP2008084471A (ja) | 半導体記憶装置 | |
JP2008146771A (ja) | 半導体記憶装置 | |
JP2008135100A (ja) | 半導体記憶装置及びそのデータ消去方法 | |
US7382651B2 (en) | Nonvolatile semiconductor memory device | |
JP2010073246A (ja) | 不揮発性半導体記憶装置 | |
JP2011150749A (ja) | 不揮発性半導体記憶装置 | |
JP2007305204A (ja) | 不揮発性半導体記憶装置 | |
JP2011060377A (ja) | 半導体記憶装置及びその書き込み制御方法 | |
JP2016100030A (ja) | 不揮発性半導体記憶装置 | |
US20200402583A1 (en) | Flash memory and method for controlling the same | |
KR101330710B1 (ko) | 플래시 메모리 장치 | |
US20210264984A1 (en) | Semiconductor memory device | |
CN112116939B (zh) | 快闪存储器及其操作方法 | |
JP2013069392A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のデータ書き込み方法 | |
JP2013161512A (ja) | 不揮発性半導体記憶装置 | |
KR20100013950A (ko) | 플래시 메모리 장치 및 이의 프로그램 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |