KR20070013340A - 반도체 발광 소자 및 그 제조 방법, 및 반도체 장치 및 그제조 방법 - Google Patents

반도체 발광 소자 및 그 제조 방법, 및 반도체 장치 및 그제조 방법 Download PDF

Info

Publication number
KR20070013340A
KR20070013340A KR1020067027497A KR20067027497A KR20070013340A KR 20070013340 A KR20070013340 A KR 20070013340A KR 1020067027497 A KR1020067027497 A KR 1020067027497A KR 20067027497 A KR20067027497 A KR 20067027497A KR 20070013340 A KR20070013340 A KR 20070013340A
Authority
KR
South Korea
Prior art keywords
layer
compound semiconductor
nitride
iii
type
Prior art date
Application number
KR1020067027497A
Other languages
English (en)
Other versions
KR100863927B1 (ko
Inventor
오사무 고토
타케하루 아사노
야스히코 스즈키
모토노부 타케야
카츠요시 시부야
타카시 미즈노
츠요시 토조
시로 우치다
마사오 이케다
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20070013340A publication Critical patent/KR20070013340A/ko
Application granted granted Critical
Publication of KR100863927B1 publication Critical patent/KR100863927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H01S5/2013—MQW barrier reflection layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation

Abstract

질화물계 III-V족 화합물 반도체를 사용한 반도체 발광 소자에 있어서, In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체, 예를 들면 InGaN으로 이루어지는 활성층과, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체, 예를 들면 InGaN으로 이루어지는 중간층과, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체, 예를 들면 p형 AlGaN으로 이루어지는 캡층을 순차 접촉하여 적층한다.
c면 사파이어 기판, 활성층, 절연막, p측 전극, n측 전극, p형 GaN 광 도파층

Description

반도체 발광 소자 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법{Semiconductor luminous element and method for manufacture thereof, and semiconductor device and method for manufacture thereof}
도 1은 본 발명의 제 1 실시예에 의한 GaN계 반도체 레이저를 도시하는 단면도.
도 2는 본 발명의 제 1 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
도 3은 본 발명의 제 2 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
도 4는 본 발명의 제 3 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
도 5는 본 발명의 제 4 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
도 6은 본 발명의 제 5 실시예에 의한 GaN계 반도체 레이저를 도시하는 단면도.
도 7은 본 발명의 제 5 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
도 8은 본 발명의 제 5 실시예에 의한 GaN계 반도체 레이저에 있어서의 언도프 GaN 광 도파층의 두께에 의한 반도체 레이저의 수직 방사각 변화의 측정 결과를 도시하는 대략선도.
도 9는 본 발명의 제 6 실시예에 의한 GaN계 반도체 레이저를 도시하는 단면도.
도 10은 본 발명의 제 6 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
도 11은 본 발명의 제 7 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
도 12는 본 발명의 제 8 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
도 13은 본 발명의 제 9 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
도 14는 본 발명의 제 10 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
도 15는 본 발명의 제 11 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
도 16은 본 발명의 제 12 실시예에 의한 GaN계 반도체 레이저의 에너지 밴드 구조를 도시하는 대략선도.
본 발명은 반도체 발광 소자 및 그 제조 방법 및 반도체 장치 및 그 제조 방법에 관한 것이며, 특히, 질화물계 III-V족 화합물 반도체를 사용한 반도체 레이저나 발광 다이오드 혹은 전자 주행 소자에 적용하기 적합한 것이다.
최근, 광 디스크의 고밀도화에 필요한 청색 영역에서 자외선 영역에 미치는 발광이 가능한 반도체 레이저로서, AlGaInN 등의 질화물계 III-V족 화합물 반도체를 사용한 반도체 레이저의 연구 개발이 열심히 이루어지고 있다.
이 질화물계 III-V족 화합물 반도체를 사용한 반도체 레이저로서, 특허 제 2780691호 및 특허 제 2735057호에 개시된 것이 있다. 전자의 반도체 레이저는 In 및 Ga을 포함하는 질화물 반도체로 이루어지며, 제 1 및 제 2 면을 갖는 양자 우물 구조의 활성층을 구비하고, 이 활성층의 제 1 면에 접하여 InxGa1 -xN(0≤x<1)으로 이루어지는 n형 질화물 반도체층을 구비하며, 활성층의 제 2 면에 접하여 AlyGa1 -yN(0<y<1)으로 이루어지는 p형 질화물 반도체층을 구비하고 있다. 또한, 후자의 반도체 레이저는 In 및 Ga을 포함하는 질화물 반도체로 이루어지며, 제 1 및 제 2 면을 갖는 활성층과, 이 활성층의 제 2 면 측에 설치된 p형 GaN로 이루어지는 p형 콘택트층과의 사이에 활성층보다도 밴드 갭 에너지가 크고, 또한 In 및 Ga을 포함하 는 p형 질화물 반도체로 이루어지는 제 1 p형 클래드층을 구비하고, 이 제 1 p형 클래드층이 활성층의 제 2 면에 접하여 형성되어 있다.
그렇지만, 본 발명자의 검토에 의하면, 상기 특허 제 2780691호에 개시된 기술에 의해 반도체 레이저를 제조한 경우에는, 레이저 수명 시험에 있어서 초기 열화율이 높고, 시간 증가와 함께 동작 전류가 서서히 증대하는 경향이 보였다. 또한, 일렉트로 루미네선스 발광에 있어서도, 현저한 발광 얼룩이 관측되었다.
한편, 상기 특허 제 2735057호에 개시된 기술에 의해 제조한 반도체 레이저에서는, 더욱 현저한 초기 열화율 증대가 보였다.
따라서, 본 발명이 해결하고자 하는 과제는 초기 열화율이 충분히 낮고 장수명이며, 동작 전류의 짧은 시간 동안의 변화가 극히 적어, 발광 얼룩도 극히 적은 질화물계 III-V족 화합물 반도체를 사용한 반도체 발광 소자 및 그러한 반도체 발광 소자를 용이하게 제조할 수 있는 반도체 발광 소자의 제조 방법을 제공하는 것이다.
보다 일반적으로는, 본 발명이 해결하고자 하는 과제는 장수명이고 짧은 시간 동안의 변화도 극히 적은 질화물계 III-V족 화합물 반도체를 사용한 반도체 장치 및 그러한 반도체 장치를 용이하게 제조할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 광 도파층의 결정성을 양호하게 할 수 있음으로써 장수명이고, 더구나 특히 반도체 레이저에서는 원시야상에 있어서의 광 강도 분포의 대칭성이 높고, 방사각(빔 확장각)의 어스팩트비 저감을 도모할 수 있는 질화물계 III-V족 화합물 반도체를 사용한 반도체 발광 소자 및 그러한 반도체 발광 소자를 용이하게 제조할 수 있는 반도체 발광 소자의 제조 방법을 제공하는 것이다.
보다 일반적으로는, 본 발명이 해결하고자 하는 다른 과제는 장수명이고 특성이 양호한 질화물계 III-V족 화합물 반도체를 사용한 반도체 장치 및 그러한 반도체 장치를 용이하게 제조할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명자는 상기 과제를 해결하기 위해 예의 검토를 하였다. 그 개요에 대해서 설명하면, 다음과 같다.
질화물계 III-V족 화합물 반도체를 사용한 반도체 레이저에 있어서는, 일반적으로, InGaN 등으로 이루어지는 활성층 상에 1000℃ 정도의 높은 성장 온도에서 p형 광 도파층이나 p형 클래드층을 성장시킬 때에, 활성층으로부터의 In 탈리에 의한 열화를 방지하거나, 활성층에 주입되는 전자의 오버플로를 방지하기 위해, 활성층을 성장시킨 후에 Al 조성이 약 0.2정도로 높은 두께 20nm 정도의 p형 AlGaN으로 이루어지는 캡층을 활성층과 같은 온도에서 성장시키고, 그 후에 성장 온도를 올려 p형 광 도파층이나 p형 클래드층을 성장시키도록 하고 있다. 그런데, 본 발명자의 지견에 의하면, 이 구조에서는, In 탈리에 의한 활성층 열화는 억제되지만, 캡층과 활성층과의 격자 정수차가 꽤 크기 때문에, 캡층에 접하고 있는 활성층에 큰 응력이 발생하여, 이것이 활성층의 열화 원인이 된다. 또한, p형층의 p형 도펀트로서 는 Mg이 일반적으로 사용되고 있지만, 이 p형층 중의 Mg이 활성층으로 확산하는 것도 활성층의 열화 원인이 된다.
본 발명자는 각종 실험을 한 결과, 활성층과 캡층 사이에 InGaN 등의 In 및 Ga을 포함하는 질화물계 III-V족 화합물 반도체층을 개재시킴으로써, 이들 문제를 한꺼번에 해결할 수 있는 것을 발견하였다.
더욱 검토를 한 결과, 다중 양자 우물 구조의 활성층의 최상층의 장벽층을 성장시킨 후, In 원료의 유량을 동일하게 유지하여, InGaN 등의 In을 포함하는 질화물계 III-V족 화합물 반도체를 성장시킬 경우, 그 In량을 성장 온도에서 양호하게 제어할 수 있는 것을 발견하였다. 그리고, 이것을 이용하면, InGaN 등의 In을 포함하는 질화물계 III-V족 화합물 반도체를 성장시킬 경우, 성장 중에 성장 온도를 상승시키는 것이 가능해져, 그로써 캡층의 성장 온도를 높게 할 수 있음으로써 결정성이 보다 향상하기 때문에, 캡층의 두께를 보다 작게 할 수 있고, 가장 현저한 경우에는, 활성층으로부터의 In 이탈을 방지할 목적으로만 한정하면, 캡층을 설치할 필요 조차 없앨 수 있다.
한편, 상술한 캡층을 레이저 구조, 보다 구체적으로는 활성층과 p형 클래드층 사이의 어느 위치에 설치할지에 대해서는, 아직 개선의 여지가 있다. 그래서, 캡층을 설치하는 위치의 최적화를 설계 자유도 확보를 고려하면서 행하였다. 그 결과, 광 도파층의 결정성을 양호하게 하거나, 원시야상에 있어서의 광 강도 분포의 대칭성 향상을 도모하거나 하는 관점에서, 몇 개의 최적 위치를 발견하였다. 더욱이, 캡층을 설치하는 위치의 최적화와 더불어, 활성층에 접하여 상술한 InGaN 등의 In 및 Ga을 포함하는 질화물계 III-V족 화합물 반도체층을 설치함으로써, 여러 가지 효과를 얻을 수 있는 것을 발견하였다.
이상은 반도체 레이저에 대해서이지만, 같은 층 구조를 갖는 한, 발광 다이오드나 트랜지스터와 같은 전자 주행 소자 등의 반도체 장치 전반에 유효하다고 생각된다.
본 발명은 본 발명자에 의한 이상의 검토에 기초하여 더욱 검토를 한 결과, 안출된 것이다.
즉, 상기 과제를 해결하기 위해, 본 발명의 제 1 발명은 In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층을 갖는 것을 특징으로 하는 반도체 발광 소자이다.
본 발명의 제 2 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, 광 도파층 또는 클래드층으로서 사용되는 Ga을 포함하는 제 5 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 것을 특징으로 하는 반도체 발광 소자이다.
본 발명의 제 3 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층을 성장시킨 후, 성장 온도를 상승시키면서 중간층을 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 4 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, 광 도파층 또는 클래드층으로서 사용되는 Ga을 포함하는 제 5 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층을 성장시킨 후, 성장 온도를 상승시키면서 중간층을 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 5 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층을 갖는 것을 특징으로 하는 반도체 장치이다.
본 발명의 제 6 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 5 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 것을 특징으로 하는 반도체 장치이다.
본 발명의 제 7 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물 계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층을 성장시킨 후, 성장 온도를 상승시키면서 중간층을 성장시키도록 한 것을 특징으로 한 것이다.
본 발명의 제 8 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 5 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층을 성장시킨 후, 성장 온도를 상승시키면서 중간층을 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명에 있어서, In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체 및 제 2 질화물계 III-V족 화합물 반도체는 In 및 Ga 이외의 III족 원소, 예를 들면 Al이나 B 등을 포함하는 경우도 있고, V족 원소로서 As이나 P 등을 포함하는 경우도 있다. 또한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체는 Al 및 Ga 이외의 III족 원소, 예를 들면 In이나 B 등을 포함하는 경우도 있고, V족 원소로서 As이나 P 등을 포함하는 경우도 있다. 또한, Ga을 포함하는 제 4 질화물계 III-V족 화합물 반도체 및 제 5 질화물계 III-V족 화합물 반도체는 Ga 이외의 III족 원소, 예를 들면 In이나 Al이나 B 등을 포함하는 경우도 있고, V족 원소로서 As이나 P 등을 포함하는 경우도 있다.
중간층을 구성하는 제 2 질화물계 III-V족 화합물 반도체는 전형적으로는, InxGa1-xN(단, 0≤x<1)이다. 중간층은 전형적으로는 언도프로, 통상 n형이다. 캡층을 구성하는 제 3 질화물계 III-V족 화합물 반도체는 전형적으로는, AlyGa1 -yN(단, 0≤y<1)이다. 캡층을 설치함으로써 효과를 충분히 얻는 관점에서, 적합하게는 캡층의 두께는 2nm 이상으로 한다. 한편, 캡층의 두께가 너무 크면, 그 조성에 따라서는 결정성이 열화하기 때문에, 이것을 방지하기 위해, 적합하게는 캡층의 두께는 10nm 이하로 한다. 캡층에 접한, Ga을 포함하는 제 4 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 경우도 있으며, 이 p형층을 구성하는 제 4 질화물계 III-V족 화합물 반도체는 예를 들면, GaN 또는 InzGa1 -zN(단, 0≤z<1)이다.
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층 또는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층은 전형적으로는, 우물층과 장벽층으로 이루어지는 다중 양자 우물 구조를 가지고, 중간층의 In 조성은 장벽층의 In 조성과 같거나 또는 더 작다. In 조성의 분포는 각종의 것이어도 되지만, 성장 온도를 서서히 상승시키면서 중간층을 성장시킴으로써, 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층 또는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층으로부터 떨어짐에 따라서 In 조성이 서서히 감소하는 중간층을 얻을 수 있다. 전형적으로는, 중간층에 포함되는 In은 5×1019cm-3 이하이다. 중간층의 두께는 그 조성의 선택과의 균형으로, 이 중간층에 의한 활성층 또는 제 1 질화물계 III-V족 화합물 반도체층의 열화 방지 효과를 유효하게 얻을 수 있도록 결정되지만, 일반적으로는 8nm 이상, 적합하게는 10nm 이상으로 선택된다.
*제 4 질화물계 III-V족 화합물 반도체로 이루어지는 p형층 중에는, 전형적으로는 In이 1×1017cm-3 이상 5×1019cm-3 이하 포함된다.
질화물계 III-V족 화합물 반도체층을 성장시키는 기판으로서는, 각종의 것을 사용할 수 있으며, 구체적으로는, 사파이어 기판, SiC 기판, Si 기판, GaAs 기판, GaP 기판, InP 기판, 스피넬 기판, 산화실리콘 기판 등 외에, 두꺼운 GaN층 등의 질화물계 III-V족 화합물 반도체층으로 이루어지는 기판을 사용하여도 된다.
질화물계 III-V족 화합물 반도체의 성장 방법으로서는, 예를 들면, 유기 금속 화학 기상 성장(MOCVD), 하이드라이드 기상 에피텍시얼 성장 또는 할라이드 기상 에피텍시얼 성장(HVPE) 등을 사용할 수 있다.
반도체 장치는 구체적으로는, 예를 들면, 반도체 레이저나 발광 다이오드와 같은 발광 소자 혹은 FET나 헤테로 접합 바이폴러 트랜지스터 등의 전자 주행 소자이다.
본 발명의 제 9 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 것을 특징으로 하는 반도체 발광 소자이다.
본 발명의 제 10 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함 하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 것을 특징으로 하는 반도체 발광 소자이다.
본 발명의 제 11 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 것을 특징으로 하는 반도체 발광 소자이다.
본 발명의 제 12 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루 어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 것을 특징으로 하는 반도체 발광 소자이다.
본 발명의 제 13 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 것을 특징으로 하는 반도체 발광 소자이다.
본 발명의 제 14 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 것을 특징으로 하는 반도체 발광 소자이다.
본 발명의 제 15 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도 체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 것을 특징으로 하는 반도체 발광 소자이다.
본 발명의 제 16 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 것을 특징으로 하는 반도체 발광 소자이다.
본 발명의 제 17 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루 어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 광 도파층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
p형 클래드층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 18 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 광 도파층 및 캡층을 p형 클래드층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 19 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 중간층, 광 도파층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
p형 클래드층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 20 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활 성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 중간층, 광 도파층 및 캡층을 p형 클래드층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
여기서, 전형적으로는, 활성층 및 중간층은 광 도파층 및 캡층의 성장 온도보다도 낮은 성장 온도에서 성장시킨다.
본 발명의 제 21 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 제 1 광 도파층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
제 2 광 도파층 및 p형 클래드층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 22 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 제 1 광 도파층 및 캡층을 제 2 광 도파층 및 p형 클래드층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 23 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 중간층, 제 1 광 도파층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
제 2 광 도파층 및 p형 클래드층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 24 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 중간층, 제 1 광 도파층 및 캡층을 제 2 광 도파층 및 p형 클래드층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
여기서, 전형적으로는, 활성층은 중간층, 제 1 광 도파층 및 캡층의 성장 온 도보다도 낮은 성장 온도에서 성장시킨다.
본 발명의 제 25 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 제 1 광 도파층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
제 2 광 도파층 및 p형 클래드층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 26 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 제 1 광 도파층 및 캡층을 제 2 광 도파층 및 p형 클래드층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 27 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 중간층, 제 1 광 도파층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
제 2 광 도파층 및 p형 클래드층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 28 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 제 1 광 도파층과,
제 1 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 제 2 광 도파층과,
제 2 광 도파층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 중간층, 제 1 광 도파층 및 캡층을 제 2 광 도파층 및 p형 클래드층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
여기서, 전형적으로는, 활성층 및 중간층은 제 1 광 도파층 및 캡층의 성장 온도보다도 낮은 성장 온도에서 성장시킨다.
본 발명의 제 29 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 광 도파층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
p형 클래드층은 질소와 수소를 주성분과 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 30 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 광 도파층 및 캡층을 p형 클래드층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 31 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루 어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 중간층, 광 도파층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
p형 클래드층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 32 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
활성층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함 하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는 반도체 발광 소자의 제조 방법으로서,
활성층, 중간층, 광 도파층 및 캡층을 p형 클래드층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
여기서, 전형적으로는, 활성층 및 중간층은 광 도파층 및 캡층의 성장 온도보다도 낮은 성장 온도에서 성장시킨다.
본 발명의 제 33 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 것을 특징으로 하는 반도체 장치이다.
본 발명의 제 34 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물 계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 것을 특징으로 하는 반도체 장치이다.
본 발명의 제 35 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화 합물 반도체로 이루어지는 p형층을 갖는 것을 특징으로 하는 반도체 장치이다.
본 발명의 제 36 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
*캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 것을 특징으로 하는 반도체 장치이다.
본 발명의 제 37 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 것을 특징으로 하는 반도체 장치이다.
본 발명의 제 38 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 것을 특징으로 하는 반도체 장치이다.
본 발명의 제 39 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 것을 특징으로 하는 반도체 장치이다.
본 발명의 제 40 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 것을 특징으로 하는 반도체 장치이다.
본 발명의 제 41 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
p형층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 42 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 상기 캡층을 p형층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 43 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층 과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 중간층, 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
p형층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 44 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물 계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 중간층, 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층을 p형층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
여기서, 전형적으로는, 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 중간층은 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층의 성장 온도보다도 낮은 성장 온도에서 성장시킨다.
본 발명의 제 45 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 p형층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 46 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층을 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 p형층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 47 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어 지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 중간층, 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 p형층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 48 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 중간층, 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층을 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 p형층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
여기서, 전형적으로는, 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층은 중간층, 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층의 성장 온도보다도 낮은 성장 온도에서 성장시킨다.
본 발명의 제 49 발명은,
*In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 p형 클래드층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 50 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 상기 캡층을 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 상기 p형층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 51 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 중간층, 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 p형층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 52 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
중간층에 접한, Ga을 포함하는 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, Ga을 포함하는 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 중간층, 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층을 제 9 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 p형층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
여기서, 전형적으로는, 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 중간층은 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층보다도 낮은 성장 온도에서 성장시킨다.
본 발명의 제 53 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
p형층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 54 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장 치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층을 p형층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 55 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 중간층, 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층은, 실질적으로 수소를 포함하지 않고 질소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키고,
p형층은 질소와 수소를 주성분으로 하는 캐리어 가스 분위기 중에서 성장시키도록 한 것을 특징으로 하는 것이다.
본 발명의 제 56 발명은,
In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 중간층과,
중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층과,
제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체에 의해 장벽층이 형성된 초격자로 이루어지는 캡층과,
캡층에 접한, 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형층을 갖는 반도체 장치의 제조 방법으로서,
제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층, 중간층, 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층을 p형 클래드층의 성장 온도보다도 낮은 성장 온도에서 성장시키도록 한 것을 특징으로 하는 것이다.
여기서, 전형적으로는, 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 중간층은 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 및 캡층의 성장 온도보다도 낮은 성장 온도에서 성장시킨다.
본 발명의 제 9 내지 제 56 발명에 있어서, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체, 제 8 질화물계 III-V족 화합물 반도체 및 제 9 질화물계 III-V족 화합물 반도체는 Ga 이외의 III족 원소, 예를 들면 In이나 Al나 B 등을 포함하는 경우도 있고, V족 원소로서 As이나 P 등을 포함하는 경우도 있다. 또한, Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체는 Al 및 Ga 이외의 III족 원소, 예를 들면 In이나 B 등을 포함하는 경우도 있고, V족 원소로서 As이나 P 등을 포함하는 경우도 있다.
본 발명의 제 9 내지 제 56 발명에 있어서, 전형적으로는, 캡층의 밴드 갭은 p형 클래드층 혹은 p형층의 밴드 갭보다 크다. 캡층을 설치함으로써 효과를 충분히 얻는 관점에서, 적합하게는 캡층의 두께는 2nm 이상으로 한다. 한편, 캡층의 두께가 너무 크면, 그 조성에 따라서는 결정성이 열화하기 때문에, 이것을 방지하기 위해, 적합하게는 캡층의 두께는 20nm 이하로 한다. 또한, 광 도파층, 제 1 광 도파층, 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 혹은 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층은 Mg 등의 p형 불순물을 도프하면 언도프인 경우에 비하여 오히려 저항율이 높아지기 때문에, 적합하게는 언도프로 한다. 언도프의 광 도파층, 제 1 광 도파층, 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 혹은 제 8 질화물계 III-V족 화합물 반도체로 이루어지는 층은 n형 전도성을 보여준다. 이들 광 도파층, 제 1 광 도파층, 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 층 혹은 제 8 질화물계 III-V족 화합물 반도체로 이루어지 는 층의 두께는 일반적으로는 8nm 이상으로 하고, 전형적으로는 10nm 이상 100nm 이하로 한다.
반도체 발광 소자 혹은 반도체 장치의 각 층의 성장 시의 캐리어 가스 분위기에 대해서는, 보다 저저항의 층을 얻는 관점에서, 가장 적합하게는, 실질적으로 수소를 포함하지 않고, 질소를 주성분으로 하는 캐리어 가스 분위기로서 N2 가스 분위기를 사용하고, 질소와 수소를 주성분으로 하는 캐리어 가스 분위기로서 N2와 H2의 혼합 가스 분위기를 사용한다.
본 발명의 제 9 내지 제 56 발명에 있어서, 상기 이외의 것에 대해서는, 그 성질에 반하지 않는 한, 본 발명의 제 1 내지 제 8 발명에 관련하여 서술한 것이 성립한다.
상술한 바와 같이 구성된 본 발명에 의하면, 활성층 또는 제 1 질화물계 III-V족 화합물 반도체층에 접하여, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층이 설치되어 있음으로써, 이 중간층의 존재에 의해, 캡층 등에 의해 활성층 또는 제 1 질화물계 III-V족 화합물 반도체층에 발생하는 응력을 대폭 완화할 수 있거나, 혹은, p형 도펀트로서 사용되는 Mg의 활성층 또는 제 1 질화물계 III-V족 화합물 반도체층에의 확산을 유효하게 억제할 수 있다.
또한, 캡층을 설치하는 위치의 최적화에 의해, 활성층에 캡층을 인접시켜 설치하거나, 활성층에 중간층을 개재시켜 캡층을 설치하거나 하는 경우에 비하여 광 도파층 혹은 제 1 광 도파층의 결정성을 양호하게 할 수 있거나, 혹은 이들 광 도파층 혹은 제 1 광 도파층의 두께의 최적화를 도모할 수 있다.
이하, 본 발명의 실시예에 대해서 도면을 참조하면서 설명한다. 또한, 실시예의 전체 도면에 있어서, 동일 또는 대응하는 부분에는 동일 부호를 붙인다.
도 1은 본 발명의 제 1 실시예에 의한 GaN계 반도체 레이저를 도시한다. 이 GaN계 반도체 레이저는 리지 구조 및 SCH(Separate Confinement Heterostructure) 구조를 갖는 것이다.
도 1에 도시하는 바와 같이, 이 제 1 실시예에 의한 GaN계 반도체 레이저에 있어서는, c면 사파이어 기판(1) 상에, 저온 성장에 의한 언도프 GaN 버퍼층(2)을 개재시켜, ELO 등의 가로 방향 결정 성장 기술을 사용하여 성장된 언도프 GaN층(3), n형 GaN 콘택트층(4), n형 AlGaN 클래드층(5), n형 GaN 광 도파층(6), 예를 들면 언도프의 InxGa1 - xN/InyGa1 - yN 다중 양자 우물 구조의 활성층(7), n형 언도프 InGaN 열화 방지층(8), p형 AlGaN 캡층(9), p형 GaN 광 도파층(10), p형 AlGaN 클래드층(11) 및 p형 GaN 콘택트층(12)이 순차 적층되어 있다.
여기서, 언도프 GaN 버퍼층(2)은 두께가 예를 들면 30nm이다. 언도프 GaN층(3)은 두께가 예를 들면 0.5㎛이다. n형 GaN 콘택트층(4)은 두께가 예를 들면 4㎛이고, n형 불순물로서 예를 들면 실리콘(Si)이 도프되어 있다. n형 AlGaN 클래드층(5)은 두께가 예를 들면 1.0㎛으로, n형 불순물로서 예를 들면 Si이 도프되며, Al 조성은 예를 들면 0.07이다. n형 GaN 광 도파층(6)은 두께가 예를 들면 0.1㎛ 으로, n형 불순물로서 예를 들면 Si이 도프되어 있다. 또한, 언도프 InxGa1 -xN/InyGa1-yN 다중 양자 우물 구조의 활성층(7)은 예를 들면, 우물층으로서의 InxGa1 -xN층의 두께가 3.5nm이고 x=0.14, 장벽층으로서의 InyGa1 - yN층의 두께가 7nm이며 y=0.02, 우물수가 3이다.
언도프 InGaN 열화 방지층(8)은 활성층(7)에 접하고 있는 면에서 p형 AlGaN 캡층(9)에 접하고 있는 면을 향하여 In 조성이 서서히 단조 감소하는 그레이디드 구조를 가지고, 활성층(7)에 접하고 있는 면에 있어서의 In 조성은 활성층(7)의 장벽층으로서의 InyGa1 - yN층의 In 조성(y)과 일치하고 있으며, p형 AlGaN 캡층(9)에 접하고 있는 면에 있어서의 In 조성은 0으로 되어 있다. 이 언도프 InGaN 열화 방지층(8)의 두께는 예를 들면 20nm이다.
p형 AlGaN 캡층(9)은 두께가 예를 들면 10nm로, p형 불순물로서 예를 들면 마그네슘(Mg)이 도프되어 있다. 이 p형 AlGaN 캡층(9)의 Al 조성은 예를 들면 0.2이다. 이미 서술한 바와 같이, 이 p형 AlGaN 캡층(9)은 p형 GaN 광 도파층(10), p형 AlGaN 클래드층(11) 및 p형 GaN 콘택트층(12) 성장 시에 활성층(7)으로부터 In이 탈리하여 열화하는 것을 방지함과 동시에, 활성층(9)으로부터의 캐리어(전자)의 오버플로를 방지하기 위한 것이다. p형 GaN 광 도파층(10)은 두께가 예를 들면 0.1㎛으로, p형 불순물로서 예를 들면 Mg이 도프되어 있다. p형 AlGaN 클래드층(11)은 두께가 예를 들면 0.5㎛으로, p형 불순물로서 예를 들면 Mg이 도프되며, Al 조성은 예를 들면 0.07이다. p형 GaN 콘택트층(12)은 두께가 예를 들면 0.1㎛ 이고, p형 불순물로서 예를 들면 Mg이 도프되어 있다.
n형 GaN 콘택트층(4)의 상층부, n형 AlGaN 클래드층(5), n형 GaN 광 도파층(6), 활성층(7), 언도프 InGaN 열화 방지층(8), p형 AlGaN 캡층(9), p형 GaN 광 도파층(10) 및 p형 AlGaN 클래드층(11)은 소정 폭의 메사 형상을 갖는다. 이 메사부에 있어서의 p형 AlGaN 클래드층(11)의 상층부 및 p형 GaN 콘택트층(13)에는, 예를 들면 <11-20> 방향으로 연재하는 리지(13)가 형성되어 있다. 이 리지(13)의 폭은 예를 들면 3㎛이다.
상기 메사부 전체를 덮도록 예를 들면 두께가 0.3㎛인 SiO2막과 같은 절연막(14)이 설치되어 있다. 이 절연막(14)은 전기 절연 및 표면 보호를 위한 것이다. 이 절연막(14) 중 리지(13) 상의 부분에는 개구(14a)가 설치되어 있으며, 이 개구(14a)를 통하여 p형 GaN 콘택트층(13)에 p측 전극(15)이 접촉하고 있다. 이 p측 전극(15)은 Pd막, Pt막 및 Au막을 순차 적층한 구조를 가지며, Pd막, Pt막 및 Au막의 두께는 예를 들면 각각 10nm, 100nm 및 300nm이다. 한편, 절연막(14) 중 메사부에 인접하는 소정 부분에는 개구(14b)가 설치되어 있으며, 이 개구(14b)를 통하여 n형 GaN 콘택트층(4)에 n측 전극(16)이 접촉하고 있다. 이 n측 전극(16)은 Ti막, Pt막 및 Au막을 순차 적층한 구조를 가지며, Ti막, Pt막 및 Au막의 두께는 예를 들면 각각 10nm, 50nm 및 100nm이다.
이 GaN계 반도체 레이저의 주요부의 에너지 밴드 구조(전도대)를 도 2에 도시한다. 도 2에 있어서, EC는 전도대 하단의 에너지를 도시한다.
다음으로, 이 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법에 대해서 설명한다.
우선, 미리 서멀 클리닝 등에 의해 표면을 청정화한 c면 사파이어 기판(1) 상에 유기 금속 화학 기상 성장(MOCVD)법에 의해 예를 들면 500℃ 정도의 온도에서 언도프 GaN 버퍼층(2)을 성장시킨 후, 예를 들면 ELO 등의 가로 방향 결정 성장 기술을 사용하여 예를 들면 1000℃의 성장 온도에서 언도프 GaN층(3)을 성장시킨다.
계속해서, 언도프 GaN층(3) 상에, MOCVD법에 의해, n형 GaN 콘택트층(4), n형 AlGaN 클래드층(5), n형 GaN 광 도파층(6), 언도프의 Ga1 - xInxN/Ga1 - yInyN 다중 양자 우물 구조의 활성층(7), 언도프 InGaN 열화 방지층(8), p형 AlGaN 캡층(9), p형 GaN 광 도파층(10), p형 AlGaN 클래드층(11) 및 p형 GaN 콘택트층(12)을 순차 성장시킨다. 여기서, In을 포함하지 않는 층인 n형 GaN 콘택트층(4), n형 AlGaN 클래드층(5), n형 GaN 광 도파층(6), p형 AlGaN 캡층(9), p형 GaN 광 도파층(10), p형 AlGaN 클래드층(11) 및 p형 GaN 콘택트층(12)의 성장 온도는 예를 들면 1000℃ 정도로 하고, In을 포함하는 층인 Ga1 - xInxN/Ga1 - yInyN 다중 양자 우물 구조의 활성층(7)의 성장 온도는 예를 들면 700 내지 800℃, 예를 들면 730℃로 한다. 언도프 InGaN 열화 방지층(8)의 성장 온도는 성장 개시 시점은 활성층(7)의 성장 온도와 같게, 예를 들면 730℃로 설정하여, 그 후 예를 들면 직선적으로 상승시켜, 성장 종료 시점에서 p형 AlGaN 캡층(9)의 성장 온도와 같게, 예를 들면 835℃가 되도록 한다.
이들 GaN계 반도체층의 성장 원료는 예를 들면, Ga의 원료로서는 트리메틸갈륨((CH3)3Ga, TMG), Al의 원료로서는 트리메틸알루미늄((CH3)3Al, TMA), In의 원료로서는 트리메텔인듐((CH3)3In, TMI)을, N의 원료로서는 NH3을 사용한다. 또한, 캐리어 가스로서는, 예를 들면, H2를 사용한다. 도펀트에 대해서는, n형 도펀트로서는 예를 들면 실란(SiH4)을, p형 도펀트로서는 예를 들면 비스=메틸사이클로펜타디에닐마그네슘((CH3C5H4)2Mg) 혹은 비스=사이클로펜타디에닐마그네슘((C5H5)2Mg)을 사용한다.
다음으로, 상술한 바와 같이 하여 GaN계 반도체층을 성장시킨 c면 사파이어 기판(1)을 MOCVD 장치로부터 추출한다. 그리고, p형 GaN 콘택트층(12)의 전체면에 예를 들면 CVD법, 진공 증착법, 스퍼터링법 등에 의해 예를 들면 두께가 0.1㎛인 SiO2막(도시하지 않음)을 형성한 후, 이 SiO2막 상에 리소그래피에 의해 메사부의 형상에 대응한 소정 형상의 레지스트 패턴(도시하지 않음)을 형성하여, 이 레지스트 패턴을 마스크로 하여, 예를 들면 불산계 에칭액을 사용한 웨트 에칭 또는 CF4나 CHF3 등의 불소를 포함하는 에칭 가스를 사용한 RIE법에 의해 SiO2막을 에칭하여, 패터닝한다. 다음으로, 이 소정 형상의 SiO2막을 마스크로 하여 예를 들면 RIE법에 의해 n형 GaN 콘택트층(4)에 이를 때까지 에칭을 한다. 이 RIE의 에칭 가스로서는 예를 들면 염소계 가스를 사용한다. 이 에칭에 의해, n형 GaN 콘택트층(4)의 상층 부, n형 AlGaN 클래드층(5), n형 GaN 광 도파층(6), 활성층(7), 언도프 InGaN 열화 방지층(8), p형 AlGaN 캡층(9), p형 GaN 광 도파층(10), p형 AlGaN 클래드층(11) 및 p형 GaN 콘택트층(12)이 메사 형상으로 패터닝된다.
다음으로, 에칭 마스크로서 사용한 SiO2막을 에칭 제거한 후, 다시 기판 전체면에 예를 들면 CVD법, 진공 증착법, 스퍼터링법 등에 의해 예를 들면 두께가 0.2㎛인 SiO2막(도시하지 않음)을 형성한 후, 이 SiO2막 상에 리소그래피에 의해 리지부에 대응하는 소정 형상의 레지스트 패턴(도시하지 않음)을 형성하고, 이 레지스트 패턴을 마스크로 하여, 예를 들면 불산계 에칭액을 사용한 웨트 에칭 또는 CF4나 CHF3 등의 불소를 포함하는 에칭 가스를 사용한 RIE법에 의해 SiO2막을 에칭하여, 리지부에 대응하는 형상으로 한다.
다음으로, 이 SiO2막을 마스크로 하여 RIE법에 의해 p형 AlGaN 클래드층(11)의 두께 방향의 소정의 깊이까지 에칭을 함으로써 리지(13)를 형성한다. 이 RIE의 에칭 가스로서는 예를 들면 염소계 가스를 사용한다.
다음으로, 에칭 마스크로서 사용한 SiO2막을 에칭 제거한 후, 기판 전체면에 예를 들면 CVD법, 진공 증착법, 스퍼터링법 등에 의해 예를 들면 두께가 0.3㎛인 SiO2막과 같은 절연막(14)을 성막한다.
다음으로, 리소그래피에 의해 n측 전극 형성 영역을 제외한 영역의 절연막(14) 표면을 덮는 레지스트 패턴(도시하지 않음)을 형성한다.
다음으로, 이 레지스트 패턴을 마스크로 하여 절연막(14)을 에칭함으로써, 개구(14b)를 형성한다.
다음으로, 레지스트 패턴을 남긴 상태에서 기판 전체면에 예를 들면 진공 증착법에 의해 Ti막, Pt막 및 Au막을 순차 형성한 후, 레지스트 패턴을 그 위에 형성된 Ti막, Pt막 및 Au막과 함께 제거한다(리프트 오프). 이로써, 절연막(14)의 개구(14b)를 통하여 n형 GaN 콘택트층(4)에 콘택트한 n측 전극(16)이 형성된다. 여기서, 이 n측 전극(16)을 구성하는 Ti막, Pt막 및 Au막의 두께는 예를 들면 각각 10nm, 50nm 및 100nm이다. 다음으로, n측 전극(16)을 오믹 접촉시키기 위한 얼로이 처리를 한다.
다음으로, 동일한 프로세스에서, 리지(13) 상의 부분의 절연막(14)을 에칭 제거하여 개구(14a)를 형성한 후, n측 전극(16)과 같게 하여, 이 개구(14a)를 통하여 p형 GaN 콘택트층(12)에 콘택트한 Pd/Pt/Au 구조의 p측 전극(15)을 형성한다. 다음으로, p측 전극(15)을 오믹 접촉시키기 위한 얼로이 처리를 한다.
이 후, 상술한 바와 같이 하여 레이저 구조가 형성된 기판을 벽개 등에 의해 바형으로 가공하여 양 공진기 단면을 형성하고, 더욱이 이들 공진기 단면에 단면 코팅을 실시한 후, 이 바를 벽개 등에 의해 칩화한다.
이상에 의해, 목적으로 하는 리지 구조 및 SCH 구조를 갖는 GaN계 반도체 레이저가 제조된다.
이 제 1 실시예에 의한 GaN계 반도체 레이저와, 언도프 InGaN 열화 방지층을 형성하지 않는 것을 제외하고 이 GaN계 반도체 레이저와 동일 구조의 GaN계 반도체 레이저를 각각 제조하여, 그들 수명 시험을 한 바, 이 제 1 실시예에 의한 GaN계 반도체 레이저에서는 후자의 GaN계 반도체 레이저에 비하여, 초기 열화율이 대단히 작고, 또한, 동작 전류는 시간과 함께 서서히 증가하는 경향은 보이지만, 그 경사는 대단히 작아 문제 없는 레벨이었다. 단, 수명 시험은 모두 광 출력 30mW, 분위기 온도 60℃의 조건에서 행하였다. 또한, 이들 GaN계 반도체 레이저의 일렉트로 루미네선스 발광을 관측한 결과, 후자의 GaN계 반도체 레이저에서는 현저한 발광 얼룩이 관측되었지만, 이 제 1 실시예에 의한 GaN계 반도체 레이저에서는 발광 얼룩이 전혀 관측되지 않았다.
이상과 같이, 이 제 1 실시예에 의하면, 활성층(7)에 접하여 언도프 InGaN 열화 방지층(8)이 설치되고, 이 언도프 InGaN 열화 방지층(8)에 접하여 p형 AlGaN 캡층(9)이 설치되어 있기 때문에, 언도프 InGaN 열화 방지층(8)에 의해, p형 AlGaN 캡층(9)에 의해 활성층(7)에 발생하는 응력을 대폭 완화할 수 있음과 동시에, p형층의 p형 도펀트로서 사용되는 Mg이 활성층(7)으로 확산하는 것을 유효하게 억제할 수 있다. 이로써, 장수명이고 신뢰성이 높아, 발광 얼룩도 없는 고성능의 GaN계 반도체 레이저를 실현할 수 있다.
다음으로, 본 발명의 제 2 실시예에 의한 GaN계 반도체 레이저에 대해서 설명한다. 도 3은 이 GaN계 반도체 레이저의 에너지 밴드도를 도시한다.
이 제 2 실시예에 의한 GaN계 반도체 레이저에 있어서는, 언도프 InGaN 열화 방지층(8)의 In 조성은 그 두께 전체에 걸쳐 동일하게 되어 있으며, 그 In 조성은 활성층(7)의 장벽층의 In 조성(y)보다 작은 값, 예를 들면 0.02로 선택되어 있다. 그 밖의 구성은 제 1 실시예에 의한 GaN계 반도체 레이저와 동일하기 때문에, 설명을 생략한다.
또한, 이 GaN계 반도체 레이저의 제조 방법도 언도프 InGaN 열화 방지층(8) 성장 시에 성장 온도를 일정하게 하는 것을 제외하고, 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법과 같다.
이 제 2 실시예에 의하면, 제 1 실시예와 동일한 이점을 얻을 수 있다.
다음으로, 본 발명의 제 3 실시예에 의한 GaN계 반도체 레이저에 대해서 설명한다. 도 4는 이 GaN계 반도체 레이저의 에너지 밴드도를 도시한다.
이 제 3 실시예에 의한 GaN계 반도체 레이저에 있어서는, 언도프 InGaN 열화 방지층(8)의 In 조성은 그 두께 전체에 걸쳐 동일하게 되어 있으며, 그 In 조성은 활성층(7)의 장벽층의 In 조성(y)과 동일한 값으로 선택되어 있다. 여기서, 이 언도프 InGaN 열화 방지층(8)의 두께는 활성층(7)의 언도프 InGaN 열화 방지층(8)에 가장 가까운 곳에 있는 장벽층 두께와의 합계 두께가 적어도 15nm 이상, 적합하게는 17nm 이상, 보다 적합하게는 20nm 이상, 더욱 적합하게는 25nm 이상으로 되도록 선택된다. 그 밖의 구성은 제 1 실시예에 의한 GaN계 반도체 레이저와 동일하기 때문에, 설명을 생략한다.
또한, 이 GaN계 반도체 레이저의 제조 방법도 언도프 InGaN 열화 방지층(8) 성장 시에 성장 온도를 일정하게 하는 것을 제외하고, 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법과 같다.
이 제 3 실시예에 의하면, 제 1 실시예와 동일한 이점을 얻을 수 있다.
다음으로, 본 발명의 제 4 실시예에 의한 GaN계 반도체 레이저에 대해서 설명한다. 도 5는 이 GaN계 반도체 레이저의 에너지 밴드도를 도시한다.
이 제 4 실시예에 의한 GaN계 반도체 레이저에 있어서는, 활성층(7)에 접하여 언도프 InGaN 열화 방지층(8)이 설치되고, 이 언도프 InGaN 열화 방지층(8)에 접하여 p형 GaN 광 도파층(10)이 설치되며, 이 p형 GaN 광 도파층(10)에 접하여 p형 AlGaN 캡층(9)이 설치된 구조를 갖는다. 언도프 InGaN 열화 방지층(8)의 In 조성 분포는 제 1 실시예와 같다. 그 밖의 구성은 제 1 실시예에 의한 GaN계 반도체 레이저와 동일하기 때문에, 설명을 생략한다.
또한, 이 GaN계 반도체 레이저의 제조 방법도 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법과 같다.
이 제 4 실시예에 의하면, 제 1 실시예와 동일한 이점을 얻을 수 있다.
다음으로, 본 발명의 제 5 실시예에 의한 GaN계 반도체 레이저에 대해서 설명한다. 도 6은 본 발명의 제 5 실시예에 의한 GaN계 반도체 레이저를 도시한다. 도 7은 이 GaN계 반도체 레이저의 에너지 밴드도를 도시한다.
이 제 5 실시예에 의한 GaN계 반도체 레이저에 있어서는, 활성층(7)에 접하여 언도프 GaN 광 도파층(17)이 설치되고, 이 언도프 GaN 광 도파층(17)에 접하여 p형 AlGaN 캡층(9)이 설치되며, 더욱이 이 p형 AlGaN 캡층(9)에 접하여 p형 AlGaN/GaN 초격자 클래드층(18)이 설치된 구조를 갖는다. 이 경우, 언도프 InGaN 열화 방지층(8)은 설치되어 있지 않다. 언도프 GaN 광 도파층(17)은 n형 전도성을 보여준다. 이 언도프 GaN 광 도파층(17)의 두께는 일반적으로는 10 내지 100nm이 지만, 여기서는 20 내지 40nm로 한다. p형 AlGaN/GaN 초격자 클래드층(18)은 예를 들면 두께가 2.5nm이고 Al 조성이 12%인 언도프의 AlGaN층을 장벽층으로 하고, 예를 들면 두께가 같고 2.5nm인 Mg이 도프된 GaN층을 우물층으로 하여, 이들을 반복하여 적층한 구조를 가지며, 전체 두께는 예를 들면 0.5㎛이다. 또한, p형 AlGaN 캡층(9)과 p형 AlGaN/GaN 초격자 클래드층(18)에 있어서의 이 p형 AlGaN 캡층(9)에 인접하는 장벽층과의 사이 거리는 활성층에 주입되는 전자가 터널 효과에 의해 p형 AlGaN 캡층(9)을 통하여 p형 AlGaN/GaN 초격자 클래드층(18) 측으로 빠져버리는 것을 방지하기 위해, 이 터널 효과를 억제할 수 있는 거리, 구체적으로는 예를 들면 10nm 정도로 설정되어 있다. 또한, p형 AlGaN/GaN 초격자 클래드층(18)을 사용하고 있는 것은 터널 효과에 의해 정공이 통과하기 쉽게 하기 위함이다. 그 밖의 구성은 제 1 실시예에 의한 GaN계 반도체 레이저와 동일하기 때문에, 설명을 생략한다.
이 GaN계 반도체 레이저의 제조 방법은 기본적으로는 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법과 같지만, 이 경우, 특히 각 층의 성장 시의 성장 온도 및 캐리어 가스를 다음과 같이 설정한다. 즉, 성장 온도에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 1000℃, n형 GaN 광 도파층(6)에서 p형 AlGaN 캡층(9)까지는 800℃, p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12)은 1000℃로 한다. 또한, 캐리어 가스에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 N2와 H2의 혼합 가스 분위기, n형 GaN 광 도파층(6)에서 p형 AlGaN 캡층(9)까지는 N2 분위기, p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12)은 N2와 H2의 혼합 가스 분위기로 한다. 이 경우, 활성층(7)을 성장시킨 후, p형 AlGaN 캡층(9)의 성장까지는 캐리어 가스 분위기를 N2 분위기로 하고 있으며, 캐리어 가스 분위기에 H2가 포함되지 않기 때문에, 활성층(7)으로부터 In이 탈리하는 것을 억제할 수 있어, 활성층(7) 열화를 방지할 수 있다. 또한, p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12) 성장 시에는 캐리어 가스 분위기를 N2와 H2의 혼합 가스 분위기로 하고 있기 때문에, 이들 p형층을 양호한 결정성으로 성장시킬 수 있다.
도 8은 언도프 GaN 광 도파층(17)의 두께에 의한 반도체 레이저의 수직 방향의 빔 확장각, 즉 수직 방사각(θ⊥) 변화를 측정한 결과를 도시한다. 도 8에 의해, 언도프 GaN 광 도파층(17)의 두께를 20 내지 40nm로 함으로써, 수직 방사각을 19 내지 22도로 할 수 있다. 종래의 GaN계 반도체 레이저의 수직 방사각 값은 26 내지 30도이기 때문에, 수직 방사각이 대폭 감소하고 있는 것을 알 수 있다.
이 제 5 실시예에 의하면, 활성층(7), 언도프 GaN 광 도파층(17), p형 AlGaN 캡층(9) 및 p형 AlGaN/GaN 초격자 클래드층(18)이 순차 접한, 구조로 하여, 언도프 GaN 광 도파층(17)의 두께를 20 내지 40nm로 얇게 하고 있기 때문에, GaN계 반도체 레이저의 수직 방사각을 종래에 비하여 대폭 감소시킬 수 있어, 그로써 방사각의 어스팩트비(수평 방사각을 θ∥로 하였을 때, θ⊥/θ∥)를 작게 할 수 있고, 더욱이 p형 AlGaN 캡층(9)이 p형 AlGaN/GaN 초격자 클래드층(18)에 접하고 있기 때문 에, 원시야상에 있어서의 광 강도 분포의 대칭성 향상을 도모할 수 있다. 이러한 GaN계 반도체 레이저는 특히, 광 디스크 장치에 있어서의 광원에 사용하기 적합한 것이다.
또한, 활성층(7) 상에 직접 언도프 GaN 광 도파층(17)을 성장시키기 때문에, 결정성 향상을 도모할 수 있으며, 나아가서는 GaN계 반도체 레이저 수명 향상을 도모할 수 있다.
더욱이, 언도프 GaN 광 도파층(17)은 두께가 20 내지 40nm로 작은 가운데, p형 불순물로서 Mg을 도프한 p형 GaN 광 도파층에 비하여 저항율이 작기 때문에, GaN계 반도체 레이저의 직렬 저항 저감을 도모할 수 있으며, 나아가서는 구동 전압 저감을 도모할 수 있다.
다음으로, 본 발명의 제 6 실시예에 의한 GaN계 반도체 레이저에 대해서 설명한다. 도 9는 본 발명의 제 6 실시예에 의한 GaN계 반도체 레이저를 도시한다. 도 10은 이 GaN계 반도체 레이저의 에너지 밴드도를 도시한다.
이 제 6 실시예에 의한 GaN계 반도체 레이저에 있어서는, 활성층(7)에 접하여 언도프 InGaN 열화 방지층(8)이 설치되고, 이 언도프 InGaN 열화 방지층(8)에 접하여 언도프 GaN 광 도파층(17)이 설치되며, 이 언도프 GaN 광 도파층(17)에 접하여 p형 AlGaN 캡층(9)이 설치되며, 더욱이 이 p형 AlGaN 캡층(9)에 접하여 p형 AlGaN/GaN 초격자 클래드층(18)이 설치된 구조를 갖는다. 언도프 InGaN 열화 방지층(8)의 In 조성은 제 2 실시예와 같다. 그 밖의 구성은 제 1 및 제 5 실시예에 의한 GaN계 반도체 레이저와 동일하기 때문에, 설명을 생략한다.
이 GaN계 반도체 레이저의 제조 방법은 기본적으로는 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법과 같지만, 이 경우, 특히 각 층 성장 시의 성장 온도 및 캐리어 가스를 다음과 같이 설정한다. 즉, 성장 온도에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 1000℃, n형 GaN 광 도파층(6)에서 언도프 InGaN 열화 방지층(8)까지는 800℃, 언도프 GaN 광 도파층(17) 및 p형 AlGaN 캡층(9)은 850℃, p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12)은 1000℃로 한다. 또한, 캐리어 가스에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 N2와 H2의 혼합 가스 분위기, n형 GaN 광 도파층(6)에서 p형 AlGaN 캡층(9)까지는 N2 분위기, p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12)은 N2와 H2의 혼합 가스 분위기로 한다. 이 경우, 활성층(7)을 성장시킨 후, p형 AlGaN 캡층(9)의 성장까지는 캐리어 가스 분위기를 N2 분위기로 하고 있으며, 캐리어 가스 분위기에 H2가 포함되지 않기 때문에, 활성층(7)으로부터 In이 탈리하는 것을 억제할 수 있어, 활성층(7)의 열화를 방지할 수 있다. 또한, p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12)의 성장 시에는 캐리어 가스 분위기를 N2와 H2의 혼합 가스 분위기로 하고 있기 때문에, 이들 p형층을 양호한 결정성으로 성장시킬 수 있다.
이 제 6 실시예에 의하면, 활성층(7), 언도프 InGaN 열화 방지층(8), 언도프 GaN 광 도파층(17), p형 AlGaN 캡층(9) 및 p형 AlGaN/GaN 초격자 클래드층(18)이 순차 접한, 구조로 하여, 언도프 GaN 광 도파층(17)의 두께를 20 내지 40nm로 얇게 하고 있기 때문에, 제 5 실시예와 동일한 이점을 얻을 수 있는 것 외에, 활성층(7)에 인접하여 언도프 InGaN 열화 방지층(8)을 설치하고 있음으로써 제 1 실시예와 동일한 이점을 얻을 수 있다.
다음으로, 본 발명의 제 7 실시예에 의한 GaN계 반도체 레이저에 대해서 설명한다. 도 11은 이 GaN계 반도체 레이저의 에너지 밴드도를 도시한다.
이 제 7 실시예에 의한 GaN계 반도체 레이저에 있어서는, 활성층(7)에 접하여 언도프 GaN 광 도파층(17)이 설치되고, 이 언도프 GaN 광 도파층(17)에 접하여 p형 AlGaN 캡층(9)이 설치되며, 이 p형 AlGaN 캡층(9)에 접하여 p형 GaN 광 도파층(10)이 설치되며, 더욱이 이 p형 GaN 광 도파층(10)에 접하여 p형 AlGaN/GaN 초격자 클래드층(18)이 설치된 구조를 갖는다. 그 밖의 구성은 제 1 및 제 5 실시예에 의한 GaN계 반도체 레이저와 동일하기 때문에, 설명을 생략한다.
이 GaN계 반도체 레이저의 제조 방법은 기본적으로는 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법과 같지만, 이 경우, 특히 각 층의 성장 시의 성장 온도 및 캐리어 가스를 다음과 같이 설정한다. 즉, 성장 온도에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 1000℃, n형 GaN 광 도파층(6)에서 p형 AlGaN 캡층(9)까지는 800℃, p형 GaN 광 도파층(10)에서 p형 GaN 콘택트층(12)까지는 1000℃로 한다. 또한, 캐리어 가스에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 N2와 H2의 혼합 가스 분위 기, n형 GaN 광 도파층(6)에서 p형 AlGaN 캡층(9)까지는 N2 분위기, p형 GaN 광 도파층(10)에서 p형 GaN 콘택트층(12)까지는 N2와 H2의 혼합 가스 분위기로 한다. 이 경우, 활성층(7)을 성장시킨 후, p형 AlGaN 캡층(9)의 성장까지는 캐리어 가스 분위기를 N2 분위기로 하고 있으며, 캐리어 가스 분위기에 H2가 포함되지 않기 때문에, 활성층(7)으로부터 In이 탈리하는 것을 억제할 수 있어, 활성층(7)의 열화를 방지할 수 있다. 또한, p형 GaN 광 도파층(10), p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12)의 성장 시에는 캐리어 가스 분위기를 N2와 H2의 혼합 가스 분위기로 하고 있기 때문에, 이들 p형층을 양호한 결정성으로 성장시킬 수 있다.
이 제 7 실시예에 의하면, 활성층(7), 언도프 GaN 광 도파층(17), p형 AlGaN 캡층(9), p형 GaN 광 도파층(10) 및 p형 AlGaN/GaN 초격자 클래드층(18)이 순차 접한, 구조로 하여, 언도프 GaN 광 도파층(17)의 두께를 20 내지 40nm로 얇게 하고 있기 때문에, 제 5 실시예와 동일한 이점을 얻을 수 있다.
다음으로, 본 발명의 제 8 실시예에 의한 GaN계 반도체 레이저에 대해서 설명한다. 도 12는 이 GaN계 반도체 레이저의 에너지 밴드도를 도시한다.
이 제 8 실시예에 의한 GaN계 반도체 레이저에 있어서는, 활성층(7)에 접하여 언도프 InGaN 열화 방지층(8)이 설치되고, 이 언도프 InGaN 열화 방지층(8)에 접하여 언도프 GaN 광 도파층(17)이 설치되며, 이 언도프 GaN 광 도파층(17)에 접하여 p형 AlGaN 캡층(9)이 설치되며, 이 p형 AlGaN 캡층(9)에 접하여 p형 GaN 광 도파층(10)이 설치되며, 더욱이 이 p형 GaN 광 도파층(10)에 접하여 p형 AlGaN/GaN 초격자 클래드층(18)이 설치된 구조를 갖는다. 언도프 InGaN 열화 방지층(8)의 In 조성은 제 2 실시예와 동일하다. 그 밖의 구성은 제 1 및 제 5 실시예에 의한 GaN계 반도체 레이저와 동일하기 때문에, 설명을 생략한다.
이 GaN계 반도체 레이저의 제조 방법은 기본적으로는 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법과 같지만, 이 경우, 특히 각 층의 성장 시의 성장 온도 및 캐리어 가스를 다음과 같이 설정한다. 즉, 성장 온도에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 1000℃, n형 GaN 광 도파층(6) 및 활성층(7)은 800℃, 언도프 InGaN 열화 방지층(8)에서 p형 AlGaN 캡층(9)까지는 860℃, p형 GaN 광 도파층(10)에서 p형 GaN 콘택트층(12)까지는 1000℃로 한다. 또한, 캐리어 가스에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 N2와 H2의 혼합 가스 분위기, n형 GaN 광 도파층(6)에서 p형 AlGaN 캡층(9)까지는 N2 분위기, p형 GaN 광 도파층(10)에서 p형 GaN 콘택트층(12)까지는 N2와 H2의 혼합 가스 분위기로 한다. 이 경우, 활성층(7)을 성장시킨 후, p형 AlGaN 캡층(9)의 성장까지는 캐리어 가스 분위기를 N2 분위기로 하고 있으며, 캐리어 가스 분위기에 H2가 포함되지 않기 때문에, 활성층(7)으로부터 In이 탈리하는 것을 억제할 수 있어, 활성층(7) 열화를 방지할 수 있다. 또한, p형 GaN 광 도파층(10), p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12)의 성 장 시에는 캐리어 가스 분위기를 N2와 H2의 혼합 가스 분위기로 하고 있기 때문에, 이들 p형층을 양호한 결정성으로 성장시킬 수 있다.
이 제 8 실시예에 의하면, 활성층(7), 언도프 InGaN 열화 방지층(8), 언도프 GaN 광 도파층(17), p형 AlGaN 캡층(9), p형 GaN 광 도파층(10) 및 p형 AlGaN/GaN 초격자 클래드층(18)이 순차 접한, 구조로 하여, 언도프 GaN 광 도파층(17)의 두께를 20 내지 40nm로 얇게 하고 있기 때문에, 제 5 실시예와 동일한 이점을 얻을 수 있는 것 외에, 활성층(7)에 인접하여 언도프 InGaN 열화 방지층(8)을 설치하고 있음으로써 제 1 실시예와 동일한 이점을 얻을 수 있다.
다음으로, 본 발명의 제 9 실시예에 의한 GaN계 반도체 레이저에 대해서 설명한다. 도 13은 이 GaN계 반도체 레이저의 에너지 밴드도를 도시한다.
이 제 9 실시예에 의한 GaN계 반도체 레이저에 있어서는, 활성층(7)에 접하여 언도프 GaN 광 도파층(17)이 설치되고, 이 언도프 GaN 광 도파층(17)에 접하여 p형 AlGaN/GaN 초격자 캡층(19)이 설치되며, 이 p형 AlGaN/GaN 초격자 캡층(19)에 접하여 p형 GaN 광 도파층(10)이 설치되며, 더욱이 이 p형 GaN 광 도파층(10)에 접하여 p형 AlGaN/GaN 초격자 클래드층(18)이 설치된 구조를 갖는다. p형 AlGaN/GaN 초격자 캡층(19)은 예를 들면 두께가 2.5nm이고 Al 조성이 18%인 언도프의 AlGaN층을 장벽층으로 하고, 예를 들면 두께가 동일하게 2.5nm인 Mg이 도프된 GaN층을 우물층으로 하여, 이들을 반복하여 적층한 구조를 가지며, 전체 두께는 예를 들면 100nm이다. 그 밖의 구성은 제 1 및 제 5 실시예에 의한 GaN계 반도체 레이저와 동일하기 때문에, 설명을 생략한다.
이 GaN계 반도체 레이저의 제조 방법은 기본적으로는 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법과 동일하지만, 이 경우, 특히 각 층의 성장 시의 성장 온도 및 캐리어 가스를 다음과 같이 설정한다.
즉, 성장 온도에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 1000℃, n형 GaN 광 도파층(6)에서 p형 AlGaN/GaN 초격자 캡층(19)까지는 800℃, p형 GaN 광 도파층(10)에서 p형 GaN 콘택트층(12)은 1000℃로 한다. 또한, 캐리어 가스에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 N2와 H2의 혼합 가스 분위기, n형 GaN 광 도파층(6)에서 p형 AlGaN/GaN 초격자 캡층(19)까지는 N2 분위기, p형 GaN 광 도파층(10)에서 p형 GaN 콘택트층(12)까지는 N2와 H2의 혼합 가스 분위기로 한다. 이 경우, 활성층(7)을 성장시킨 후, p형 AlGaN/GaN 초격자 캡층(19)의 성장까지는 캐리어 가스 분위기를 N2 분위기로 하고 있으며, 캐리어 가스 분위기에 H2가 포함되지 않기 때문에, 활성층(7)으로부터 In이 탈리하는 것을 억제할 수 있어, 활성층(7)의 열화를 방지할 수 있다. 또한, p형 GaN 광 도파층(10), p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12)의 성장 시에는 캐리어 가스 분위기를 N2와 H2의 혼합 가스 분위기로 하고 있기 때문에, 이들 p형층을 양호한 결정성으로 성장시킬 수 있다.
이 제 9 실시예에 의하면, 활성층(7), 언도프 GaN 광 도파층(17), p형 AlGaN/GaN 초격자 캡층(19), p형 GaN 광 도파층(10) 및 p형 AlGaN/GaN 초격자 클래드층(18)이 순차 접한, 구조로 하여, 언도프 GaN 광 도파층(17)의 두께를 20 내지 40nm로 얇게 하고 있기 때문에, 제 5 실시예와 동일한 이점을 얻을 수 있다.
다음으로, 본 발명의 제 10 실시예에 의한 GaN계 반도체 레이저에 대해서 설명한다. 도 14는 이 GaN계 반도체 레이저의 에너지 밴드도를 도시한다.
이 제 10 실시예에 의한 GaN계 반도체 레이저에 있어서는, 활성층(7)에 접하여 언도프 InGaN 열화 방지층(8)이 설치되고, 이 언도프 InGaN 열화 방지층(8)에 접하여 언도프 GaN 광 도파층(17)이 설치되며, 이 언도프 GaN 광 도파층(17)에 접하여 p형 AlGaN/GaN 초격자 캡층(19)이 설치되며, 이 p형 AlGaN/GaN 초격자 캡층(19)에 접하여 p형 GaN 광 도파층(10)이 설치되며, 더욱이 이 p형 GaN 광 도파층(10)에 접하여 p형 AlGaN/GaN 초격자 클래드층(18)이 설치된 구조를 갖는다. 언도프 InGaN 열화 방지층(8)의 In 조성은 제 2 실시예와 동일하다. 그 밖의 구성은 제 1 및 제 5 실시예에 의한 GaN계 반도체 레이저와 동일하기 때문에, 설명을 생략한다.
이 GaN계 반도체 레이저의 제조 방법은 기본적으로는 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법과 동일하지만, 이 경우, 특히 각 층의 성장 시의 성장 온도 및 캐리어 가스를 다음과 같이 설정한다. 즉, 성장 온도에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 1000℃, n형 GaN 광 도파층(6)에서 언도프 InGaN 열화 방지층(8)까지는 800℃, 언도프 GaN 광 도파층(17) 및 p형 AlGaN/GaN 초격자 캡층(19)은 870℃, p형 GaN 광 도파층(10)에서 p 형 GaN 콘택트층(12)까지는 1000℃로 한다. 또한, 캐리어 가스에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 N2와 H2의 혼합 가스 분위기, n형 GaN 광 도파층(6)에서 p형 AlGaN/GaN 초격자 캡층(19)까지는 N2 분위기, p형 GaN 광 도파층(10)에서 p형 GaN 콘택트층(12)까지는 N2와 H2의 혼합 가스 분위기로 한다. 이 경우, 활성층(7)을 성장시킨 후, p형 AlGaN/GaN 초격자 캡층(19) 성장까지는 캐리어 가스 분위기를 N2 분위기로 하고 있으며, 캐리어 가스 분위기에 H2가 포함되지 않기 때문에, 활성층(7)으로부터 In이 탈리하는 것을 억제할 수 있어, 활성층(7) 열화를 방지할 수 있다. 또한, p형 GaN 광 도파층(10), p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12) 성장 시에는 캐리어 가스 분위기를 N2와 H2의 혼합 가스 분위기로 하고 있기 때문에, 이들 p형층을 양호한 결정성으로 성장시킬 수 있다.
이 제 10 실시예에 의하면, 활성층(7), 언도프 InGaN 열화 방지층(8), 언도프 GaN 광 도파층(17), p형 AlGaN/GaN 초격자 캡층(19), p형 GaN 광 도파층(10) 및 p형 AlGaN/GaN 초격자 클래드층(18)이 순차 접한, 구조로 하여, 언도프 GaN 광 도파층(17)의 두께를 20 내지 40nm로 얇게 하고 있기 때문에, 제 5 실시예와 동일한 이점을 얻을 수 있는 것 외에, 활성층(7)에 인접하여 언도프 InGaN 열화 방지층(8)을 설치하고 있음으로써 제 1 실시예와 동일한 이점을 얻을 수 있다.
다음으로, 본 발명의 제 11 실시예에 의한 GaN계 반도체 레이저에 대해서 설 명한다. 도 15는 이 GaN계 반도체 레이저의 에너지 밴드도를 도시한다.
이 제 11 실시예에 의한 GaN계 반도체 레이저에 있어서는, 활성층(7)에 접하여 언도프 GaN 광 도파층(17)이 설치되고, 이 언도프 GaN 광 도파층(17)에 접하여 p형 AlGaN/GaN 초격자 캡층(19)이 설치되며, 이 p형 AlGaN/GaN 초격자 캡층(19)에 접하여 p형 AlGaN/GaN 초격자 클래드층(18)이 설치된 구조를 갖는다. 그 밖의 구성은 제 1, 제 5 및 제 9 실시예에 의한 GaN계 반도체 레이저와 동일하기 때문에, 설명을 생략한다.
이 GaN계 반도체 레이저의 제조 방법은 기본적으로는 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법과 동일하지만, 이 경우, 특히 각 층의 성장 시의 성장 온도 및 캐리어 가스를 다음과 같이 설정한다. 즉, 성장 온도에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 1000℃, n형 GaN 광 도파층(6)에서 p형 AlGaN/GaN 초격자 캡층(19)까지는 800℃, p형 GaN 광 도파층(10)에서 p형 GaN 콘택트층(12)은 1000℃로 한다. 또한, 캐리어 가스에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 N2와 H2의 혼합 가스 분위기, n형 GaN 광 도파층(6)에서 p형 AlGaN/GaN 초격자 캡층(19)까지는 N2 분위기, p형 GaN 광 도파층(10)에서 p형 GaN 콘택트층(12)까지는 N2와 H2의 혼합 가스 분위기로 한다. 이 경우, 활성층(7)을 성장시킨 후, p형 AlGaN/GaN 초격자 캡층(19)의 성장까지는 캐리어 가스 분위기를 N2 분위기로 하고 있으며, 캐리어 가스 분위기에 H2가 포함되지 않기 때문에, 활성층(7)으로부터 In이 탈리하는 것을 억제할 수 있어, 활성층(7) 열화를 방지할 수 있다. 또한, p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12)의 성장 시에는 캐리어 가스 분위기를 N2와 H2의 혼합 가스 분위기로 하고 있기 때문에, 이들 p형층을 양호한 결정성으로 성장시킬 수 있다.
이 제 11 실시예에 의하면, 활성층(7), 언도프 GaN 광 도파층(17), p형 AlGaN/GaN 초격자 캡층(19) 및 p형 AlGaN/GaN 초격자 클래드층(18)이 순차 접한, 구조로 하여, 언도프 GaN 광 도파층(17)의 두께를 20 내지 40nm로 얇게 하고 있기 때문에, 제 5 실시예와 동일한 이점을 얻을 수 있다.
다음으로, 본 발명의 제 12 실시예에 의한 GaN계 반도체 레이저에 대해서 설명한다. 도 16은 이 GaN계 반도체 레이저의 에너지 밴드도를 도시한다.
이 제 12 실시예에 의한 GaN계 반도체 레이저에 있어서는, 활성층(7)에 접하여 언도프 InGaN 열화 방지층(8)이 설치되고, 이 언도프 InGaN 열화 방지층(8)에 접하여 언도프 GaN 광 도파층(17)이 설치되며, 이 언도프 GaN 광 도파층(17)에 접하여 p형 AlGaN/GaN 초격자 캡층(19)이 설치되며, 이 p형 AlGaN/GaN 초격자 캡층(19)에 접하여 p형 AlGaN/GaN 초격자 클래드층(18)이 설치된 구조를 갖는다. 언도프 InGaN 열화 방지층(8)의 In 조성은 제 2 실시예와 동일하다. 그 밖의 구성은 제 1, 제 5 및 제 9 실시예에 의한 GaN계 반도체 레이저와 동일하기 때문에, 설명을 생략한다.
이 GaN계 반도체 레이저의 제조 방법은 기본적으로는 제 1 실시예에 의한 GaN계 반도체 레이저의 제조 방법과 동일하지만, 이 경우, 특히 각 층의 성장 시의 성장 온도 및 캐리어 가스를 다음과 같이 설정한다. 즉, 성장 온도에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 1000℃, n형 GaN 광 도파층(6)에서 언도프 InGaN 열화 방지층(8)까지는 800℃, 언도프 GaN 광 도파층(17) 및 p형 AlGaN/GaN 초격자 캡층(19)은 880℃, p형 GaN 광 도파층(10)에서 p형 GaN 콘택트층(12)까지는 1000℃로 한다. 또한, 캐리어 가스에 대해서는, 예를 들면, 언도프 GaN층(3)에서 n형 AlGaN 클래드층(5)까지는 N2와 H2의 혼합 가스 분위기, n형 GaN 광 도파층(6)에서 언도프 InGaN 열화 방지층(8)까지는 N2 분위기, p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12)은 N2와 H2의 혼합 가스 분위기로 한다. 이 경우, 활성층(7)을 성장시킨 후, p형 AlGaN/GaN 초격자 캡층(19)의 성장까지는 캐리어 가스 분위기를 N2 분위기로 하고 있으며, 캐리어 가스 분위기에 H2가 포함되지 않기 때문에, 활성층(7)으로부터 In이 탈리하는 것을 억제할 수 있어, 활성층(7) 열화를 방지할 수 있다. 또한, p형 AlGaN/GaN 초격자 클래드층(18) 및 p형 GaN 콘택트층(12)의 성장 시에는 캐리어 가스 분위기를 N2와 H2의 혼합 가스 분위기로 하고 있기 때문에, 이들 p형층을 양호한 결정성으로 성장시킬 수 있다.
이 제 12 실시예에 의하면, 활성층(7), 언도프 InGaN 열화 방지층(8), 언도 프 GaN 광 도파층(17), p형 AlGaN/GaN 초격자 캡층(19) 및 p형 AlGaN/GaN 초격자 클래드층(18)이 순차 접한, 구조로 하여, 언도프 GaN 광 도파층(17)의 두께를 20 내지 40nm로 얇게 하고 있기 때문에, 제 5 실시예와 동일한 이점을 얻을 수 있는 것 외에, 활성층(7)에 인접하여 언도프 InGaN 열화 방지층(8)을 설치하고 있음으로써 제 1 실시예와 동일한 이점을 얻을 수 있다.
이상, 본 발명의 실시예에 대해서 구체적으로 설명하였지만, 본 발명은 상술한 실시예에 한정되는 것이 아니라, 본 발명의 기술적 사상에 근거하는 각종 변형이 가능하다.
예를 들면, 상술한 제 1 내지 제 12 실시예에 있어서 든 수치, 구조, 기판, 원료, 프로세스 등은 어디까지나 예에 지나지 않으며, 필요에 따라서, 이들과 다른 수치, 구조, 기판, 원료, 프로세스 등을 사용하여도 된다.
구체적으로는, 예를 들면, 상술한 제 1 내지 제 12 실시예에 있어서는, 레이저 구조를 형성하는 n형층을 기판 상에 처음에 적층하고, 그 위에 p형층을 적층하고 있지만, 이것과 적층 순서를 반대로 하여, 기판 상에 처음에 p형층을 적층하여, 그 위에 n형층을 적층한 구조로 하여도 된다.
또한, 상술한 제 1 내지 제 12 실시예에 있어서는, c면 사파이어 기판을 사용하고 있지만, 필요에 따라서, SiC 기판, Si 기판, 스피넬 기판, 두꺼운 GaN층으로 이루어지는 기판 등을 사용하여도 된다. 또한, GaN 버퍼층 대신, AlN 버퍼층이나 AlGaN 버퍼층을 사용하여도 된다.
또한, 상술한 제 1 내지 제 12 실시예에 있어서는, 본 발명을 SCH 구조의 GaN계 반도체 레이저 제조에 적용한 경우에 대해서 설명하였지만, 본 발명은 예를 들면, DH(Double Heterostructure) 구조의 GaN계 반도체 레이저 제조에 적용하여도 되는 것은 물론, GaN계 발광 다이오드 제조에 적용하여도 되며, 나아가서는 GaN계 FET나 GaN계 헤테로 접합 바이폴라 트랜지스터(HBT) 등의 질화물계 III-V족 화합물 반도체를 사용한 전자 주행 소자에 적용하여도 된다.
더욱이, 상술한 제1 및 제 2 실시예에 있어서는, MOCVD법에 의해 성장을 할 때의 캐리어 가스로서 H2 가스를 사용하고 있지만, 필요에 따라서, 다른 캐리어 가스, 예를 들면 H2와 N2 혹은 He, Ar 가스 등과의 혼합 가스를 사용하여도 된다.
이상 설명한 바와 같이, 본 발명에 의하면, In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층 또는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 접하여, 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층이 설치되어 있기 때문에, 이 중간층에 의해, 캡층 등에 의해 활성층 또는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에 발생하는 응력을 대폭 완화할 수 있거나, 혹은, p형층의 p형 도펀트로서 사용되는 Mg의 활성층 또는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 층에의 확산을 유효하게 억제할 수 있어, 이로써 초기 열화율이 충분히 낮고 장수명이며, 동작 전류의 짧은 시간 동안의 변화가 극히 적어, 발광 얼룩도 극히 적은 질화물계 III-V족 화합물 반도체를 사용한 반도체 발광 소자 혹은 장수명이고 짧은 시간 동안의 변화도 극히 적은 질화물계 III-V족 화합물 반도체를 사용한 반도체 장치를 실현할 수 있다. 또한, 본 발명에 의한 제조 방법에 의하면, 이러한 반도체 발광 소자 및 반도체 장치를 용이하게 제조할 수 있다.
또한, 캡층을 설치하는 위치의 최적화에 의해, 활성층에 캡층을 인접시켜 설치하거나, 활성층에 중간층을 개재시켜 캡층을 설치하거나 하는 경우에 비하여 광 도파층 혹은 제 1 광 도파층의 결정성을 양호하게 할 수 있거나, 혹은 이들 광 도파층 혹은 제 1 광 도파층의 두께 최적화를 도모할 수 있기 때문에, 장수명이고, 더구나 특히 반도체 레이저에서는 원시야상에 있어서의 광 강도 분포의 대칭성이 높아, 방사각의 어스팩트비 향상을 도모할 수 있는 질화물계 III-V족 화합물 반도체를 사용한 반도체 발광 소자 혹은 장수명의 질화물계 III-V족 화합물 반도체를 사용한 반도체 장치를 실현할 수 있다. 또한, 본 발명에 의한 제조 방법에 의하면, 이러한 반도체 발광 소자 및 반도체 장치를 용이하게 제조할 수 있다.

Claims (13)

  1. 반도체 발광 소자로서,
    In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
    상기 활성층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
    상기 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
    상기 캡층에 접한, 상기 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는, 반도체 발광 소자.
  2. 제 1 항에 있어서,
    상기 캡층의 밴드 갭은 상기 p형 클래드층의 밴드 갭보다 큰, 반도체 발광 소자.
  3. 제 1 항에 있어서,
    상기 캡층을 구성하는 상기 제 3 질화물계 III-V족 화합물 반도체는 AlyGa1- yN(단, 0≤y<1)인, 반도체 발광 소자.
  4. 제 1 항에 있어서,
    상기 캡층의 두께는 2nm 이상인, 반도체 발광 소자.
  5. 제 1 항에 있어서,
    상기 광 도파층은 도핑되지 않은, 반도체 발광 소자.
  6. 제 1 항에 있어서,
    상기 광 도파층의 두께는 8nm 이상인, 반도체 발광 소자.
  7. 반도체 발광 소자로서,
    In 및 Ga을 포함하는 제 1 질화물계 III-V족 화합물 반도체로 이루어지는 활성층과,
    상기 활성층에 접한, 상기 제 1 질화물계 III-V족 화합물 반도체와 다른 In 및 Ga을 포함하는 제 2 질화물계 III-V족 화합물 반도체로 이루어지는 중간층과,
    상기 중간층에 접한, Ga을 포함하는 제 6 질화물계 III-V족 화합물 반도체로 이루어지는 광 도파층과,
    상기 광 도파층에 접한, Al 및 Ga을 포함하는 제 3 질화물계 III-V족 화합물 반도체로 이루어지는 캡층과,
    상기 캡층에 접한, 상기 제 3 질화물계 III-V족 화합물 반도체와 다른 Al 및 Ga을 포함하는 제 7 질화물계 III-V족 화합물 반도체로 이루어지는 p형 클래드층을 갖는, 반도체 발광 소자.
  8. 제 7 항에 있어서,
    상기 캡층의 밴드 갭은 상기 p형 클래드층의 밴드 갭보다 큰, 반도체 발광 소자.
  9. 제 7 항에 있어서,
    상기 중간층을 구성하는 상기 제 2 질화물계 III-V족 화합물 반도체는 InxGa1-xN(단, 0≤x<1)인, 반도체 발광 소자.
  10. 제 7 항에 있어서,
    상기 캡층을 구성하는 상기 제 3 질화물계 III-V족 화합물 반도체는 AlyGa1-yN(단, 0≤y<l)인, 반도체 발광 소자.
  11. 제 7 항에 있어서,
    상기 캡층의 두께는 2nm 이상인, 반도체 발광 소자.
  12. 제 7 항에 있어서,
    상기 광 도파층은 도핑되지 않은, 반도체 발광 소자.
  13. 제 7 항에 있어서,
    상기 광 도파층의 두께는 8nm 이상인, 반도체 발광 소자.
KR1020067027497A 2000-12-28 2001-12-27 반도체 발광 소자 및 그 제조 방법, 및 반도체 장치 및 그제조 방법 KR100863927B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000401998 2000-12-28
JPJP-P-2000-00401998 2000-12-28
JP2001271947A JP3864735B2 (ja) 2000-12-28 2001-09-07 半導体発光素子およびその製造方法
JPJP-P-2001-00271947 2001-09-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020037008761A Division KR100866269B1 (ko) 2000-12-28 2001-12-27 반도체 발광 소자 및 그 제조 방법, 및 반도체 장치 및 그제조 방법

Publications (2)

Publication Number Publication Date
KR20070013340A true KR20070013340A (ko) 2007-01-30
KR100863927B1 KR100863927B1 (ko) 2008-10-17

Family

ID=26607137

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020067027498A KR100863928B1 (ko) 2000-12-28 2001-12-27 반도체 발광 소자 및 그 제조 방법, 및 반도체 장치 및 그제조 방법
KR1020067027497A KR100863927B1 (ko) 2000-12-28 2001-12-27 반도체 발광 소자 및 그 제조 방법, 및 반도체 장치 및 그제조 방법
KR1020037008761A KR100866269B1 (ko) 2000-12-28 2001-12-27 반도체 발광 소자 및 그 제조 방법, 및 반도체 장치 및 그제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020067027498A KR100863928B1 (ko) 2000-12-28 2001-12-27 반도체 발광 소자 및 그 제조 방법, 및 반도체 장치 및 그제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020037008761A KR100866269B1 (ko) 2000-12-28 2001-12-27 반도체 발광 소자 및 그 제조 방법, 및 반도체 장치 및 그제조 방법

Country Status (5)

Country Link
US (5) US7339195B2 (ko)
JP (1) JP3864735B2 (ko)
KR (3) KR100863928B1 (ko)
TW (1) TW518811B (ko)
WO (1) WO2002054549A1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3864735B2 (ja) * 2000-12-28 2007-01-10 ソニー株式会社 半導体発光素子およびその製造方法
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6954478B2 (en) * 2002-02-04 2005-10-11 Sanyo Electric Co., Ltd. Nitride-based semiconductor laser device
US7058105B2 (en) * 2002-10-17 2006-06-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor optoelectronic device
JP2004247503A (ja) * 2003-02-13 2004-09-02 Toshiba Corp 窒化物半導体素子およびその製造方法
JP2004363401A (ja) * 2003-06-05 2004-12-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
JP4508662B2 (ja) * 2004-01-22 2010-07-21 シャープ株式会社 窒化ガリウム系半導体発光素子
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
JP2005294753A (ja) * 2004-04-05 2005-10-20 Toshiba Corp 半導体発光素子
JP4671702B2 (ja) * 2005-01-28 2011-04-20 パナソニック株式会社 Ｉｉｉ族窒化物半導体レーザ装置
KR100676059B1 (ko) * 2005-02-03 2007-01-29 엘지전자 주식회사 발광 다이오드
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
WO2007032355A1 (ja) * 2005-09-15 2007-03-22 Matsushita Electric Industrial Co., Ltd. 半導体発光素子
JP2007214257A (ja) * 2006-02-08 2007-08-23 Rohm Co Ltd 半導体発光素子およびその製造方法
JP5068020B2 (ja) * 2006-02-20 2012-11-07 シャープ株式会社 窒化物半導体発光素子の製造方法
JP5047508B2 (ja) * 2006-02-27 2012-10-10 シャープ株式会社 窒化物半導体発光素子の製造方法
JP4872450B2 (ja) * 2006-05-12 2012-02-08 日立電線株式会社 窒化物半導体発光素子
EP2034523A1 (en) * 2006-05-26 2009-03-11 Rohm Co., Ltd. Nitride semiconductor light-emitting device
EP2034524A1 (en) * 2006-05-26 2009-03-11 Rohm Co., Ltd. Nitride semiconductor light emitting element
EP2034525A1 (en) * 2006-05-26 2009-03-11 Rohm Co., Ltd. Nitride semiconductor light emitting element
JP4246242B2 (ja) * 2006-09-27 2009-04-02 三菱電機株式会社 半導体発光素子
JP4948134B2 (ja) * 2006-11-22 2012-06-06 シャープ株式会社 窒化物半導体発光素子
JP2008235606A (ja) * 2007-03-20 2008-10-02 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、表示装置、電子機器および発光装置
KR101330898B1 (ko) 2007-04-05 2013-11-18 엘지전자 주식회사 반도체 레이저 다이오드
KR101393884B1 (ko) 2007-06-21 2014-05-13 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100838196B1 (ko) * 2007-07-20 2008-06-13 서울옵토디바이스주식회사 개선된 구조를 갖는 발광 다이오드
JP2009267231A (ja) * 2008-04-28 2009-11-12 Rohm Co Ltd 窒化物半導体レーザ
JP2009277932A (ja) * 2008-05-15 2009-11-26 Sharp Corp 窒化物半導体発光ダイオード構造
US8785965B2 (en) * 2008-09-09 2014-07-22 Panasonic Corporation Nitride-based semiconductor light-emitting device and method for fabricating the same
JP5143076B2 (ja) * 2009-04-09 2013-02-13 シャープ株式会社 窒化物半導体発光素子の製造方法
JP5412943B2 (ja) 2009-05-11 2014-02-12 住友電気工業株式会社 窒化物半導体発光素子、及びエピタキシャル基板
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
JP5540834B2 (ja) * 2010-03-30 2014-07-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
KR101754900B1 (ko) * 2010-04-09 2017-07-06 엘지이노텍 주식회사 발광 소자
KR101701510B1 (ko) * 2010-07-09 2017-02-01 엘지이노텍 주식회사 발광소자
JP5123414B2 (ja) 2011-05-16 2013-01-23 株式会社東芝 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5668647B2 (ja) * 2011-09-06 2015-02-12 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
DE112014001352T5 (de) * 2013-03-15 2015-11-26 Soitec Lichtemitterdioden-Halbleiterstrukturen mit aktiven Gebieten, die InGaN enthalten
FR3004585B1 (fr) * 2013-04-12 2017-12-29 Soitec Silicon On Insulator Structures semi-conductrices dotees de regions actives comprenant de l'ingan
TWI593135B (zh) 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
TWI648872B (zh) 2013-03-15 2019-01-21 法商梭意泰科公司 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
FR3003397B1 (fr) 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
CN104103721B (zh) * 2014-08-04 2017-04-05 湘能华磊光电股份有限公司 P型led外延结构、生长方法
DE102015113670A1 (de) * 2014-08-19 2016-02-25 Seoul Viosys Co., Ltd Leuchtvorrichtung und Verfahren zu deren Herstellung
JP2016219547A (ja) * 2015-05-18 2016-12-22 ローム株式会社 半導体発光素子
PL228535B1 (pl) * 2015-11-10 2018-04-30 Inst Wysokich Cisnien Polskiej Akademii Nauk Dioda laserowa na bazie stopu AllnGaN
JP6701385B2 (ja) * 2016-05-20 2020-05-27 ルミレッズ リミテッド ライアビリティ カンパニー 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
DE102016111929A1 (de) * 2016-06-29 2018-01-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Leuchtdiode
JP6811472B2 (ja) * 2016-10-28 2021-01-13 国立大学法人東海国立大学機構 Ｉｉｉ族窒化物半導体素子の製造方法
KR102604739B1 (ko) 2017-01-05 2023-11-22 삼성전자주식회사 반도체 발광 장치
CN108470805B (zh) * 2018-03-29 2019-10-08 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
JP7323786B2 (ja) 2019-01-17 2023-08-09 日亜化学工業株式会社 半導体レーザ素子

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666519B2 (ja) 1986-08-14 1994-08-24 東京工業大学長 超格子構造体
JPH06104525A (ja) 1992-09-18 1994-04-15 Sharp Corp 半導体レーザ装置
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JP3336855B2 (ja) * 1996-03-27 2002-10-21 豊田合成株式会社 ３族窒化物化合物半導体発光素子
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
US6031858A (en) * 1996-09-09 2000-02-29 Kabushiki Kaisha Toshiba Semiconductor laser and method of fabricating same
JP3458625B2 (ja) 1996-11-13 2003-10-20 ソニー株式会社 半導体の成長方法
JP3679914B2 (ja) * 1997-02-12 2005-08-03 株式会社東芝 半導体発光装置及びその製造方法
JP3433038B2 (ja) * 1997-02-24 2003-08-04 株式会社東芝 半導体発光装置
JPH10335700A (ja) * 1997-06-04 1998-12-18 Toshiba Corp 半導体発光素子およびその製造方法
JP3420028B2 (ja) * 1997-07-29 2003-06-23 株式会社東芝 ＧａＮ系化合物半導体素子の製造方法
US6015979A (en) 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JPH11243251A (ja) * 1998-02-26 1999-09-07 Toshiba Corp 半導体レーザ装置
JP2000091708A (ja) 1998-09-14 2000-03-31 Toshiba Corp 半導体発光素子
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2000151023A (ja) 1998-11-05 2000-05-30 Fujitsu Ltd 半導体発光装置
JP2000208814A (ja) 1998-11-12 2000-07-28 Sharp Corp 半導体発光素子
JP2000183460A (ja) 1998-12-15 2000-06-30 Toshiba Corp 半導体素子およびその製造方法
JP2000208875A (ja) 1999-01-14 2000-07-28 Fujitsu Ltd 多重量子井戸構造半導体発光素子
JP3446660B2 (ja) 1999-06-04 2003-09-16 日亜化学工業株式会社 窒化物半導体発光素子
JP3735638B2 (ja) 1999-04-23 2006-01-18 ソニー株式会社 半導体レーザおよびその製造方法
JP3696003B2 (ja) 1999-09-22 2005-09-14 三洋電機株式会社 窒化物系半導体層の形成方法
JP3233139B2 (ja) * 1999-09-30 2001-11-26 松下電器産業株式会社 窒化物半導体発光素子及びその製造方法
US6515313B1 (en) * 1999-12-02 2003-02-04 Cree Lighting Company High efficiency light emitters with reduced polarization-induced charges
JP2001177145A (ja) * 1999-12-21 2001-06-29 Toshiba Electronic Engineering Corp 半導体発光素子およびその製造方法
JP2001196697A (ja) 2000-01-13 2001-07-19 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP2001203384A (ja) 2000-01-18 2001-07-27 Sharp Corp 窒化物半導体発光素子
KR100628200B1 (ko) * 2000-02-03 2006-09-27 엘지전자 주식회사 질화물 발광 소자
JP3864735B2 (ja) * 2000-12-28 2007-01-10 ソニー株式会社 半導体発光素子およびその製造方法
JP4038046B2 (ja) * 2001-12-18 2008-01-23 シャープ株式会社 半導体レーザ装置の製造方法
US7015153B1 (en) * 2004-10-20 2006-03-21 Freescale Semiconductor, Inc. Method for forming a layer using a purging gas in a semiconductor process

Also Published As

Publication number Publication date
US20130230936A1 (en) 2013-09-05
TW518811B (en) 2003-01-21
US8460958B2 (en) 2013-06-11
US20110183452A1 (en) 2011-07-28
WO2002054549A1 (fr) 2002-07-11
KR100866269B1 (ko) 2008-11-03
US20060273326A1 (en) 2006-12-07
KR100863927B1 (ko) 2008-10-17
JP3864735B2 (ja) 2007-01-10
US7339195B2 (en) 2008-03-04
US20040056259A1 (en) 2004-03-25
KR100863928B1 (ko) 2008-10-17
US8587004B2 (en) 2013-11-19
US7964419B2 (en) 2011-06-21
US20080108160A1 (en) 2008-05-08
KR20030067733A (ko) 2003-08-14
KR20070013341A (ko) 2007-01-30
US7439546B2 (en) 2008-10-21
JP2002261395A (ja) 2002-09-13

Similar Documents

Publication Publication Date Title
KR100863928B1 (ko) 반도체 발광 소자 및 그 제조 방법, 및 반도체 장치 및 그제조 방법
US6870193B2 (en) Semiconductor light emitting device and its manufacturing method
US7485902B2 (en) Nitride-based semiconductor light-emitting device
KR20070104670A (ko) 반도체 발광소자의 제조방법, 반도체발광소자,반도체소자의 제조방법, 반도체소자, 소자의 제조방법 및소자
JPH11191659A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3796060B2 (ja) 半導体レーザ素子およびその製造方法
JP4877294B2 (ja) 半導体発光素子の製造方法
JP2003086903A (ja) 半導体発光素子およびその製造方法
JP4178807B2 (ja) 半導体発光素子およびその製造方法
JP5874689B2 (ja) 半導体発光素子およびその製造方法
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法
JP4179280B2 (ja) 半導体発光素子の製造方法
JP3543628B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体発光素子の製造方法
JP3938207B2 (ja) 半導体発光素子の製造方法
JP4969210B2 (ja) 半導体レーザおよびその製造方法
JP4802220B2 (ja) 半導体素子の製造方法
JP2003124575A (ja) 窒化物系半導体素子およびその製造方法
JP2003007999A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 11