KR20060108698A - 반도체 칩의 제조 방법 - Google Patents

반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR20060108698A
KR20060108698A KR1020067010494A KR20067010494A KR20060108698A KR 20060108698 A KR20060108698 A KR 20060108698A KR 1020067010494 A KR1020067010494 A KR 1020067010494A KR 20067010494 A KR20067010494 A KR 20067010494A KR 20060108698 A KR20060108698 A KR 20060108698A
Authority
KR
South Korea
Prior art keywords
light
semiconductor wafer
conversion layer
support
semiconductor
Prior art date
Application number
KR1020067010494A
Other languages
English (en)
Other versions
KR101128135B1 (ko
Inventor
카주키 노다
마사루 이와사와
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20060108698A publication Critical patent/KR20060108698A/ko
Application granted granted Critical
Publication of KR101128135B1 publication Critical patent/KR101128135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

광투과 지지체 상에 광열 전환층을 적용하는 단계로서, 단 복사 에너지를 조사할 때, 광열 전환층이 복사 에너지를 열로 전환하고, 열로 인하여 분해되는 단계, 회로면과 광열 전환층을 서로 마주보도록 위치시킴으로써 광경화성 접착제를 통하여 반도체 웨이퍼 및 광투과 지지체를 적층하고, 외측 표면 상에 비회로면을 가진 적층체를 형성하는 단계, 반도체 웨이퍼가 원하는 두께에 도달할 때까지 반도체 웨이퍼의 비회로면을 연마하는 단계, 비회로면측으로부터 그라운드 반도체 웨이퍼를 다이싱하여 이를 다수의 반도체 칩으로 절단하는 단계, 광투과 지지체측으로부터 복사 에너지를 조사하여 광열 전환층을 분해하여, 접착제층 및 광투과 지지체를 가진 반도체 칩으로 분리를 야기하는 단계, 및 임의로 반도체 칩으로부터 접착제층을 제거하는 단계를 포함하는, 반도체 칩을 제조하는 방법을 제공한다.
반도체 웨이퍼, 광열 전환층, 반도체 칩, 광투과 지지체

Description

반도체 칩의 제조 방법{PRODUCTION METHOD OF SEMICONDUCTOR CHIP}
본 발명은 반도체 칩의 제조 방법에 관한 것이다.
반도체 산업에서, 반도체 웨이퍼의 박형화 (thinning)는 스택킹 칩 기술에 의하여 패키지의 박형화 또는 고밀도 팩키징에 반응하도록 진행한다. 박형화는 패턴-형성된 표면 (회로면)의 반대측의 웨이퍼 표면을 연마하는, 소위 이면 연마 (back-surface grinding)에 의하여 수행한다. 보통, 이면 연마 보호 테이프에 의해서만 웨이퍼를 고정하면서 이면 (back-surface) 연마 및 이송 (conveyance)을 수행하는 통상의 기술에서, 보호 테이프가 연마 후에 비틀어지거나, 연마 시의 두께가 균일성이 낮아지는 등의 문제점 때문에 박형화는 실제로는 약 150 ㎛의 두께 만이 달성될 수 있다. 이러한 문제점들을 해결하기 위하여, 강성 (rigidity)이 높고 넓은 두께를 가진 (100 내지 200 ㎛) 폴리에틸렌 테레프탈레이트 (PET) 가 이면 연마 보호 테이프의 기재로 사용되어, 이로써 약 50 ㎛의 두께를 가진 반도체 웨이퍼가 제조될 수 있다.
한편, 박형화된 반도체 웨이퍼는 다이싱 공정 (dicing process)이라고 지칭되는 절단 공정을 통하여 각각의 칩으로 절단된다. 특히, 50 ㎛ 미만의 극도로 작은 두께로 박형화된 반도체 웨이퍼로부터 칩을 얻는 데 있어서, 다이싱 공정의 낮 은 수율이 문제가 된다. 이는 이면 연마에 의하여 박형화되고, 다이싱 테이프라고 지칭되는 감압성 부착 테이프 (pressure-sensitive adhesive tape)로 적층되는 반도체 웨이퍼의 보통의 다이싱 방법에서, 감압성 부착 시트와 접촉하여 반도체 웨이퍼의 다이싱 시에 칩핑 (에지 칩핑)이 발생하여, 수율이 매우 감소하게 된다.
반도체 웨이퍼의 다이싱에서의 이러한 문제점을 해결하기 위하여, 일본 비심사 특허 공개 (Kokai) 제5-335411호, Kokai 제2000-195826호 및 Kokai 제2002-353170호는 최종 피니시 두께보다 큰 깊이를 갖는 홈을 미리 반도체 웨이퍼의 이면 연마 이전에 회로면 상에서 스크라이브 선 (scribe line) (이후에 절단되어, 각각의 반도체 칩을 나누는 선)에 절반으로 선을 긋고, 이어서 이면 연마에 의하여 제공하고, 칩으로의 분리를 연마와 동시에 수행하는 방법을 개시한다. 이 방법에서, 초박형 웨이퍼의 다이싱 공정의 수율이 매우 개선될 수 있다. 그러나, 스택킹된 IC 등에 대한 적용에 주로 필요한 연마 후에 그라운드 면으로 다이 결합 테이프 (die bonding tape)의 부착을 웨이퍼를 분리한 후에 수행하므로, 다이 결합 테이프는 별개로 다이싱되어야 하고, 생산성이 매우 감소된다.
칩핑을 방지할 수 있는 다른 방법으로서, Kokai 제6-132432호는 왁스를 이용한 후, 이면 (비-회로면)으로부터 웨이퍼를 다이싱하여 경질 지지체 상에 적층된 반도체 웨이퍼의 이면을 연마하는 방법을 개시한다. 이 방법에서, 칩핑은 왁스 물질의 종류에 따라서 방지될 수 있지만, 다이싱 후에 반도체 웨이퍼는 왁스를 제거하기 위하여 용매 중에 침지되어야 하고, 이는 칩 제조의 생산성을 감소시킨다.
발명의 요약
따라서, 본 발명의 목적은 다이싱 시의 칩핑을 감소시키거나, 최소화시키거나, 또는 심지어 효과적으로 방지할 수 있는 반도체의 다이싱 단계를 포함하는, 반도체 칩의 제조 방법을 제공하는 것이다.
본 발명의 한 실시태양에서는, 광투과 지지체 상에 광흡수제 및 열분해성 수지를 포함하는 광열 전환층을 적용하는 단계로서, 단 복사 에너지 (radiation energy)를 조사할 때, 광열 전환층이 복사 에너지를 열로 전환하고 열로 인하여 파괴되거나 분해되는 단계, 회로 패턴을 갖는 회로면 및 회로면 반대쪽 상의 비회로면을 갖는 반도체 웨이퍼를 제조하고, 회로면과 광열 전환층을 서로 마주보도록 위치시킴으로써 광경화성 접착제를 통하여 반도체 웨이퍼 및 광투과 지지체를 적층하고, 광투과 지지체측으로부터 광을 조사하여 광경화성 접착제층을 경화하여, 외측 표면 상에 비회로면을 가진 적층체 (laminated body)를 형성하는 단계, 반도체 웨이퍼가 원하는 두께에 도달할 때까지 반도체 웨이퍼의 비회로면을 연마하는 단계, 비회로면측으로부터 그라운드 반도체 웨이퍼를 다이싱하여 이를 다수의 반도체 칩으로 절단하는 단계, 광투과 지지체측으로부터 복사 에너지를 조사하여 광열 전환층을 분해하여, 접착제층 및 광투과 지지체를 가진 반도체 칩으로 분리를 야기하는 단계, 및 임의로 반도체 칩으로부터 접착제층을 제거하는 단계를 포함하는, 반도체 칩을 제조하는 방법을 제공한다.
본 발명의 다른 실시태양에서, 그라운드 반도체 웨이퍼를 다이싱하기 전에, 다이 결합 테이프를 반도체 웨이퍼에 부착한다.
도 1은 본 발명의 반도체 칩의 제조 방법에서 형성된 적층체의 한 실시태양을 나타내는 단면도이다.
도 2(a) 및 2(b)는 본 발명의 방법에서 사용될 수 있는 진공 부착 장치 (vacuum adhesion apparatus)의 단면도를 나타낸다.
도 3은 본 발명의 방법에서 사용될 수 있는 연마 장치의 부분 단면도이다.
도 4(a) 및 4(b)는 본 발명의 방법에서 사용될 수 있는 다이싱 장치의 단면도를 나타낸다.
도 5(a) 및 5(a') 내지 5(e)는 지지체의 분리 및 접착제층의 필링 방법을 나타내는 도면을 나타낸다.
도 6은 레이저 조사 공정에서 사용될 수 있는 적층체-고정 장치의 단면도이다.
도 7(a) 내지 7(f)는 레이저 조사 장치의 사시도를 나타낸다.
도 8(a) 및 8(b)는 칩과 지지체를 분리하는 조작에서 사용하기 위한 픽-업 (pick-up)의 개략도를 나타낸다.
도 9는 칩으로부터 접착제층을 필링하는 상태를 나타내는 개략도이다.
발명의 상세한 설명
본 발명에 따르면, 매우 작은 두께로 그라운딩한 반도체 웨이퍼는 칩핑을 야기하지 않고 반도체 칩으로 다이싱할 수 있다. 또한, 반도체 칩은 손상을 야기하지 않고 지지체로부터 분리할 수 있다.
또한, 그라운드 반도체 웨이퍼를 다이싱하기 전에 다이 결합 테이프를 반도체 웨이퍼 상에 적층할 때, 다이 결합 접착제를 가진 반도체 칩을 용이하게 제조할 수 있고, 스택킹된 IC (멀티-칩패키지; Multi-chippackage (MCP)) 등을 제조하는 방법이 수월해진다.
본 발명의 반도체 칩의 제조 방법은 이면 연마를 수행한 후, 광투과 지지체 상에 반도체 웨이퍼를 다이싱하여 반도체 웨이퍼를 반도체 칩으로 분리하는 일련의 단계들을 포함한다. 반도체 웨이퍼를 접착제층을 통하여 경질 광투과 지지체 상에 고정시키고, 이로써 웨이퍼를 손상을 야기하지 않고 매우 작은 두께로 그라운딩하고, 또한 칩핑을 야기하지 않고 다이싱할 수 있다. 또한, 광열 전환층을 반도체 칩과 광투과 지지체 사이에 제공한다. 이 광열 전환층은 레이저 광과 같은 복사 에너지의 조사 시에 분해되고, 손상을 최소화하거나 손상이 없이 지지체로부터 반도체 칩의 분리를 가능하게 한다. 이 방법으로, 본 발명의 방법에 따르면, 칩핑 결함이 없거나 거의 없는 우수한 품질을 가진 초박형 반도체를 제조할 수 있다.
본 발명의 반도체 칩의 제조 방법을 이하에서 상세하게 기재한다.
반도체 웨이퍼/접착제층/광열층/광투과층을 포함하는 적층체의 제조
이면 연마를 수행하기 전에, 반도체 웨이퍼/접착제층/광열 전환층/지지체를 포함하는 적층체를 제공한다. 도 1은 본 발명의 반도체 칩의 제조 방법 중에 적층체 형성 단계에 의하여 얻어진 적층체의 한 예를 나타낸다. 도 1에서, 적층체(1)는 반도체 웨이퍼(2), 광경화성 접착제층(3), 광열 전환층(4) 및 광투과 지지체(5)를 이 순서로 포함한다. 이후의 이면 연마를 수행하기 위한 목적으로, 반도체 웨 이퍼의 회로면을 접착제층(3)과 접촉시키고, 비회로면을 노출시킨다. 적층체의 제조 중에, 공기와 같은 해로운 이물질이 층 사이로 들어가는 것을 방지하는 것이 중요하다. 공기가 층 사이로 들어가면, 적층체의 두께 균일성이 손상되고, 반도체 웨이퍼는 작은 두께로 그라운딩될 수 없다. 적층체를 제조하는 경우에, 예를 들어 하기 방법을 고려할 수 있다. 첫째로, 광열 전환층을 위한 전구체 코팅 용액을 하기 방법 중 하나에 의하여 (예를 들어, 자외선 조사에 의하여) 코팅하고, 건조시키고, 경화한다. 그후, 광경화성 접착제를 반도체 웨이퍼의 경화된 광열 전환층의 표면 및 회로면 (비연마측의 표면) 중 하나 또는 둘다에 코팅한다. 이들 광열 전환층 및 반도체 웨이퍼는 광경화성 접착제를 통하여 적층한 후, 광경화성 접착제를 예를 들어 지지체측으로부터 광 (예를 들어, 자외선)을 조사하여 경화하고, 이로써 적층체를 형성할 수 있다. 그러한 적층체의 형성은 바람직하게는 층 사이에 공기가 들어가는 것을 방지하도록 진공에서 수행한다. 이는 예를 들어, Kokai 제11-283279호에 기재된 진공 부착 장치를 사용하여 얻을 수 있다. 적층체를 형성하는 데 사용될 수 있는 진공 부착 장치를 이하에서 기재한다.
적층체는 바람직하게는 기판이 그라운딩 되도록 연마하는 도중에 사용된 물이 침습하지 않고, 층 사이의 부착은 기판을 떨어뜨리지 않도록 충분히 강하고, 또한 광열 전환층이 마모 (abrasion)에 저항성이고, 그라운드 기판의 먼지를 함유하는 물 흐름 (슬러리)에 의하여 마멸되지 않도록 고안된다.
하기 실시태양에서, 레이저 광을 복사 에너지로 사용하고, 규소 웨이퍼를 반도체 웨이퍼로 사용하지만, 본 발명은 이에 한정되지 않는다.
도 2는 상기 적층체의 제조에 적절한 진공 부착 장치의 단면도를 나타낸다. 진공 부착 장치(20)는 진공 챔버(21); 규소 웨이퍼(2) 또는 지지체(5) 중 하나가 배치되어 있는 진공 챔버(21)에 제공된 지지부(22); 및 진공 챔버(21)에 제공되고, 지지체(5) 또는 규소 웨이퍼(2) 중 하나를 고정/방출하는 지지부(22)의 상부에 수직 방향으로 이동성인 고정/방출 수단(23)을 포함한다. 진공 챔버(21)는 진공선(24) 및 진공 밸브(25)를 통하여 압력 감소 장치 (도시하지 않음)에 연결되어, 진공 챔버(21) 내부의 압력이 감소할 수 있다. 고정/방출 수단(23)은 수직 방향으로 위아래로 이동성인 샤프트(26), 샤프트(26)의 원위 말단에 제공된 접촉 표면부(27), 및 접촉 표면부(27)의 말단에 제공된 판 스프링(28), 및 판 스프링(28) 각각으로부터 연장된 고정 클라우 (claw)(29)를 가진다. 도 2(a)에 나타난 바와 같이, 판 스프링 (leaf spring)은 진공 챔버(21)의 상부 표면과 접촉하고, 판 스프링(28)은 압축되고, 고정 클라우(29)는 지지체(5) 또는 웨이퍼(2)를 말단 에지에 고정하기 위하여 수직 방향으로 향하게 한다. 반면, 도 2(b)에 나타난 바와 같이, 샤프트(26)가 압착되고 지지체(5) 또는 웨이퍼(2)가 지지부 상에 배치된 웨이퍼(2) 또는 지지체(5)에 근접할 때, 고정 클라우(29)는 지지체(5) 및 웨이퍼(2)가 겹쳐지도록 판 스프링(28)과 함께 방출된다.
특히, 적층체를 이 진공 부착 장치(20)을 이용하여 하기와 같이 제조할 수 있다. 첫째로, 상기한 바와 같이, 광열 전환층을 지지체 상에 형성시켜 광열 전환층이 위에 형성되어 있는 지지체(5)를 제조한다. 별도로, 적층될 웨이퍼를 제조한다. 지지체(5) 및 웨이퍼(2)의 광열 전환층 중 하나 또는 둘다 상에, 접착제를 적 용한다. 이렇게 제조된 지지체(5) 및 웨이퍼(2)를 도 2(a)에 나타낸 바와 같이 진공 부착 장치(20)의 진공 챔버(21)에 배치하고, 압력을 압력 감소 장치에 의하여 감소시키고, 샤프트(26)를 압착하여 웨이퍼 및 지지체를 도 2(b)에 나타낸 바와 같이 적층하고, 공기로 개방한 후, 광경화성 접착제를 지지체(5)측으로부터 그 위에 광을 조사하여 경화하여 적층체를 얻는다.
도 3은 본 발명에 유용한 연마 장치의 부분 단면도를 나타낸다. 연마 장치(30)은 스핀들(32)의 바닥에 회전가능하게 마운팅된 연마 휠(33) 및 토대 (pedestal)(31)를 포함한다. 흡입부(34)를 토대(31) 아래에 제공하고, 흡입부(34)를 압력 감소 장치(도시하지 않음)에 연결함으로써, 그라운딩할 물질을 흡입하고, 연마 장치(30)의 토대(31) 상에 고정한다. 도 1에 나타낸 본 발명의 적층체(1)을 제조하고, 그라운딩할 물질로 사용한다. 적층체(1)의 지지체측이 연마 장치(30)의 토대(31) 상에 위치시키고, 압력 감소 장치를 이용하여 흡입에 의하여 고정한다. 그후, 물 흐름을 제공하면서, 회전 하의 연마 휠(33)을 적층체(1)과 접촉시킴으로써, 연마를 수행한다. 연마를 150 ㎛ 이하의 초박형 수준으로 수행할 수 있다. 다른 실시태양에서, 연마는 50 ㎛ 이하, 더욱 바람직하게는 25 ㎛ 이하의 초박형 수준으로 수행할 수 있다.
반도체 웨이퍼를 원하는 정도로 연마한 후에, 그라운드 반도체 웨이퍼를 다이싱하고, 이로써 다수의 반도체 칩으로 절단한다. 연마 후에 적층체(1)의 반도체 웨이퍼(2)의 회로면은 접착제층(3) 상에 놓고, 이로써 회로면 상의 스크라이브선 (절단할 선)은 외측으로부터 직접 관찰할 수 있다. 그러므로, 다이싱 장치는 내측 의 회로면을 관찰하는 기능을 가질 것이 필요하다. 도 4는 본 발명에서 사용될 수 있는 다이싱 장치의 개략도를 나타낸다. 적층체(1)은 상기 연마 장치에서와 같은 압력 감소 기전에 의하여 청크 테이블 (chuck table)(41) 상에 고정한다. 여기서, 도 4(a)는 적층체 위의 전하 커플링된 기구 (charge coupled device; CCD) 및 광원을 포함하는 영상 인식 유니트(43)을 갖는 장치를 나타내고, 도 4(b)는 적층체 아래의 전하 커플링된 기구 (CCD) 및 광원을 포함하는 영상 인식 유니트(43)을 가진 장치를 나타낸다. 도 4(a)의 장치는 반도체층을 통과할 수 있는 광 (예를 들어, 자외선)을 조사하는 광원을 이용할 것이 필요하고, 또한 그러한 광에 민감한 CCD을 이용한다. 반면, 도 4(b)의 장치는 광투과 지지체 및 광열 전환층을 통과할 수 있는 광 (예를 들어, 가시광선 또는 자외선)을 이용할 것이 필요하고, 또한 그러한 광에 민감한 CCD를 이용한다. 광원으로부터 조사된 광은 반도체 웨이퍼의 회로면 상에서 반사되고, 광을 CCD에 의하여 전기 신호로 전환하고, 이로써 회로면 상의 스크라이브선을 영상으로 인식할 수 있다. 이렇게 인식된 스크라이브선을 기초로, 반도체 웨이퍼를 다이싱 블레이드(42)에 의하여 다이싱한다. 다이 결합 테이프를 가진 반도체 칩이 형성될 수 있기 때문에, 다이싱은 바람직하게는 다이 결합 테이프가 그라운드 반도체 웨이퍼로 첨부된 후에 수행한다. 그러나, 다이 결합 테이프는 일반적으로 적외선 투과를 억제한다. 또한, 규소 웨이퍼의 광학적 특징은 불순물에 의하여 영향을 받고, 도핑된 불순물의 양이 증가함에 따라서, 적외선 투과는 감소하는 경우가 있다. 그러한 경우에, 도 4(b)에 나타난 유형의 장치가 사용된다.
다이싱 후에, 적층체(1)를 제거하고, 레이저 광에 의한 칩과 지지체의 분리 및 칩으로부터의 접착제층의 필링이 수행되는 다음 단계로 이송한다. 도 5는 지지체의 분리 및 접착제층의 필링의 단계를 나타내는 도면이다. 상기 다이싱 단계에서 기재된 바와 같이, 경우에 따라서, 다이 결합 테이프(51)는 적층체(1)의 칩 측에 배치되거나 (도 5(a)), 다이 결합 테이프(51)는 배치되지 않는다 (도 5(a')). 다수의 칩을 가진 적층체(1)의 칩 측 상에, 감압성 부착 테이프(52)가 배치된다. 감압성 부착 테이프(52)는 보통 고리형 금속 프레임(53)에 의하여 평면 내에 고정된다 (도 5(b)). 이어서, 레이저 광(54)는 적층체(1)의 지지체측으로부터 조사된다 (도 5(c)). 레이저 광의 조사 후에, 지지체(5)를 픽업하여 칩(6)으로부터 지지체(5)를 분리한다 (도 5(d)). 마지막으로, 접착제층(3)은 박형화된 칩(6)을 얻기 위하여 필링하여 분리한다 (도 5(e)). 여기서, 감압성 부착 테이프(52)는 접착제층(3)의 제거시에 각각의 칩(6)을 고정하기에 충분히 높지만, 접착제층(3)의 제거 후에 그의 필링을 촉진하기에 충분히 낮은 부착힘을 가져야 한다.
도 6은 예를 들어 레이저 광 조사 단계에서 사용될 수 있는 적층체-고정 장치의 단면도를 나타낸다. 적층체(1)는 고정 플레이트(61)에 걸어서 지지체가 고정 장치(60)에 대하여 상부 표면으로 오도록 한다. 고정 플레이트(61)는 다공성 금속, 예를 들어 소결 금속 또는 표면 조도를 가진 금속으로 제조된다. 고정 플레이트(61)는 진공 장치 (도시하지 않음) 아래로부터 감압되어, 이로써 적층체(1)은 고정 플레이트(61) 상으로 흡입에 의하여 고정된다. 진공 흡입력은 바람직하게는 지지체를 분리하고 접착제층을 필링하는 후속 단계에서 칩의 드롭핑을 야기하지 않도 록 충분히 강하다. 이렇게 고정된 적층체 상에, 레이저 광이 조사된다. 레이저 광의 조사에 있어서, 광열 전환층에 의하여 흡수된 광의 파장에서 광열 전환층의 열분해성 수지의 분해를 야기하기에 충분한 출력을 가진 레이저 광원을 분해 기체가 생성될 수 있고, 지지체와 웨이퍼가 분리될 수 있도록 선택한다. 예를 들어, YAG 레이저 (파장: 1,064 nm), 2차 조화파 발생 (second harmonic generation) YAG 레이저 (파장: 532 nm) 및 반도체 레이저 (파장 780 내지 1,300 nm)가 사용될 수 있다.
레이저 조사 장치로서, 레이저빔을 스캐닝하고, 레이저 출력을 셋팅할 수 있는 장치 및 조사된 표면 상으로 원하는 패턴을 형성하는 속도로 이동하는 빔이 선택된다. 또한, 조사된 물질 (적층체)의 가공 품질을 안정화하기 위하여, 큰 초점 심도 (focus depth)를 가진 장치가 선택된다. 초점 심도는 장치 디자인의 치수 정밀도 (dimensional precision)에 따라 좌우되며, 특별하게 제한되지는 않지만 초점 심도는 바람직하게는 30㎛ 이상이다. 도 7은 본 발명에 사용될 수 있는 레이저 조사 장치의 사시도를 나타낸다. 도 7(a)의 레이저 조사 장치(70)는 X 축 및 Y 축으로 이루어진 2축 형상을 가진 검류계 (galvanometer)가 장착되어 있고, 레이저 발진기(71)로부터 발진된 레이저 광이 Y축 검류계(72)에 의하여 반사되고, 추가로 X축 검류계(73)에 의하여 추가로 반사되고, 고정 플레이트 상의 적층체(1) 상에 조사되도록 디자인된다. 조사 위치는 검류계(72 및 73)의 방향에 의하여 결정된다. 도 7(b)의 레이저 조사 장치(70)는 단축 검류계 (uniaxial galvanometer) 또는 다각 거울(74) 및 스캐닝 방향으로 수직 방향으로 이동성인 스테이지(76)가 장착되어 있다. 레이저 발진기(71)로부터의 레이저 광은 검류계 또는 다각형(74)에 의하여 반사되고, 고정 거울(75)에 의하여 추가로 반사되고, 이동성 스테이지(76) 상의 적층체(1) 상에서 조사된다. 조사 위치는 검류계 또는 다각형(74) 방향 및 이동성 스테이지(76)의 위치에 의하여 결정된다. 도 7(c)의 장치에서, 레이저 발진기(71)는 X 및 Y의 2축 방향으로 이동하는 이동성 스테이지(76) 위에 마운팅되어 있고, 레이저는 적층체(1)의 전체 표면 상에 조사된다. 도 7(d)의 장치는 고정된 레이저 발진기(71) 및 X 및 Y의 2축 방향으로 이동하는 이동성 스테이지(76)를 포함한다. 도 7(e)의 장치는 레이저 발진기(71)이 단축 방향으로 이동할 수 있는 이동성 스테이지 (76') 상으로 마운팅되고, 적층체(1)이 이동성 스테이지(76')에 수직 방향으로 이동할 수 있는 이동성 스테이지(76") 상에 마운팅되는 구성을 가진다.
레이저 조사에 의하여 적층체(1)의 칩을 손상할 수 있는 위험을 가지는 경우에, 급격한 에너지 분배를 가지고, 인접 영역으로 에너지가 거의 유출되지 않는 톱 해트 (top hat) 형상 (도 7(f) 참조)이 바람직하게 형성되어 인접 지역으로의 손상을 억제한다. 빔 형상은 이처럼 (a) 초음파 광학 장치에 의하여 빔을 편향하는 방법, 굴절/회절을 이용하여 빔을 형상하는 방법, 또는 (b) 천공 또는 슬리트를 이용하여 양 에지에서 넓혀진 부분을 절단하는 방법에 의하여 변형할 수 있다.
레이저 조사 에너지는 레이저 파워, 빔 스캐닝 속도 및 빔 직경에 의하여 결정된다. 예를 들어, 사용될 수 있는 레이저 파워는 0.3 내지 100 와트 (W)이고, 스캐닝 속도는 통상적으로 0.1 내지 40 미터/초 (m/s)이고, 빔 직경은 통상적으로 5 내지 300 ㎛ 또는 그 이상이지만 이에 한정되지는 않는다. 이 단계의 속도는 레 이저 파워를 상승시킴으로써 증가될 수 있고, 이로써 스캐닝 속도가 증가할 수 있다. 또한, 스캐닝 조작의 수는 빔 직경이 커짐에 따라서 보다 감소할 수 있기 때문에, 레이저 파워가 충분히 높을 때 빔 직경이 증가한다고 고려할 수 있다.
광열 전환층의 열분해성 수지는 레이저 조사에 의하여 분해되어 기체를 발생시키고, 그 결과 층 내부에서 크랙 (crack)이 발생하고, 광열 전환층 자체가 분리된다. 공기가 크랙 사이로 들어갈 때, 크랙의 재부착이 방지될 수 있다. 그러므로, 공기의 침습을 촉진하기 위하여, 빔의 스캐닝은 바람직하게는 적층체의 에지 부분으로부터, 또한 적층체를 통하여 수행된다.
상기한 바와 같이, 광열 전환층의 유리 전이 온도 (Tg)는 바람직하게는 실온 (20℃) 또는 그 이상이다. Tg가 과도하게 낮은 경우, 분리된 크랙은 분해된 수지가 냉각되는 동안 서로 재부착할 수 있고, 광열 전환층은 분리될 수 없다. 광열 전환층의 크랙은 지지체의 자체 중량으로 인하여 서로 부착되기 때문에 재부착이 일어난다고 고려된다. 그러므로, 예를 들어 하부에서 상부로의 수직 방향으로 레이저 조사를 수행함으로써 (즉, 지지체가 바닥측으로 오도록 하는 형상으로 레이저 조사를 수행함으로써) 지지체의 자체 중량을 부과하지 않도록 설계할 때 재부착이 방지될 수 있다.
적층체의 에지 부분으로부터 레이저 광을 조사하기 위하여, 웨이퍼의 탄젠트 방향으로 에지 부분으로부터 선형으로 반복하면서 레이저 광을 조사하는 방법, 및 포노그래피 레코드 (phonograph record)와 같이 에지 부분에서 중심으로 레이저 광을 나선형으로 조사하는 방법이 사용될 수 있다.
레이저 조사 후에, 지지체는 웨이퍼의 다이싱에 의하여 제조된 칩의 군으로부터 분리되고, 이 조작에 있어서, 진공을 이용한 일반적인 픽업이 사용된다. 픽업은 흡입 컵이 원위 말단에 고정되어 있는 진공 장치에 연결된 원통형 부재이다. 도 8은 칩으로부터 지지체를 분리하는 조작에서 사용하기 위한 픽업의 개략도를 나타낸다. 도 8(a)의 경우에, 픽업(80)은 지지체(5)의 중심에 고정되고, 수직 방향으로 픽업되어, 이로써 지지체를 필링한다. 다르게는, 도 8(b)에 나타난 바와 같이, 픽업(80)은 지지체(5)의 에지 부분에 고정되고, 횡측으로부터 압축 공기(A)를 블로잉하면서 칩(6)과 지지체(5) 사이에 공기를 넣으면서 지지체를 필링하고, 이로써 지지체는 보다 용이하게 필링해낼 수 있다.
지지체의 분리 후에, 칩 상의 접착제층을 제거한다. 도 9는 접착제층을 필링해냈을 때의 상태를 나타내는 개략도이다. 접착제층(3)의 제거에 있어서, 칩(6)과 접착제층(3) 사이의 부착 보다 접착제층(3)으로의 더욱 강한 부착을 만들어낼 수 있는 접착제의 제거를 위한 감압성 부착 테이프(90)를 바람직하게 사용할 수 있다. 그러한 감압성 부착 테이프(90)은 접착제층(3) 상으로 부착을 위하여 위치시킨 후, 화살표 방향으로 필링하고, 이로써 접착제층(3)을 제거한다. 이 방법으로, 감압성 부착 시트(52)로 부착된 상태에서 다수의 칩(6)을 얻을 수 있다.
그후, 구별된 칩(6)을 감압성 부착 테이프(52)로부터 하나씩 픽업한 후, 다른 칩 상에 팩키지 형태에 따른, 또는 다층 유형의 경우에 리드 프레임 (lead frame) 또는 인터포저 상에 그것을 연결시키는 다이 결합 단계를 행한다. 다이 결합 테이프로 적층되지 않은 칩의 경우에, 수지 또는 부착 필름이 여기서 연결제로 사용된다.
칩 말단과 리드 프레임의 내부 리드를 연결시키는 와이어 결합 단계, 외부 힘으로 인한 손상 또는 불순물의 혼합을 방지하기 위하여 수지와 몰딩하는 밀봉 단계 (몰딩 단계), 리드 표면으로 납땜 플레이팅 (solder plating) 또는 딥핑을 적용하는 리드 표면 처리 단계 (lead surface treatment step), 및 팩키지를 각각 절단해내는 절단-성형 단계 (cutting-shaping step)를 추가로 통과하여, 조립 공정을 완결한다.
본 발명의 반도체 칩의 제조에 사용되는 소자는 아래에서 기재한다.
반도체 웨이퍼
반도체 웨이퍼를 박형화하여 스택킹 칩의 기술에 의하여 고밀도 팩키징 또는 팩키지의 박형화를 처리하고, 이 박형화를 패턴-형성된 웨이퍼 표면 (회로면) 반대의 표면 상의 이면 연마에 의하여 수행한다. 칩으로 형성된 반도체 웨이퍼의 예는 규소 및 비화갈륨 (GaAs)을 포함한다.
광투과 지지체
광투과 지지체는 본 발명에 사용되는 레이저 광 또는 광경화성 접착제를 경화할 수 있는 광 (예를 들어,자외선)과 같은 복사 에너지를 투과할 수 있고, 플래트 상태 (flat state)로 반도체 웨이퍼를 유지할 수 있고, 연마 또는 이송 중에 손상을 얻지 않을 수 있는 물질이어야 한다. 복사 에너지가 광열 전환층을 투과하여 실제 강도의 복사 에너지에 의하여 광열 전환층을 분해할 수 있고, 동시에 접착제를 경화하기 위한 광이 투과될 수 있는 경우에 지지체의 광투과는 충분하다. 그러 나, 투과는 예를 들어 50% 이상이 바람직하다. 또한, 광투과 지지체는 바람직하게는 반도체 웨이퍼가 연마시에 비틀어지는 것을 방지하기에 충분한 강성을 가지고, 지지체의 굽힘 강도 (flexural rigidity)는 바람직하게는 2 x 10-3 (Pa m3) 이상이고, 더욱 바람직하게는 3 x 10-2 (Pa m3) 이상이다. 유용한 지지체의 예는 유리 기판 및 아크릴 플레이트를 포함한다. 또한, 광열 전환층과 같은 인접 층으로의 부착을 증진하기 위하여, 필요한 경우 지지체는 실란 커플화제 등으로 표면 처리할 수 있다.
지지체는 복사 에너지의 조사 시에 광열 전환층에서 생성된 열, 또는 연마 시의 마찰 가열로 인한 고온에 노출되는 경우가 있다. 또한, 금속 필름을 형성하기 위하여, 건조 플레이팅과 같은 가공 (증기 증착 스퍼터링), 습윤 플레이팅 (무전해 또는 전해), 플레이팅 또는 에칭과 같은 공정이 지지체로부터 반도체 칩을 분리하기 전에 추가되는 경우가 있다. 특히, 규소 웨이퍼의 경우에, 지지체는 고온 가공에 노출되어 산화물 필름을 형성하는 경우가 있다. 이러한 공정 조건에 따르면, 내열성, 내화성 및 낮은 팽창 계수를 가진 지지체가 선택된다. 이러한 특성을 가진 지지체의 예는 합성 유리, 붕규산염 유리 및 사파이어 유리 (예를 들어, 파이렉스 코닝 (Pyrex Corning) #1737 및 #7059 (코닝 인크 (Corning Inc.)) 및 텐팍스 (Tenpax) (쇼트 글라스 (SCHOTT GLAS))와 같은 유리를 포함한다.
이면 연마 후 다이싱 전에, 화학 용액으로 반도체 표면을 에칭하는 중간 단계가 제공되는 경우가 있다. 이 단계는 연마에 의하여 생성된 반도체 웨이퍼의 이 면 상의 분쇄된 층 (손상층)을 제거하기 위하여, 또한 웨이퍼의 굽힘 강도 (bending strength)를 개선하기 위하여 수행된다. 일부 경우에, 수십 ㎛가 반도체 웨이퍼의 박형화 공정의 최종 단계와 같은 에칭에 의하여 제거된다. 반도체 웨이퍼가 규소 단일 결정인 경우에, 불화수소를 함유하는 혼합산이 에칭 화학 용액으로 일반적으로 사용되지만, 유리 지지체 (사파이어 유리 제외)의 경우에, 지지체의 에지 부분은 또한 화학 용액에 의하여 에칭된다. 이 현상은 지지체의 재사용에 있어서 문제점이 될 수 있지만, 유리는 유리 기판 상에 내산성 (화학 용액을 에칭하는 데 대하여 저항성인) 보호 코트를 미리 제공함으로써 불화수소로 부식으로부터 보호될 수 있다. 보호 필름으로서, 내산성 수지를 사용할 수 있고, 특정 용매에 용해되고, 용액 형태로 코팅되고, 건조되고, 이로써 유리 기판 상에 고정될 수 있는 것이 바람직하다. 또한, 보호 필름은 반도체 웨이퍼로부터 유리 지지체를 분리하기 위하여 조사된 레이저 광의 충분한 양을 투과할 것이 필요하다. 이러한 관점에서, 예를 들어 분자 내에 축합 결합을 함유하지 않은 무정형 폴리올레핀, 시클릭 올레핀 공중합체 및 폴리비닐클로라이드가 보호 필름으로 사용될 수 있다.
연마 후의 반도체 웨이퍼의 두께의 균일성을 얻기 위하여, 지지체의 두께는 바람직하게는 균일하다. 예를 들어, 규소 웨이퍼를 50㎛ 이하로 박형화하고, ±10% 이상의 균일성을 얻기 위하여, 지지체의 두께의 분산은 ±2㎛ 이하로 감소되어야 한다. 지지체를 반복하여 사용하는 경우에, 지지체는 또한 바람직하게는 내스크래치성이다. 지지체를 반복하여 사용하기 위하여, 복사 에너지의 파장 및 지지체는 복사 에너지에 의하여 지지체 상에 손상을 억제하도록 선택되어야 한다. 예 를 들어, 파이렉스 유리는 지지체로서 사용되고, 3차 조화파 YAG 레이저 (355 nm)이 조사되고, 웨이퍼의 다이싱 후의 지지체 및 반도체 칩은 분리될 수 있지만, 그러한 지지체는 이 레이저 파장에서 낮은 투과도를 나타내고, 복사 에너지를 흡수하고, 그 결과, 지지체는 열적으로 손상되어, 일부 경우에 다시 사용할 수 없다.
광열 전환층
광투과 지지체 상에, 광열 전환층이 제공된다. 광열 전환층은 광흡수제 및 열분해성 수지를 함유한다. 레이저 광 등의 형태로 광열 전환층 상에 조사된 복사 에너지는 광흡수체에 의하여 흡수되고, 열 에너지로 전환된다. 생성된 열에너지는 광열 전환층의 온도를 갑자기 상승시키고, 온도는 광열 전환층의 열분해성 수지 (유기 성분)의 열분해 온도에 도달하여 수지의 열분해를 야기한다. 열분해에 의하여 생성된 기체는 광열 전환층에 공극층 (공기 공간)을 형성하고, 광열 전환층을 두 부분으로 나누고, 이로써 지지체와 반도체 칩이 분리된다.
광흡수제는 사용된 파장에서 복사 에너지를 흡수한다. 복사 에너지는 보통 300 내지 2,000 nm, 바람직하게는 300 내지 1,100 nm의 파장에서의 레이저 광이고, 이들의 특정 예는 1,064 nm의 파장에서 광을 방출하는 YAG 레이저, 532 nm의 파장에서의 2차 조화파 YAG 레이저 (second harmonic generation YAG laser) 및 780 내지 1,300 nm의 파장에서의 반도체 레이저를 포함한다. 광흡수제는 레이저 광의 파장에 따라 좌우되지만, 사용될 수 있는 광흡수제의 예는 카본 블랙, 흑연 분말, 미세입자 금속 분말, 예를 들어 철, 알루미늄, 구리, 니켈, 코발트, 망간, 크롬, 아연 및 텔루륨, 금속 산화물 분말, 예를 들어 블랙 티타늄 산화물, 및 염료 및 색 소, 예를 들어 방향족 디아미노-기재 금속 복합체, 지방족 디아민-기재 금속 복합체, 방향족 디티올-기재 금속 복합체, 머캅토페놀-기재 금속 복합체, 스쿠아릴륨-기재 화합물, 시아닌-기재 염료, 메틴-기재 염료, 나프토퀴논-기재 염료 및 안트라퀴논-기재 염료를 포함한다. 광흡수제는 증기 증착된 금속 필름을 포함한 필름 형태일 수 있다. 카본 블랙은 필링 힘, 즉 복사 에너지의 조사 후에 지지체로부터 반도체 칩을 분리하는데 필요한 힘을 현저하게 감소시키고, 분리를 가속화하기 때문에, 이들 광흡수제 중에, 카본 블랙이 특히 유용하다. 또한, 염료 (레이저 광의 파장에서 선택적으로 광을 흡수하고, 다른 파장 영역에서 광을 투과하는 염료) 및 카본 블랙이 광흡수제로 조합으로 이용되고, 이는 다이싱 단계에서 정렬을 위하여 사용되는 광을 선택적으로 투과할 수 있는 광열 전환층의 형성에 특히 유용하다.
광열 전환층의 광흡수제의 농도는 광흡수제의 종류, 입자 상태 (구조) 및 분산도에 따라서 달라지지만, 농도는 대략 5 내지 500 nm의 입자 크기를 가진 일반 카본 블랙의 경우에 보통 5 내지 70 부피%이다. 농도가 5 부피% 미만인 경우, 광열 전환층의 열 생성은 열분해성 수지의 분해에는 불충분할 수 있으며, 반면 70 부피%를 넘는 경우, 광열 전환층은 필름 형성 특성이 나쁘고, 인접 층으로 부착의 실패를 쉽게 일으킬 수 있다. 또한, 카본 블랙의 양이 지나치게 많은 경우, 반도체 웨이퍼 및 광투과 지지체를 고정하는데 사용되는 광경화성 (예를 들어, UV-경화성) 접착제의 경화를 위한 자외선과 같은 경화광의 투과가 감소한다. 그러므로, 카본 블랙의 양은 바람직하게는 60 부피% 이하이어야 한다. 복사 에너지의 조사 후에 지지체의 제거시에 힘을 감소시키고, 연마 중에 광열 전환층의 마모를 방지하기 위 하여, 카본 블랙은 바람직하게는 20 내지 60 부피%, 더욱 바람직하게는 35 내지 55 부피%의 양으로 광열 전환층 중에 함유된다.
사용될 수 있는 열분해성 수지의 예는 젤라틴, 셀룰로스, 셀룰로스 에스테르 (예를 들어, 셀룰로스 아세테이트, 니트로셀룰로스), 폴리페놀, 폴리비닐 부티랄, 폴리비닐 아세탈, 폴리카르보네이트, 폴리우레탄, 폴리에스테르, 폴리오르토에스테르, 폴리아세탈, 폴리비닐 알코올, 폴리비닐피롤리돈, 비닐리덴 클로라이드 및 아크릴로니트릴의 공중합체, 폴리(메트)아크릴레이트, 폴리비닐 클로라이드, 실리콘 수지 및 폴리우레탄 단위를 함유하는 블록 공중합체를 포함한다. 이러한 수지는 각각, 또는 그들 중 2종 이상을 조합하여 사용될 수 있다. 수지의 유리 전이 온도 (Tg)는 바람직하게는 열분해성 수지의 열 분해로부터 야기된 공극층의 형성에 의하여 분리된 광열 전환층의 재부착을 방지하도록 실온 (20℃) 이상이다. 재부착을 방지하기 위하여, Tg는 더욱 바람직하게는 100℃ 이상이다. 광투과 지지체가 유리인 경우에, 유리 표면 상의 실란올기에 수소결합할 수 있는 극성기 (예를 들어, -COOH, -OH)를 분자 내에 갖는 열분해성 수지를 사용하여 유리와 광열 전환층 사이의 부착을 증가시킬 수 있다. 또한, 화학 에칭과 같은 화학 용액 처리를 필요로 하는 사용에 적용하는 데 있어서, 분자 내에 열 처리시에 자기가교될 수 있는 작용기를 갖는 열분해성 수지, 자외선 또는 가시광에 의하여 가교될 수 있는 열분해성 수지, 또는 그의 전구체 (예를 들어, 모노머-올리고머 혼합물)을 사용하여 광열 전환층에 내화성을 부여할 수 있다.
투명 충전제 (Transparent Filler)
광열 전환층은 필요한 경우 투명 충전제를 함유할 수 있다. 투명 충전제는 열분해성 수지의 열분해로부터 야기된 공극층의 형성에 의하여 분리된 광열 전환층의 재부착을 방지하도록 작용한다. 그러므로, 반도체 웨이퍼의 연마 및 다이싱과, 후속되는 복사 에너지로의 조사 후의 반도체 칩과 지지체의 분리를 위한 힘이 더욱 감소될 수 있다. 또한, 재부착이 방지될 수 있기 때문에, 열분해성 수지의 선택에서의 허용도가 넓어진다. 투명 충전제의 예는 실리카, 탈크 및 황산 바륨을 포함한다. 입자 광흡수제, 예를 들어 카본 블랙이 사용될 때, 광흡수제는 분리를 위한 힘을 감소시키는 기능을 하지만, 또한 가시광 또는 자외선의 투과를 방해하는 기능도 한다. 그러므로, 광경화성 (예를 들어, UV-경화성) 접착제의 경화는 만족스럽게 진행되지 않을 수도 있거나, 또는 매우 장시간이 요구될 수도 있다. 그러한 경우에, 투명 충전제를 사용하여, 광경화성 접착제의 경화를 방해하지 않으면서 조사 후에 칩과 지지체를 용이하게 분리할 수 있다. 카본 블랙과 같은 입자 광흡수제를 사용할 때, 투명 충전제의 양은 광흡수제 전체 양에 의하여 결정될 수 있다. 광열 전환층 중의 입자 광흡수제 (예를 들어, 카본 블랙) 및 투명 충전제의 전체 양은 바람직하게는 광열 전환층의 부피 기준으로 5 내지 70 부피%이다. 이 범위의 전체 양에서, 칩과 지지체의 분리를 위한 힘은 충분히 감소될 수 있다. 그러나, 분리를 위한 힘은 또한 입자 광흡수제 및 투명 충전제의 입자 상태에 의하여 영향을 받는다. 더욱 특별하게는, 분리를 위한 힘은 입자 상태가 거의 구형인 경우보다 입자 상태가 정교한 입자 상태 (구조의 개발 (development)로부터 야기된 입자 상태)인 경우에 작은 양으로 보다 효과적으로 감소되는 경우가 있다. 그러므로, 입자 광흡 수제 및 투명 충전제의 전체 양은 일부 경우에 "임계 충전제 부피 농도 (critical filler volume concentration)" 기준으로 정한다. 용어 "임계 충전제 부피 농도" (CFVC)는 입자 광흡수제 및 투명 충전제가 건조 상태로 남겨져 있고, 열분해성 수지를 공극의 부피를 막 채우는 양으로 충전제와 혼합시킬 때의 충전제 부피 농도를 의미한다. 즉, 열분해성 수지를 입자 광흡수제와 투명 충전제의 혼합물 중의 공극의 부피를 막 채우는 양으로 충전제와 혼합할 때의 충전제 부피 농도를 CFVC 100%로 정의한다. 광열 전환층의 입자 광흡수제와 투명 충전제의 전체 양이 바람직하게는 CFVC의 80% 이상, 보다 바람직하게는 90% 이상이다. 이 범위에서의 전체양에 있어서, 칩 및 지지체는 에너지 조사 후에 용이하게 분리된다.
광열 전환층은 필요한 경우 다른 첨가제를 함유할 수 있다. 예를 들어, 모노머 또는 올리고머의 형태로 열분해성 수지를 코팅하여 층을 형성하고, 그후 수지를 중합화 또는 경화하는 경우에, 층은 광중합 개시제를 함유할 수 있다. 또한, 유리와 광열 전환층 사이의 부착을 증진하기 위한 커플링제의 첨가 (완전 블렌드 방법) 및 내화성을 증진하기 위한 가교제의 첨가는 각각의 목적을 위하여 효과적이다. 또한, 광열 전환층의 분해에 의한 분리를 촉진하기 위하여, 저온 기체 생성기 (low-temperature gas generator)가 함유될 수 있다. 사용될 수 있는 저온 기체 생성기의 대표적인 예는 기포제 및 승화제를 포함한다. 기포제의 예는 탄산수소나트륨, 탄산암모늄, 탄산수소암모늄, 탄산아연, 아조디카르본아미드, 아조비스이소부틸로니트릴, N,N'-디니트로소펜타메틸렌-테트라민, p-톨루엔술포닐히드라진 및 p,p-옥시비스(벤젠술포닐히드라지드)를 포함한다. 승화제의 예는 2-디아조-5,5-디 메틸시클로헥산-1,3-디온, 캄퍼, 나프탈렌, 보르네알, 부티르아미드, 발레르아미드, 4-tert-부틸페놀, 푸란-2-카르복실산, 숙신산 무수물, 1-아다만탄올 및 2-아다만탄온을 포함한다.
광열 전환층은 전구체 코팅 용액을 제조하기 위하여 카본 블랙과 같은 광 흡수제, 열분해성 수지 및 용매를 혼합하고, 이 코팅 용액을 지지체 상에 코팅하고, 이를 건조함으로써 형성할 수 있다. 또한, 광열 전환층은 열분해성 수지 용액 대신에 전구체 코팅 용액을 제공하기 위하여 열분해성 수지를 위한 원료 물질로 광흡수제, 모노머 또는 올리고머, 임의로 첨가제, 예를 들어 광중합 개시제 및 용매 (필요한 경우)를 혼합하고, 지지체 상에 얻어진 코팅 용액을 코팅하고, 건조하고, 이로써 이를 중합/경화하여 형성할 수 있다. 코팅을 위하여, 경질 지지체 상에 코팅을 위하여 적절한 일반적인 코팅 방법, 예를 들어 스핀 코팅 (spin coating), 다이 코팅 (die coating) 및 롤 코팅 (roll coating)을 사용할 수 있다.
일반적으로, 광열 전환층의 두께는 지지체 및 칩을 분리할 수 있을만큼의 길이로 제한되지는 않지만, 두께는 보통 0.1㎛ 이상이다. 두께가 0.1㎛ 미만인 경우, 충분한 광 흡수에 필요한 광흡수제의 농도는 높아지고, 이는 필름 형성 특성을 악화시키고, 그 결과 인접 층으로의 부착이 실패할 수 있다. 반면, 광열 전환층이 광열 전환층의 열 분해에 의하여 분리를 가능하게 하는데 필요한 광흡수제의 농도를 일정하게 유지하면서 5㎛ 이상의 두께로 형성된다면, 광열 전환층 (또는 그의 전구체)가 광 투과에 있어서 감소되고, 그 결과, 광경화성, 예를 들어 자외선 (UV)-경화성 광열 전환층 또는 접착제층의 경화가 억제되어 충분하게 경화된 생성 물을 얻지 못하게 되는 것을 경우가 있다. 그러므로, 예를 들어 자외선-경화성 광열 전환층의 경우에, 복사 에너지의 조사 후에 지지체로부터 칩을 분리하는데 요구되는 힘을 최소화하고, 연마 중에 광열 전환층의 마모를 방지하기 위하여, 광열 전환층의 두께는 바람직하게는 0.3 내지 3㎛, 보다 바람직하게는 0.5 내지 2.0㎛이다.
광경화성 접착제
광경화성 접착제는 광열 전환층을 통하여 지지체로 반도체 웨이퍼를 고정하는데 사용된다. 광열 전환층의 분해에 의하여 (웨이퍼의 다이싱에 의하여 형성된) 칩과 지지체의 분리 후에, 광경화성 접착제로 부착한 칩이 얻어진다. 그러므로, 접착제층은 필링에 의하여 기판으로부터 용이하게 분리되어야 한다. 이러한 의미에서, 접착제는 지지체로 웨이퍼를 고정하기에 충분히 높은 부착 강도를 가지지만, 필링에 의하여 분리되기에는 충분히 낮은 부착 강도를 가진다. 본 발명에 사용될 수 있는 접착제에 있어서, 광중합 개시제를 첨가함하여 얻어진 UV-경화성 접착제, 및 필요한 경우 (1) 중합성 비닐기를 가진 올리고머, 예를 들어 우레탄 아크릴레이트, 에폭시 아크릴레이트 및 폴리에스테르 아크릴레이트, 및(또는) (2) 아크릴산 모노머 또는 메타크릴산 모노머에 대한 접착제가 적절하게 사용된다. 접착제의 예는 증점제, 가소제, 분산제, 충전제, 방화제 (fire retardant) 및 열노후 방지제 (anti-heat aging agent)를 포함한다.
특히, 규소 웨이퍼 상의 회로 패턴의 돌기 (asperities)에서 접착제층을 충전하고, 두께를 균일하게 하기 위하여, 접착제는 바람직하게는 코팅 및 적층 조작 도중에 온도 (예를 들어, 25℃)에서 10,000 cps 미만의 점도를 가진다. 이 액체 접착제는 바람직하게는 이하에서 기재하는 다양한 방법 중에서 스핀 코팅 방법에 의하여 코팅된다. 그러한 접착제로서, 접착제층의 두께가 균일하게 제조될 수 있고, 또한 가공 속도가 상기 이유로 높기 때문에 UV-경화성 접착제 및 가시광-경화성 접착제가 특히 바람직하다.
반도체 웨이퍼는 연마 중에 노출되는 스트레스로 인한 뒤틀림이 없을 수 있어서, 매우 작은 두께로 균일한 연마를 가능하게 하고, 또한 반도체 웨이퍼는 다이싱 시에 국소적으로 부과되는 스트레스로 인한 칩핑을 방지할 수 있기 때문에, 접착제의 저장 탄성율은 경화 후에 25℃에서 바람직하게는 5 x 108 Pa 이상이다.
광경화성 접착제가 반도체 웨이퍼 상에서 경화될 때, 부착 구역은 경화 수축으로 인하여 감소되고, 웨이퍼로의 부착은 감소할 수 있다. 충분하게 높은 부착을 보장하기 위하여, 광경화성 접착제는 바람직하게는 유리 전이 온도 (Tg) 보다 높은 온도로 가열하면서 부착을 회복할 수 있는 접착제이다. 그러한 접착제는 25 내지 180℃의 온도에서 측정시에 3.0 x107 내지 7.0 x107 Pa의 최소 저장 탄성율을 가진다. 최소 저장 탄성율이 지나치게 높은 경우, 충분히 높은 부착이 얻어질 수 없고, 이는 웨이퍼와 접착제층 사이의 계면으로 물이 칩습하도록 하거나, 웨이퍼의 에지 칩핑 또는 웨이퍼의 중심 부분의 손상을 일으킬 수 있다. 반면, 최소 저장 탄성율이 지나치게 낮은 경우, 가열 단계 후 (예를 들어, 다이 결합 테이프로의 적층 단계)의 접착제층은 일부 경우에는 거의 분리될 수 없다.
또한, 연마 중의 웨이퍼와 접착제층의 계면 상에서 최대 얻을 수 있는 온도 (보통 40 내지 70℃, 예를 들어 50℃)에서 저장 탄성율은 바람직하게는 9.0 x107 (Pa) 이상, 더욱 바람직하게는 3.0 x108 (Pa)이상이다. 저장 탄성율이 이 범위인 경우, 연마 중의 연마 블레이드에 의한 수직 방향의 압착은 규소 웨이퍼를 손상시키는 정도로 접착제층이 국소적으로 변형되는 것을 방지한다.
본원에서 사용된 용어 "저장 탄성율" 또는 "탄성 계수 (elastic modulus)"는 1 Hz의 주파수, 0.04%의 응력 (strain) 및 5 ℃/분의 온도 상승 속도에서의 온도 상승 모드 및 인장 모드에서 22.7 mm x 10 mm x 50 ㎛의 샘플 크기로 접착제를 사용하여 측정한 저장 탄성율을 의미한다. 저장 탄성율은 레오메트릭스 인크 (Rheometrics, Inc.)에서 제조된 솔리드 아날라이저 RSA II (SOLIDS ANALYZER RSA II) (상표명)를 이용하여 측정할 수 있다.
이러한 조건 모두를 만족시키는 광경화성 접착제로서, 3000 이상의 분자량을 가진 이작용성 우레탄 (메트)아크릴레이트 올리고머의 전체량이 40 중량% 이상이고, 이작용성 (메트)아크릴 모노머의 전체량이 25 중량% 이상인 접착제가 공지되어 있고, 이것이 적적하게 사용된다. 그러나, 접착제는 필요한 특성 (부착성, 기능적 특성)을 나타내는 한, 특별하게 제한되는 것은 아니다.
반도체 웨이퍼의 연마를 위하여 요구되는 두께 균일성 및 다이싱 및 지지체 제거 후에 칩으로부터 접착제층의 필링에 의한 분리에 요구되는 인열 강도 (tear strength)가 보장될 수 있고, 웨이퍼 표면의 돌기가 충분하게 흡수될 수 있는 한, 접착제층의 두께는 특별하게 제한되지는 않는다. 접착제의 두께는 통상적으로 10 내지 150㎛, 바람직하게는 25 내지 100㎛이다.
다른 실시태양에서, 접착제층은 상이한 부착 특성을 가진 영역을 포함할 수 있다. 이 영역은 접착 제제로의 적용 (예를 들어, 접착제 및(또는) 다른 접착제의 패턴 코팅 내의 경화제의 보다 높은 농도 또는 낮은 농도의 영역) 또는 경화 수준의 적용 (예를 들어, 선택된 패턴에서 광경화 에너지 모두 또는 일부를 차단하기 위하여 부분적으로 투명하거나 불투명한 마스크를 사용)을 포함할 수 있다.
하나의 유용한 예는 중심 영역에의 부착보다 웨이퍼로의 부착이 보다 큰 에지 영역을 포함한다. 이 실시태양에서, 제2 접착제층은 반도체 웨이퍼의 주위 부분에서 상기 반도체 웨이퍼 및 상기 접착제 사이에서 제조될 수 있다. 주위 부분은 에지 칩 또는 필링-오프와 같은 통상적인 결함이 연마 공정 중에 일어나는 부분이다. 반도체 웨이퍼가 이러한 주위 부분에 우수한 부착에 의하여 지지될 때, 이러한 결함은 감소되거나, 최소화되거나, 심지어 없어질 수 있다. 상기 제2 접착제층은 상기 제1 접착제층 (주요 접착제층)과 비교하여 비교적 큰 부착을 가지며, 조사에 의하여 상기 제1 접착제층과 경화되고, 그후 2종의 접착제가 함께 필링될 수 있다.
상기 제2 접착제층을 적용하는 것은 증가된 주위 부분에만 부착을 형성하고, 반도체 웨이퍼의 중심 부분 (장치 부분)에서의 접착제층의 필링을 용이하게 유지할 수 있다. 상기 제2 접착제층의 두께는 특별하게 제한되지는 않는다. 일부 실시태양에서, 제1 및 제2 접착제층의 조합이 다른 영역의 부착 두께보다 크지 않도록, 전체 접착제의 두께보다 작은 이 제2 부착 영역의 두께를 더 크게 이용하는 것이 바람직하다. 상기 제2 접착제층의 저장 탄성율이 상기 제1 접착제층의 저장 탄성율보다 더 작은 실시태양에서, 전체 접착제층의 기계적 특성은 상기 제2 접착제층의 두께를 매우 얇게 만드는 것에 의하여 현저하게 해로운 영향을 받지 않는다. 다른 실시태양에서, 제2 접착제의 동심인 (concentric) 고리를 중심 영역에서 제1 접착제와 함께 주변에서 사용할 수 있다.
제2 부착 물질 영역은 공지된 수단을 통하여 적용한다. 예를 들어, 제2 접착제를 원하는 영역 (예를 들어, 웨이퍼 에지 영역)에 노즐 및 스핀코팅을 이용하여 분사할 수 있고, 이는 제1 접착제의 적용 전 또는 후, 또는 동시에 수행할 수 있다. 이 방법에 의하여, 전체적인 부착 편평도를 유지한다.
제2 접착제가 웨이퍼 표면에 보다 잘 부착하는 한 실시태양에서는, 제2 접착제는 극성기를 가진 모노머(들)을 포함할 수 있다. 한 실시태양에서, 이 제2 접착제의 기계적인 특성 (E')은 제1 접착제의 기계적인 특성보다 약간 낮다.
다른 유용한 접착제
본 발명의 반도체 칩의 제조 방법에서, 웨이퍼 회로는 레이저 광과 같은 복사 에너지에 의하여 손상을 받을 수 있다. 그러한 회로 손상을 피하기 위하여, 복사 에너지의 파장에서 광을 흡수하는 염료 또는 광을 반사하는 색소가 접착제층 또는 광열 전환층과 같은 임의의 층에 함유될 수 있거나, 또는 광열 전환층과 웨이퍼 사이에 새롭게 제공된 층에 함유될 수 있다. 레이저를 흡수하는 염료의 예는 사용된 레이저 광의 파장 주위의 흡수 피크를 가진 염료 (예를 들어, 프탈로시아닌-기 재 염료 및 시아닌-기재 염료)를 포함한다. 레이저 광을 반사하는 색소의 예는 산화티타늄과 같은 무기 백색 색소를 포함한다.
본 발명의 사용
본 발명의 방법에 의하여 제조된 반도체 칩은 예를 들어 하기 용도들에 효과적이다.
1. 고밀도 (High-Density) 팩키징을 목적으로 하는 적층된 CSP (칩 사이즈 팩키지)
이것은 다수의 대규모 집적회로 (Large-scale integration) (LSI) 및 수동 부분 (passive part)이 단일 팩키지에 하우징되어 다기능 또는 고성능을 실현하는 시스템-인-팩키지라고 지칭되는 장치 형태 중 하나이며, 스택킹된 멀티-칩 팩키지 (stacked multi-chip package)라고 지칭된다. 본 발명에 따르면, 25㎛ 이하의 웨이퍼는 고수율로 안정하게 제조될 수 있고, 그러므로 본 발명은 이러한 용도에 효과적이다.
2. 고기능 및 고속 공정을 필요로 하는 쓰루 타입 CSP (Through-Type CSP)
이 장치에서는, 칩이 전극을 통하여 연결되고, 이로써 와이어링 길이 (wiring length)가 짧아지고, 전기적 특성이 개선된다. 쓰루 전극 (through electrode)을 형성하기 위한 쓰루 홀의 형성 및 쓰루 홀에의 구리 (Cu)의 내장과 같은 기술적 문제점으로 인해, 칩이 더 박형화될 것이 요구된다. 본 발명의 적층체의 사용에 의한 그러한 형상을 가진 칩을 순차적으로 형성하는 경우에, 절연 필름 및 전극이 칩의 이면 (back surface) 상에 형성되어야 하고, 적층체는 열과 화 학물질에 대하여 저항성을 가질 것이 요구된다. 이 경우에 있어서도, 상기 지지체, 광열 전환층 및 접착제층을 선택할 때, 본 발명이 효율적으로 적용될 수 있다.
3. 열 복사 효율, 전기적 특성 및 안정성이 개선된 초박형 화합물 반도체 (예를 들어, GaAs)
비화갈륨과 같은 화합물 반도체는 규소보다 탁월한 그의 전기적 특성 (높은 전자 이동성, 직접적 전이 유형 밴드 구조 (direct transition-type band structure))때문에, 고성능 별개의 칩 (high-performance discrete chip), 레이저 다이오드 등을 위하여 사용된다. 그의 성능은 본 발명의 방법에 따른 칩 박형화, 및 이로써 열 방사 효율 증가에 의하여 개선된다. 현재, 박형화 및 전극 형성을 위한 연마는 그리스 (grease) 또는 저항 물질을 이용한 지지체로서 유리 기판으로 반도체 웨이퍼를 결합하여 수행한다. 그러므로, 결합 물질 (joining material)은 공정의 완결 후에 유리 기판으로부터 칩을 분리하기 위하여 용매 등에 의하여 용해되어야 한다. 이는 분리가 수일 이상의 장기간을 필요로 하며, 폐용액을 처리하여야 한다는 문제점을 수반한다. 이러한 문제점은 본 발명의 방법을 이용할 때, 해결될 수 있다.
본 발명은 하기 실시예에 의하여 보다 상세하게 기재될 것이다.
실시예 1
204 mm (직경) x 1.0 mm (두께)의 유리 기판을 광투과 지지체로 사용하였고, 200 mm (직경) x 750 ㎛ (두께)의 규소 웨이퍼를 반도체 웨이퍼로 사용하였다. 하 기 표 1에 나타난 조성물을 갖는 광열 (photothermal) 전환층 전구체의 10% 용액 (프로필렌 글리콜 메틸에테르 아세테이트 용매 중)을 스핀 코팅에 의하여 유리 기판 상에 코팅하였다. 이를 가열에 의하여 건조시킨 후, 1500 mJ/cm2의 자외선 (UV) 조사에 의하여 경화시켜서 지지체 상에 광열 전환층을 형성하였다. 한편, 하기 표 2에 나타난 조성물을 갖는 접착제층 전구체를 스핀 코팅에 의하여 웨이퍼 상에 유사하게 코팅하였다. 유리 기판 및 웨이퍼를 도 2에 나타난 진공 부착 장치에서 서로 적층시키고, 그위에 1500 mJ/cm2의 UV를 조사하여 접착제층 전구체를 경화함으로써, 적층체를 얻었다. 이 적층체는 유리 기판/광열 전환층/접착제층/규소 웨이퍼의 형상을 가지며, 광열 전환층의 두께는 0.9 ㎛이고, 접착제층의 두께는 50 ㎛이고, 부착 면적은 314 cm2이다.
22.7 mm x 10 mm x 50 ㎛의 샘플 크기를 갖는 점착제를 상기 부착 전구체로부터 별도로 제조하였다. 이 샘플의 1 Hz의 주파수, 0.04 %의 장력 및 5℃/분의 온도 증가 속도에서 온도 증가 모드 및 신장 모드에서 저장 탄성율 (storage modulus)을 레오메트릭스 인크에서 제조된 솔리드 아날라이저 RSA II (상표명)을 사용하여 측정하였다. 25℃에서의 저장 탄성율은 8.8 x 108 Pa였다.
접착제층 1
화학명 상표명 중량 백분율
우레탄 아크릴레이트 UV7000B 28.6%
우레탄 아크릴레이트 UV6100B 28.6%
1,6-헥산디올 디아크릴레이트 1,6-HX-A 38.1%
광반응 개시제 이르가큐어 (Irgacure) 369 4.8%
전체 100.0%
UV-7000B (니뽄 신테틱 케미칼 인더스트리사 (The Nippon Synthetic Chemical Industry Co., Ltd.))
UV-6100B (니뽄 신테틱 케미칼 인더스트리사)
1,6-HX-A (쿄에이샤 케미칼사 (Kyoeisha Chemical Co., Ltd.))
이르가큐어 369 (시바 스페셜티 케미칼 케이케이 (Ciba Specialty Chemicals K.K.))
광열 전환층 1
화학명 상표명 중량 백분율
카본 블랙 세바카르브 (Sevacarb) 25.0%
실리카 에어로실 (Aerosil) A200 32.5%
분산제 디스퍼비크 (Dysperbyk) 161 7.5%
아크릴 수지 존크릴 (Joncryl) 690 35.0%
전체 100.0%
세바카르브 (콜롬비안 카본 제펜 엘티디 (Columbian Carbon Japan Ltd.))
에어로실 A200 (니뽄 에어로실사 (Nippon Aerosil Co.))
존크릴 690 (존슨 폴리머사 (Johnson Polymer Co.))
디스퍼비크 161 (BYK 케미 제펜 사 (BYK Chemie Japan Co., Ltd.))
얻어진 적층체를 도 3에 나타낸 연마 장치에 고정하고, 적층체에 물을 흘리면서 회전하면서 연마 휠과 접촉하여 연마하였다. 연마는 웨이퍼 두께가 25 ㎛가 될 때까지 계속하였다. 이어서, 손상층 (약 2 ㎛)을 건조 폴리싱 장치에 의하여 제거하였다. 사용된 연마 장치는 DISCO에서 제조한 DFG850 (상표명)이고, 연마는 4,800 rpm의 회전수에서 #360의 그레인 크기를 가진 연마 휠로 단축으로 수행한 후, 5,500 rpm에서 #2000의 그레인 크기를 가진 연마 휠로 수행하였다.
연마 후에, 반도체 웨이퍼를 다이싱 장치에 의하여 다이싱하였다. 사용된 다이싱 장치는 DISCO에서 제조한 DFD641 (상표명)이고, 다이싱은 30,000 rpm의 회전수 및 40 mm/초의 이송 속도에서 #3500의 그레인 크기를 가진 연마 휠로 수행하였다. 다이싱을 1 cm의 간격으로 수행하였다. 그후, 다이싱 후에 다수의 반도체 칩을 가진 적층체 상에서, 고리형 금속 프레임에 고정된 감압성 부착 시트를 칩을 가진 측에 배치한 후, 레이저광을 유리 기판측으로부터 조사하였다.
레이저 조사를 7.0 W의 레이저 출력, 130 ㎛의 빔 크기 및 스캐닝 피치 (scanning pitch) 및 1.5 m/sec의 레이저 스캐닝 속도에서 YAG 레이저 (파장: 1.064 nm)에 의하여 수행하였다. 에지 부분으로부터 적층체의 탄젠트 방향으로 레이저 광을 선형으로 반복하면서, 적층체의 전체 표면에 걸쳐 조사하였다. 이 레이저 조사 후에, 흡입 컵을 적층체의 유리 기판에 부착한 후, 당기고, 이로써 유리 기판을 칩으로부터 용이하게 분리하고, 접착제층을 가진 칩을 얻었다.
칩으로부터 접착제층을 분리하기 위하여, 감압성 부착 테이프 (3M에 의하여 제조된 스카치 (Scotch) 감압성 부착 테이프 #3305)를 접착제층 표면에 부착시키고, 180°방향으로 필링하고, 그 결과, 칩이 손상을 일으키지 않고 얻어질 수 있다. 얻어진 칩의 칩핑 (에지 칩핑)의 크기를 광학 현미경을 통하여 관찰하였다. 결과를 표 5에 나타내었다.
실시예 2
접착제의 조성물을 하기 표 3에 나타난 바와 같이 바꾸고, 접착제층의 경화 후에 적층체를 오븐에서 120℃에서 3분 동안 위치시키는 것을 제외하고는 실시예 1과 동일한 방식으로 시험을 수행하였다. 경화 후의 접착제층의 25℃에서의 저장 탄성율은 1.5 x108 Pa였다. 칩은 손상을 야기하지 않고 얻을 수 있다. 얻어진 칩의 칩핑 (에지 칩핑)의 크기를 광학 현미경을 통하여 관찰하였다. 결과를 하기 표 5에서 나타내었다.
접착제층 2
화학명 상표명 중량 백분율
우레탄 아크릴레이트 UV7000B 47.6%
디시클로펜타닐 아크릴레이트 FA513A 19.0%
1,6-헥산디올 다아크릴레이트 1,6-HX-A 28.6%
광반응 개시제 이르가큐어 369 4.8%
전체 100.0%
UV-7000B (니뽄 신테틱 케미칼 인더스트리사)
FA513A (히타치 케미칼사 (Hitachi Chemical Co., Ltd.)
1,6-HX-A (쿄에이샤 케미칼사)
이르가큐어 369 (시바 스페셜티 케미칼 케이케이))
실시예 3
부착 조성물을 하기 표 4에 나타낸 바와 같이 바꾼 것을 제외하고는 실시예 1가 동일한 방식으로 시험을 수행하였다. 경화 후의 접착제층의 25℃에서의 저장 탄성율은 5.0 x108 Pa였다. 칩을 손상 없이 얻을 수 있었다. 얻어진 칩의 칩핑 (에지 칩핑)의 크기를 광학 현미경을 통하여 관찰하였다. 결과를 하기 표 5에서 나타내었다.
접착제층 3
화학명 상표명 중량 백분율
우레탄 아크릴레이트 UV6100B 57.1%
1,6-헥산디올 다아크릴레이트 1,6-HX-A 38.1%
광반응 개시제 이르가큐어 369 4.8%
전체 100.0%
UV-6100B (니뽄 신테틱 케미칼 인더스트리사)
1,6-HX-A (쿄에이샤 케미칼사)
이르가큐어 369 (시바 스페셜티 케미칼 케이케이))
비교예 1
고리형 금속 프레임에 고정된 감압성 부착 시트를 연마 후에 다이싱을 수행하지 않고 적층체에 부착한 것을 제외하고는, 실시예 1과 동일한 방식으로 시험을 수행하였다. 유리 기판을 레이저 조사에 의하여 제거한 후, 접착제를 필링에 의하여 제거하였다. 박형화된 웨이퍼를 손상 없이 얻을 수 있었다. 그후, 고리형 금속 프레임의 감압성 부착 테이프에 고정된 규소 웨이퍼를 실시예 1과 동일한 조건 하에서 다이싱 장치에 의하여 다이싱하였다. 얻어진 칩의 칩핑 (에지 칩핑)의 크기를 광학 현미경으로 관찰하였다. 결과를 하기 표 5에 나타내었다.
다이싱 중의 최대 에지 칩핑 크기 [㎛]
다이싱 소 (Dicing Saw) 측의 에지 부분 토대 측의 에지 부분
실시예 1 2.5 2.5
실시예 2 2.0 2.5
실시예 3 2.0 4.0
비교예 1 3.0 12.5
실시예 1, 2 및 3에서, 에지 칩핑 측의 크기는 4 ㎛ 이하였다. 반면, 통상적인 방법인 비교예 1에서, 에지 칩핑의 크기는 일부의 현재의 제조에서는 허용되지 않는 12.5㎛였다. 일반적으로, 웨이퍼 상의 칩은 40-50㎛ 폭 스트리트 (스크라이브선)으로 나누어진다. 가장 박형의 다이싱 소가 사용된다고 해도, 그의 컷팅 폭은 30㎛이 될 것이고, 각 뱅크 상의 약 5-10㎛의 여분만이 남을 것이다. 그러므로, 에지 칩핑의 크기는 10㎛ 이하로, 어떤 경우에는 5㎛ 이하로, 심지어 어떤 경우에는 3㎛ 이하로 조절되어야 한다.
실시예 4
광열층의 조성물을 하기 표 6에서 나타낸 바와 같이 바꾼 것을 제외하고는 실시예 1과 동일한 방식으로 적층체를 형성하였다. 이 적층체를 유리 기판측을 위로 놓고 광학 현미경 상에 고정하고, 반사된 광을 CCD에 의하여 관찰하였다. 그 결과, 웨이퍼 상의 스크라이브선을 선명하게 인식할 수 있었다. 이로부터, 적층체의 다이싱을 위한 정렬을 용이하게 수행할 수 있다는 것을 입증하였다.
광열 전환층 2
화학명 상표명 중량 백분율
카본 블랙 세바카르브 12.0%
실리카 에어로실 A200 40.0%
염료 에폴라이트 (Epolite) 1117 6.5%
분산제 디스퍼비크 161 30.4%
아크릴 수지 존크릴 690 10.6%
전체 100.0%
세바카르브 (콜롬비안 카본 제펜 엘티디)
에어로실 A200 (니뽄 에어로실사)
에폴라이트 (Epolite) 1117 (선 케미칼 사 (Sun Chemical Company Ltd.)
디스퍼비크 161 (BYK 케미 제펜 사)
존크릴 690 (존슨 폴리머사)

Claims (8)

  1. 광투과 지지체 상에 광흡수제 및 열분해성 수지를 포함하는 광열 전환층을 적용하는 단계로서, 단 복사 에너지 (radiation energy)를 조사할 때, 상기 광열 전환층이 복사 에너지를 열로 전환하고 열로 인하여 분해되는 단계,
    회로 패턴을 갖는 회로면 및 상기 회로면 반대쪽 상의 비회로면을 갖는 반도체 웨이퍼를 제조하고, 상기 회로면과 상기 광열 전환층을 서로 마주보도록 위치시킴으로써 광경화성 접착제를 통하여 상기 반도체 웨이퍼 및 상기 광투과 지지체를 적층하고, 상기 광투과 지지체 측으로부터 광을 조사하여 광경화성 접착제층을 경화하여, 외측 표면 상에 비회로면을 가진 적층체를 형성하는 단계,
    상기 반도체 웨이퍼가 원하는 두께에 도달할 때까지 상기 반도체 웨이퍼의 비회로면을 연마하는 단계,
    비회로면 측으로부터 그라운드 반도체 웨이퍼를 다이싱하여 이를 다수의 반도체 칩으로 절단하는 단계,
    상기 광투과 지지체 측으로부터 복사 에너지를 조사하여 상기 광열 전환층을 분해하여, 상기 접착제층 및 광투과 지지체를 가진 반도체 칩으로 분리를 일으키는 단계, 및
    임의로 상기 반도체 칩으로부터 상기 접착제층을 제거하는 단계를 포함하는,
    반도체 칩을 제조하는 방법.
  2. 제1항에 있어서, 그라운드 반도체 웨이퍼의 다이싱 전에 다이 결합 테이프를 반도체 웨이퍼로 부착하는 것인 반도체 칩의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 광열 전환층이 카본 블랙을 함유하는 것인 반도체 칩의 제조 방법.
  4. 제3항에 있어서, 상기 광열 전환층이 투명 충전제를 추가로 함유하는 것인 반도체 칩의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 광경화성 접착제를 통하여 상기 반도체 웨이퍼와 상기 광투과 지지체의 적층을 진공 중에서 수행하는 것인 반도체 칩의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 반도체 웨이퍼를 50㎛ 이하의 두께로 그라운딩하는 것인 반도체 칩의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 광경화성 접착제층이 경화 후에 5 x 108 Pa 이상의 저장 탄성율을 가지는 것인 반도체 칩의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 스크라이브선을 인식하면서, a) 광투과 지지체 및 상기 광투과 지지체 측으로부터 광열 전환층을 통과하거나, 또는 b) 비회로 측으로부터 반도체 웨이퍼를 통하여 통과할 수 있는 광을 통하여 정렬하여 다이싱을 수행하는 것인 방법.
KR1020067010494A 2003-11-27 2004-10-20 반도체 칩의 제조 방법 KR101128135B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003397960A JP4405246B2 (ja) 2003-11-27 2003-11-27 半導体チップの製造方法
JPJP-P-2003-00397960 2003-11-27
PCT/US2004/034662 WO2005057651A1 (en) 2003-11-27 2004-10-20 Production method of semiconductor chip

Publications (2)

Publication Number Publication Date
KR20060108698A true KR20060108698A (ko) 2006-10-18
KR101128135B1 KR101128135B1 (ko) 2012-03-23

Family

ID=34674826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067010494A KR101128135B1 (ko) 2003-11-27 2004-10-20 반도체 칩의 제조 방법

Country Status (10)

Country Link
US (1) US7452752B2 (ko)
EP (1) EP1690292B1 (ko)
JP (1) JP4405246B2 (ko)
KR (1) KR101128135B1 (ko)
CN (1) CN100481387C (ko)
AT (1) ATE478436T1 (ko)
DE (1) DE602004028753D1 (ko)
MY (1) MY140103A (ko)
TW (1) TWI360888B (ko)
WO (1) WO2005057651A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101492463B1 (ko) * 2014-01-28 2015-02-12 주식회사 이녹스 웨이퍼 적층체 및 본딩과 디본딩 처리 방법
KR20160132901A (ko) * 2014-03-17 2016-11-21 린텍 가부시키가이샤 다이본드층 형성 필름, 다이본드층 형성 필름이 부착된 가공물, 및 반도체 장치
KR20180058222A (ko) * 2015-10-19 2018-05-31 데쿠세리아루즈 가부시키가이샤 보호 테이프 및 반도체 장치의 제조 방법

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703773B (zh) * 2002-06-03 2011-11-16 3M创新有限公司 层压体以及用该层压体制造超薄基片的方法和设备
JP4107417B2 (ja) 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
JP2005150235A (ja) 2003-11-12 2005-06-09 Three M Innovative Properties Co 半導体表面保護シート及び方法
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
FR2888234B1 (fr) * 2005-07-05 2008-05-02 Saint Louis Inst Composition energetique dopee optiquement
JP4550680B2 (ja) * 2005-07-12 2010-09-22 古河電気工業株式会社 半導体ウエハ固定用粘着テープ
JP2007073930A (ja) * 2005-08-11 2007-03-22 Furukawa Electric Co Ltd:The ウエハ加工用テープ
DE102006048799B4 (de) 2006-10-16 2018-09-20 Nissan Chemical Industries, Ltd. Verfahren und Einrichtung zum Ablösen eines dünnen Wafers oder bereits vereinzelter Bauelemente eines dünnen Wafers von einem Träger
US8120168B2 (en) * 2006-03-21 2012-02-21 Promerus Llc Methods and materials useful for chip stacking, chip and wafer bonding
JP4668833B2 (ja) * 2006-04-26 2011-04-13 三菱電機株式会社 半導体ウエハ分離装置及び分離方法
US20080014532A1 (en) 2006-07-14 2008-01-17 3M Innovative Properties Company Laminate body, and method for manufacturing thin substrate using the laminate body
JP5027460B2 (ja) * 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
TWI395275B (zh) * 2006-09-06 2013-05-01 Megica Corp 晶片封裝結構及其製程
US20100019365A1 (en) * 2006-09-12 2010-01-28 Nitto Denko Corporation Dicing/die bonding film
JP5422878B2 (ja) * 2006-10-24 2014-02-19 東レ株式会社 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
JP5016321B2 (ja) * 2007-02-22 2012-09-05 東京応化工業株式会社 サポートプレートの処理方法
NL1034087C2 (nl) * 2007-07-03 2009-01-06 Assembleon Bv Werkwijze voor het opnemen van een component alsmede inrichting geschikt voor het uitvoeren van een dergelijke werkwijze.
US20090017248A1 (en) * 2007-07-13 2009-01-15 3M Innovative Properties Company Layered body and method for manufacturing thin substrate using the layered body
US20090017323A1 (en) * 2007-07-13 2009-01-15 3M Innovative Properties Company Layered body and method for manufacturing thin substrate using the layered body
US7851334B2 (en) * 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
JP2011040419A (ja) 2008-05-22 2011-02-24 Fuji Electric Systems Co Ltd 半導体装置の製造方法及びそのための装置
US8092628B2 (en) * 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
CN102171109B (zh) * 2008-11-12 2014-07-16 电气化学工业株式会社 盖带
US7867876B2 (en) * 2008-12-23 2011-01-11 International Business Machines Corporation Method of thinning a semiconductor substrate
JP5257314B2 (ja) 2009-09-29 2013-08-07 大日本印刷株式会社 積層体、準備用支持体、積層体の製造方法、及びデバイスの製造方法
DE102010007127A1 (de) 2010-02-05 2011-08-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung eines temporär gebondeten Produktwafers
JP5553642B2 (ja) * 2010-02-24 2014-07-16 株式会社テラプローブ 半導体装置の製造方法及び薄型化基板の製造方法
JP5437111B2 (ja) * 2010-03-01 2014-03-12 日東電工株式会社 ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
JP5583434B2 (ja) * 2010-03-10 2014-09-03 日立マクセル株式会社 ウェハ裏面研削用粘着シート、その製造方法及びその使用方法
KR20160075845A (ko) 2010-03-31 2016-06-29 에베 그룹 에. 탈너 게엠베하 양면에 칩이 장착되는 웨이퍼를 제작하기 위한 방법
US9859141B2 (en) 2010-04-15 2018-01-02 Suss Microtec Lithography Gmbh Apparatus and method for aligning and centering wafers
US9837295B2 (en) 2010-04-15 2017-12-05 Suss Microtec Lithography Gmbh Apparatus and method for semiconductor wafer leveling, force balancing and contact sensing
CN102237286B (zh) * 2010-05-06 2014-08-06 万国半导体(开曼)股份有限公司 一种用于超薄晶圆工艺的管芯贴片方法
US20120034426A1 (en) * 2010-08-05 2012-02-09 3M Innovative Properties Company Article and method for bonding substrates with large topographies
JP5542582B2 (ja) * 2010-08-26 2014-07-09 リンテック株式会社 シート貼付装置および貼付方法
KR101849430B1 (ko) * 2010-12-06 2018-04-16 키모토 컴파니 리미티드 레이저 다이싱용 보조 시트
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
US20130084459A1 (en) 2011-09-30 2013-04-04 3M Innovative Properties Company Low peel adhesive
JP2013110202A (ja) * 2011-11-18 2013-06-06 Disco Abrasive Syst Ltd ワーク貼り合わせ方法
JP5792829B2 (ja) * 2011-11-22 2015-10-14 タツモ株式会社 加圧円板、貼り合せ装置および貼り合せ方法
JP5875850B2 (ja) * 2011-12-16 2016-03-02 東京応化工業株式会社 積層体及び分離方法
JP5635019B2 (ja) * 2012-01-17 2014-12-03 東京エレクトロン株式会社 剥離装置、剥離システム、剥離方法および剥離プログラム
KR20140128355A (ko) * 2012-01-30 2014-11-05 쓰리엠 이노베이티브 프로퍼티즈 컴파니 임시 기판 지지체를 위한 장치, 하이브리드 적층체, 방법 및 재료
JP5977532B2 (ja) 2012-02-20 2016-08-24 東京応化工業株式会社 支持体分離方法及び支持体分離装置
JP2013211505A (ja) * 2012-03-02 2013-10-10 Fujifilm Corp 半導体装置の製造方法
JP5687647B2 (ja) * 2012-03-14 2015-03-18 株式会社東芝 半導体装置の製造方法、半導体製造装置
JP5285793B2 (ja) * 2012-05-10 2013-09-11 東京応化工業株式会社 サポートプレートの処理方法
JP2013258332A (ja) * 2012-06-13 2013-12-26 Fujifilm Corp 半導体装置製造用仮接着剤、並びに、それを用いた接着性支持体、及び、半導体装置の製造方法
JP6006569B2 (ja) * 2012-07-23 2016-10-12 東京応化工業株式会社 積層体及び積層体の製造方法
JP5433113B1 (ja) * 2012-08-07 2014-03-05 積水化学工業株式会社 ウエハの処理方法
KR20150046219A (ko) * 2012-08-22 2015-04-29 코닝 인코포레이티드 플렉시블 유리 기판의 가공방법 및 플렉시블 유리 기판 및 캐리어 기판을 포함하는 기판 스택
KR101525689B1 (ko) * 2013-11-05 2015-06-03 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP5781254B1 (ja) * 2013-12-25 2015-09-16 日本碍子株式会社 ハンドル基板、半導体用複合基板、半導体回路基板およびその製造方法
JP2016092333A (ja) * 2014-11-10 2016-05-23 積水化学工業株式会社 研削体の製造方法、及び、被研削体を含む積層体
KR102230594B1 (ko) 2014-12-26 2021-03-22 엔에스 마테리얼스 아이엔씨. 파장 변환 부재 및 그 제조 방법
NL2014885B1 (en) * 2015-05-29 2017-01-31 Fuji Seal Int Inc Method for manufacturing a sleeved product.
JP6779719B2 (ja) * 2016-09-06 2020-11-04 太陽インキ製造株式会社 ファンアウト型のウエハレベルパッケージ用反り矯正材
KR102652732B1 (ko) * 2016-12-15 2024-03-28 쓰리엠 이노베이티브 프로퍼티즈 컴파니 점착 필름
CN106847846A (zh) * 2016-12-23 2017-06-13 江苏正桥影像科技股份有限公司 一种超薄图像传感器晶片的磨制方法
TWI627251B (zh) * 2017-04-10 2018-06-21 台虹科技股份有限公司 暫時性接著用組成物、暫時性接著用溶液以及暫時性接著用膜材
US10403598B2 (en) * 2017-08-11 2019-09-03 Micron Technology, Inc. Methods and system for processing semiconductor device structures
WO2019106846A1 (ja) * 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
CN109909623A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(北京)有限公司 用于晶圆的切割方法
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
KR102577202B1 (ko) 2018-11-14 2023-09-11 덴카 주식회사 조성물
JP7016445B2 (ja) 2019-02-25 2022-02-04 三菱電機株式会社 半導体素子の製造方法
JP7388004B2 (ja) * 2019-05-30 2023-11-29 株式会社レゾナック 半導体装置の製造方法
KR20210046382A (ko) * 2019-10-18 2021-04-28 쓰리엠 이노베이티브 프로퍼티즈 컴파니 접착 필름
DE102020200817B3 (de) * 2020-01-23 2021-06-17 Lpkf Laser & Electronics Aktiengesellschaft Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
CN111298853B (zh) * 2020-02-27 2021-08-10 西人马联合测控（泉州）科技有限公司 芯片的切割成型方法以及晶圆
WO2021235406A1 (ja) 2020-05-21 2021-11-25 デンカ株式会社 組成物
JP2023046922A (ja) * 2021-09-24 2023-04-05 株式会社ディスコ 板状物の加工方法
JP2023087907A (ja) * 2021-12-14 2023-06-26 キオクシア株式会社 半導体装置、及び半導体装置の製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721131B2 (ja) 1986-07-25 1995-03-08 日東電工株式会社 接着力消失型感圧性接着剤
NL8700329A (nl) * 1987-02-11 1988-09-01 Hoed Daniel Stichting Inrichting en werkwijze voor het onderzoeken en/of belichten van een holle ruimte in een lichaam.
US4818323A (en) * 1987-06-26 1989-04-04 Motorola Inc. Method of making a void free wafer via vacuum lamination
US5414297A (en) * 1989-04-13 1995-05-09 Seiko Epson Corporation Semiconductor device chip with interlayer insulating film covering the scribe lines
EP0571649A1 (en) 1992-05-26 1993-12-01 Nitto Denko Corporation Dicing-die bonding film and use thereof in a process for producing chips
JPH05335411A (ja) 1992-06-02 1993-12-17 Toshiba Corp ペレットの製造方法
US5476566A (en) 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JP2922066B2 (ja) 1992-10-15 1999-07-19 松下電子工業株式会社 半導体装置の製造方法
JP3325650B2 (ja) 1993-04-15 2002-09-17 株式会社ディスコ ウェーハの研磨方法
JPH07145357A (ja) 1993-11-24 1995-06-06 Nitto Denko Corp 加熱剥離シート及び剥離方法
US6235141B1 (en) 1996-09-27 2001-05-22 Digital Optics Corporation Method of mass producing and packaging integrated optical subsystems
JPH1120309A (ja) 1997-07-03 1999-01-26 Dainippon Printing Co Ltd 一体型熱転写シートおよびその製造方法
JPH1126404A (ja) 1997-07-08 1999-01-29 Canon Inc 研磨装置
JPH11283279A (ja) 1998-01-30 1999-10-15 Minnesota Mining & Mfg Co <3M> 貼り合わせ型光ディスク並びにその製造方法及び装置
JP2000038556A (ja) 1998-07-22 2000-02-08 Nitto Denko Corp 半導体ウエハ保持保護用ホットメルトシート及びその貼り付け方法
JP2000040677A (ja) 1998-07-23 2000-02-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の製造方法
JP3669196B2 (ja) 1998-07-27 2005-07-06 日東電工株式会社 紫外線硬化型粘着シート
JP3383227B2 (ja) 1998-11-06 2003-03-04 リンテック株式会社 半導体ウエハの裏面研削方法
US6114088A (en) * 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
WO2001035457A1 (en) 1999-11-08 2001-05-17 Amerasia International Technology, Inc. Wafer level application of tack-free die-attach adhesive film
US6284425B1 (en) 1999-12-28 2001-09-04 3M Innovative Properties Thermal transfer donor element having a heat management underlayer
JP2000195826A (ja) 2000-01-01 2000-07-14 Toshiba Corp ウェ―ハの分割方法及び半導体装置の製造方法
EP1167483A1 (en) 2000-06-20 2002-01-02 Saehan Industries, Inc. Adhesive tape for electronic parts
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
US6358664B1 (en) 2000-09-15 2002-03-19 3M Innovative Properties Company Electronically active primer layers for thermal patterning of materials for electronic devices
DE10051938A1 (de) 2000-10-19 2002-02-28 Infineon Technologies Ag Anordnung mit einem Substrat und einem Träger
JP2002231600A (ja) 2001-01-30 2002-08-16 Nitto Denko Corp レジスト除去用接着テープとレジスト除去方法
JP4757398B2 (ja) * 2001-04-24 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2002353170A (ja) 2001-05-28 2002-12-06 Disco Abrasive Syst Ltd 半導体ウェーハの分離システム、分離方法及びダイシング装置
AT502233B1 (de) 2001-06-07 2007-04-15 Thallner Erich Vorrichtung zum lösen eines trägers von einer halbleiterscheibe
JP4869517B2 (ja) 2001-08-21 2012-02-08 リンテック株式会社 粘接着テープ
CN1322554C (zh) 2002-01-15 2007-06-20 积水化学工业株式会社 Ic片的生产方法
WO2003081653A1 (fr) * 2002-03-27 2003-10-02 Mitsui Chemicals, Inc. Film adhesif sensible a la pression destine a la protection de surface de plaquettes de semi-conducteurs et procede de protection de plaquettes de semi-conducteurs a l'aide de ce film
KR20040094390A (ko) 2002-04-11 2004-11-09 세키스이가가쿠 고교가부시키가이샤 반도체 칩의 제조 방법
US7226812B2 (en) * 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101492463B1 (ko) * 2014-01-28 2015-02-12 주식회사 이녹스 웨이퍼 적층체 및 본딩과 디본딩 처리 방법
KR20160132901A (ko) * 2014-03-17 2016-11-21 린텍 가부시키가이샤 다이본드층 형성 필름, 다이본드층 형성 필름이 부착된 가공물, 및 반도체 장치
KR20180058222A (ko) * 2015-10-19 2018-05-31 데쿠세리아루즈 가부시키가이샤 보호 테이프 및 반도체 장치의 제조 방법
US10483148B2 (en) 2015-10-19 2019-11-19 Dexerials Corporation Protective tape and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
ATE478436T1 (de) 2010-09-15
DE602004028753D1 (de) 2010-09-30
EP1690292A1 (en) 2006-08-16
KR101128135B1 (ko) 2012-03-23
WO2005057651A1 (en) 2005-06-23
CN100481387C (zh) 2009-04-22
US20070077685A1 (en) 2007-04-05
MY140103A (en) 2009-11-30
CN1886831A (zh) 2006-12-27
JP4405246B2 (ja) 2010-01-27
US7452752B2 (en) 2008-11-18
TW200525770A (en) 2005-08-01
EP1690292B1 (en) 2010-08-18
JP2005159155A (ja) 2005-06-16
TWI360888B (en) 2012-03-21

Similar Documents

Publication Publication Date Title
KR101128135B1 (ko) 반도체 칩의 제조 방법
JP5048707B2 (ja) 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
KR101017474B1 (ko) 적층체 및 이 적층체를 사용하여 초박형 기판을 제조하는방법 및 장치
US7534498B2 (en) Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
KR20140128355A (ko) 임시 기판 지지체를 위한 장치, 하이브리드 적층체, 방법 및 재료
US20090017248A1 (en) Layered body and method for manufacturing thin substrate using the layered body
US20090017323A1 (en) Layered body and method for manufacturing thin substrate using the layered body
US9184083B2 (en) Apparatus, hybrid laminated body, method and materials for temporary substrate support

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9