KR20050091994A - 피처리 기판 상에 실리콘 질화막을 형성하는 ｃｖｄ 방법 - Google Patents

피처리 기판 상에 실리콘 질화막을 형성하는 ｃｖｄ 방법 Download PDF

Info

Publication number
KR20050091994A
KR20050091994A KR1020047018896A KR20047018896A KR20050091994A KR 20050091994 A KR20050091994 A KR 20050091994A KR 1020047018896 A KR1020047018896 A KR 1020047018896A KR 20047018896 A KR20047018896 A KR 20047018896A KR 20050091994 A KR20050091994 A KR 20050091994A
Authority
KR
South Korea
Prior art keywords
substrate
processing
gas
silicon nitride
nitride film
Prior art date
Application number
KR1020047018896A
Other languages
English (en)
Other versions
KR100771800B1 (ko
Inventor
히또시 가또오
고오이찌 오리또
히로유끼 기꾸찌
싱고 마꾸
Original Assignee
도쿄 엘렉트론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 엘렉트론 가부시키가이샤 filed Critical 도쿄 엘렉트론 가부시키가이샤
Publication of KR20050091994A publication Critical patent/KR20050091994A/ko
Application granted granted Critical
Publication of KR100771800B1 publication Critical patent/KR100771800B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

이 CVD 방법으로는 피처리 기판(W) 상에 실리콘 질화막을 형성한다. 이 방법은 기판(W)을 처리 용기(8) 내에 수납하여 처리 온도로 가열하는 공정과, 처리 온도로 가열된 기판(W)에 대해 헥사에틸아미노디실란 가스와 암모니아 가스를 포함하는 처리 가스를 공급하여 기판(W) 상에 실리콘 질화막을 퇴적하는 공정을 포함한다.

Description

피처리 기판 상에 실리콘 질화막을 형성하는 ＣＶＤ 방법{METHOD OF CVD FOR FORMING SILICON NITRIDE FILM ON SUBSTRATE}
본 발명은, 반도체 처리에 있어서 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법에 관한 것이다. 여기서, 반도체 처리라 함은 반도체 웨이퍼나 LCD(Liquid crystal display; 액정 디스플레이)나 FPD(Flat ㎩nel Display; 평면 패널 디스플레이)용 유리 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나 반도체 디바이스에 접속되는 배선 및 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 디바이스의 절연막으로서, SiO2, PSG(Phospho Silicate Glass; 인 실리케이트 유리), P(플라즈마) - SiO, P(플라즈마) - SiN, SOG(Spin On Glass; 스핀 온 글래스), Si3N4(실리콘 질화막) 등의 재료가 이용된다.
예를 들어, 일본 특허 공개 평11-172439호 공보에는 반도체 웨이퍼의 표면 상에 실리콘 산화막이나 실리콘 질화막을 열CVD(Chemical Vapor Deposition; 화학 기상 증착)에 의해 형성하는 방법이 개시된다. 이러한 열CVD에서는, 실리콘 함유 가스로서 모노실란(SiH4)이나 디클로르실란(SiH2Cl2)이나 헥사클로로디실란(Si 2Cl6), 비스터셜부틸아모노실란(BTBAS) 등의 실란계 가스가 사용된다.
구체적으로는, 예를 들어 실리콘 산화막을 퇴적하는 경우 SiH4 + N2O, SiH2Cl 2 + N2O, 혹은 TEOS(테트라에틸오소실리케이트) + O2 등의 가스의 조합이 사용된다. 또한, 실리콘 질화막을 퇴적하는 경우 SiH2Cl2 + NH3 혹은 Si2Cl 6 + NH3 등의 가스의 조합이 사용된다.
그러나 본 발명자들에 따르면, 후술하는 바와 같이 종래의 이러한 종류의 성막 방법으로 형성된 절연막은 그 후에 행하는 세정 처리에 있어서 문제를 발생시키는 것이 발견되고 있다. 즉, 종래의 성막 방법으로 성막 처리 온도를 낮춘 경우, 그 후에 행하는 세정 처리에 있어서 절연막의 에칭율이 높아져, 막 두께의 제어성이 나빠진다.
도1은 본 발명의 제1 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시한 단면도.
도2는 처리 조건을 다양하게 변경하여 퇴적한 실리콘 질화막과 에칭율의 관계를 나타낸 그래프.
도3은 본 발명의 제2 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시한 단면도.
도4는 도3에 도시한 장치의 일부를 도시한 횡단 평면도.
도5는 제2 실시 형태에 있어서의 제1 및 제2 처리 가스의 공급 타이밍을 도시한 타이밍 챠트.
본 발명은 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법이며, 비교적 낮은 처리 온도로 성막해도 그 후에 행하는 세정 처리에 있어서의 실리콘 질화막의 막 두께의 제어성을 양호하게 유지할 수 있는 CVD 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법이며,
상기 기판을 처리 용기 내에 수납하여 처리 온도로 가열하는 공정과,
상기 처리 온도로 가열된 상기 기판에 대해 헥사에틸아미노디실란 가스와 암모니아 가스를 포함하는 처리 가스를 공급하여 상기 기판 상에 실리콘 질화막을 퇴적하는 공정을 구비한다.
본 발명의 제2 시점은, 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법이며,
상기 기판을 처리 용기 내에 수납하여 처리 온도로 가열하는 공정과,
상기 처리 온도로 가열된 상기 기판에 대해 헥사에틸아미노디실란 가스를 포함하는 제1 처리 가스와 암모니아 가스를 포함하는 제2 처리 가스를 번갈아 복수회 공급하여 상기 기판 상에 실리콘 질화막을 퇴적하는 공정과, 여기서 상기 제2 처리 가스는 플라즈마화에 의해 여기된 상태로 공급하는 것을 구비한다.
본 발명자들은, 본 발명의 개발 과정에 있어서 실리콘 산화막이나 실리콘 질화막을 열CVD로 형성하는 종래의 방법에 대해 연구를 행하였다. 그 결과, 이하에 서술한 바와 같은 지견을 얻었다.
반도체 집적 회로의 배선 등의 고미세화 및 고집적화에 수반하여, 실리콘 산화막이나 실리콘 질화막도 보다 박막화가 진행되고 있다. 열CVD의 성막 처리시의 온도에 관해서도, 하층에 이미 형성되어 있는 각종 막의 전기적 특성을 유지할 필요가 있으므로 보다 저온화가 진행되고 있다. 예를 들어, 실리콘 질화막을 열CVD에 의해 퇴적하는 경우, 종래는 760 ℃ 정도의 고온의 처리 온도를 사용한다. 최근에는, 실리콘 질화막을 열CVD에 의해 퇴적하는 경우, 600 ℃ 정도의 처리 온도를 사용하는 경우도 있다.
또한, 절연막을 형성한 후 절연막의 표면에 유기물이나 파티클 등의 오염물이 부착될 가능성이 있다. 따라서, 절연막 상에 다른 박막을 형성하기 전에, 이 오염물을 제거할 목적으로 세정 처리를 행하는 경우가 있다. 이 세정 처리에서는, 반도체 웨이퍼를 희불산 등의 세정액에 침지시킨다. 이에 의해, 절연막의 표면을 에칭하여 그 표면을 매우 얇게 깎아 내어 오염물을 제거한다.
실리콘 질화막으로 이루어지는 절연막을, 예를 들어 760 ℃ 정도의 높은 처리 온도의 열CVD로 성막한 경우 절연막의 세정시의 에칭율은 상당히 작다. 이로 인해, 세정시에 이 절연막이 과도하게 깎이는 일이 없어, 막 두께의 제어성이 좋은 상태로 세정 처리를 행할 수 있다.
그러나 실리콘 질화막으로 이루어지는 절연막을, 예를 들어 600 ℃ 정도의 낮은 처리 온도의 열CVD로 성막한 경우, 절연막 세정시의 에칭율은 상당히 크다. 이로 인해, 세정시에 이 절연막이 과도하게 깎이는 경우가 있어, 세정 처리시의 막 두께의 제어성이 열화되어 버린다.
이에 대해, 실리콘 질화막의 열CVD에 있어서 헥사에틸아미노디실란을 원료로서 사용하면, 세정시의 에칭율을 작게 할 수 있다. 즉, 세정시에 실리콘 질화막이 과도하게 깎이는 일이 없어, 막 두께의 제어성이 좋은 상태로 세정 처리를 행할 수 있다.
이하에, 이러한 지견을 기초로 하여 구성된 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.
(제1 실시 형태)
도1은 본 발명의 제1 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시한 단면도이다. 이 성막 장치(2)는 실리콘계 재료 가스인 헥사에틸아미노디실란[C12H36N6Si2](이하, HEAD라고도 함) 가스와 NH3 가스를 포함하는 처리 가스를 이용하여 실리콘 질화막(이하, SiN이라고도 함)을 퇴적하도록 구성된다.
성막 장치(2)는 내통(4) 및 외통(6)을 갖는 이중관 구조의 처리 용기(8)를 포함한다. 내통(4) 및 외통(6)은 모두 석영제의 원통체로 이루어지고, 이들은 소정의 간극(10)을 거쳐서 동심원 형상으로 배치된다. 처리 용기(8)의 외측은, 전기 히터 등의 히터(12)와 단열재(14)를 구비한 가열로(16)에 의해 덮인다. 히터(12)는 단열재(14)의 내면에 전체면에 걸쳐 배치된다.
처리 용기(8)의 하단부는, 예를 들어 스테인레스 스틸제의 통형 매니폴드(18)에 의해 지지된다. 내통(4)의 하단부는 매니폴드(18)의 내벽으로부터 내측으로 돌출시킨 링형의 지지판(18A)에 의해 지지된다. 매니폴드(18)의 하단부 개구를 통해 석영제의 웨이퍼 보트(20)가 승강되고, 이에 의해 처리 용기(8)에 대해 웨이퍼 보트(20)가 로드/언로드된다.
웨이퍼 보트(20)에는 피처리 기판으로서 다수매의 반도체 웨이퍼(W)가 다단으로 적재된다. 예를 들어, 본 실시 형태의 경우에 있어서 웨이퍼 보트(20)에는 150매 정도의 직경이 200 ㎜인 제품 웨이퍼와, 20매 정도의 더미 웨이퍼가 대략 동일 피치로 다단으로 지지 가능해진다. 즉, 웨이퍼 보트(20)에는 전체 170매 정도의 웨이퍼를 수용할 수 있다.
웨이퍼 보트(20)는 회전 테이블(24) 상에 석영제의 보온 통(22)을 거쳐서 적재된다. 회전 테이블(24)은 매니폴드(18)의 하단부 개구를 개폐하는 덮개(26)를 관통하는 회전축(28) 상에 지지된다.
회전축(28)의 관통부에는, 예를 들어 자성 유체 밀봉부(30)가 개재 설치되어, 회전축(28)을 기밀하게 밀봉하면서 회전 가능하게 지지한다. 덮개(26)의 주변부와 매니폴드(18)의 하단부에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(32)가 개재 설치되어 처리 용기(8) 내의 밀봉성을 유지한다.
회전축(28)은, 예를 들어 보트 엘리베이터 등의 승강 기구(34)에 지지된 아암(36)의 선단부에 부착된다. 승강 기구(34)에 의해 웨이퍼 보트(20) 및 덮개(26) 등이 일체적으로 승강된다. 매니폴드(18)의 측부에는 내통(4)과 외통(6) 사이의 간극(10)의 바닥부로부터 용기 내의 분위기를 배출하는 배기구(38)가 형성된다. 배기구(38)에는 진공 펌프 등을 배치한 진공 배기계(도시하지 않음)가 접속된다.
매니폴드(18)의 측부에는 내통(4) 내에 소정의 처리 가스를 공급하기 위한 가스 공급부(40)가 접속된다. 가스 공급부(40)는, 실리콘 함유 가스를 포함하는 제1 처리 가스를 공급하는 제1 공급계(42)와 질화 가스를 포함하는 제2 처리 가스를 공급하는 제2 공급계(44)를 포함한다. 여기서는, 실리콘 함유 가스로서 HEAD가 이용되고, 질화 가스로서는 NH3 가스가 이용된다. 제1 및 제2 처리 가스에는 필요에 따라서 적당한 양의 캐리어 가스가 혼합되지만, 이하에서는 설명을 쉽게 하기 위해 캐리어 가스에 대해서는 언급하지 않는다.
제1 및 제2 가스 공급계(40, 42)는 매니폴드(18)의 측벽을 관통하여 설치된 직선형의 노즐(48, 50)을 각각 갖는다. 각 가스 노즐(48, 50)에는 제1 및 제2 처리 가스 유로(60, 62)가 각각 접속된다. 가스 유로(60, 62)에는 제1 및 제2 처리 가스를 각각 유량 제어하면서 공급할 수 있도록 질량 유량 제어기와 같은 유량 제어기(54, 56)가 각각 배치된다. 본 실시 형태에 있어서, 처리 용기(8)의 내통(4)의 내경은 240 ㎜ 정도, 높이는 1300 ㎜ 정도의 크기이고, 처리 용기(8)의 용적은 대략 110리터 정도이다.
다음에, 이상과 같이 구성된 장치를 이용하여 행해지는 제1 실시 형태에 관한 성막 방법에 대해 설명한다.
우선, 웨이퍼 보트가 언로드 상태에서 성막 장치가 대기 상태인 동안 처리 용기(8) 내를 처리 온도, 예를 들어 450 ℃ 정도로 유지한다. 한편, 처리 용기(8) 밖에 있어서 웨이퍼 보트(20) 상에, 예를 들어 150매의 제품 웨이퍼(W)와 20매의 더미 웨이퍼를 이동 적재한다. 이와 같이 웨이퍼(W) 등을 보유 지지한 상온의 웨이퍼 보트(20)를, 덮개(26)를 들어 올림으로써 처리 용기(8)의 하방으로부터 그 내부로 로드한다. 그리고, 덮개(26)에 의해 처리 용기(8)의 매니폴드(18)의 하단부 개구를 폐쇄함으로써 용기(8) 내를 밀폐한다.
다음에, 처리 용기(8) 내를 진공화하여 소정의 처리 압력, 예를 들어 106 ㎩(0.8 Torr) 정도로 유지한다. 또한, 웨이퍼 온도를 상승시켜 성막용 처리 온도, 예를 들어 450 ℃ 정도로 안정될 때까지 대기한다.
다음에, HEAD 가스를 포함하는 제1 처리 가스와 NH3 가스를 포함하는 제2 처리 가스를 각각 유량 제어하면서 가스 공급부(40)의 각 노즐(48, 50)로부터 공급한다. 양 가스는 처리 용기(8)의 하부에 각각 공급되어 혼합되고, 처리 공간(S)을 상승시키면서 반응하여 웨이퍼(W)의 표면에 실리콘 질화막의 박막을 퇴적한다. 처리 공간(S)을 상승한 처리 가스는, 처리 용기(8) 내의 천정부에서 되돌아 와 내통(4)과 외통(6) 사이의 간극(10)을 흘러 내려, 배기구(38)로부터 처리 용기(8) 밖으로 배기된다.
이 때 성막시의 처리 온도는, 바람직하게는 400 내지 600 ℃, 보다 바람직하게는 430 내지 550 ℃로 설정된다. HEAD 가스의 유량에 대한 NH3 가스의 유량비는, 바람직하게는 30 내지 200, 보다 바람직하게는 50 내지 200으로 설정된다. NH3 가스의 유량은, 바람직하게는 10 내지 3000 sccm, 보다 바람직하게는 1000 내지 2000 sccm으로 설정된다. 처리 압력은, 바람직하게는 27 내지 1333 ㎩(0.2 내지 10 Torr), 보다 바람직하게는 27 내지 133.3 ㎩(0.2 내지 1.0 Torr)로 설정된다.
이와 같이 하여 형성된 제1 실시 형태에 관한 실리콘 질화막은, 처리 온도가 낮음에도 불구하고 그 표면의 세정 처리시에 이용되는 희불산에 대한 에칭율이 작다. 즉, 제1 실시 형태에 관한 실리콘 질화막에 따르면, 세정 처리시에 과도하게 깎이는 것을 방지하여, 그 막 두께의 제어성을 향상시키는 것이 가능해진다. 또한, 조건에 따라서는 제1 실시 형태에 관한 실리콘 질화막의 희불산에 대한 에칭율은, 디클로로실란과 NH3 가스를 이용하여 760 ℃ 정도의 처리 온도로 열CVD로 형성한 실리콘 질화막의 에칭율보다도 작게 할 수 있다.
제1 실시 형태에 관한 실리콘 질화막의 평가를 행하기 위해 실험을 행하였다. 여기서 처리 온도, 가스 유량(가스 유량비), 처리 압력 등 처리 조건을 다양하게 변경하여 실리콘 질화막을 성막하고, 그 희불산에 대한 에칭율을 측정하였다. 또한, 비교예로서 헥사클로로디실란(이하, HCD라고도 함)을 이용하여 성막한 실리콘 질화막(일부에 에틸렌 가스를 포함함)에 대해서도 동일한 실험을 행하였다.
도2는 처리 조건을 다양하게 변경하여 퇴적한 실리콘 질화막과 에칭율의 관계를 나타낸 그래프이다. 도2에 있어서, 에칭율은 기준치(특성 A 참조)를 1로 하였을 때의 비인 정규화 에칭율에 의해 표시된다. 이 기준치(특성 A 참조)는 암모니아 가스와 디클로로실란(DCS)을 이용하여 처리 온도를 760 ℃(종래의 성막 방법)로 설정하여 성막한 실리콘 질화막의 에칭율이다.
도2 중의 특성 B는 HCD와 NH3을 이용하여 처리 온도 600 ℃로 성막한 경우를 나타낸다. 이 경우, 가스 종류의 차이도 있지만 특성 A와 비교하여 온도가 160 ℃ 정도 낮으므로, SiN막의 정규화 에칭율은 5.01까지 상승하였다. 즉, 이 결과는 SiN막이 세정 처리시에 과도하게 깎이는 것을 의미하며, 바람직하지 않은 것이었다.
도2 중의 특성 C는 HCD와 NH3을 이용하여(에틸렌 가스도 일부 첨가함), 처리 온도 450 ℃로 성막한 경우를 나타낸다. 이 경우, 특성 B와 비교하여 온도가 또한 150 ℃ 정도 낮으므로, SiN막의 정규화 에칭율은 21.75까지 상승하였다. 이는 극단적으로 막질이 열화되어 있는 것을 의미하며, 매우 바람직하지 않은 것이었다.
한편, 도2 중의 특성 D는 HEAD와 NH3을 이용하여 처리 온도 550 ℃로 성막한 경우를 나타낸다. 이 경우, SiN막의 정규화 에칭율은 0.10 정도였다. 이 값은, 특성 A의 1/10 정도까지 작아 매우 바람직한 것이었다.
도2 중의 특성 E 및 특성 F는 HEAD와 NH3을 이용하여 또한 처리 온도를 450 ℃ 및 430 ℃로 저하시켜 성막한 경우를 나타낸다. 이들의 경우, SiN막의 정규화 에칭율은 각각 0.67 정도 및 1.44 정도였다. 특성 E 및 특성 F는 특성 D의 경우만큼 양호하지는 않지만, 특성 A와 대략 같은 정도의 특성을 나타내고 있고, 특성 E와 특성 F도 모두 바람직한 것이었다.
또한, HEAD와 NH3을 이용하여 처리 온도 350 ℃로 성막 처리를 행한 바, 이 때의 막질은 SiO2가 대부분의 성분을 차지하고 있어, SiN막은 형성할 수 없었다.
이상의 결과로부터, 특성 D 내지 특성 F에 나타낸 바와 같이 처리 온도를 430 내지 550 ℃의 범위까지 저하시켜도, 종래 DCS 가스를 이용하여 760 ℃의 온도로 형성하고 있던 SiN막과 대략 동등, 혹은 그 이하의 에칭율의 SiN막을 얻을 수 있다는 것이 판명되었다. 또한, 특성 D 내지 특성 F의 각 SiN막의 막질을 분석한 바, 특성 F의 SiN막은 질소의 혼입량의 점에서 특성 D 및 특성 E의 SiN막보다도 막질이 약간 열화되어 있었다. 따라서, SiN막의 막질도 고려하면 처리 온도는 450 내지 550 ℃의 범위 내가 바람직한 것이 판명되었다.
또한, 특성 D 내지 특성 F에 있어서 가스 유량에 관해서는 HEAD 가스를 10 sccm 내지 30 sccm의 범위에서 변화시키고 있는 데 반해, NH3 가스는 900 sccm에서 고정시켰다. 이와 같이, NH3 가스의 유량은 HEAD 가스의 30 내지 90배의 범위 내에서 변화시켜도, 에칭율이 작고 또한 막질이 양호한 SiN막을 형성할 수 있었다.
또한, 처리 압력에 관해서는 특성 D 내지 특성 F에 나타낸 바와 같이, 27 ㎩(0.2 Torr) 내지 106 ㎩(0.8 Torr)의 범위 내에서 변화시켜도 양호한 SiN막을 얻을 수 있었다. 또한, 1330 ㎩(10 Torr) 정도까지 처리 압력을 증가시켜 평가를 행한 바, 이 경우에도 에칭율이 낮고 막질이 양호한 SiN막을 얻을 수 있었다.
(제2 실시 형태)
도3은 본 발명의 제2 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시한 단면도이다. 도4는 도3에 도시한 장치의 일부를 도시한 횡단 평면도이다. 이 성막 장치(130)는 헥사에틸아미노디실란(HEAD) 가스를 포함하는 제1 처리 가스와 NH3 가스를 포함하는 제2 처리 가스를 번갈아 공급하여 실리콘 질화막을 퇴적하도록 구성된다.
플라즈마 처리 장치(130)는 하단부가 개구된 천정이 있는 원통형의 처리 용기(132)를 갖는다. 처리 용기(132)의 전체는, 예를 들어 석영에 의해 형성된다. 처리 용기(132) 내의 천정에는, 석영제의 천정판(134)이 배치되어 밀봉된다. 처리 용기(132)의 하단부 개구에는, 예를 들어 스테인레스 스틸에 의해 원통체 형상으로 성형된 매니폴드(136)가 O링 등의 밀봉 부재(138)를 거쳐서 연결된다.
처리 용기(132)의 하단부는, 예를 들어 스테인레스 스틸제의 통형의 매니폴드(136)에 의해 지지된다. 매니폴드(136)의 하단부 개구를 통해 석영제의 웨이퍼 보트(140)가 승강되고, 이에 의해 처리 용기(132)에 대해 웨이퍼 보트(140)가 로드/언로드된다. 웨이퍼 보트(140)에는 피처리 기판으로서 다수매의 반도체 웨이퍼(W)가 다단으로 적재된다. 예를 들어, 본 실시 형태의 경우에 있어서 웨이퍼 보트(140)의 지지 기둥(140A)에는, 예를 들어 60매 정도의 직경이 300 ㎜인 웨이퍼(W)가 대략 동일 피치로 다단으로 지지 가능해진다.
웨이퍼 보트(140)는 석영제의 보온 통(142)을 거쳐서 테이블(144) 상에 적재된다. 테이블(144)은 매니폴드(136)의 하단부 개구를 개폐하는, 예를 들어 스테인레스 스틸제의 덮개(146)를 관통하는 회전축(148) 상에 지지된다.
회전축(148)의 관통부에는, 예를 들어 자성 유체 밀봉부(150)가 개재 설치되어, 회전축(148)을 기밀하게 밀봉하면서 회전 가능하게 지지한다. 덮개(146)의 주변부와 매니폴드(136)의 하단부에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(152)가 개재 설치되어 용기 내의 밀봉성을 유지한다.
회전축(148)은, 예를 들어 보트 엘리베이터 등의 승강 기구(154)에 지지된 아암(156)의 선단부에 부착된다. 승강 기구(154)에 의해, 웨이퍼 보트(140) 및 덮개(146) 등이 일체적으로 승강된다. 또한, 테이블(144)을 덮개(146)측으로 고정하여 설치하고, 웨이퍼 보트(140)를 회전시키는 일 없이 웨이퍼(W)의 처리를 행하도록 해도 좋다.
매니폴드(136)의 측부에는 처리 용기(132) 내에 소정의 처리 가스를 공급하기 위한 가스 공급부가 접속된다. 가스 공급부는, HEAD를 포함하는 제1 처리 가스를 공급하는 제1 공급계(160)와 NH3 가스를 포함하는 제2 처리 가스를 공급하는 제2 공급계(162)를 포함한다. 제1 및 제2 처리 가스에는 필요에 따라서 적당한 양의 캐리어 가스가 혼합되지만, 이하에서는 설명을 쉽게 하기 위해 캐리어 가스에 대해서는 언급하지 않는다.
구체적으로는, 제1 공급계(160)는 매니폴드(136)의 측벽을 내측으로 관통하여 상부 방향으로 굴곡되어 연장되는 석영관으로 이루어지는 2개의 제1 노즐(164)을 갖는다(도4 참조). 각 제1 노즐(164)에는 그 길이 방향(상하 방향)에 따라 또한 웨이퍼 보트(140) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(164A)이 소정의 간격을 두고 형성된다. 각 가스 분사 구멍(164A)은, 웨이퍼 보트(140) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 수평 방향으로 대략 균일하게 제1 처리 가스를 공급한다. 또한, 제1 노즐(164)은 2개가 아니며, 1개만 설치하도록 해도 좋다.
제2 공급계(162)도 매니폴드(136)의 측벽을 내측으로 관통하여 상부 방향으로 굴곡되어 연장되는 석영관으로 이루어지는 제2 노즐(164)을 갖는다. 제2 노즐(164)에는 그 길이 방향(상하 방향)에 따라 또한 웨이퍼 보트(140) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(166A)이 소정의 간격을 두고 형성된다. 각 가스 분사 구멍(166A)은 웨이퍼 보트(140) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 수평 방향으로 대략 균일하게 제1 처리 가스를 공급한다. 가스 분사 구멍(166A)의 직경은, 예를 들어 0.4 ㎜ 정도이다.
처리 용기(132)의 측벽의 일부에는 그 높이 방향에 따라 플라즈마 생성부(168)가 배치된다. 플라즈마 생성부(168)에 대향하는 처리 용기(132)의 반대측에는, 이 내부 분위기를 진공 배기하기 위해 처리 용기(132)의 측벽을, 예를 들어 상하 방향으로 깎아 냄으로써 형성한 가늘고 긴 배기구(170)가 배치된다.
구체적으로는, 플라즈마 생성부(168)는 처리 용기(132)의 측벽을 상하 방향에 따라 소정의 폭으로 깎아 냄으로써 형성한 상하로 가늘고 긴 개구(172)를 갖는다. 개구(172)는 처리 용기(132)의 외벽에 기밀하게 용접 접합된 석영제의 커버(174)에 의해 덮인다. 커버(174)는 처리 용기(132)의 외측으로 돌출하도록 단면 오목부 형상을 이루고, 또한 상하로 가늘고 긴 형상을 갖는다.
이 구성에 의해, 처리 용기(132)의 측벽으로부터 돌출하고 또한 일측이 처리 용기(132) 내로 개구하는 플라즈마 생성부(168)가 형성된다. 즉, 플라즈마 생성부(168)의 내부 공간은 처리 용기(132) 내로 연통한다. 개구(172)는 웨이퍼 보트(140)에 보유 지지되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있도록 상하 방향으로 충분히 길게 형성된다.
커버(174)의 양 측벽의 외측면에는 그 길이 방향(상하 방향)에 따라 서로 대향하도록 하여 가늘고 긴 한 쌍의 전극(176)이 배치된다. 전극(176)에는 플라즈마 발생용 고주파 전원(178)이 급전 라인(180)을 거쳐서 접속된다. 전극(176)에, 예를 들어 13.56 ㎒의 고주파 전압을 인가함으로써, 한 쌍의 전극(176) 사이에 플라즈마를 여기하기 위한 고주파 전계가 형성된다. 또한, 고주파 전압의 주파수는 13.56 ㎒에 한정되지 않으며, 다른 주파수 예를 들어 400 ㎑ 등을 이용해도 좋다.
제2 노즐(166)은 웨이퍼 보트(140) 상의 최하 레벨의 웨이퍼(W)보다도 하부의 위치에서, 처리 용기(132)의 반경 방향 외측으로 굴곡된다. 그 후, 제2 노즐(166)은 플라즈마 생성부(168) 내의 가장 안쪽[처리 용기(132)의 중심으로부터 가장 떨어진 부분]의 위치에서 수직으로 기립한다. 제2 노즐(166)은, 도4에도 도시한 바와 같이 한 쌍의 대향하는 전극(176)에 협지된 영역(고주파 전계가 가장 강한 위치), 즉 주된 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측으로 떨어진 위치에 설치된다. 제2 노즐(166)의 가스 분사 구멍(166A)으로부터 분사된 NH3 가스를 포함하는 제2 처리 가스는, 플라즈마 발생 영역(PS)을 향해 분사되어 여기서 여기(분해 혹은 활성화)되고, 그 상태에서 웨이퍼 보트(140) 상의 웨이퍼(W)에 공급된다.
커버(174)의 외측에는 이를 덮도록 하여, 예를 들어 석영으로 이루어지는 절연 보호 커버(182)가 부착된다. 절연 보호 커버(182)의 내측이며 전극(176)과 대향하는 부분에는 냉매 통로(184)로 이루어지는 냉각 기구(186)가 배치된다. 냉매 통로(184)에 냉매로서, 예를 들어 냉각된 질소 가스를 흐르게 함으로써 전극(176)이 냉각된다. 또한, 절연 보호 커버(182)의 외측에는 이를 덮어 고주파의 누설을 방지하기 위해 실드(도시하지 않음)가 배치된다.
플라즈마 생성부(168)의 개구(172)의 외측 근방, 즉 개구(172)의 외측[처리 용기(132) 내]의 양측에 2개의 제1 노즐(164)이 기립되어 배치된다. 제1 노즐(164)에 형성된 각 가스 분사 구멍(164A)으로부터 처리 용기(132)의 중심 방향을 향해 HEAD 가스를 포함하는 제1 처리 가스가 분사된다.
한편, 플라즈마 생성부(168)에 대향시켜 설치한 배기구(170)에는 이를 덮도록 하여 석영으로 이루어지는 단면 역ㄷ자형으로 성형된 배기구 커버 부재(190)가 용접에 의해 부착된다. 배기 커버 부재(190)는 처리 용기(132)의 측벽에 따라 상방으로 연장되고, 처리 용기(132)의 상방에 가스 출구(192)가 형성된다. 가스 출구(192)에는 진공 펌프 등을 배치한 진공 배기계(도시하지 않음)가 접속된다.
처리 용기(132)를 포위하도록 처리 용기(132) 내의 분위기 및 웨이퍼(W)를 가열하는 히터(194)가 배치된다. 처리 용기(132) 내의 배기구(70)의 근방에는, 히터(194)를 제어하기 위한 열전쌍(196)(도4 참조)이 배치된다.
다음에, 이상과 같이 구성된 장치를 이용하여 행해지는 제2 실시 형태에 관한 성막 방법에 대해 설명한다.
우선, 제1 실시 형태와 마찬가지로 웨이퍼(W)를 보유 지지한 웨이퍼 보트(140)를 처리 용기(132) 내로 로드한다. 다음에, 처리 용기(8) 내를 진공화하여 소정의 처리 압력, 예를 들어 106 Pa(0.8 Torr) 정도로 유지한다. 또한, 웨이퍼 온도를 상승시켜 성막용의 처리 온도, 예를 들어 400 ℃ 정도로 안정될 때까지 대기한다.
다음에, HEAD 가스를 포함하는 제1 처리 가스와 NH3 가스를 포함하는 제2 처리 가스를 각각 유량 제어하면서 제1 및 제2 노즐(164, 166)로부터 번갈아 공급한다. 구체적으로는, 제1 처리 가스는 제1 노즐(164)의 가스 분사 구멍(164A)으로부터 웨이퍼 보트(140) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 공급된다. 또한, 제2 처리 가스는 제2 노즐(166)의 가스 분사 구멍(164A)으로부터 웨이퍼 보트(140) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 공급된다. 양 가스는 웨이퍼(W) 상에서 반응하고, 이에 의해 웨이퍼(W) 상에 실리콘 질화막이 형성된다.
제2 노즐(166)의 가스 분사 구멍(164A)으로부터 공급된 제2 가스는, 한 쌍의 전극(176) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 여기되어 일부가 플라즈마화된다. 이 때, 예를 들어 N*, NH*, NH2 *, NH3 * 등의 래디칼(활성종)이 생성된다(기호「*」는 래디칼한 것을 나타냄). 이들 래디칼은 플라즈마 생성부(168)의 개구(172)로부터 처리 용기(132)의 중심을 향해 유출되고, 웨이퍼(W) 상호간에 층 흐름 상태로 공급된다.
상기 래디칼은 웨이퍼(W)의 표면에 부착되어 있는 HEAD 가스의 분자와 반응하고, 이에 의해 웨이퍼(W) 상에 실리콘 질화막이 형성된다. 또한, 이와는 반대로 웨이퍼(W)의 표면에 래디칼이 부착되어 있는 부분으로 HEAD 가스가 흘러 온 경우에도, 동일한 반응이 발생하여 웨이퍼(W) 상에 실리콘 질화막이 형성된다.
도5는 제2 실시 형태에 있어서의 제1 및 제2 처리 가스의 공급 타이밍을 나타낸 타이밍 챠트이다. 도5에 나타낸 바와 같이, 제1 및 제2 처리 가스는 번갈아 간헐적으로 공급되고, 그 동안에는 진공화에 의해 처리 용기(132) 내에 잔류하는 가스를 배제하는 퍼지 기간(T3)이 마련된다. 이와 같이 하여, 제1 및 제2 처리 가스는 번갈아 공급하는 사이클을 다수회 반복하여 사이클마다 형성되는 실리콘 질화막의 박막을 적층함으로써, 최종적인 두께의 실리콘 질화막을 얻을 수 있다.
또한 여기서 퍼지라 함은, 처리 용기(132) 내에 N2 가스 등의 불활성을 흐르게 함으로써 및/또는 처리 용기(132) 내를 진공 배기함으로써 처리 용기(132) 내의 잔류 가스를 제거하는 것을 의미한다. 제2 실시 형태에서는, 제1 및 제2 처리 가스를 공급할 때에는 처리 용기(132) 내의 진공 배기를 정지한다. 그러나, 제1 및 제2 처리 가스의 공급을 처리 용기(132) 내를 진공 배기하면서 행하는 경우에는, 제1 및 제2 처리 가스의 공급 기간 및 퍼지 기간 전체에 걸쳐 처리 용기(132) 내의 진공 배기를 계속시킬 수 있다.
도5에 있어서, HEAD 가스를 포함하는 제1 처리 가스의 공급 기간(T1)은 약 1 내지 60초, 바람직하게는 약 1 내지 20초, NH3 가스를 포함하는 제2 처리 가스의 공급 기간(T2)은 약 1 내지 60초, 바람직하게는 약 1 내지 10초, 퍼지 기간(T3)은 약 1 내지 60초, 바람직하게는 약 1 내지 5초로 설정된다. 환언하면, 제1 및 제2 처리 가스의 각 회에 있어서의 공급량 및 공급 기간은, 제1 및 제2 처리 가스를 1회씩 공급함으로써 얻을 수 있는 실리콘 질화막의 퇴적 두께가, 바람직하게는 0.05 내지 0.5 ㎚, 보다 바람직하게는 0.1 내지 0.2 ㎚가 되도록 설정된다. 따라서, 최종적인 실리콘 질화막의 두께를 10 내지 30 ㎚로 하면, 사이클수는 바람직하게는 20 내지 600회, 보다 바람직하게는 50 내지 300회라고 하는 바와 같이 큰 수가 된다.
또한, 성막시의 처리 온도는 바람직하게는 300 내지 600 ℃, 보다 바람직하게는 350 내지 550 ℃로 설정된다. HEAD 가스의 유량에 대한 NH3 가스의 유량비는, 바람직하게는 30 내지 200, 보다 바람직하게는 50 내지 200으로 설정된다. 1회의 사이클에 있어서의 NH3 가스의 유량은, 바람직하게는 10 내지 3000 sccm, 보다 바람직하게는 1000 내지 2000 sccm으로 설정된다. 처리 압력은, 바람직하게는 27 내지 1333 ㎩(0.2 내지 10 Torr), 보다 바람직하게는 27 내지 133.3 ㎩(0.2 내지 1.0 Torr)로 설정된다.
제2 실시 형태에 관한 성막 방법에 따르면, 제1 실시 형태와 비교하여 실리콘 질화막의 특성을 더욱 향상시킬 수 있다. 실험에 있어서, 동일한 처리 온도로 성막한 경우 제2 실시 형태에 관한 실리콘 질화막은 제1 실시 형태에 관한 실리콘 질화막과 비교하여 희불산에 대한 에칭율이 보다 작아지는 것이 확인되었다. 환언하면, 제2 실시 형태에 관한 성막 방법에 따르면, 낮은 처리 온도로 성막한 경우라도 제1 실시 형태와 마찬가지로 낮은 에칭율의 실리콘 질화막을 얻을 수 있다. 이로 인해, 제2 실시 형태에 관한 성막 방법에서는 처리 온도를 낮출 수 있어, 기초측의 반도체 디바이스 구조에 대한 악영향을 저감시킬 수 있다.
또한 상술한 제1 및 제2 실시 형태에서는, 성막 장치로서 종형의 배치식 성막 장치를 예로 들어 설명하였다. 그러나 이에 한정하지 않고, 횡형의 배치식 성막 장치, 혹은 피처리 기판을 1매씩 처리하는 낱장식 성막 장치에도 본 발명을 적용할 수 있다.
또한, 피처리 기판으로서는 반도체 웨이퍼에 한정하지 않고, 유리 기판이나 LCD 기판 등에도 본 발명을 적용할 수 있다.
본 발명에 따르면, 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법이며, 비교적 낮은 처리 온도로 성막해도 그 후에 행하는 세정 처리에 있어서의 실리콘 질화막의 막 두께의 제어성을 양호하게 유지할 수 있는 CVD 방법을 제공할 수 있다.

Claims (15)

  1. 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법이며,
    상기 기판을 처리 용기 내에 수납하여 처리 온도로 가열하는 공정과,
    상기 처리 온도로 가열된 상기 기판에 대해 헥사에틸아미노디실란 가스와 암모니아 가스를 포함하는 처리 가스를 공급하여 상기 기판 상에 실리콘 질화막을 퇴적하는 공정을 구비하는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  2. 제1항에 있어서, 상기 처리 온도는 400 내지 600 ℃로 설정되는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  3. 제1항에 있어서, 상기 헥사에틸아미노디실란 가스의 유량에 대한 상기 암모니아 가스의 유량비는 30 내지 200으로 설정되는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  4. 제1항에 있어서, 상기 실리콘 질화막을 퇴적할 때 상기 처리 용기 내에 상기 처리 가스를 공급하면서 상기 처리 용기 내를 배기하고, 이에 의해 상기 처리 용기 내가 27 내지 1333 ㎩의 처리 압력으로 설정되는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  5. 제1항에 있어서, 상기 처리 용기는 복수의 피처리 기판을 상하에 간격을 두고 적층한 상태에서 수납하도록 구성되고, 상기 복수의 피처리 기판은 상기 처리 용기의 주위에 배치된 히터에 의해 가열되는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  6. 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법이며,
    상기 기판을 처리 용기 내에 수납하여 처리 온도로 가열하는 공정과,
    상기 처리 온도로 가열된 상기 기판에 대해 헥사에틸아미노디실란 가스를 포함하는 제1 처리 가스와 암모니아 가스를 포함하는 제2 처리 가스를 번갈아 복수회 공급하여 상기 기판 상에 실리콘 질화막을 퇴적하는 공정과, 여기서 상기 제2 처리 가스는 플라즈마화에 의해 여기된 상태로 공급하는 것을 구비하는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  7. 제6항에 있어서, 각 회에 있어서 상기 제1 처리 가스는 1 내지 60초 공급하고, 상기 제2 처리 가스는 1 내지 60초 공급하는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  8. 제6항에 있어서, 상기 제1 및 제2 처리 가스의 각 회에 있어서의 공급량 및 공급 기간은 상기 제1 및 제2 처리 가스를 1회씩 공급함으로써 얻을 수 있는 상기 실리콘 질화막의 퇴적 두께가 0.05 내지 0.5 ㎚가 되도록 설정되는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  9. 제6항에 있어서, 상기 제1 처리 가스의 공급과 상기 제2 처리 가스의 공급 사이에서 상기 제1 및 제2 처리 가스를 정지시키는 동시에 상기 처리 용기 내를 배기함으로써, 상기 처리 용기 내의 퍼지를 행하는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  10. 제6항에 있어서, 상기 처리 온도는 300 내지 600 ℃로 설정되는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  11. 제6항에 있어서, 상기 헥사에틸아미노디실란 가스의 유량에 대한 상기 암모니아 가스의 유량비는 30 내지 200으로 설정되는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  12. 제6항에 있어서, 상기 제2 처리 가스는 상기 처리 용기와 연통하는 공간 내에서 상기 제2 처리 가스의 공급구와 상기 기판 사이에 배치된 플라즈마 발생 영역을 통과할 때에 여기되는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  13. 제12항에 있어서, 상기 플라즈마 발생 영역은 상기 처리 용기에 부설된 전극 및 고주파 전원에 의해 상기 제2 처리 가스의 공급구와 상기 기판 사이에 형성되는 고주파 전계를 구비하는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  14. 제13항에 있어서, 상기 처리 용기는 복수의 피처리 기판을 상하에 간격을 두고 적층한 상태에서 수납하도록 구성되고, 상기 복수의 피처리 기판은 상기 처리 용기의 주위에 배치된 히터에 의해 가열되는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
  15. 제14항에 있어서, 상기 제1 및 제2 처리 가스는 상기 복수의 피처리 기판에 대해 평행한 가스 흐름을 형성하도록 상기 복수의 피처리 기판에 걸쳐 상하 방향으로 배열된 복수의 제1 가스 분사 구멍 및 복수의 제2 가스 분사 구멍으로부터 각각 공급되는 피처리 기판 상에 실리콘 질화막을 형성하는 CVD 방법.
KR1020047018896A 2003-01-24 2004-01-19 피처리 기판 상에 실리콘 질화막을 형성하는 ｃｖｄ 방법 KR100771800B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003016659 2003-01-24
JPJP-P-2003-00016659 2003-01-24

Publications (2)

Publication Number Publication Date
KR20050091994A true KR20050091994A (ko) 2005-09-16
KR100771800B1 KR100771800B1 (ko) 2007-10-30

Family

ID=32767489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047018896A KR100771800B1 (ko) 2003-01-24 2004-01-19 피처리 기판 상에 실리콘 질화막을 형성하는 ｃｖｄ 방법

Country Status (7)

Country Link
US (1) US7094708B2 (ko)
EP (1) EP1592051A4 (ko)
JP (1) JP4382750B2 (ko)
KR (1) KR100771800B1 (ko)
CN (1) CN100350574C (ko)
TW (1) TWI308363B (ko)
WO (1) WO2004066377A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357619B2 (en) 2008-02-01 2013-01-22 Tokyo Electron Limited Film formation method for forming silicon-containing insulating film

Families Citing this family (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403824B2 (ja) * 2003-05-26 2010-01-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法
KR100938534B1 (ko) * 2003-09-19 2010-01-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
KR101025323B1 (ko) * 2004-01-13 2011-03-29 가부시키가이샤 아루박 에칭 장치 및 에칭 방법
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
JP4396547B2 (ja) * 2004-06-28 2010-01-13 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4344886B2 (ja) * 2004-09-06 2009-10-14 東京エレクトロン株式会社 プラズマ処理装置
US20060062913A1 (en) * 2004-09-17 2006-03-23 Yun-Ren Wang Process for depositing btbas-based silicon nitride films
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
JP4228150B2 (ja) 2005-03-23 2009-02-25 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8454750B1 (en) * 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
JP2007019145A (ja) * 2005-07-06 2007-01-25 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP4305427B2 (ja) 2005-08-02 2009-07-29 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US8398816B1 (en) 2006-03-28 2013-03-19 Novellus Systems, Inc. Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
JP4434149B2 (ja) * 2006-01-16 2010-03-17 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US20070207622A1 (en) * 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US20070240644A1 (en) * 2006-03-24 2007-10-18 Hiroyuki Matsuura Vertical plasma processing apparatus for semiconductor process
JP4929811B2 (ja) 2006-04-05 2012-05-09 東京エレクトロン株式会社 プラズマ処理装置
JP4844261B2 (ja) * 2006-06-29 2011-12-28 東京エレクトロン株式会社 成膜方法及び成膜装置並びに記憶媒体
JP4245012B2 (ja) * 2006-07-13 2009-03-25 東京エレクトロン株式会社 処理装置及びこのクリーニング方法
JP4983159B2 (ja) * 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
KR20100038211A (ko) 2007-06-28 2010-04-13 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 이산화규소 간극 충전용 전구체
JP4935687B2 (ja) * 2008-01-19 2012-05-23 東京エレクトロン株式会社 成膜方法及び成膜装置
US20090197424A1 (en) * 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
KR20090087190A (ko) * 2008-02-12 2009-08-17 삼성전자주식회사 반도체 제조설비 그를 이용한 반도체 제조방법
US8298628B2 (en) 2008-06-02 2012-10-30 Air Products And Chemicals, Inc. Low temperature deposition of silicon-containing films
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
JP5336306B2 (ja) 2008-10-20 2013-11-06 信越化学工業株式会社 レジスト下層膜形成方法、これを用いたパターン形成方法、及びレジスト下層膜材料
JP5136574B2 (ja) 2009-05-01 2013-02-06 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP5068828B2 (ja) * 2010-01-19 2012-11-07 信越化学工業株式会社 レジスト下層膜形成用組成物、レジスト下層膜形成方法、及びパターン形成方法
JP5068831B2 (ja) * 2010-02-05 2012-11-07 信越化学工業株式会社 レジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法
JP5229278B2 (ja) 2010-06-21 2013-07-03 信越化学工業株式会社 ナフタレン誘導体、レジスト下層膜材料、レジスト下層膜形成方法及びパターン形成方法
JP5395012B2 (ja) 2010-08-23 2014-01-22 信越化学工業株式会社 レジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法、フラーレン誘導体
JP5556773B2 (ja) 2010-09-10 2014-07-23 信越化学工業株式会社 ナフタレン誘導体及びその製造方法、レジスト下層膜材料、レジスト下層膜形成方法及びパターン形成方法
JP5266294B2 (ja) 2010-11-01 2013-08-21 信越化学工業株式会社 レジスト下層膜材料及びこれを用いたパターン形成方法
JP5266299B2 (ja) 2010-12-01 2013-08-21 信越化学工業株式会社 レジスト下層膜材料及びこれを用いたパターン形成方法
JP5485185B2 (ja) 2011-01-05 2014-05-07 信越化学工業株式会社 レジスト下層膜材料及びこれを用いたパターン形成方法
JP5485188B2 (ja) 2011-01-14 2014-05-07 信越化学工業株式会社 レジスト下層膜材料及びこれを用いたパターン形成方法
JP5598489B2 (ja) 2011-03-28 2014-10-01 信越化学工業株式会社 ビフェニル誘導体、レジスト下層膜材料、レジスト下層膜形成方法及びパターン形成方法
EP2716671B1 (en) 2011-06-03 2018-10-10 Mitsubishi Gas Chemical Company, Inc. Phenolic resin and material for forming underlayer film for lithography
CN103733136B (zh) 2011-08-12 2017-06-23 三菱瓦斯化学株式会社 光刻用下层膜形成材料、光刻用下层膜及图案形成方法
JP6094947B2 (ja) 2011-09-30 2017-03-15 三菱瓦斯化学株式会社 フルオレン構造を有する樹脂及びリソグラフィー用下層膜形成材料
JP6088178B2 (ja) 2011-10-07 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5653880B2 (ja) 2011-10-11 2015-01-14 信越化学工業株式会社 レジスト下層膜形成材料及びパターン形成方法
JP5859420B2 (ja) 2012-01-04 2016-02-10 信越化学工業株式会社 レジスト下層膜材料、レジスト下層膜材料の製造方法、及び前記レジスト下層膜材料を用いたパターン形成方法
EP2821421A4 (en) 2012-02-27 2015-09-30 Mitsubishi Gas Chemical Co ACIDIFIED MONO ALKYL NAPHTHALENE FORMALDEHYDE RESIN
JP5925721B2 (ja) 2012-05-08 2016-05-25 信越化学工業株式会社 有機膜材料、これを用いた有機膜形成方法及びパターン形成方法
EP2955577B1 (en) 2013-02-08 2018-01-31 Mitsubishi Gas Chemical Company, Inc. Compound, material for forming underlayer film for lithography, underlayer film for lithography, and pattern forming method
US9828355B2 (en) 2013-02-08 2017-11-28 Mitsubishi Gas Chemical Company, Inc. Compound, material for forming underlayer film for lithography, underlayer film for lithography and pattern forming method
KR102159234B1 (ko) 2013-02-08 2020-09-23 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 레지스트 조성물, 레지스트 패턴 형성방법 및 이것에 이용하는 폴리페놀 유도체
JP5913191B2 (ja) 2013-05-08 2016-04-27 信越化学工業株式会社 レジスト下層膜形成方法及びパターン形成方法
EP3118684B1 (en) 2014-03-13 2019-07-24 Mitsubishi Gas Chemical Company, Inc. Resist composition and method for forming resist pattern
US10294183B2 (en) 2014-03-13 2019-05-21 Mitsubishi Gas Chemical Company, Inc. Compound, resin, material for forming underlayer film for lithography, underlayer film for lithography, pattern forming method, and method for purifying the compound or resin
EP3141957B1 (en) 2014-05-08 2021-03-24 Mitsubishi Gas Chemical Company, Inc. Resist material, resist composition, and resist pattern formation method
SG11201609095VA (en) 2014-05-08 2016-12-29 Mitsubishi Gas Chemical Co Material for forming film for lithography, composition for forming film for lithography, film for lithography, pattern forming method and purification method
US10338471B2 (en) 2014-08-08 2019-07-02 Mitsubishi Gas Chemical Company, Inc. Composition for forming underlayer film for lithography, underlayer film for lithography and pattern forming method
JP6236709B2 (ja) * 2014-10-14 2017-11-29 大陽日酸株式会社 シリコン窒化膜の製造方法及びシリコン窒化膜
US10745372B2 (en) 2014-12-25 2020-08-18 Mitsubishi Gas Chemical Company, Inc. Compound, resin, material for forming underlayer film for lithography, underlayer film for lithography, pattern forming method, and purification method
CN107531597A (zh) 2015-03-06 2018-01-02 三菱瓦斯化学株式会社 化合物、树脂、光刻用下层膜形成材料、光刻用下层膜、图案形成方法以及化合物或树脂的纯化方法
JP6028959B1 (ja) 2015-03-13 2016-11-24 三菱瓦斯化学株式会社 化合物、樹脂、リソグラフィー用下層膜形成材料、リソグラフィー用下層膜形成用組成物、リソグラフィー用下層膜、パターン形成方法、及び、化合物又は樹脂の精製方法
JP6404757B2 (ja) 2015-03-27 2018-10-17 信越化学工業株式会社 レジスト下層膜材料用重合体、レジスト下層膜材料、及びパターン形成方法
KR102527656B1 (ko) 2015-03-30 2023-05-02 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 레지스트 기재, 레지스트 조성물 및 레지스트 패턴 형성방법
US10747112B2 (en) 2015-03-30 2020-08-18 Mitsubishi Gas Chemical Company, Inc. Compound, resin, and purification method thereof, material for forming underlayer film for lithography, composition for forming underlayer film, and underlayer film, as well as resist pattern forming method and circuit pattern forming method
KR102548109B1 (ko) 2015-03-31 2023-06-27 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 화합물, 레지스트 조성물 및 이것을 이용하는 레지스트패턴 형성방법
KR102562846B1 (ko) 2015-03-31 2023-08-02 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 레지스트 조성물, 레지스트패턴 형성방법, 및 이것에 이용하는 폴리페놀 화합물
DE102015004419A1 (de) * 2015-04-02 2016-10-06 Centrotherm Photovoltaics Ag Waferboot und Plasma-Behandlungsvorrichtung für Wafer
WO2016163456A1 (ja) 2015-04-07 2016-10-13 三菱瓦斯化学株式会社 リソグラフィー用下層膜形成用材料、リソグラフィー用下層膜形成用組成物、リソグラフィー用下層膜及びパターン形成方法
JP6372887B2 (ja) 2015-05-14 2018-08-15 信越化学工業株式会社 有機膜材料、有機膜形成方法、パターン形成方法、及び化合物
EP3327005A4 (en) 2015-07-22 2019-09-25 Mitsubishi Gas Chemical Company, Inc. COMPOUND, RESIN, LITHOGRAPHY-BASED UNDERLAYER FILM FORMING MATERIAL, COMPOSITION FOR FORMING LITHOGRAPHY-BASED UNDERLAYER FILM, LITHOGRAPHY-BASED FILM FORMING, PHOTOSENSITIVE RESIN PATTERN FORMING METHOD, PATTERN FORMING METHOD CIRCUIT, AND PURIFICATION METHOD
TWI813533B (zh) 2015-08-24 2023-09-01 學校法人關西大學 微影用材料及其製造方法、微影用組成物、圖型形成方法及化合物、樹脂及此等之純化方法
KR20180048799A (ko) 2015-08-31 2018-05-10 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 리소그래피용 하층막 형성재료, 리소그래피용 하층막 형성용 조성물, 리소그래피용 하층막 및 그 제조방법, 그리고 레지스트 패턴형성방법
KR20180048733A (ko) 2015-08-31 2018-05-10 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 리소그래피용 하층막 형성재료, 리소그래피용 하층막 형성용 조성물, 리소그래피용 하층막 및 그 제조방법, 패턴형성방법, 수지, 그리고 정제방법
KR20180050665A (ko) 2015-09-10 2018-05-15 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 화합물, 수지, 레지스트 조성물 또는 감방사선성 조성물, 레지스트 패턴 형성방법, 아몰퍼스막의 제조방법, 리소그래피용 하층막 형성재료, 리소그래피용 하층막 형성용 조성물, 회로패턴의 형성방법 및 정제방법
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
JP6714493B2 (ja) 2015-12-24 2020-06-24 信越化学工業株式会社 有機膜形成用化合物、有機膜形成用組成物、有機膜形成方法、及びパターン形成方法
JP6714492B2 (ja) 2015-12-24 2020-06-24 信越化学工業株式会社 有機膜形成用化合物、有機膜形成用組成物、有機膜形成方法、及びパターン形成方法
JP6877696B2 (ja) 2015-12-25 2021-05-26 三菱瓦斯化学株式会社 化合物、樹脂、組成物、レジストパターン形成方法、及び、回路パターン形成方法
KR102418092B1 (ko) 2016-03-11 2022-07-06 다이요 닛산 가부시키가이샤 실리콘 질화막의 제조 방법 및 실리콘 질화막
JP6697416B2 (ja) 2016-07-07 2020-05-20 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、レジスト下層膜形成方法、及びレジスト下層膜材料用化合物
JP7110979B2 (ja) 2016-07-21 2022-08-02 三菱瓦斯化学株式会社 化合物、樹脂、組成物並びにレジストパターン形成方法及び回路パターン形成方法
JP7069530B2 (ja) 2016-07-21 2022-05-18 三菱瓦斯化学株式会社 化合物、樹脂、組成物及びパターン形成方法
TW201817721A (zh) 2016-07-21 2018-05-16 日商三菱瓦斯化學股份有限公司 化合物、樹脂及組成物、及阻劑圖型形成方法及電路圖型形成方法
TW201817722A (zh) 2016-07-21 2018-05-16 日商三菱瓦斯化學股份有限公司 化合物、樹脂、組成物及圖型形成方法
JP7069529B2 (ja) 2016-07-21 2022-05-18 三菱瓦斯化学株式会社 化合物、樹脂、組成物並びにレジストパターン形成方法及び回路パターン形成方法
US10347547B2 (en) 2016-08-09 2019-07-09 Lam Research Corporation Suppressing interfacial reactions by varying the wafer temperature throughout deposition
CN109715591A (zh) 2016-09-13 2019-05-03 三菱瓦斯化学株式会社 化合物、树脂、组合物、以及抗蚀图案形成方法和电路图案形成方法
CN109715592A (zh) 2016-09-13 2019-05-03 三菱瓦斯化学株式会社 化合物、树脂、组合物及图案形成方法
EP3517522A4 (en) 2016-09-20 2020-04-22 Mitsubishi Gas Chemical Company, Inc. CONNECTION, RESIN, COMPOSITION, RESIST STRUCTURAL MOLDING METHOD AND CIRCUIT STRUCTURAL MOLDING METHOD
KR20190057062A (ko) 2016-09-20 2019-05-27 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 화합물, 수지, 조성물, 그리고 레지스트 패턴 형성방법 및 패턴 형성방법
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
WO2018101376A1 (ja) 2016-11-30 2018-06-07 三菱瓦斯化学株式会社 化合物、樹脂、組成物並びにレジストパターン形成方法及び回路パターン形成方法
WO2018135498A1 (ja) 2017-01-18 2018-07-26 三菱瓦斯化学株式会社 化合物、樹脂、組成物及びパターン形成方法
US10927454B2 (en) * 2017-02-14 2021-02-23 Toshiba Mitsubishi-Electric Industrial Systems Corporation Method of forming nitride film
US20200247739A1 (en) 2017-02-23 2020-08-06 Mitsubishi Gas Chemical Company, Inc. Compound, resin, composition, pattern formation method, and purification method
JP6718406B2 (ja) 2017-03-31 2020-07-08 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法
JP6853716B2 (ja) 2017-03-31 2021-03-31 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法
US10312475B2 (en) 2017-05-15 2019-06-04 Applied Materials, Inc. CVD thin film stress control method for display application
TWI761512B (zh) 2017-05-15 2022-04-21 日商三菱瓦斯化學股份有限公司 微影用膜形成材料、微影用膜形成用組成物、微影用下層膜及圖型形成方法
JP7252516B2 (ja) 2017-06-28 2023-04-05 三菱瓦斯化学株式会社 膜形成材料、リソグラフィー用膜形成用組成物、光学部品形成用材料、レジスト組成物、レジストパターン形成方法、レジスト用永久膜、感放射線性組成物、アモルファス膜の製造方法、リソグラフィー用下層膜形成材料、リソグラフィー用下層膜形成用組成物、リソグラフィー用下層膜の製造方法及び回路パターン形成方法
JP6800105B2 (ja) 2017-07-21 2020-12-16 信越化学工業株式会社 有機膜形成用組成物、パターン形成方法、及び有機膜形成用樹脂
JP6726142B2 (ja) 2017-08-28 2020-07-22 信越化学工業株式会社 有機膜形成用組成物、半導体装置製造用基板、有機膜の形成方法、パターン形成方法、及び重合体
JP6940335B2 (ja) 2017-08-30 2021-09-29 信越化学工業株式会社 有機膜形成用組成物、半導体装置製造用基板、有機膜の形成方法、パターン形成方法、及び重合体
JP7235207B2 (ja) 2017-11-20 2023-03-08 三菱瓦斯化学株式会社 リソグラフィー用膜形成用組成物、リソグラフィー用膜、レジストパターン形成方法、及び回路パターン形成方法
JP6894364B2 (ja) 2017-12-26 2021-06-30 信越化学工業株式会社 有機膜形成用組成物、半導体装置製造用基板、有機膜の形成方法、及びパターン形成方法
WO2019142897A1 (ja) 2018-01-22 2019-07-25 三菱瓦斯化学株式会社 化合物、樹脂、組成物及びパターン形成方法
US20200361843A1 (en) 2018-01-31 2020-11-19 Mitsubishi Gas Chemical Company, Inc. Compound, resin, composition, resist pattern formation method, circuit pattern formation method and method for purifying resin
US20210003921A1 (en) 2018-02-28 2021-01-07 Mitsubishi Gas Chemical Company, Inc. Compound, resin, composition, and film forming material for lithography using the same
JP6875310B2 (ja) 2018-03-28 2021-05-19 信越化学工業株式会社 有機膜形成用組成物、半導体装置製造用基板、有機膜の形成方法及びパターン形成方法
EP3757678A4 (en) 2018-04-27 2021-05-05 Mitsubishi Gas Chemical Company, Inc. RESIST SUBLAYER FILM-FORMING COMPOSITION AND METHOD FOR PREPARING PATTERNS
JP6987021B2 (ja) * 2018-05-28 2021-12-22 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
EP3805191A4 (en) 2018-05-28 2021-08-11 Mitsubishi Gas Chemical Company, Inc. COMPOUND, RESIN, COMPOSITION, RESIST PATTERN FORMATION PROCESS, CIRCUIT PATTERN FORMATION PROCESS, AND RESIN CLEANING PROCESS
US10604618B2 (en) 2018-06-20 2020-03-31 Shin-Etsu Chemical Co., Ltd. Compound, method for manufacturing the compound, and composition for forming organic film
US11022882B2 (en) 2018-06-20 2021-06-01 Shin-Etsu Chemical Co., Ltd. Compound and composition for forming organic film
US20210278767A1 (en) 2018-06-26 2021-09-09 Mitsubishi Gas Chemical Company, Inc. Film forming material for lithography, composition for film formation for lithography, underlayer film for lithography, and method for forming pattern
WO2020026879A1 (ja) 2018-07-31 2020-02-06 三菱瓦斯化学株式会社 下層膜形成組成物
WO2020039966A1 (ja) 2018-08-20 2020-02-27 三菱瓦斯化学株式会社 リソグラフィー用膜形成材料、リソグラフィー用膜形成用組成物、リソグラフィー用下層膜及びパターン形成方法
TW202030227A (zh) 2018-11-21 2020-08-16 日商三菱瓦斯化學股份有限公司 微影用膜形成材料、微影用膜形成用組成物、微影用下層膜及圖型形成方法
WO2020105696A1 (ja) 2018-11-21 2020-05-28 三菱瓦斯化学株式会社 リソグラフィー用膜形成材料、リソグラフィー用膜形成用組成物、リソグラフィー用下層膜及びパターン形成方法
KR20210093842A (ko) 2018-11-21 2021-07-28 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 리소그래피용 막형성재료, 리소그래피용 막형성용 조성물, 리소그래피용 하층막 및 패턴 형성방법
JPWO2020145406A1 (ja) 2019-01-11 2021-11-18 三菱瓦斯化学株式会社 膜形成用組成物、レジスト組成物、感放射線性組成物、アモルファス膜の製造方法、レジストパターン形成方法、リソグラフィー用下層膜形成用組成物、リソグラフィー用下層膜の製造方法及び回路パターン形成方法
TW202104175A (zh) 2019-01-31 2021-02-01 日商三菱瓦斯化學股份有限公司 化合物、樹脂、組成物、阻劑圖型形成方法、回路圖型形成方法及樹脂之純化方法
US20220155682A1 (en) 2019-03-19 2022-05-19 Mitsubishi Gas Chemical Company, Inc. Film forming material for lithography, composition for film formation for lithography, underlayer film for lithography, method for forming pattern, and purification method
JP7308167B2 (ja) 2019-04-16 2023-07-13 信越化学工業株式会社 有機膜形成用材料、半導体装置製造用基板、有機膜の形成方法、パターン形成方法、及び有機膜形成用化合物
JP7308168B2 (ja) 2019-04-16 2023-07-13 信越化学工業株式会社 有機膜形成用材料、半導体装置製造用基板、有機膜の形成方法、パターン形成方法、及び有機膜形成用化合物
JP7082087B2 (ja) 2019-05-08 2022-06-07 信越化学工業株式会社 有機膜形成用組成物、パターン形成方法及び重合体
JP7103993B2 (ja) 2019-05-16 2022-07-20 信越化学工業株式会社 有機膜形成用組成物、パターン形成方法及び重合体
JP7390964B2 (ja) 2019-05-27 2023-12-04 信越化学工業株式会社 有機膜形成用材料、半導体装置製造用基板、及び有機膜の形成方法
US11692269B2 (en) * 2019-05-28 2023-07-04 Tokyo Electron Limited Plasma processing apparatus
JP7209588B2 (ja) 2019-06-04 2023-01-20 信越化学工業株式会社 有機膜形成用組成物、パターン形成方法及び重合体
JP7161451B2 (ja) 2019-07-05 2022-10-26 信越化学工業株式会社 有機膜形成用組成物、半導体装置製造用基板、有機膜の形成方法、及びパターン形成方法
JP7194651B2 (ja) 2019-07-12 2022-12-22 信越化学工業株式会社 レジスト下層膜形成用組成物、パターン形成方法及び重合体
JP7217695B2 (ja) 2019-11-28 2023-02-03 信越化学工業株式会社 有機膜形成用材料、パターン形成方法、及び重合体
JP7145143B2 (ja) 2019-12-12 2022-09-30 信越化学工業株式会社 有機膜形成材料、有機膜の形成方法、パターン形成方法、および化合物
JP7285209B2 (ja) 2019-12-26 2023-06-01 信越化学工業株式会社 下層膜形成材料、下層膜の形成方法、及びパターン形成方法
JP7271461B2 (ja) 2020-02-19 2023-05-11 信越化学工業株式会社 有機膜形成用材料およびパターン形成方法
JP7316237B2 (ja) 2020-03-02 2023-07-27 信越化学工業株式会社 有機膜形成材料、有機膜形成方法、パターン形成方法及び化合物
JP7465679B2 (ja) 2020-03-05 2024-04-11 信越化学工業株式会社 塗布型有機膜形成用組成物、パターン形成方法、重合体および重合体の製造方法
JP2021152639A (ja) 2020-03-23 2021-09-30 信越化学工業株式会社 有機膜形成用材料、半導体装置製造用基板、有機膜の形成方法、パターン形成方法、及び有機膜形成用化合物
JP7368322B2 (ja) 2020-06-12 2023-10-24 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法
TW202216837A (zh) 2020-07-08 2022-05-01 日商三菱瓦斯化學股份有限公司 膜形成用組成物、阻劑組成物、感放射線性組成物、非晶膜之製造方法、阻劑圖型形成方法、微影用下層膜形成用組成物、微影用下層膜之製造方法及電路圖型形成方法、光學構件形成用組成物、膜形成用樹脂、阻劑樹脂、感放射線性樹脂、微影用下層膜形成用樹脂
TW202216836A (zh) 2020-07-08 2022-05-01 日商三菱瓦斯化學股份有限公司 微影膜形成用組成物、阻劑圖型形成方法及電路圖型形成方法
JPWO2022014679A1 (ko) 2020-07-15 2022-01-20
WO2022014684A1 (ja) 2020-07-15 2022-01-20 三菱瓦斯化学株式会社 多環ポリフェノール樹脂、組成物、多環ポリフェノール樹脂の製造方法、膜形成用組成物、レジスト組成物、レジストパターン形成方法、感放射線性組成物、リソグラフィー用下層膜形成用組成物、リソグラフィー用下層膜の製造方法、回路パターン形成方法、及び光学部材形成用組成物
JP7352530B2 (ja) 2020-10-05 2023-09-28 信越化学工業株式会社 有機膜形成用材料、半導体装置製造用基板、有機膜の形成方法、パターン形成方法、及び有機膜形成用化合物
JP2022080422A (ja) * 2020-11-18 2022-05-30 東京エレクトロン株式会社 窒化シリコン膜の成膜方法及び成膜装置
JP7445583B2 (ja) 2020-11-25 2024-03-07 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法
JP7472011B2 (ja) 2020-12-25 2024-04-22 信越化学工業株式会社 有機膜形成材料、パターン形成方法ならびに化合物及び重合体
JP7401424B2 (ja) 2020-12-25 2023-12-19 信越化学工業株式会社 有機膜形成材料、ならびにパターン形成方法および重合体
WO2022158335A1 (ja) 2021-01-19 2022-07-28 三菱瓦斯化学株式会社 重合体、組成物、重合体の製造方法、膜形成用組成物、レジスト組成物、レジストパターン形成方法、感放射線性組成物、リソグラフィー用下層膜形成用組成物、リソグラフィー用下層膜の製造方法、回路パターン形成方法、光学部材形成用組成物
JP2022124133A (ja) 2021-02-15 2022-08-25 信越化学工業株式会社 有機膜形成用材料、半導体装置製造用基板、有機膜の形成方法、パターン形成方法、及び有機膜形成用化合物
WO2022176571A1 (ja) 2021-02-16 2022-08-25 三菱瓦斯化学株式会社 樹脂、組成物、レジストパターン形成方法、回路パターン形成方法及び樹脂の精製方法
TW202302522A (zh) 2021-03-02 2023-01-16 日商三菱瓦斯化學股份有限公司 微影術用膜形成材料、組成物、微影術用下層膜，及圖型形成方法
JP2023008657A (ja) 2021-07-06 2023-01-19 信越化学工業株式会社 密着膜形成材料、これを用いた密着膜の形成方法、及び密着膜形成材料を用いたパターン形成方法
JP2023045354A (ja) 2021-09-22 2023-04-03 信越化学工業株式会社 密着膜形成材料、パターン形成方法、及び密着膜の形成方法
JP2023048891A (ja) 2021-09-28 2023-04-07 信越化学工業株式会社 有機膜形成用組成物、パターン形成方法並びに有機膜形成用化合物及び重合体
JP2023056788A (ja) 2021-10-08 2023-04-20 信越化学工業株式会社 有機膜形成材料、パターン形成方法ならびに化合物
JP2023070577A (ja) 2021-11-09 2023-05-19 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、及びレジスト下層膜の形成方法
JP2023070641A (ja) 2021-11-09 2023-05-19 信越化学工業株式会社 半導体基板パターン倒壊抑制用充填膜形成材料及び半導体基板の処理方法
JP2023074248A (ja) 2021-11-17 2023-05-29 信越化学工業株式会社 有機膜形成用組成物、パターン形成方法並びに有機膜形成用化合物及び重合体
JP2023077221A (ja) 2021-11-24 2023-06-05 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法
JP2023077955A (ja) 2021-11-25 2023-06-06 信越化学工業株式会社 有機膜形成材料、半導体装置製造用基板、有機膜の形成方法、パターン形成方法
JP2023094359A (ja) 2021-12-23 2023-07-05 信越化学工業株式会社 密着膜形成材料、パターン形成方法、及び密着膜の形成方法
TWI830581B (zh) 2022-01-21 2024-01-21 日商信越化學工業股份有限公司 對於鹼性過氧化氫水之保護膜形成組成物、半導體裝置製造用基板、保護膜之形成方法、及圖案形成方法
JP2023124171A (ja) 2022-02-25 2023-09-06 信越化学工業株式会社 有機膜形成用平坦化剤、有機膜形成用組成物、有機膜形成方法、及びパターン形成方法
JP2023128578A (ja) 2022-03-03 2023-09-14 信越化学工業株式会社 有機膜形成用組成物、パターン形成方法、及び化合物
JP2023129266A (ja) 2022-03-03 2023-09-14 信越化学工業株式会社 金属酸化膜形成用組成物、パターン形成方法、及び金属酸化膜形成方法
US20230279545A1 (en) * 2022-03-04 2023-09-07 Entegris, Inc. Process for preparing silicon-rich silicon nitride films
JP2023166976A (ja) 2022-05-10 2023-11-22 信越化学工業株式会社 金属酸化膜形成用組成物、パターン形成方法、及び金属酸化膜形成方法
JP2023180781A (ja) 2022-06-10 2023-12-21 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法
JP2024008372A (ja) 2022-07-08 2024-01-19 信越化学工業株式会社 金属酸化膜形成用組成物、パターン形成方法、及び金属酸化膜形成方法
JP2024024828A (ja) 2022-08-10 2024-02-26 信越化学工業株式会社 ウェハエッジ保護膜形成方法、パターン形成方法、及びウェハエッジ保護膜形成用組成物
JP2024027460A (ja) 2022-08-17 2024-03-01 信越化学工業株式会社 パターン形成方法
JP2024027459A (ja) 2022-08-17 2024-03-01 信越化学工業株式会社 密着膜形成用組成物、パターン形成方法、及び密着膜の形成方法
IL305619A (en) 2022-09-14 2024-04-01 Shinetsu Chemical Co Compound for forming a metal-containing layer, composition for forming a metal-containing layer, printing method, and semiconductor masking sensitizer
JP2024068637A (ja) 2022-11-08 2024-05-20 信越化学工業株式会社 金属含有膜形成用化合物、金属含有膜形成用組成物、及びパターン形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1055014A (zh) * 1990-03-17 1991-10-02 西安电子科技大学 低温光化学气相淀积二氧化硅、氮化硅薄膜技术
JP3348509B2 (ja) 1994-03-30 2002-11-20 ソニー株式会社 絶縁膜の成膜方法
US5874368A (en) 1997-10-02 1999-02-23 Air Products And Chemicals, Inc. Silicon nitride from bis(tertiarybutylamino)silane
CN1220257C (zh) * 1999-07-08 2005-09-21 株式会社日立制作所 半导体器件及其制造方法
US6475902B1 (en) * 2000-03-10 2002-11-05 Applied Materials, Inc. Chemical vapor deposition of niobium barriers for copper metallization
JP4021653B2 (ja) * 2001-11-30 2007-12-12 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード Ｃｖｄ法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
WO2003060978A1 (en) * 2002-01-15 2003-07-24 Tokyo Electron Limited Cvd method and device for forming silicon-containing insulation film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357619B2 (en) 2008-02-01 2013-01-22 Tokyo Electron Limited Film formation method for forming silicon-containing insulating film
KR101247828B1 (ko) * 2008-02-01 2013-03-26 도쿄엘렉트론가부시키가이샤 반도체 처리용 성막 방법 및 성막 장치와, 컴퓨터로 판독 가능한 매체

Also Published As

Publication number Publication date
WO2004066377A1 (ja) 2004-08-05
CN1701424A (zh) 2005-11-23
US7094708B2 (en) 2006-08-22
TWI308363B (en) 2009-04-01
EP1592051A4 (en) 2012-02-22
KR100771800B1 (ko) 2007-10-30
JPWO2004066377A1 (ja) 2006-05-18
TW200414317A (en) 2004-08-01
US20050255712A1 (en) 2005-11-17
CN100350574C (zh) 2007-11-21
EP1592051A1 (en) 2005-11-02
JP4382750B2 (ja) 2009-12-16

Similar Documents

Publication Publication Date Title
KR100771800B1 (ko) 피처리 기판 상에 실리콘 질화막을 형성하는 ｃｖｄ 방법
KR101122964B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치 및 처리 방법과 반도체 처리용 종형 플라즈마 성막 장치
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
KR100954243B1 (ko) 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체
KR101146397B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한매체
KR101287725B1 (ko) 종형 뱃치 ｃｖｄ 장치, 종형 뱃치 ｃｖｄ 장치에 있어서의 성막 방법 및 컴퓨터로 판독 가능한 매체
KR100935257B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터 판독 가능 매체
KR101141870B1 (ko) 반도체 처리용 성막 방법 및 성막 장치
KR101140069B1 (ko) 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독가능한 매체
KR100957879B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
KR101242274B1 (ko) 반도체 처리용 성막 방법, 컴퓨터로 판독 가능한 매체 및 반도체 처리용 성막 장치
KR101105130B1 (ko) 반도체 처리용 성막 방법 및 장치
KR100944833B1 (ko) 성막 장치, 성막 방법 및 기억 매체
KR101141913B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법
KR100983452B1 (ko) 실리콘 질화막의 형성 방법
KR20080029846A (ko) 실리콘 산화막을 형성하기 위한 성막 방법 및 장치
KR20060048790A (ko) 반도체 처리용 성막 방법, 성막 장치 및 기억 매체
KR20080001646A (ko) 성막 장치 및 그 사용 방법
KR101077695B1 (ko) 종형 플라즈마 처리 장치 및 그 사용 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee