KR101067598B1

KR101067598B1 - Ａｄ 변환 방법, ａｄ 변환 장치, 물리량 분포를 검지하는 반도체 장치, 전자 기기, 모듈, ｃｍｏｓ 이미지 센서 및 그를 구동하기 위한 방법

Info

Publication number: KR101067598B1
Application number: KR1020110071365A
Authority: KR
Inventors: 요시노리 무라마쯔; 노리유끼 후꾸시마; 요시까즈 니따; 유끼히로 야스이
Original assignee: 소니 주식회사
Priority date: 2004-02-23
Filing date: 2011-07-19
Publication date: 2011-09-27
Also published as: US20070024730A1; US7586431B2; US20070024731A1; US7683818B2; EP1566891A3; KR101067556B1; CN102801419A; US20070024729A1; EP1566891A2; US20070024728A1; KR20110087262A; JP4983889B2; KR20060043127A; CN102801419B; EP2093883A1; US20070019091A1; US20050206548A1; KR101067622B1; TW200536115A; JP5605377B2

Abstract

본 발명은 전압 비교부와 카운터부를 가지며 수직 신호선마다 설치되는 컬럼 AD 변환 회로에 관한 것이다. 전압 비교부는 행 제어 신호선마다 수직 신호선을 경유하여 입력되는 화소 신호와 참조 전압을 비교하여, 리세트 성분과 신호 성분의 크기에 대응한 시간축으로의 크기를 갖는 펄스 신호를 생성한다. 카운터부는 비교부의 비교 동작의 완료까지 펄스 신호의 폭을 측정하기 위해 클럭을 카운트하고, 비교 완료 시점의 카운트값을 유지한다. 통신 및 타이밍 제어부는 제1 처리에서, 전압 비교부가 리세트 성분에 대한 비교 동작을 행하고, 카운터부가 다운 카운트 동작을 행하는 한편, 제2 처리에서, 전압 제어부가 신호 성분에 대하여 비교 동작을 행하고 카운터부가 업 카운트 동작을 행하도록 전압 비교부와 카운터부를 제어한다.

Description

ＡＤ 변환 방법, ＡＤ 변환 장치, 물리량 분포를 검지하는 반도체 장치, 전자 기기, 모듈, ＣＭＯＳ 이미지 센서 및 그를 구동하기 위한 방법{METHOD AND APPARATUS FOR AD CONVERSION, SEMICONDUCTOR DEVICE FOR DETECTING DISTRIBUTION OF PHYSICAL QUANTITY, ELECTRONIC APPARATUS, MODULE, CMOS IMAGE SENSOR AND METHOD FOR DRIVING THEM}

본 발명은, AD(아날로그-디지털) 변환 방법 및 AD 변환 장치 및 복수의 단위 구성 요소가 배열되어 이루어지는 물리량 분포 검지의 반도체 장치 및 전자 기기에 관한 것이다. 보다 상세하게는, 본 발명은, 예를 들면 광이나 방사선 등의 외부로부터 입력되는 전자파에 응답하는 복수의 단위 구성 요소가, 입력되는 전자파를 전기 신호로서의 물리량 분포로 변환하고, 어드레스 제어에 의해 전기 신호가 선택적으로 판독되는 반도체 장치 및 전자 기기에서, 아날로그 출력을 디지털 데이터로 변환하는 기술에 관한 것이다.

광이나 방사선 등의 전자파에 응답하는 단위 구성 요소(예를 들면 화소)를 라인 형상 혹은 매트릭스 형태로 복수개 배열하여 이루어지는 물리량 분포 검지 반도체 장치가 여러가지 분야에서 사용되고 있다.

예를 들면, 영상 기기의 분야에서는, 물리량으로서의 광(전자파의 일례)을 검지하는 CCD(Charge Coupled Device)형 혹은 MOS(Metal Oxide Semiconductor)나 CMOS(Complementary Metal-oxide Semiconductor)형의 장치가 사용되고 있다. 단위 구성 요소(고체 촬상 장치에서의 화소)에 의해 전기 신호로 변환된 후, 상기 장치들은 상기 물리량의 분포를 판독한다.

또한, 일부 고체 촬상 장치는, 증폭형 고체 촬상 소자(APS; Active Pixel Sensor 또는 게인 셀이라고도 함)를 포함하는 화소를 구비한다. 상기 APS는 전하 생성부에서 생성된 신호 전하에 따른 화소 신호를 생성하는 구동 트랜지스터를 포함한다. 대다수의 CMOS형 고체 촬상 장치가 그와 같은 구성을 하고 있다.

이러한 증폭형 고체 촬상 장치에서 화소 신호를 외부에 판독하기 위해서는, 복수의 단위 화소를 갖는 화소부에 대하여 어드레스 제어를 행하여, 임의의 개개의 단위 화소로부터 신호를 선택한다. 즉, 증폭형 고체 촬상 장치는, 어드레스 제어형의 고체 촬상 장치이다.

예를 들면, 단위 화소가 매트릭스 형태로 배치된 X-Y 어드레스형 고체 촬상 소자의 일종인 증폭형 고체 촬상 소자는, 화소 그 자체에 증폭 기능을 갖게 하기 위해서, 각각의 화소에 MOS 트랜지스터로 구성된 MOS형이다. 보다 구체적으로, 광전 변환 소자인 포토다이오드에 축적된 신호 전하(광전자)를 능동 소자로 증폭하여, 증폭된 신호가 판독된다.

이 종류의 X-Y 어드레스형 고체 촬상 소자에서는, 예를 들면 화소 트랜지스터가 2차원 행렬 형상으로 다수 배열되어 화소부가 구성된다. 신호 전하의 축적은 라인(행)마다의 화소 혹은 개별적인 화소에서 개시된다. 그 축적된 신호 전하에 응답하는 전류 또는 전압의 신호가 어드레스 지정에 의해서 순차적으로 판독된다. 여기서, MOS(CMOS를 포함함)형에서는, 어드레스 제어의 일례로서, 화소의 1 행분을 동시에 액세스하여 행 단위로 화소 신호를 화소부로부터 판독한다.

화소부로부터 판독된 아날로그의 화소 신호는, 필요에 따라, 아날로그-디지털 변환 장치(AD 변환 장치; Analog Digital Converter)에 의해 디지털 데이터로 변환된다. 여기서, 출력된 화소 신호는 리세트 성분과 신호 성분이 혼합되므로, 리세트 성분에 따른 신호 전압과 신호 성분에 따른 신호 전압과의 차를 취함으로써, 유효한 신호 성분을 추출할 필요가 있다.

아날로그의 화소 신호를 디지털 데이터로 변환하는 경우도 마찬가지이다. 리세트 성분에 따른 신호 전압과 신호 성분에 따른 신호 전압과의 차 성분을 디지털 데이터로 할 필요가 있다. 최종적으로는, 하기의 특허 또는 비특허 문헌에 따른 여러 가지의 AD 변환의 구조가 제안되어 있다.

특허 문헌 1 : 일본 특개평 11-331883호 공보

비특허 문헌 1 : W.Yang et.al., "An Integrated 800x600 CMOS ImageSystem," ISSCC Digest of Technical Papers, pp.304-305, Feb., 1999

비특허 문헌 2 : 요네모또 카즈야 저, "CCD/CMOS 이미지 센서의 기초와 응용", CQ 출판사, 2003년 8월 10일 초판 p201∼203

비특허 문헌 3 : 이마무라 토시후미, 야마모토 미꼬, "3.고속·기능 CMOS 이미지 센서의 연구", [online], [평성 16년 3월 15일 검색], 인터넷<URL: http://www.sankaken.gr.jp/project/iwataPJ/report/h12/h12index.html>

비특허 문헌 4 : 이마무라 토시후미, 야마모토 미꼬, 하세가와 나오야, "3.고속·기능 CMOS 이미지 센서의 연구", [online], [평성 16년 3월 15일 검색], 인터넷<URL:http://www.sankaken.gr.jp/project/iwataPJ/report/h14/h14index.html>

비특허 문헌 5 : Oh-Bong Kwon et.al., "A Novel Double Slope Analog-to-Digital Converter for a High-Quality 640x480 CMOS Imaging System", VL3-03 1999 IEEE p335∼338

그러나, 이러한 문헌들에 개재된 AD 변환의 구조는, 회로 규모나 회로 면적이나 소비 전력, 혹은 다른 기능부 사이의 인터페이스용 배선의 수나, 이 배선에 의한 노이즈나 소비 전류 등의 면에서 어려움이 있다.

도 6은, AD 변환 장치와 화소부를 동일한 반도체 기판에 탑재한 종래예의 CMOS 고체 촬상 장치(CMOS 이미지 센서)의 개략 구성도이다. 도 6에 도시한 바와 같이, 이 고체 촬상 장치(1)는 복수의 단위 화소(3)가 행 및 열로 배열된 화소부(촬상부)(10)와, 화소부(10)의 외측에 설치된 구동부(7)와, 카운터부(CNT)(24)와, 수직 열마다 배치된 컬럼 AD 회로(25)를 갖는 컬럼 처리부(26)와, 컬럼 처리부(26)의 컬럼 AD 회로(25)에 DA 변환용 참조 전압을 공급하는 DAC(Digital Analog Converter)를 갖고 구성된 참조 신호 생성부(27)와, 감산 회로(29)를 갖고 구성된 출력 회로(28)를 구비하고 있다.

구동부(7)는, 열 어드레스나 열 주사를 제어하는 수평 주사 회로(열 주사 회로)(12)와, 행 어드레스나 행 주사를 제어하는 수직 주사 회로(행 주사 회로)(14)와, 단자(5a)를 통하여 마스터 클럭 CLK0을 수취하고, 여러가지의 내부 클럭을 생성하여 수평 주사 회로(12) 및 수직 주사 회로(14)를 제어하는 타이밍 제어부(21)를 구비하고 있다.

각 단위 화소(3)는, 수직 주사 회로(14)로 제어되는 행 제어선(15) 및 화소 신호를 컬럼 처리부(26)에 전달하는 수직 신호선(19)과 접속되어 있다.

컬럼 AD 회로(25)는 전압 비교부(255) 및 데이터 기억부(255)를 포함한다. 전압 비교부(252)는 참조 신호 생성부(27)에 의해 생성되는 참조 전압 RAMP와 행 제어선(15)(H0, H1, …)마다 단위 화소(3)로부터 수직 신호선(19)(V0, V1, …)을 경유하여 얻을 수 있는 아날로그의 화소 신호를 비교한다. 데이터 기억부(255)는 전압 비교부(252)가 비교 처리를 완료하기까지의 시간을 카운트하는 카운터부(24)의 카운트값을 저장하는 기억부로서의 래치(플립플롭)를 포함한다. 컬럼 AD 회로(25)는 n 비트의 AD 변환 기능을 갖는다. 데이터 기억부(255)는 내부에 독립한 기억 영역으로서, 각각 n 비트의 성능을 갖는 래치 1과 래치 2를 포함한다.

참조 신호 생성부(27)에 의해 생성되는 램프 형상(ramp)의 참조 전압 RAMP가 전압 비교부(252)의 입력 RAMP 단자들에 공통으로 공급되는 한편, 화소부(10)로부터의 각각의 화소 신호 전압들은, 대응하는 열 라인의 수직 신호선(19)에 접속되는 전압 비교부(252)의 다른 단자들에 공급된다. 전압 비교부(252)의 출력은 데이터 기억부(255)에 공급된다.

카운터부(24)는 마스터 클럭 CLK0에 대응한 카운트 클럭 CK0(예를 들면 쌍방의 클럭 주파수가 동일함)에 기초하여 카운트 처리를 행한다. 그런 다음 카운터부(24)는 카운트 출력 CK1, CK2, …, CKn을 카운트 클럭 CK0과 함께, 컬럼 처리부(26)의 각 컬럼 AD 회로(25)에 출력한다.

즉, 각 열마다 배치되는 데이터 기억부(255)의 각 래치에 대하여 카운터부(24)로부터의 각 카운트 출력 CK1, CK2, …, CKn의 배선을 주회한다. 따라서, 컬럼 AD 회로(25)는 하나의 카운터부(24)에 따라 공통으로 동작한다.

컬럼 AD 회로(25)의 출력은, 수평 신호선(18)에 접속되어 있다. 수평 신호선(18)은, 2n 비트 폭분의 신호선을 갖고, (도시하지 않은) 수평 신호선(18)의 수평 신호의 출력선에 대응한 2n개의 센스 회로를 경유하여 출력 회로(28)의 감산 회로(29)에 접속된다. 출력 회로(28)로부터 출력된 영상 데이터 D1은, 고체 촬상 장치(1)로부터 출력 단자(5c)를 경유하여 외부로 출력된다.

도 7은 도 6에 도시한 종래예의 고체 촬상 장치(1)의 동작을 설명하기 위한 타이밍차트이다.

예를 들면, 1회째의 판독을 위해, 우선 카운터부(254)의 카운트값을 초기값 "0"에 리세트해둔다. 그리고, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(V0, V1, …)에의 1회째의 판독이 안정된 후, 참조 신호 생성부(27)에 의해 시간 축으로 램프 형상이 되는 참조 전압 RAMP를 입력한다. 전압 비교부(252)는 참조 전압 RAMP를 임의의 수직 신호선(19)(열 번호 Vx)의 화소 신호 전압과 비교한다.

카운터부(24)는 각 전압 비교부(252)의 한쪽 단자 RAMP에 참조 전압 RAMP가 입력될 때, 전압 비교부(252)의 변환 시간 카운트를 개시한다. 참조 신호 생성부(27)로부터 발생하는 램프 파형 전압에 동기하여(시각 t10), 카운터부(24)는, 1회째의 카운트 동작으로서, 초기값 "0"으로부터 다운 카운트를 개시한다.

전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프 형상의 참조 전압 RAMP와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교한다. 쌍방의 전압이 동일하게 되었을 때에 전압 비교부(252)는 비교기 출력을 H 레벨로부터 L 레벨로 반전시킨다(시각 t12).

데이터 기억부(255)는, 비교기 출력의 반전과 거의 동시에, 비교 시간에 따른 카운터부(24)로부터의 카운트 출력 CK1, CK2, …, CKn을 카운트 클럭 CK0에 동기하여 데이터 기억부(255)의 래치 1에 래치한다. 따라서, 1회째의 변환 동작을 완료한다(시각 t12).

타이밍 제어부(21)는, 소정의(predetermined) 다운 카운트 기간을 경과하면(시각 t14), 전압 비교부(252)에의 제어 데이터의 공급과, 카운터부(254)에의 카운트 클럭 CK0의 공급을 정지한다. 이에 의해, 전압 비교부(252)는 비교 동작을 정지한다.

이 1회째의 판독 동작 시에는, 단위 화소(3)의 리세트 성분 ΔV가 판독된다. 리세트 성분 ΔV 내에는, 단위 화소(3)마다 변동되는 잡음이 오프셋으로서 포함되어 있다. 리세트 성분 ΔV의 변동은 일반적으로 작고, 또한 리세트 레벨은 전체 화소 공통이다. 임의의 수직 신호선(19)(Vx)의 출력은 대략 이미 알려져 있다.

1회째의 리세트 성분 ΔV의 판독 시에는, 참조 전압 RAMP를 조정함으로써 비교 기간을 짧게 한다. 이 종래예에서는, 7 비트분의 카운트 기간(128 클럭) 내에서 리세트 성분 ΔV가 조정된다.

2회째의 판독 동작에서, 리세트 성분 ΔV 외에 추가로, 단위 화소(3)마다의 입사광량에 따른 신호 성분 Vsig를 판독하여, 1회째의 판독 동작과 마찬가지의 동작을 행한다.

즉, 2회째의 판독 동작을 위해, 우선 카운터부(254)의 카운트값을 초기값 "0"에 리세트해둔다. 그리고, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(V0, V1, …)에의 2회째의 판독이 안정된 후, 참조 신호 생성부(27)에 의해 시간 축으로 램프 형상이 되는 참조 전압 RAMP를 입력한다. 전압 비교부(252)는 참조 전압 RAMP를 임의의 수직 신호선(19)(열 번호 Vx)의 화소 신호 전압과 비교한다.

카운터부(24)는 전압 비교부(252)의 한쪽의 단자 RAMP에 참조 전압 RAMP가 입력될 때, 전압 비교부(252)의 변환 시간 카운트를 개시한다. 참조 신호 생성부(27)로부터 발생하는 램프 파형 전압에 동기하여(시각 t20), 카운터부(24)는 2회째의 카운트 동작으로서, 초기값 "0"으로부터 다운 카운트를 개시한다.

전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프 형상의 참조 전압 RAMP와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교한다. 쌍방의 전압이 동일하게 되었을 때에, 전압 비교부(252)는 비교기 출력을 H 레벨로부터 L 레벨로 반전시킨다(t22).

데이터 기억부(255)는, 비교기 출력의 반전과 거의 동시에, 비교 시간에 따른 카운터부(24)로부터의 카운트 출력 CK1, CK2, …, CKn을 카운트 클럭 CK0에 동기하여 래치한다. 따라서, 2회째의 변환 동작을 완료한다(t22).

이 때, 데이터 기억부(255)는, 1회째의 카운트값과 2회째의 카운트값을, 서로 다른 장소, 즉, 래치 2에 래치한다. 2회째의 판독 시에는, 단위 화소(3)의 리세트 성분 ΔV와 신호 성분 Vsig이 판독된다.

타이밍 제어부(21)는, 소정의 다운 카운트 기간을 경과하면(시각 t24), 전압 비교부(252)에의 제어 데이터의 공급과, 카운터부(254)에의 카운트 클럭 CK0의 공급을 정지한다. 이에 의해, 전압 비교부(252)는 비교 동작을 정지한다.

2회째의 카운트 동작이 완료된 후의 소정의 타이밍에서(시각 t28), 타이밍 제어부(21)는 수평 주사 회로(12)에 대하여 화소 데이터의 판독을 지시한다. 이에 응답하여, 수평 주사 회로(12)는, 제어선(12c)을 통하여 데이터 기억부(255)에 공급하는 수평 선택 신호 CH(i)를 순차적으로 시프트시킨다.

이렇게 함으로써, 데이터 기억부(255)에 기억된 카운트값, 즉 1회째와 2회째의 판독 동작 동안의 n 비트의 디지털 화소 데이터가, 컬럼 처리부(26) 밖으로 출력되어, 출력 회로(28)의 감산 회로(29)에 순차적으로 입력된다.

n 비트의 감산 회로(29)는, 단위 화소(3)의 리세트 성분 ΔV와 신호 성분 Vsig와의 합으로서의 2회째의 화소 데이터로부터 단위 화소(3)의 리세트 성분 ΔV를 나타내는 1회째의 화소 데이터를, 각 화소 위치마다 감산함으로써, 단위 화소(3)의 신호 성분 Vsig를 결정한다.

동일한 동작이 반복된다. 출력 회로(28)에서, 2차원 화상을 나타내는 화상 신호가 얻어진다.

이러한 종래예에서는, 모든 열의 컬럼 AD 회로(25)에 의해 카운터부(24)가 공통으로 사용된다. 데이터 기억부(255)의 각 기억부는 1회째와 2회째의 카운트값을 기억할 필요가 있다. 데이터 기억부(255)는 n 비트의 신호에 대하여, n 비트 래치의 쌍(즉, 비트마다 2n개의 래치)이 필요하게 되어, 회로 면적이 증대한다. 이하, 이러한 문제를 제1 문제라고 한다.

또한, 동기용의 카운트 클럭 CK0에 대한 라인뿐만 아니라, 카운터부(24)로부터의 각 카운트 출력 CK1, CK2, …, CKn에 대한 라인을 데이터 기억부(255)의 래치 1 및 래치 2에 주회할 필요가 있다. 이러한 주회로 인해, 잡음의 증가나 소비 전력의 증대도 걱정된다. 이하, 이러한 문제를 제2 문제라고 한다.

또한, 1회째의 카운트값과 2회째의 카운트값을, 데이터 기억부(255) 내의 서로 다른 장소에 저장하기 위해서, 카운트 결과를 데이터 기억부(255)에 전달하기 위한 2n개의 신호선이 필요해지고, 그에 수반하는 전류 증가도 생긴다. 이하, 이러한 문제를 제3 문제라고 한다.

출력 회로(28)는 신호 출력 이전에, 2회째의 카운트값에서 1회째의 카운트값을 감산하고, 각 회에서 카운트값을 출력 회로(28)의 n 비트의 감산 회로(29)까지 전달하는 2n개의 신호선이 필요하게 된다. 데이터 전송으로 인한 잡음 및 소비 전력의 증가가 걱정된다. 이하, 이러한 문제를 제4 문제라고 한다.

즉, 1회째의 판독 결과를 저장하는 메모리 장치와 2회째의 판독 결과를 저장하는 메모리 장치를 카운터부에 부가하여, 각각 배열되도록 할 필요가 있다. 즉, 2개의 메모리를 요구한다. 또한 이들 메모리 장치에 카운터부로부터 n 비트분의 카운트값을 전달하는 신호선이 필요해지고, 또한 1회째와 2회째의 카운트값을 감산기까지 전송하기 위해 n 비트에 대하여 2n 비트분(즉 2배)의 신호선이 필요하게 되어, 회로 규모나 회로 면적을 증대시킴과 함께, 잡음의 증가나 소비 전류나 소비 전력의 증대의 문제가 발생한다.

또한, AD 변환 처리와 판독 처리를 병행하여 행하는 파이프 라인 동작을 행하도록 구성하기 위해서는, AD 변환된 데이터를 보유하는 메모리 장치가 카운트 결과를 저장하는 메모리 장치와는 별도로 필요하게 된다. 제1 문제와 마찬가지로, 이를 위한 메모리 장치가 2계통분 필요해지기 때문에, 회로 면적이 증대한다. 이하, 이러한 문제를 제5 문제라고 한다.

상기 제1 문제점을 해결하는 방법으로서, 이전에 인용된 비특허 문헌 2의 컬럼 AD 회로가 제안되어 있다. 컬럼 AD 회로는, 수직 열에 대하여 공통으로 사용되는 카운터부를, CDS(Correlated Double Sampling; 상관 2중 샘플링) 처리 기능부와 각 컬럼마다 배치된 카운터부의 카운트값을 래치하는 래치에 직렬로 배치함으로써 CDS 처리 기능과 AD 변환 기능을 수행한다.

또한, 상기 제2 문제점을 해결하는 방법으로서, 예를 들면 컬럼 처리부(26) 내에, 열마다 카운터부를 설치하여 AD 변환 기능을 실현하는 구조도 제안되어 있다(예를 들면 비특허 문헌 3∼5, 특허 문헌 1 참조).

비특허 문헌 2에 기재된 AD 변환 회로는, 수직 신호선(수직 열)마다 병렬 처리하는 카운터부 및 래치를 이용한 AD 변환 회로를 포함하고, 리세트 성분과 신호 성분과의 차를 취함으로써 화소의 고정 패턴 노이즈를 억압하면서 입력 신호를 디지털 신호로 변환하기 때문에, 감산 처리가 불필요하고 1회의 카운트 처리만으로 충분하다. 또한 AD 변환된 데이터를 보유하는 메모리 장치를 래치로 실현할 수 있어, 회로 면적의 증대를 방지할 수 있다. 즉 상기 제1, 제3, 제4, 제5 문제를 해결할 수 있다.

그러나, 도 6에 도시한 구성과 같이, 카운터부를 모든 수직 열에 대하여 공통으로 사용하도록 하고 있기 때문에, 카운터부로부터의 각 카운트 출력 CK1, CK2, …, CKn의 n개의 배선이 필요하여, 상기 제2 문제를 해결할 수 없다.

또한 비특허 문헌 3, 4에 기재된 구조는, 광을 검출하는 복수의 픽셀로부터의 전류를 출력 버스 상에 출력함으로써, 버스 상에서 전류에 의한 가감산을 행한다. 최종 신호는 시간축으로의 크기를 갖는 펄스 폭 신호로 변환된다. 이 펄스 폭 신호의 펄스 폭의 클럭수를 병렬로 설치된 카운터 회로에서 카운트함으로써 AD 변환을 행한다. 이러한 구성은 카운터부 출력의 배선에 대한 필요성을 제거한다. 즉, 상기 제2 문제를 해소할 수 있다.

그러나, 리세트 성분과 신호 성분의 취급에 대해서는 기재가 없고, 비특허 문헌 3 및 4에 개재된 기술이 상기 제1, 제3, 제4, 제5 문제를 해소할 수 있다고는 한정하지 않는다. 이 리세트 성분과 신호 성분의 취급에 대한 기재가 없는 것은, 비특허 문헌 1, 5도 마찬가지이다.

이에 대하여, 특허 문헌 1에는, 리세트 성분과 신호 성분의 취급에 대한 기재가 있다. 상관 2중 샘플링부를 이용하여, 리세트 성분의 디지털 데이터로부터 신호 성분의 디지털 데이터를 감산하는 감산 처리가 수직 열 마다 행해진다. 따라서, 리세트 성분 및 신호 성분으로부터 순수한 이미지의 전압 데이터이 추출된다. 따라서, 제4 문제가 해소된다.

그러나, 이 특허 문헌 1에 기재된 구조에서는, 외부 시스템 인터페이스부에서 카운트 처리를 행하여 카운트 신호를 발생하고, 리세트 성분이나 신호 성분의 전압과 비교 처리의 참조 전압이 일치한 시점의 카운트값을 수직 열마다 설치된 한쌍의 버퍼에 각각 보존하도록 하고 있어, AD 변환 처리의 구조는 각 수직 열이 하나의 카운터를 공통으로 사용하는 구성인 점에서, 비특허 문헌 1에 기재된 것과 마찬가지이다. 따라서, 상기 제1∼제3, 제5 문제를 피할 수 없다.

본 발명은, 상기 사정을 감안하여 이루어진 것으로, 상기 제1∼제5 문제 중 적어도 1개를 해소할 수 있는 새로운 구조를 제공하는 것을 목적으로 한다.

본 발명에 따른 AD 변환 방법은, 기준 성분과 신호 성분을 포함하는 처리 대상 아날로그 신호의 기준 성분과 신호 성분 간의 차신호 성분을 디지털 데이터로 변환하는 AD(analog-to-digital) 변환 방법에 관한 것이다. 기준 성분과 신호 성분 중 하나에 따른 신호와 디지털 데이터를 생성하기 위한 참조 신호를 비교한다. 비교 동작과 병행하여 다운 카운트 모드 및 업 카운트 모드 중 하나의 모드로 카운트 동작을 수행한 후, 비교 동작이 완료된 시점의 최종 카운트값을 저장한다. 이 때, 기준 성분 또는 신호 성분에 대하여 비교 동작을 수행하고 있는지에 따라서 카운트 모드를 전환한다.

제1 단계에서, 디지털 데이터를 생성하기 위한 참조 신호와, 화소와 같은 동일한 단위 소자로부터 출력되는 하나의 처리 대상 신호의, 물리적 성질이 상이한 기준 성분과 신호 성분 중 하나를 비교한다. 비교 동작과 병행하여 다운 카운트 모드 및 업 카운트 모드 중 하나의 모드로 카운트 동작을 행한다. 비교 동작이 완료된 시점의 카운트값을 저장한다.

제2 단계에서, 기준 성분과 신호 성분 중 다른 하나와 참조 신호를 비교한다. 다운 카운트 모드 및 업 카운트 모드 중 다른 하나의 모드로 카운트 동작을 수행한다. 비교 동작이 완료된 시점의 최종 카운트값을 저장한다. 제2 단계 이후에 저장된 카운트값은 제1 카운트값으로부터의 차이다. 카운트 모드가 전환된 제2 카운트 동작을 수행함으로써, 기준 성분과 신호 성분의 차에 따른 디지털값으로서 제2 카운트값이 얻어진다.

제2 단계에서 처리 대상 신호 성분이란, 처리 대상 신호에서의 진짜 신호 성분을 나타내는 것이고, 반드시 진짜 신호 성분 자체를 의미하는 것은 아니다. 실제로는 처리 대상 신호에 잡음 성분 또는 리세트 성분을 포함하는 것이어도 된다.

또한, 기준 성분과 신호 성분은, 상대적인 것으로, 기준 성분과 신호 성분과의 차신호 성분은, 결국, 화소 등 동일 단위 소자로부터 출력되는 하나의 신호에서의 물리적 성질이 서로 다른 2개의 신호 성분 간의 차의 성분이면 된다.

기준 성분과 신호 성분의 비교 동작 시에는, 기준 성분 및 신호 성분에 따른 신호 각각과 소정의 기울기로 변화하는 참조 신호를 비교하여, 기준 성분 및 신호 성분에 따른 신호와 참조 신호가 일치하는 점을 검지한다. 소정의 기울기는, 항상 일정한 기울기인 형태에 한하지 않고, 예를 들면 신호 성분이 커질수록 기울기가 커지도록 복수의 값들 사이에서 단계적으로 하나의 값에서 다음 값으로 달라져, 다이내믹 범위가 확대된다.

비교 동작에서 이용되는 참조 신호의 생성 시점으로부터, 기준 성분이나 신호 성분에 따른 신호와 참조 신호가 일치한 시점까지 카운트 클럭을 카운트함으로써, 카운트 동작을 수행한다. 카운트값은 기준 성분이나 신호 성분 중 하나의 크기에 대응한다.

다운 카운트 모드와 업 카운트 모드 사이에서 전환함으로써 카운트 동작을 수행하는데 공통의 업다운 카운터를 이용할 수 있다. 따라서, 카운터 회로를 컴팩트(compact)하게 할 수 있다. 2개의 카운트 모드를 전환하여 이용함으로써, 기준 성분과 신호 성분 간의 감산 처리를 직접 수행할 수 있어, 기준 성분과 신호 성분 간의 차를 결정하기 위한 전용 감산 회로가 불필요해진다.

제2 단계에서의 카운트 동작은 제1 단계에서 저장된 카운트값으로 개시하는 것이 바람직하다. 이렇게 함으로써, 제2 단계 후에 저장되는 카운트값은 기준 성분과 신호 성분 단의 차와 동일한 디지털값이 된다.

제1 단계에서 기준 성분에 대하여 비교 동작 및 카운트 동작을 행하고, 제2 단계에서, 신호 성분에 대하여 비교 동작 및 카운트 동작을 행하도록 하면, 제2 단계 후에 유지되는 카운트값은 신호 성분측으로부터 기준 성분측을 감산한 결과로서 얻어지는 디지털값이 된다.

화소 등의 단위 구성 요소로부터 도출된 신호에서 시간 축의 기준 성분 이후에 신호 성분이 나타나는 경우, 제2 단계는 기준 성분과 신호 성분으로 구성된 신호에 대해 수행된다. 제2 단계 후에 유지되는 카운트값은 단위 구성 요소의 신호 성분을 나타내게 된다.

바람직하게, 상기 제1 및 제 2 단계 중 하나에서는 상기 기준 성분에 대해 다운 카운트 모드로 수행하고, 상기 제1 및 제 2 단계 중 나머지 하나에서는 신호 성분에 대해 업 카운트 모드로 행하도록 한다. 2개의 단계 후에 유지되는 카운트값은 신호 성분측으로부터 기준 성분측을 감산한 결과로서 플러스의 디지털값이다.

제1 단계에서는, 기준 성분에 대하여 비교 동작과 다운 카운트 처리를 행하고, 제2 단계에서는, 신호 성분에 대하여 비교 동작과 업 카운트 처리를 행한다. 이러한 방법으로 제2 단계 후에 유지되는 카운트값은, 신호 성분측으로부터 기준 성분측을 감산한 결과로서 얻어지는 플러스의 디지털값이 된다. 단위 구성 요소의 신호가, 시간 축에서 기준 성분 후에 나타나는 기준 성분 및 신호 성분을 포함하는 경우에는, 단위 구성 요소의 유효 신호 성분을 나타내는 디지털 데이터가 플러스의 값으로서 얻어진다.

또한, 기준 성분과 신호 성분을 비교한 경우, 기준 성분은 대강 일정함과 동시에 그 신호량은 적다. 신호 성분은 화소 등의 단위 구성 요소에 의해 광 등의 전자파가 검지될 때 얻어지는 변동 성분이다. 따라서 상기 신호 성분의 최대량은 크게 된다. 바람직하게, 기준 성분에 대한 비교 동작의 최장 기간을 신호 성분에 대한 비교 동작의 최장 기간보다도 짧게 함으로써, 2회에 걸치는 총 AD 변환 기간을 짧게 하는 것이 바람직하다.

제1 단계 및 제2 단계의 전회에서 처리된 하나의 신호에 대하여, 제2 단계에 저장된 카운트값을 또 다른 데이터 기억부에 저장하고, 금회의 처리 대상인 다른 신호에 대하여 제1 단계 및 제2 단계를 수행할 때에, 다른 데이터 기억부로부터 카운트값을 병행하여 판독하는 것이 바람직하다.

처리 대상 신호는 물리량 분포 검지를 위한 반도체 장치에서 단위 신호 생성부에 의해 생성되어 열 방향으로 출력되는 아날로그의 단위 신호를 포함하고, 반도체 장치는, 행렬 형상의 단위 구성 요소를 포함하고, 각 단위 소자는 입사된 전자파에 대응하는 전하를 생성하는 전하 생성부 및 전하 생성부에 의해 생성된 전하에 따른 아날로그 단위 신호를 생성하는 단위 신호 생성부를 포함한다.

또 이와 같이, 단위 구성 요소를 2차원 행렬 형태로 배치하고 있는 경우, 단위 신호 생성부에 의해 생성되어 열 방향으로 출력되는 아날로그의 단위 신호를 행 단위로(열 병렬로) 액세스하여 스캔한다. 이 행 단위로, 단위 구성 요소의 각각에 대하여, 제1 단계 및 제2 단계를 수행함으로써, 단위 신호의 판독 처리 및 AD 변환 처리의 고속화를 도모하는 것이 바람직하다.

본 발명에 따른 AD 변환 장치는, 기준 성분 및 신호 성분을 포함하는 처리 대상 아날로그 신호의 기준 성분 및 신호 성분 사이의 차신호 성분을 디지털 데이터로 변환하는 변환 장치에 관한 것이다. 변환 장치는 기준 성분 및 신호 성분의 각각에 대응하는 신호와 상기 디지털 데이터를 생성하기 위한 참조 신호를 비교하는 비교부와, 비교부에 의해 수행된 신호 비교 동작과 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 하나의 모드로 카운트 동작을 행하고, 비교 동작이 완료된 시점의 최종 카운트값을 저장하는 카운터부를 구비한다.

바람직하게는, 변환 장치는 비교부가 기준 성분 또는 신호 성분에 대하여 비교 동작을 행하고 있는지에 따라서 카운터부에서의 카운트 모드를 전환하는 제어부도 포함한다.

카운터부는 카운트 동작을 업 카운트 모드와 다운 카운트 모드 사이에서 전환하여 수행하는 카운트 회로를 포함한다. 카운터부는 다운 카운트 모드로 카운트 동작을 행하는 다운 카운터와, 업 카운트 모드로 카운트 동작을 행하는 업 카운터를 포함할 수도 있다. 후자의 경우, 카운터부는 다운 카운터 회로의 카운트값과 업 카운터가 유지한 카운트값의 합을 취하는 가산 회로를 더 포함할 수도 있다.

본 발명에 따른 반도체 장치나 전자 기기는, 본 발명에 따른 상기 AD 변환 방법을 적용한 장치로서, 본 발명에 따른 상기 AD 변환 장치와 마찬가지의 구성을 구비한 것이다.

본 발명에 따른 반도체 장치에서는 비교부와 카운터부로 구성되는 복수의 AD 변환부를, 단위 구성 요소의 열 및 행 방향으로 배열한다.

또한, 비교부는, 단위 신호 생성부에 의해 생성되어 열 방향으로 출력되는 아날로그의 단위 신호를 행 단위로 캡쳐하고, 비교부 및 카운터부는, 행 단위로, 단위 구성 요소의 각각에 대하여, 각각의 처리를 행하도록 하는 것이 바람직하다. 또한, 단위 신호 생성부는, 증폭용 반도체 소자를 포함하는 것이 바람직하다.

바람직하게, 전하 생성부는 전자파로서의 광을 수광하여, 이 수광한 광에 대응하는 전하를 생성하는 광전 변환 소자를 포함한다. 이러한 구성에 의해, 반도체 장치를 고체 촬상 장치로서 구성할 수 있다.

본 발명에 따른 AD 변환 방법 및 AD 변환 장치 및 반도체 장치 및 전자 기기에 따르면, AD 변환용 참조 신호와 기준 성분과 신호 성분을 포함하여 표시되는 처리 대상 신호를 비교하여, 이 비교 동작과 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 동작을 행하고, 비교 처리가 완료된 시점의 카운트값을 유지할 때, 기준 성분과 신호 성분 중 어느 것에 대하여 비교 처리를 행하고 있는지에 따라서 카운트 처리의 모드를 전환하도록 했다.

이에 의해, 기준 성분과 신호 성분과의 차를 나타내는 디지털 데이터를, 다운 카운트 모드 및 업 카운트 모드의 2개의 모드로 카운트 동작의 결과로서 얻을 수 있다.

그 결과, 기준 성분과 신호 성분의 각각의 카운트 결과를 저장하는 메모리 장치를 카운터부가 구비하는 래치 기능으로 실현할 수 있고, AD 변환된 데이터를 보유하는 전용 메모리 장치를 카운터와는 별도로 준비할 필요가 없고, 회로 규모나 회로 면적의 증대의 문제를 해소할 수 있다.

또한, 공통으로 사용되는 업다운 카운터를 이용하는지의 여부에 상관없이, 비교부와 카운터부로 AD 변환부를 구성했기 때문에, 비트수에 상관없이 카운터부를 동작시키는 1개의 카운트 클럭선과 카운트 모드를 전환하는 제어선에 의해 카운트 동작을 제어할 수 있어, 카운터부의 카운트값을 메모리 장치까지 유도하는 신호선이 불필요해져서, 잡음의 증가나 소비 전력의 증대를 해소할 수 있다.

업다운 카운터를 카운트 모드에 상관없이 공통으로 사용한다. 카운터부에 의해 감산 동작이 직접 행해진다. 기준 성분과 신호 성분과의 차를 결정하기 위한 전용 감산 회로는 불필요해진다. 또한, 감산 회로에의 데이터 전송이 불필요해져서, 그 때문에 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

다운 카운터 회로와 업 카운터 회로와의 조합으로 카운터부를 구성하는 경우, 2회째의 카운트 동작의 개시 전에, 1회째의 카운트 동작으로 취득한 카운트값을 설정한다. 기준 성분과 신호 성분과의 감산 동작을 직접 할 수 있어, 기준 성분과 신호 성분과의 차를 결정하기 위한 전용 가산 회로가 불필요해진다. 또한, 감산 회로에의 데이터 전송이 불필요해져서, 그 때문에 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

또한, 다운 카운터 회로와 업 카운터 회로와의 조합으로 카운터부를 구성하는 경우, 1회째의 카운트 처리로 취득한 카운트값이 아니라, 제로로 카운트 동작이 개시될 수 있다. 이 경우, 가산 회로가 필요해지지만, 이 경우에도, 비교부와 카운터부로 구성되는 AD 변환부마다 가산 회로를 설치하기 때문에, 가산 회로에 대한 배선 길이를 짧게 할 수 있어, 데이터 전송을 위한 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

또한, 비교부와 카운터부를 쌍으로 하여 AD 변환부를 구성했기 때문에, 단위 구성 요소가 행렬 형상으로 배치된 반도체 장치로부터 출력된 단위 신호를 처리 대상 신호로 하는 경우, 행 방향(단위 구성 요소의 열의 배열 방향)으로 배열된 복수의 AD 변환부 각각에 카운터부를 구비하는 구성으로 할 수 있어, 도 6에 도시한 종래예와 같이, 카운터부로부터의 출력선을 래치까지 주회할 필요가 없어, 잡음의 증가나 소비 전력의 증대의 문제가 발생하지 않는다.

또한, AD 변환 처리와 판독 처리를 병행하여 행하는 파이프 라인 동작을 행하도록 구성하는 경우에도, AD 변환된 데이터를 보유하는 메모리 장치가 AD 변환부마다 1계통분만 있으면 되어, 회로 면적의 증대를 최저한으로 억제할 수 있다.

도 1은 본 발명의 제1 실시 형태에 따른 CMOS 고체 촬상 장치의 개략 구성도.
도 2는 도 1에 도시한 제1 실시 형태의 고체 촬상 장치의 컬럼 AD 회로에서의 동작을 설명하기 위한 타이밍 차트.
도 3은 본 발명의 제2 실시 형태에 따른 CMOS 고체 촬상 장치의 개략 구성도.
도 4는 도 3에 도시한 제2 실시 형태의 고체 촬상 장치의 컬럼 AD 회로에서의 동작을 설명하기 위한 타이밍차트.
도 5a 내지 5c는 카운터부를 도시하는 회로 블록도.
도 6은 동일한 반도체 기판에 탑재한 AD 변환 장치 및 화소부를 갖는 종래예의 CMOS 고체 촬상 장치의 개략 구성도.
도 7은 도 6에 도시한 종래예의 고체 촬상 장치의 동작을 설명하기 위한 타이밍차트.

이하, 도면을 참조하여 본 발명의 실시 형태에 대하여 상세히 설명한다. 또한, 이하에서는, X-Y 어드레스형의 고체 촬상 장치의 일례인, CMOS 촬상 소자를 디바이스로서 사용한 경우를 예로 들어 설명한다. 또한, CMOS 촬상 소자는, 모든 화소가 NMOS로 이루어지는 것으로서 설명한다.

본 발명은 MOS형의 촬상 디바이스에 한정되지 않는다. 광이나 방사선 등의 외부로부터 입력되는 전자파에 대하여 대응하는 라인 형상 혹은 매트릭스 형태의 단위 구성 요소를 포함하는 물리량 분포 검지용의 임의의 반도체 장치에, 후술하는 모든 실시 형태가 마찬가지로 적용될 수 있다.

도 1은, 본 발명에 따른 반도체 장치의 제1 실시 형태인 CMOS 고체 촬상 장치(CMOS 이미지 센서)(1)의 개략 구성도이다. 또한, 이 CMOS 고체 촬상 장치는, 본 발명에 따른 전자 기기의 일 양태이기도 하다.

고체 촬상 장치(1)는, 입사광량에 따른 신호를 출력하는 수광 소자(전하 생성부의 일례)를 형성하는 2차원 매트릭스 형태의 각 화소를 갖는 화소부를 포함하고, CDS(Correlated Double Sampling; 상관 2중 샘플링)부 및 아날로그 디지털 변환부(ADC; Analog Digital Converter)가 열 병렬로 배치된다.

"열 병렬 방식의 구성"이란, 복수의 CDS부 및 복수의 AD 변환부가 각각의 병렬 신호선(19)에 대하여 병렬로 배열된다는 것을 의미한다. 복수의 이러한 소자는, 화소부(10)의 열 방향의 한쪽의 엣지측(즉, 도 1에 도시된 바와 같이 화소부(10)의 하측에 배치되어 있는 출력측)에 배치될 수도 있거나 또는 화소부(10)의 열 방향의 한쪽의 엣지측(즉, 도 1에 도시된 바와 같이 화소부(10)의 하측에 배치되고 있는 출력측)과 화소부(10)의 열 방향의 다른 쪽의 엣지측(즉, 화소부(10)의 상측) 모두에 배치될 수도 있다. 후자의 경우, 행 방향의 화소를 주사하는(수평 주사) 수평 주사부도, 2개의 수평 주사부가 개별적으로 동작하도록 하는 방식으로 화소부(10)의 측면 모두에 배치될 수 있다.

전형적인 열 병렬 구성에서, 촬상부의 출력측에 설치한 컬럼 영역이라고 불리는 부분에, CDS부나 AD 변환부를 수직 열마다 설치하여, 신호를 순차적으로 장치의 출력측에 출력한다. 본 발명은 컬럼형에 한정되지 않는다. 예를 들면, 복수의 인접하는 수직 신호선(19)(예를 들면 한쌍의 인접하는 수직 신호선) 또는 N개의 수직 신호선(19)(N은 플러스의 정수)에 대하여 하나의 CDS부 및 하나의 AD 변환부가 할당된다.

컬럼형 이외의 임의의 타입에서는, 복수의 수직 신호선(19)에 의해 하나의 CDS부 및 하나의 AD 변환부가 공유되고, 화소부(10)측으로부터의 복수 열분의 화소 신호 중 하나를 대응하는 AD 변환부에 선택적으로 공급하는 전환 회로가 배치된다. 이후 처리에 따라, 출력 신호를 저장하는 메모리가 필요할 수 있다.

이러한 방식으로, 복수의 수직 신호선(19)(수직 열)에 의해 하나의 CDS부 및 하나의 AD 변환부가 공유된다. 화소 열 단위로 화소 신호를 판독한 후에 각 화소 신호의 신호 처리를 행한다. 신호 처리를 각 단위 화소 내에서 행하는 것에 비하여, 각 단위 화소의 단순한 구조, 다화소화, 소형화 및 저비용화를 구현하기 쉽다.

또한, 열 병렬로 배치된 복수의 신호 처리부에서 1 행분의 화소 신호를 동시 병행 처리할 수 있으므로, 출력 회로측이나 디바이스의 외부에서 하나의 CDS부 및 하나의 AD 변환부에서 처리를 행하는 경우에 비하여, 신호 처리부를 저속으로 동작시킬 수 있어, 소비 전력이나 대역 성능이나 노이즈 등의 면에서 유리하다. 소비 전력이나 대역 성능 등을 동일하게 하는 경우에는, 센서 전체의 고속 동작이 가능하게 된다.

또한, 컬럼형의 구성인 경우, 저속으로 동작시킬 수 있어 소비 전력이나 대역 성능이나 노이즈 등의 면에서 유리함과 함께 전환 회로가 불필요한 이점도 있다. 이하의 실시 형태에서는, 특별한 사항이 없는 한, 이 컬럼형으로 설명한다.

도 1에 도시한 바와 같이, 제1 실시 형태의 고체 촬상 장치(1)는, 복수의 단위 화소(3)가 행 및 열로 배열된 화소부(촬상부)(10)와, 화소부(10)의 외측에 설치된 구동부(7)와, 컬럼 처리부(26)와, 컬럼 처리부(26)에 AD 변환용의 참조 전압을 공급하는 참조 신호 생성부(27)와, 출력 회로(28)를 구비하고 있다.

또한, 컬럼 처리부(26)의 전단 또는 후단에는, 필요에 따라 신호 증폭 기능을 갖는 AGC(Auto Gain Control) 회로 등을 컬럼 처리부(26)와 동일한 반도체 영역에 설치하는 것도 가능하다. AGC 회로가 컬럼 처리부(26)의 전단에 배치되는 경우에는 아날로그 증폭, AGC 회로가 컬럼 처리부(26)의 후단에 배치되는 경우에는 디지털 증폭을 행한다. n 비트의 디지털 데이터를 단순하게 증폭하면, 데이터의 계조가 손상되게 될 가능성이 있기 때문에, 아날로그에서 증폭한 후에 디지털 변환하는 것이 바람직하다고 생각된다.

구동부(7)는, 화소부(10)의 신호를 순차적으로 판독하기 위한 제어 회로 기능을 구비하고 있다. 예를 들면, 구동부(7)에서는, 열 어드레스나 열 주사를 제어하는 수평 주사 회로(열 주사 회로)(12)와, 행 어드레스나 행 주사를 제어하는 수직 주사 회로(행 주사 회로)(14)와, 내부 클럭을 생성하는 등의 기능을 갖는 통신 및 타이밍 제어부(20)를 구비하고 있다.

또한, 도 1 중, 통신 및 타이밍 제어부(20)의 근방에 점선으로 도시한 바와 같이, 고속 클럭 생성부의 일례로서, 입력된 신호의 클럭 주파수보다도 고속의 클럭 주파수를 갖는 펄스를 생성하는 클럭 변환부(23)를 설치하도록 해도 된다. 통신 및 타이밍 제어부(20)는, 단자(5a)를 통하여 입력되는 입력 클럭(마스터 클럭) CLK0이나 클럭 변환부(23)에 의해 생성된 고속 클럭에 응답하여 내부 클럭을 생성한다.

클럭 변환부(23)에서 생성된 고속 클럭을 이용함으로써, AD 변환 처리 등을 고속으로 동작시킬 수 있게 된다. 또한, 고속 클럭을 이용하여, 고속의 계산을 필요로 하는 추출 처리 및 압축 처리를 행할 수 있다. 또한, 컬럼 처리부(26)로부터 출력되는 병렬 데이터를 시리얼 데이터로 변환하여 영상 데이터 D1로서 디바이스 외부에 출력할 수도 있다. 이렇게 함으로써, AD 변환된 디지털 데이터의 비트수보다도 적은 단자에 영상 데이터를 출력하는 구성을 채용할 수 있다.

클럭 변환부(23)는, 입력된 클럭 주파수보다도 고속의 클럭 주파수를 갖는 펄스를 생성하는 주파수 체배 회로를 포함한다. 이 클럭 변환부(23)는, 통신 및 타이밍 제어부(20)로부터 저속 클럭 CLK2를 수취하고, 저속 CLK2의 적어도 2배의 주파수를 갖는 클럭을 생성한다. 클럭 변환부(23)의 체배 회로는, k1이 저속 클럭 CLK2의 주파수를 나타내는 경우에 k1 체배 회로이다. k1 체배 회로는 주지의 여러가지 회로일 수 있다.

도 1에 화소의 행 및 열이 일부 도시되었지만, 현실적으로는, 수십으로부터 수천의 단위 화소(3)가 배치된다. 이 단위 화소(3)는, 전형적으로는, 수광 소자(전하 생성부)로서의 포토다이오드와, 증폭용 반도체 소자(예를 들면 트랜지스터)를 갖는 화소 증폭기로 구성된다.

화소 증폭기는, 플로팅 확산 증폭기 구조를 갖는다. 전하 생성부는, 전하 판독부(전송 게이트부/판독부)의 일례인 판독 선택용 트랜지스터, 리세트 게이트부의 일례인 리세트 트랜지스터, 수직 선택용 트랜지스터, 및 플로팅 확산의 전압 변화를 검지하는 검지 소자의 일례인 소스 폴로어 구성의 증폭용 트랜지스터를 갖는, CMOS 센서로서 범용적인 4개의 트랜지스터를 포함한다.

화소 증폭기는, 일본 특허 제2708455호 공보에 기재된 바와 같이, 전하 생성부에 의해 생성된 신호 전하에 대응하는 신호 전압을 증폭하기 위한, 드레인선(DRN)에 접속된 증폭용 트랜지스터와, 전하 생성부를 리세트하기 위한 리세트 트랜지스터와, 수직 시프트 레지스터에 의해 전송 배선(TRF)을 통하여 주사되는 판독 선택용 트랜지스터(전송 게이트부)를 갖는, 3개의 트랜지스터로 구성될 수 있다.

구동부(7)는 수평 주사 회로(12), 수직 주사 회로(14), 및 통신 및 타이밍 제어부(20)를 더 포함한다. 수평 주사 회로(12)는, 컬럼 처리부(26)로부터 카운트값을 판독하는 판독 주사부의 기능을 갖는다. 이들 구동부(7)의 각 요소는, 화소부(10)와 함께, 반도체 집적 회로 제조 기술과 마찬가지의 기술을 이용하여 단결정 실리콘 등의 반도체 영역에 일체적으로 형성되고, 반도체 시스템의 일례인 고체 촬상 소자(촬상 디바이스)로서 구성된다.

단위 화소(3)는, 행 선택을 위한 행 제어선(15)을 통하여 수직 주사 회로(14) 및 수직 신호선(19)을 통하여 컬럼 AD 회로(25)가 수직 열마다 설치되어 있는 컬럼 처리부(26)에 접속되어 있다. 여기서, 행 제어선(15)은 수직 주사 회로(14)로부터 화소에 들어가는 배선 전반을 나타낸다.

수평 주사 회로(12)나 수직 주사 회로(14)는, 후술한 바와 같이 디코더를 포함하여 구성되어, 통신 및 타이밍 제어부(20)로부터 공급되는 제어 신호 CN1, CN2에 응답하여 시프트 동작(주사)를 개시하도록 되어 있다. 행 제어선(15)은, 단위 화소(3)를 구동하기 위한 여러가지의 펄스 신호(예를 들면, 리세트 펄스 RST, 전송 펄스 TRF, DRN 제어 펄스 DRN 등)를 처리한다.

통신 및 타이밍 제어부(20)는, 각 동작에 필요한 클럭이나 소정 타이밍의 펄스 신호를 공급하는 타이밍 제너레이터 TG(판독 어드레스 제어 장치의 일례)와, 단자(5a)를 통하여 마스터 클럭 CLK0을 수취하고, 또한 단자(5b)를 통하여 동작 모드 등을 명령하는 데이터 DATA를 수취하고, 또한 고체 촬상 장치(1)의 정보를 포함하는 데이터를 출력하는 통신 인터페이스를 구비한다. 타이밍 제너레이터 TG와 통신 인터페이스는 도 1에 도시되어 있지 않다.

수평 어드레스 신호를 수평 디코더(12a)에, 또한 수직 어드레스 신호를 수직 디코더(14a)에 출력하고, 각 디코더(12a, 14a)는 그에 응답하여 각각의 행과 열을 선택한다.

단위 화소(3)를 2차원 매트릭스 형태로 배치하고, 화소 신호 생성부(5)에 의해 생성되어 수직 신호선(19)을 통하여 열 방향으로 출력되는 아날로그의 화소 신호를 행 단위로(열 병렬로) 액세스하여 캡쳐함으로써 판독을 위한 수직 스캔을 행하고, 이 후에, 열 방향으로 단위 화소(3)를 액세스함으로써 판독을 위한 수평 주사를 행하여 화소 신호를 판독한다. 화소 신호나 화소 데이터가 고속 판독된다. 물론, 스캔 판독에 한하지 않고, 판독하고자 하는 단위 화소(3)를 직접 어드레스 지정함으로써, 필요한 단위 화소(3)의 정보만을 판독하는 랜덤 액세스도 가능하다.

또한, 제1 실시 형태의 통신 및 타이밍 제어부(20)에서는, 단자(5a)를 통하여 제공되는 마스터 클럭 CLK0과 동일한 주파수의 클럭 CLK1이나, 그 클럭 CLK1을 2 분주한 저속의 클럭을, 수평 주사 회로(12), 수직 주사 회로(14) 및 컬럼 처리부(26)를 포함하는 디바이스의 내부 소자에 공급한다. 이하, 2 분주한 클럭이나 그 이하의 주파수의 클럭 전반을 통합하여, 저속 클럭 CLK2라고 한다.

수직 주사 회로(14)는, 화소부(10)의 행을 선택하고, 그 행에 필요한 펄스를 공급하는 것이다. 예를 들면, 수직 방향의 판독 행을 규정하는(화소부(10)의 행을 선택함) 수직 디코더(14a)와, 행 제어선(15)에 펄스를 공급하여 수직 디코더(14a)에서 규정된 판독 어드레스로 단위 화소(3)를 구동하는 수직 구동 회로(14b)를 갖는다. 또한, 수직 디코더(14a)는, 신호의 판독 이외에도 전자 셔터도 선택한다.

수평 주사 회로(12)는, 저속 클럭 CLK2에 동기하여 컬럼 처리부(26)의 컬럼 AD 회로(25)를 순서대로 선택하고, 컬럼 AD 회로(25)로부터의 신호를 수평 신호선(수평 출력선)(18)에 전달한다. 수평 주사 회로(12)는 수평 방향의 판독 열을 규정하는(컬럼 처리부(26) 내의 컬럼 AD 회로(25)를 선택함) 수평 디코더(12a)와, 컬럼 처리부(26)의 각 신호를 수평 신호선(18)에 전달하는 수평 구동 회로(12b)를 갖는다. 또한, 수평 신호선(18)은, 예를 들면 컬럼 AD 회로(25)가 취급하는 비트수가 n비트이면, n개의 선, 예를 들면 비트수가 10이면이면, 10개의 선을 포함한다.

이러한 구성의 고체 촬상 장치(1)에서, 단위 화소(3)로부터 출력된 화소 신호는, 수직 열마다, 수직 신호선(19)을 통하여, 컬럼 처리부(26)의 컬럼 AD 회로(25)에 공급된다.

컬럼 처리부(26)의 각 컬럼 AD 회로(25)는 1 열분의 화소의 신호를처리한다. 예를 들면, 컬럼 AD 회로(25)는, 저속 클럭 CLK2를 이용하여, 아날로그 신호를, 예를 들면 10 비트의 디지털 데이터로 변환하는 AD 변환 회로를 갖는다.

AD 변환 회로의 구성에 대해서는, 상세 내용은 후술하지만, 전압 비교기에 공급된 참조 전압 RAMP에 응답하여 클럭 신호를 카운트하는 것을 개시하고, 수직 신호선(19)을 통하여 입력된 아날로그의 화소 신호를 참조 전압 RAMP와 비교함으로써 펄스 신호가 얻어질 때까지 계속해서 카운트함으로써 AD 변환을 행한다.

또한, 적절한 회로 구성을 도입함으로써, 수직 신호선(19)을 통하여 입력된 전압 모드의 화소 신호에 대하여, 화소 리세트 직후의 신호 레벨(노이즈 레벨)과 광량에 따른 진짜 신호 레벨 Vsig와의 차분을 결정한다. 이에 의해, 고정 패턴 노이즈(FPN; Fixed Pattern Noise)나 리세트 노이즈와 같은 노이즈 신호 성분을 제거할 수 있다.

이 컬럼 AD 회로(25)로 디지털화된 화소 데이터는, 수평 선택 신호에 의해 구동되는 (도시하지 않은) 수평 선택 스위치를 통하여 수평 신호선(18)에 전달되고, 이 후 출력 회로(28)에 입력된다. 또한, 10 비트는 일례이고, 비트수는 10 비트를 초과하는 임의의 수(예를 들면, 14 비트)일 수 있다.

이러한 구성에 의해서, 전하 생성부로서의 수광 소자가 행렬 형상으로 배치된 화소부(10)로부터, 행마다화소 신호가 순차적으로 출력된다. 그리고, 감광성 소자가 행렬 형상으로 배치된 화소부(10)에 대응하는 프레임 화상이, 화소부(10) 전체의 화소 신호의 집합으로서 얻어진다.

참조 신호 생성부(27)는, DA 변환 회로(DAC; Digital Analog Converter)(27a)를 갖고 구성되어 있고, 카운트 클럭 CK0에 동기하여, 통신 및 타이밍 제어부(20)로부터의 제어 데이터 CN4로 나타내는 초기값으로부터 램프 신호를 생성하고, 컬럼 처리부(26)의 개개의 컬럼 AD 회로(25)에, 이 생성된 램프 신호를 AD 변환용 참조 전압(AD 참조 신호)으로서 공급하도록 되어 있다. 또한, 도시를 생략하고 있지만, 노이즈 방지용의 필터가 설치될 수 있다.

또한, 이 램프 신호는, 클럭 변환부(23)로부터의 고속 클럭, 예를 들면 클럭 변환부(23)의 주파수 체배 회로에서 생성되는 주파수 체배 클럭을 이용함으로써, 마스터 클럭 CLK0을 이용하는 것보다도 고속으로 변화할 수 있다.

통신 및 타이밍 제어부(20)로부터 참조 신호 생성부(27)의 DA 변환 회로(27a)에 공급하는 제어 데이터 CN4는, 비교 처리마다의 램프 전압이 동일한 기울기(변화율)로 되도록, 시간에 대한 디지털 데이터의 변화율을 동일하게 하는 정보도 포함하고 있다. 구체적으로는, 단위 시간마다 1씩 카운트값을 변화시키는 것이 바람직하다.

컬럼 AD 회로(25)는, 참조 신호 생성부(27)의 DA 변환 회로(27a)에 의해 생성되는 참조 전압 RAMP와, 수직 신호선(19)(V0, V1, …)을 경유하여 행 제어선(15)(H0, H1, …)마다 단위 화소(3)로부터 공급되는 아날로그의 화소 신호를 비교하는 전압 비교부(비교기)(252)와, 전압 비교부(252)가 비교 동작을 완료하기까지의 시간을 카운트하고, 그 결과를 저장하는 카운터부(254)를 구비하여 구성되며 n 비트 AD 변환 기능을 갖고 있다.

통신 및 타이밍 제어부(20)는, 전압 비교부(252)가 화소 신호의 리세트 성분 ΔV와 신호 성분 Vsig 중 어느 하나에 대하여 비교 동작을 행하고 있는지에 따라서 카운터부(254)에서의 카운트 모드를 전환한다. 이 통신 및 타이밍 제어부(20)로부터 각 컬럼 AD 회로(25)의 카운터부(254)에는, 다운 카운트 모드또는 업 카운트 모드 중 어느 카운트 모드를 행할지에 대한 지시를 카운터부(254)에 제공하기 위한 제어 신호 CN5가 공급되어 있다.

전압 비교부(252)의 입력 단자 RAMP에는, 참조 신호 생성부(27)에 의해 생성되는 참조 전압 RAMP가 입력되고, 수직 열의 각각의 수직 신호선(19)에 접속되는 전압 비교부(252)의 다른 쪽의 입력 단자에는, 화소부(10)로부터의 개개의 화소 신호 전압이 입력된다. 전압 비교부(252)의 출력 신호는 카운터부(254)에 공급된다.

통신 및 타이밍 제어부(20)는 카운터부(254)의 클럭 단자 CK에 공통으로 카운트 클럭 CK0을 공급한다.

이 카운터부(254)는, 그 구성에 대해서는 도시를 생략하지만, 도 6에 도시한 래치로 구성된 데이터 기억부(255)의 배선 형태를 동기 카운터 형식으로 변경함으로써 실현할 수 있고, 하나의 카운트 클럭 CK0의 입력에 응답하여, 내부 카운트를 행하도록 되어 있다. 카운트 클럭 CK0도, 램프 신호와 마찬가지로, 클럭 변환부(23)로부터의 고속 클럭(주파수 체배 클럭)을 바탕으로 생성함으로써, 마스터 클럭 CLK0보다 고속으로 할 수 있다.

n개의 래치의 조합으로 카운터부(254)를 형성한다. 그 결과, 최종 회로는 도 6에 도시한 2계통의 n개의 래치로 구성된 데이터 기억부(255)의 회로 규모의 반이 된다. 덧붙여, 카운터부(24)가 제거되므로, 회로는 도 6에 도시한 구성보다도 대폭 조밀하게 된다.

제1 실시 형태의 카운터부(254)는, 다운 카운트 모드와 업 카운트 모드 사이에서 전환될 수 있는 업다운 카운터(U/D CNT)이다. 제1 실시 형태의 카운터부(254)는 또한, 카운트 클럭 CK0에 동기하여 카운트 출력값을 출력하는 동기 카운터형이다.

또한, 동기 카운터의 경우, 모든 플립플롭의 동작이 카운트 클럭 CK0에 의해 제어된다. 따라서, 보다 고주파수 동작이 요구되는 경우에는, 카운터부(254)로서는, 그 동작 제한 주파수가 최초의 플립플롭의 제한 주파수에 의해서만 결정되기 때문에 고속 동작에 적합한 비동기 카운터의 사용이 보다 바람직하다.

카운터부(254)에는, 수평 주사 회로(12)로부터 제어선(12c)을 통하여 제어 펄스가 입력된다. 카운터부(254)는 카운트값을 래치하는 래치 기능을 갖고 있고, 제어선(12c)을 통한 제어 펄스의 형태의 지시가 있을 때까지는, 카운터값을 저장한다.

이러한 구성의 컬럼 AD 회로(25)는, 앞에서 설명한 바와 같이, 수직 신호선(19)(V0, V1, …)마다 배치되고, 열 병렬 구성의 AD 변환 장치 블록으로서 기능하는 컬럼 처리부(26)를 형성한다.

개개의 컬럼 AD 회로(25)의 출력측은, 수평 신호선(18)에 접속되어 있다. 앞에서도 설명한 바와 같이, 수평 신호선(18)은, 컬럼 AD 회로(25)의 비트폭인 n 비트폭분의 신호선을 갖고, 수평 신호선(18)에 대응한 n개의 센스 회로(도시하지 않음)를 경유하여 출력 회로(28)에 접속된다.

이러한 구성에서, 컬럼 AD 회로(25)는, 수평 블랭킹 기간에 상당하는 화소 신호 판독 기간에서, 카운트 동작을 행하여, 소정의 타이밍에서 카운트 결과를 출력한다. 즉, 우선 전압 비교부(252)에서는, 참조 신호 생성부(27)로부터의 램프 파형 전압과, 수직 신호선(19)을 통하여 입력되는 화소 신호 전압을 비교하여, 양쪽의 전압이 동일한 레벨이 되면, 전압 비교부(252)의 비교기 출력이 본 예에서는 H 레벨로부터 L 레벨로 반전한다.

카운터부(254)는, 참조 신호 생성부(27)로부터 발생하는 램프 파형 전압에 동기하여 다운 카운트 모드 혹은 업 카운트 모드로 카운트 동작을 개시하고 있으며, 비교기 출력의 반전한 정보가 카운터부(254)에 통지되면, 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치함으로써 AD 변환을 완료한다.

이 후, 카운터부(254)는, 소정의 타이밍에서 수평 주사 회로(12)로부터 제어선(12c)을 통하여 입력되는 수평 선택 신호 CH(i)에 의한 시프트 동작에 따라, 저장된 화소 데이터를, 컬럼 처리부(26)밖이나 화소부(10)의 칩밖으로 출력 단자(5c)를 통해 출력한다.

또한, 본 실시 형태의 설명으로서는 직접 관련되지 않기 때문에 특히 도시하지 않았지만, 그 외의 각종 신호 처리 회로 등도, 고체 촬상 장치(1)의 구성 요소에 포함되는 경우가 있다.

도 2는, 도 1에 도시한 제1 실시 형태의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에서의 동작을 설명하기 위한 타이밍차트이다.

화소부(10)의 각 단위 화소(3)에 의해 감지된 아날로그의 화소 신호를 아래와 같이 AD 변환한다. 소정의 기울기로 점차 하강하는 참조 전압 RAMP와 단위 화소(3)로부터의 화소 신호에서의 기준 성분이나 신호 성분의 각 전압이 일치하는 점을 찾고, 이 AD 변환에서 이용하는 참조 전압 RAMP의 생성시점으로부터, 화소 신호에서의 기준 성분이나 신호 성분에 따른 신호와 참조 신호가 일치한 시점까지를 카운트 클럭으로 카운트함으로써, 기준 성분이나 신호 성분의 각 크기에 대응한 카운트값을 얻는다.

여기서, 수직 신호선(19)으로부터 출력되는 화소 신호에서, 신호 성분 Vsig은 기준 성분으로서의 화소 신호의 잡음을 포함하는 리세트 성분 ΔV 후에 나타난다. 1회째의 처리를 기준 성분(리세트 성분 ΔV)에 대하여 행하는 경우, 2회째의 처리는 기준 성분(리세트 성분 ΔV)에 신호 성분 Vsig를 가한 신호에 대해 행해진다.

1회째의 판독을 위해, 우선 통신 및 타이밍 제어부(20)는, 카운터부(254)의 카운트값을 초기값 "0"으로 리세트시킴과 함께, 카운터부(254)를 다운 카운트 모드로 설정한다. 그리고, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(V0, V1,…)에의 1회째의 판독이 안정된 후, 통신 및 타이밍 제어부(20)는, 참조 신호 생성부(27)를 향하여, 참조 전압 RAMP 생성용의 제어 데이터 CN4를 공급한다.

이에 응답하여, 참조 신호 생성부(27)는, 비교 전압으로서, 전압 비교부(252)의 RAMP 단자에 램프 형상으로 시간에 따라 변화되는 램프 파형을 공급한다. 전압 비교부(252)는, 이 RAMP 파형의 비교 전압과 임의의 수직 신호선(19)(Vx)을 통하여 화소부(10)로부터 공급되는 화소 신호 전압을 비교한다.

각 전압 비교부(252)의 입력 단자 RAMP에 참조 전압 RAMP가 입력되면, 행마다 배치된 카운터부(254)는 비교 시간 카운트를 개시한다. 참조 신호 생성부(27)로부터 발생하는 램프 형상 전압에 동기하여(시각 t10), 통신 및 타이밍 제어부(20)는 카운터부(254)의 클럭 단자에 카운트 클럭 CK0을 입력하여, 1회째의 카운트 동작으로서, 초기값 "0"으로부터 다운 카운트를 개시함으로써, 마이너스의 방향으로 카운트 동작을 수행한다.

전압 비교부(252)는, 참조 신호 생성부(27)로부터의 참조 전압 RAMP와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교하여, 쌍방의 전압이 동일하게 되었을 때에, 비교기 출력을 H 레벨로부터 L 레벨로 반전시킨다(시각 t12). 구체적으로, 전압 비교부(252)는 리세트 성분 Vrst에 따른 전압 신호와 참조 전압 RAMP를 비교하여, 리세트 성분 Vrst의 크기에 대응한 시간축으로의 크기를 갖고 있는 액티브 로우의 펄스 신호를 생성하여, 카운터부(254)에 공급한다.

이에 응답하여, 카운터부(254)는, 비교기 출력의 반전과 거의 동시에 카운트 동작을 정지하고, 그 시점의 카운트값을 래치함으로써 AD 변환을 완료한다(시각 t12). 즉, 전압 비교부(252)에서의 비교 동작에 의해서 얻어지는 시간축으로의 크기를 갖고 있는 액티브 로우의 펄스 신호의 폭을 카운트 클럭 CK0으로 카운트함으로써, 리세트 성분 Vrst에 대응한 카운트값을 얻는다.

통신 및 타이밍 제어부(20)는, 소정의 다운 카운트 기간을 경과하면(시각 t14), 전압 비교부(252)에의 제어 데이터의 공급과, 카운터부(254)에의 카운트 클럭 CK0의 공급을 정지한다. 이에 의해, 전압 비교부(252)는 비교 동작을 정지한다.

이 1회째의 판독 시에는, 화소 신호 전압 Vx에서의 리세트 레벨 Vrst을 전압 비교부(252)로 검지하여 카운트 동작을 행하고 있기 때문에, 단위 화소(3)의 리세트 성분 ΔV가 판독된다.

이 리세트 성분 ΔV 내에는, 단위 화소(3)마다 변동되는 잡음이 오프셋으로서 포함되어 있다. 그러나, 단위 화소(3)의 변동은 일반적으로 작고, 또한 리세트 레벨 Vrst은 통상 전체 화소 공용이기 때문에, 임의의 수직 신호선(19)의 화소 신호 전압 Vx에서의 리세트 성분 ΔV의 출력값은 이미 알려져 있다.

따라서, 1회째의 리세트 성분 ΔV의 판독 시에는, 참조 전압 RAMP 전압을 조정함으로써, 다운 카운트 기간(시각 t10∼시각 t14; 비교 기간)을 짧게 하는 것이 가능하다. 본 실시 형태에서는, 리세트 성분 ΔV에 대한 비교 동작의 최장 기간을, 7 비트분의 카운트 기간(128 클럭)으로 설정한다.

계속하는 2회째의 판독 시에는, 리세트 성분 ΔV 외에 추가로, 단위 화소(3)마다의 입사광량에 따른 신호 성분 Vsig를 판독하여, 1회째의 판독과 마찬가지의 동작을 행한다. 즉, 우선 통신 및 타이밍 제어부(20)는, 카운터부(254)를 업 카운트 모드로 설정한다. 그리고, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(V0, V1, …)에의 2회째의 판독이 안정된 후, 통신 및 타이밍 제어부(20)는, 참조 신호 생성부(27)를 향하여, 참조 전압 RAMP 생성용의 제어 데이터 CN4를 공급한다.

이에 응답하여, 참조 신호 생성부(27)는, 비교 전압으로서, 전압 비교부(252)의 RAMP 단자에 RAMP 형상으로 시간 변화시킨 RAMP 파형을 공급한다. 전압 비교부(252)는, 이 RAMP 파형의 비교 전압과 임의의 수직 신호선(19)(Vx)을 통해 화소부(10)로부터 공급되는 화소 신호 전압을 비교한다.

각 전압 비교부(252)의 입력 단자 RAMP에 참조 전압 RAMP가 입력되면, 행마다 배치된 카운터부(254)는 비교 시간 카운트를 개시한다. 통신 및 타이밍 제어부(20)는 참조 신호 생성부(27)로부터 발생하는 램프 형상 전압에 동기하여(시각 t20), 카운터부(254)의 클럭 단자에 카운트 클럭 CK0을 입력하고, 2회째의 카운트 동작으로서, 카운터부(254)는 단위 화소(3)의 리세트 성분 ΔV에 대응하는 카운트값으로 업 카운트를 개시함으로써, 플러스의 방향으로 카운트 동작을 행한다.

전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프 형상의 참조 전압 RAMP와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교하여, 쌍방의 전압이 동일하게 되었을 때에, 비교기 출력을 H 레벨로부터 L 레벨로 반전시킨다(시각 t22). 구체적으로, 전압 비교부(252)는 신호 성분 Vsig에 따른 전압 신호와 참조 전압 RAMP를 비교하여, 신호 성분 Vsig의 크기에 대응한 시간축으로의 크기를 가지고 있는 액티브 로우의 펄스 신호를 생성하여, 카운터부(254)에 공급한다.

이에 응답하여, 카운터부(254)는, 비교기 출력의 반전과 거의 동시에 카운트 동작을 정지하고, 그 시점의 카운트값을 래치함으로써 AD 변환을 완료한다(시각 t22). 즉, 전압 비교부(252)에서의 비교 동작에 의해서 얻어지는 시간축으로의 크기를 가지고 있는 액티브 로우의 펄스 신호의 폭을 카운트 클럭 CK0으로 카운트(계수)함으로써, 신호 성분 Vsig에 대응한 카운트값을 얻는다.

통신 및 타이밍 제어부(20)는, 소정의 다운 카운트 기간을 경과하면(시각 t24), 전압 비교부(252)에의 제어 데이터의 공급과, 카운터부(254)에의 카운트 클럭 CKO의 공급을 정지한다. 이에 의해, 전압 비교부(252)는 비교 동작을 정지한다.

이 2회째의 판독 시에는, 화소 신호 전압 Vx에서의 신호 성분 Vsig를 전압 비교부(252)로 검지하여 카운트 동작을 행하고 있기 때문에, 단위 화소(3)의 신호 성분 Vsig이 판독된다.

본 발명의 제1 실시 형태에 따르면, 카운터부(254)는, 1회째의 판독 시에는 다운 카운트 동작을 행하고, 2회째의 판독 시에는 업 카운트 동작을 행하고 있기 때문에, 자동적으로 수학식 1로 나타내는 감산 처리가 행해지고, 이 감산 결과로서의 카운트값이 저장된다.

[수학식 1]

(2회째의 비교 기간에서의 카운트값)-(1회째의 비교 기간에서의 카운트값)

여기서, 수학식 1은, 수학식 2와 같이 변형할 수 있고, 결과적으로는 카운터부(254)에 유지되는 카운트값은 다음과 같은 신호 성분 Vsig이다.

[수학식 2]

(2회째의 비교 기간)-(1회째의 비교 기간)

=(신호 성분 Vsig+리세트 성분ΔV+컬럼 AD 회로(25)의 오프셋 성분)

-(리세트 성분 ΔV+컬럼 AD 회로(25)의 오프셋 성분)

=(신호 성분 Vsig)

즉, 전술된 바와 같이 하여, 1회째의 판독 시에서의 다운 카운트와 2회째의 판독 시에서의 업 카운트 등과 같은, 카운터부(254)의 2회의 판독 동작과 감산 처리에 의해서, 단위 화소(3)마다의 변동을 포함한 리세트 성분 ΔV와 컬럼 AD 회로(25)마다의 오프셋 성분을 제거할 수가 있어, 단순한 구성을 이용하여 단위 화소(3)마다의 입사광량에 따른 신호 성분 Vsig만을 캡쳐할 수 있다. 이 때, 리세트 잡음도 제거할 수 있는 이점이 있다.

따라서, 본 실시 형태의 컬럼 AD 회로(25)는, 아날로그의 화소 신호를 디지털 데이터로 변환하는 AD 변환부뿐만 아니라, CDS(Correlated Double Sampling; 상관 2중 샘플링)부로서도 기능한다.

또한, 수학식 2에서 얻어지는 카운트값은 화소 데이터가 플러스의 값을 나타내어, 보수 연산 등이 불필요해진다. 따라서, 본 발명의 제1 실시 형태는 기존의 시스템과의 친화성이 높다.

여기서, 2회째의 판독 시에는, 입사광량에 따른 신호 성분 Vsig를 판독하기 때문에, 광범위한 입사광량의 레벨을 측정하기 위해, 업 카운트 기간(t20∼t24; 비교 기간)을 넓게 취하여, 전압 비교부(252)에 공급하는 램프 전압을 크게 변화시킬 필요가 있다.

그래서 본 실시 형태에서는, 신호 성분 Vsig에 대한 비교 처리의 최장 기간을, 10 비트분의 카운트 기간(1024 클럭)으로 설정한다. 즉, 리세트 성분 ΔV(기준 성분)에 대한 비교 처리의 최장 기간을, 신호 성분 Vsig의 비교 처리와 동일하게 설정하기 보다는 신호 성분 Vsig에 대한 비교 처리의 최장 기간보다도 짧게 설정한다. 그 결과, 2회에 걸치는 AD 변환 동작의 전체 기간이 짧아진다.

이 경우, 1회째와 2회째의 비교 동작의 비트수가 다르지만, 통신 및 타이밍 제어부(20)로부터 제어 데이터를 참조 신호 생성부(27)에 공급하고, 이 제어 데이터에 기초하여 참조 신호 생성부(27)에 의해 참조 전압 RAMP를 생성하도록 함으로써, 참조 전압 RAMP의 기울기(변화율)을 1회째와 2회째의 비교 동작에서 서로 동일하게 한다. 디지털 제어로 참조 전압 RAMP를 생성하기 때문에, 1회째와 2회째의 참조 전압 RAMP의 기울기를 동일하게 하는 것이 용이하다. 이에 의해, AD 변환의 정밀도를 같게 할 수 있기 때문에, 수학식 1에서의 업다운 카운터의 감산 결과가 정확하게 얻어진다.

2회째의 카운트 동작이 완료된 후의 소정의 타이밍에서(시각 t28), 통신 및 타이밍 제어부(20)는 수평 주사 회로(12)에 대하여 화소 데이터의 판독을 지시한다. 이것을 받아, 수평 주사 회로(12)는, 제어선(12c)을 통하여 카운터부(254)에 공급하는 수평 선택 신호 CH(i)를 순차적으로 시프트시킨다.

이렇게 함으로써, 카운터부(254)에 기억·유지한 수학식 2로 나타낸 카운트값, 즉 n 비트의 디지털 데이터로 표시된 화소 데이터가, 순차적으로, 컬럼 처리부(26) 또는 화소부(10)를 갖는 칩으로부터 출력 단자(5c)를 통해 출력되고, 그 후 동일 처리가 반복됨으로써, 2차원 화상을 나타내는 영상 데이터 D1이 얻어진다.

이상 설명한 바와 같이, 제1 실시 형태의 고체 촬상 장치에 따르면, 업다운 카운터를 이용하면서, 그 처리 모드를 전환하여 2회에 걸쳐 카운트 동작을 행하도록 했다. 또한, 행렬 형상으로 단위 화소(3)가 배열된 구성에서, 컬럼 AD 회로(25)를 수직 열마다 설치한 열 병렬 AD 회로로 구성했다.

이 때문에, 기준 성분(리세트 성분)과 신호 성분과의 감산 동작이 2회째의 카운트 결과로서 열마다 직접적으로 취득할 수 있고, 기준 성분과 신호 성분의 각각의 카운트 결과를 저장하는 메모리 기능을 카운터부 내의 래치에 의해 실현할 수 있어, AD 변환된 데이터를 보유하는 전용의 메모리 장치를 준비할 필요가 없다.

덧붙여, 기준 성분과 신호 성분과의 차를 취하기 위한 전용 감산 회로가 불필요하게된다. 따라서, 종래 구성보다도, 회로 규모나 회로 면적을 적게 할 수 있어, 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

또한, 전압 비교부(252)와 카운터부(254)로 컬럼 처리부(26)를 구성하였기 때문에, 비트수에 상관없이 카운터부(254)를 동작시키는 카운트 클럭선과 제어선에 의해 카운트 동작을 제어할 수 있고, 종래 구성에서 필요로 하고 있었던 카운터부의 카운트값을 메모리 장치까지 전달하는 신호선이 불필요해져서, 잡음의 증가나 소비 전력의 증대를 해소할 수 있다.

보다 구체적으로, 고체 촬상 장치(1)는 전압 비교부(252)와 카운터부(254)로 구성된 컬럼 AD 회로(25)를 포함한다. 카운터부(254)는 다운 카운트와 업 카운트 사이에서 전환되어 기준 성분(제1 실시 형태의 리세트 성분)과 신호 성분 간의 차를 디지털 데이터로 한다. 이러한 구성에 의해 회로 규모나 회로 면적이나 소비 전력, 혹은 다른 장치와의 인터페이스용 배선의 수나, 이 인터페이스용 배선에 의한 노이즈나 소비 전류의 증가를 방지할 수 있다.

도 3은, 본 발명의 제2 실시 형태에 따른 CMOS 고체 촬상 장치의 개략 구성도이다. 이 제2 실시 형태의 고체 촬상 장치(1)는, 제1 실시 형태의 고체 촬상 장치(1)에 대하여, 컬럼 AD 회로(25)의 구성을 변형하고 있다.

즉, 제2 실시 형태에서의 컬럼 AD 회로(25)는, 카운터부(254)의 후단에, 이 카운터부(254)의 유지한 카운트 결과를 저장하는 n 비트의 데이터 기억부(256)와, 카운터부(254)와 데이터 기억부(256) 사이에 배치된 스위치(258)를 구비하고 있다.

스위치(258)에는, 통신 및 타이밍 제어부(20)에 의해, 소정의 타이밍에서, 제어 펄스로서의 메모리 전송 지시 펄스 CN8이 공통으로 공급된다. 스위치(258)는, 메모리 전송 지시 펄스 CN8이 공급되면, 대응하는 카운터부(254)의 카운트값을 데이터 기억부(256)에 전송한다. 데이터 기억부(256)는, 입력된 카운트값을 저장한다.

또한, 카운터부(254)의 카운트값을 소정의 타이밍에서 데이터 기억부(256)에 유지시키는 구조는, 스위치(258)를 배치하는 구성에 한하지 않고, 예를 들면 카운터부(254)와 데이터 기억부(256)를 직접 접속하면서, 카운터부(254)의 출력 인에이블을 메모리 전송 지시 펄스 CN8로 제어함으로써 실현할 수도 있고, 데이터 기억부(256)의 데이터 취득 타이밍을 정하는 래치 클럭으로서 메모리 전송 지시 펄스 CN8을 이용하는 것으로도 실현할 수 있다.

데이터 기억부(256)에는, 수평 주사 회로(12)로부터 제어선(12c)을 통하여 제어 펄스가 입력된다. 데이터 기억부(256)는, 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지는, 카운터부(254)로부터 받아들인 카운트값을 유지한다.

수평 주사 회로(12)는, 컬럼 처리부(26)의 전압 비교부(252)와 카운터부(254)의 처리와 병행하여, 각 데이터 기억부(256)가 유지하고 있었던 카운트값을 판독하는 판독 주사부의 기능을 갖는다.

이러한 제2 실시 형태의 구성에 따르면, 카운터부(254)가 유지한 카운트 결과를, 데이터 기억부(256)에 전송할 수 있기 때문에, 카운터부(254)의 카운트 동작 즉 AD 변환 처리와, 수평 신호선(18)에의 카운터부(254)의 판독 동작을 독립하여 제어하여, AD 변환 처리와 신호의 판독 동작을 병행하여 행하는 파이프 라인 동작을 실현할 수 있다.

도 4는, 제2 실시 형태의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에서의 동작을 설명하기 위한 타이밍차트이다. 컬럼 AD 회로(25)에서의 AD 변환 처리는, 제1 실시 형태와 마찬가지이다. 여기서는 그 상세한 설명을 생략한다.

제2 실시 형태에서는, 제1 실시 형태의 구성에, 데이터 기억부(256)를 추가한 것이고, 제2 실시 형태의 기본적인 동작은 제1 실시 형태와 마찬가지이지만, 카운터부(254)의 동작 전(시각 t30)에, 통신 및 타이밍 제어부(20)로부터의 메모리 전송 지시 펄스 CN8에 응답하여, 전행 Hx-1의 카운트 결과를 데이터 기억부(256)에 전송한다.

제1 실시 형태에서는, AD 변환 처리가 완료된 후가 아니면 화소 데이터를 컬럼 처리부(26)의 외부에 출력할 수 없다. 제2 실시 형태에서는, 1회째의 판독 처리(AD 변환 처리)에 앞서서 전회의 감산 동작 결과를 데이터 기억부(256)에 전송하고 있기 때문에, 판독 처리에는 제한이 없다.

이렇게 함으로써, 데이터 기억부(256)로부터 수평 신호선(18) 및 출력 회로(28)를 통한 신호 출력 동작과, 현행 Hx의 판독 동작 및 카운터부(254)의 카운트 동작을 병행하여 행할 수 있어, 보다 효율이 좋은 신호 출력이 가능해진다.

이상, 본 발명을 실시 형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 발명의 요지를 일탈하지 않는 범위에서 상기 실시 형태에 다양한 변경 또는 개량을 가할 수 있고, 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함된다.

또한, 상기한 실시 형태는, 청구항에 따른 발명을 한정하는 것은 아니고, 아직 실시 형태 중에서 설명되어 있는 구성요소의 조합의 전부가 발명을 구성하는데에 항상 필수는 아니다. 전술한 실시 형태에서의 구성요소의 조합 중 일부만으로도 본 발명을 구성하기에 충분하다.

예를 들면, 상기 실시 형태에서는, 전압 비교부(252)와 카운터부(254)로 이루어지는 컬럼 AD 회로(25)를 수직 열마다 설치하여 수직 열마다 디지털 데이터화하는 구성으로 하고 있지만, 복수의 수직 열에 대하여 하나의 컬럼 AD 회로(25)를 배치하도록 해도 된다.

또한, 상기 실시 형태에서는, 화소부(10)의 출력 측에 위치하는 컬럼 영역에 AD 변환 기능부를 설치하고 있었지만, 그 밖의 개소에 하나의 컬럼 AD 회로(25)를 설치할 수도 있다. 예를 들면, 수평 신호선(18)에 아날로그의 화소 신호를 출력하고, 수직 신호선(18) 이후에, 아날로그 신호를 디지털 신호로 변환하여 출력 회로(28)에 출력하는 구성으로 해도 된다.

이 경우에도, AD 변환용의 참조 신호와 기준 성분과 신호 성분을 포함하는 신호를 비교하여, 이 비교 동작과 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 동작을 행하여, 비교 동작이 완료된 시점에서, 기준 성분과 신호 성분 중 어느 것에 대하여 비교 동작을 행하고 있는지에 따라서 카운트 모드를 전환함으로써, 기준 성분과 신호 성분과의 차를 나타내는 디지털 데이터를, 다운 카운트 모드 및 업 카운트 모드의 2개의 모드의 결과로서 얻을 수 있다.

그 결과, 기준 성분과 신호 성분의 카운트값을 저장하는 메모리 장치의 기능을 카운터부의 래치에 의해 실현할 수 있고, AD 변환된 데이터를 보유하는 전용의 메모리 장치가 필요없다. 모든 수직 열에 대하여 하나의 AD 변환부면 충분하고, 변환부에 대한 고속의 변환 처리가 필요하게는 되지만 회로 규모는 적어진다.

또한, 상기 실시 형태에서는, 2회째의 카운트 동작을, 1회째의 카운트 동작에서 유지해 둔 카운트값으로 개시하도록 했었지만, 카운트 클럭 CK0에 동기하여 출력되는 동기식의 업다운 카운터를 이용하는 경우에는, 모드 전환 시에 특정 동작을 요하지 않는다.

그러나, 동작 제한 주파수가 최초의 플립플롭의 제한 주파수만으로 결정되어 고속 동작에 적합한 이점이 있는 비동기식의 업다운 카운터를 이용하는 경우에는, 카운트 모드를 전환했을 때, 카운트값이 파괴되게 되어, 카운트 모드 전환 시의 카운트값을 유지한 상태에서 연속하는 정상적인 카운트 동작을 행할 수 없다는 문제를 갖는다. 따라서, 2회째의 카운트 동작이, 1회째의 카운트 동작 유지해 둔 카운트값으로 개시 가능하게 하는 조정부를 설치하는 것이 바람직하다. 또한, 여기서는 조정부의 상세에 대해서는 설명을 생략한다.

또한, 상기 실시 형태에서는, 시간 순서로, 동일 화소에서의 화소 신호의 리세트 성분 ΔV(기준 성분) 후에 신호 성분 Vsig가 나타나, 1회째의 처리에서, 후단부가 정극성(신호 레벨이 클수록 플러스의 값이 큰)의 신호를 처리하도록, 리세트 성분 ΔV(기준 성분)에 대하여 비교 동작과 다운 카운트 동작을 행하고, 2회째의 처리에서, 신호 성분 Vsig에 대하여 비교 동작과 업 카운트 처리를 행하도록 했었지만, 기준 성분과 신호 성분이 나타나는 시간 순서에 상관없이, 대상 성분과 카운트 모드와의 조합이나 처리순은 임의이다. 처리 수순에 따라, 2회째의 처리로 얻어지는 디지털 데이터가 마이너스의 값이 되는 적도 있지만, 그 경우에는, 보정 연산을 하는 등의 대처를 하면 된다.

화소부(10)가 신호 성분 Vsig 후에 리세트 성분ΔV(기준 성분)을 판독할 필요가 있고, 후단부가 정극성의 신호를 처리할 필요가 있는 경우에는, 효율적인 처리를 달성하기 위해, 1회째의 처리에서, 신호 성분 Vsig에 대하여 비교 동작과 다운 카운트 동작을 행하고, 2회째의 처리에서, 리세트 성분 ΔV(기준 성분)에 대하여 비교 동작과 업 카운트 동작을 행한다.

또한, 상기 실시 형태에서는, 업 카운트 모드와 다운 카운트 모드 사이에서 전환된 카운트 모드를 갖는 업다운 카운터를 공통으로 사용한다. 기준 성분과 신호 성분에 대하여, 다운 카운트 모드와 업 카운트 모드를 조합하여 카운트 처리를 행하면 충분하다. 본 발명은 모드 전환 가능한 업다운 카운터를 이용한 구성에 한정되지 않는다.

예를 들면, 기준 성분과 신호 성분 중 어느 한쪽에 대하여 비교 동작을 행한 후에 다운 카운트 동작을 행하는 다운 카운터 회로와, 기준 성분과 신호 성분의 다른 쪽에 대하여 비교 동작을 행한 후에 업 카운트 동작을 행하는 업 카운터 회로와의 조합으로 카운터부를 구성할 수도 있다.

이 경우, 2회째의 카운트 동작을 행하는 카운트 회로는, 공지의 기술을 이용하여 임의의 초기값을 로드할 수 있는 구성의 것으로 하는 것이 바람직하다. 예를 들면, 다운 카운트 동작 후에 업 카운트 동작을 행하는 경우이면, 도 5a에 도시한 바와 같이, 1회째의 처리에서는 다운 카운터를 작동시키고, 2회째의 처리에서는 업 카운터를 작동시킨다.

이 때, 카운트 모드 전환용의 제어 신호 CN5에 응답하여 카운트 모드를 전환한 후의 업 카운트 동작의 개시 전에, 초기값 설정을 위해 전환 제어 신호 CNload를 업 카운터의 로드 단자 LDu에 공급함으로써, 다운 카운트 동작에서 취득한 다운 카운트값을 업 카운터에 설정한다.

또한, 업 카운트 동작 후에 다운 카운트 동작을 행하는 경우이면, 도 5b에 도시한 바와 같이, 1회째의 처리에서는 업 카운터를 작동시키고, 2회째의 처리에서는 다운 카운터를 작동시킨다.

이 때, 카운트 모드 전환용의 제어 신호 CN5에 응답하여 카운트 모드를 전환한 후의 다운 카운트 동작의 개시 전에, 초기값 설정을 위해 전환 제어 신호 CNload를 다운 카운터의 로드 단자 LDu에 공급함으로써, 업 카운트 동작에서 취득한 업 카운트값을 다운 카운터에 설정한다.

이렇게 함으로써, 도 5a 및 도 5b 중 어느 하나의 구성도, 기준 성분과 신호 성분 간의 감산 동작의 결과로서 제2 카운터부의 출력을 직접 얻을 수 있어, 기준 성분과 신호 성분과의 차를 취하기 위한 특정 가산 회로가 불필요하게 된다. 또한, 비특허 문헌 1에서는 필요로 하였던 감산 회로에의 데이터 전송이 불필요해져서, 그 때문에 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

또, 다운 카운트 회로와 업 카운트 회로로 구성된 카운터부에서, 2회째의 카운트 동작은, 1회째의 카운트 동작에서 취득한 카운트값이 아니라 제로로 개시할 수 있다. 이 경우, 도 5c에 도시한 바와 같이, 업 카운트 회로의 출력 Qup과 다운 카운트 회로의 출력 Qdown의 합을 취하는 가산 회로가 필요해지지만, AD 변환부마다 가산 회로를 설치하기 때문에, 배선 길이를 짧게 할 수 있고, 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.

도 5a 내지 5c에 도시한 각 구성에서, 통신 및 타이밍 제어부(20)는 상기 실시 형태와 같이 다운 카운트 회로와 업 카운트 회로의 동작의 지시를 행할 수 있다. 또한, 다운 카운트 회로와 업 카운트 회로는 모두 카운트 클럭 CK0에 응답하여 동작된다.

또한, 상기 실시 형태에서는, 단위 소자가 NMOS로 구성되지만, PMOS로 구성될 수도 있다. 이 경우, 전압 플러스와 마이너스의 관계를 반전하여 동일한 이점을 누릴 수 있다.

또한, 상기 실시 형태에 따르면, 어드레스 제어에 의해 개개의 단위 화소로부터의 신호를 판독하는 고체 촬상 장치는, 광을 수광함으로써 신호 전하를 생성하는 CMOS 센서이다. 신호 전하의 생성은, 광에 한하지 않고, 예를 들면 적외선, 자외선, 혹은 X선 등의 다른 타입의 일반 전자파에 적용 가능하고, 이 전자파의 강도에 응답하여 아날로그 신호를 출력하는 다수의 단위 소자를 포함하는 반도체 장치에 적용 가능하다.

또한, 상기 실시 형태에서, 고체 촬상 장치는, 기준 성분 및 신호 성분의 각각에 따른 신호와 AD 변환용 참조 신호를 비교하는 비교부와, 비교부에서의 비교 처리와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하여, 비교부에서의 비교 처리가 완료된 시점의 카운트값을 저장하는 카운터부를 구비하여 이루어지는 AD 변환 회로를 포함한다. AD 변환 회로는 고체 촬상 장치에 한하지 않고, 2개의 신호 성분의 차신호 성분을 AD 변환하는 임의의 전자 기기에 적용할 수 있다.

또한, AD 변환 회로는, 고체 촬상 장치나 전자 기기뿐만 아니라, 통상 개별 장치로서 제공되는 IC(Integrated Circuit; 집적 회로)나 AD 변환 모듈에 적용할 수 있다.

AD 변환 회로는 비교부와 카운터부를 포함한다. 선택적으로, 집적 회로(IC)는, AD 변환용 참조 신호를 생성하여 비교부에 공급하는 참조 신호 생성부와, 비교부가 기준 성분과 신호 성에 대하여 비교 동작을 행하고 있는지에 따라서 카운터부에서의 카운트 모드를 전환하는 제어부도 동일한 반도체 기판 위에 포함한다. 그러한 IC와 개별 칩은 모듈로 구성될 수 있다.

모듈 구성을 사용하여, 비교부와 카운터부를 제어하기 위해 필요한 기능부를 통합하여 취급할 수 있고, 모듈의 취급이나 관리가 간이하게 된다. 또한, AD 변환에 필요한 소자가 IC나 모듈로서 일체로 통합되어 있기 때문에, 고체 촬상 장치나 그 밖의 전자 기기의 완성품의 제조도 용이하게 된다.

1 : 고체 촬상 장치 3 : 단위 화소
7 : 구동부 10 : 화소부
12 : 수평 주사 회로 14 : 수직 주사 회로
15 : 행 제어선 18 : 수평 신호선
19 : 수직 신호선 20 : 통신 및 타이밍 제어부
21 : 타이밍 제어부 23 : 클럭 변환부
24 : 카운터부 25 : 컬럼 AD 회로
26 : 컬럼 처리부 27 : 참조 신호 생성부
27a : DA 변환 회로 28 : 출력 회로

Claims

이미징 영역 내의 제1 픽셀 행으로부터 송신된 리세트 신호를 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계;
상기 제1 픽셀 행으로부터 송신된 상기 리세트 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 하나에서 제1 카운트 동작을 수행하는 단계;
상기 이미징 영역 내의 상기 제1 픽셀 행으로부터 송신된 이미지 신호를 상기 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계;
상기 제1 픽셀 행으로부터 송신된 상기 이미지 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 상기 다운 카운트 모드 및 업 카운트 모드 중 다른 하나에서 제2 카운트 동작을 수행하는 단계;
상기 제1 픽셀 행으로부터 송신된 상기 리세트 신호와 상기 이미지 신호 간의 차이를 나타내는 제1 카운트 결과를 메모리에 저장하는 단계;
이미징 영역 내의 제2 픽셀 행으로부터 송신된 리세트 신호를 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계;
상기 제2 픽셀 행으로부터 송신된 상기 리세트 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 하나에서 상기 제1 카운트 동작을 수행하는 단계;
상기 이미징 영역 내의 상기 제2 픽셀 행으로부터 송신된 이미지 신호를 상기 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계; 및
상기 제2 픽셀 행으로부터 송신된 상기 이미지 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 상기 다운 카운트 모드 및 업 카운트 모드 중 다른 하나에서 상기 제2 카운트 동작을 수행하는 단계
를 포함하고,
상기 제2 픽셀 행으로부터의 상기 리세트 신호 및 상기 이미지 신호에 대한 상기 제2 카운트 동작 및 상기 제1 카운트 동작 중 적어도 하나의 기간의 적어도 일부 동안에 상기 제1 카운트 결과가 상기 메모리로부터 판독되는, CMOS 이미지 센서의 구동 방법.
제1항에 있어서, 상기 제1 카운트 동작은 상기 제2 카운트 동작이 완료된 후에 수행되는, CMOS 이미지 센서의 구동 방법.
제1항에 있어서, 상기 제2 카운트 동작은 상기 제1 카운트 동작이 완료된 후에 수행되는, CMOS 이미지 센서의 구동 방법.
CMOS 이미지 센서의 이미징 영역으로부터 송신된 신호를 비교하도록 구성되는 비교기를 갖는 A/D 변환부를 포함하는 모듈의 구동 방법으로서,
상기 CMOS 이미지 센서의 상기 이미징 영역에서 픽셀들의 행을 순서대로 선택하여 신호를 판독하는 단계;
상기 이미징 영역 내의 제1 픽셀 행으로부터 송신된 리세트 신호를 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계;
상기 제1 픽셀 행으로부터 송신된 상기 리세트 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 하나에서 제1 카운트 동작을 수행하는 단계;
상기 이미징 영역 내의 상기 제1 픽셀 행으로부터 송신된 이미지 신호를 상기 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계;
상기 제1 픽셀 행으로부터 송신된 상기 이미지 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 상기 다운 카운트 모드 및 업 카운트 모드 중 다른 하나에서 제2 카운트 동작을 수행하는 단계;
상기 제1 픽셀 행으로부터의 상기 리세트 신호 및 상기 이미지 신호 간의 차이를 나타내는 제1 카운트 결과를 메모리에 저장하는 단계;
상기 이미징 영역 내의 제2 픽셀 행으로부터 송신된 리세트 신호를 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계;
상기 제2 픽셀 행으로부터 송신된 상기 리세트 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 하나에서 상기 제1 카운트 동작을 수행하는 단계;
상기 이미징 영역 내의 상기 제2 픽셀 행으로부터 송신된 이미지 신호를 상기 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계; 및
상기 제2 픽셀 행으로부터 송신된 상기 이미지 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 상기 다운 카운트 모드 및 업 카운트 모드 중 다른 하나에서 상기 제2 카운트 동작을 수행하는 단계
를 포함하고,
상기 제2 픽셀 행으로부터의 상기 리세트 신호 및 상기 이미지 신호에 대한 상기 제2 카운트 동작 및 상기 제1 카운트 동작 중 적어도 하나의 기간의 적어도 일부 동안에 상기 제1 카운트 결과가 상기 메모리로부터 판독되는, 방법.
CMOS 이미지 센서를 포함하는 전자 기기의 구동 방법으로서,
상기 CMOS 이미지 센서의 이미징 영역에서 픽셀들의 행을 순서대로 선택하여 신호를 판독하는 단계;
상기 이미징 영역 내의 제1 픽셀 행으로부터 송신된 리세트 신호를 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계;
상기 제1 픽셀 행으로부터 송신된 상기 리세트 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 하나에서 제1 카운트 동작을 수행하는 단계;
상기 이미징 영역 내의 상기 제1 픽셀 행으로부터 송신된 이미지 신호를 상기 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계;
상기 제1 픽셀 행으로부터 송신된 상기 이미지 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 상기 다운 카운트 모드 및 업 카운트 모드 중 다른 하나에서 제2 카운트 동작을 수행하는 단계;
상기 제1 픽셀 행으로부터의 상기 리세트 신호 및 상기 이미지 신호 간의 차이를 나타내는 제1 카운트 결과를 메모리에 저장하는 단계;
상기 이미징 영역 내의 제2 픽셀 행으로부터 송신된 리세트 신호를 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계;
상기 제2 픽셀 행으로부터 송신된 상기 리세트 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 하나에서 상기 제1 카운트 동작을 수행하는 단계;
상기 이미징 영역 내의 상기 제2 픽셀 행으로부터 송신된 이미지 신호를 상기 참조 신호 생성부로부터 송신된 참조 신호와 비교하는 단계; 및
상기 제2 픽셀 행으로부터 송신된 상기 이미지 신호를 상기 참조 신호와 비교하는 단계와 병행하여, 상기 다운 카운트 모드 및 업 카운트 모드 중 다른 하나에서 상기 제2 카운트 동작을 수행하는 단계
를 포함하고,
상기 제2 픽셀 행으로부터의 상기 리세트 신호 및 상기 이미지 신호에 대한 상기 제2 카운트 동작 및 상기 제1 카운트 동작 중 적어도 하나의 기간의 적어도 일부 동안에 상기 제1 카운트 결과가 상기 메모리로부터 판독되는, 방법.