JP5282689B2 - 撮像装置及び撮像方法 - Google Patents

Description

本発明は、例えば、一画面上での露光のタイミングがイメージエリア内でずれる方式のイメージセンサを備えた撮像装置及び撮像方法に関する。

従来、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）方式のイメージセンサにおいてセンサの読み出し高速化を図る手法として、イメージエリア（画素部）をいくつかの領域に分割して、それぞれの領域の画素を独立して読み出す手法が知られている。例えば特許文献２には、イメージエリアを２つの領域に分割し、それぞれを独立に読み出せるようにする技術が記載されている。

特開２００５−３２３３３１号公報 特開２００８−１６０４３８号公報

しかしながら、ＣＭＯＳイメージセンサのように、画素信号を出力した画素がその時点から再び電荷の蓄積を開始するタイプのイメージセンサでは、イメージエリアの一画面上での露光のタイミングが画面内でずれてしまうという問題が発生する。これに起因して、動く被写体を撮影して得られた画像にひずみ（ローリング歪み）が生じてしまうことがあった。

図１６（ａ）に示すように、２１６０行（ライン）で構成されるイメージエリア２００内の各画素で得られた画素信号を、１ライン目から２１６０ライン目まで順に読み出す（スキャンする）例を考えてみる。イメージエリア２００の上側には、イメージエリア２００内の各画素列に対応したＡＤＣ２０１が設けられている。なお、図１６においてはＡＤＣ２０１を１つのみ示しているが、実際には、画素列の数に対応する数だけＡＤＣ２０１が個別に設けられているものとする。

イメージエリア２００をこのようにスキャンする場合で、図１６（ｂ）〜図１６（ｄ）に示すように、時間の経過に従ってオブジェクトＯ１が画面の左方向から右方向に移動する場合を想定する。この場合は、最終的に得られる画像は、図１６（ｅ）に示すように歪んだものとなってしまう。つまり、オブジェクトＯ１を構成する垂直の線が斜め左の方向に傾いた絵が生成されてしまう。

イメージエリアを分割してそれぞれを独立に読み出す方式を採用した場合には、このローリング歪みはより顕著なものとなる。図１７に示すように、イメージエリア２００を上下方向の２つの領域に分割し、上側の領域２００−１は上から下の方向に、下側の領域２００−２は下から上の方向にスキャンする場合を想定する。図１７（ａ）に示すように、上側の領域２００−１で得られた画素信号のＡＤ変換はＡＤＣ２０１−１が行い、下側の領域２００−２で得られた画素信号のＡＤ変換はＡＤＣ２０１−２が行う。

つまり、動作的には、イメージエリア２００−１の１ライン目の読み出しとイメージエリア２００−２の２１６０ライン目の読み出しとが同時に開始される。そして、１０８０ライン目の読み出し完了と１０８１ライン目の読み出し完了のタイミングが一致するようになる。

イメージエリア２００をこのようにスキャンする場合で、図１６（ｂ）〜図１６（ｄ）に示すように、時間の経過に従ってオブジェクトＯ１が画面の左方向から右方向に移動する場合を想定する。この場合は、最終的に得られる画像は、図１６（ｅ）に示すように歪んだものとなってしまう。つまり、画面の上半分ではオブジェクトＯ１を構成する垂直の線が左斜め方向に傾き、下半分では右斜め方向に傾いたような絵が生成されてしまう。

図１８に示すように、イメージエリア２００−１とイメージエリア２００−２の両方において、画面の上から下の方向に読み出すようにした場合にも、ローリング歪みは発生する。図１６や図１７に示した例と同様に、オブジェクトＯ１が画面内を左から右方向に移動する場合は、最終的に得られる画像は図１８（ｅ）に示すように、オブジェクトＯ１を構成する垂直の線が両イメージエリア２００において左斜め方向に傾いたものとなる。つまり、垂直方向の線がギザギザとなった絵が生成されてしまう。

つまり、図１７〜図１８に示すように、イメージエリア２００を分割してそれぞれを独立に読み出す場合には、読み出しの速度を高速化することができるが、最終的に得られる画像にローリング歪みが発生してしまうことを避けられない。一方、図１６に示すようにイメージエリア２００を上側から下側に向かって順番にスキャンすれば、読み出し時間の短縮は図れないものの、ローリング歪みをより自然なものとすることができる。

従来のイメージセンサにおいても、イメージエリア２００の読み出し方向やイメージエリア２００の分割数を変えることはできる。しかし、読み出し速度の高速化とローリング歪みの低減とのいずれかの効果を択一的に選択できるようにはなっていないという問題があった。

本発明はかかる点に鑑みてなされたものであり、１画面内の露光タイミングの同時性が保たれないイメージセンサを用いる場合に、異なる効果をもたらす２つのモードを選択的に採用できるようにすることを目的とする。

本発明の撮像装置は、レンズを通して入射される被写体の像光を光電変換して画素信号を生成する少なくとも２つの領域に分割された画素部と、画素部への入射光を遮光する遮光部と画素部への入射光を透過する透過部とを有する機械的シャッタとを備える。また、シャッタの遮光部が前記画素部の前面に位置するときに、前記画素部からの前記画素信号の読み出しを撮像素子制御部に開始させるシャッタ制御部と、画素部の分割された各領域に対応して設けられ、領域からの画素信号の読み出しを制御する駆動制御部とを備える。また、画素から出力された１画面分の画素信号を蓄積する蓄積部と、入力されたフレームレートの設定値に基づいて、蓄積部からの画素信号の読み出しタイミングを制御するタイミング制御部とを備えた。その上で、フレームレートが所定の閾値を超えている場合は、画素部の各領域からの画素信号の読み出し方向を各領域で異ならせるとともに、画素信号の読み出しを各領域で時間的に並行に行わせるための制御を行う。一方、フレームレートが所定の閾値以下である場合には、シャッタ制御部による前記機械的シャッタの制御を停止させるとともに、画素部の各領域からの画素信号の読み出し方向を各領域ですべて統一させ、各領域からの画素信号の読み出しを時間的に連続して行わせるための制御を行うようにした。

このように構成したことで、フレームレートの設定値の大きさに応じて、画素部の各領域からの画素信号の読み出しを時間的に並行に行うモードと、画素部の各領域からの画素信号の読み出しを時間的に連続して行うモードとが自動的に切り替えられる。すなわち、異なる効果をもたらす２つのモードが選択的に採用されるようになる。

本発明の一実施の形態による撮像装置の内部構成例を示すブロック図である。 本発明の一実施の形態によるロータリシャッタの構成例を示す説明図である。 本発明の一実施の形態によるロータリシャッタとイメージエリアとの位置的な対応を示す説明図である。 本発明の一実施の形態によるロータリシャッタの回転速度とイメージエリアの各位置における遮光又は露光のタイミングとの関係の例を示す説明図であり、（ａ）はａ＝０の場合のロータリシャッタの回転速度とイメージエリアの各位置における遮光又は露光タイミングとの関係を示し、（ｂ）はａ＝０となるロータリシャッタと撮像素子との位置関係の例を示し、（ｃ）はａ＝０．５の場合のロータリシャッタの回転速度とイメージエリアの各位置における遮光又は露光タイミングとの関係を示し、（ｄ）はａ＝０．５となるロータリシャッタと撮像素子との位置関係の例を示す。 本発明の一実施の形態による、ロータリシャッタによるイメージエリアの遮光時間とイメージエリアの読み出し時間との対応を示した図であり、（ａ）はＦＰＳが６０Ｐの場合の例を示し、（ｂ）はＦＰＳが２４Ｐの場合の例を示し、（ｃ）はＦＰＳが８Ｐの場合の例を示す。 本発明の一実施の形態によるイメージエリアの分割例を示した説明図であり、（ａ）は分割された領域の例を示し、（ｂ）は第１のモード選択時のイメージエリアの読み出し方法の例を示し、（ｃ）は第２のモード選択時のイメージエリアの読み出し方法の例を示す。 本発明の一実施の形態による撮像素子の内部構成例を示すブロック図である。 本発明の一実施の形態によるタイミング発生回路の内部構成例を示すブロック図である。 本発明の一実施の形態によるレジスタの構成例を示す説明図である。 本発明の一実施の形態による第１のモード実現用の設定の例を示す説明図であり、（ａ）はイメージエリアの読み出し方法の例を示し、（ｂ）はＶリセット信号とブロック選択信号とマスタ・カウンタとの関係の例を示し、（ｃ）はレジスタの設定例を示す。 本発明の一実施の形態による第２のモード及びＡＤダミー信号の有効画素読み出し後の読み出しを実現するための設定の例を示す説明図であり、（ａ）はイメージエリアの読み出し方法の例を示し、（ｂ）はＶリセット信号とブロック選択信号とマスタ・カウンタとの関係の例を示し、（ｃ）はレジスタの設定例を示す。 本発明の一実施の形態による第２のモード及びＡＤダミー信号の有効画素読み出し前の読み出しを実現するための設定の例を示す説明図であり、（ａ）はイメージエリアの読み出し方法の例を示し、（ｂ）はＶリセット信号とブロック選択信号とマスタ・カウンタとの関係の例を示し、（ｃ）はレジスタの設定例を示す。 本発明の一実施の形態による、Ｖリセット信号の供給間隔が短い場合の、第２のモード及びＡＤダミー信号の有効画素読み出し後の読み出しを実現するための設定の例を示す説明図であり、（ａ）はイメージエリアの読み出し方法の例を示し、（ｂ）はＶリセット信号とブロック選択信号とマスタ・カウンタとの関係の例を示し、（ｃ）はレジスタの設定例を示す。 本発明の一実施の形態による、Ｖリセット信号の供給間隔が少し長い場合の、第２のモード及びＡＤダミー信号の有効画素読み出し後の読み出しを実現するための設定の例を示す説明図であり、（ａ）はイメージエリアの読み出し方法の例を示し、（ｂ）はＶリセット信号とブロック選択信号とマスタ・カウンタとの関係の例を示し、（ｃ）はレジスタの設定例を示す。 本発明の一実施の形態の他の例による、イメージエリアの分割例を示す図である。 従来のイメージエリアを上から下方向にスキャンした場合のローリング歪みの発生例を示す説明図であり、（ａ）はイメージエリアでのスキャン方向の例を示し、（ｂ）〜（ｄ）はスキャン位置の移動に伴うオブジェクトの位置の遷移を示し、（ｅ）は最終的に得られた画像において発生するローリング歪みの例を示す。 従来の、上下２つの領域に分割された各イメージエリアを、上の領域は上から下の方向に、下の領域は下から上にスキャンした場合のローリング歪みの発生例を示す説明図であり、（ａ）はイメージエリアでのスキャン方向の例を示し、（ｂ）〜（ｄ）はスキャン位置の移動に伴うオブジェクトの位置の遷移を示し、（ｅ）は最終的に得られた画像において発生するローリング歪みの例を示す。 従来の、上下２つの領域に分割された各イメージエリアを、上下の領域ともに上から下にスキャンした場合のローリング歪みの発生例を示す説明図であり、（ａ）はイメージエリアでのスキャン方向の例を示し、（ｂ）〜（ｄ）はスキャン位置の移動に伴うオブジェクトの位置の遷移を示し、（ｅ）は最終的に得られた画像において発生するローリング歪みの例を示す。

以下、発明を実施するための形態（以下、本例とも称する）について説明する。本例の撮像装置は、フレームレート（Frame Per Second；以下ＦＰＳと称する）を任意の値に設定可能に構成してあるとともに、機械的回転シャッタを用いることにより、一画面での露光タイミングを一定のタイミングに制御可能に構成したものである。本例では、機械的回転シャッタとしてロータリシャッタを採用した場合を例に挙げるが、フォーカルプレーンシャッタ等の他のシャッタを用いるようにしてもよい。

さらに、本例の撮像装置は、ロータリシャッタのイメージエリアの走査速度に応じて、画素信号の読み出し速度高速化を優先する第１のモードと、ローリング歪みの軽減を優先する第２のモードとを選択的に切り替えることを行う。

なお、説明は以下の順序で行うものとする。
１．撮像装置の全体構成例
２．ロータリシャッタの回転速度とローリング歪みとの関係性について
３．第１のモードと第２のモードの概要説明
４．第１のモードと第２のモードの実現手段の詳細（撮像素子及び撮像素子内のタイミング発生回路の構成例）
５．第１のモードと第２のモードの具体的な設定例
６．変形例

１．撮像装置の全体構成例
まず、図１と図２を参照して、本実施の形態による撮像装置の全体構成例について説明する。ここでは主にロータリシャッタ使用による露光タイミングの制御を実現する構成について説明し、上述した第１のモードと第２のモード実現の具体的手段については、図３以降の図を参照して後述する。なお、本例では、ローリング歪みの軽減を優先する第２のモード選択時においては、ロータリシャッタ３を使用した露光タイミングの制御は行わないようにする。

図１は、本実施の形態による撮像装置１００の構成例を示した図である。撮像装置１００はカメラコントロールユニット１０（以下、ＣＣＵ１０と称する）と接続してある。そして、撮像装置１００とＣＣＵ１０との間では、例えばＨＤ−ＳＤＩ（High Definition-Serial Digital Interface）の規格に基づいて映像信号や制御信号がやりとりされる。

ＣＣＵ１０から撮像装置１００に対しては同期信号が送信され、その同期信号に基づいて撮像装置１００のフレーム同期周波数が決定される。そしてこのフレーム同期周波数は、撮像装置１００においてだけでなく、撮像装置１００に接続された記録再生装置や表示装置（いずれも図示略）においても統一的に使用される。

また、ＣＣＵ１０から撮像装置１００に対しては、撮像素子２での撮影間隔を規定するＦＰＳの情報も送信される。フレーム同期周波数をＰ＿Ｆとすると、フレーム同期周波数Ｐ＿ＦとＦＰＳは、下記に示す関係で使用される。
Ｐ＿Ｆ≧ＦＰＳ

例えば、撮像装置１００の撮像素子２の駆動最高速度が２４０Ｐ（240frames/s progressive）である場合には、フレーム同期周波数は２４０Ｐに設定される。そしてこの場合、ＦＰＳの値は、ユーザによって１〜２４０Ｐまでの範囲内での任意の値に設定される。フレーム同期周波数Ｐ＿Ｆと映像信号との位相関係は、Ｐ＿Ｆ＝ＦＰＳである場合のみ一定の位相関係に固定することもできるが、それ以外の場合はロックすることができない。つまり一般に不定と考えてよく、ＦＰＳの値は、フレーム同期周波数Ｐ＿Ｆに縛られることなく、Ｐ＿Ｆを超えない範囲内で自由に設定することができる。

図１に示す撮像装置１００は、レンズ１と、レンズ１を通して入射した被写体の像光を光電変換して映像信号を生成する撮像素子２と、撮像素子２のイメージエリアを所定の間隔で開口又は遮光するロータリシャッタ３とを備える。撮像素子２は、例えばＣＭＯＳイメージセンサで構成される。

また、レンズ１と撮像素子２の間には、ロータリシャッタ３を設けてある。ロータリシャッタ３の回転は、シャッタ駆動モータ４と、シャッタ制御部５と、シャッタ位置検出部６とによって制御される。シャッタ駆動モータ４は、ロータリシャッタ３を回転駆動させる。シャッタ制御部５は、シャッタ駆動モータを制御する。シャッタ位置検出部６は、ロータリシャッタ３の回転位置（回転位相）を検出してシャッタ制御部５に出力する。

ここで、図２を参照して、ロータリシャッタ３の構成例について説明する。ロータリシャッタ３は、図中に斜線で示した２箇所遮光部Ｃｌのと、それ以外の部分である開口部Ｏｐとで構成され、ロータリシャッタ３が一回転する間に、遮光と開口とが２回繰り返されるよう構成してある。なお、本実施の形態ではロータリシャッタ３に２箇所の遮光部Ｃｌを設けた例を挙げたが、この構成に限定されるものではなく、１箇所や３箇所等に設けるようにしてもよい。

このように構成されたロータリシャッタ３の開口部Ｏｐが撮像素子２のイメージエリアの前面に配置されたときには、レンズ１から入射した被写体光がイメージエリアに取り込まれて、受光信号が蓄積される。一方、撮像素子２のイメージエリアの前面に遮光部Ｃｌが配置されたときには、イメージエリアには受光信号が蓄積されない。

ロータリシャッタ３の円板の円周部には、円周上の位置を示す白と黒のマーキングＭａが、例えば１周に３０個等、所定の等間隔で配置されている。シャッタ位置検出部６は、これらのマーキングを読み取ることによりロータリシャッタ３の回転位置（位相）を検出する。具体的には、図示せぬセンサで黒のマーキングを読み取ったタイミングでパルス信号Ｐａを立ち上げ、白のマーキングを読み取るとパルス信号を立ち下げる。

ロータリシャッタ３の円周上に設けられた黒のマーキングのうち、１周に１箇所だけ他とは形状を変えてあり、シャッタ位置検出部６は、このマーキングＭｂを読み取ったタイミングで、パルス幅の異なるパルス信号Ｐｂを生成してシャッタ制御部５に供給する。なお、本実施の形態では、他とは形状を異ならせたマーキングＭｂ（第２の印）を１周で１箇所設けるようにしたが、これに限定されるものではなく、１周に２箇所等に設けるようにしてもよい。

シャッタ制御部５は、シャッタ位置検出部６から入力されるパルス信号Ｐａの出力回数をカウントするカウンタ（図示略）を備えている。このカウンタの値は、パルス信号Ｐｂが入力されるタイミングでリセットされる。これにより、シャッタ制御部５は、カウンタによるカウント値Ｃｒによって、映像信号のフレームの開始地点や、ロータリシャッタ３が撮像素子２を実際に遮光しているか否かといった、ロータリシャッタ３の物理的な配置位置情報を把握することができる。

本実施の形態では、ロータリシャッタ３の遮光部Ｃｌが撮像素子２を遮光する位置に来たときに、シャッタ制御部５がフレームの読み出し開始を指示するフレーム開始信号を生成して、撮像素子制御部７に出力する。

また、シャッタ制御部５は、ＣＣＵ１０から伝送されたＦＰＳ情報に基づいてロータリシャッタ３の回転数を制御する。シャッタ制御部５には、ＦＰＳ情報とともに、シャッタ位置検出部６から出力されたシャッタ位置情報も入力される。そしてこれらの情報に基づいて、ＦＰＳ情報により定まるロータリシャッタ３の目標回転位置（位相）と、シャッタ位置検出部６で検出された実際の回転位置（位相）との誤差を吸収する方向に修正したモータ制御信号を生成して、シャッタ駆動モータ４に供給する。つまり、シャッタ位置検出部６とシャッタ制御部５とシャッタ駆動モータ４とで、フィードバックループが形成されている。

撮像装置１００はさらに、撮像素子２の動作を制御する撮像素子制御部７と、信号処理部８と、送受信部９と、シリアルＩ／Ｏ（Input/Output）エンコーダ１１と、位相比較部１２と、電圧制御発振部１３と、タイミング制御部１４を備える。

撮像素子制御部７は、撮像素子２の図示せぬ水平・垂直走査回路を駆動して、画素信号の読み出しの制御を行う。撮像素子制御部７は、第１のモードが選択された場合には、シャッタ制御部５からフレーム開始信号を受信したタイミングで、撮像素子２に対して、１画面（フレーム）分の画素信号の読み出しを指示する同期信号を出力する。撮像素子２で読み出された１画面分の画素信号は、信号処理部８に出力される。１画面分の映像信号の読み出しを指示する同期信号は、シャッタ制御部５からフレーム開始信号が入力されない間は出力されない。

つまり、第１のモードが選択された場合には、撮像素子２からの画素信号の読み出しは、シャッタ位置検出部６からフレーム開始信号が入力されるときにのみ実行されるようになる。そして、シャッタ位置検出部６からフレーム開始信号が出力されたときには、前述したシャッタ制御部５の制御によってロータリシャッタ３の遮光部Ｃｌが撮像素子２の前面に配置されているはずである。これにより、撮像素子２からの画像信号の読み出しは、必ず遮光中に行われるようになる。

一方、第２のモードが選択された場合には、シャッタ制御部５によるシャッタ駆動モータ４の制御は、停止するようにする。すなわち、第２のモードが選択された場合には、ロータリシャッタ３は駆動されなくなる。

信号処理部８は、撮像素子２から読み出された画素信号に対して、信号の黒レベルを一定の基準値に固定するためのクランプ処理や、輪郭を強調する輪郭強調処理、表示デバイスのガンマ特性に合わせてガンマ値を調整するガンマ補正等の信号処理を施す。信号処理部８においてこのような処理が施されることにより、画素信号から映像信号が生成される。図１においては、これらの処理を行うモジュールの図示を省略してある。

信号処理部８は、これらの処理を行うモジュールの他に、撮像素子２から出力された映像信号から同期信号を分離する同期信号分離部８１と、１画面分の映像信号を蓄積するフレームメモリ８２（蓄積部）を有する。また、ＣＣＵ１０から伝送されたリターン映像に重畳されている同期信号を分離する同期信号分離部８３を有する。

同期信号分離部８１は、入力された映像信号に重畳されているＳＡＶ（Start Of Active Video）やＥＡＶ（End Of Active Video）等の同期コードを分離して同期信号を生成し、映像信号及び同期信号をフレームメモリ８２に供給する。フレームメモリ８２は、例えばアシンクロナスＦＩＦＯ（First In First Out）メモリ等で構成され、同期信号分離部８１から供給される同期信号によってフレーム同期をとりながら、映像信号の書き込みを行う。

一方、フレームメモリ８２からの映像信号の読み出しは、ＣＣＵ１０から供給されるＦＰＳ情報に基づいて、かつＣＣＵ１０から供給されるフレーム同期信号に同期して行われる。

送受信部９は、信号処理部８のフレームメモリ８２から出力される映像信号をＨＤ−ＳＤＩ信号等の周波数多重化信号に変換してＣＣＵ１０に伝送するとともに、ＣＣＵ１０から伝送された周波数多重化信号をエンコードする処理を行う。エンコードして得た戻り映像の信号は同期信号分離部８３に出力し、ＦＰＳ情報等が記載されたシリアルデータはシリアルＩ／Ｏエンコーダ１１に出力する。シリアルＩ／Ｏエンコーダ１１は、入力されたシリアルデータをその情報を必要とするモジュールに書き込む。シリアルデータとしてＦＰＳ情報が伝送された場合には、ＦＰＳ情報をシャッタ制御部５に供給する。

同期信号分離部８３は、映像信号に重畳されたＳＡＶやＥＡＶ等の同期コードを分離して水平同期信号Ｈとフレーム同期信号Ｆを抽出し、抽出した水平同期信号Ｈをタイミング制御部１４と位相比較部１２に供給する。抽出したフレーム同期信号Ｆは、タイミング制御部１４に出力する。タイミング制御部１４は、同期信号分離部８３から供給された水平同期信号Ｈと同じ周期の自走水平同期信号ＰＨを生成して位相比較部１２に出力する。

位相比較部１２は、同期信号分離部８３から入力された水平同期信号Ｈと、タイミング制御部１４から入力された自走水平同期信号ＰＨとの位相差を検出して、検出した位相差に応じた電圧を生成して電圧制御発振部１３に供給する。電圧制御発振部１３は、供給された電圧に応じて発振周波数を変化させることにより、同期信号分離部８３から入力された水平同期信号Ｈと自走水平同期信号ＰＨとの位相差がなくなるように調整する。そして、水平同期信号Ｈに位相がロックした発振周波数を有するシステムクロックＣＫを、タイミング制御部１４やフレームメモリ８２、シャッタ制御部５に出力する。

タイミング制御部１４には、同期信号分離部８３で分離されたフレーム同期信号Ｆも入力される。つまりタイミング制御部１４は、ＣＣＵ１０から伝送された水平同期信号Ｈに同期しているとともに、フレーム同期信号Ｆにも同期して動作する。そして、位相を調整した水平同期信号ＰＬＨとフレーム同期信号ＰＬＦを、フレームメモリ８２やシャッタ制御部５に供給する。

２．ロータリシャッタの回転速度とローリング歪みとの関係性について
次に、本例の撮像装置１００におけるモード１とモード２の切り替え制御の説明を行うに際して、まず図３及び図５を参照して、ロータリシャッタ３の回転速度とローリング歪みとの関係性について説明する。

図３は、図２に示したロータリシャッタ３（１回転２開口）と、撮像素子２のイメージエリアとの位置的な対応を示した図である。図３において、図２と対応する箇所には同一の符号を付してある。ロータリシャッタ３の円板径は約７０ｍｍ、円板の中央部分に設けられた光路径は約３５ｍｍであるものとする。

このようなロータリシャッタ３が、図３に示した右方向に回転することで、イメージエリア２０が遮光又は開口される。図３においては、イメージエリア２０の左上端の座標を（０，０）、右上端の座標を（１，０）、画面中央位置の座標を（０．５，０．５）、左下端の座標を（０，１）、右下端の座標を（１，１）と示してある。

図４（ａ）と図４（ｃ）は、イメージエリア２０の各位置をロータリシャッタ３が遮光又は開口するタイミングを、角度換算した値で示したものである。横軸はロータリシャッタ３の基準点Ａ（図３参照）における角度θを示し、縦軸はロータリシャッタ３の透過率（相対的透過光量）を示す。

図４（ａ）は、
（ロータリシャッタ３の挿入位置から撮像素子２までの距離）／（瞳距離）＝ａ
とした場合の、ａ＝０の場合の例を示す。ａ＝０とは、ロータリシャッタ３の回転面から撮像面までの距離ｑ＜＜レンズ１の射出瞳からロータリシャッタ３の回転面までの距離ｐであることを意味する。すなわち、図４（ｂ）に示すように、ロータリシャッタ３を撮像素子２の直前に配置した場合か、瞳距離が無限遠のレンズを使用した場合の例を示す。図４（ｃ）は、ａ＝０．５の場合の例を示したものである。ａ＝０．５の場合とは、ｐ＝ｑであることを示す。すなわち、図４（ｄ）に示すように、ロータリシャッタ３を、撮像素子２とレンズ１の射出瞳位置とのちょうど中間に配置した場合の例を示している。

図４（ａ）に示されるように、イメージエリア２０の左上端の位置（０，０）が遮光されるタイミングと、左下端の位置（０，１）が遮光されるタイミングとが、角度に換算して約２２°ずれている。これは、ロータリシャッタ３の回転速度が有限であることに起因する。つまり、イメージエリア２０の遮光が開始されてから終了されるまでに、約２２°に換算された時間がかかることになる。

図４（ｃ）に示したａ＝０．５の場合の例、つまり、瞳との距離がより遠い場合には、イメージエリア２０上の特定の位置において遮光（又は開口）が開始されてから終了されるまでの時間が、より長くなることが示されている。すなわち、イメージエリア２０の特定の位置における遮光又は開口のタイミングが、イメージエリア２０内の異なる位置間でより大きくずれることを意味する。

図５は、ＦＰＳを６０Ｐ、２４Ｐ、８Ｐのように変化させた場合の、ロータリシャッタ３によるイメージエリア２０の遮光時間と、イメージエリア２０の読み出しにかかる時間との関係を示した図である。図５では、これらの時間を回転角に換算して示している。図５（ａ）〜図５（ｃ）の各図における横軸は回転角を示し、縦軸はロータリシャッタ３の透過率を示す。なお、図５におけるロータリシャッタ３の円板の大きさは図３に示したものと対応しているが、ロータリシャッタ３の構成は、説明を簡単にするために、１回転１開口であるものとして説明する。

図５（ａ）は、ＦＰＳ＝６０Ｐとした場合の例を示した図である。この場合、３６０°で示される、ある画面を読んでから次の画面を読むまでにかかる時間は、１６．７ｍｓとなる。また、ロータリシャッタ３によってイメージエリア２０の一部が遮光され始めてからイメージエリア２０の全面が完全に遮光されるまでの時間（遮光時間）をＴｓとすると、遮光時間Ｔｓは、角度に換算して２２°、時間で示すと１ｍｓとなる。一方、イメージエリア２０を上方向から下方向に順方向に読み出す際にかかる時間（読み出し時間）をＴｒとすると、読み出し時間Ｔｒは、８．３ｍｓかかるものとする。

つまり、図５（ａ）に示すようにＦＰＳ＝６０Ｐの場合には、
（遮光時間Ｔｓ）／（読み出し時間Ｔｒ）≒１／８
となる。
この場合は、ロータリシャッタ３を使用することにより、画面の一番上端を読み出す時間と一番下端を読み出す時間との時間差を、１／８に短縮することができる。従って、その分ローリング歪みを抑制することができる。

これに対して、図５（ｂ）に示すように、ＦＰＳ＝２４Ｐの場合は、
（遮光時間Ｔｓ）／（読み出し時間Ｔｒ）
＝２．５（ｍｓ）／８．３ｍｓ≒３／１０となる。
つまり、ロータリシャッタ３を使用することによってもたらされるローリング歪みの改善効果が、ＦＰＳが６０Ｐの場合と比べて弱くなってしまう。

さらに、図５（ｃ）に示すように、ＦＰＳ＝８Ｐの場合は、
（遮光時間Ｔｓ）／（読み出し時間Ｔｒ）
＝８（ｍｓ）／８．３ｍｓ≒１となる。
つまり、ロータリシャッタ３を使用することによってもたらされるローリング歪みの改善効果は、殆ど無いに等しいものとなってしまう。

すなわち、ＦＰＳをある一定の値（本例では８Ｐ）以下に設定して使用する場合には、イメージエリア２０の露光位置と被写体の位置との関係によっては、ロータリシャッタ３を使用することで、ローリング歪みをより増大させてしまうこととなってしまう。

このような問題を解決するため、本例の撮像装置１００では、ＦＰＳが８Ｐ以下に設定された場合には、ロータリシャッタ３の駆動を行わないようにする。それとともに、ローリング歪みをより自然なものとするために、イメージエリア２０の読み出しを画面の上方向から下方向の順方向で行う。このようなモードを、第２のモードと称する。

一方、ＦＰＳが８Ｐより大きい値に設定された場合には、ロータリシャッタ３を駆動させてローリング歪みを抑制するとともに、イメージエリア２０を分割した各領域を独立に読み出すことによって、おおよそ、Ｔｒ／２の時間で読み出せることになる。すなわち、読み出しの高速化を図ることができる。以下の説明では、このモードを、第１のモードと称する。このとき、ロータリシャッタ３の回転位相は、イメージエリア２０における有効画素読み取り時にイメージエリア２０を遮光するように制御される。

なお、本例では、モード切り替えの閾値としてＦＰＳ＝８Ｐを採用しているが、この値に限定されるものではない。この値は、ロータリシャッタ３の円板の大きさや構成、イメージエリア２０の読み出し速度等によって定まるものであるためである。モード切り替えの条件をより抽象的に表現すると、以下のようになる。
遮光時間Ｔｓ＜読み出し時間Ｔｒ→第１のモード
遮光時間Ｔｓ≧読み出し時間Ｔｒ→第２のモード

３．第１のモードと第２のモードの概要説明
次に、図６と図７とを参照して、本例の撮像装置１００による第１のモードと第２のモードとの実現手段の概要について説明する。本例の撮像装置１００では、図６（ａ）に示すように、イメージエリア２０を上下方向の２つの領域に分割している。そして、それぞれのエリアで得られた画素信号を、エリア内の各画素列に対応して設けたＡＤＣ２６ａ及び／又はＡＤＣ２６ｂがそれぞれ独立して読み取る。

また本例の撮像装置１００は、ＡＤＣ２６ａとＡＤＣ２６ｂのみを動作させた状態で得られる信号（以下、ＡＤダミー信号と称する）をＡＤＣ２６ｂに読み取らせ、有効画素との差分をとることで、固定パターンノイズの除去も行えるようにしている。

モード１が選択された場合には、図６（ｂ）に示すように、ＡＤＣ２６ａによる画素信号の読み出しと、ＡＤＣ２６ｂによる画素信号の読み出しとを並行して行う。このとき、上側のイメージエリア２０ａの読み出しはライン１からライン１０８０の方向に行い、下側のイメージエリア２０ｂの読み出しは、二点鎖線で示すようにライン２１６０からライン１０８１の方向に行うようにする。

なお、ＡＤダミー信号の読み取りは、図６（ｂ）に示した例では、有効画素領域内の画素信号の読み取りの終了後に行うようにしている。

このような方法で読み出しを行うことにより、画素信号の読み出しが高速化される。また、１０８０ライン目と１０８１ライン目とをほぼ同時に読み出すことで、外来ノイズ等が入ってきた場合でも、ノイズに対する影響の差が画面の上下の境目において出にくくなる。これにより、不自然な画になってしまうことを最小限にとどめることができる。

モード２が選択された場合には、まず、ＡＤＣ２６ａが上側のイメージエリア２０ａの画素信号の読み出しを行い、続いてＡＤＣ２６ｂが下側のイメージエリア２０ｂの読み出しを行うようにする。この場合の画素信号の物理的配置上における読み出し方向は、イメージエリア２０ａと２０ｂのいずれにおいても、画面の上から下の方向に行う。（イメージエリア２０ａでは実線で示す方向、イメージエリア２０ｂでは一点鎖線で示す方向）この場合も、ＡＤダミー信号の読み取りは、各エリアにおいて画素信号の読み取りが終了したタイミング（上側のイメージエリア２０ａであれば１０８１ライン目のアドレスが指定されたタイミング）から開始するようにしている。

このような方法で読み出しを行うことにより、読み出しの高速化を図ることはできないが、最終的に得られる画像におけるローリング歪みが、図１６（ｅ）に示したもののようになる。つまり、図１７（ｅ）や図１８（ｅ）に示したものよりも、より自然な絵とすることができる。

４．第１のモードと第２のモードの実現手段の詳細
［撮像素子の内部構成例］
次に、図７〜図９を参照して、本例の撮像装置１００による第１のモードと第２のモードとの具体的な実現手段について説明する。まず、図７のブロック図を参照して、撮像素子２（図１参照）の内部構成例について説明する。

図７に示す撮像素子２は、イメージエリア２０ａ及びイメージエリア２０ｂと、駆動制御部３０ａ，３０ｂと、カラム毎に配置されたＡＤＣ２６ａ及びＡＤＣ２６ｂとにより構成される。駆動制御部３０には、行デコーダ・ドライバ回路２１ａ，２２ａ，２１ｂ，２２ｂと、列選択回路２７ａ，１６ｂとが含まれる。なお、図７は機能ブロックの説明図であるため、図７に示した配置とシリコン・チップ上の実際の配置とは異なる。

イメージエリア２０ａ内の各画素（図示略）が蓄積した電荷は、行デコーダ・ドライバ回路２１ａと２２ａによって指定された行毎に、列方向の信号線上に画素信号として読み出され、ＡＤＣ２６ａに供給される。ＡＤＣ２６ａでは、画素信号がデジタルの信号に変換する処理が行われる。なお、図７においてもＡＤＣ２６ａ（ＡＤＣ２６ｂ）を１つのみ示してあるが、実際は各画素列単位で個別にＡＤＣが設けられているものとする。

ＡＤＣ２６ａを構成する各ＡＤＣでデジタルの信号に変換された画素信号は、列選択回路２７ａで選択された列毎に読み出され、図１に示した信号処理部８に出力される。

なお、イメージエリア２０ｂを駆動する各ブロックも、上述したイメージエリア２０ａを駆動する各ブロックと同様の動作を行うものであるため、これらについての説明は省略する。

タイミング発生回路３１は、外部から入力される同期信号やセンサ駆動用クロック、センサリセット用信号、シリアル通信等（いずれも図示略）に基づいてタイミング信号を生成する。そして、生成したタイミング信号を、行デコーダ・ドライバ回路２１ａ，２２ａと、行デコーダ・ドライバ回路２１ｂ，２２ｂとに供給する。また、本例のタイミング発生回路３１は、行デコーダ・ドライバ回路２１ａ，２２ａと行デコーダ・ドライバ回路２１ｂ，２２ｂに対応して、２つ設けられる。そして、各タイミング発生回路３１がモード（第１のモードと第２のモード）の設定に応じて内容の異なる駆動信号を生成し、生成した駆動信号を、行デコーダ・ドライバ回路２１ａ，２２ａ又は行デコーダ・ドライバ回路２１ｂ，２２ｂに供給する。タイミング発生回路３１の詳細については、次の図８及び図９を参照して説明する。

［タイミング発生回路の内部構成例］
図８は、タイミング発生回路３１の内部構成例を示すブロック図である。タイミング発生回路３１は、マスタ・カウンタ３１０と、イメージエリア２０ａと２０ｂに対応して設けられた制御部３１１ａ及び制御部３１１ｂ（制御部３１１ｂは図示略）とで構成される。

マスタ・カウンタ３１０には、Ｈリセット信号とＶリセット信号が入力される。そして、Ｖリセット信号が入力されたタイミングでカウント値をリセットし、Ｈリセット信号が入力される毎にカウント値を１ずつアップする。マスタ・カウンタ３１０でカウントされたカウント値は、制御部３１１ａ内の比較器３１２ａに供給される。

図８の左側に図示された「開始カウンタ＿ブロック１」や「開始画素行＿ブロック１」の文字は、図示せぬレジスタ（記憶部）内に予め設定された設定値を示す。ここで、図９を参照して、レジスタ内に設定される各設定値について説明する。

レジスタ内に設定される設定値としては、図９に示すように、「開始カウンタ」、「開始画素行」、「読み出しライン数」、「読み出し方向」がある。これらの設定値は、分割されたイメージエリア２０毎に、かつ「ブロック１」と「ブロック２」という２つのパターン毎に異なる値が設定される。

「ブロック１」として設定された内容は、Ｖリセット信号の立ち下がり時にブロック選択信号がＬｏｗである場合に実行され、「ブロック２」として設定された内容は、Ｖリセット信号の立ち下がり時にブロック選択信号がＨｉｇｈである場合に実行される。

そして、ブロック選択信号は、ロータリシャッタ３によるイメージエリア２０の遮光が完了したタイミングでＬｏｗに設定され、イメージエリア２０が完全に露光されたタイミングでＨｉｇｈに設定される。この設定の切り替えは、シャッタ制御部５（図１）から供給される信号に基づいて行われる。

例えば「ブロック１」に有効画素を読み出すための設定をし、「ブロック２」ではＡＤダミー信号を読み出すための設定をしておけば、Ｖリセット信号が入力され、そのときにイメージエリア２０が遮光状態であれば、有効画素の読み出しが行われるようになる。一方、Ｖリセット信号が入力されたタイミングにおいて、イメージエリア２０が露光状態である場合には、ＡＤダミー信号の読み出しが行われるようになる。

再びレジスタの設定値の説明に戻ると、「開始カウンタ」には、指定された上又は下のイメージエリア２０の読み出しを開始させるためのトリガとなるカウント値が設定される。「開始画素行」には、画素信号の読み出しを行うイメージエリア２０内の行番号を指定する値が設定される。「読み出しライン数」には、読み出しを行う行数を指定する値が設定される。「読み出し方向」には、イメージエリア２０の読み出しを画面の上端から行うのか、下端から行うのかを指定する値が設定される。具体的には、ライン数がカウントアップされる方向を指定する場合には「Ｕｐ」が設定され、ライン数がカウントダウンされる方向を指定する場合には「Ｄｏｗｎ」が設定される。

つまり、マスタ・カウンタ３１０から入力されるカウント値が「開始カウンタ」に設定されたカウント値と一致したときに、レジスタ内の同じ行で設定した各設定値に基づいて画素信号の読み出しが行われる。すなわち、指定されたイメージエリア２０において、「開始画素行」として指定された行を起点として、「読み出し方向」で指定された方向に、「読み出しライン数」で設定された行数分の画素信号が読み出される。

ここで、再び図８に戻って説明を続ける。スイッチＳＷは、「ブロック１」と「ブロック２」の設定とを切り替えるためのスイッチであり、その接続先の制御は、ブロック切替部３１５によって行われる。ブロック切替部３１５によるスイッチＳＷの切り替え制御は、前述したブロック選択信号と、「読み出し方向設定信号」とに基づいて行われる。

「読み出し方法設定信号」とは、スイッチＳＷの切り替え方を制御する信号である。具体的な値としては、「パラレル」と「シーケンシャル」の２値を有しており、第１のモードが選択された場合に「パラレル」が選択され、第２のモードが選択された場合に「シーケンシャル」が選択される。

「パラレル」が選択された場合には、「ブロック選択信号」が意味を持つ。すなわち、Ｖリセット信号が入力されたときに、「ブロック選択信号」がＬｏｗであれば、「ブロック１」の設定内容に従ってイメージエリア２０（ＡＤダミー信号も含む）の読み出しが行われる。Ｈｉｇｈである場合には、「ブロック２」の設定内容に従ってイメージエリア２０が読み出される。一方、「シーケンシャル」が選択された場合には、Ｖリセット信号が入力されると、まず「ブロック１」の設定内容が読み出された後に、自動的に「ブロック２」の設定内容が読み出され、読み出された設定内容に従ってイメージエリア２０が読み出されるようになる。

比較器３１２ａには、「ブロック１」において設定された開始カウンタの値（開始カウンタ＿ブロック１）か、「ブロック２」において設定された開始カウンタの値（開始カウンタ＿ブロック２）のうち、スイッチＳＷによって選択された方の値が入力される。また、比較器３１２ａには、マスタ・カウンタ３１０から供給されるカウント値も入力される。

つまり比較器３１２ａは、マスタ・カウンタ３１０から供給されたカウント値と、「開始カウンタ＿ブロック１（又は２）」として設定されたカウンタ値とを比較する。そして、マスタ・カウンタ３１０から供給されたカウント値が、「開始カウンタ＿ブロック１（又は２）」として設定されたカウンタ値と一致した場合に、“ｔｒｕｅ”を示す信号を駆動信号生成部３１４に供給する。一致しなかった場合には、“ｆａｕｌｓｅ”を示す信号を駆動信号生成部３１４に供給する。

駆動信号生成部３１４は、カウントアップとカウントダウンの切り替えが可能なカウンタで構成される。そして駆動信号生成部３１４には、比較器３１２ａから供給された信号と、「開始画素行＿ブロック１（又は２）」の設定値と、「読み出し方向＿ブロック１（又は２）」の設定値と、Ｈリセット信号とが入力される。駆動信号生成部３１４は、比較器３１２ａから“ｔｒｕｅ”を示す信号が入力されたタイミングで、「開始画素行＿ブロック１（又は２）」に設定された値を初期値としてロードする。そして、「読み出し方向＿ブロック１（又は２）」の設定値に基づいて、Ｈリセット信号が入力される毎に、駆動信号生成部３１４のカウント値がカウントアップ又はカウントダウンされる。そのカウント結果が画素信号の読み出し行を指定する駆動信号となり、Ｈリセット信号に同期して行デコーダ・ドライバ回路２１ａ，２２ａに供給される。

駆動信号生成部３１４とブロック切替部３１５には、比較器３１３ａから供給される信号も入力される。比較器３１３ａでは、「読み出しライン数＿ブロック１（又は２）」として設定された行数と、実際に駆動信号生成部３１４から出力された駆動信号内で指定された行数との比較が行われる。そして、実際に読み出されたラインの行数が「読み出しライン数＿ブロック１（又は２）」として設定された行数と一致したときに、読み出しを停止するための信号を生成して駆動信号生成部３１４に供給する。そのとき、「読み出し方法設定信号」の値が「シーケンシャル」であり、かつスイッチＳＷが「ブロック１」を選択していた場合は、ブロック切り替え３１５は、比較器３１３ａからの入力を受けてスイッチＳＷを「ブロック２」に切り替える。

５．第１のモードと第２のモードの具体的な設定例
［第１のモード・有効画素の読み出し後にＡＤダミー信号を読み出し］
次に、第１のモードと第２のモードの具体的な設定例について、図１０〜図１４を参照して説明する。図１０は、第１のモードを実現する場合の設定例を示したものである。

第１のモードでは、イメージエリア２０ａの読み出しとイメージエリア２０ｂの読み出しとを同時に行うとともに、イメージエリア２０ａの読み出しは画面の上から下の方向に、イメージエリア２０ｂの読み出しは画面の下から上の方向に行う。

すなわち、図１０（ａ）に示すようにイメージエリア２０ａにおける１ライン目から１０８０ライン目までの読み出しと、イメージエリア２０ｂにおける２１６０ライン目から１０８１ライン目までの読み出しとを並行して行う。両イメージエリア２０の並行読み出しは、ことにより実現される。

また、ＡＤＣ２６ａとＡＤＣ２６ｂで生成された各ＡＤダミー信号を、有効画素の読み出しが完了した後に読み出すようにしている。

これらの動作は、レジスタに対して行われた図１０（ｃ）に示した設定に基づいて、図８に示した駆動信号生成部３１４によって読み出し行を指定する駆動信号が生成され、その駆動信号に基づいて画素信号が読み出されることにより実現する。

「上ＡＤ・ブロック１」の行には、イメージエリア２０の上側の領域であるイメージエリア２０ａでの、「ブロック１」が選択された場合の動作を実現するための設定が記載されている。「開始カウンタ」には“０”が設定してある。図１０（ｂ）に示した例によれば、マスタ・カウンタ３１０から供給されるカウント値が“０”になった時で、（ハ）として示したＶリセット信号が入力された時には、ブロック選択信号は（ニ）に示すようにＬｏｗである。これにより、イメージエリア２０ａ側の駆動信号生成部３１４（図８参照）には、図１０（ｃ）の「上ＡＤ・ブロック１」として設定された内容が供給される。

「開始画素行」には、“１／ｗｉｎ＿ｓｔａｒｔ１”が設定されている。“／（スラッシュ）”は「又は」を意味する記号として使用されているものであり、設定値として“１”又は“ｗｉｎ＿ｓｔａｒｔ１”が設定されていることを意味する。“ｗｉｎ＿ｓｔａｒｔ１”とは、画像の一番上からではなく任意の行から読み出しを開始させる「ウィンドウ読み出し」の動作時に選択される設定値であり、“１”〜“１０７９”の間の任意の値が設定される。

「読み出しライン数」には、“１０８０／ｗｉｎ＿ｗｉｄｔｈ”が設定されている。ここでの“ｗｉｎ＿ｗｉｄｔｈ”も、「ウィンドウ読み出し」の動作時に設定される読み出す行数を指定するための設定値であり、“１”〜“１０８０”の間の任意の値が設定される。「読み出し方向」には、“Ｕｐ”が設定されている。

「上ＡＤ・ブロック２」の行には、イメージエリア２０ａでの、「ブロック２」が選択された場合の動作を実現するための設定が記載されている。「開始カウンタ」には“０”が設定してある。

「開始画素行」には、“２１６１”が設定されている。つまり、有効画素領域の画素信号の読み出しが終了する２１６０ライン目の、次のラインである２１６１ライン目が、読み出しを開始する行数として指定されている。本例の撮像素子２（図１参照）では、このライン（“２１６１”以上）が指定されたときには、ＡＤＣ２６ａがどの画素の読み出しも行わないままＡ／Ｄ変換のみを動作させる。この動作は、ＡＤＣ２６の各列の特性のばらつきを知る目的で行うものである。そして、このようにして生成された信号を「ＡＤダミー信号」と呼んでいる。そして、ＣＣＵ１０（図１参照）が、このＡＤダミー信号を元に、ＡＤＣ２６の各列を構成する各ＡＤ変換器のばらつき（画面上に縦筋模様として現れることが多い）を補正する。以下、この補正を「タテスジ補正」と称する。なお、ＡＤダミー信号の読み出しは、有効画素領域以外の領域であればどこで行ってもよい。従って、図１０（ｃ）の（ホ）と（へ）に示す「開始カウンタ」を任意の値に設定することで、好みのタイミングでＡＤダミー信号の読み出しを行うことができる。

「読み出しライン数」には、“１〜１０８０”が設定されている。実際には、“１〜１０８０”の中のいずれかの値（本数）が設定されるものとする。この値を大きく設定することで、ＡＤダミー信号の読み出しライン数を大きくすることができる。反対に、小さくすれば、ＡＤダミー信号の読み出しライン数を小さくすることができる。

ＡＤダミー信号の読み出しライン数を大きくすることにより、より多くのＡＤダミー信号を使用してノイズのキャンセルを行える。これにより、ＣＣＵ１０（図１参照）が、複数行分のＡＤダミー信号の同期加算平均をとったものを用いて、ＡＤＣ２６ａ又はＡＤＣ２６ｂが動作することにより発生するランダムノイズを抑制した、タテスジ補正を行うことができる。しかし、ＡＤダミー信号の読み出し本数を増やすことによって、消費電力の増大や処理時間の遅延といった問題も発生してしまう。

このため、ＡＤダミー信号を読み出す場合の「読み出しライン数」では、補正したい有効画素に含まれるノイズの量等に応じて適切な値を設定できるようにしてある。

「上ＡＤ・ブロック２」の「読み出し方向」には、「Ｕｐ」が設定されている。

「下ＡＤ・ブロック１」の「開始カウンタ」には、“０”が設定されている。また、「開始画素行」には、“２１６０／ｗｉｎ＿ｓｔａｒｔ２”が設定されている。ここでの“ｗｉｎ＿ｓｔａｒｔ２”も、「ウィンドウ読み出し」の動作時にされる設定値であり、“１”〜“１０７９”の間の任意の値が設定される。「読み出しライン数」には、“１０８０／ｗｉｎ＿ｗｉｄｔｈ”が設定されている。ここでの“ｗｉｎ＿ｗｉｄｔｈ”も、「ウィンドウ読み出し」の動作時に設定される読み出す行数を指定するための設定値であり、“１”〜“１０８０”の間の任意の値が設定される。「読み出し方向」には、“Ｄｏｗｎ”が設定されている。

「下ＡＤ・ブロック２」の「開始カウンタ」には、“０”が設定されている。また、「開始画素行」には、“２１６１”が設定されており、「読み出しライン数」には、“１〜１０８０”のうちの任意の値（本数）が設定されている。また、「読み出し方向」には、“Ｕｐ”が設定されている。

このような設定がされた状態で、ＦＰＳが８Ｐより大きい値に設定されると、「第１のモード」の動作を実現するために、まず「読み出し方法設定信号」が「パラレル」に設定される。続いて、Ｖリセット信号が入力され、そのときに「ブロック選択信号」が“Ｌｏｗ”であった場合には、「ブロック１」の設定が読み出される。

図１０（ｂ）に、Ｖリセット信号とブロック選択信号、そしてマスタ・カウンタ３１０でのカウント値との関係を示してある。Ｖリセット信号が供給される毎に、ブロック選択信号の値が“Ｈｉｇｈ”と“Ｌｏｗ”とで切り替わっていることが示されている。上述したように、ブロック選択信号は、ロータリシャッタ３によるイメージエリア２０の遮光が完了したタイミングでＬｏｗに設定され、イメージエリア２０が完全に露光されたタイミングでＨｉｇｈに設定される。

すなわち、ブロック選択信号が“Ｈｉｇｈ”である間は、イメージエリア２０は露光状態にあり、ブロック選択信号が“Ｌｏｗ”である間は、イメージエリア２０は遮光状態にあることになる。また、図１０（ｂ）には、マスタ・カウンタ３１０のカウント値が、Ｖリセット信号が供給される毎に“０”にリセットされることが示されている。

これにより、まず上側のイメージエリア２０ａにおいて、マスタ・カウンタ３１０（図８参照）から入力されたカウンタ値が「開始カウンタ」として指定された“０”となったタイミングで、「開始画素行」として指定された１ライン目の画素信号が読み出される。そして、画素信号の読み出しが、「読み出しライン数」として指定された１０８０本目まで行われる。このときの読み出し方向は、「読み出し方向」として「Ｕｐ」が設定されているため、ライン数が増える方向（画面の上から下の方向）に向かって行われる。

この動作と並行して、下側のイメージエリア２０ｂにおいても、マスタ・カウンタ３１０（図８参照）から入力されたカウンタ値＝“０”となったタイミングで、「開始画素行」として指定された２１６０ライン目の画素信号が読み出される。そして、画素信号の読み出しが、「読み出しライン数」として指定された１０８０本目まで行われる。このときの読み出し方向は、「読み出し方向」として「Ｄｏｗｎ」が設定されているため、ライン数が減る方向（画面の下から上の方向）に向かって行われる。

このように、図１０（ｃ）に示した設定値に基づいて、イメージエリア２０ａとイメージエリア２０ｂの読み出しが並行して行われることで、画素信号の読み出しが高速に（倍速で）行われるようになる。

続いて、次のＶリセット信号が入力されてマスタ・カウンタ３１０のカウント値が“０”にリセットされると、そのときに「ブロック選択信号」が“Ｈｉｇｈ”であった場合には、「ブロック２」の設定が読み出される。

これにより、まず上側のイメージエリア２０ａにおいて、マスタ・カウンタ３１０から入力されたカウンタ値が「開始カウンタ」として指定された“０”となったタイミングで、「開始画素行」として指定された２１６１ライン目のＡＤダミー信号が読み出される。そして、ＡＤダミー信号の読み出しが、「読み出しライン数」として指定された所定の本数分まで行われる。このときの読み出し方向は、「読み出し方向」として「Ｕｐ」が設定されているため、ライン数が増える方向（画面の上から下の方向）に向かって行われる。このとき、２１６１ライン目以降はずっとＡＤダミー信号が読まれるように設定されているため、ＡＤダミー信号を所望の本数だけ読むことができる。

この動作と並行して、下側のイメージエリア２０ｂにおいても、マスタ・カウンタ３１０から入力されたカウンタ値＝“０”となったタイミングで、「開始画素行」として指定された２１６１ライン目のＡＤダミー信号が読み出される。そして、ＡＤダミー信号の読み出しが、「読み出しライン数」として指定された所定の本数分まで行われる。このときの読み出し方向は、「読み出し方向」として「Ｕｐ」が設定されているため、ライン数が増える方向（画面の上から下の方向）に向かって行われる。ここでも、２１６１ライン目以降はずっとＡＤダミー信号が読まれるように設定されているため、ＡＤダミー信号を所望の本数だけ読むことができる。

このようにして読み出された所定の本数分のＡＤダミー信号は、ＣＣＵ１０（図１参照）内の信号処理部で同期加算平均がとられる。そして、同期加算平均によって得られた値と有効画素との差分を取ることにより、固定パターンノイズの除去が行われる。

［第２のモード・有効画素の読み出し後にＡＤダミー信号を読み出し］
次に、図１１〜図１４を参照して、第２のモードを実現するための設定例及びその動作について説明する。図１１は、ＡＤダミー信号の読み出しを有効画素の読み出し終了後に行う場合の例を示したものである。

第２のモードでは、イメージエリア２０ａの読み出しが終了した後に、イメージエリア２０ｂの読み出しを行う。このときの読み出し方向は、イメージエリア２０ａとイメージエリア２０ｂのいずれにおいても、画面の上から下の方向に行う。

すなわち、図１１（ａ）に示すように、まず、イメージエリア２０ａにおける１ライン目から１０８０ライン目までの読み出しを行い、その後で、イメージエリア２０ｂにおける１０８１ライン目から２１６０ライン目までの読み出しを行う。このような読み出しは、「ブロック１」において有効画素の読み出し設定を行い、「ブロック２」においてＡＤダミー信号の読み出し設定を行うとともに、「読み出し方法設定信号」を「シーケンシャル」に設定することにより実現できる。

そしてこのような動作は、レジスタに対して行われた図１１（ｃ）に示した設定に基づいて、図８に示した駆動信号生成部３１４によって読み出し行を指定する駆動信号が生成され、その駆動信号に基づいて画素信号が読み出されることにより実現する。

なお、第２のモードが選択される場合、すなわちＦＰＳの値が８Ｐ以下に設定された場合には、ロータリシャッタ３の駆動を行わないようにしているため、ロータリシャッタ３を駆動するシャッタ制御部５（図１参照）からの信号も供給されない。従って、Ｖリセット信号の供給時におけるイメージエリア２０の露光／遮光状態を判断するためのブロック選択信号も、出力されない。よって、マスタ・カウンタ３１０のカウント値は、Ｖリセット信号の入力時にのみ“０”にリセットされる。

図１１（ｃ）の「上ＡＤ・ブロック１」の「開始カウンタ」には“０”が設定してあり、「開始画素行」には、“１／ｗｉｎ＿ｓｔａｒｔ１”が設定されている。また、「読み出しライン数」には、“１０８０／ｗｉｎ＿ｗｉｄｔｈ１”が設定されており、「読み出し方向」には、“Ｕｐ”が設定されている。“ｗｉｎ＿ｓｔａｒｔ１”と“ｗｉｎ＿ｗｉｄｔｈ１”については既に説明済みであるため、ここでの説明は省略する。

「上ＡＤ・ブロック２」の「開始カウンタ」には、“１０８０／ｗｉｎ＿ｗｉｄｔｈ１＋１”が設定されている。つまり、「上ＡＤ・ブロック２」の行に設定された内容は、上側のイメージエリア２０ａでの有効画素の読み出しがで終了し、マスタ・カウンタ３１０の値がインクリメントされたタイミングで実行される。

「開始画素行」には、“２１６１”が設定されている。このラインが指定されたときに、ＡＤＣ２６ａによるＡＤダミー信号の生成が開始される。

「読み出しライン数」には、“１〜１０８０”の中の任意の値（本数）が設定されており、「読み出し方向」には“Ｕｐ”が設定されている。

「下ＡＤ・ブロック１」の「開始カウンタ」には、“１０８０／ｗｉｎ＿ｗｉｄｔｈ１＋１”が設定されている。つまり、「下ＡＤ・ブロック１」の行に設定された内容は、イメージエリア２０ａでの有効画素の読み出しが１０８０（ｗｉｎ＿ｗｉｄｔｈ１）ライン目で終了し、マスタ・カウンタ３１０の値が“１０８１（ｗｉｎ＿ｗｉｄｔｈ１＋１）”となった時に実行される。

「開始画素行」には、“１０８１”が設定されており、「読み出しライン数」には“１０８０／ｗｉｎ＿ｗｉｄｔｈ２”が設定されている。また、「読み出し方向」には、“Ｕｐ”が設定されている。

「下ＡＤ・ブロック２」の「開始カウンタ」には、“２１６０”が設定されている。つまり、「下ＡＤ・ブロック２」の行に設定された内容は、下側のイメージエリア２０ｂにおいて２０６０ライン目の有効画素の読み出しが完了した後に、マスタ・カウンタ３１０のカウント値が“２１６１”となった時点で実行される。

「開始画素行」には、“２１６１”が設定されており、「読み出しライン数」には“１〜１０８０”の中の任意の値（本数）が設定されている。また、「読み出し方向」には、“Ｕｐ”が設定されている。

これにより、まず上側のイメージエリア２０ａにおいて、マスタ・カウンタ３１０から入力されたカウンタ値が「開始カウンタ」として指定された“０”となったタイミングで、「開始画素行」として指定された１ライン目の画素信号が読み出される。そして、画素信号の読み出しが、「読み出しライン数」として指定された１０８０本目まで行われる。このときの読み出し方向は、「読み出し方向」として「Ｕｐ」が設定されているため、ライン数が増える方向（画面の上から下の方向）に向かって行われる。

イメージエリア２０ａでの画素信号の読み出しが１０８０（／ｗｉｎ＿ｗｉｄｔｈ１）ライン目まで行われると、「読み出し設定方法」の値が「シーケンシャル」であるため、比較器３１３ａ（図８参照）の比較結果に基づいてスイッチＳＷが「ブロック２」側に切り替わる。マスタ・カウンタ３１０から出力されるカウント値は“１０８１（／ｗｉｎ＿ｗｉｄｔｈ１＋１）”となる。つまり、「上ＡＤ・ブロック２」の「開始カウンタ」として設定された値及び、「下ＡＤ・ブロック１」の「開始カウンタ」として設定された値と一致する。

これにより、「上ＡＤ・ブロック２」の「開始画素行」として設定された行（１０８１／ｗｉｎ＿ｗｉｄｔｈ１＋１）から、「読み出しライン数」として設定された本数分のＡＤダミー信号が読み出される。このときの読み出し方向は、“Ｕｐ”の設定に基づいて、ライン数が増える方向（画面の上から下方向）に行われる。

また、「下ＡＤ・ブロック１」の「開始画素行」として設定された行（１０８１／ｗｉｎ＿ｗｉｄｔｈ１＋１）から、「読み出しライン数」として設定された“１０８０（／ｗｉｎ＿ｗｉｄｔｈ２）”本分の画素信号が読み出される。このときの読み出し方向は、“Ｕｐ”の設定に基づいて、ライン数が増える方向（画面の上から下方向）に行われる。

イメージエリア２０ｂにおいて、１０８１（／ｗｉｎ＿ｗｉｄｔｈ２＋１）ライン目から１０８０（／ｗｉｎ＿ｗｉｄｔｈ）本分の画素信号が読み出された後にもカウントは続けられ、マスタ・カウンタ３１０のカウント値は“２１６１”となる。つまり、「下ＡＤ・ブロック２」の「開始カウンタ」として設定された値と同値となる。従って、「下ＡＤ・ブロック２」の「開始画素行」として設定された２１６１ライン目から、「読み出しライン数」として設定された所定の本数分のＡＤダミー信号が読み出される。このときの読み出し方向は、“Ｕｐ”の設定に基づいて、ライン数が増える方向（画面の上から下方向）に行われる。

このようにして、図１１（ｃ）に示した設定値に基づいて、イメージエリア２０ａの読み出しに続いてイメージエリア２０ｂの読み出しが行われることで、ローリング歪みの現れ方を、図１６に示したようなより自然なものにすることができる。

［第２のモード・ＡＤダミー信号の読み出し後に有効画素を読み出し］
なお、図１０及び図１１では、ＡＤダミー信号の読み出しを有効画素の読み出しが終了した後に行う場合を例に挙げたが、有効画素の読み出しの前に行うようにしてもよい。

図１２は、第２のモードにおいて、ＡＤダミー信号の読み出しを有効画素の読み出しの前に行う場合の設定例を示したものである。このような読み出しは、「ブロック１」においてＡＤダミー信号の読み出し設定を行い、「ブロック２」において画素信号の読み出し設定を行うことで実現できる。

具体的には、「上ＡＤ・ブロック１」の「開始画素行」として、ＡＤダミー信号の読み出しを開始させたい行（“２１６１”）を設定し、「読み出しライン数」として、ＡＤダミー信号の読み出しを行いたい行数を設定する。「開始カウンタ」の値は、“０”等に設定しておく。その上で、有効画素の読み出し設定を規定する「上ＡＤ・ブロック２」の「開始カウンタ」を、“ＡＤダミー信号の読み出しライン数＋１”に設定する。そして、「上ＡＤ・ブロック２」の「開始画素行」として、“１（／ｗｉｎ＿ｓｔａｒｔ１）”を設定し、「読み出しライン数」として“１０８０（／ｗｉｎ＿ｗｉｄｔｈ１）”を設定する。

このような設定とすれば、マスタ・カウンタ３１０のカウント値が“０”となったタイミングで、まず、イメージエリア２０ａの「開始画素行」として指定された行から「読み出しライン数」として指定された本数分のＡＤダミー信号が読み出される。そして、マスタ・カウンタ３１０のカウント値が“ＡＤダミー信号の読み出しライン＋１”となった時点で、イメージエリア２０ａの１（／ｗｉｎ＿ｓｔａｒｔ１）ライン目から、１０８０（／ｗｉｎ＿ｗｉｄｔｈ１）本分の画素信号が読み出されるようになる。

「下ＡＤ・ブロック１」と「下ＡＤ・ブロック２」においても同様の設定を行っておくことで、イメージエリア２０ｂにおける読み出しも、同様にして行われるようになる。

なお、「下ＡＤ・ブロック１」の「開始カウンタ」の設定値を「上ＡＤ・ブロック１」における「開始画素行」と同じ値（０）にすれば、ＡＤダミー信号の読み取りタイミングをイメージエリア２０ａとイメージエリア２０ｂとで同タイミングとすることもできる。

また、ここまでは、Ｖリセット信号の入力間隔が一定であるものと想定して説明を行ってきたが、Ｖリセット信号の入力間隔より短い場合であっても、レジスタの設定値を調整することにより対応は可能である。

［Ｖリセット信号の供給間隔が最も短い場合の例］
図１３（ａ）は、イメージエリア２０ｂでの有効画素の読み出しが終了した直後に、イメージエリア２０ａでの有効画素の読み出しを開始させる場合の例を示したものである。このような場合には、イメージエリア２０ｂで２１６０ライン目の画素信号の読み出しが完了した直後にＶリセット信号が供給される。このため、マスタ・カウンタ３１０のカウント値は、図１３（ｂ）に示すように、“２１６０”までカウントアップされた時点ですぐに“０”にリセットされる。

従って、図１３（ｃ）に示すように「下ＡＤ・ブロック２」の「開始カウンタ」を“０”に設定することで、イメージエリア２０ｂでの２１６０ライン目の画素信号読み出し完了直後に、ＡＤダミー信号の読み出しが開始されるようになる。

［Ｖリセット信号の供給間隔が少し長い場合の例］
図１４（ａ）及び（ｂ）は、Ｖリセット信号の入力間隔が少し長い場合、すなわち、イメージエリア２０ｂでの有効画素の読み出し完了後からイメージエリア２０ａでの有効画素の読み出しが開始されるまでの期間が空く場合の例を示したものである。

このような場合には、イメージエリア２０ｂで２１６０ライン目の画素信号の読み出しが完了した後にも、マスタ・カウンタ３１０でのカウントアップは続けられる。従って、「下ＡＤ・ブロック２」の「開始カウンタ」を“２１６０”等に設定することで、イメージエリア２０ｂでの２１６０ライン目の画素信号読み出し完了直後に、ＡＤダミー信号の読み出しが開始されるようになる。

［本実施の形態による効果］
上述した実施の形態によれば、画素信号の読み出しを高速に行える第１のモードと、画素信号の読み出しは低速であるがローリング歪みの抑制を行える第２のモードとが、ＦＰＳの設定値に基づいて切り替えることができるようになる。つまり、異なる効果をもたらす２つのモードが選択的に採用できるようになる。

つまり、ＦＰＳが８Ｐより大きい値に設定された場合には、第１のモードが選択され、分割された２つのイメージエリア２０ａ，２０ｂでの読み出しが並行して行われるようにできる。これにより、画素信号の読み出しが高速に行われるようになる。また、第１のモードが選択された場合には、ロータリシャッタ３によるイメージエリア２０の露光タイミングの制御も行われるため、ローリング歪みも抑えられるようになる。

一方、ＦＰＳが８Ｐ以下の値に設定された場合には、第２のモードが選択され、ロータリシャッタ３の駆動が停止されるようにできる。これによって、ロータリシャッタ３の動作に起因して発生するローリング歪みを防止することができる。さらに、第２のモード選択時には、イメージエリア２０内の画素信号が、１ライン目から有効画素領域の最終ライン目までの間で順方向に読み出されるため、ローリング歪みの発生のし方がより自然なものとなる。

また、上述した実施の形態によれば、ＡＤダミー信号を用いた固定パターンノイズのキャンセル処理も行われるため、カラムＡＤＣを構成する各ＡＤＣでのバラツキが大きい場合にも、得られる画像を良好なものとすることができる。

また、上述した実施の形態によれば、ＡＤダミー信号の読み出し本数や読み出しタイミングを、レジスタの設定値として自由に設定することができるため、状況に応じた適切な補正を行えるようになる。例えば、ＡＤダミー信号を読む時間を十分にとれない図１３に示したような例においては、ＡＤダミー信号の読み出し本数を少なく設定することで、処理の高速化を図ることができる。また、ＡＤダミー信号を読む時間を十分にとれる図１１に示したような例においては、ＡＤダミー信号の読み出し本数を例えば４０００本等のように多く設定するようにする。これにより、ＡＤＣ２６ａ又はＡＤＣ２６ｂに起因するランダムノイズが抑制された状態で、固定パターンノイズの低減処理を行うことができる。

６．変形例
なお、上述した実施の形態では、ＡＤダミー信号のレベルを一定のものとして処理を行っているが、これに限定されるものではない。例えば、レベル方向に差をつけた複数種類のＡＤダミー信号を用いることにより、より固定パターンノイズの補正をより細かいレベルで行えるようにしてもよい。

また、上述した実施の形態では、ＡＤダミー信号を用いて固定パターンノイズを低減させる例を挙げたが、これに限定されるものではない。例えば、オプティカルブラック信号等を用いて、同様の処理を行うようにしてもよい。オプティカルブラック信号は、その構成が有効画素とほぼ同一であるため、黒レベルの補正等の精度を上げることを優先したい場合等には、オプティカルブラック信号を使用する方が好ましい。

また、上述した実施の形態では、イメージエリア２０を上下の２つの領域に分割した例を挙げたが、左右の２つの領域に分割するようにしてもよい。もしくは、図１５に示したように、４つの領域等に分割するようにしてもよい。図１５は、イメージエリア２０を、上下の方向に４つ（イメージエリア２０ａ，２０ｂ，２０ｃ，２０ｄ）に分割した場合の例を示したものである。

このように構成した場合には、第１のモードにおいては、イメージエリア２０ａと２０ｂの読み出し方向は画面の上方向から下方向とし、イメージエリア２０ｃと２０ｃの読み出し方向は画面の下方向から上方向とすればよい。この場合、イメージエリア２０ａと２０ｂの読み出しと、イメージエリア２０ｃと２０ｃの読み出しとを並行して行う。

また、第２のモードにおいては、イメージエリア２０ａ，２０ｂの読み出しを画面の上方向から下方向に向かって行った後に、イメージエリア２０ｃ，２０ｄの読み出しも画面の上方向から下方向に向かって行えばよい。

もしくは、イメージエリア２０を上下や左右の方向に分割するのではなく、斜めの方向に分割するようにしてもよい。

３…ロータリシャッタ、４…シャッタ駆動モータ、５…シャッタ制御部、６…シャッタ位置検出部、７…撮像素子制御部、８…信号処理部、９…送受信部、１０…カメラコントロールユニット、１１…シリアルＩ／Ｏエンコーダ、１２…位相比較部、１３…電圧制御発振部、１４…タイミング制御部、２０，２０ａ，２０ｂ，２０ｃ…イメージエリア、２１ａ，２１ｂ，２２ａ，２２ｂ…行デコーダ・ドライバ回路、２６ａ，２６ｂ…ＡＤＣ、２７ａ，２７ｂ…列選択回路、３０…駆動制御部、３１…タイミング発生回路、８１…同期信号分離部、８２…フレームメモリ、８３…同期信号分離部、１００…撮像装置、２００…イメージエリア、２０１…ＡＤＣ、３１０…マスタ・カウンタ、３１１ａ，３１１ｂ…制御部、３１２ａ，３１３ａ…比較器、３１４…駆動信号生成部、３１５…ブロック切替部、２０１−１，２０１−２、ＡＤＣ、ＣＫ…システムクロック、Ｃｌ…遮光部、Ｃｒ…カウント値、Ｆ…フレーム同期信号、Ｈ…水平同期信号、Ｍａ…マーキング、Ｍｂ…マーキング、Ｏ１…オブジェクト、Ｏｐ…開口部、Ｐ…フレーム同期周波数、ＰＨ…自走水平同期信号、ＰＬＦ…フレーム同期信号、ＰＬＨ…水平同期信号、Ｐｂ…パルス信号、ＳＷ…スイッチ

Claims (7)

1. レンズを通して入射される被写体の像光を光電変換して画素信号を生成する、少なくとも２つの領域に分割された画素部と、
   前記画素部への入射光を遮光する遮光部と、前記画素部への入射光を透過する透過部とを有する機械的シャッタと、
   前記画素部の分割された各領域に対応して設けられ、前記領域からの前記画素信号の読み出しを制御する駆動制御部と、
   前記シャッタの遮光部が前記画素部の前面に位置するときに、前記画素部からの前記画素信号の読み出しを撮像素子制御部に開始させるシャッタ制御部と、
   前記画素から出力された１画面分の画素信号を蓄積する蓄積部と、
   入力されたフレームレートの設定値に基づいて、前記蓄積部からの前記画素信号の読み出しタイミングを制御するタイミング制御部と、
   前記フレームレートが所定の閾値を超えている場合は、前記画素部の各領域からの前記画素信号の読み出しを時間的に並行に行わせるための駆動信号を生成して前記駆動制御部に供給し、前記駆動信号によって、前記画素部の各領域における前記画素信号の読み出し方向を、前記各領域で異ならせるための指示を行い、前記フレームレートが所定の閾値以下である場合には、前記シャッタ制御部による前記機械的シャッタの制御を停止させるとともに、前記画素部の各領域からの前記画素信号の読み出しを時間的に連続して行わせるための駆動信号を生成して、前記生成した駆動信号を前記駆動制御部に供給し、前記駆動信号によって、前記画素部の各領域における前記画素信号の物理的配置上における読み出し方向を、前記各領域においてすべて同一とするための指示を行うタイミング発生部とを備えた
   撮像装置。
2. 前記機械的シャッタは、モータにより回転駆動される円板状のシャッタであり、
   前記シャッタの回転位置を検出するシャッタ位置検出部を備え、
   前記シャッタ制御部は、前記シャッタの遮光部が前記撮像素子の前面に位置するか否かを、前記シャッタ位置検出部で検出された前記シャッタの回転位置情報に基づいて判断する
   請求項１記載の撮像装置。
3. 前記各領域に分割された前記画素部を構成する各画素列に対応して設けられ、前記画素で生成された前記画素信号をデジタルの信号に変換するとともに、前記画素信号を含まないダミー信号の生成も行うアナログ・デジタルコンバータと、
   前記ダミー信号の同期加算平均を算出し、前記画素信号との差分を取ることにより固定ノイズパターンの除去を行う信号処理部とを備え、
   前記タイミング発生部は、前記ダミー信号を、ユーザによって指定された行数分だけ、前記画素信号の読み取りが行われない期間中に読み出すための駆動信号を生成する
   請求項２記載の撮像装置。
4. 前記タイミング発生部は、
   垂直リセット信号の入力時にその値がクリアされ、水平リセット信号の入力毎にカウント値を１つ増加するカウンタと、有効画素の読み取り動作を行わせるための第１の設定と、前記ダミー信号の読み取り動作を行わせるための第２の設定とが記憶される記憶部と、
   前記第１の設定又は前記第２の設定において設定された開始カウンタの値と前記カウンタでの前記カウント値とが一致した場合に、前記第１の設定又は前記第２の設定に基づいて前記画素信号の読み出し行を指定するための駆動信号を生成して前記駆動制御部に出力する駆動信号生成部と、
   前記第１の設定と前記第２の設定のいずれかの選択を指示する設定選択信号及び、前記分割された前記画素部の各領域の前記画素信号を、時間的に並行して読み出すのか時間的に連続して読み出すのかを指示する読み出し方法設定信号とに基づいて、前記第１の設定又は前記第２の設定として設定された値のいずれかを選択して前記駆動信号生成部に出力する切替部とを備えた
   請求項３記載の撮像装置。
5. 前記第１の設定又は前記第２の設定には、前記画素信号又は前記ダミー信号の読み出し開始行を指定する開始行設定と、前記画素信号又は前記ダミー信号の読み出し方向を指定する読み出し方向設定と、前記読み出し開始行を起点とした読み出しの行数を指定する読み出し行数設定とが含まれる
   請求項４記載の撮像装置。
6. 前記画素部は、一画面上での露光のタイミングがイメージエリア内でずれる方式のイメージセンサによって構成される
   請求項５記載の撮像装置。
7. レンズを通して入射される被写体の像光を光電変換して画素信号を生成する、少なくとも２つの領域に分割された画素部の、前記分割された各領域に対応して設けられ、前記領域からの前記画素信号の読み出しを制御するステップと、
   前記画素部への入射光を遮光する遮光部と、前記画素部への入射光を透過する透過部とを有する機械的シャッタの前記遮光部が、前記画素部の前面に位置するときに、前記画素部からの前記画素信号の読み出しを撮像素子制御部に開始させるステップと、
   前記画素から出力された１画面分の画素信号を蓄積するステップと、
   入力されたフレームレートの設定値に基づいて、前記蓄積された前記画素信号の読み出しタイミングを制御するステップと、
   前記フレームレートが所定の閾値を超えている場合は、前記画素部の各領域からの前記画素信号の読み出しを時間的に並行に行わせるとともに、前記画素部の各領域における前記画素信号の読み出し方向を、前記各領域で異ならせるステップと、
   前記フレームレートが所定の閾値以下である場合には、前記機械的シャッタの制御を停止させるとともに、前記画素部の各領域からの前記画素信号の読み出しを時間的に連続して行わせ、前記画素部の各領域における前記画素信号の物理的配置上における読み出し方向を、前記各領域においてすべて同一とさせるための制御を行うステップとを含む
   撮像方法。

Images