KR100856473B1 - 증착 전 표면 처리 방법 - Google Patents

Abstract

후속 결정핵생성 민감 증착(예를 들어, 폴리실리콘 또는 폴리-SiGe) 및 흡착작용 유도 증착(예를 들어, 원자층 증착 또는 ALD)의 준비로 기판 표면을 처리하는 방법이 제공된다. 증착 전에, 표면은 비증착 플라즈마 생성물로 처리된다(110, 125). 처리된 표면은 더 쉽게 (게이트 전극(220)과 같은) 폴리실리콘 및 폴리-SiGe의 결정핵을 생성하거나, (게이트 유전체(260)와 같은) ALD 반응물을 더 쉽게 흡착한다. 본 표면 처리는 표면 부분에 후속 증착 반응이 더 잘 일어나도록 해주거나 또는 증착 전 다른 표면 처리에 더 쉽게 반응하도록 해 준다. 기판의 표면 말단을 저온 라디칼 처리로 변형함으로써, 후속 증착이 바람직하게도 눈에 띄는 증착층이 없고 밑에 놓인 물질의 벌크 특성에 거의 영향을 주지 않게 한다. 바람직하게 10Å 미만의 벌크 물질은 활성화 물질과 결합되는데, 이것은 불소, 염소, 특히 질소 활성화 물질을 포함할 수 있다.

표면처리, 플라즈마, 질소 활성화 물질

Description

증착 전 표면 처리 방법{Surface Preparation Prior To Deposition}

본 발명은 일반적으로 반도체 제조에 있어서 막증착 전 표면 처리방법에 관한 것이다. 보다 상세하게는, 후속 원자층 증착(ALD) 공정에서 흡착에 도움을 주거나, 또는 후속 화학기상증착 공정에서 결정핵생성에 도움을 주는 표면 처리방법에 관한 것이다.

집적회로 설계는 보다 빠른 회로 동작 및 저전원소비를 추구함에 따라, 지속적으로 소형화되고 있다. 회로 설계에 있어서의 소형화는 일반적으로 제조 공정의 부수적인 변경을 필요로 한다.

집적 회로의 기본 제조 블록은 박막트랜지스터(TFT)이다. 본 기술 분야에서 잘 알려진 바와 같이, 트랜지스터는 통상 얇은 게이트 유전물질에 의해 반도체층 또는 기판으로부터 이격되어 있는 게이트 전극을 포함한다. 최첨단 트랜지스터의 일반적인 약어가 MOS, 금속-산화-실리콘이긴 하지만, 게이트 전극으로 선택되는 물질은 오랫동안 금속이기보다는 실리콘이었다. 다른 장점 중에서도, 실리콘 게이트 전극은 고온 공정에 잘 견딜 수 있고 트랜지스터로 완성되는 자기 정렬 도핑 공정을 가능하게 해 주고, 비용이 많이 드는 마스킹 공정을 줄일 수 있게 해 준다.

따라서, 종래의 게이트 전극은 비소, 인, 붕소와 같이 전도성을 강화시켜 주 는 불순물이 도핑된 폴리실리콘으로 형성된다. 실리콘은 도펀트 소스 가스(예를 들어, 비소, 인, 디보란 등)와 실리콘 소스 가스(예를 들어, 실란)를 동시에 흘려줌으로써 인 시츄(in situ) 도핑을 하는 CVD에 의해 증착될 수 있다.

최근에는, 게르마늄을 실리콘 전극에 도핑하는 가능성이 주목받고 있는데, 이로 인해 트랜지스터 게이트 전극의 전기적 일함수가 감소된다. 따라서, 회로를 작동시키기 위해 필요한 전압이 감소되고, 결국 보다 적은 열을 발생시킨다. 게다가, 실리콘 게르마늄 게이트 전극은 주변 물질 및 최근의 집적 회로 제조 공정과 양립할 수 있다. 실리콘 게르마늄층을 흘려주는 제안들은 화학기상증착(CVD)공정에서 게르만(GeH₄)과 실란(SiH₄)을 형성하는 것에 의한 실리콘 층의 인 시츄 도핑을 포함한다.

인 시츄 도핑 CVD 공정이 실리콘 게르마늄을 생산하는 데 있어서 효과적이라는 것이 밝혀지기는 했으나, 실란 유량에 게르만을 첨가하는 것은 유전물질들, 특히 이산화규소와 같은 산화물 및 후술될 고유전물질들 상부에의 배양 또는 결정핵생성 시간을 크게 증가시킨다는 것이 밝혀졌다. 이와 유사하게, 유전물질 상부에의 느린 결정핵생성은 다결정실리콘에 화학기상이 증착될 때 발생하고, 특히 다른 도펀트 소스 가스가 인 시츄 유동될 때 심해진다.

느린 결정핵생성은 전체 증착 시간을 보다 증가시키고, 생산량을 감소시켜 결과적으로 제조 비용을 증가시킨다. 반도체 산업은 제조 비용에 매우 민감하다. 따라서, 어떠한 공정 단계에서든지, 웨이퍼 처리량의 증가는 생산 비용의 감소 및 이익의 증가로 환원된다. 나아가, 초기의 나쁜 결정핵생성은 화학양론, 밀도, 표면 평면도 등과 관련된 문제를 포함하여, 최종생성된 층의 질을 나쁘게 할 수 있다.

SiGe 등이 인 시츄 도핑된 실리콘의 증착을 빠르게 하는 방법 중 하나는 폴리-SiGe 증착 후에, 게이트 유전체 상부에 결정핵생성층, 대표적으로 폴리실리콘을 처음으로 형성하는 것이다. 그러나, 이 부가적인 단계는 공정 과정을 복잡하게 하고, 소망하는 트랜지스터의 일함수를 확보하기 위해 유전 전극 경계면의 도핑 농도를 조정할 것을 필요로 한다.

공정 제어가 특히 중요한 다른 분야는 트랜지스터 게이트 유전체 제조에 있어서이다. 보다 빠르고 보다 효율적인 회로를 위해, 반도체 설계는 각 제품의 세대와 함께 지속적으로 소형화되고 있다. 트랜지스터 스위칭 시간은 보다 빠른 회로 동작의 달성에 있어서 커다란 역할을 한다. 그리고, 스위칭 시간은 트랜지스터의 채널 길이를 감소시킴으로써 감소시킬 수 있다. 트랜지스터 성능을 최대한으로 향상시키기 위해서, 수직 크기는 수평 크기에 비례해야 한다. 따라서, 효율적인 게이트 유전체 두께, 접합 깊이 등은 차세대 집적 회로와 함께 모두 감소할 것이다.

종래의 게이트 유전체는 질 좋은 이산화규소로 형성되고, 통상적으로 "게이트 산화물" 층으로 명명된다. 그러나, 초박형 게이트 산화물(예를 들어, 5㎚ 미만)는 핀홀, 전자 트래핑 상태 및 고온 캐리어 주입 효과에 대한 반응성을 포함하는 고결손밀도를 나타낸다는 것이 알려져 있다. 이러한 고결손밀도는 0.25㎛ 게이트 간격 미만의 회로 설계, 즉, 서브-쿼터-마이크론 기술이 용인할 수 없는 급작스러운 디바이스 고장 및 게이트 유전체를 관통하는 누설전류를 야기시킨다.

실험실 조건 하에서는 이러한 결손밀도를 제어할 수 있으나, 대규모의 제조 조건 하에서는 달성되기 어렵다. 게다가, 산화물의 무결성이 완벽하게 유지된다 할지라도, 양자역학적 효과는 게이트 산화물의 크기에 기본적인 한계로 작용한다. 하이 필드에서는, 직접 터널링이 파울러-노드헴 터널링보다 우세하고, 전체적으로 산화물 크기의 한계를 결정한다. 이 크기 한계는 로직회로에서는 대략 2㎚ 정도, 보다 누설에 민감한 동적 랜덤 억세스 메모리(DRAM)회로에 있어서의 메모리 배열에서는 대략 3㎚로 추정되고 있다. 예를 들어, 1998년 7월에 발행된 국제 반도체 215-222 페이지에 실린 후 등(Hu et al.)의 "얇은 게이트 산화물은 높은 신뢰성을 약속한다."를 보아라.

이론적으로, 게이트 유전체에 보다 높은 유전율을 갖는 물질을 결합시키는 것은 다른 장치의 크기에 개방되어 있다. 보다 높은 유전율로 인해, 많은 물질들은 더 얇은 이산화물층과 동일한 용량을 보여줄 수 있어, 터널 제약적인 행동 없이 더 얇은 산화물 두께가 달성될 수 있다. 예를 들어, 질화 실리콘(Si₃N₄)은 SiO₂보다 높은 유전율을 가지고 있고 또한 좋은 확산 장벽 특성, 붕소 내침투성을 보여준다. 산화 알루미늄, 산화 지르코늄, 산화 하프늄, 바륨 스트론튬 티타네이트, 스트론튬 비스무스 탄탈레이트, 산화 탄탈륨 등을 포함하는 더 높은 유전율을 갖는 보다 새로운 물질들은 또한 보다 작은 크기의 장치를 허용하는 것으로 연구되어지고 있다.

집적 회로 제조의 다른 분야에서의 유사한 높은 질을 갖는 얇은 유전층들도 사용될 수 있다. 메모리 배열에 있어서 집적된 커패시터는 적절한 데이터 저장 및 검색을 위한 소정의 최소 용량을 나타내야 한다. 주어진 메모리 셀 공간의 용량을 증가시키고자 하는 노력들은 상기에서 열거한 것과 같은 높은 유전율로 특징되는 물질들(고-k 물질들)의 사용에 집중되어 있었다.

상기에서 보는 바와 같이, 폴리실리콘, 비정질실리콘 및 특별하게 도핑된 실리콘 또는 실리콘 게르마늄 합금 등과 같은 전극 물질을 최근 연구중인 다양한 고-k 물질들뿐만 아니라 종래의 실리콘 산화물 상에 증착하는 것은 종종 용이하지 않다. 다른 종류의 물질들 및 집적 회로 제조 상의 증착 기술들은 상기 물질들이 증착될 기판 표면에 종속되는 문제들에 직면하게 된다.

중간층들은 접착력, 결정핵 생성, 전기적 인터페이스 특성, 확산 등의 특성을 향상시키는 것을 포함하는 다양한 보충적 이유 때문에 소망하는 기능을 수행하는 층의 증착 전에 증착되기도 한다. 이러한 중간층들은 제조상의 비용 및 복잡성을 증가시키고, 또한 넓은 표면적 커패시터를 위한 접혀진 구조 또는 접촉 바이어스와 같은 높은 종횡비 특성 내에서 상당한 공간을 차지할 수 있다. 게이트 유전체 및 커패시터 유전체와 같은 어떤 환경에서는, 집적 회로가 소형화되는 추세와는 반대로, 부가층들이 전체 유전체 두께를 증가시키고, 층의 효율성을 감소시킨다.

따라서, 반도체 제조 분야에서 증착된 층의 균일성, 품질, 속도 및 효율성이 향상되어야 하는 필요성이 있다.

이러한 필요성을 충족시키기 위해, 여기서는 후속 증착의 준비로써 기판 표면을 처리하는 방법이 제공된다. 특히, 결정핵생성 민감 증착(예를 들어, 폴리실리 콘 또는 폴리-SiGe) 및 흡착유도증착(예를 들어, 원자층 증착 또는 ALD)이 먼저 발생하는 방법이 제공된다.

증착 전에, 바람직한 실시예들은 플라즈마 생성물로 표면을 처리한다. 바람직하게, CVD 폴리실리콘 및 폴리-SiGe는 처리된 표면 상에 더 용이하게 결정핵을 생성하거나, 또는 ALD 반응물은 처리된 표면 상에 더 용이하게 흡착한다. 상기 표면 처리는 수반되는 증착 반응에 더 잘 반응하도록 또는 증착 전의 다른 표면 처리에 더 잘 반응하도록 표면 부분을 제공한다. 저온 라디칼 처리로 기판의 표면 말단을 변경함으로써, 후속 증착은 바람직하게 상당한 두께의 층을 증착하지 않고 또 하부에 놓인 물질의 벌크 특성에 크게 영향을 미치지 않고서도 용이하게 수행될 수 있다.

대표적인 플라즈마 생성물 처리는 F, Cl, H 또는 N 라디칼 공급을 포함하는데, 특히 증착 전 인 시츄 표면 처리를 위해 증착 챔버에 부착된 원격 플라즈마 모듈을 통해서 수행된다.

본 발명의 상기의 측면 및 다른 측면들은 첨부된 도면 및 하기의 상세한 설명으로부터 명백할 것이다. 그러나, 첨부된 도면들은 단지 발명을 설명하기 위한 것이지 이에 한정되는 것을 의미하지는 않는다.

도 1은 대표적인 단일기판 반응 챔버의 개략적 단면도;

도 2는 본 발명의 바람직한 실시예에 따른 반응물 및 세정 가스 소스를 보여주는 가스 흐름 개략도;

도 3은 바람직한 실시예에 따라 기판을 처리하는 전체적인 단계를 보여주는 흐름도;

도 4a 및 도 4b는 본 발명의 바람직한 실시예에 따라 구축된 트랜지스터 게이트 스택의 개략적 단면도;

도 5는 본 발명의 두 실시예의 순서를 보여주는 흐름도이다.

당업자라면 여기에서 개시되는 개념이 증착 전 계면 처리가 요구되는 환경에 다양하게 적용될 수 있다는 것을 용이하게 인지할 수 있을 것이다. 이러한 준비는 특히 결정핵생성에 민감하고 흡착을 유도하는 공정에 있어서는 특히 장점을 가진다.

바람직한 실시예에 따라, 본 발명은 증착 전에 플라즈마 생성물로 표면을 처리하는 방법을 제공한다. 상기 플라즈마 생성물은 표면 말단을 후속 증착이 잘 일어나도록 변형시키는 것이 바람직하다.

상기의 종래 기술 부분에서 언급한 바와 같이, 많은 증착 공정들은 증착될 표면에 민감하다. 도핑된 폴리실리콘 및 다결정 실리콘-게르마늄 합금(폴리-SiGe)은, 본 기술 분야에 잘 알려진 바와 같이, 실리콘 산화물 상에 결정핵 생성이 잘 되지 않는 경향이 있고, 또한 현재 연구되고 있는 최신의 고-k 물질 상에도 마찬가지이다. 본 발명은 상당한 증착 없이 그리고 유전체의 벌크 특성의 큰 변형 없이 전극 증착을 위한 유전체 표면을 처리하는 방법을 제공한다.

바람직한 방법 실시예에 의해 제공되는 다른 증착 기술은 원자층 증착(ALD) 이다. ALD는 자기제어적인 공정으로서, 이로 인해 반응 선구체(precursor)의 교번 펄스는 기판을 포화시키고 각 펄스마다 하나의 단일물질만을 남긴다. 상기 선구체는 자기포화 반응을 보증하기 위해 선택된다. 왜냐하면, 한 펄스의 흡착층은 동일한 펄스의 가스 상태 반응물에 반응하지 않는 표면 말단을 남긴다. 다른 반응물의 이후의 펄스는 계속적인 증착을 가능하게 해 주는 이전 말단과 반응한다. 그러므로, 각 교번 펄스들의 주기는 소망하는 물질의 1분자층 정도 이상은 남기지 않게 된다. ALD형 공정의 원리는 예를 들어, 1994년에 엘제비어 사이언스에서 발행된 T.선톨라의 결정 성장 3, 박막 및 에피택시, 파트 B: 성장 메카니즘 및 역학, 14장, 원자층 에피택시, 601-663 페이지에 나타나 있다. 이 부분에서 개시된 내용은 여기에 참조로서 반영된다.

불행하게도, 채용된 화학물질에 따라, ALD는 다른 스타팅 기판에 동등하게 잘 증착되지 않는다. 예를 들어, 어떤 ALD 공정 방법은 실리콘, 특히 (통상 수소-마감처리된) 세정된 또는 식각된 실리콘 표면 상에 증착할 때는 느리거나 전혀 반응하지 않을 수 있다. 예를 들어, (CH₃)₃Al과 같은 알킬 알루미늄은 Al₂O ₃ 증착을 위한 ALD 공정에서 수소-마감처리된 실리콘 표면 상에 잘 부착되지 않는 경향이 있다.

그러나, 제1 수펄스(water pulse)는 실리콘 표면과 반응하여 알킬 알루미늄의 화학흡착을 위한 스타팅 기판으로 기능하게 되는 수산화-마감처리(OH) 또는 산소교차결합(Si-O-Si)된 실리콘 표면을 남길 수 있다. ALD 공정은 이 후에 진행될 수 있는데, 바람직한 선구체는 Al₂O₃의 증착을 위해 SiO₂와 잘 반응하기 때문이다.

상세하게 공정을 설명하기 전에, CVD에 의해 폴리실리콘 및 폴리-SiGe를 증착하기 위한 바람직한 반응기를 먼저 하기에서 기술한다. 별개로 설명하지는 않으나, 후술할 ALD 공정은 핀란드 에스푸의 ASM 마이크로케미스트리 Oy에서 판매하고 있는 펄사 2000(상표명임) ALCVD 반응기에 의해 더 잘 수행되는데, 이 반응기는 여기에 원격 플라즈마 처리 장치를 연결하여 구비되도록 변형가능하다.

바람직한 반응기

바람직한 실시예는 단일 기판의 수평흐름 냉벽 반응기와 관련해서 설명될 것이나, 본 발명의 어떤 측면들은 다른 종류의 반응기에도 적용가능하다는 것을 이해할 것이다. 예시된 싱글-패스 수평흐름 설계는 저체류시간을 가진 반응물 가스의 층류(laminar flow)를 가능하게 하는데, 이것은 챔버 표면 및 반응물 간의 상호작용을 최소화하여 다음 단계의 공정에 유용하다. 따라서, 다른 장점들 중에서, 이러한 층류는 상호 반응하는 반응물이 연속적으로 흐르도록 해준다. 피해야 되는 반응은 산소 및 수소를 갖고 있는 반응물이 야기시키는 발열 또는 폭발 반응이고, 또한 챔버의 미립자 오염이 야기시키는 반응이다. 그러나, 당업자라면 어떤 연속되는 공정에서는, 다른 반응기 설계가 또한 이러한 목적을 달성할 수 있도록 제공될 수 있으며, 제공된 충분한 세정시간은 양립할 수 없는 반응물을 제거할 수 있도록 해준다는 것을 인식할 것이다.

도 1은 화학기상증착(CVD) 반응기(10)를 나타내는데, 반응기(10)은 바람직한 실시예에 따라 구성된 석영 공정 또는 반응챔버(12)를 포함하고, 또한 본 명세서에서 개시된 방법들은 그것을 위해 특정 용도에 사용되는 것이다. 원래는 한 번에 단일기판 상 실리콘 애피택셜 증착을 최적화하기 위해 설계된 것이나, 본 발명자는 다양한 물질들의 CVD에서 이용될 수 있는 우수한 프로세싱 제어를 발견하였다. 게다가, 도시된 반응기(10)는 동일한 챔버(12) 내에서 연속적으로 복수의 처리 단계를 안전하고 청결하게 달성할 수 있다. 반응기(10)의 기본적인 구성은 AZ 피닉스에 위치한 ASM 아메리카 주식회사에서 상표명 엡실론으로 판매하고 있다.

복수의 복사열 소스들은 석영 챔버(12) 벽에 상당 정도 흡착됨 없이 챔버(12) 내에 열에너지를 제공하기 위해 챔버(12) 외부에 지지된다. 바람직한 실시예는 반도체 웨이퍼 공정에서의 "냉벽" CVD 반응기와 관련하여 기술되나, 여기서 기술되는 처리 방법은 유도 또는 저항성 가열을 이용하는 것과 같은 다른 가열/냉각 시스템과의 결합에도 적용가능하다는 것을 이해할 것이다.

예시된 복사열 소스는 긴 튜브 형태의 복사가열 요소(13)의 상부 가열 조립체를 포함한다. 바람직하게, 상부 가열 요소(13)는 밑에 놓인 반응 챔버(12)와 이격되어 평행하게 배치되고, 반응 챔버를 관통하는 반응 가스 유동로와 실질적으로 평행하다. 하부 가열 조립체는 이와 유사하게 반응 챔버(12) 하부의 긴 튜브 형태의 복사가열 요소(14)를 포함하고, 바람직하게 상부 가열 요소(13)에 가로질러 배치된다. 바람직하게, 복사열의 일부분은 대략 거울형 반사판(미도시)에 의해 챔버(12) 내부에서 각각 상부 및 하부 램프(13, 14)의 상/하로 널리 반사된다. 또한, 복수의 스팟램프(15)는 반응 챔버(12)의 하단에서 연장된 저온 지지 구조로 인 한 히트 싱크 효과를 상쇄시키기 위해 기판 지지 구조체(하기에서 기술됨)의 아래쪽에 집중적으로 열을 공급한다.

긴 튜브 형태의 가열 요소(13, 14) 각각은 요오드와 같은 할로겐 가스를 내포하고 있는 투명 석영 용기를 포함하는 고강도 텅스텐 필라멘트 램프인 것이 바람직하다. 이러한 램프는 상당 정도의 흡착 없이 반응 챔버(12)의 벽을 통해 전달되는 풀-스펙트럼 복사열 에너지를 발생한다. 반도체 처리 장치 분야에 잘 알려진 바와 같이, 다양한 램프(13, 14, 15)의 출력은 독립적으로 또는 온도 센서에 응답하여 그룹화된 영역으로 제어될 수 있다.

기판, 바람직하게 실리콘 웨이퍼(16)를 포함하는 기판은 반응 챔버(12) 내부의 기판 지지 구조체(18) 상에 지지된다. 도시된 예의 기판은 단결정 실리콘 웨이퍼이나, "기판"이라는 용어는 그 상부에 증착층이 형성되는 어떠한 표면을 광범위하게 언급될 때 사용된다는 것을 이해할 것이다. 게다가, 여기서 기술되는 개념 및 장점은 평면 패널 디스플레이에 채용되는 것과 같은 유리기판을 포함하는 다른 다양한 종류의 기판에 증착층을 형성하는 경우에도 어떠한 한정 없이 적용될 수 있다.

도시된 지지 구조체(18)는 그 상부에 웨이퍼(16)가 안착되는 기판 홀더(20) 및 지지 스파이더(22)를 포함한다. 스파이더(22)는 축(24)에 장착되는데, 축(24)은 상기 챔버 하부 벽에 매달려 있는 튜브(26)를 관통해 하측으로 연장되어 있다. 바람직하게, 튜브(26)는 공정 동안 흐르는 세정 또는 소제 가스 소스와 소통하여, 프로세스 가스가 챔버(12)의 하부 부분으로부터 방출되지 않도록 막는다.

복수의 온도 센서는 웨이퍼(16)의 주변에 배치된다. 온도 센서는 광고온계 또는 써모커플와 같은 다양한 형태를 가질 수 있다. 온도 센서의 수 및 위치는 균일한 온도 분포를 조성할 수 있도록 선택되며, 후술될 바람직한 온도 컨트롤러의 측면에서 이해될 것이다. 그러나, 온도 센서는 직접 또는 간접적으로 웨이퍼 주변 위치의 온도를 감지하는 것이 바람직하다.

도시된 실시예에서, 온도 센서는 제1 또는 중앙 써모커플(28)을 포함하는 써모커플을 포함하는데, 이것은 적절한 방법으로 웨이퍼 홀더(20)의 하부에 매달려 있다. 도시된 중앙 써모커플(28)은 스파이더(22)를 지나 웨이퍼 홀더(20) 주변까지 관통한다. 반응기(10)는 또한 웨이퍼(16) 주변에 선단 또는 정면 써모커플(29), 후단 또는 배면 써모커플(30) 및 하나 이상의 측면 써모커플(미도시)을 포함하는 복수의 제2 또는 주변 써모커플을 더 포함할 수 있다.

주변 써모커플 각각은 슬립 링(32) 내부에 수용되는데, 슬립 링은 기판 홀더(20) 및 웨이퍼(16) 둘레에 배치된다. 중앙 및 주변 써모커플 각각은 PID 온도 컨트롤러에 연결되어 있으며, 상기 온도 컨트롤러는 써모커플의 표시에 응답하여 다양한 가열 요소(13, 14, 15)의 출력을 조절한다.

주변 써모커플의 수용 외에, 슬립 링(32)은 고온 처리 동안 복사열을 흡열 및 방열하여, 웨이퍼 말단에서의 더 많은 열 손실 또는 흡착 경향을 보상하게 되는데, 이러한 열 손실 또는 흡착 현상은 이러한 말단 주변 영역에서 부피에 대한 더 높은 표면적 비율 때문에 생기는 것으로 알려져 있다. 말단 손실을 최소화함으로써, 슬립 링(32)은 웨이퍼(16)를 가로지르는 복사온도의 비균일성의 위험을 감소시 킬 수 있다. 슬립 링(32)은 적절한 수단으로 매달려 있을 수 있다. 예를 들어, 도시된 슬립 링(32)은 정면 챔버 디바이더(36) 및 배면 챔버 디바이더(38)에 매달려 있는 엘보우(34) 상에 안착된다. 디바이더(36,38)는 석영으로 형성되는 것이 바람직하다. 임의의 다른 배치에 있어서, 배면 디바이더(38)는 생략될 수 있다.

도시된 반응 챔버(12)는 반응물과 캐리어 가스가 주입되는 입구 포트(40)를 포함하고 있고, 이를 통하여 또한 웨이퍼(16)도 수용될 수 있다. 출구 포트(42)는 챔버(12)의 반대측에 있고, 입구(40)와 출구(42) 사이에 배치되는 웨이퍼 지지 구조체(18)를 가진다.

입구 구성요소(50)는 입구 포트(40) 주위에 부착되어 반응 챔버(12)에 고정되어 있으며, 웨이퍼(16)가 그 내부에 삽입될 수 있는 수평의 긴 슬롯(52)을 포함한다. 도 2를 참조하여 더 자세히 기술되는 바와 같이, 전체적으로 수직인 입구(54)는 원격 소스로부터의 가스를 수용하게 되고, 슬롯(52) 및 입구 포트(40)를 통해 이러한 가스를 전달한다. 입구(54)는 호긴스의 U.S.특허 제5,221,556호에 기술되어 있거나, 또는 2000년 7월 25에 등록된 U.S.특허 제6,093,252호의 도 21 내지 26을 참조하여 기술되어 있는 가스 주입기를 포함할 수 있는데, 이들 문서에서 개시된 내용은 여기에 참조로서 반영된다. 이러한 주입기는 단일 웨이퍼 반응기에서의 가스 유동 균일화를 극대화하기 위해 설계되었다.

이와 유사하게, 출구 구성요소(56)는 처리 챔버(12)에 장착되어, 배출구(58)가 출구 포트(42)에 정렬되어 배출관(59)으로 이어지게 한다. 배출관(59)은 챔버(12)를 통하여 프로세스 가스를 인출하는 적절한 진공 수단(미도시)에 연결되 어 있을 수 있다. 바람직한 실시예에서, 프로세스 가스는 반응 챔버(12) 및 하류의 스크루버(미도시)를 통하여 인출된다. 챔버(12)를 통해 프로세스 가스를 인출하는데 도움을 주기 위해 그리고 저압 처리용 챔버를 진공으로 만들기 위해, 펌프 또는 팬을 포함하는 것이 바람직하다.

바람직한 반응기(10)는 또한 활성화 물질 소스(60)를 포함하는데, 바람직하게는 챔버(10)로부터 상류에 배치된다. 도시된 실시예에서의 활성화 물질 소스(60)는 원격 플라즈마 발생기를 포함하는데, 이 원격 플라즈마 발생기는 가스라인(62) 상의 마그네트론 전원발생기 및 어플리케이터를 포함한다. 대표적인 원격 플라즈마 발생기로는 독일 뮌헨 GmbH의 래피드 리액티브 라디칼 테크놀로지(R3T)에서 제조 판매하는 상표명 TRW-850가 이용가능하다. 도시된 실시예에서, 마그네트론으로부터의 마이크로파 에너지는 가스라인(62)을 따라 어플리케이터 내에서 흐르는 가스와 연결된다. 선구체 가스 소스(63)는 활성화 물질 발생기(60)로 인입되기 위해 가스라인(62)과 연결된다. 캐리어 가스 소스(64) 또한 가스라인(62)에 연결된다. 하나 이상의 분기 라인(65) 또한 부가적인 반응물을 위해 마련될 수 있다. 잘 알려진 바와 같이, 가스 소스(63,64)는 반응물 종류의 형태 및 휘발성에 따라, 가스 탱크, 버블러 등을 포함한다. 각 가스 라인에는 별도의 질량 흐름 컨트롤러(MFC) 및 밸브가 마련되어 있을 수 있으며, 도면에 도시된 바와 같이, 이것은 활성화 물질 발생기(60)로 인입되어 최종적으로 반응 챔버(12)에 도달하게 되는 캐리어 및 반응물 종류의 상대량 선택을 가능하게 해준다.

다른 배치에 있어서, 활성화 물질은 처리 챔버 내에서 발생될 수 있음을 이 해할 것이다. 예를 들어, 본 기술 분야에서 잘 알려진 바와 같이, 인시츄 플라즈마는 라디오주파수(RF) 출력을 처리 챔버 내부의 상호 이격된 전극에 적용함으로써, 발생될 수 있다. 대표적인 인시츄 플라즈마 CVD 반응기로는, 예를 들어, 일본 도쿄의 ASM 재팬 K.K.의 상호명 이글10 또는 이글12가 이용가능하다. 나아가, 에너지는 유도, 축전 등을 포함하여 인시츄 또는 원격 플라즈마 발생을 위한 다양한 수단에 의해 소스 가스와 결합될 수 있다. 그러나, 여기서 기술되는 공정에 사용되는 원격 플라즈마 소스는 최소한의 벌크 효과를 가지는 표면 변형을 위해 더 많은 제어가 가능하게 채용되는 것이 바람직하다.

웨이퍼는 핸들링 챔버(미도시)로부터 전달되는 것이 바람직한데, 이는 픽업 장치에 의해 슬롯을 통해, 주변 환경과 격리되어 있다. 핸들링 챔버 및 처리 챔버(12)는 U.S.특허 제4,828,224호에 개시된 종류의 게이트 밸브(미도시)에 의해 분리되어 있는 것이 바람직하고, 개시된 내용은 여기에 참조로서 반영된다.

200㎜ 웨이퍼를 처리하도록 설계되어 있는 단일웨이퍼 처리 챔버(12)의 총 부피용적은, 예를 들어, 대략 30 리터보다 적은 것이 바람직하고, 더욱 바람직하게는 대략 20 리터, 가장 바람직하게는 대략 10 리터보다 적은 것이 좋다. 도시된 챔버(12)는 대략 7.5 리터의 용적을 가지고 있다. 그러나, 도시된 챔버(12)는 디바이더(32, 38), 웨이퍼 홀더(20), 링(32) 및 튜브(26)로부터 흐르는 세정 가스로 분리되어 있기 때문에, 프로세스 가스 흐름이 통과할 수 있는 유효부피는 총 부피의 절반 정도이다(도시된 실시예에서는 대략 3.77 리터). 단일웨이퍼 처리 챔버(12)의 부피는 챔버(12)에 수용되는 웨이퍼의 크기에 따라 달라질 수 있음은 물론이다. 예 를 들어, 300㎜ 웨이퍼를 수용하는 도시된 종류의 단일웨이퍼 처리 챔버(12)는 대략 100 리터보다 적은 용적을 가지는 것이 바람직하고, 더욱 바람직하게는 대략 60 리터, 가장 바람직하게는 대략 30 리터보다 적은 것이 좋다. 하나의 300㎜ 웨이퍼 처리 챔버는 대략 24 리터의 총부피를 가지는데, 유효 프로세스 가스 용략은 대략 11.83 리터 정도이다.

도 2는 바람직한 실시예에 따른 가스 라인의 개략도이다. 반응기(10)에는 산화물 또는 산화제 소스(70)가 마련되어 있다. 산화제 소스(70)는 잘 알려진 산화제 특히, O₂, O₃, NO, H₂O, N₂O, HCOOH, HClO₃와 같은 휘발성 산화제 중 어느 것이라도 포함할 수 있다. 산화제는 N₂와 같은 불활성 캐리어 가스 흐름으로 인입되는 것이 바람직하다. 다른 배치에 있어서, 순수한 반응물 흐름도 또한 사용될 수 있다. 또 다른 배치에 있어서, 산소 함유 소스 가스는 산화를 위해 활성화 물질을 제공하는 원격 플라즈마 발생기(60)로 제공될 수 있다.

또한, 도 2에 도시된 바와 같이, 반응기(10)는 수소 가스(H₂) 소스(72)를 더 포함한다. 본 기술 분야에서 잘 알려진 바와 같이, 수소는 낮은 끓는 점으로 인해 매우 높은 순도로 제공될 수 있으므로, 캐리어 가스 및 세정 가스로 유용하며, 실리콘 증착과도 양립할 수 있다. H₂는 또한 층형성 전에 천연 산소를 승화시키기 위해 고온수소 베이크(bake)에 채용될 수 있다. H₂는 또한 천연 산소 세정 또는 다른 목적으로 H 라디칼을 발생시키는 활성화 물질 발생기(60)를 통해 흐를 수 있다.

바람직한 반응기(10)은 또한 질소 가스(N₂) 소스(73)를 포함한다. 본 기술분야에서 잘 알려진 바와 같이, N₂는 반도체 제조에 있어서 캐리어 또는 세정 가스로 H₂ 대신 종종 사용되고 있다. 질소 가스는 상대적으로 불활성이고 많은 집적 물질 및 프로세스 가스흐름과 양립가능하다. 다른 가능한 캐리어 가스는 헬륨(He) 또는 아르곤(Ar)과 같은 불활성 가스를 포함한다.

액체 반응물 소스(74) 또한 도시되어 있다. 액체 소스(74)는, 예를 들어, 버블러 내의 액체 디클로로실란(DCS), 트리클로로실란(TCS) 또는 보다 차수가 높은 실란 소스와, 기포를 발생시켜 기체상태의 반응물을 버블러에서 반응 챔버(12)로 이동시키기 위한 가스라인을 포함한다. 선택적으로 또는 부가적으로, 가스라인이 H₂, N₂, Ne, He 또는 Ar 기포를 액체 금속 소스를 통해 제공하고 금속유기 선구체를 가스 형태로 반응 챔버(12)로 전달할 때, 버블러는 액체 Ta(OC₂H₅)₅를 금속 소스로 유지시켜 줄 수 있다.

바람직하게, 반응기(10)는 또한 도펀트 소스(예를 들어, 도시된 포스핀(76), 아르신(78) 및 디보란(diborane, 80) 소스)와 같은 다른 소스 가스 및 반응기 벽과 다른 내부의 부품을 세정하기 위한 부식액(예를 들어, 활성화 물질 발생기(60)에 플라즈마 소스 가스(63)로 제공되는 HCl 소스(82) 또는 NF₃/Cl₂)을 포함할 수 있다. 바람직한 실시예에 따라 폴리-SiGe의 증착을 위해, 게르마늄 소스(84, 예를 들어, 게르만 또는 GeH₄)가 또한 SiGe 막 형성 또는 도핑을 위해 제공된다.

부가적인 소스 가스에는 암모니아(NH₃) 소스(미도시)가 포함될 수 있는데, 이것은 휘발성의 질소 소스로 역할할 수 있고, CVD 및 질화 어닐링(nitridation anneal) 단계에서 유용하다. 모노실란(SiH₄)으로 도시되어 있는 실리콘 소스(86) 또한 제공된다. 본 기술 분야에서 잘 알려진 바와 같이, 모노실란(SiH₄), 디실란(Si₂H₆), 트리실란(Si₃H₈), DCS 및 TCS를 포함하는 실란은 실리콘 니트라이드, 금속 실리사이드, 비고유(extrinsic) 또는 고유(intrinsic) 실리콘(증착 파라미터에 따라 다결정, 비정질 또는 애피택셜) 및 폴리-SiGe 증착과 같은 CVD 적용에 있어서, 휘발성 실리콘 소스로 사용된다. 도시된 모노실란(SiH₄)은 민감한 게이트 유전체의 구조체에 염소가 결합되는 것을 피할 수 있어 특히 바람직하다.

각 가스 소스는 가스 패널에 부착된 질량 흐름 컨트롤러(MFCs)뿐 아니라 부대안전장치 및 제어 밸브를 갖는 가스 라인을 통해 입구(54, 도 1 참조)에 연결될 수 있다. 프로세스 가스는 중앙 컨트롤러에 프로그램되어 있는 방향에 기초하여 입구(54, 도 1 참조)로 전달되어, 주입기를 통해 처리 챔버(12)로 분배된다. 처리 챔버(12)로 전달된 후, 반응하지 않은 가스 및 가스반응의 부산물은 대기 중으로 배출되기 전에 환경적 독성이 있는 가스를 농축하는 스크루버(88)로 배출된다.

상기에서 기술한 바와 같이, 종래 가스 소스 및 액체 버블러에 부가하여, 바람직한 반응기(10)는 반응 챔버(12)에서 멀리 또는 그 상류에 배치된 활성화 물질 소스(60)를 포함한다. 도시된 소스(60)는 마이크로파 에너지를 반응물 소스(63)로 부터의 반응물 선구체를 포함하고 있는 어플리케이터 내에 흐르는 가스에 결합한다. 후술할 공정을 위해, 플라즈마 소스 가스(63)는 불소 소스(예를 들어, NF₃, F₂ 또는 B₂F₆), 염소 소스(예를 들어, Cl₂) 및/또는 질소 소스(예를 들어, N₂ 또는 NH₃)를 포함한다. 바람직한 공정에 사용되는 다른 유용한 플라즈마 소스 가스에는 H₂, O₂, NO, N₂O, He 및 Ar이 포함된다. 플라즈마는 어플리케이터 내부에서 점화되어, 활성화 물질을 챔버(12)로 이동시킨다. 바람직하게, 소스(60)에서 생성된 활성화 물질 중에서, 매우 반응이 빠른 이온 종류는 챔버(12)에 유입되기 전에 실질적으로 재결합된다. 한편, F, Cl, N 또는 O와 같은 라디칼은 챔버(12)에 유입될 때까지 유지되고, 적절하게 반응한다. 후술하는 일반적인 프로세스에서 명백한 것과 같이, 원격 플라즈마에서 발생된 활성화 물질은 웨이퍼 처리량을 증가시킬 뿐 아니라 보다 질 좋은 층을 제공해준다.

프로세스 흐름

도 3은 본 발명에 따른 전체적인 프로세스 순서도로서, 반도체 기판 상에 틀랜지스터 게이트 스택을 형성하는 것과 관련하여 도시되어 있다. 본 도면에 도시된 바와 같이, 반도체 구조체를 포함하는 단일 기판은 먼저 반도체 구조체 상의 오염물 및 자연생성의 또는 천연의 산소를 제거하기 위해 세정된다(100). 반도체 구조체는 다른 것들 중에서, 애피택셜 실리콘 층 또는 단일결정 실리콘 층을 포함할 수 있다. 통상적으로, 산소 게이트 성장 전에 웨이퍼를 세정하는 것은 처리 챔버에 웨이퍼를 적재하기 전에 엑스 시츄(ex situ) 수행된다. 예를 들어, 웨이퍼는 SCl/HF 습식 식각 바스(bath) 내에서 세정될 수 있다. 또는, 집적HF 및 아세트산 증기 세정은 이송시간 및 재오염 또는 재산화의 기회를 감소시키도록 클러스터 툴 내부의 인접하는 모듈에서 수행될 수 있다. 어떤 적용예에서는, SC1 단계에 의해 잔존하는 세정 산소를 제거하지 않고, 대신 초기 산소층으로 사용하기도 한다. 다른 가능성에서는, 수소 베이크 단계는 천연 산소를 승화시키기 위해 챔버(12) 내부에서 수행될 수 있다. 수소 베이크 동안 금속 오염물 등을 세정하는 것을 돕기 위해 이 단계에서 소량의 HCl 증기가 첨가될 수 있다. 또 다른 배치에서는, 수소 가스 대신 H 라디칼을 대용하는 것과 같이, 플라즈마 생성물은 인 시츄(in situ) 세정을 수행하거나 또는 도울 수 있다.

엑스 시츄(ex situ) 세정 후 또는 인 시츄 세정 전에, 웨이퍼 또는 다른 기판은 처리 챔버 내부에 적재된다. 천연 산소의 세정(100)은 수소-마감처리된 표면을 남기는 경향이 있는데, 이것은 클린 룸 환경 또는 다른 산화제 소스에의 노출에 의한 자발적인 재산화를 막아준다. 불행하게도, 이러한 수소 마감처리는 또한 도시된 ZrO₂ 또는 Al₂O₃ ALD 증착과 같은 이어지는 ALD 공정을 방해하기도 한다. 반응물의 흡착을 촉진하는 하나의 방법은 얇은 계면층을 증착하는 것이다. 그러나, 이러한 층은 기판 상에 형성되는 유전체의 총 두께를 증가시키고 또한 유효 유전상수를 감소시키는 경향이 있다.

따라서, 바람직한 실시예는 세정된 기판 표면에 활성화 물질 처리를 적용한다(110). 바람직하게는, 게이트 유전체의 후속 증착(120)도 동일 챔버 내에서 수행 한다. 처리는 후속 증착을 촉진시키기 위해 기판의 표면 마감처리를 변경시킨다. 바람직하게, 처리(110)는 활성화 물질이 표면결합(도시된 실시예에서는, 수소-실리콘 결합 및 Si-Si 결합)을 깨고 새로운 결합을 형성할 수 있을 정도로 충분한 활성화 에너지를 주도록 조정되는데, 이 때 온도는 기판의 식각 또는 벌크 물질에의 활성화 물질의 상당 정도의 확산을 막을 수 있을 정도로 낮게 유지된다. 게다가, 눈에 띄는 정도의 증착은 일어나지 않는다. 기껏해야, 잔여 단일층이 활성화 물질 처리(110)에 의해 남겨지게 된다. 후술하는 바와 같이, 표면 마감처리 상부에 증착이 일어나지는 않지만, 기판의 몇몇 상부 단일층의 변환은 유용할 수 있다.

활성화 물질 처리는 후속 유전체 증착(120)과 동일 챔버 내에서 인 시츄 수행될 수 있다. 이 경우에 있어서, 기판 온도는 동일 챔버 내부에서 후속 증착(120)에 바람직한 온도에 맞게 설정되는 것이 바람직하다.

일 실시예에서, 활성화 물질 처리(110)는 불소 또는 염소 라디칼에의 노출을 포함하는데, 상기 불소 또는 염소는 표면결합을 깨기에는 충분하나, 바람직한 실리콘 표면을 식각시키기에는 불충분하게 공급된다. 바람직한 원격 플라즈마 발생기(60, 도 2 참조)로 제공되는 소스 가스는 NF₃, F₂, B₂F₆, Cl₂, CF₄ 등을 포함한다. 아르곤, 헬륨 또는 다른 불활성 가스 또한 글로방전(glow discharge) 형성을 돕기 위해 흘러 캐리어 가스로서 기능할 수 있다. 그러나, 전체 유량 및 분압은 원격 플라즈마 장치의 동작을 유지하기 위해 반응 챔버 압력을 대략 10 Torr 이하로 유지하도록 준비하는 것이 바람직하다. 바람직하게, 프로세스 파라미터는 상당한 벌크 변형 없이 표면결합을 깰 수 있을 정도로 충분하게 조정된다. 도시된 실시예에서, 후속 증착(120)이 인 시츄 ALD에 의해 수행될 때, 온도는 실내 온도에서 700℃까지의 범위인 것이 바람직하고, 더욱 바람직하게는 200℃에서 500℃까지이다. 상기 주어진 온도에서, 압력, 원격 플라즈마 출력, 반응 시간 및 반응물 농도는 소망하는 표면 조건을 달성하기 위해 적절히 조정된다.

다른 실시예에서, 암모니아(NH₃) 또는 질소 가스(N₂)와 같은 질소 소스는 후속 증착의 특성에 따라, 표면결합을 깨고 Si-N 결합을 생성하도록 기판에 공급될 수 있다. 아르곤, 헬륨 또는 다른 불활성 가스 또한 글로방전(glow discharge) 형성을 돕기 위해 흘러 캐리어 가스로서 기능할 수 있다. 그러나, 전체 유량 및 분압은 원격 플라즈마 장치의 동작을 유지하기 위해 반응 챔버 압력을 대략 10 Torr 이하로 유지하도록 준비하는 것이 바람직하다. 아는 바와 같이, 프로세스는 증착층으로 귀결되는 것은 아니다. 바람직하게, 프로세스 파라미터는 기판의 몇몇 상부 단일층의 Si-Si 결합이 Si-N 결합으로 대체되도록 선택되는 것이 바람직한데, 특히 기판 표면 대략 10Å 미만이 질화산소 실리콘으로 변화되도록 하는 것이 바람직하고, 더욱 바람직하게는 평균적으로 대략 2Å 내지 5Å 정도 형성되는 것이다. 프로세스 파라미터는 기판의 몇몇 상부 단일층과의 질소 결합을 넘어서 벌크 내부로 상당 정도의 질소가 확산되지 않도록 설정된다. 벌크 기판은 대략 1% 원자밀도보다 적게 질소를 함유하는 것이 바람직하다. F 또는 Cl 처리 측면에서 알려진 바와 같이, 활성화 물질 처리(110)는 후속 고-k 유전체 형성(120)을 인 시츄로 수행할 수 있어, 후속 증착과 동일한 범위의 온도가 활성화 물질 처리(110)에 채용될 수 있다. 상기 주어진 온도에서, 압력, 원격 플라즈마 출력, 프로세스 지속 시간 및 반응물 농도는 소망하는 벌크 내부로의 질소 침투 제한을 위해 적절히 조정될 수 있다.

활성화 물질 처리(110) 후, 게이트 유전체는 상기 처리된 표면 상부에 증착된다(120). 증착(120)은 또한 라디칼 물질 흐름을 포함한다; 그러나, 이러한 경우에 있어서, 활성화 물질 처리(110)로부터 제공되는 라디칼은 보통 증착(120)에 채용되어 제공되는 것과는 차이가 있다. 따라서, 활성화 물질 처리(110)로부터의 라디칼의 흐름은 증착(120) 전에 정지되는 것이 바람직하다.

바람직한 실시예에 따라, 증착(120)은 ALD 형 증착을 포함하는데, 여기서 교번 펄스는 표면을 포화시키고, 각 주기는 유전체 물질의 대략 1단일층 정도 남긴다. 하기의 예들에서, 알루미늄 소스 가스 또는 지르코늄 소스 가스는 산화 알루미늄(Al₂O₃) 및 산화 지르코늄(ZrO₂)을 형성하도록 산소 소스 가스와 교대된다. 당업자라면 유사한 방법이 산화 하프늄(HfO₂), 산화 탄탈륨(Ta₂O₅), 바륨 스트론튬 티타네이트(BST) 또는 스트론튬 비스무스 탄탈레이트(SBT)와 같은 다른 고k 물질에 채용될 수 있다는 것을 인식할 것이다.

ALD 증착의 제1펄스는 활성화된 표면 처리(110)가 남긴 마감처리부와 반응한다. 또는, 증착 전에 다른 표면 처리를 더 제공할 수도 있다. 예를 들어, 수 처리는 활성화 물질 처리(110) 후 표면과 더 잘 반응할 수 있어, 후속 ALD 프로세스들 과 잘 반응하는 수산기-마감처리된 표면을 남긴다.

일 실시예에서, 활성화 물질 처리(110) 전 또는 후 어느 하나에 있어서, 실리콘 웨이퍼는 ALD 프로세스를 위해 설계되었으며, (핀란드 에스푸의 ASM 마이크로케미스트리로부터 입수가능한) 펄사 2000 반응기의 반응 영역 내에 적재되었다. 반응 영역은 기계적 진공 펌프를 이용하여 진공상태로 만들었다. 진공상태로 만든 후 반응 영역의 압력은 순도 99.9999%의 흐르는 불활성 가스, 예를 들어 헬륨, 아르곤 또는 질소 가스로 대략 5-10 mbar가 되게 조정하였다. 그 후 반응 영역은 300℃에서 안정화되었다. 외부 소스로부터 기화된 (CH₃)₃Al 및 H₂O의 교번 기상 펄스는 상기 반응 영역 내로 인입되어 기판 표면에 접촉된다. 소스 화학 펄스는 흐르는 질소 가스와 상호 분리되어 있다.

각 펄스 주기는 4가지 기본 단계로 이루어져 있다:

● (CH₃)₃Al 펄스

● N₂ 세정

● H₂O 펄스

● N₂ 세정

대표적인 산화 알루미늄(Al₂O₃) 증착 주기는 표 1에 요약되어 있다.

[표 1](Al₂O₃)

상	반응물	온도(℃)	압력(mbar)	시간(sec)
펄스 1	TMA	300	5-10	0.2
세정 1	--	300	5-10	1.1
펄스 2	H2O	300	5-10	1.5
세정 2	--	300	5-10	3.0

주기의 주는 층의 두께를 결정한다. (CH₃)₃Al와 H₂O로부터 Al₂O ₃로의 성장율은 보통 300℃에서 0.1㎚/주기나 1Å/주기, 또는 대략 3-4 주기/1단일층(Al₂O₃는 대략 3Å의 벌크 격자 파라미터를 가짐) 정도이다. 각 TMA 펄스에 의해 남겨진 메틸 마감처리는 사용가능한 많은 화학흡착 장소를 감소시켜, 완전한 1단일층보다 적게 각 펄스로 형성한다. 펄스 주기는 소망하는 층 두께를 생성할 수 있는 충분한 회수로 반복된다. 산화 알루미늄은 게이트 유전체 또는 다른 유전체 층을 형성하기 전 얇은 층으로 사용될 수 있다.

다른 배치에서, ZrO₂는 ALD형 공정에 의해 증착된다. ZrCl₄ 증기는 반응 챔버로 인입되어 웨이퍼 표면에 1.5초 동안 노출된다. 이것을 펄스 A로 지칭한다. 반응 챔버는 질소 가스로 3.0초 동안 세정되어, 반응 챔버로부터 잉여 ZrCl₄ 및 부산물들을 제거한다. 이것을 세정 A로 지칭한다. 그 후 수증기가 반응 챔버로 인입되어 웨이퍼 표면에 3.0초 동안 노출된다. 이것을 펄스 B로 지칭한다. 잔여 H₂O 및 반응 부산물은 반응 챔버를 4.0초 동안 세정함으로써 제거된다. 이것을 세정 B로 지칭한다. 각 반응 상태 동안, 반응물은 주어진 다른 파라미터에 대하여 표면을 포화시킬 수 있을 충분한 양으로 제공된다.

대표적인 고-k 증착 주기는 표 2에 요약되어 있다.

[표 2] (ZrO₂)

상	반응물	온도(℃)	압력(mbar)	시간(sec)
펄스 A	ZrCl4	300	5-10	1.5
세정 A	--	300	5-10	3.0
펄스 B	H2O	300	5-10	3.0
세정 B	--	300	5-10	4.0

펄스 A, 세정 A, 펄스 B, 세정B로 구성된 표 2의 주기는 51 회 반복된다. 평균 증착율은 300℃에서 대략 0.59Å/주기로서, ZrO₂ 두께는 대략 30Å 정도이다.

더 일반적으로, ALD 공정 동안의 온도는 층 내부의 염소결합 가능 수준에 따라, 대략 200℃ 내지 500℃ 사이인 것이 바람직하다. 더 고온에서는 염소 물질은 침전된다. 너무 많은 염소는 전자 트래핑을 야기시킬 수 있다. 300℃에서, 염소 함유량은 대략 0.5% 정도 측정된다. 비정질 ZrO₂층에 있어서, 온도는 이 범위의 저온한계값, 대략 200℃ 내지 250℃인 것이 더욱 바람직하고, 대략 225℃인 것이 가장 바람직하다. 결정질막에 있어서, 온도는 이 범위의 고온한계값, 대략 250℃ 내지 500℃인 것이 더욱 바람직하고, 대략 300℃인 것이 가장 바람직하다. 그러나, 당업자가 인식할 수 있는 바와 같이, 비정질 및 결정질 구조 혼합물은 이 두 영역의 경계에서 발생한다. 도시된 프로세스는 대부분이 결정질 ArO₂인 막을 생산한다.

이 경우에 있어서, 금속 상태로 형성된 금속 1단일층은 염소로 자기-마감처리되어 있는데, 이것은 바람직한 조건 하에서 잉여 ZrCl₄와 용이하게 반응하지 않는 다. 그러나, 바람직한 산소 소스 가스는 이전에 흡착된 염소 지르코늄 복합물의 제공으로 한정되는 리간드-교환 반응에서의 산소 상태 동안 염소-마감처리된 표면과 반응하거나 흡착된다. 게다가, 산화는 포화 상태에서 과잉 산화제와 더 이상 반응하지 않는 수산기 및 산소교차 마감처리를 남긴다.

바람직하게, 충분한 주기는 대략 20Å 내지 60Å의 ZrO₂가 성장하도록 수행된다. 더욱 바람직하게, 충분한 주기는 대략 20Å 내지 40Å의 ZrO₂가 성장하도록 수행된다. 이 층의 유전상수는 대략 18 내지 24이다. 도시된 예에서, 30Å의 Zr₂O₃가 형성되었다.

활성화 물질 처리(125)는 유전체 형성(120) 다음에 수행된다. 유전체가 종래의 산화 실리콘을 포함하는지 또는 고k 물질(대략 4보다 큰 유전상수 또는 k값을 가짐)을 포함하는지에 무관하게, 활성화 물질 처리(125)는 유전체 표면 상부에 폴리실리콘 또는 폴리-SiGe 결정핵생성을 도와준다. 본 발명은 또한 SiGeC 및 질화 실리콘 또는 CVD에 의해 고k 물질 상부에 증착되는 Al₂O₃ 층의 결정핵생성을 도와줄 수 있다. 전술한 처리는 또한 고k 물질 및 밑에 놓인 기판이 후속 프로세싱 동안 분해되지 않도록 보호해 주는 부가적인 장점도 있는데, 이는 하기의 도 4A 및 도 4B를 참조하여 상세히 기술될 것이다.

ALD에 선행하는 활성화 물질 처리(110)와 유사하게, 실리콘 또는 폴리-SiGe 증착 전의 처리(125)는 후속 증착을 촉진시키기 위해 기판의 표면 마감처리를 변경시킨다. 바람직하게, 처리(125)는 활성화 물질이 표면결합을 깨고 새로운 결합을 형성할 수 있을 정도로 충분한 활성화 에너지를 주도록 조정되는데, 이 때 프로세스 파라미터는 기판의 식각 또는 게이트 유전체의 벌크 물질에의 활성화 물질의 상당 정도의 확산을 막을 수 있을 정도로 낮은 에너지 수준을 유지하도록 조정된다. 게다가, 눈에 띄는 정도의 증착은 일어나지 않는다. 기껏해야, 잔여 1단일층이 활성화 물질 처리(125)에 의해 남겨지게 된다. 그러나, 프로세스는 금속-산소 결합을 깨고 금속-질소 결합으로 대체함으로써, 고k 산소의 최상부 몇몇 1단일층을 질화시키도록 조정될 수 있다. 바람직하게, 온도는 대략 실내 온도 내지 800℃ 정도로 유지된다.

활성화 물질 처리(125)는 전술의 유전체 증착(120)과 동일 챔버에서 수행될 수 있으나, 후속 전극 형성(130)과 동일 챔버에서 수행되는 것이 더욱 바람직하다. 따라서, 처리(125) 동안의 온도는 폴리실리콘 또는 폴리-SiGe 증착 조건과 적어도 초기 단계에서는 일치되는 것이 바람직하고, 나머지 파라미터들(압력, 반응물 농도, 플라즈마 출력, 프로세스 지속 시간)은 최소한의 벌크 효과를 갖는 소망하는 표면 변경을 갖도록 최적화된다. 도시된 실시예에서, 후속 전극 형성(130)는 CVD에 의한 폴리실리콘 또는 폴리-SiGe 증착을 포함하는데, 처리(125) 동안의 온도는 대략 300℃ 내지 800℃의 범위인 것이 더욱 바람직하고, 대략 500℃ 내지 700℃인 것이 가장 바람직하다.

일 실시예에서, 활성화 물질 처리(125)는 불소 또는 염소 라디칼에의 노출을 포함하는데, 상기 불소 또는 염소는 표면결합을 깨기에는 충분하나, 바람직한 고k 표면을 식각시키기에는 불충분하게 공급된다. 바람직한 원격 플라즈마 발생기(60, 도 2 참조)로 제공되는 가스 소스는 NF₃, F₂, B₂F₆, Cl₂ , CF₄ 등을 포함한다. 아르곤, 헬륨 또는 다른 불활성 가스 또한 글로방전(glow discharge) 형성을 돕기 위해 흘릴 수 있으나, 반응 챔버 압력은 원격 플라즈마 장치의 동작을 유지하기 위해 대략 10 Torr 이하로 유지하는 것이 바람직하다.

바람직하게, 프로세스 파라미터는 상당한 벌크 변형 없이 표면결합을 깰 수 있을 정도로 충분하게 조정된다. 게이트 전극의 인 시츄 증착(130)의 경우에 있어서, 기판 온도는 동일 챔버 내부에서 후속 증착에 일치하도록 설정되는 것이 바람직하다. 상기 주어진 온도에서, 압력, 원격 플라즈마 출력, 프로세스 지속 시간 및 반응물 농도는 소망하는 표면 조건을 달성하기 위해 적절히 조정된다.

다른 실시예에서, 암모니아(NH₃) 또는 질소 가스(N₂)와 같은 질소 소스는 표면결합을 깨고 금속-질소 결합을 생성하도록 기판에 공급될 수 있다. N₂는 특히 프로세스 중의 수소 물질을 최소화하는 질소 소스로 특히 바람직하다. 아르곤, 헬륨 또는 다른 불활성 가스 또한 글로방전(glow discharge) 형성을 돕기 위해 흘릴 수 있으나, 반응 챔버 압력은 원격 플라즈마 장치의 동작을 유지하기 위해 대략 10 Torr 이하로 유지하는 것이 바람직하다.

아는 바와 같이, 프로세스(125)는 상당 정도의 증착 또는 증가된 두께로 귀결되는 것은 아니다. 프로세스 파라미터는 기판의 몇몇 상부 고k 유전체 1단일층의 금속-산소결합이 금속-질소 결합으로 대체되어 금속 질화산소를 형성하도록 선택되는 것이 바람직하다. 특히, 고k 유전체의 활성화 물질 처리(125)는 유전체 표면 대 략 10Å 이하가 질화산소 실리콘으로 변화되도록 하는 것이 바람직하고, 더욱 바람직하게는 평균적으로 대략 2Å 내지 5Å 정도 형성되는 것이다. 동시에, 본 프로세스에서의 에너지 수준은 유전체의 몇몇 상부 1단일층과의 질소 결합을 넘어서 벌크 유전체 내부로 상당 정도의 질소가 확산되지 않도록 유지된다. 벌크 유전체는 10Å 깊이에 대략 1% 원자밀도 미만의 질소를 함유하는 것이 바람직하다.

다음으로, 게이트 전극은 상기 처리된 게이트 유전체 상부에 증착된다(130). 이전의 표면 처리(125)와 동일한 챔버에서, 인 시츄 도핑되는 것이 바람직하다. 게이트 전극은 실리콘을 함유하고 있는 것이 바람직하고, CVD 증착되는 것이 바람직하다. 여기서 기술된 예에 있어서, 게이트 전극은 CVD 실리콘 게르마늄 합금, 바람직하게는 Si_1-xGe_x의 형식을 갖는 실리콘 게르마늄 합금을 포함하는데, 이것은 상기 처리된 게이트 유전체 상부에 실리콘 소스(도시된 예에서는 SiH₄) 및 게르마늄 소스(도시된 예에서는 게르만 또는 GeH₄)를 흘려줌으로써 증착된다. 그러나, 이전의 원격 플라즈마 처리(125)는 또한 다른 결정핵생성에 민감한 증착 공정에도 유용하다.

단순함을 위해, 실리콘 게르마늄 층은 더 일반적으로 폴리-SiGe로 지칭될 것이다. 바람직하게, 폴리-SiGe 증착(130)은 동일 챔버 내부에서 활성화 물질 표면 처리(125) 뒤에 즉시 후속된다. 또한, 초기의 실리콘 시드층은 폴리-SiGe 전에 증착될 수 있다. 바람직하게, 폴리실리콘 또는 폴리-SiGe 증착 중 어느 하나는 대기조건 또는 대기조건에 거의 유사한 조건 하에서 수행된다.

아는 바와 같이, 폴리-SiGe 증착은 화학기상증착 프로세스에서 실리콘 소스 가스, 게르마늄 소스 가스 및 캐리어 가스를 흘려주는 것을 포함한다. 도시된 실시예에서, 실리콘 소스 가스는 모노실란(SiH₄)을 포함하고, 게르마늄 소스 가스는 희석된 게르만(불활성 가스에서 1.5% GeH₄)을 포함하고, 캐리어 가스는 질소(N₂)를 포함한다. 실란 유량은 50sccm 내지 500sccm일 수 있고, 더욱 바람직하게는 대략 100sccm 내지 400sccm이다. 희석된 게르만(도시된 예에서는 1.5% 게르만)은 50sccm 내지 5,000sccm의 유량으로 제공되는 것이 바람직하고, 더욱 바람직하게는 대략 100sccm 내지 1,000sccm인 것이다. 상기 캐리어 유량은 5slm 내지 50slm인 것이 바람직하고 대략 20slm인 것이 더욱 바람직하다.

도시된 실시예에서, 플라즈마 또는 다른 추가적인 에너지 소스의 도움 없이도, 증착 동안의 온도는 대략 500℃ 내지 800℃ 사이인 것이 바람직하고, 대략 550℃ 내지 650℃ 사이인 것이 더욱 바람직하며, 대략 600±15℃인 것이 가장 바람직하다. 이 범위의 저온한계값에서 폴리-SiGe 증착은 대량생산하기에는 너무 느리다. 한편, 이 범위의 고온한계값에서 층 내부에의 게르마늄 결합은 감소되고 표면 조도는 증가된다. 디실란 및 트리실란과 같은 다른 실리콘 소스 가스의 경우에 있어서는, 증착 온도는 적어도 초기에는 300℃ 정도로 낮출 수 있으며, 500℃ 내지 700℃ 범위인 것이 바람직하다. 바람직하게, 이러한 높은 차수의 실란은 낮은 수소:실리콘 비를 보여주고 있고, 이로 인해 표면을 통한 수소 확산 및 고k 물질의 금속으로의 결과적 환원의 위험성이 감소된다.

폴리-SiGe 증착은 대략 500 Torr 보다 큰 압력에서 수행되는 것이 바람직하고, 대략 700 Torr보다 큰 압력이 더욱 바람직하며, 대략 대기압(760 Torr)에서 수행되는 것이 가장 바람직하다. 가스 유동으로 야기되는 다소의 압력차(pressure diffrentials)는 무시할 수 있다. 당업자에 의해 인식될 수 있는 바와 같이, 대기증착은 선구체에서 증착된 폴리-SiGe로 변환되는 효율성이 떨어진다. 그러나, 발명자는 대기압 하에서의 증착이 운용상의 효율성에는 많은 장점을 갖고 있다는 것을 발견했다.

폴리-SiGe층 내의 게르마늄 물질은 대략 10% 내지 80% 사이에 있는 것이 바람직하고, 대략 20% 내지 50% 사이에 있는 것이 더욱 바람직하다. 층의 총 두께는 500Å 내지 1,500Å 사이에 있는 것이 바람직하고, 대략 500Å 내지 1,000Å 사이에 있는 것이 더욱 바람직하다.

H₂ 캐리어 가스를 사용하는 폴리-SiGe 증착의 대표적인 방법은, 대기압 및 600℃에서, 대략 500sccm의 1.5% 게르만, 100sccm의 실란 및 20slm의 캐리어 가스의 유량을 포함한다. 당업자라면 이러한 조건은 N₂ 캐리어 가스의 효율성을 위해 별개로 최적화되어야 한다는 것을 인식할 것이다. 이러한 유동은 대략 18% 내지 20% 사이의 게르마늄 함유량을 갖는 실리콘 게르마늄층을 생성하게 된다. 동일한 캐리어 및 실란 유동에서, 4,500 sccm의 희석된 게르만 실란은 대략 50%의 게르마늄 함유량을 생성하게 된다.

폴리-SiGe 증착(130)은 캡층(cap layer) 증착 직전에 수행되는 것이 가장 바 람직하다. 캡층은 실리콘을 포함하는 것이 바람직하고, 비정질 실리콘을 포함하는 것이 가장 바람직하다. 상대적으로 얇은 캡층(예를 들어, 대략 100Å)은 SiGe 층 내의 게르마늄의 산화 위험성을 최소화하기 위해 채용될 수 있다. 한편, 캡층은 또한 많은 게이트 스택 설계에 따라, 다음 규화물화(silicidation)를 위한 희생층(sacrificial layer)으로 기능할 수도 있다. 이 경우에 있어서, 캡층은 더 얇고, 대략 1,000Å 내지 2,500Å 사이인 것이 바람직하다. 비정질 실리콘 캡은 캡층 상부에 금속층 형성 전에 할 수 있다. 이 금속층은 표준 규화물화 반응에서, 밑에 놓인 실리콘과 위에 놓인 금속이 반응하도록 어닐링될 수 있다. 도시하지는 않았으나, 유전체 캡층은 또한 전술한 게이트 스택의 전도층 상부에 증착될 수 있다.

게이트 스택이 완성되면, 게이트 전극은 종래의 사진석판 기술 및 식각에 의해 패턴화되는 것이 바람직하다. 다른 배치에 있어서, 본 기술 분야에서 잘 알려진 바와 같이, 게이트 전극은 금속층 증착 전에 패턴화될 수 있고, 금속은 자기-정렬 규화물화에서 채용될 수 있다.

게이트 스택을 완성한 후, 집적 회로를 완성하는 다음 과정을 수행한다. 예를 들어, 게이트 스택은 일반적으로 유전체의 브랭킷 증착 및 스페이서 식각에 의해 절연된다. 트랜지스터 활성 영역은 패턴화된 전극의 한측면에 소스 및 드레인 영역을 형성하기 위해 도핑되고, 배선 또는 "후단(back end)" 프로세스로 회로를 완성한다.

바람직하게, 활성화 물질 처리(110, ALD 전 과정) 및 처리(125, 폴리-SiGe 증착 전 과정)는 상기 처리된 표면 상부에의 증착에 도움을 준다. 제1예에 있어서, 활성화 물질 처리(110)는 ALD 반응물이 흡착에 도움을 주고, 이러한 장점은 비반응성 기판 상부에 ALD를 하고자 하는 다양한 다른 경우에 결부될 수 있음을 인식할 수 있을 것이다.

제2예에 있어서, 표면 처리(125)는 빠른 배양을 가능하게 해주어, 전체적으로 품질이 좋은 층을 제공해 주는 것은 물론 도시된 폴리-SiGe층과 같이 위에 놓인 실리콘 함유층의 증착 시간을 빠르게 해 준다. (활성화 물질 처리(125) 없이) 인 시츄 게르마늄-도핑된 실리콘층의 직접 증착은 증착과 함께 밑에 놓인 게이트 유전체를 식각하는 경향이 있어, 배양 시간을 증가시킨다. 당업자에 의해 인식될 수 있는 바와 같이, 증가된 배양 시간 및 이로 인한 총 증착 시간의 증가는 낮은 웨이퍼 처리량으로 귀결되고, 이것은 경쟁이 심한 반도체 제조 산업에서 상업적으로 생존가능한 것과 생존불가능한 것 사이의 차이를 의미할 수 있다. 나아가, 더 나은 배양은 또한 높은 품질의 층을 의미한다. 당업자라면 본 개시의 관점에서, 도핑되지 않은 실리콘 또는 인, 비소 또는 붕소로 인 시츄 도핑된 폴리실리콘 또한 개량된 배양 시간을 경험하게 될 것임을 인식할 수 있을 것이다.

게이트 전극 형성 전에, 고k 유전체 상면의 원격 플라즈마 질화는 부가적인 장점을 갖고 있다. 그 상부에 증착되어 있는 실리콘 함유 층의 향상된 결정핵생성에 더하여, 표면 처리는 또한 후속 증착 동안 고k 물질의 분해를 감소시킨다. 활성화 물질 처리에 의해 형성된 얇은 질화물 또는 산화질화물은 고k 물질의 환원을 방해하는 것으로 알려져 있다. 이러한 환원, 즉 금속 산화물 대신 전도성 금속을 남기게 되는 환원은 그렇지 않다면 게이트 전극 증착, 특히 증착 방법이 수소 물질 및/또는 고온을 채용하는 증착으로부터 발생할 수 있다. 나아가, 고k층을 통한 산소 확산은 또한 바람직한 활성화 물질 처리(110,125)에 의해 영향을 받는 최소한의 질화에 의해 방지될 수 있다.

도 4a 및 도 4b는 이러한 유전체 스택에 결합되어 있는 트랜지스터 게이트를 보여준다. 특히, 반도체 기판(200)은 그 위에 형성된 트랜지스터 게이트 스택(210)을 가지고 있다. 도시된 실시예에서, 당업자라면 상기 기판이 다른 반도체 물질을 역시 포함할 수 있다는 것을 인식할 수 있음에도 불구하고, 기판(200)은 단결정 실리콘 웨이퍼의 상부 일부를 포함한다.

게이트 스택(210)은 종래 방법으로 전극(220)을 보호 및 절연하는 절연층(240) 및 측벽 스페이서(230)를 가진 폴리-SiGe 전극 층(220)을 포함한다. 또한, 통상 금속을 포함하고 있으며 폴리-SiGe(220) 상부에 배치된 더 나은 전도성을 가진 스트래핑 층(250)을 보여주고 있다. 스트랩(250)은 게이트와 로직 회로를 연결하여 웨이퍼를 가로지르는 트랜지스터 게이트 사이의 빠른 신호 전파에 도움을 준다. 다른 배치에 있어서, 게이트 전극은 인 시츄 도핑된 폴리실리콘 층을 포함할 수 있다.

전술한 대표적인 프로세스에 의해 형성된 게이트 유전체(260)는 게이트 전극(220)을 기판(200)으로부터 분리시킨다. 상기의 배경기술 부분에서 알 수 있듯이, 게이트 유전체(260)는 더 조밀하고 더 빠른 회로의 추구에 있어서는 결정적인 특성이다.

도 4b의 확대도에서 볼 수 있듯이, 바람직한 게이트 유전체(260)는 밑에 놓 인 기판(200)과 벌크 유전체층(264) 사이의 경계면(262) 및 벌크 유전체층(264)과 위에 놓인 게이트 전극(220) 사이의 경계면(266)을 포함한다. 도시된 실시예에서의 경계면(262, 266)은 증착층을 나타내는 것은 아니다; 그것보다는 상기 경계면들은 그 위 층의 증착 전에 다소 변형되어 있다. 다른 배치에 있어서, 플라즈마 처리는 부가적인 층을 남긴다. 도시된 실시예에서 있어서, 원격 플라즈마는 ALD 직전에 제1경계면(262)을 변형하는 라디칼을 제공하는데, 이 때 표면 변형은 ALD 반응물의 흡착에 도움을 준다. 원격 플라즈마는 또한 폴리실리콘 및 특히 천연 폴리실리콘 및 CVD에 의한 폴리-SiGe 증착과 같은 실리콘 함유 층의 인 시츄 증착 직전에 제2경계면(266)을 변형하는 라디칼을 제공하는데, 이 때 표면 변형은 폴리-SiGe의 결정핵생성에 도움을 준다. 원결 플라즈마 질화의 경우에 있어서, 하부경계면(262)은 기판(200) 내부로 대략 10Å보다 적게 연장되는 것이 바람직한 기판(200)의 질화된 부분을 포함하는데, 대략 3Å 내지 5Å을 포함하는 것이 더욱 바람직하다. 이 경계면(262) 밑의 벌크 기판은 대략 1원자% 미만의 질소를 함유하는 것이 바람직하다. 상부 경계면(266)은 게이트 전극(220) 하부의 10Å 거리에 이와 유사하게 낮은 질소 퍼센트(바람직하게는 10원자%보다 적은 것이 바람직함)를 나타내는 것이 바람직하다.

당업자는 본 발명의 범위를 벗어나지 않으면서 상기 기술된 방법에 다양한 생략, 부가 및 변형을 가할 수 있고, 이러한 모든 변형 및 변경은 첨부된 청구항에 의해 정의된 본 발명의 범위 내에 포함되는 것임을 잘 인식할 것이다. 예를 들어, ALD 및 CVD 전에 표면 처리하는 것과 관련하여 설명하였으나, 당업자라면 또한 MOCVD 및 JVD를 포함하나 이에 한정되지는 않는 다른 증착 전에 라디칼 표면 처리의 적용을 찾을 수 있을 것이다.

본 발명은 일반적으로 반도체 제조에 있어서 막증착 전 표면 처리방법에 관한 것으로서, 후속 원자층 증착(ALD) 공정에서 흡착에 도움을 주거나, 또는 수반되는 화학기상증착 공정에서 결정핵생성에 도움을 준다.

Claims (25)

1. 부분적으로 제조된 집적 회로의 표면에 막을 증착하는 방법에 있어서,

   플라즈마 생성물에 상기 표면을 노출시키고, 그것에 의하여 상기 표면 하부의 벌크 특성에 크게 영향을 미치지 않으면서 상기 표면의 말단을 변형하는 단계와;

   상기 표면 말단의 변형 후 그 상부에 실리콘 함유층을 증착하는 단계를 포함하고,

   상기 표면은 트랜지스터 게이트 유전층의 상부 표면을 포함하고, 상기 실리콘 함유층은 다결정 실리콘 게르마늄 합금(폴리-SiGe)을 포함하는 것을 특징으로 하는 방법.
2. 제1항에 있어서,

   상기 실리콘 함유층을 증착하는 단계는 결정핵생성 민감 공정을 포함하는 것을 특징으로 하는 방법.
3. 제2항에 있어서,

   결정핵생성 민감 증착은 전기적으로 전도성이 있는 상기 실리콘 함유 층의 화학기상증착을 포함하는 것을 특징으로 하는 방법.
4. 삭제
5. 제1항에 있어서,

   상기 게이트 유전층과 폴리-SiGe층 사이 계면의 게르마늄 함량은 20% 내지 50%인 것을 특징으로 하는 방법.
6. 제1항에 있어서,

   상기 게이트 유전층은 고유전물질을 포함하는 것을 특징으로 하는 방법.
7. 제1항에 있어서,

   실리콘 게르마늄층을 증착하는 것은 실리콘 소스 가스와 게르만(germane)을 동시에 흘려주는 것을 특징으로 하는 방법.
8. 부분적으로 제조된 집적 회로의 표면에 막을 증착하는 방법에 있어서,

   플라즈마 생성물에 상기 표면을 노출시키고, 그것에 의하여 상기 표면 하부의 벌크 특성에 크게 영향을 미치지 않으면서 상기 표면의 말단을 변형하는 단계와;

   상기 표면 말단의 변형 후 그 상부에 하나의 층을 증착하는 단계를 포함하고,

   상기 하나의 층을 증착하는 단계는 흡착 유도 공정을 포함하는 것을 특징으로 하는 방법.
9. 제8항에 있어서,

   상기 흡착유도 공정은 원자층증착(ALD)를 포함하는 것을 특징으로 하는 방법.
10. 제9항에 있어서,

    상기 ALD는 질화 규소보다 높은 유전율을 갖는 산화물을 증착하는 것을 포함하는 것을 특징으로 하는 방법.
11. 제10항에 있어서,

    상기 산화물은 산화 알루미늄, 산화 지르코늄, 산화 하프늄, 산화 탄탈륨, 바륨 스트론튬 티타네이트 및 스트론튬 비스무스 탄탈레이트로 구성된 군에서 선택되는 것을 특징으로 하는 방법.
12. 제1항에 있어서,

    상기 노출은 원격 플라즈마 소스에서 상기 표면에 라디칼의 흐름을 제공하는 것을 포함하는 것을 특징으로 하는 방법.
13. 제12항에 있어서,

    상기 라디칼의 흐름은 증착 전에 정지되는 것을 특징으로 하는 방법.
14. 제1항에 있어서,

    상기 노출은 상기 표면 하부에 놓인 물질의 벌크 특성에 영향을 주지 않는 것을 특징으로 하는 방법.
15. 제14항에 있어서,

    상기 플라즈마 생성물은 질소 활성화 물질을 포함하고, 상기 표면은 반도체 기판 상부에 위치하며, 상기 벌크 기판은 1원자% 미만의 질소를 포함하는 것을 특징으로 하는 방법.
16. 제14항에 있어서,

    상기 플라즈마 생성물은 질소 활성화 물질을 포함하고, 상기 표면은 4보다 큰 유전율을 가진 게이트 유전체 상부에 위치하며, 상기 게이트 유전체는 상기 표면으로부터 10Å에서 10원자% 미만의 질소를 포함하는 것을 특징으로 하는 방법.
17. 제1항에 있어서,

    상기 노출은 1원자 단일층 이하의 층을 증착하는 것을 특징으로 하는 방법.
18. 제17항에 있어서,

    상기 노출은 상기 표면으로부터 10Å 이하로 산화 금속을 산화질소 금속으로 변화시키는 것을 특징으로 하는 방법.
19. 트랜지스터 게이트 스택을 형성하는 방법에 있어서,

    반도체 기판 상에 게이트 유전체를 형성하는 단계와;

    상기 게이트 유전체를 질소 활성화 물질의 소스에 노출시키는 단계와;

    상기 게이트 유전체를 상기 질소 활성화 물질의 소스에 노출시킨 후 상기 게이트 유전체 상에 실리콘 함유 게이트 전극을 증착시키는 단계를 포함하고,

    상기 노출은 상기 게이트 유전체의 상부 표면으로부터 10Å 이상의 깊이에 10원자% 미만의 질소를 결합시키는 것을 특징으로 하는 방법.
20. 제19항에 있어서,

    상기 게이트 유전체는 산화 알루미늄, 산화 지르코늄, 산화 하프늄, 산화 탄탈륨, 바륨 스트론튬 티타네이트 및 스트론튬 비스무스 탄탈레이트로 구성된 군 중에서 선택된 물질을 포함하는 것을 특징으로 하는 방법.
21. 제20항에 있어서,

    상기 게이트 유전체는 산화 지르코늄을 포함하는 것을 특징으로 하는 방법.
22. 제19항에 있어서,

    상기 게이트 유전체를 형성하기 전에 상기 반도체 기판 표면을 질소 활성화 물질의 소스에 노출시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
23. 제22항에 있어서,

    상기 반도체 기판의 표면을 노출시키는 단계는 10Å미만의 산화질소 실리콘을 형성하는 것을 특징으로 하는 방법.
24. 제23항에 있어서,

    상기 게이트 유전체를 형성하는 것은 원자층 증착을 포함하는 것을 특징으로 하는 방법.
25. 제19항에 있어서,

    상기 실리콘 함유 게이트 전극을 증착하는 단계는 화학기상증착에 의해 실리콘-게르마늄층을 증착하는 것을 포함하는 것을 특징으로 하는 방법.

Images