KR100834330B1 - Ｚｑ 캘리브레이션 회로 및 이것을 구비한 반도체 장치 - Google Patents

Ｚｑ 캘리브레이션 회로 및 이것을 구비한 반도체 장치 Download PDF

Info

Publication number
KR100834330B1
KR100834330B1 KR1020060103965A KR20060103965A KR100834330B1 KR 100834330 B1 KR100834330 B1 KR 100834330B1 KR 1020060103965 A KR1020060103965 A KR 1020060103965A KR 20060103965 A KR20060103965 A KR 20060103965A KR 100834330 B1 KR100834330 B1 KR 100834330B1
Authority
KR
South Korea
Prior art keywords
calibration
command
circuit
pull
control signal
Prior art date
Application number
KR1020060103965A
Other languages
English (en)
Other versions
KR20070044790A (ko
Inventor
마사유키 나카무라
히데유키 요코
Original Assignee
엘피다 메모리 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘피다 메모리 가부시키가이샤 filed Critical 엘피다 메모리 가부시키가이샤
Publication of KR20070044790A publication Critical patent/KR20070044790A/ko
Application granted granted Critical
Publication of KR100834330B1 publication Critical patent/KR100834330B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)

Abstract

ZQ 캘리브레이션 명령과 다른 외부로부터의 명령으로부터 ZQ 캘리브레이션 명령을 내부 생성하여, ZQ 캘리브레이션 동작을 자동적으로 추가 실시시킨다. 입력된 명령으로부터 다음 명령 입력까지의 명령 간격을 유효 활용함으로써, ZQ 캘리브레이션 기간을 확보한다. 이 명령으로는, 셀프 리프레시 명령이 보다 바람직하다. ZQ 캘리브레이션 동작을 추가함으로써 ZQ 캘리브레이션 간격이 짧아져, 보다 정확한 ZQ 캘리브레이션 동작을 행할 수 있는 ZQ 캘리브레이션 회로를 얻을 수 있다.
ZQ 캘리브레이션 회로

Description

ＺＱ 캘리브레이션 회로 및 이것을 구비한 반도체 장치{ZQ CALIBRATION CIRCUIT AND SEMICONDUCTOR DEVICE COMPRISING THE SAME}
도 1 은 종래예에 있어서의 ZQ 캘리브레이션 동작에서의 타이밍차트도.
도 2 는 본 발명에 의한 ZQ 캘리브레이션 동작에서의 타이밍차트도.
도 3 은 ZQ 캘리브레이션 회로도.
도 4 는 풀업 회로도.
도 5 는 풀다운 회로도.
도 6 은 ZQ 캘리브레이션 동작에서의 타이밍차트도.
*도면의 주요부분에 대한 부호의 설명*
301, 302 : 풀업 회로 303 : 풀다운 회로
304, 305 : 카운터 306, 307 : 콤퍼레이터
308, 309 : 저항
본 발명은 반도체 장치에 관한 것으로, 특히 출력 회로의 임피던스를 조정하는 ZQ 캘리브레이션 회로 및 이것을 구비한 반도체 장치에 관한 것이다.
최근의 전자 시스템은 고속화되어, 시스템을 구성하는 반도체 장치간의 데이터 전송 속도는 매우 고속화되고 있다. 이러한 초고속 데이터 전송을 달성하기 위해, 데이터 신호는 소진폭화되고, 또한 반도체 장치간의 전송로의 임피던스 및 반도체 장치의 출력 회로의 출력 임피던스를 정합시키고 있다. 임피던스를 정합시키고, 소진폭의 데이터 신호에 변형을 주지 않고 전송함으로써, 데이터 전송을 고속화하고 있다. 만약, 반도체 장치간의 전송로 임피던스와, 반도체 장치의 출력 임피던스가 정합되지 않았을 때에는, 전송중에 데이터 파형이 무뎌져, 오버슛 (overshoot) 또는 언더슛 (undershoot) 을 발생시켜 고속 데이터 전송을 할 수 없게 된다.
이와 같이, 전송로의 임피던스와 출력 회로의 출력 임피던스를 정합시키기 위해, 반도체 장치의 출력 임피던스를 조정하여 전송로의 임피던스에 정합시킬 필요가 있다. 반도체 장치의 출력 임피던스의 조정은, 통상 캘리브레이션 (calibration) 회로를 사용하여 행해진다. 예를 들어 반도체 장치에는 ZQ 캘리브레이션용 단자로서 ZQ 핀을 구비하여, 외부로부터 ZQ 캘리브레이션 명령 (ZQCS, ZQCL) 이 입력되게 된다. 이 외부 ZQ 캘리브레이션 명령 (ZQCS, ZQCL) 이 입력되면, 명령으로 규정된 일정 기간내에 ZQ 캘리브레이션 동작이 행해진다. ZQ 캘리브레이션 동작중에는 출력 회로를 사용할 수 없기 때문에 칩으로의 액세스가 금지되고, 다음 명령은 입력되지 않는다. 따라서, 이 명령으로 규정된 기간중은 ZQ 캘리브레이션용의 기간이며, 이 기간중에 ZQ 캘리브레이션을 완료시킬 필요가 있다.
이 ZQ 캘리브레이션용 기간은, (tZQinit=512*tCK, tZQCS=64*tCK, tZQoper=256*tCK) 로 정해져 있다. 여기서 tCK 는 클록의 주기이며, 이들의 규격은 클록 수로서 규정되어 있다. 이 AC 스펙에서는, 전원 투입후의 이니셜 기간중에 실시하는 ZQ 캘리브레이션 기간 (tZQinit) 은, tZQinit=512*tCK 로 규정되어 있다. 전원 투입되어 이니셜 기간이 종료한 후에는, 입력되는 명령에 의해 각각 규정되어 있다. 외부 ZQ 캘리브레이션 명령 (ZQCS) 가 입력된 경우에는 tZQCS=64*tCK, 외부 ZQ 캘리브레이션 명령 (ZQCL) 가 입력된 경우에는 tZQoper=256*tCK 로 각각 규정되어 있다.
전원 투입시에는, 장시간에 걸쳐 임피던스 조정을 실시하는 것이 가능하다. 한편, 이니셜 기간 종료후의 ZQ 캘리브레이션 기간 (64*tCK, 256*tCK) 은 짧은 규정으로 되어 있다. 그 이유는, 전원 투입시의 ZQ 캘리브레이션으로 조정한 임피던스를 다음 ZQ 캘리브레이션에 이용함으로써, 보다 짧은 기간에 조정이 가능하기 때문이다. 또한 ZQ 캘리브레이션 기간이 짧기 때문에, 칩 액세스 금지의 기간을 짧게 하는 것이 가능하다. 그 단시간의 ZQ 캘리브레이션 (tZQCS, tZQoper) 의 사용 방법으로는, 어느 정도의 빈도로 실시할 것을 상정하고 있다. 디바이스 변동도 적은 상황, 구체적으로 말하면, 리프레시 사이클 등에 맞추어 실시하면 퍼포먼스를 떨어뜨리지 않고 ZQ 캘리브레이션 (tZQCS) 의 실행이 가능하다.
그러나, 임피던스는 디바이스가 놓여져 있는 상황 (동작 모드, 전원 전압, 온도) 에 따라 변화하는 것이다. 즉, 셀프 리프레시 등이 장기간 실시되었던 경우 등은, 그 후에 단시간의 ZQ 캘리브레이션 (tZQCS, tZQoper) 을 실시하여도, 임피던스가 조정되어 있다는 보장은 없다. 도 1 에 나타내는 바와 같이, 셀프 리프레시 종료후의 DLL 록 기간 (tDLLK=512*tCK) 을 이용하여도, 임피던스가 조정되어 있다는 보장은 없다. AC 스펙에 준거한 경우, 즉 ZQ 캘리브레이션이 입력된 후, 또한 단시간의 ZQ 캘리브레이션 (tZQCS, tZQoper) 을 실시함으로써 임피던스가 조정되어 있을 가능성은 낮다.
ZQ 캘리브레이션 명령이 입력된 시점에서의 출력 임피던스와 ZQ 캘리브레이션 결과가 근사 (또는 일치) 하면, 단기간에 ZQ 캘리브레이션 동작은 종료한다. 한편, 임피던스와 ZQ 캘리브레이션 결과에 차이가 있는 경우에는 규정 ZQ 캘리브레이션 기간내에 종료하지 않을 우려가 있다. 임피던스 매칭이 잘 종료하지 않는 경우에는, 전송로 임피던스와, 반도체 장치의 출력 임피던스가 정합하지 않게 된다. 이 경우에는, 전송중의 데이터 파형이 무뎌지고, 오버슛 또는 언더슛을 발생시켜 고속 데이터 전송을 할 수 없게 된다는 문제가 있다.
이러한 ZQ 캘리브레이션 동작이나 반도체 기억 장치의 리프레시에 관해서는, 하기의 문헌이 있다. 특허 문헌 1 (일본 공개특허공보 2002-026712 호) 에 있어서는, 외부 장착 종단 저항에 매칭시킴으로써 출력 회로의 스루레이트를 조정하는 것이 개시되어 있다. 특허 문헌 2 (일본 공개특허공보 평 8-335871 호) 에 있어서는, 외부 제어 신호에 의해 스위칭 트랜지스터를 온·오프시킴으로써 임피던스를 조정하는 것이 개시되어 있다. 특허 문헌 3 (일본 공개특허공보 2005-065249 호) 에 있어서는, 1 개의 외부 저항을 사용하여 입력 단자의 종단 저항, 출력 회로의 임피던스를 조정하는 것이 개시되어 있다. 또, 특허 문헌 4 (일본 공표특허공보 2005-506647 호) 에는, 자동 리프레시중에는 입력 버퍼를 디스에이블 (disable) 상태로 하고, 또한 자동 리프레시 종료후에 저전력 리차지로 함으로써 저전력화되는 반도체 기억 장치가 기재되어 있다.
ZQ 캘리브레이션 명령이 입력된 시점에서의 임피던스와 ZQ 캘리브레이션 결과에 차이가 있는 경우에는, 규정된 ZQ 캘리브레이션 기간내에 종료하지 않을 우려가 있다. 이 경우에는, 전송로의 임피던스와 반도체 장치의 출력 임피던스가 정합하지 않게 된다. 그 결과, 전송중의 데이터 파형이 무뎌져, 오버슛 또는 언더슛을 발생시켜 고속 데이터 전송을 할 수 없게 된다는 문제가 있다. 상기 특허 문헌에는 이러한 문제에 대한 의식이 없고, 아무런 기재도 없다.
본 발명은, 상기 문제를 감안하여, 반도체 장치의 동작중에 ZQ 캘리브레이션 동작을 자동적으로 추가하고, 임피던스의 조정 회수를 늘려, 보다 정확하게 실시하게 하는 것이다. 구체적으로는 셀프 리프레시 종료 시점에 ZQ 캘리브레이션 명령을 발생시키고, ZQ 캘리브레이션 동작을 추가하여, 보다 정확하게 임피던스를 조정한다. 본 발명의 과제는, ZQ 캘리브레이션 동작을 자동적으로 추가함으로써 전송로의 임피던스와 반도체 장치의 출력 임피던스를 보다 정확하게 정합하는 ZQ 캘리브레이션 회로 및 이들 ZQ 캘리브레이션 회로를 구비하여, 고속 데이터 전송 가능한 반도체 장치를 제공하는 것에 있다.
과제를 해결하기 위한 수단
본 발명은 상기 과제를 해결하기 위해, 기본적으로 하기에 기재되는 기술을 채용하는 것이다. 또, 그 기술 취지를 일탈하지 않는 범위에서 여러 가지로 변경할 수 있는 응용 기술도 본원에 포함되는 것은 말할 필요도 없다.
본 발명의 ZQ 캘리브레이션 회로는, 외부로부터 입력되는 ZQ 캘리브레이션 명령 이외의 명령으로부터 ZQ 캘리브레이션용 제어 신호를 발행하여, ZQ 캘리브레이션 동작하는 것을 특징으로 한다.
본 발명의 ZQ 캘리브레이션 회로에 있어서, 상기 제어 신호를 카운터에 입력함으로써 ZQ 캘리브레이션 동작시키는 것을 특징으로 한다.
본 발명의 ZQ 캘리브레이션 회로에 있어서, 상기 제어 신호를 카운터에 입력함으로써, 풀업측의 ZQ 캘리브레이션 동작을 행하고, 상기 풀업측의 ZQ 캘리브레이션 동작 종료후에는 제 2 제어 신호를 발행하여, 풀다운측의 ZQ 캘리브레이션 동작하는 것을 특징으로 한다.
본 발명의 ZQ 캘리브레이션 회로에 있어서, 상기 제어 신호에 의해 실시되는 ZQ 캘리브레이션 동작은, 외부로부터의 ZQ 캘리브레이션 명령이 입력되었을 때의 ZQ 캘리브레이션 동작과 동일한 것을 특징으로 한다.
본 발명의 ZQ 캘리브레이션 회로에 있어서, 상기 ZQ 캘리브레이션 이외의 명령이란 셀프 리프레시용 명령인 것을 특징으로 한다.
본 발명의 ZQ 캘리브레이션 회로에 있어서, 상기 셀프 리프레시용 명령에 의한 DLL 록 기간에, ZQ 캘리브레이션 동작을 병행하여 실시하는 것을 특징으로 한다.
본 발명의 ZQ 캘리브레이션 회로는, ZQ 캘리브레이션 단자에 접속된 제 1 풀 업 회로와, 제 2 풀업 회로와 풀다운 회로로 이루어지는 레플리카 버퍼와, 제 1 및 제 3 제어 신호가 입력되는 제 1 카운터와, 제 2 및 제 4 제어 신호가 입력되는 제 2 카운터와, 기준 전위와 상기 ZQ 캘리브레이션 단자의 전위를 비교하는 제 1 콤퍼레이터와, 상기 기준 전위와 상기 레플리카 버퍼의 접점의 전위를 비교하는 제 2 콤퍼레이터와, 제 1 ZQ 캘리브레이션 동작을 행하기 위해서, ZQ 캘리브레이션 명령에 의해 상기 제 1 및 제 2 제어 신호를 생성하는 제 1 신호 발생기와, 제 2 ZQ 캘리브레이션 동작을 행하기 위해서, 셀프 리프레시 명령에 의해 상기 제 3 및 제 4 제어 신호를 생성하는 제 2 신호 발생기를 구비한다.
본 발명의 ZQ 캘리브레이션 회로에 있어서, 상기 제 1 풀업 회로와, 상기 제 1 카운터와, 상기 제 1 콤퍼레이터에 의해 풀업측의 ZQ 캘리브레이션 동작을 행하고, 그 후 상기 레플리카 버퍼와, 상기 제 2 카운터와, 상기 제 2 콤퍼레이터에 의해 풀다운측의 ZQ 캘리브레이션 동작을 행하는 것을 특징으로 한다.
본 발명의 반도체 장치는, 상기 어느 하나에 기재된 ZQ 캘리브레이션 회로를 탑재한 것을 특징으로 한다.
본 발명의 최선의 형태에 대해, 도 2∼도 6 을 참조하여 상세하게 설명한다. 도 2 에는 본 발명에 의한 ZQ 캘리브레이션 동작의 타이밍차트도를 나타낸다. 도 3 에 ZQ 캘리브레이션 회로도, 도 4 에 풀업 회로도, 도 5 에 풀다운 회로도를 나타낸다. 도 6 에는 ZQ 캘리브레이션 동작의 타이밍차트도를 나타낸다. 본 발명의 ZQ 캘리브레이션 회로는, 도 2 에 나타내는 바와 같이, 셀프 리프레시 종료후에 자동적으로 ZQ 캘리브레이션을 실시한다. 외부로부터의 ZQ 캘리브레이션 명령이 입력되어 있지 않아도, 셀프 리프레시 종료후에 자동적으로 ZQ 캘리브레이션을 실시한다. 셀프 리프레시 종료후의 DLL 록 사이클내 (tDLLK=512*tCK) 에 ZQ 캘리브레이션 (tDQoper=256*tCK) 을 병행하여 실시하는 것이다.
도 3 에 나타내는 ZQ 캘리브레이션 회로는 반도체 장치에 내장되고, 풀업 회로 (301, 302), 풀다운 회로 (303), 카운터 (304, 305), 콤퍼레이터 (306, 307), 저항 (308, 309) 으로 구성된다. 이 ZQ 캘리브레이션 회로로부터의 임피던스 제어 신호 DRZQ 는 출력 회로에 공급된다. 임피던스 제어 신호 DRZQP (DRZQP1∼DRZQP5) 는, 출력 회로의 최종단 부하측을 구성하는 트랜지스터의 게이트 제어 신호로서 출력된다. 임피던스 제어 신호 DRZQN (DRZQN1∼DRZQN5) 는, 출력 회로의 최종단 드라이버측을 구성하는 트랜지스터의 게이트 제어 신호로서 출력된다. 각각의 출력 회로의 부하측, 드라이버측의 임피던스를 최적의 값으로 설정한다.
본 발명의 ZQ 캘리브레이션 회로의 기본 구성은, 본 출원인의 선원 (일본 특허출원 2006-203405 호) 과 동일하다. 선원과는 카운터 (304, 305) 에 카운터 제어 신호 SELFEX1, 2 가 추가 입력된 점이 상이하다. 카운터 제어 신호 SELFEX1, 2 는 제어 신호 ACT1, 2 와 동일하게 작용한다. 카운터 (304) 는 제어 신호 SELFEX1 가 입력된 경우에도 카운트 동작을 개시하여, 부하측의 ZQ 캘리브레이션 동작을 실시한다. 마찬가지로, 카운터 (305) 는 제어 신호 SELFEX2 가 입력된 경우에도 카운트 동작을 개시하여, 드라이버측의 ZQ 캘리브레이션 동작을 실시한다. 다른 구성에 대해서는 선원과 동일하다. 여기서는 예를 들어, 풀업 회로 (301, 302) 및 풀다운 회로 (303) 는 임피던스 조정용 트랜지스터를 5 개 병렬한 트랜지스터로 구성한다. 카운터 (304, 305) 는 5 비트 구성으로 한다.
반도체 장치의 ZQ 캘리브레이션용 핀 (ZQ) 은 외부 저항 (R) 에 의해 접지 전위 (GND) 와 접속된다. ZQ 캘리브레이션용 핀 (ZQ) 과 전원 전위 (VDD) 사이에 풀업 회로 (301) 가 형성된다. 따라서, ZQ 캘리브레이션용 핀 (ZQ) 은 풀업 회로 (301) 에 의해 전원 전위 (VDD) 에, 외부 저항 (R) 에 의해 접지 전위 (GND) 에 접속된다. 이 ZQ 캘리브레이션용 핀 (ZQ) 의 전위를 전원 전위의 반 VDD/2 가 되도록 조정함으로써, 풀업 회로의 임피던스를 외부 저항 (R) 과 동등하게 한다. 저항 (308) 과 저항 (309) 은 전원 전위 (VDD) 와 접지 전위 (GND) 사이에 직렬 접속되고, 2 개의 저항의 접속점으로부터 기준 전위 (Vref) 를 출력하는 기준 전위 발생 회로이다. 여기서는 예를 들어 기준 전위 (Vref) 로서 VDD/2 를 발생한다.
콤퍼레이터 (306) 는, 입력된 ZQ 캘리브레이션용 핀 (ZQ) 의 전위와 기준 전위 (Vref) 를 비교 판정하여 출력 COMP1 을 출력한다. 제어 신호 ACT1 또는 제어 신호 SELFEX1 가 활성화됨으로써 카운터 (304) 는 콤퍼레이터 (306) 의 출력 COMP1 에 따라 카운트 동작을 개시한다. 카운터 (304) 로부터의 출력인 임피던스 제어 신호 DRZQP (DRZQP1∼DRZQP5) 에 의해 풀업 회로의 트랜지스터를 도통/비도통으로 함으로써 임피던스를 조정한다.
카운터 (304) 는 올 하이 레벨 (11111) 로 초기 설정되어 있다. 제어 신 호 ACT1 또는 제어 신호 SELFEX1 가 활성화됨으로써 출력 COMP1 의 로우 레벨에서 카운트다운 동작, 출력 COMP1 의 하이 레벨에서 카운트업 동작을 하는 것으로 한다. 카운터 (304) 로부터는 5 비트의 DRZQP (DRZQP1∼DRZQP5) 가 출력된다. 풀업 회로 (301, 302) 는 각각 임피던스 제어 신호 DRZQP1∼DRZQP5 가 입력되고, 각 비트에 대응하는 트랜지스터를 도통/비도통으로 함으로써 임피던스 조정한다. 또한, 임피던스 제어 신호 DRZQP1∼DRZQP5 는 출력 회로 최종단의 부하측의 트랜지스터의 제어 신호로서 출력된다.
또한, 풀업 회로 (302) 를 전원 전위 (VDD) 와 접점 A 사이에, 풀다운 회로 (303) 를 접점 A 와 접지 전위 (GND) 사이에 형성하여, 레플리카 버퍼를 구성한다. 접점 A 의 전위와 기준 전위 (Vref) 를 콤퍼레이터 (307) 에 입력하고, 비교 판정하여 출력 COMP2 을 출력한다. 제어 신호 ACT2 또는 제어 신호 SELFEX2 의 활성화에 의해 카운터 (305) 는 카운트 동작을 개시한다. 여기서는 예를 들어, 카운터 (305) 는 올 로우 레벨 (00000) 로 초기 설정되어, 출력 COMP2 의 로우 레벨에서 카운트다운 동작, 출력 COMP2 의 하이 레벨에서 카운트업 동작을 하는 것으로 한다.
카운터 (305) 로부터는 임피던스 제어 신호 DRZQN 로서 5 비트의 DRZQN (DRZQIN1∼DRZQIN5) 가 출력된다. 풀다운 회로 (303) 는, 임피던스 제어 신호 DRZQN1∼DRZQN5 가 입력되고, 각 비트에 대응하는 트랜지스터를 도통/비도통으로 함으로써 임피던스 조정한다. 또한, 임피던스 제어 신호 DRZQN1∼DRZQN5 는 출력 회로 최종단의 드라이버측의 트랜지스터의 제어 신호로서 출력된다.
도 4 를 이용하여 풀업 회로 (301, 302) 를 상세하게 설명한다. 풀업 회로 (301, 302) 는 동일한 구성이므로, 풀업 회로 (301) 에 대해서 설명한다. 도 4 에 나타낸 바와 같이, 풀업 회로 (301 (또는 302)) 는, 복수 (도 4 에서는 5 개) 의 P 채널 트랜지스터 (311∼315) 와 저항 (331) 으로 구성된다. 각 P 채널 트랜지스터 (311∼315) 의 소스는 전원 전위 (VDD) 에, 드레인은 저항 (331) 의 일단에 공통 접속된다. 또한 저항 (331) 의 타단은 ZQ 캘리브레이션용 핀 (ZQ) 에 접속된다. P 채널 트랜지스터 (311∼315) 의 게이트에는 각각 해당하는 임피던스 제어 신호 DRZQP1∼DRZQP5 가 입력된다. 임피던스 제어 신호 DRZQP1∼DRZQP5 는 2 진법의 비트 구성으로 하고, 대응하는 트랜지스터의 사이즈도 2 진법에 상당하는 사이즈로 한다.
예를 들어 트랜지스터 (311) 의 사이즈를 W/L 로 하면, 트랜지스터 (312) 의 사이즈는 2W/L, 트랜지스터 (313) 의 사이즈는 4W/L, 트랜지스터 (314) 의 사이즈는 8W/L, 트랜지스터 (315) 의 사이즈는 16W/L 과 2 의 (n-1) 승의 사이즈가 된다. 각각의 트랜지스터의 임피던스비를 2 의 (n-1) 승이 되도록 설정한다. 저항 (331) 의 타단은 ZQ 캘리브레이션용 핀 (ZQ) 에 접속되고, 풀업 회로 (301) 는 ZQ 캘리브레이션용 핀 (ZQ) 의 전위를 전원 전위 방향으로 끌어올리는 (풀업) 작용을 한다.
이들 풀업 회로 (301, 302) 는 출력 회로 최종단의 부하측의 구성과 동일한 구성이며, 출력 회로 최종단의 부하측의 레플리카 회로이다. 또, 후술하는 풀다운 회로 (303) 는, 출력 회로 최종단의 드라이버측의 구성과 동일한 구성이며, 출력 회로 최종단의 드라이버측의 레플리카 회로이다. 따라서, 풀업 회로 (301, 302) 와 풀다운 회로 (303) 의 각각을 단순히 레플리카 회로라 부른다. 또, 풀업 회로 (302) 와 풀다운 회로 (303) 로 구성되는 버퍼는 출력 회로의 레플리카 버퍼로 호칭한다. 여기서 풀업 회로 (301, 302) 와 풀다운 회로 (303) 의 각각은 출력 회로의 레플리카 회로이며, 출력 회로와 동일한 구성이 바람직하다. 그러나, 완전히 동일할 필요는 없고 실질적으로 동일하면 된다. 실질적으로 동일하다는 것은, 그 사이즈가 축소되어 있어도 되고, 전압 전류 특성이 동등하면 된다.
도 5 를 이용하여 풀다운 회로 (303) 를 상세하게 설명한다. 도 5 에 나타낸 바와 같이, 풀다운 회로 (303) 는 복수 (도 5 에서는 5 개) 의 N 채널 트랜지스터 (321∼325) 와 저항 (332) 으로 구성된다. 각 N 채널 트랜지스터 (321∼325) 의 소스는 접지 전위 (GND) 에, 드레인은 저항 (332) 의 일단에 공통 접속된다. 또한, 저항 (332) 의 타단은 접점 A 에 접속된다. N 채널 트랜지스터 (321∼325) 의 게이트에는 각각 해당하는 임피던스 제어 신호 DRZQN1∼DRZQN5 가 입력된다. 임피던스 제어 신호 DRZQN1∼DRZQN5 는 2 진법의 비트 구성이기 때문에, 대응하는 트랜지스터의 사이즈도 2 진법에 상당하는 사이즈이다.
예를 들어 트랜지스터 (321) 의 사이즈가 W/L 이라고 하면, 트랜지스터 (322) 의 사이즈는 2W/L, 트랜지스터 (323) 의 사이즈는 4W/L, 트랜지스터 (324) 의 사이즈는 8W/L, 트랜지스터 (325) 의 사이즈는 16W/L 과 2 의 (n-1) 승의 사이즈가 된다. 각각의 트랜지스터의 임피던스비를 2 의 (n-1) 승이 되도록 설정한 다. 저항 (332) 의 타단은 접점 A 에 접속되고, 풀다운 회로 (303) 는 접점 A 의 전위를 접지 전위 방향으로 끌어내리는 (풀다운) 작용을 한다.
다음으로 본 발명의 ZQ 캘리브레이션 동작에 대해 설명한다. 캘리브레이션 동작이란, 출력 회로의 레플리카 회로의 임피던스를 최적화하는 제어 신호를 생성하는 동작이다. 그리고 최적화된 제어 신호에 의해 출력 회로의 임피던스를 조정한다. 따라서 전원 투입시의 설정시에는 이니셜의 ZQ 캘리브레이션 (ZQinit) 이 행해진다. 또한, 더욱 정밀하게 설정하기 위해서는, 실제 동작중에 있어서도 정기적으로 ZQ 캘리브레이션 (ZQCS, ZQoper) 이 행해진다. 또한, 본 발명에서는 셀프 리프레시 종료후에도 캘리브레이션 동작이 추가로 행해진다.
ZQ 캘리브레이션 동작은, 도 3 에 나타내는 바와 같이 ZQ 캘리브레이션용 핀 (ZQ) 에 외부 저항 (R) 을 외부 장착한 상태로 실시된다. 이 외부 저항 (R) 으로서, 출력 회로가 희망하는 저항값을 이용할 필요가 있다. ZQ 캘리브레이션에 있어서 외부 저항 (R) 과 풀업 회로 (301, 302) 의 임피던스가 동일해지도록 임피던스 제어 신호 DRZQP1∼DRZQP5 를 결정한다. 또한, 풀업 회로 (302) 와 풀다운 회로 (303) 의 임피던스가 동일해지도록 임피던스 제어 신호 DRZQN1∼DRZQN5 를 결정한다. 이렇게 하여 얻어진 임피던스 제어 신호 DRZQP1∼DRZQP5 및 임피던스 제어 신호 DRZQN1∼DRZQN5 를 출력 회로의 각 트랜지스터의 게이트 제어 신호로 함으로써 출력 회로의 임피던스를 최적값으로 조정한다.
처음에, 제어 신호 ACT1 (또는 제어 신호 SELFEX1) 가 활성화되어, ZQ 캘리브레이션용 핀 (ZQ) 에 접속되어 있는 풀업측의 임피던스 조정이 행해진다. ZQ 캘리브레이션용 핀 (ZQ) 에 접속된 외부 저항 (R) 과 동등한 임피던스가 되도록 풀업 회로 (301) 의 임피던스가 조정된다. 조정이 완료되면, 그 때의 임피던스 제어 신호는 고정되고, 풀업 회로 (301, 302) 및 출력 회로 최종단의 부하측의 트랜지스터의 게이트에 공급된다. 그 후에 제어 신호 ACT2 (또는 제어 신호 SELFEX2) 가 활성화되어 접점 A 에 접속되어 있는 풀다운 회로의 임피던스 조정이 행해진다.
ZQ 캘리브레이션 동작은, 외부 명령에 의해 ZQ 캘리브레이션 동작이 지시되거나 또는 셀프 리프레시 명령 (여기서는 SELFEXIT) 이 입력됨으로써 개시된다. 다음으로, 제어 신호 ACT1 (또는 제어 신호 SELFEX1) 가 활성화되어 카운터 (304) 의 카운트 동작이 개시된다. 이 때 제어 신호 ACT2 및 제어 신호 SELFEX2 는 불활성 상태이다. 카운터 (304) 의 초기로서, 임피던스 제어 신호 DRZQP1∼DRZQP5 는 올 하이 레벨 (11111) 이며 풀업 회로 (301) 의 트랜지스터가 모두 오프 상태로 설정되어 있는 것으로 한다. ZQ 캘리브레이션용 핀 (ZQ) 의 전위는 접지 전위 (GND) 에서 기준 전위 (Vref) 보다 낮기 때문에, 콤퍼레이터 (306) 의 출력 COMP1 은 로우 레벨이다. 카운터 (304) 는 카운트다운하여 임피던스 제어 신호 DRZQP (11110) 를 출력한다.
임피던스 제어 신호 DRZQP (11110) 에 의해, 풀업 회로 (301, 302) 의 트랜지스터 (311) 는 온 상태, 트랜지스터 (312, 313, 314, 315) 는 오프 상태가 된다. 트랜지스터 (311) 의 사이즈는 최소 단위의 W/L 이며, 드라이브 능력이 작아, ZQ 캘리브레이션용 핀 (ZQ) 의 전위는 접지 전위 (GND) 보다 약간 높은 전위가 된다. 그러나, 여전히 기준 전위 (Vref) 보다 낮기 때문에 콤퍼레이터 (306) 의 출력 COMP1 은 로우 레벨 그대로이고, 카운터 (304) 는 다시 카운트다운하여 임피던스 제어 신호 DRZQP (11101) 를 출력한다.
임피던스 제어 신호 DRZQP (11101) 가 입력된 풀업 회로 (301, 302) 의 트랜지스터 (312) 는 온 상태, 트랜지스터 (311, 313, 314, 315) 는 오프 상태가 된다. 트랜지스터 (312) 의 사이즈는 2W/L 이며, ZQ 캘리브레이션용 핀 (ZQ) 의 전위는 임피던스 제어 신호 DRZQP (11110) 의 상태보다 높은 전위가 되지만 기준 전위 (Vref) 보다 낮은 전위가 된다. 그 때문에 콤퍼레이터 (306) 의 출력 COMP1 은 로우 레벨 그대로이고, 카운터 (304) 는 다시 카운트다운하여 임피던스 제어 신호 DRZQP (11100) 를 출력한다.
이들 동작을 순서대로 반복함으로써 카운터 (304) 는 카운트다운되고, 풀업 회로 (301) 의 큰 사이즈의 트랜지스터가 온 상태가 된다. 카운트 동작이 진행됨에 따라, 풀업 회로 (301) 의 임피던스가 서서히 저하하고, ZQ 캘리브레이션용 핀 (ZQ) 의 전위는 서서히 상승한다. 재차 반복함으로써, ZQ 캘리브레이션용 핀 (ZQ) 의 전위가 기준 전위 (Vref) 보다 커지면, 콤퍼레이터 (306) 의 출력이 하이 레벨이 되고, 카운터 (304) 는 역으로 카운트업한다. 이와 같이 ZQ 캘리브레이션용 핀 (ZQ) 의 전위와 기준 전위 (Vref) 의 대소에 따라, 콤퍼레이터 (306) 의 출력이 로우 레벨/하이 레벨이 되어 카운터 (304) 는 카운트다운/업한다. 그 결과 ZQ 캘리브레이션용 핀 (ZQ) 의 전위가 기준 전위 (Vref (=VDD/2)) 근방에서 안정되게 된다.
ZQ 캘리브레이션용 핀 (ZQ) 의 전위가 기준 전위 (Vref (=VDD/2)) 근방에서 안정되면, 제어 신호 ACT1 (또는 제어 신호 SELFEX1) 가 비활성화된다. 제어 신호 ACT1 (또는 제어 신호 SELFEX1) 의 비활성화에 의해 카운터 (304) 는 카운트 동작을 정지하고, 그 카운트값은 고정된다. 또한, 임피던스 제어 신호 DRZQP1∼DRZQP5 의 레벨이 확정됨으로써, 풀업 회로의 임피던스 조정은 완료되고 고정된다. 이 때의 풀업 회로 (301, 302) 의 임피던스는 외부 저항 (R) 과 동등한 값이 되도록 고정된다. 풀업 회로가 고정된 상태에서, 제어 신호 ACT2 (또는 제어 신호 SELFEX2) 가 활성화된 다음 풀다운 회로의 임피던스가 조정된다.
풀업 회로 (301) 의 ZQ 캘리브레이션 동작이 종료하면, 제어 신호 ACT2 (또는 제어 신호 SELFEX2) 가 활성화되어 카운터 (305) 의 카운트 동작이 개시된다. 초기 설정으로서, 카운터 (305) 를 올 로우 레벨 (00000) 에서 풀다운 회로 (303) 의 트랜지스터가 모두 오프 상태로 설정되어 있는 것으로 한다. 그 때문에, 접점 A 의 전위는 전원 전위 (VDD), 콤퍼레이터 (307) 의 출력 COMP2 는 하이 레벨이 되어, 카운터 (305) 는 카운트업하고, 임피던스 제어 신호 DRZQN (00001) 를 출력한다.
카운터 (305) 로부터의 임피던스 제어 신호 DRZQN (00001)에 의해, 풀다운 회로 (303) 의 트랜지스터 (321) 는 온 상태, 트랜지스터 (322, 323, 324, 325) 는 오프 상태가 된다. 트랜지스터 (321) 의 사이즈는 최소 단위의 W/L 이며, 드라이브 능력이 작아, 접점 A 의 전위는 전원 전위 (VDD) 보다 약간 낮은 전위가 된다. 접점 A 의 전위는 기준 전위 (Vref) 보다 높기 때문에 콤퍼레이터 (307) 의 출력 COMP2 는 하이 레벨 그대로이고, 카운터 (305) 는 다시 카운트업하여 임피던스 제어 신호 DRZQN (00010) 를 출력한다.
임피던스 제어 신호 DRZQN (00010) 가 입력된 풀다운 회로 (303) 의 트랜지스터 (322) 는 온 상태, 트랜지스터 (321, 323, 324, 325) 는 오프 상태가 된다. 트랜지스터 (322) 의 사이즈는 2W/L 이며, 접점 A 의 전위는 비트 신호 DRZQN (00001) 의 상태보다 낮은 전위가 되지만 기준 전위 (Vref) 보다 높은 전위가 된다. 그 때문에 콤퍼레이터 (307) 의 출력 COMP2 는 하이 레벨 그대로이고, 카운터 (305) 는 다시 카운트업하여 임피던스 제어 신호 DRZQN (00011) 를 출력한다.
이러한 동작을 순서대로 반복함으로써 카운터 (305) 는 카운트업되고, 풀다운 회로 (303) 의 큰 사이즈의 트랜지스터가 온 상태가 된다. 카운트 동작이 진행됨에 따라, 풀다운 회로 (303) 의 임피던스가 서서히 저하되고, 접점 A 의 전위는 서서히 저하된다. 재차 반복함으로써, 접점 A 의 전위가 기준 전위 (Vref) 보다 작아지면, 콤퍼레이터 (307) 의 출력이 로우 레벨이 되고, 카운터 (305) 는 역으로 카운트다운한다. 이와 같이 접점 A 의 전위와 기준 전위 (Vref) 의 대소에 따라, 콤퍼레이터 (307) 의 출력이 하이 레벨/로우 레벨이 되어 카운터 (305) 는 카운트업/다운한다. 그 결과 접점 A 의 전위가 기준 전위 (Vref (=VDD/2)) 근방에서 안정되게 된다.
접점 A 의 전위가 기준 전위 (Vref (=VDD/2)) 근방에서 안정되면, 제어 신호 ACT2 (또는 제어 신호 SELFEX2) 가 비활성화된다. 제어 신호 ACT2 (또는 제어 신호 SELFEX2) 의 비활성화에 의해 카운터 (305) 는 카운트 동작을 정지하고, 그 카운트값은 고정된다. 또한, 임피던스 제어 신호 DRZQN1∼DRZQN5 의 레벨이 확정됨으로써 풀다운 회로의 임피던스 조정은 완료된다. 제어 신호 ACT2 (또는 제어 신호 SELFEX2) 는 비활성화되어 모두 고정된다.
제어 신호 ACT1 (또는 제어 신호 SELFEX1) 가 활성화되었을 때에, 풀업 회로 (301, 302) 의 임피던스는 외부 저항 (R) 과 동등한 값이 되도록 고정된다. 또한, 제어 신호 ACT2 (또는 제어 신호 SELFEX2) 가 활성화되었을 때에, 풀다운 회로 (303) 도 풀업 회로 (302) 의 임피던스에 고정된다. 그 결과, 풀업 회로 (301, 302), 풀다운 회로 (303) 모두 그 임피던스는 외부 저항 (R) 과 동등하게 설정된다. 이 임피던스 제어 신호 DRZQP, DRZQN 를 각각의 출력 회로의 제어 신호로 함으로써 출력 회로의 임피던스가 조정된다. 임피던스 매칭된 출력 회로를 구비하여, 고속 데이터 전송 가능한 반도체 장치가 얻어진다.
상기한 바와 같이, 제어 신호 SELFEX1 에 있어서도 제어 신호 ACT1 와 동일하게 ZQ 캘리브레이션이 개시된다. 또한, 제어 신호 SELFEX2 에 의해 풀다운측의 ZQ 캘리브레이션 동작이 실시된다. 따라서, 본 발명의 ZQ 캘리브레이션 회로는, 제어 신호 ACT1, 2 와는 다른 별도의 제어 신호 SELFEX1, 2 에 의해 ZQ 캘리브레이션을 실시할 수 있다. 이들 제어 신호 SELFEX1 은 셀프 리프레시 명령 SELFEXIT 가 발행된 후에 내부 회로로부터 자동적으로 발행된다. 또한, 풀업측의 ZQ 캘리브레이션 동작이 종료하면, 제어 신호 SELFEX2 가 내부 회로로부터 자동적으로 발행되어 풀다운측의 ZQ 캘리브레이션 동작이 실시된다. 이와 같이 셀프 리프레시 동작에 이어서, ZQ 캘리브레이션이 자동적으로 추가된다.
본 발명의 ZQ 캘리브레이션 회로의 동작을, 도 6 의 타이밍차트도를 이용하여 설명한다. 통상은, ZQ 캘리브레이션 명령이 외부로부터 발행되면 제어 신호 ACT1 가 활성화되어 ZQ 캘리브레이션 동작을 개시한다. 본 발명에서는 제어 신호 ACT1 와 동일한 제어를 실행하는 신호로서 SELFEX1 가 추가로 입력되고 있다. 셀프 리프레시용의 외부 명령 SELFENTRY 가 엔트리되어 셀프 리프레시가 개시된다. 외부 명령 SELFEXIT 에 의해 셀프 리프레시 기간이 종료한다.
이 외부 명령 SELFEXIT 명령이 발행되면, 제어 신호 SELFEX1 가 활성화 (도 6 에서는 하이 레벨에서 활성) 되어 풀업측의 ZQ 캘리브레이션 동작을 개시한다. ZQ 캘리브레이션 동작은 상기한 바와 같다. 처음에 제어 신호 SELFEX1 에 의해 풀업측의 ZQ 캘리브레이션이 실시된다. 카운터의 카운트 동작에 의해, ZQ 캘리브레이션 전용 핀 (ZQ) 레벨은 서서히 상승해 VDD/2 레벨 근방에서 안정된다. 그 후, 제어 신호 SELFEX1 은 비활성화 (도면에서는 로우 레벨에 비활성) 되어 임피던스 제어 신호 DRZQP 는 고정된다.
다음으로, 제어 신호 SELFEX1 은 비활성화됨으로써 제어 신호 SELFEX2 가 활성화 (도면에서는 하이 레벨 활성) 되어, 풀다운측의 ZQ 캘리브레이션 동작을 개시한다. ZQ 캘리브레이션 동작은 상기한 동작과 동일하다. 카운터의 카운트 동작에 의해 접점 A 의 레벨은 서서히 저하하여 VDD/2 레벨 근방에서 안정된다. 그 후, 제어 신호 SELFEX2 는 비활성화 (도면에서는 로우 레벨에 비활성) 되어 임피던스 제어 신호 DRZQN 는 고정되고 ZQ 캘리브레이션을 종료한다.
본 발명에 있어서는, 셀프 리프레시용의 외부 명령 SELFEXIT 에 의해 ZQ 캘 리브레이션 동작을 자동적으로 개시한다. 풀업측의 ZQ 캘리브레이션 종료후에는 자동적으로 풀다운측의 ZQ 캘리브레이션을 행한다. 셀프 리프레시 종료시에는, DLL 록 기간 (TDLLK=512*tCK) 으로서 512 클록분은 외부 명령이 입력되지 않는다. 이 기간을 이용하여 ZQ 캘리브레이션 동작을 병행하여 실시시키는 것이다. 따라서, 외부로부터의 액세스 금지 기간에는 영향을 미치지 않는다. 또, DLL 록 기간 (TDLLK=512*tCK) 완료후에, 명령이 입력가능하여 거기까지 이 ZQ 캘리브레이션은 완료되기 때문에, 캘리브레이션중에 ZQ 캘리브레이션 명령이 입력되더라도, 이러한 명령을 무시하고 캘리브레이션을 실행하더라도, 그 스펙 TZQOPER=256*TCK, tZQCS=64*tCK 을 만족할 수 있는 것은 분명하며, 종래의 스펙과 모순되지 않는다.
이와 같이 셀프 리프레시 종료후에 자동적으로 ZQ 캘리브레이션 동작을 행한다. DLL 록 기간은 512 사이클분이며, 충분한 ZQ 캘리브레이션 기간이며, 정확하게 ZQ 캘리브레이션 동작을 행할 수 있다. 또, 외부로부터의 ZQ 캘리브레이션 명령에 의한 ZQ 캘리브레이션 동작과는 별도로 ZQ 캘리브레이션 동작이 추가됨으로써 ZQ 캘리브레이션 동작 회수가 증가한다. 그 때문에 ZQ 캘리브레이션의 간격이 짧아져 보다 정확하게 ZQ 캘리브레이션할 수 있다. 셀프 리프레시후에 자동적으로 ZQ 캘리브레이션 동작을 행하는 ZQ 캘리브레이션 회로를 얻을 수 있다. 이러한 ZQ 캘리브레이션 회로를 구비하여, 고속 데이터 전송 가능한 반도체 장치를 얻을 수 있다.
이상, 본 발명의 바람직한 실시형태에 대해 상세히 서술했지만, 본원은 상기 실시형태예에 한정되지 않고, 본 발명의 주지를 일탈하지 않는 범위에서 여러 가지 로 변경하여 실시하는 것이 가능하며, 이들도 본 발명에 포함되는 것은 말할 필요도 없다.
예를 들어, 상기 실시형태에 있어서는 셀프 리프레시 명령을 이용해 ZQ 캘리브레이션 동작을 자동적으로 실시했다. 그러나, 셀프 리프레시 명령으로부터 내부 동작에 의해 ZQ 명령을 발행하여 ZQ 캘리브레이션 동작을 실시해도 관계없다. 또, 셀프 리프레시 명령에 특별히 한정되는 것은 아니다. 외부 명령에 의해 지정된 동작 기간이 길어, 다음 명령이 입력되기까지의 클록수가 큰 경우의 명령에 대해 응용할 수 있는 것이다.
본 발명의 ZQ 캘리브레이션 회로는, 외부로부터 입력되는 ZQ 캘리브레이션 명령 이외의 명령으로부터 ZQ 캘리브레이션 명령을 생성하여 ZQ 캘리브레이션 동작을 추가 실시한다. ZQ 캘리브레이션 동작을 추가 실시함으로써, ZQ 캘리브레이션 회수가 증가하여, 임피던스의 정합을 보다 정확하게 단기간에 행할 수 있는 효과를 얻을 수 있다. 이 명령으로는, 셀프 리프레시 명령이 보다 바람직하다. 셀프 리프레시후에 자동적으로 ZQ 캘리브레이션 동작을 행하는 ZQ 캘리브레이션 회로를 얻을 수 있다. 이러한 ZQ 캘리브레이션 회로를 구비하여, 고속 데이터 전송 가능한 반도체 장치를 얻을 수 있다.

Claims (18)

  1. ZQ 캘리브레이션 회로에 있어서,
    외부로부터 입력되는 ZQ 캘리브레이션 이외의 명령에 응답하여 생성된 ZQ 캘리브레이션용의 제어 신호에 따라, ZQ 캘리브레이션 동작하는 것을 특징으로 하는 ZQ 캘리브레이션 회로.
  2. 제 1 항에 있어서,
    상기 제어 신호를 카운터에 입력함으로써 ZQ 캘리브레이션 동작시키는 것을 특징으로 하는 ZQ 캘리브레이션 회로.
  3. 제 2 항에 있어서,
    상기 제어 신호를 카운터에 입력함으로써, 풀업측의 ZQ 캘리브레이션 동작을 행하고, 상기 풀업측의 ZQ 캘리브레이션 동작 종료후에는 제 2 제어 신호를 발행하여, 풀다운측의 ZQ 캘리브레이션 동작하는 것을 특징으로 하는 ZQ 캘리브레이션 회로.
  4. 제 2 항에 있어서,
    상기 제어 신호에 의해 실시되는 ZQ 캘리브레이션 동작은, 외부로부터의 ZQ 캘리브레이션 명령이 입력되었을 때의 ZQ 캘리브레이션 동작과 동일한 것을 특징으 로 하는 ZQ 캘리브레이션 회로.
  5. 제 1 항에 있어서,
    상기 ZQ 캘리브레이션 이외의 명령이란 셀프 리프레시용 명령인 것을 특징으로 하는 ZQ 캘리브레이션 회로.
  6. 제 5 항에 있어서,
    상기 셀프 리프레시용 명령에 의한 DLL (Delay Locked Loop) 록 기간에, ZQ 캘리브레이션 동작을 병행하여 실시하는 것을 특징으로 하는 ZQ 캘리브레이션 회로.
  7. ZQ 캘리브레이션 회로에 있어서,
    ZQ 캘리브레이션 단자에 접속된 제 1 풀업 회로와, 제 2 풀업 회로와 풀다운 회로로 이루어지는 레플리카 버퍼와, 제 1 및 제 3 제어 신호가 입력되는 제 1 카운터와, 제 2 및 제 4 제어 신호가 입력되는 제 2 카운터와, 기준 전위와 상기 ZQ 캘리브레이션 단자의 전위를 비교하는 제 1 콤퍼레이터와, 상기 기준 전위와 상기 레플리카 버퍼의 접점의 전위를 비교하는 제 2 콤퍼레이터를 구비하고, ZQ 캘리브레이션 명령으로부터 생성된 상기 제 1 및 제 2 제어 신호에 따라서 제 1 ZQ 캘리브레이션 동작을 행하고, 셀프 리프레시 명령으로부터 생성된 상기 제 3 및 제 4 제어 신호에 따라서 제 2 ZQ 캘리브레이션 동작을 행하는 것을 특징으로 하는 ZQ 캘리브레이션 회로.
  8. 제 7 항에 있어서,
    상기 제 1 풀업 회로와, 상기 제 1 카운터와, 상기 제 1 콤퍼레이터에 의해 풀업측의 ZQ 캘리브레이션 동작을 행하고, 그 후 상기 레플리카 버퍼와, 상기 제 2 카운터와, 상기 제 2 콤퍼레이터에 의해 풀다운측의 ZQ 캘리브레이션 동작을 행하는 것을 특징으로 하는 ZQ 캘리브레이션 회로.
  9. 반도체 장치에 있어서,
    외부로부터 입력되는 ZQ 캘리브레이션 이외의 명령에 응답하여 생성된 ZQ 캘리브레이션용 제어 신호에 따라, ZQ 캘리브레이션 동작하는 ZQ 캘리브레이션 회로를 구비한 것을 특징으로 하는 반도체 장치.
  10. 반도체 장치에 있어서,
    ZQ 캘리브레이션 단자에 접속된 제 1 풀업 회로와, 제 2 풀업 회로와 풀다운 회로로 이루어지는 레플리카 버퍼와, 제 1 및 제 2 제어 신호가 입력되는 제 1 카운터와, 제 3 및 제 4 제어 신호가 입력되는 제 2 카운터와, 기준 전위와 상기 ZQ 캘리브레이션 단자의 전위를 비교하는 제 1 콤퍼레이터와, 상기 기준 전위와 상기 레플리카 버퍼의 접점의 전위를 비교하는 제 2 콤퍼레이터를 구비하고, ZQ 캘리브레이션 명령으로부터 생성된 상기 제 1 및 제 3 제어 신호에 따라서 제 1 ZQ 캘리브레이션 동작을 행하고, 셀프 리프레시 명령으로부터 생성된 상기 제 2 및 제 4 제어 신호에 따라서 제 2 ZQ 캘리브레이션 동작을 행하는 ZQ 캘리브레이션 회로를 구비한 것을 특징으로 하는 반도체 장치.
  11. 외부로부터의 명령에 의해 출력 회로의 ZQ 캘리브레이션 동작을 행하는 ZQ 캘리브레이션 방법에 있어서,
    ZQ 캘리브레이션 명령 입력에 의해 상기 ZQ 캘리브레이션 동작을 행하고, 상기 ZQ 캘리브레이션 명령 이외의 명령 입력에 의해서도 상기 ZQ 캘리브레이션 동작을 행하는 것을 특징으로 하는 ZQ 캘리브레이션 방법.
  12. 제 11 항에 있어서,
    상기 ZQ 캘리브레이션 명령에 응답하여 생성되는 제 1 및 제 2 제어 신호와는 다른, 상기 ZQ 캘리브레이션 명령 이외의 명령에 응답하여 생성되는 제 3 제어 신호에 의해 상기 출력 회로의 부하측의 ZQ 캘리브레이션 동작이 행해지는 것을 특징으로 하는 ZQ 캘리브레이션 방법.
  13. 제 12 항에 있어서,
    상기 ZQ 캘리브레이션 명령 이외의 명령에 응답하여 생성되는 제 4 제어 신호에 의해 상기 출력 회로의 드라이버측의 ZQ 캘리브레이션 동작이 행해지는 것을 특징으로 하는 ZQ 캘리브레이션 방법.
  14. 제 13 항에 있어서,
    상기 제 3 및 제 4 제어 신호는 서로 다른 타이밍에서 활성화되어, ZQ 캘리브레이션 동작이 행해지는 것을 특징으로 하는 ZQ 캘리브레이션 방법.
  15. 제 12 항에 있어서,
    상기 제 3 제어 신호에 의해 카운트 동작을 행하고, 카운트 값에 기초하여 상기 출력 회로의 부하측의 임피던스를 변경하며, 기준 전위 근방에서 카운터 값을 고정하여 임피던스 조정을 완료하는 것을 특징으로 하는 ZQ 캘리브레이션 방법.
  16. 제 13 항에 있어서,
    상기 제 4 제어 신호에 의해 카운트 동작을 행하고, 카운트 값에 기초하여 상기 출력 회로의 드라이버측의 임피던스를 변경하며, 기준 전위 근방에서 카운터 값을 고정하여 임피던스 조정을 완료하는 것을 특징으로 하는 ZQ 캘리브레이션 방법.
  17. 제 11 항에 있어서,
    상기 ZQ 캘리브레이션 명령 이외의 명령은 반도체 기억 장치의 셀프 리프레시용의 명령이며, 상기 반도체 기억 장치의 셀프 리프레시가 개시됨과 함께, 상기 출력 회로의 ZQ 캘리브레이션 동작이 개시되는 것을 특징으로 하는 ZQ 캘리브레이션 방법.
  18. 제 17 항에 있어서,
    반도체 기억 장치의 셀프 리프레시 동작에 이어서, 상기 출력 회로의 ZQ 캘리브레이션 동작이 개시되는 것을 특징으로 하는 ZQ 캘리브레이션 방법.
KR1020060103965A 2005-10-25 2006-10-25 Ｚｑ 캘리브레이션 회로 및 이것을 구비한 반도체 장치 KR100834330B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00309416 2005-10-25
JP2005309416A JP4916699B2 (ja) 2005-10-25 2005-10-25 Ｚｑキャリブレーション回路及びこれを備えた半導体装置

Publications (2)

Publication Number Publication Date
KR20070044790A KR20070044790A (ko) 2007-04-30
KR100834330B1 true KR100834330B1 (ko) 2008-06-02

Family

ID=38063470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060103965A KR100834330B1 (ko) 2005-10-25 2006-10-25 Ｚｑ 캘리브레이션 회로 및 이것을 구비한 반도체 장치

Country Status (6)

Country Link
US (1) US7839159B2 (ko)
JP (1) JP4916699B2 (ko)
KR (1) KR100834330B1 (ko)
CN (1) CN100593905C (ko)
DE (1) DE102006050103A1 (ko)
TW (1) TWI358203B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161740B1 (ko) 2010-04-29 2012-07-02 에스케이하이닉스 주식회사 테스트 캘리브래이션 동작 모드를 구비한 임피던스 캘리브래이션 회로 및 이를 포함하는 반도체장치
KR20130094908A (ko) * 2012-02-17 2013-08-27 삼성전자주식회사 임피던스 조정 회로 및 이를 포함하는 집적 회로
US10748585B2 (en) 2018-08-16 2020-08-18 Samsung Electronics Co., Ltd. Calibration circuit including common node shared by pull-up calibration path and pull-down calibration path, and semiconductor memory device including the same
US11145355B2 (en) 2019-07-25 2021-10-12 Samsung Electronics Co., Ltd. Calibration circuit for controlling resistance of output driver circuit, memory device including the same, and operating method of the memory device

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816690B1 (ko) 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
JP4205741B2 (ja) 2006-08-21 2009-01-07 エルピーダメモリ株式会社 キャリブレーション回路を有する半導体装置及びキャリブレーション方法
JP4282713B2 (ja) * 2006-11-28 2009-06-24 エルピーダメモリ株式会社 キャリブレーション回路を有する半導体装置及びキャリブレーション方法
KR100862316B1 (ko) 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
KR100884603B1 (ko) * 2007-05-09 2009-02-19 주식회사 하이닉스반도체 반도체소자의 버퍼장치
JP4920512B2 (ja) * 2007-07-04 2012-04-18 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、データ処理システム
US8064250B2 (en) * 2008-12-16 2011-11-22 Micron Technology, Inc. Providing a ready-busy signal from a non-volatile memory device to a memory controller
KR100974225B1 (ko) 2008-12-23 2010-08-06 주식회사 하이닉스반도체 임피던스 조정 주기 설정회로 및 반도체 집적회로
WO2010085405A1 (en) 2009-01-22 2010-07-29 Rambus Inc. Maintenance operations in a dram
JP5642935B2 (ja) * 2009-02-19 2014-12-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． インピーダンス調整回路及びこれを備える半導体装置
JP4772885B2 (ja) * 2009-03-17 2011-09-14 株式会社日立製作所 信号レベル変換回路および位相同期回路
KR101046242B1 (ko) 2009-06-30 2011-07-04 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR20110013704A (ko) 2009-08-03 2011-02-10 삼성전자주식회사 Ｚｑ 캘리브레이션 회로를 포함하는 반도체 장치 및 그 캘리브레이션 동작 방법
JP2011081893A (ja) 2009-09-11 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム
JP5615367B2 (ja) * 2009-09-14 2014-10-29 ラムバス・インコーポレーテッド 高分解能出力ドライバ
JP5427564B2 (ja) * 2009-11-20 2014-02-26 パナソニック株式会社 メモリインターフェース回路、及びメモリデバイスのドライブ能力調整方法
KR101138706B1 (ko) 2009-11-30 2012-04-20 에스케이하이닉스 주식회사 반도체 회로
KR20110096845A (ko) 2010-02-23 2011-08-31 삼성전자주식회사 캘리브레이션 회로
JP2011187115A (ja) 2010-03-08 2011-09-22 Elpida Memory Inc 半導体装置
KR101062777B1 (ko) 2010-04-30 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치
KR101047062B1 (ko) 2010-04-30 2011-07-06 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR101206498B1 (ko) 2010-07-08 2012-11-29 에스케이하이닉스 주식회사 임피던스 캘리브레이션 회로 및 그 동작 방법
KR101086884B1 (ko) 2010-09-30 2011-11-25 주식회사 하이닉스반도체 임피던스 제어신호 발생 회로 및 반도체 회로의 임피던스 제어 방법
TWI489478B (zh) * 2012-05-07 2015-06-21 Etron Technology Inc 共用記憶體電路內的阻抗匹配電路執行初始校正及全時更新模式校正的方法和可於初始校正及全時更新模式校正共用阻抗匹配電路的記憶體電路
KR20160056618A (ko) 2014-11-12 2016-05-20 삼성전자주식회사 온다이 터미네이션 회로 및 온다이 터미네이션 방법
US9704591B2 (en) 2014-12-17 2017-07-11 Sandisk Technologies Llc Temperature independent reference current generation for calibration
US10025685B2 (en) * 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
US9531382B1 (en) 2015-09-01 2016-12-27 Sandisk Technologies Llc Search for impedance calibration
US9520164B1 (en) * 2015-09-04 2016-12-13 Kabushiki Kaisha Toshiba ZQ calibration circuit and semiconductor device including the same
US10381055B2 (en) * 2015-12-26 2019-08-13 Intel Corporation Flexible DLL (delay locked loop) calibration
US10192607B2 (en) * 2016-05-31 2019-01-29 Qualcomm Incorporated Periodic ZQ calibration with traffic-based self-refresh in a multi-rank DDR system
KR102584637B1 (ko) 2016-08-22 2023-10-05 삼성전자주식회사 반도체 메모리 장치 및 반도체 장치
KR102649322B1 (ko) 2018-05-25 2024-03-20 삼성전자주식회사 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법
US10692560B2 (en) * 2018-06-06 2020-06-23 Intel Corporation Periodic calibrations during memory device self refresh
US11145383B1 (en) 2020-04-14 2021-10-12 Micron Technology, Inc. Impedance calibration via a number of calibration circuits, and associated methods, devices, and systems
JP2021185650A (ja) 2020-05-25 2021-12-09 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. インピーダンスキャリブレーション回路
CN114520018B (zh) * 2020-11-18 2024-06-07 长鑫存储技术有限公司 测试方法及测试系统
CN112881962A (zh) * 2021-03-15 2021-06-01 江苏时代全芯存储科技股份有限公司 校准装置
KR20230025969A (ko) 2021-08-17 2023-02-24 삼성전자주식회사 메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치
JP2023043011A (ja) 2021-09-15 2023-03-28 キオクシア株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017367A (ko) * 1997-08-22 1999-03-15 윤종용 프로그래머블 임피던스 콘트롤 회로
KR19990054402A (ko) * 1997-12-26 1999-07-15 윤종용 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치
KR20000038594A (ko) * 1998-12-08 2000-07-05 윤종용 임피던스 조절기능을 갖는 반도체 장치
JP2006203405A (ja) 2005-01-19 2006-08-03 Elpida Memory Inc 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142985A (ja) * 1993-11-16 1995-06-02 Mitsubishi Electric Corp 出力回路
JPH08335871A (ja) 1995-06-07 1996-12-17 Matsushita Electron Corp 半導体装置
US5606275A (en) * 1995-09-05 1997-02-25 Motorola, Inc. Buffer circuit having variable output impedance
US5666078A (en) * 1996-02-07 1997-09-09 International Business Machines Corporation Programmable impedance output driver
JPH1032007A (ja) 1996-07-12 1998-02-03 Nippon Electric Glass Co Ltd 編組チューブ
JP3429977B2 (ja) * 1997-05-16 2003-07-28 富士通株式会社 スキュー低減回路及び半導体装置
JPH1127132A (ja) * 1997-07-01 1999-01-29 Hitachi Ltd インピーダンスマッチング回路および半導体記憶装置
JP2000243080A (ja) * 1999-02-22 2000-09-08 Hitachi Ltd 半導体記憶装置
JP3475870B2 (ja) * 1999-09-20 2003-12-10 日本電気株式会社 インピーダンス調整回路
JP3597760B2 (ja) 2000-07-13 2004-12-08 Ｎｅｃエレクトロニクス株式会社 スルーレート調整回路
US6380758B1 (en) * 2000-09-29 2002-04-30 Intel Corporation Impedance control for wide range loaded signals using distributed methodology
KR100394586B1 (ko) * 2000-11-30 2003-08-14 삼성전자주식회사 임피던스 제어회로
US6771553B2 (en) 2001-10-18 2004-08-03 Micron Technology, Inc. Low power auto-refresh circuit and method for dynamic random access memories
JP3807351B2 (ja) * 2002-06-21 2006-08-09 日本電気株式会社 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路
JP3885773B2 (ja) * 2003-06-30 2007-02-28 日本電気株式会社 インピーダンス調整回路及び調整方法、インピーダンス調整回路を備える半導体装置
KR100583636B1 (ko) 2003-08-19 2006-05-26 삼성전자주식회사 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
JP4199789B2 (ja) * 2006-08-29 2008-12-17 エルピーダメモリ株式会社 半導体装置の出力回路調整方法
JP4282713B2 (ja) * 2006-11-28 2009-06-24 エルピーダメモリ株式会社 キャリブレーション回路を有する半導体装置及びキャリブレーション方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017367A (ko) * 1997-08-22 1999-03-15 윤종용 프로그래머블 임피던스 콘트롤 회로
KR19990054402A (ko) * 1997-12-26 1999-07-15 윤종용 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치
KR20000038594A (ko) * 1998-12-08 2000-07-05 윤종용 임피던스 조절기능을 갖는 반도체 장치
JP2006203405A (ja) 2005-01-19 2006-08-03 Elpida Memory Inc 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161740B1 (ko) 2010-04-29 2012-07-02 에스케이하이닉스 주식회사 테스트 캘리브래이션 동작 모드를 구비한 임피던스 캘리브래이션 회로 및 이를 포함하는 반도체장치
KR20130094908A (ko) * 2012-02-17 2013-08-27 삼성전자주식회사 임피던스 조정 회로 및 이를 포함하는 집적 회로
KR101912123B1 (ko) 2012-02-17 2018-10-26 삼성전자주식회사 임피던스 조정 회로 및 이를 포함하는 집적 회로
US10748585B2 (en) 2018-08-16 2020-08-18 Samsung Electronics Co., Ltd. Calibration circuit including common node shared by pull-up calibration path and pull-down calibration path, and semiconductor memory device including the same
US11145355B2 (en) 2019-07-25 2021-10-12 Samsung Electronics Co., Ltd. Calibration circuit for controlling resistance of output driver circuit, memory device including the same, and operating method of the memory device

Also Published As

Publication number Publication date
JP4916699B2 (ja) 2012-04-18
DE102006050103A1 (de) 2007-06-21
TWI358203B (en) 2012-02-11
US20070148796A1 (en) 2007-06-28
KR20070044790A (ko) 2007-04-30
CN1956326A (zh) 2007-05-02
TW200729728A (en) 2007-08-01
JP2007123987A (ja) 2007-05-17
US7839159B2 (en) 2010-11-23
CN100593905C (zh) 2010-03-10

Similar Documents

Publication Publication Date Title
KR100834330B1 (ko) Ｚｑ 캘리브레이션 회로 및 이것을 구비한 반도체 장치
KR100744039B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR100640158B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7036098B2 (en) On-chip signal state duration measurement and adjustment
JP4618600B2 (ja) キャリブレーション回路及びこれを備えた半導体装置
KR100596781B1 (ko) 온 다이 터미네이션의 종단 전압 조절 장치
JP4205741B2 (ja) キャリブレーション回路を有する半導体装置及びキャリブレーション方法
KR100772533B1 (ko) 온 다이 터미네이션 회로 및 그의 구동 방법
JP4282713B2 (ja) キャリブレーション回路を有する半導体装置及びキャリブレーション方法
JPH06260922A (ja) 自己調節式インピーダンス整合ドライバ
US8018246B2 (en) Semiconductor device
US7193431B2 (en) Resistance compensation method, circuit having a resistance compensation function, and circuit resistance test method
US8278973B2 (en) Impedance control circuit and semiconductor device including the same
US8441283B2 (en) Integrated circuit
US10198015B1 (en) Digital low drop-out regulator and operation method thereof
KR20030026008A (ko) 적응적 출력 드라이버를 갖는 반도체 기억장치
US10777238B2 (en) Calibration circuit and semiconductor apparatus including the same
US7994835B2 (en) Duty control circuit and semiconductor device having the same
US7796447B2 (en) Semiconductor memory device having output impedance adjustment circuit and test method of output impedance
US20230046522A1 (en) Duty cycle detection circuit and duty cycle correction circuit including the same
KR100671621B1 (ko) 입력 회로 구조
KR20120098091A (ko) 온 다이 터미네이션 장치 및 코드 생성 방법
JP2008228332A (ja) 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
JP2012090167A (ja) キャリブレーション回路および半導体装置に関する。
KR20050101842A (ko) 전원전압 레벨 디텍터 및 그를 포함하는 파워 온 리셋 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee