KR20230025969A - 메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치 - Google Patents

메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치 Download PDF

Info

Publication number
KR20230025969A
KR20230025969A KR1020210107788A KR20210107788A KR20230025969A KR 20230025969 A KR20230025969 A KR 20230025969A KR 1020210107788 A KR1020210107788 A KR 1020210107788A KR 20210107788 A KR20210107788 A KR 20210107788A KR 20230025969 A KR20230025969 A KR 20230025969A
Authority
KR
South Korea
Prior art keywords
storage device
memory storage
memory
state
resistor
Prior art date
Application number
KR1020210107788A
Other languages
English (en)
Inventor
허성오
강영산
김수형
김동희
최종규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210107788A priority Critical patent/KR20230025969A/ko
Priority to US17/690,163 priority patent/US11966622B2/en
Priority to EP22181361.1A priority patent/EP4138082A1/en
Priority to CN202210954358.2A priority patent/CN115705911A/zh
Publication of KR20230025969A publication Critical patent/KR20230025969A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Abstract

실시간 모니터링을 수행하는 메모리 저장 장치가 제공된다. 메모리 저장 장치는 메모리 컨트롤러, 및 상태 표시 모듈을 포함하는 메모리 저장 장치로서, 메모리 컨트롤러는 메모리 저장 장치의 턴 온에 응답하여 제1 초기화(initialization) 동작 및 제2 초기화 동작을 수행하고, 제1 초기화 동작이 수행된 메모리 저장 장치의 상태에 대한 제1 상태 파라미터 및 제2 초기화 동작이 수행된 메모리 저장 장치의 상태에 대한 제2 상태 파라미터를 생성하고, 상태 표시 모듈은, 제1 상태 파라미터에 기초하여 동작하는 제1 트랜지스터, 제1 트랜지스터에 연결된 제1 저항, 제2 상태 파라미터에 기초하여 동작하는 제2 트랜지스터, 및 제2 트랜지스터에 연결된 제2 저항을 포함한다.

Description

메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치{MEMORY STORAGE DEVICE, AN OPERATION METHOD OF THE MEMORY STORAGE DEVICE, TEST METHOD AND ELECTRONIC DEVICE}
본 발명은 메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치에 대한 것이다.
반도체 메모리 장치들은 휘발성 메모리 장치들 및 비휘발성 메모리 장치들을 포함한다. 휘발성 메모리 장치의 리드(Read) 및 라이트(write) 속도는 빠른 반면, 휘발성 메모리 장치는 전원-오프일때, 저장된 내용을 잃을 수 있다. 반대로, 비휘발성 메모리 장치들은 전원-오프인 경우에도, 저장된 내용을 유지하므로, 비휘발성 메모리 장치들은 전원 공급 여부에 관계없이 유지되어야 하는 컨텐츠를 저장하는 데 이용된다.
예컨대, 휘발성 메모리 장치는 정적 램(SRAM: static RAM), 동적 램(DRAM: dynamic RAM), 동기식 디램(SDRAM: synchronous DRAM) 등을 포함한다. 비휘발성 메모리 장치들은 전원-오프인 경우에도, 저장된 내용을 유지한다. 예컨대, 비휘발성 메모리 장치는 롬(ROM: read only memory), 프로그래머블 롬(PROM: programmable ROM), 전기적 프로그래머블 롬(EPROM: electrically programmable ROM), 전기적 소거 및 프로그램 가능 롬(EEPROM: electrically erasable and programmable ROM), 플래시 메모리(flash memory), 상변화 램(PRAM: phase change RAM), 마그네틱 램(MRAM: magnetic RAM), 저항성 램(RRAM: resistive RAM), 강유전체 램(FRAM: ferroelectric RAM) 등을 포함한다. 플래시 메모리는 NOR 타입 플래시 메모리 및 NAND 타입 플래시 메모리로 분류될 수 있다.
휘발성 메모리 장치에 대한 파워 온 후에 초기화 동작이 수행될 수 있다. 업체들이 휘발성 메모리 장치를 제품에 부착하여 사용하는 경우에 휘발성 메모리 장치의 상태를 확인하고, 이에 대한 디버깅을 수행할 필요가 있다. 이 때, 초기화 동작이 수행된 휘발성 메모리 장치에 대한 실시간 모니터링 방법이 요구된다.
본 발명이 해결하고자 하는 기술적 과제는, 실시간 모니터링을 수행하는 메모리 저장 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 실시간 모니터링을 수행하는 메모리 저장 장치의 동작 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 실시간 모니터링을 수행하는 테스트 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 실시간 모니터링을 수행하는 전자 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 메모리 저장 장치는 메모리 컨트롤러, 및 상태 표시 모듈을 포함하는 메모리 저장 장치로서, 메모리 컨트롤러는 메모리 저장 장치의 턴 온에 응답하여 제1 초기화(initialization) 동작 및 제2 초기화 동작을 수행하고, 제1 초기화 동작이 수행된 메모리 저장 장치의 상태에 대한 제1 상태 파라미터 및 제2 초기화 동작이 수행된 메모리 저장 장치의 상태에 대한 제2 상태 파라미터를 생성하고, 상태 표시 모듈은, 제1 상태 파라미터에 기초하여 동작하는 제1 트랜지스터, 제1 트랜지스터에 연결된 제1 저항, 제2 상태 파라미터에 기초하여 동작하는 제2 트랜지스터, 및 제2 트랜지스터에 연결된 제2 저항을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 메모리 저장 장치의 동작 방법은 상태 표시 모듈을 포함하는 메모리 저장 장치의 동작 방법으로서, 메모리 저장 장치에 대한 제1 초기화 동작을 수행하고, 제1 초기화 동작이 수행된 메모리 저장 장치의 제1 상태에 기초하여 제1 시간에 제1 상태 파라미터를 토글링하고, 메모리 저장 장치에 대한 제2 초기화 동작을 수행하고, 제2 초기화 동작이 수행된 메모리 저장 장치의 제2 상태에 기초하여 제1 시간에 후속하는 제2 시간에 제2 상태 파라미터를 토글링하고, 제1 상태 파라미터 및 제2 상태 파라미터를 상태 표시 모듈에 제공하고, 상태 표시 모듈이 제1 상태 파라미터의 토글링에 기초하여 제1 저항을 제2 저항으로 변경시키고, 제2 상태 파라미터의 토글링에 기초하여 제2 저항을 제3 저항으로 변경시키는 것을 포함하고, 제1 내지 제3 저항은 서로 다를 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 테스트 방법은 메인 보드에 메모리 저장 장치를 연결시키고, 메모리 저장 장치와 연결된 테스트 핀에 테스트 장치를 접속시키고, 메모리 저장 장치는 복수의 초기화 동작을 수행하고, 복수의 초기화 동작의 수행 결과에 기초하여 테스트 핀에 연결된 저항 값을 변경시키고, 테스트 장치는 저항 값을 측정하고, 저항 값에 기초하여 메모리 저장 장치의 상태 정보를 출력하는 것을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 전자 장치는 어플리케이션 프로세서, 및 어플리케이션 프로세서와 연결된 메모리 저장 장치를 포함하고, 메모리 저장 장치는 메모리 컨트롤러와 상태 표시 모듈을 포함하고, 메모리 컨트롤러는 제1 동작 및 제2 동작을 수행하고, 제1 동작이 수행된 메모리 저장 장치의 상태에 대한 제1 상태 파라미터 및 제2 동작이 수행된 메모리 저장 장치의 상태에 대한 제2 상태 파라미터를 생성하고, 상태 표시 모듈은, 제1 상태 파라미터에 기초하여 동작하는 제1 트랜지스터, 제1 트랜지스터에 연결된 제1 저항, 제2 상태 파라미터에 기초하여 동작하는 제2 트랜지스터, 및 제2 트랜지스터에 연결된 제2 저항을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 메모리 저장 장치는 메모리 컨트롤러 및 상태 표시 모듈을 포함하는 메모리 저장 장치로서, 메모리 컨트롤러는 메모리 저장 장치의 턴 온에 응답하여 제1 초기화 동작 및 제2 초기화 동작을 수행하고, 제1 초기화 동작이 수행된 메모리 저장 장치의 상태에 대한 제1 상태 파라미터 및 제2 초기화 동작이 수행된 메모리 저장 장치의 상태에 대한 제2 상태 파라미터를 생성하고, 상태 표시 모듈은, 제1 상태 파라미터에 기초하여 동작하는 제1 트랜지스터, 제2 상태 파라미터에 기초하여 동작하는 제2 트랜지스터, 제1 저항, 제2 저항, 및 멀티플렉서 선택 데이터에 기초하여 제1 및 제2 트랜지스터 중 하나를 제1 및 제2 저항 중 하나에 연결시키는 멀티플렉서를 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 메모리 저장 장치의 블록도이다.
도 2는 도 1의 메모리 장치의 블록도이다.
도 3은 몇몇 실시예에 따른 메모리 컨트롤러의 블록도이다.
도 4는 도 3의 상태 표시 모듈을 설명하기 위한 도면이다.
도 5는 테스트 장치를 이용하여 메모리 저장 장치에 대한 테스트를 수행하는 것을 설명하기 위한 도면이다.
도 6은 몇몇 실시예에 따른 메모리 저장 장치의 테스트 방법을 설명하기 위한 순서도이다.
도 7은 몇몇 실시예에 따른 메모리 저장 장치의 동작에 대한 타이밍도이다.
도 8은 몇몇 실시예에 따른 메모리 저장 장치에 대한 테스트 방법을 설명하기 위한 순서도이다.
도 9는 몇몇 실시예에 따른 디버깅을 수행하는 테스트 장치를 설명하기 위한 도면이다.
도 10은 몇몇 실시예에 따른 상태 표시 모듈에 대한 도면이다.
도 11은 도 10의 상태 표시 모듈의 동작에 대한 타이밍도이다.
도 12는 몇몇 실시예에 따른 상태 표시 모듈에 대한 도면이다.
도 13은 몇몇 실시예에 따른 상태 표시 모듈에 대한 도면이다.
도 14는 도 13의 상태 표시 모듈로부터 신호를 수신하는 테스트 장치에 대한 도면이다.
도 15는 도 13 및 도 14에 따른 메모리 저장 장치에 대한 테스트 방법을 설명하기 위한 순서도이다.
도 16 및 도 17은 몇몇 실시예에 따른 호스트와 통신하는 메모리 저장 장치에 대하여 테스트를 수행하는 테스트 장치를 설명하기 위한 도면이다.
도 18은 몇몇 실시예에 따른 메모리 저장 장치에 대한 블록도이다.
도 19는 몇몇 실시예에 따른 메모리 저장 장치에 대한 블록도이다.
도 20은 몇몇 실시예에 따른 메모리 저장 장치에 대한 도면이다.
도 21은 몇몇 실시예에 따른 메모리 저장 장치를 포함하는 차량에 대한 도면이다.
이하 첨부된 도면을 참조하여, 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
도 1은 몇몇 실시예에 따른 메모리 저장 장치의 블록도이다.
도 1을 참조하면, 메모리 저장 장치(1)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
메모리 컨트롤러(200)는 메모리 장치(100)의 동작을 전반적으로 제어할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 외부의 호스트와 메모리 장치(100) 간의 데이터 교환을 제어할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트의 요청에 따라서 메모리 장치(100)를 제어할 수 있고, 이를 통해 데이터를 라이트하거나, 데이터를 리드할 수 있다.
메모리 컨트롤러(200)와 메모리 장치(100)는 메모리 인터페이스(MEM I/F)를 통해 통신할 수 있다. 또한, 메모리 컨트롤러(200)와 외부의 호스트는 호스트 인터페이스(HOST I/F)를 통해 통신할 수 있다. 즉, 메모리 컨트롤러(200)는 메모리 장치(100)와 호스트 간의 신호를 중개할 수 있다. 메모리 컨트롤러(200)는 메모리 장치(100)를 제어하기 위한 커맨드(CMD)를 인가하여, 메모리 장치(100)의 동작을 제어할 수 있다. 여기서, 메모리 장치(100)는 동적 메모리 셀들을 포함할 수 있다. 예를 들어, 메모리 장치(100)는 DRAM(dynamic random access memory), DDR4(double data rate 4) SDRAM(synchronous DRAM), LPDDR4(low power DDR4) SDRAM 또는 LPDDR5 SDRAM 등을 포함할 수 있다. 하지만, 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않으며, 메모리 장치(100)는 비휘발성 메모리 장치를 포함할 수도 있다.
메모리 컨트롤러(200)는 메모리 장치(100)에 클럭 신호(CLK), 커맨드(CMD), 어드레스(ADDR) 등을 전송할 수 있다. 메모리 컨트롤러(200)는 메모리 장치(100)에 데이터(DQ)를 제공할 수 있고, 메모리 장치(100)로부터 데이터(DQ)를 수신할 수 있다. 메모리 장치(100)는 데이터(DQ)가 저장되는 메모리 셀 어레이(180), 제어 로직 회로(110) 및 데이터 입출력 버퍼(195) 등을 포함할 수 있다.
몇몇 실시예에서, 메모리 컨트롤러(200)는 프로세서(210), 초기화 모듈(220), 리드온리 메모리(230) 및 상태 표시 모듈(240)을 포함할 수 있다.
프로세서(210)는 메모리 컨트롤러(200)의 동작을 전반적으로 제어할 수 있다. 예를 들어, 프로세서(210)는 호스트 또는 메모리 장치(100)로부터 수신하는 데이터를 처리하여 출력할 수 있다. 또한, 프로세서(210)는 메모리 저장 장치(1)가 파워 온 되었을 때, 리드온리 메모리(230)로부터 데이터를 리드하여 프로그램을 수행할 수도 있다.
초기화 모듈(220)은 메모리 저장 장치(1)에 대한 초기화 동작을 수행할 수 있다. 즉, 초기화 모듈(220)는 메모리 저장 장치(1)가 파워 온 된 경우에, 메모리 저장 장치(1)를 동작시키기 전에 필요한 동작을 수행할 수 있다. 초기화 모듈(220)은 프로세서(210)로 대체될 수도 있다. 초기화 모듈(220)은 리드온리 메모리(230)로부터 데이터를 리드하여, 프로그램을 실행시킬 수 있다. 즉, 초기화 모듈(220)은 메모리 저장 장치(1)의 파워 온에 응답하여 초기화 동작을 수행할 수 있다. 리드온리 메모리(230)는 비휘발성 메모리에 해당할 수 있고, 메모리 컨트롤러(200)의 구성들에게 저장된 데이터를 제공할 수 있다. 여기서, 리드온리 메모리(230)에 저장된 데이터는 메모리 컨트롤러(200)의 제조 시에 생성되어 저장된 데이터에 해당할 수 있다. 초기화 모듈(220)은 리드온리 메모리(230)로부터 출력된 데이터를 이용하여 초기화 동작을 수행할 수 있다. 예를 들어, 초기화 동작은 메모리 저장 장치 리셋 동작, 임피던스 캘리브레이션 동작, 모드 레지스터(Mode Register) 셋팅 값 라이트 동작, 트레이닝 동작, DCM/DCA 캘리브레이션 동작, 라이트 레벨링 동작, 리드 캘리브레이션 동작, 라이트 캘리브레이션 동작 등을 포함할 수 있다. 하지만, 본 발명의 실시예는 이에 제한되지 않고, 초기화 동작은 더 다양한 종류를 포함할 수 있다.
상태 표시 모듈(240)은 메모리 저장 장치(1)의 전반적인 상태를 표시할 수 있다. 즉, 상태 표시 모듈(240)은 초기화 모듈(220)에 의해 초기화 동작이 수행되는 메모리 저장 장치(1)의 상태에 대한 신호를 출력할 수 있다. 외부 장치는 상태 표시 모듈(240)로부터 출력되는 신호를 모니터링할 수 있다. 상태 표시 모듈(240)은 초기화 모듈(220)로부터 신호를 수신할 수 있고, 수신한 신호에 기초하여 메모리 저장 장치(1)에 대한 상태 신호를 출력할 수 있다. 즉, 초기화 모듈(220)은 실시간으로 메모리 저장 장치(1)의 상태를 나타낼 수 있다. 특히, 초기화 모듈(220)은 초기화 동작이 수행된 결과의 메모리 저장 장치(1)의 상태를 나타낼 수 있다. 이에 대한 보다 상세한 설명은 후술하도록 한다.
도 2는 도 1의 메모리 장치의 블록도이다.
도 2를 참조하면, 메모리 장치(100)는 제어 로직 회로(110), 어드레스 레지스터(120), 뱅크 제어 로직 회로(130), 로우 어드레스 멀티플렉서(140), 리프레시 카운터(145), 칼럼 어드레스 래치(150), 로우 디코더(160), 칼럼 디코더(170), 메모리 셀 어레이(180), 센스 앰프기(185), 입출력 게이팅 회로(190), ECC 엔진(191), 데이터 입출력 버퍼(195) 등을 포함할 수 있다.
메모리 셀 어레이(180)는 복수 개의 뱅크 어레이들을 포함할 수 있다. 로우 디코더(160)는 복수 개의 뱅크 어레이들에 연결될 수 있다. 칼럼 디코더(170)는 복수 개의 뱅크 어레이들에 연결될 수 있다. 센스 앰프기(185)는 복수 개의 뱅크 어레이들에 각각 연결될 수 있다. 메모리 셀 어레이(180)는 복수의 워드 라인, 복수의 비트 라인 및 워드 라인과 비트 라인이 교차하는 지점에 형성되는 복수의 메모리 셀을 포함할 수 있다.
어드레스 레지스터(120)는 메모리 컨트롤러(200)로부터 어드레스(ADDR)를 제공받을 수 있다. 어드레스(ADDR)는 뱅크 어드레스(BANK_ADDR), 로우 어드레스(ROW_ADDR) 및 칼럼 어드레스(COL_ADDR) 등을 포함할 수 있다. 어드레스 레지스터(120)는 뱅크 어드레스 뱅크 어드레스(BANK_ADDR)를 뱅크 제어 로직 회로(130)에 제공할 수 있다. 어드레스 레지스터(120)는 로우 어드레스(ROW_ADDR)를 로우 어드레스 멀티플렉서(140)에 제공할 수 있다. 어드레스 레지스터(120)는 칼럼 어드레스(COL_ADDR)를 칼럼 어드레스 래치(150)에 제공할 수 있다.
뱅크 제어 로직 회로(130)는 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 제어 신호를 생성할 수 있다. 뱅크 로우 디코더(160)는 뱅크 제어 신호에 응답하여 활성화될 수 있다. 또한, 칼럼 디코더(170)는 뱅크 어드레스(BANK_ADDR)에 대응되는 뱅크 제어 신호에 응답하여 활성화될 수 있다.
로우 어드레스 멀티플렉서(140)는 어드레스 레지스터(120)로부터 로우 어드레스(ROW_ADDR)를 수신하고, 리프레시 카운터(145)로부터 리프레시 로우 어드레스(REF_ADDR)를 수신할 수 있다. 로우 어드레스 멀티플렉서(140)는 로우 어드레스(ROW_ADDR) 또는 리프레시 로우 어드레스(REF_ADDR) 중 하나를 선택하여, 로우 어드레스(RA)로 출력할 수 있다. 로우 어드레스(RA)는 로우 디코더(160)에 전달될 수 있다.
리프레시 카운터(145)는 제어 로직 회로(110)의 제어에 따라서 리프레시 로우 어드레스(REF_ADDR)를 순차적으로 출력할 수 있다.
뱅크 제어 로직 회로(130)에 의해 활성화된 로우 디코더(160)는 로우 어드레스 멀티플렉서(140)로부터 출력된 로우 어드레스(RA)를 디코딩하여 로우 어드레스(RA)에 상응하는 워드 라인을 활성화할 수 있다. 예를 들어, 로우 디코더(160)는 로우 어드레스(RA)에 상응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다.
칼럼 어드레스 래치(150)는 어드레스 레지스터(120)로부터 칼럼 어드레스(COL_ADDR)를 수신하고, 수신받은 칼럼 어드레스(COL_ADDR)를 일시적으로 저장할 수 있다. 칼럼 어드레스 래치(150)는 버스트 모드에서 수신된 칼럼 어드레스(COL_ADDR)를 점진적으로 증가시킬 수 있다. 칼럼 어드레스 래치(150)는 일시적으로 저장된 칼럼 어드레스(COL_ADDR) 또는 점진적으로 증가된 칼럼 어드레스(COL_ADDR)를 칼럼 디코더(170)에 제공할 수 있다.
칼럼 디코더(170) 중 뱅크 제어 로직 회로(130)에 의해 활성화된 칼럼 디코더(170)는 상응하는 입출력 게이팅 회로(190)를 통하여 뱅크 어드레스(BANK_ADDR), 칼럼 어드레스(COL_ADDR)에 대응되는 센스 앰프기(185)를 활성화시킬 수 있다.
입출력 게이팅 회로(190)는 입출력 데이터를 게이팅하는 회로, 입력 데이터 마스크 로직, 메모리 셀 어레이(180)로부터 출력된 데이터를 저장하는 독출 데이터 래치들 및 메모리 셀 어레이(180)에 데이터를 기입하는 기입 드라이버들을 포함할 수 있다.
메모리 셀 어레이(180의 뱅크 어레이로부터 독출된 코드워드(CW)는 뱅크 어레이에 상응하는 센스 앰프기(185)에 의해 감지될 수 있다. 또한, 코드워드(CW)는 독출 데이터 래치에 저장될 수 있다. 독출 데이터 래치에 저장된 코드워드(CW)는 ECC 엔진(191)에 의해 ECC 디코딩이 수행될 수 있고, ECC 디코딩이 수행된 데이터(DQ)는 데이터 입출력 버퍼(195)를 통하여 메모리 컨트롤러(200)에 제공될 수 있다.
데이터 입출력 버퍼(195)는 기입 동작에서 클럭 신호(CLK)에 기초하여 데이터(DQ)를 ECC 엔진(191)에 제공할 수 있다. 데이터 입출력 버퍼(195)는 독출 동작에서 클럭 신호(CLK)에 기초하여 ECC 엔진(191)으로부터 제공되는 데이터(DQ)를 메모리 컨트롤러(200)에 제공할 수 있다.
이하, 도 3 내지 도 9를 참조하여 본 발명의 기술적 사상에 따른 상태 표시 모듈(240)을 설명한다.
도 3은 몇몇 실시예에 따른 메모리 컨트롤러의 블록도이다. 도 4는 도 3의 상태 표시 모듈을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 컨트롤러(200)는 호스트 인터페이스(HOST I/F), 프로세서(210), 초기화 모듈(220), 리드온리 메모리(230) 및 상태 표시 모듈(240)을 포함할 수 있다. 초기화 모듈(220)은 프로세서(210) 및 리드온리 메모리(230)와 통신할 수 있다. 초기화 모듈(220)은 리드온리 메모리(230)로부터 데이터를 수신할 수 있고, 수신한 데이터를 이용하여 메모리 저장 장치(1)에 대한 초기화 동작을 수행할 수 있다. 즉, 초기화 모듈(220)은 메모리 저장 장치(1)의 파워 온 또는 턴 온 동작에 응답하여 초기화 동작을 수행할 수 있다. 초기화 모듈(220)은 데이터를 이용하여 복수의 초기화 동작을 순서대로 수행할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않고, 초기화 모듈(220)은 복수의 초기화 동작을 임의의 순서대로 수행할 수도 있다.
상태 표시 모듈(240)은 초기화 모듈(220)로부터 신호를 수신할 수 있다. 상태 표시 모듈(240)은 초기화 모듈(220)이 초기화 동작을 수행한 결과를 포함하는 신호를 이용하여, 메모리 저장 장치(1)의 상태를 표시할 수 있다. 즉, 상태 표시 모듈(240)은 초기화 동작이 수행된 메모리 저장 장치(1)의 상태를 출력할 수 있다. 상태 표시 모듈(240)에 의해 출력된 메모리 저장 장치(1)에 대한 메모리 상태 정보(MSI)는 포스트 인터페이스(HOST I/F)를 통해 출력될 수 있다. 메모리 상태 정보(MSI)는 초기화 모듈(220)로부터 전달되는 신호가 변경됨에 따라서 실시간으로 변경될 수 있다.
도 4를 참조하면, 상태 표시 모듈(240)은 복수의 트랜지스터들(TR1 내지 TR8) 및 복수의 저항들(R1 내지 R8)을 포함할 수 있다. 여기서 복수의 저항들(R1 내지 R8)은 병렬로 연결될 수 있다.
제1 트랜지스터(TR1)의 제1 소오스 드레인은 단자 전압(Vterm)에 연결될 수 있고, 제2 소오스 드레인은 제1 저항(R1)의 일단에 연결될 수 있다. 제1 저항(R1)의 다른 일단은 노드(ND)에 연결될 수 있다. 제1 트랜지스터(TR1)의 게이트는 제1 상태 파라미터(STP1)를 수신할 수 있다. 제1 트랜지스터(TR1)는 제1 상태 파라미터(STP1)에 기초하여 동작할 수 있다. 예를 들어, 제1 트랜지스터(TR1)는 제1 상태 파라미터(STP1)의 토글링에 기초하여 턴 온될 수 있다.
제1 상태 파라미터(STP1)는 초기화 모듈(220)로부터 전달된 신호에 해당할 수 있다. 초기화 모듈(220)은 메모리 저장 장치(1)의 파워 온에 응답하여 제1 초기화 동작을 수행할 수 있다. 제1 초기화 동작을 수행한 메모리 저장 장치(1)의 상태가 정상인 경우, 초기화 모듈(220)은 제1 상태 파라미터(STP1)를 토글링할 수 있다. 예를 들어, 초기화 모듈(220)은 제1 상태 파라미터(STP1)의 로직 값을 "0"으로부터 "1"로 변환시킬 수 있다. 제1 초기화 동작을 수행한 메모리 저장 장치(1)의 상태가 정상이 아닌 경우에, 초기화 모듈(220)은 제1 상태 파라미터(STP1)를 토글링하지 않을 수 있다. 즉, 제1 초기화 동작을 수행한 메모리 저장 장치(1)의 상태에 따라서 초기화 모듈(220)로부터 출력되는 제1 상태 파라미터(STP1)의 값을 변경될 수 있다. 제1 상태 파라미터(STP1)가 토글링되지 않는 경우에, 제1 트랜지스터(TR1)는 턴 오프될 수 있고, 노드(ND)로부터 모니터링된 제1 저항(R1)에 대한 저항 값은 무한대일 수 있다. 제1 상태 파라미터(STP1)가 토글링되는 경우에, 제1 트랜지스터(TR1)는 턴 온될 수 있고, 노드(ND)로부터 모니터링된 제1 저항(R1)에 대한 저항 값은 제1 저항 값에 해당할 수 있다. 즉, 제1 초기화 동작을 수행한 메모리 저장 장치(1)의 상태가 정상인 경우에, 노드(ND)로부터 모니터링된 제1 저항(R1)에 대한 저항 값은 제1 저항 값일 수 있다. 여기서 노드(ND)로부터 출력되는 메모리 상태 정보(MSI)는 제1 저항(R1)에 대한 저항 값을 포함할 수 있다.
몇몇 실시예에서, 초기화 모듈(220)에 의해 수행되는 메모리 저장 장치(1)의 초기화 동작은 제1 초기화 동작으로부터 제8 초기화 동작까지 순차적으로 수행될 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않으며, 제1 내지 제8 초기화 동작은 임의의 순서에 따라서 수행될 수도 있다. 하지만, 본 실시예에서는 제1 내지 제8 초기화 동작이 순차적으로 수행되는 것으로 가정하고 설명한다.
제2 내지 제8 트랜지스터(TR2 내지 TR8)는 제1 트랜지스터(TR1)와 병렬로 배열될 수 있다. 또한, 제2 내지 제8 저항(R2 내지 R8)은 제1 저항(R1)과 병렬로 배열될 수 있다. 제1 내지 제8 저항(R1 내지 R8)은 노드(ND)에 공통적으로 접속될 수 있다.
각각의 제2 내지 제8 트랜지스터(TR2 내지 TR8)의 게이트는 각각의 제2 내지 제8 상태 파라미터(STP2 내지 STP8)를 수신할 수 있다. 제2 내지 제8 트랜지스터(TR2 내지 TR8)는 제2 내지 제8 상태 파라미터(STP2 내지 STP8)에 기초하여 동작할 수 있다. 여기서 제2 내지 제8 상태 파라미터(STP2 내지 STP8)는 순차적으로 토글링될 수 있다. 하지만, 제2 내지 제8 상태 파라미터(STP2 내지 STP8) 중 하나의 상태 파라미터가 토글링되지 않는 경우, 나머지 상태 파라미터 또한 토글링되지 않을 수 있다.
제2 내지 제8 상태 파라미터(STP2 내지 STP8)는 제2 내지 제8 초기화 동작이 수행된 메모리 저장 장치(1)의 상태를 나타낼 수 있다. 예를 들어, 제2 초기화 동작이 수행된 메모리 저장 장치(1)의 상태가 정상인 경우, 제2 상태 파라미터(STP2)는 토글링될 수 있고, 제2 초기화 동작이 수행된 메모리 저장 장치(1)의 상태가 정상이 아닌 경우, 제2 상태 파라미터(STP2)는 토글링되지 않을 수 있다.
각각의 제2 내지 제8 트랜지스터(TR2 내지 TR8)의 제1 소오스 드레인은 단자 전압(Vterm)에 연결될 수 있다. 각각의 제2 내지 제8 트랜지스터(TR2 내지 TR8)의 제2 소오스 드레인은 각각의 제2 내지 제8 저항(R2 내지 R8)의 일단에 연결될 수 있다. 제2 내지 제8 저항(R2 내지 R8)의 다른 일단은 노드(ND)에 연결될 수 있다.
제2 내지 제8 트랜지스터(TR2 내지 TR8) 중 일부가 턴 온 됨에 따라서, 노드(ND)로부터 모니터링된 저항 값은 제2 내지 제8 저항(R2 내지 R8)의 저항 값을 포함할 수 있다. 예를 들어, 제1 및 제2 트랜지스터(TR1 및 TR2)가 턴 온된 경우에, 노드(ND)로부터 모니터링된 저항 값은 제1 및 제2 저항(R1 및 R2)의 저항 값을 포함할 수 있다. 이 경우, 제1 저항(R1)과 제2 저항(R2)은 병렬로 연결될 수 있다. 즉, 노드(ND)로부터 출력되는 메모리 상태 정보(MSI)는 병렬로 연결된 제1 저항(R1) 및 제2 저항(R2)의 저항 값에 해당할 수 있다.
정리하면, 상태 표시 모듈(240)은 초기화 모듈(220)로부터 수신한 복수의 상태 파라미터(STP1 내지 STP8)에 기초하여 노드(ND)로부터 출력되는 저항 값을 포함하는 메모리 상태 정보(MSI)를 변경시킬 수 있다. 즉, 상태 표시 모듈(240)은 복수의 초기화 동작이 수행된 메모리 저장 장치(1)의 상태를 복수의 저항(R1 내지 R8)에 대한 저항 값으로 표현할 수 있다.
도 5는 테스트 장치를 이용하여 메모리 저장 장치에 대한 테스트를 수행하는 것을 설명하기 위한 도면이다.
도 5를 참조하면, 메인 보드(MB)는 연결 핀(CP) 및 테스트 핀(TP)을 포함할 수 있다. 메모리 저장 장치(1) 또한 연결 핀(CP) 및 테스트 핀(TP)을 포함할 수 있다. 메인 보드(MB)의 연결 핀(CP) 및 테스트 핀(TP)은 메모리 저장 장치(1)의 연결 핀(CP) 및 테스트 핀(TP)에 대응되어 접속될 수 있다. 여기서, 메모리 저장 장치(1)와 메인 보드(MB)는 납땜에 의해서 연결된 상태일 수 있다.
테스트 장치(TA)는 메인 보드(MB)의 테스트 핀(TP)을 통해 메모리 저장 장치(1)에 연결될 수 있다. 테스트 장치(TA)의 프로브(PB)는 메인 보드(MB)에 연결될 수 있다. 테스트 장치(TA)는 프로브(PB)를 통해 메모리 저장 장치(1)의 상태를 실시간으로 모니터링할 수 있다. 즉, 테스트 장치(TA)에 전달되는 메모리 저장 장치(1)의 상태를 포함하는 신호는 메모리 저장 장치(1)의 상태가 변화함에 따라서 변경될 수 있다. 여기서, 메인 보드(MB)에 어플리케이션 프로세서가 연결되지 않을 수 있다. 즉, 테스트 장치(TA)에 의해서 실시간 모니터링이 수행되는 동안에, 메모리 저장 장치(1)는 어플리케이션 프로세서와 통신을 수행하지 않을 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다
도 6은 몇몇 실시예에 따른 메모리 저장 장치의 테스트 방법을 설명하기 위한 순서도이다. 도 7은 몇몇 실시예에 따른 메모리 저장 장치의 동작에 대한 타이밍도이다. 도 8은 몇몇 실시예에 따른 메모리 저장 장치에 대한 테스트 방법을 설명하기 위한 순서도이다.
도 3 내지 도 6을 참조하면, 메인 보드(MB)와 메모리 저장 장치(1)가 연결될 수 있다(S500). 도 5를 참조하여 설명한 것과 같이, 메인 보드(MB)와 메모리 저장 장치(1)는 연결 핀(CP) 및 테스트 핀(TP)을 통해 연결될 수 있다.
메모리 저장 장치(1)는 파워 온 될 수 있고, 초기화 동작을 수행할 수 있다(S501). 메인 보드(MB)로부터 수신한 전원 전압을 이용하여, 메모리 저장 장치(1)는 턴 온 될 수 있다. 또한, 메모리 저장 장치(1)가 파워 온 되는 것에 응답하여, 메모리 저장 장치(1)는 복수의 초기화 동작들을 수행할 수 있다. 이 때, 초기화 모듈(220)는 복수의 초기화 동작이 수행된 메모리 저장 장치(1)의 상태를 복수의 상태 파라미터들(STP1 내지 STP8)로 출력할 수 있다. 즉, 메모리 저장 장치(1)의 상태에 따라서 복수의 상태 파라미터들(STP1 내지 STP8) 중 적어도 하나는 토글링될 수 있다.
복수의 상태 파라미터들(STP1 내지 STP8)에 응답하여 복수의 트랜지스터들(TR1 내지 TR8)은 턴 온 될 수 있다(S502). 예를 들어, 제1 상태 파라미터(STP1)가 토글링되는 경우에, 제1 트랜지스터(TR1)는 턴 온될 수 있다. 제1 트랜지스터(TR1)가 턴 온 됨에 따라서, 제1 저항(R1)은 단자 전압(Vterm)에 연결될 수 있다. 하지만, 제2 상태 파라미터(STP2)가 토글링되지 않는 경우에, 제2 트랜지스터(TR2)는 턴 온 되지 않을 수 있다. 이에 따라서, 제2 저항(R2)은 단자 전압(Vterm)에 연결되지 않을 수 있다.
테스트 장치(TA)는 노드(ND)의 저항을 측정할 수 있다(S503). 복수의 트랜지스터들(TR1 내지 TR8)이 턴 온 또는 턴 오프 됨에 따라서, 노드(ND)로부터 모니터링되는 저항 값은 변경될 수 있다. 예를 들어, 제1 및 제2 상태 파라미터(STP1 및 STP2)가 토글링되는 경우에 노드(ND)로부터 모니터링 되는 저항 값은 제1 저항(R1) 및 제2 저항(R2)에 대한 저항 값일 수 있다. 즉, 노드(ND)로부터 모니터링 되는 저항 값은 병렬 연결되는 제1 저항(R1)과 제2 저항(R2)의 저항 값에 해당할 수 있다. 이를 통해, 테스트 장치(TA)는 제1 및 제2 초기화 동작이 정상적으로 수행되었음을 확인할 수 있고, 제3 내지 제8 초기화 동작이 정상적으로 수행되지 않았음을 확인할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
이어서, 상태 표시 모듈(240)는 메모리 상태 정보(MSI)를 출력할 수 있다(S504). 여기서 메모리 상태 정보(MSI)는 노드(ND)로부터 모니터링 되는 저항 값을 포함할 수 있다. 또한, 메모리 상태 정보(MSI)는 변경되는 저항 값에 대한 정보를 포함할 수 있다. 테스트 장치(TA)는 메모리 상태 정보(MSI)를 이용하여 디버깅을 수행할 수 있다(S505). 즉, 테스트 장치(TA)는 메모리 상태 정보(MSI)를 통해 문제가 있는 초기화 동작을 파악하고, 해당 초기화 동작을 정상적으로 수행시키기 위한 조치를 취할 수 있다. 예를 들어, 테스트 장치(TA)는 메모리 저장 장치(1)에 입력되는 신호를 변경시키거나, 메모리 저장 장치(1)에 연결되는 수동 소자를 변경시킬 수 있다. 어플리케이션 프로세서를 통해 통신을 수행하지 않아도, 테스트 장치(TA)를 통해 메모리 저장 장치(1)의 상태를 모니터링함으로써, 효율적인 디버깅이 수행될 수 있다.
도 7 및 도 8을 참조하면, 제1 내지 제8 상태 파라미터(STP1 내지 SPT8)와 메모리 상태 정보(MSI)가 나타날 수 있다. 여기서 제1 내지 제8 상태 파라미터(STP1 내지 SPT8)는 초기화 모듈(220)로부터 출력될 수 있고, 메모리 상태 정보(MSI)는 상태 표시 모듈(240)로부터 출력될 수 있다.
제1 시간(t1) 전에 초기화 모듈(220)는 메모리 저장 장치(1)에 대한 제1 초기화 동작을 수행할 수 있다. 제1 초기화 동작을 수행한 메모리 저장 장치(1)의 상태가 정상인 경우에, 제1 상태 파라미터(STP1)는 토글링될 수 잇다. 즉, 제1 시간(t1)에서 제1 상태 파라미터(STP1)의 로직 값은 "0"에서 "1"로 변환될 수 있다. 이에 따라서 제1 트랜지스터(TR1)은 턴 온 될 수 있고, 제1 시간(t1)과 제2 시간(t2) 사이의 시간 구간에서 메모리 상태 정보(MSI)는 제1 저항(R1)의 저항 값에 해당할 수 있다. 하지만, 제1 시간(t1)과 제2 시간(t2) 사이의 시간 구간에서 제2 내지 제8 트랜지스터(TR2 내지 TR8)는 턴 오프되어 있을 수 있다.
보다 상세히 설명하면, 초기화 모듈(220)은 제n 초기화 동작이 수행된 메모리 저장 장치(1)가 정상인지 판단할 수 있다(S510). 제n 초기화 동작이 수행된 메모리 저장 장치(1)가 정상인 경우(S510-Y), 초기화 모듈(220)는 제n 상태 파라미터(STPn)를 토글링할 수 있다(S511). 제n 초기화 동작이 수행된 메모리 저장 장치(1)가 정상이 아닌 경우(S510-Y), 초기화 모듈(220)은 제n 상태 파라미터(STPn)를 토글링하지 않을 수 있다(S511). 예를 들어, 초기화 모듈(220)는 제1 상태 파라미터(STP1)를 제1 시간(t1)에 토글링할 수 있으나, 제4 상태 파라미터(STP4)를 제4 시간(t4)에 토글링하지 않을 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
이어서, 테스트 장치(TA)는 노드(ND)의 저항을 측정할 수 있다(S512). 예를 들어, 제1 시간(t1)에서 제1 저항(R1)이 제1 트랜지스터(TR1)를 통해 단자 전압(Vterm)에 연결되는 경우에, 테스트 장치(TA)는 노드(ND)에 연결된 제1 저항(R1)의 저항 값을 측정할 수 있다. 제2 시간(t2)에서 제2 저항(R2)이 제2 트랜지스터(TR2)를 통해 단자 전압(Vterm)에 연결되는 경우에, 테스트 장치(TA)는 노드(ND)에 연결된 제1 저항(R1)과 제2 저항(R2)의 저항 값을 측정할 수 있다. 여기서, 측정되는 저항 값은 병렬로 연결된 제1 저항(R1)과 제2 저항(R2)의 저항 값일 수 있다. 또한, 제3 시간(t3)에서 제3 저항(R3)이 제3 트랜지스터(TR3)를 통해 단자 전압(Vterm)에 연결되는 경우에, 테스트 장치(TA)는 노드(ND)에 연결된 제1 저항(R1), 제2 저항(R2) 및 제3 저항(R3)의 저항 값을 측정할 수 있다. 여기서, 측정되는 저항 값은 병렬로 연결된 제1 저항(R1), 제2 저항(R2) 및 제3 저항(R3)의 저항 값일 수 있다. 즉, 메모리 상태 정보(MSI)는 제1 내지 제3 저항(R1 내지 R3)의 저항 값의 합에 반비례할 수 있다. 즉, 시간이 지남에 따라서 메모리 상태 정보(MSI)에 포함되는 저항 값은 감소될 수 있다.
상태 표시 모듈(240)은 측정된 저항 값이 변화하는지를 판단할 수 있다(S513). 측정된 저항 값이 변화하는 경우(S513-Y), 상태 표시 모듈(240)은 제(n+1) 초기화 동작에 대한 모니터링을 수행할 수 있다(S514). 예를 들어, 제2 시간(t2)에서 메모리 상태 정보(MSI)에 포함되는 저항 값이 변화하는 경우에, 상태 표시 모듈(240)은 제3 초기화 동작에 대한 모니터링을 수행할 수 있다. 즉, 초기화 모듈(220)은 제2 초기화 동작에 이은 제3 초기화 동작을 수행할 수 있고, 상태 표시 모듈(240)은 제3 초기화 동작이 수행되는 메모리 저장 장치(1)의 상태를 모니터링할 수 있다.
측정된 저항 값이 변화하지 않는 경우(S513-N), 상태 표시 모듈(240)은 메모리 상태 정보(MSI)를 출력할 수 있다(S516). 예를 들어, 제4 시간(t4)에서 메모리 상태 정보(MSI)에 포함되는 저항 값이 변화하지 않는 경우에, 상태 표시 모듈(240)은 제5 초기화 동작을 수행할 수 있지만, 상태 표시 모듈(240)은 제5 초기화 동작이 수행되는 메모리 저장 장치(1)의 상태를 모니터링하지 않을 수 있다. 대신에, 상태 표시 모듈(240)은 제4 초기화 동작에 의한 메모리 저장 장치(1)의 상태가 정상이 아닌 정보를 포함하는 메모리 상태 정보(MSI)를 출력할 수 있다. 즉, 테스트 장치(TA)는 해당 메모리 상태 정보(MSI)에 기초하여 특정 초기화 동작이 수행된 메모리 저장 장치(1)의 상태를 파악할 수 있다. 테스트 장치(TA)는 메모리 상태 정보(MSI)를 이용하여 디버깅을 수행할 수 있다.
하지만 본 발명의 실시예는 이에 제한되지 않으며, 제4 시간(t4) 이후에 제5 내지 제8 상태 파라미터(STP5 내지 STP8) 중 적어도 하나가 토글링될 수 있다. 이에 따라서, 메모리 상태 정보(MSI)의 저항 값 또한 변화될 수 있다. 정리하면, 상태 표시 모듈(240)은 복수의 초기화 동작이 수행된 결과 출력되는 복수의 상태 파라미터들에 의해 동작하는 복수의 저항들 및 복수의 트랜지스터들을 통해 변경되는 저항 값을 출력할 수 있고, 테스트 장치(TA)는 변경되는 저항 값을 모니터링하여 디버깅을 수행할 수 있다.
도 9는 몇몇 실시예에 따른 디버깅을 수행하는 테스트 장치를 설명하기 위한 도면이다.
도 9를 참조하면, 테스트 장치(TA)는 메모리 상태 정보(MSI)에 기초하여 호스트(300) 및 수동 소자(310)에 대한 디버깅을 수행할 수 있다. 예를 들어, 메모리 상태 정보(MSI)가 제3 초기화 동작 이후의 초기화 동작에 의한 메모리 저장 장치(1)의 상태가 정상이 아닌 것을 나타낸다면, 테스트 장치(TA)는 해당 정보에 기초하여 호스트(300)와 수동 소자(310)에 대한 디버깅을 수행할 수 있다. 예를 들어, 호스트(300)에 입력되는 셋팅 값과 수동 소자(310)의 구성은 제1 내지 제3 초기화 동작을 제외한 초기화 동작을 수정하도록 변경될 수 있다. 여기서 호스트(300)는 어플리케이션 프로세서(AP)에 해당할 수 있고, 수동 소자(310)는 저항, 커패시터, 인덕터 등을 포함할 수 있다. 실시간으로 메모리 저장 장치(1)의 초기화 동작에 의한 상태를 모니터링함으로써, 메모리 저장 장치(1)에 대한 디버깅이 효율적으로 수행될 수 있다.
이하, 도 10 및 도 11을 참조하여 다른 몇몇 실시예에 따른 상태 표시 모듈(240a)에 대하여 설명한다.
도 10은 몇몇 실시예에 따른 상태 표시 모듈에 대한 도면이다. 도 11은 도 10의 상태 표시 모듈의 동작에 대한 타이밍도이다. 설명의 편의를 위해, 도 1 내지 도 9를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 10 및 도 11을 참조하면, 상태 표시 모듈(240a)은 복수의 저항들(R1 내지 R8) 및 복수의 트랜지스터들(TR1 내지 TR8)을 포함할 수 있다. 여기서 복수의 저항들(R1 내지 R8) 및 복수의 트랜지스터들(TR1 내지 TR8)은 직렬로 연결될 수 있다. 도 1 내지 도 9를 참조하여 설명한 상태 표시 모듈(240)의 복수의 저항들(R1 내지 R8)이 병렬로 연결되는 반면에, 상태 표시 모듈(240a)는 직렬로 연결된 복수의 저항들(R1 내지 R8)을 포함할 수 있다.
제1 트랜지스터(TR1)의 소오스 드레인은 제1 저항(R1)과 제2 저항(R2)에 연결될 수 있다. 제1 트랜지스터(TR1)의 소오스 드레인에 제1 전압(V1)이 인가될 수 있다. 제1 트랜지스터(TR1)의 게이트에 제1 상태 파라미터(STP1)가 입력될 수 있다. 제1 트랜지스터(TR1)는 제1 상태 파라미터(STP1)가 토글링됨에 따라서 턴 온 될 수 있다.
제2 트랜지스터(TR2)의 소오스 드레인은 제2 저항(R2)과 제3 저항(R3)에 연결될 수 있고, 제2 트랜지스터(TR2)의 소오스 드레인에 제2 전압(V2)이 인가될 수 있다. 제2 트랜지스터(TR2)의 게이트에 제2 상태 파라미터(STP2)가 입력될 수 있다. 제3 트랜지스터(TR3)의 소오스 드레인은 제3 저항(R3)과 제4 저항(R4)에 연결될 수 있고, 제3 트랜지스터(TR3)의 소오스 드레인이 제3 전압(V3)이 인가될 수 있다. 제3 트랜지스터(TR3)의 게이트에 제3 상태 파라미터(STP3)가 입력될 수 있다. 계속하여 제4 내지 제8 저항(R4 내지 R8)과 제4 내지 제8 트랜지스터(TR4 내지 TR8)가 직렬로 연결될 수 있다.
제1 시간(t1)에서, 제1 상태 파라미터(STP1)는 토글링될 수 있다. 이에 따라서 제1 저항(R1)에 제1 전압(V1)이 인가될 수 있다. 이 경우, 상태 표시 모듈(240a)를 통해 출력되는 메모리 상태 정보(MSI)는 제1 저항(R1)의 저항 값에 해당할 수 있다. 제2 시간(t2)에서, 제2 상태 파라미터(STP2)는 토글링될 수 있다. 이에 따라서 제1 저항(R1) 및 제2 저항(R2)에 제2 전압(V2)이 인가될 수 있다. 이 경우, 상태 표시 모듈(240a)를 통해 출력되는 메모리 상태 정보(MSI)는 제1 저항(R1) 및 제2 저항(R2)의 저항 값에 해당할 수 있다. 즉, 제2 시간(t2)과 제3 시간(t3) 사이의 시간 구간 동안의 메모리 상태 정보(MSI)는 제1 저항(R1)의 저항 값과 제2 저항(R2)의 저항 값의 합일 수 있다.
제3 시간(t3)에서 제3 상태 파라미터(STP3)는 토글링될 수 있다. 이에 따라서 제1 저항(R1), 제2 저항(R2) 및 제3 저항(R3)에 제3 전압(V3)이 인가될 수 있다. 상태 표시 모듈(240a)를 통해 출력되는 메모리 상태 정보(MSI)는 제1 저항(R1)의 저항 값, 제2 저항(R2)의 저항 값 및 제3 저항(R3)의 저항 값의 합에 해당할 수 있다. 제4 시간(t4) 이후에 제4 내지 제8 상태 파라미터(STP4 내지 STP8)는 토글링되지 않을 수 있고, 메모리 상태 정보(MSI)는 제3 시간(t3) 및 제4 시간(t4) 사이의 시간 구간 동안의 메모리 상태 정보(MSI)로 유지될 수 있다.
즉, 도 1 내지 도 9를 참조하여 설명한 상태 표시 모듈(240)로부터 출력되는 메모리 상태 정보(MSI)는 상태 파라미터가 토글링됨에 따라서 저항 값이 감소하는 반면에, 상태 표시 모듈(240a)로부터 출력되는 메모리 상태 정보(MSI)는 상태 파라미터가 토글링됨에 따라서 저항 값이 증가할 수 있다. 테스트 장치(TA)는 메모리 상태 정보(MSI)를 참조하여 디버깅을 수행할 수 있다.
이하, 도 12를 참조하여 다른 몇몇 실시예에 따른 상태 표시 모듈(240b)에 대하여 설명한다.
도 12는 몇몇 실시예에 따른 상태 표시 모듈에 대한 도면이다. 설명의 편의를 위해, 도 1 내지 도 9를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 12를 참조하면, 상태 표시 모듈(240b)은 제1 내지 제8 저항(R1 내지 R8)을 포함할 수 있다. 여기서 제1 내지 제8 저항(R1 내지 R8)은 서로 다른 저항 값을 가질 수 있다. 예를 들어, 제1 저항(R1)의 저항 값은 107Ω일 수 있고, 제2 저항(R2)의 저항 값은 106Ω일 수 있고, 제3 저항(R3)의 저항 값은 105Ω일 수 있고, 제4 저항(R4)의 저항 값은 104Ω일 수 있고, 제5 저항(R5)의 저항 값은 103Ω일 수 있고, 제6 저항(R6)의 저항 값은 102Ω일 수 있고, 제7 저항(R7)의 저항 값은 10Ω일 수 있고, 제8 저항(R8)의 저항 값은 1Ω일 수 있다.
제1 내지 제8 상태 파라미터(STP1 내지 STP8)는 순서대로 토글링될 수도 있으나, 임의의 순서로 토글링될 수도 있다. 예를 들어, 제1 상태 파라미터(STP1)가 토글링된 후에 제3 상태 파라미터(STP3)가 토글링될 수도 있다. 제1 상태 파라미터(STP1)가 토글링된 경우의 메모리 상태 정보(MSI)는 제1 저항(R1)의 저항 값인 107Ω에 해당할 수 있다. 이후에, 제3 상태 파라미터(STP3)가 토글링된 경우의 메모리 상태 정보(MSI)는 병렬로 연결된 제1 저항(R1)과 제3 저항(R3)의 저항 값인 105Ω에 해당할 수 있다. 즉, 서로 다른 저항 값을 갖는 저항들을 연결함에 따라서, 출력되는 메모리 상태 정보(MSI)를 통하여 어떤 초기화 동작에 이상이 있는지 판단할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
이하, 도 13 내지 도 15를 참조하여 다른 몇몇 실시예에 따른 상태 표시 모듈(240c)에 대하여 설명한다.
도 13은 몇몇 실시예에 따른 상태 표시 모듈에 대한 도면이다. 도 14는 도 13의 상태 표시 모듈로부터 신호를 수신하는 테스트 장치에 대한 도면이다. 도 15는 도 13 및 도 14에 따른 메모리 저장 장치에 대한 테스트 방법을 설명하기 위한 순서도이다. 설명의 편의를 위해, 도 1 내지 도 9를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 13 및 도 14를 참조하면, 상태 표시 모듈(240c)은 멀티플렉서(250)를 포함할 수 있다. 여기서 멀티플렉서(250)는 복수의 저항들(R1 내지 R8)과 복수의 트랜지스터들(TR1 내지 TR8) 사이에 배치될 수 있다. 즉, 멀티플렉서(250)는 복수의 저항들(R1 내지 R8)과 복수의 트랜지스터들(TR1 내지 TR8)을 연결할 수 있다. 멀티플렉서(250)는 복수의 저항들(R1 내지 R8)과 복수의 트랜지스터들(TR1 내지 TR8)을 선택적으로 연결시킬 수 있다. 즉, 도 1 내지 도 9를 참조하여 설명한 상태 표시 모듈(240c)에서 복수의 저항들(R1 내지 R8)과 복수의 트랜지스터들(TR1 내지 TR8)은 각각 매칭되는 것과 달리, 상태 표시 모듈(240c)의 복수의 저항들(R1 내지 R8)과 복수의 트랜지스터들(TR1 내지 TR8)은 멀티플렉서(250)를 통해 선택적으로 연결될 수 있다. 멀티플렉서(250)는 멀티플렉서 선택 데이터(MSD)를 이용하여 복수의 저항들(R1 내지 R8)과 복수의 트랜지스터들(TR1 내지 TR8)을 연결시킬 수 있다. 또한, 멀티플렉서(250)는 멀티플렉서 선택 데이터(MSD)를 출력하여 테스트 장치(TA)에 제공할 수 있다. 테스트 장치(TA)는 멀티플렉서 선택 데이터(MSD)와 메모리 상태 정보(MSI)를 수신하고, 이를 이용하여 메모리 저장 장치(1)의 상태를 모니터링할 수 있다.
도 13 내지 도 15를 참조하면, 멀티플렉서(250)는 멀티플렉서 선택 데이터(MSD)에 기초하여 저항과 트랜지스터를 연결시키고, 멀티플렉서 선택 데이터(MSD)를 출력할 수 있다(S520). 즉, 멀티플렉서(250)는 복수의 저항들(R1 내지 R8) 중 하나에 복수의 트랜지스터들(TR1 내지 TR8) 중 하나를 연결시킬 수 있다. 또한, 저항과 트랜지스터를 연결시킨 데이터에 대한 멀티플렉서 선택 데이터(MSD)를 테스트 장치(TA)에 제공할 수 있다.
메모리 저장 장치(1)는 파워 온 될 수 있고, 초기화 동작을 수행할 수 있다(S521). 복수의 상태 파라미터들(STP1 내지 STP8)에 응답하여 복수의 트랜지스터들(TR1 내지 TR8)은 턴 온 될 수 있다(S522). 이어서, 테스트 장치(TA)는 노드(ND)의 저항을 측정할 수 있다(S523). 상태 표시 모듈(240)는 메모리 상태 정보(MSI)를 출력할 수 있다(S524).
테스트 장치(TA)는 메모리 상태 정보(MSI)와 멀티플렉서 선택 데이터(MSD)를 이용하여 디버깅을 수행할 수 있다(S525). 즉, 멀티플렉서 선택 데이터(MSD)를 이용하여 복수의 저항들(R1 내지 R8)과 복수의 트랜지스터들(TR1 내지 TR8)의 연결 상태를 모니터링할 수 있고, 메모리 상태 정보(MSI)를 이용하여 저항 값의 변화를 모니터링할 수 있다. 즉, 초기화 모듈(220)의 초기화 동작의 순서가 변경되거나, 생략되더라도, 테스트 장치(TA)는 멀티플렉서 선택 데이터(MSD)를 이용하여 메모리 저장 장치(1)에 대한 모니터링을 수행할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
이하, 도 16 및 도 17을 참조하여 다른 몇몇 실시예에 따른 메모리 저장 장치(1)에 대한 모니터링 방법에 대하여 설명한다.
도 16 및 도 17은 몇몇 실시예에 따른 호스트와 통신하는 메모리 저장 장치에 대하여 테스트를 수행하는 테스트 장치를 설명하기 위한 도면이다. 설명의 편의를 위해, 도 1 내지 도 9를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 16을 참조하면, 메모리 저장 장치(1)와 호스트(300)는 메인 보드(MB)에 탑재될 수 있다. 여기서, 호스트(300)는 메모리 저장 장치(1)와 메인 보드(MB)를 통해 연결될 수 있다. 호스트(300)와 메모리 저장 장치(1)는 메인 보드(MB)를 통하여 통신을 수행할 수 있다. 또한, 모니터링 장치(MA)는 프로브(PB)를 통해 메인 보드(MB)에 접속할 수 있다. 여기서 프로브(PB)는 테스트 핀(TP)을 통하여 메모리 저장 장치(1)에 연결될 수 있다. 모니터링 장치(MA)는 메모리 저장 장치(1)로부터 메모리 상태 정보(MSI')를 수신할 수 있다. 모니터링 장치(MA)는 메모리 상태 정보(MSI')에 기초하여 메모리 저장 장치(1)의 상태를 모니터링할 수 있다. 모니터링 장치(MA)가 모니터링을 수행하는 동안에, 호스트(300)와 메모리 저장 장치(1)는 통신을 수행할 수 있다.
도 17을 참조하면, 호스트(300)는 메모리 저장 장치(1)에 클럭 신호(CLK), 커맨드(CMD), 어드레스(ADDR)를 전달할 수 있다. 또한, 호스트(300)는 메모리 저장 장치(1)와 데이터(DQ)를 주고받을 수 있다. 또한, 메모리 저장 장치(1)는 호스트(300)로부터 수신한 신호에 기초하여 동작을 수행할 수 있다. 예를 들어, 메모리 저장 장치(1)는 복수의 동작들을 수행할 수 있다. 메모리 컨트롤러(200)는 복수의 동작들을 수행할 수 있고, 프로세서(210)는 복수의 동작들을 수행한 메모리 저장 장치(1)의 상태에 대한 상태 파라미터(STPX)를 상태 표시 모듈(240)에 제공할 수 있다. 상태 표시 모듈(240)은 상태 파라미터(STPX)에 기초하여 모니터링 장치(MA)에 의해 측정되는 저항 값을 변화시킬 수 있다.
예를 들어, 제1 동작이 수행된 메모리 저장 장치(1)의 상태가 정상인 경우에 상태 표시 모듈(240)로부터 출력되는 메모리 상태 정보(MSI')의 저항 값은 변화될 수 있다. 하지만, 제1 동작에 후속하는 제2 동작이 수행된 메모리 저장 장치(1)의 상태가 정상이 아닌 경우에 상태 표시 모듈(240)로부터 출력되는 메모리 상태 정보(MSI')의 저항 값은 변화하지 않을 수 있다. 즉, 모니터링 장치(MA)는 호스트(300)와 메모리 저장 장치(1) 간의 통신이 수행되고, 메모리 저장 장치(1)가 호스트(300)로부터의 신호에 기초하여 동작을 수행하는 경우에도, 메모리 상태 정보(MSI')를 이용하여 메모리 저장 장치(1)를 모니터링할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
이하, 도 18 및 도 19를 참조하여 다른 몇몇 실시예에 따른 메모리 저장 장치(1a)와 메모리 저장 장치(1b)에 대하여 설명한다.
도 18은 몇몇 실시예에 따른 메모리 저장 장치에 대한 블록도이다. 도 19는 몇몇 실시예에 따른 메모리 저장 장치에 대한 블록도이다. 설명의 편의를 위해, 도 1 내지 도 9를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 18을 참조하면, 메모리 저장 장치(1a)의 메모리 장치(100)는 상태 표시 모듈(240)을 포함할 수 있다. 도 1 내지 도 9를 참조하여 설명한 메모리 저장 장치(1)의 메모리 컨트롤러(200)가 상태 표시 모듈(240)을 포함하는 것과 달리, 본 실시예에서 상태 표시 모듈(240)은 메모리 장치(100) 내에 배치될 수 있다. 상태 표시 모듈(240)은 메모리 저장 장치(1a)의 상태에 대한 정보를 출력할 수 있다.
도 19를 참조하면, 메모리 저장 장치(1b)는 메모리 장치(100), 메모리 컨트롤러(200) 및 상태 표시 모듈(240)을 포함할 수 있다. 여기서 상태 표시 모듈(240)은 메모리 장치(100)와 메모리 컨트롤러(200)로부터 분리되어 배치될 수 있다. 즉, 상태 표시 모듈(240)은 메모리 장치(100)와 메모리 컨트롤러(200)의 외부에 위치할 수 있다. 상태 표시 모듈(240)은 메모리 컨트롤러(200)로부터 상태 파라미터를 수신하여 처리함으로써, 메모리 저장 장치(1b)의 상태에 대한 정보를 출력할 수 있다.
이하, 도 20을 참조하여 다른 몇몇 실시예에 따른 메모리 저장 장치(400)에 대하여 설명한다.
도 20은 몇몇 실시예에 따른 메모리 저장 장치에 대한 도면이다. 설명의 편의를 위해, 도 1 내지 도 9를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 20을 참조하면, 메모리 저장 장치(400)는 메모리 슬롯(SLT)에 장착될 수 있다. 여기서 메모리 슬롯(SLT)은 메인 보드(MB) 상에 배치될 수 있다. 메모리 저장 장치(400)는 메모리 슬롯(SLT)을 통해 메인 보드(MB)에 연결될 수 있고, 모니터링 장치(MA)에 연결될 수 있다. 메모리 슬롯(SLT)은 메모리 소켓으로 불릴 수도 있다.
메모리 저장 장치(400)는 듀얼 인라인 메모리 모듈(DIMM, dual in-line memory module)일 수 있다. 메모리 저장 장치(400)는 복수의 메모리 장치(400a)들을 포함할 수 있다. 여기서, 복수의 메모리 장치(400a)들은 일렬로 배열될 수 있고, 서로 연결될 수 있다. 여기서 메모리 장치(400a)는 도 1 내지 도 9를 참조하여 설명한 메모리 장치(100)에 해당할 수 있다.
메모리 저장 장치(400)는 기판(401), 레지스터 클럭 드라이버(402), 복수의 메모리 장치(400a)들 및 연결 핀(403)을 포함할 수 있다. 레지스터 클럭 드라이버(402), 복수의 메모리 장치(400a)들 및 연결 핀(403)은 기판(401) 상에 실장될 수 있다. 또한, 레지스터 클럭 드라이버(402), 복수의 메모리 장치(400a)들 및 연결 핀(403)은 기판(401)에 포함되는 연결 장치들에 의해 전기적으로 연결될 수 있다. 기판(401)은 플라스틱과 같은 절연체로 구성된 플레이트와 레지스터 클럭 드라이버(402), 복수의 메모리 장치(400a)들 및 연결 핀(403)과 연결되는 연결 장치들을 포함할 수 있다.
연결 핀(403)은 기판(401)의 하부를 따라서 배치될 수 있고, 연결 핀(403)의 상면이 노출되도록 배치될 수 있다. 연결 핀(403)은 데이터 핀(403a), 커맨드 어드레스 핀(403b) 및 테스트 핀(403c)을 포함할 수 있다. 테스트 핀(403c)은 프로브(PB)를 통해 모니터링 장치(MA)와 연결될 수 있다.
레지스터 클럭 드라이버(402)(RCD, register clock driver)는 기판(401) 상에 실장될 수 있다. 레지스터 클럭 드라이버(402)는 기판(401) 상의 배선들을 통해 메모리 장치(400a) 및 연결 핀(403)과 연결될 수 있다.
레지스터 클럭 드라이버(402)는 커맨드 어드레스 핀(403b)을 통해 클럭 신호(CLK), 커맨드(CMD), 어드레스(ADDR) 등을 수신할 수 있다. 레지스터 클럭 드라이버(402)는 복수의 메모리 장치(400a)들에 클럭 신호(CLK), 커맨드(CMD), 어드레스(ADDR) 등을 제공할 수 있다. 여기서 레지스터 클럭 드라이버(402)를 포함하는 메모리 저장 장치(400)는 RDIMM(registered DIMM)에 기반하여 동작할 수 있다. 본 실시예에서 레지스터 클럭 드라이버(402)는 도 1 내지 도 9를 참조하여 설명한 메모리 컨트롤러(200)에 해당할 수 있다. 즉, 레지스터 클럭 드라이버(402)는 메모리 저장 장치(400)의 상태를 모니터링하는 상태 표시 모듈(240)을 포함할 수 있다. 모니터링 장치(MA)는 테스트 핀(403c)을 통해 레지스터 클럭 드라이버(402)의 상태 표시 모듈(240)로부터 출력되는 메모리 상태 정보를 수신하여, 메모리 저장 장치(400)의 상태를 모니터링할 수 있다.
이하, 도 21을 참조하여 다른 몇몇 실시예에 따른 전자 제어 장치(710) 및 메모리 저장 장치(720)를 포함하는 차량(700)에 대하여 설명한다.
도 21은 몇몇 실시예에 따른 메모리 저장 장치를 포함하는 차량에 대한 도면이다. 설명의 편의를 위해, 도 1 내지 도 20을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 21을 참조하면, 차량(700)은 복수 개의 전자 제어 장치(ECU: Electronic Control Unit, 710), 및 메모리 저장 장치(720)를 포함할 수 있다. 이 때, 전자 제어 장치(710)는 상기 설명한 호스트(300)에 해당할 수 있고, 메모리 저장 장치(1)는 메모리 저장 장치(720)에 해당할 수 있다. 즉 메모리 저장 장치(720)는 상태 표시 모듈(240)을 포함할 수 있다.
복수 개의 전자 제어 장치(710)의 각 전자 제어 장치는 차량(700)에 마련된 복수 개의 장치 중 적어도 하나의 장치에 전기적, 기계적, 통신적으로 연결되고, 어느 하나의 기능 수행 명령에 기초하여 적어도 하나의 장치의 동작을 제어할 수 있다.
여기서, 복수 개의 장치는 적어도 하나의 기능 수행을 위해 요구되는 정보를 획득하는 획득 장치(730)와, 적어도 하나의 기능을 수행하는 드라이빙 유닛(740)을 포함할 수 있다.
예를 들어, 획득 장치(730)는 각종 검출부 및 영상 획득부를 포함할 수 있고, 드라이빙 유닛(740)은 공조 장치의 팬 및 압축기, 통풍장치의 팬, 동력 장치의 엔진 및 모터, 조향 장치의 모터, 제동 장치의 모터 및 밸브, 도어나 테일 게이트의 개폐 장치 등을 포함할 수 있다.
복수 개의 전자 제어 장치(710)는, 예를 들어, 이더넷, 저전압 차동 신호(LVDS) 통신, LIN(Local Interconnect Network) 통신 중 적어도 하나를 이용하여 획득 장치(730) 및 드라이빙 유닛(740)과 통신을 수행할 수 있다.
복수 개의 전자 제어 장치(710)는, 획득 장치(730)를 통해 획득된 정보에 기초하여 기능 수행의 필요 여부를 판단하고 기능 수행이 필요하다고 판단되면 해당 기능을 수행하는 드라이빙 유닛(740)의 동작을 제어하되, 획득된 정보에 기초하여 그 동작 량을 제어할 수 있다. 이 때, 복수 개의 전자 제어 장치(710)는, 획득된 정보를 메모리 저장 장치(720)에 저장하거나 메모리 저장 장치(720)에 저장된 정보를 리드하여 사용할 수 있다.
복수 개의 전자 제어 장치(710)는, 입력부(750)를 통해 입력된 기능 수행 명령에 기초하여 해당 기능을 수행하는 드라이빙 유닛(740)의 동작을 제어하는 것도 가능하고, 입력부(750)를 통해 입력된 정보에 대응하는 설정량을 확인하고 확인된 설정량에 기초하여 해당 기능을 수행하는 드라이빙 유닛(740)의 동작을 제어하는 것도 가능하다.
각 전자 제어 장치(710)는, 독립적으로 어느 하나의 기능을 제어하거나, 또는 다른 전자 제어 장치와 서로 연계하여 어느 하나의 기능을 제어할 수 있다.
예를 들어, 충돌 방지 장치의 전자 제어 장치는 거리 검출부를 통해 검출된 장애물과의 거리가 기준 거리 이내이면 스피커를 통해 장애물과의 충돌에 대한 경고음을 출력하도록 할 수 있다.
자율 주행 제어 장치의 전자 제어 장치는 차량용 단말기의 전자 제어 장치, 영상 획득부의 전자 제어 장치 및 충돌 방지 장치의 전자 제어 장치와 연계하여, 내비게이션 정보, 도로 영상 정보 및 장애물과의 거리 정보를 수신하고 수신된 정보들을 이용하여 동력 장치, 제동 장치 및 조향 장치를 제어함으로써 자율 주행을 수행할 수 있다.
연결 제어 장치(CCU: Connectivity Control Unit, 760)는 복수 개의 전자 제어 장치(710)들과 각각 전기적, 기계적, 통신적으로 연결되고, 복수 개의 전자 제어 장치(710)들과 각각 통신을 수행한다.
즉, 연결 제어 장치(760)는 차량 내부에 마련된 복수 개의 전자 제어 장치(710)들과 직접 통신을 수행하는 것도 가능하고, 외부의 서버와 통신을 수행하는 것도 가능하며, 인터페이스를 통해 외부 단말기와 통신을 수행하는 것도 가능하다.
여기서 연결 제어 장치(760)는 복수 개의 전자 제어 장치(710)들과 통신을 수행할 수 있고, 안테나(미도시)와 RF 통신을 이용하여 서버(810)와 통신을 수행할 수 있다.
또한, 연결 제어 장치(760)는 무선 통신으로 서버(810)와 통신을 수행할 수 있다. 이 때, 연결 제어 장치(760)와 서버(810) 간의 무선 통신은 와이파이(Wifi) 모듈, 와이브로(Wireless broadband) 모듈 외에도, GSM(global System for Mobile Communication), CDMA(Code Division Multiple Access), WCDMA(Wideband Code Division Multiple Access), UMTS(universal mobile telecommunications system), TDMA(Time Division Multiple Access), LTE(Long Term Evolution) 등 다양한 무선 통신 방식을 통해서 가능하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 메모리 저장 장치 100: 메모리 장치
200: 메모리 컨트롤러 210: 프로세서
220: 초기화 모듈 230: 리드온리 메모리
240: 상태 표시 모듈

Claims (20)

  1. 메모리 컨트롤러; 및
    상태 표시 모듈을 포함하는 메모리 저장 장치로서,
    상기 메모리 컨트롤러는 상기 메모리 저장 장치의 턴 온에 응답하여 제1 초기화(initialization) 동작 및 제2 초기화 동작을 수행하고, 상기 제1 초기화 동작이 수행된 상기 메모리 저장 장치의 상태에 대한 제1 상태 파라미터 및 상기 제2 초기화 동작이 수행된 상기 메모리 저장 장치의 상태에 대한 제2 상태 파라미터를 생성하고,
    상기 상태 표시 모듈은,
    상기 제1 상태 파라미터에 기초하여 동작하는 제1 트랜지스터;
    상기 제1 트랜지스터에 연결된 제1 저항;
    상기 제2 상태 파라미터에 기초하여 동작하는 제2 트랜지스터; 및
    상기 제2 트랜지스터에 연결된 제2 저항을 포함하는 메모리 저장 장치.
  2. 제 1항에 있어서,
    상기 상태 표시 모듈은 상기 제1 저항 및 상기 제2 저항에 기초하여 측정된 저항 값을 포함하는 메모리 상태 정보를 출력하는 메모리 저장 장치.
  3. 제 2항에 있어서,
    상기 메모리 상태 정보는 상기 제1 저항의 저항 값 및 상기 제2 저항의 저항 값의 합에 반비례하는 메모리 저장 장치.
  4. 제 2항에 있어서,
    상기 메모리 상태 정보는 상기 제1 저항의 저항 값 및 상기 제2 저항의 저항 값의 합에 비례하는 메모리 저장 장치.
  5. 제 2항에 있어서,
    상기 제1 저항 및 상기 제2 저항은 공통 노드에 모두 연결되고,
    상기 메모리 상태 정보는 상기 공통 노드로부터 출력되는 메모리 저장 장치.
  6. 제 2항에 있어서,
    상기 제1 저항은 노드 및 상기 제1 트랜지스터의 제1 소오스 드레인에 연결되고,
    상기 제2 저항은 상기 제1 트랜지스터의 제2 소오스 드레인 및 상기 제2 트랜지스터의 제1 소오스 드레인에 연결되는 메모리 저장 장치.
  7. 제 1항에 있어서,
    상기 메모리 컨트롤러는 상기 제1 및 제2 초기화 동작과 다른 제3 초기화 동작을 수행하고, 상기 제3 초기화 동작이 수행된 상기 메모리 저장 장치의 상태에 대한 제3 상태 파라미터를 생성하고,
    상기 상태 표시 모듈은 상기 제3 상태 파라미터에 기초하여 동작하는 제3 트랜지스터 및 상기 제3 트랜지스터에 연결된 제3 저항을 포함하는 메모리 저장 장치.
  8. 제 7항에 있어서,
    상기 제1 저항, 상기 제2 저항 및 상기 제3 저항은 서로 다른 저항 값을 갖는 메모리 저장 장치.
  9. 제 1항에 있어서,
    상기 상태 표시 모듈은 상기 메모리 컨트롤러 내부에 배치되는 메모리 저장 장치.
  10. 제 1항에 있어서,
    상기 상태 표시 모듈은 상기 메모리 컨트롤러와 분리되어 배치되는 메모리 저장 장치.
  11. 제 1항에 있어서,
    상기 메모리 컨트롤러에 의해 제어되는 메모리 장치를 더 포함하고,
    상기 상태 표시 모듈은 상기 메모리 장치 내부에 배치되는 메모리 저장 장치.
  12. 상태 표시 모듈을 포함하는 메모리 저장 장치의 동작 방법으로서,
    상기 메모리 저장 장치에 대한 제1 초기화 동작을 수행하고,
    상기 제1 초기화 동작이 수행된 상기 메모리 저장 장치의 제1 상태에 기초하여 제1 시간에 제1 상태 파라미터를 토글링하고,
    상기 메모리 저장 장치에 대한 제2 초기화 동작을 수행하고,
    상기 제2 초기화 동작이 수행된 상기 메모리 저장 장치의 제2 상태에 기초하여 상기 제1 시간에 후속하는 제2 시간에 제2 상태 파라미터를 토글링하고,
    상기 제1 상태 파라미터 및 상기 제2 상태 파라미터를 상기 상태 표시 모듈에 제공하고,
    상기 상태 표시 모듈이 상기 제1 상태 파라미터의 토글링에 기초하여 제1 저항을 제2 저항으로 변경시키고, 상기 제2 상태 파라미터의 토글링에 기초하여 상기 제2 저항을 제3 저항으로 변경시키는 것을 포함하고,
    상기 제1 내지 제3 저항은 서로 다른 메모리 저장 장치의 동작 방법.
  13. 제 12항에 있어서,
    상기 제1 초기화 동작이 수행된 상기 메모리 저장 장치의 제1 상태에 기초하여 상기 제1 상태 파라미터를 토글링하는 것은,
    상기 메모리 저장 장치의 제1 상태가 정상인 경우에 상기 제1 상태 파라미터를 토글링하고, 상기 메모리 저장 장치의 제1 상태가 비정상인 경우에 상기 제1 상태 파라미터를 토글링하지 않는 것을 포함하는 메모리 저장 장치의 동작 방법.
  14. 제 13항에 있어서,
    상기 상태 표시 모듈이 상기 제1 상태 파라미터가 토글링되지 않는 것에 기초하여 상기 제1 저항을 변경시키지 않는 것을 더 포함하는 메모리 저장 장치의 동작 방법.
  15. 제 14항에 있어서,
    상기 제1 저항이 유지되는 경우, 상기 제1 저항에 대한 저항 값을 포함하는 메모리 상태 정보를 출력하는 것을 더 포함하는 메모리 저장 장치의 동작 방법.
  16. 제 13항에 있어서,
    상기 제1 상태 파라미터가 토글링되는 것에 응답하여 상기 제2 초기화 동작을 수행하는 것을 더 포함하는 메모리 저장 장치의 동작 방법.
  17. 제 12항에 있어서,
    상기 제1 저항은 상기 제2 및 제3 저항보다 크고, 상기 제2 저항은 상기 제3 저항보다 큰 메모리 저장 장치의 동작 방법.
  18. 제 12항에 있어서,
    상기 상태 표시 모듈이 상기 제1 내지 제3 저항 중 하나에 대한 저항 값을 포함하는 메모리 상태 정보를 출력하는 것을 더 포함하는 메모리 저장 장치의 동작 방법.
  19. 메인 보드에 메모리 저장 장치를 연결시키고,
    상기 메모리 저장 장치와 연결된 테스트 핀에 테스트 장치를 접속시키고,
    상기 메모리 저장 장치는 복수의 초기화 동작을 수행하고, 상기 복수의 초기화 동작의 수행 결과에 기초하여 상기 테스트 핀에 연결된 저항 값을 변경시키고,
    상기 테스트 장치는 상기 저항 값을 측정하고, 상기 저항 값에 기초하여 상기 메모리 저장 장치의 상태 정보를 출력하는 것을 포함하는 테스트 방법.
  20. 제 19항에 있어서,
    상기 메모리 저장 장치의 상태 정보에 기초하여 상기 메인 보드에 연결된 어플리케이션 프로세서, 수동 소자 및 상기 메모리 저장 장치에 대한 디버깅을 수행하는 것을 더 포함하는 테스트 방법.
KR1020210107788A 2021-08-17 2021-08-17 메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치 KR20230025969A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210107788A KR20230025969A (ko) 2021-08-17 2021-08-17 메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치
US17/690,163 US11966622B2 (en) 2021-08-17 2022-03-09 Memory storage device, an operation method of the memory storage device, test method and electronic device
EP22181361.1A EP4138082A1 (en) 2021-08-17 2022-06-27 Memory storage device, an operation method of the memory storage device, test method and electronic device
CN202210954358.2A CN115705911A (zh) 2021-08-17 2022-08-10 存储器存储设备及其操作方法、测试方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210107788A KR20230025969A (ko) 2021-08-17 2021-08-17 메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치

Publications (1)

Publication Number Publication Date
KR20230025969A true KR20230025969A (ko) 2023-02-24

Family

ID=82321375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210107788A KR20230025969A (ko) 2021-08-17 2021-08-17 메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치

Country Status (4)

Country Link
US (1) US11966622B2 (ko)
EP (1) EP4138082A1 (ko)
KR (1) KR20230025969A (ko)
CN (1) CN115705911A (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807745B2 (ja) * 1995-06-14 2006-08-09 株式会社ルネサステクノロジ 半導体メモリ、メモリデバイス及びメモリカード
US5995424A (en) 1997-07-16 1999-11-30 Tanisys Technology, Inc. Synchronous memory test system
KR100699811B1 (ko) 2000-08-14 2007-03-27 삼성전자주식회사 내부에서 테스트용 기준 전압을 발생하는 디디알 에스디램반도체 장치
JP4916699B2 (ja) 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
KR20080076194A (ko) 2007-02-15 2008-08-20 삼성전자주식회사 셀프 캘리브레이션 동작 테스트 방법 및 테스트회로
US11090104B2 (en) * 2009-10-09 2021-08-17 Cilag Gmbh International Surgical generator for ultrasonic and electrosurgical devices
JP2011134410A (ja) 2009-12-25 2011-07-07 Toshiba Corp 不揮発性半導体記憶装置及びその試験方法
DE112011106021B4 (de) 2011-12-22 2018-05-03 Intel Corporation Zugreifen auf Daten, die in einem Befehls-/Adressregister-Gerät gespeichert sind
CN104678240B (zh) * 2013-12-03 2019-03-29 恩智浦美国有限公司 用于在多个电力模式中测试电源的电路
CN105489249A (zh) 2015-12-09 2016-04-13 浪潮电子信息产业股份有限公司 一种ddr3快速测量方法
WO2018116458A1 (ja) * 2016-12-22 2018-06-28 三菱電機株式会社 半導体装置、インバータおよび自動車
KR101958540B1 (ko) 2017-01-31 2019-03-14 연세대학교 산학협력단 온 칩 dram을 사용한 멀티코어 환경에서의 포스트 실리콘 디버그 장치 및 방법
US11463007B2 (en) * 2019-09-09 2022-10-04 Deere & Company Power supply circuit with multiple stages for converting high voltage to low voltage and power train having the same
CN111025122B (zh) 2019-11-11 2023-05-09 晶晨半导体（深圳）有限公司 一种pcb板的硬件调试方法
CN112180242A (zh) 2020-10-15 2021-01-05 东莞飞思凌通信技术有限公司 一种高密度芯片的ddr接口电路故障诊断的方法和装置
US11557351B2 (en) * 2020-12-28 2023-01-17 Micron Technology, Inc. Sense circuit to sense two states of a memory cell

Also Published As

Publication number Publication date
US11966622B2 (en) 2024-04-23
CN115705911A (zh) 2023-02-17
US20230056679A1 (en) 2023-02-23
EP4138082A1 (en) 2023-02-22

Similar Documents

Publication Publication Date Title
KR102351911B1 (ko) 반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
KR20190041645A (ko) 메모리 모듈, 메모리 모듈의 동작 방법 및 메모리 모듈의 테스트 시스템
US9235487B2 (en) Integrated circuit and memory device
US9236123B2 (en) Semiconductor device and write method
US10559375B2 (en) Semiconductor device and operating method thereof
KR102038036B1 (ko) 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템
US20140068321A1 (en) Memory device and integrated circuit
JP5529352B2 (ja) リング発振器を用いた記憶素子の読み出し
US9251917B2 (en) Memory device and defective address repair methods thereof
KR102127997B1 (ko) 반도체 장치 및 그의 구동방법
US9575880B2 (en) Semiconductor memory device and memory system
KR20230025969A (ko) 메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치
KR102122880B1 (ko) 반도체 장치
US9589669B1 (en) Semiconductor devices and semiconductor systems
KR102513328B1 (ko) 반도체 장치, 반도체 시스템 및 그의 동작 방법
KR20140029089A (ko) 반도체 장치 및 메모리 장치
CN107886989B (zh) 半导体器件及其操作方法
US9934875B2 (en) Integrated circuit and memory device performing boot-up operation
JP6239056B2 (ja) 抵抗性メモリおよびそのメモリセル
US9542984B2 (en) Semiconductor memory apparatus and operation method using the same
KR101762920B1 (ko) 오티피 메모리 장치
US20050219923A1 (en) EEPROM and method of testing same
US9514847B2 (en) Semiconductor device and operation method thereof