CN115705911A - 存储器存储设备及其操作方法、测试方法和电子设备 - Google Patents

存储器存储设备及其操作方法、测试方法和电子设备 Download PDF

Info

Publication number
CN115705911A
CN115705911A CN202210954358.2A CN202210954358A CN115705911A CN 115705911 A CN115705911 A CN 115705911A CN 202210954358 A CN202210954358 A CN 202210954358A CN 115705911 A CN115705911 A CN 115705911A
Authority
CN
China
Prior art keywords
storage device
memory storage
memory
resistor
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210954358.2A
Other languages
English (en)
Inventor
许成午
姜永山
金秀衡
金东姬
崔宗圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115705911A publication Critical patent/CN115705911A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供了执行实时监测的存储器存储设备。存储器存储设备包括：存储器控制器；和状态指示模块/电路，其中，存储器控制器被配置为执行第一初始化操作和第二初始化操作(第一初始化操作和第二初始化操作响应于存储器存储设备的接通而执行)，以生成关于在其中执行第一初始化操作的存储器存储设备的状态的第一状态参数，并且生成关于在其中执行第二初始化操作的存储器存储设备的状态的第二状态参数。状态指示电路包括：第一晶体管，其被配置为基于第一状态参数来操作；第一电阻器，其连接到第一晶体管；第二晶体管，其被配置为基于第二状态参数来操作；和第二电阻器，其连接到第二晶体管。

Description

存储器存储设备及其操作方法、测试方法和电子设备
相关申请的交叉引用
本申请要求于2021年8月17日在韩国知识产权局提交的第10-2021-0107788号韩国专利申请的优先权，该申请的公开内容通过引用整体并入本文。
技术领域
示例实施例涉及存储器存储设备、存储器存储设备的操作方法、测试方法和/或电子设备。
背景技术
半导体存储器设备包括易失性存储器设备和非易失性存储器设备。虽然易失性存储器设备的读写速度高，但是当电源关断时，易失性存储器设备可能丢失所存储的内容。相反，由于非易失性存储器设备即使在电源关断时也会保留所存储的内容，因此非易失性存储器设备被用来存储要保留的内容，而不管电源存在或不存在。
例如，易失性存储器设备包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等中的一个或多个。非易失性存储器设备即使在电源关断时也会保留所存储的内容。例如，非易失性存储器设备包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等中的一个或多个。闪速存储器可以被分为NOR型闪速存储器和NAND型闪速存储器。
在电源接通易失性存储器设备之后，可以执行初始化操作。当制造商通过将易失性存储器设备附接到产品上来使用易失性存储器设备时，有必要/期望检查易失性存储器设备的状况，并且执行易失性存储器设备的调试。此时，需要或期望用于已经执行了初始化操作的易失性存储器设备的实时监测方法。
发明内容
一些示例实施例提供了执行实时监测的存储器存储设备。
可替代地或附加地，一些示例实施例提供了操作执行实时监测的存储器存储设备的方法。
可替代地或附加地，一些示例实施例提供了用于执行实时监测的测试方法。
可替代地或附加地，一些示例实施例提供了执行实时监测的电子设备。
然而，示例实施例不限于本文阐述的一个集合，并且对于本发明所属领域的普通技术人员来说，通过参考下面给出的对本发明构思的详细描述，本发明构思的其他方面将变得更加明显。
根据一些示例实施例，提供了一种存储器存储设备，包括：存储器控制器；和状态指示模块或电路，其中，存储器控制器被配置为执行响应于存储器存储设备的接通的第一初始化操作和第二初始化操作，以生成关于在其中执行第一初始化操作的存储器存储设备的状态的第一状态参数，并且生成关于在其中执行第二初始化操作的存储器存储设备的状态的第二状态参数。状态指示电路包括：第一晶体管，其基于第一状态参数来操作；第一电阻器，其连接到第一晶体管；第二晶体管，其基于第二状态参数来操作；和第二电阻器，其连接到第二晶体管。
根据一些示例实施例，提供了一种包括状态指示模块或电路的存储器存储设备的操作方法，该操作方法包括：在存储器存储设备上执行第一初始化操作；基于在其中执行第一初始化操作的存储器存储设备的第一状态，在第一时间时触发(toggle)第一状态参数；在存储器存储设备上执行第二初始化操作；基于在其中执行第二初始化操作的存储器存储设备的第二状态，在第一时间之后的第二时间时触发第二状态参数；将第一状态参数和第二状态参数提供给状态指示模块；基于第一状态参数的触发，将第一电阻器改变或切换为第二电阻器，并且基于第二状态参数的触发，将第二电阻器改变或切换为第三电阻器，改变/切换由状态指示电路执行，其中，第一电阻器至第三电阻器彼此不同。
根据一些示例实施例，提供了一种测试方法，包括：将存储器存储设备连接到主板；将测试装置连接到与存储器存储设备连接的测试引脚；执行多个初始化操作，并且基于多个初始化操作的执行结果来改变/切换连接到测试引脚的电阻值，改变/切换由存储器存储设备执行；以及，测量电阻值，并且基于电阻值来输出存储器存储设备的状态信息，测量和输出由测试装置执行。
根据一些示例实施例，提供了一种电子设备，包括：应用处理器；和存储器存储设备，其连接到应用处理器，其中，存储器存储设备包括存储器控制器和状态指示电路，存储器控制器被配置为执行第一操作和第二操作，以生成关于在其中执行第一操作的存储器存储设备的状态的第一状态参数，并且生成关于在其中执行第二操作的存储器存储设备的状态的第二状态参数。状态指示电路包括：第一晶体管，其被配置为基于第一状态参数来操作；第一电阻器，其连接到第一晶体管；第二晶体管，其被配置为基于第二状态参数来操作；和第二电阻器，其连接到第二晶体管。
根据一些示例实施例，提供了一种存储器存储设备，包括：存储器控制器；和状态指示电路，其中，存储器控制器被配置为执行响应于存储器存储设备的接通的第一初始化操作和第二初始化操作，以生成关于在其中执行第一初始化操作的存储器存储设备的状态的第一状态参数，并且生成关于在其中执行第二初始化操作的存储器存储设备的状态的第二状态参数。状态指示电路包括：第一晶体管，其被配置为基于第一状态参数来操作；第二晶体管，其被配置为基于第二状态参数来操作；第一电阻器；第二电阻器；和复用器，其被配置为基于复用器选择数据，将第一晶体管和第二晶体管之一连接到第一电阻器和第二电阻器之一。
附图说明
通过结合附图，这些和/或其他方面将从以下对各种示例实施例的描述变得明显和更容易理解，在附图中：
图1是根据一些示例实施例的存储器存储设备的框图。
图2是图1的存储器设备的框图。
图3是根据一些示例实施例的存储器控制器的框图。
图4是用于解释图3的状态指示模块的图。
图5是用于解释使用测试装置在存储器存储设备上执行测试的示例的图。
图6是用于解释根据一些示例实施例的存储器存储设备的测试方法的流程图。
图7是根据一些示例实施例的存储器存储设备的操作的时序图。
图8是用于解释根据一些示例实施例的存储器存储设备的测试方法的流程图。
图9是用于解释根据一些示例实施例的执行调试的测试装置的图。
图10是根据一些实施例的状态指示模块的图。
图11是图10的状态指示模块的操作的时序图。
图12是根据一些示例实施例的状态指示模块的图。
图13是根据一些示例实施例的状态指示模块的图。
图14是从图13的状态指示模块接收信号的测试装置的图。
图15是用于解释根据图13和14的存储器存储设备的测试方法的流程图。
图16和17是用于解释根据一些示例实施例的在与主机通信的存储器存储设备上执行测试的测试装置的图。
图18是根据一些示例实施例的存储器存储设备的框图。
图19是根据一些示例实施例的存储器存储设备的框图。
图20是根据一些示例实施例的存储器存储设备的图。
图21是根据一些示例实施例的包括存储器存储设备的车辆的图。
具体实施方式
在下文中，将参考附图来描述根据本发明构思的技术观点的实施例。
图1是根据一些示例实施例的存储器存储设备的框图。
参考图1，存储器存储设备1可以包括存储器设备100和存储器控制器200。
存储器控制器200通常可以控制存储器设备100的操作。例如，存储器控制器200可以控制外部主机和存储器设备100之间的数据交换。例如，存储器控制器200可以响应于来自主机的请求而控制存储器设备100，并且可以相应地写入数据和/或读取数据。在一些示例实施例中，存储器控制器200可以是或可以包括处理器，诸如中央处理单元(CPU)；然而，示例实施例不限于此。
存储器控制器200和存储器设备100可以通过存储器接口MEM I/F彼此通信。此外，存储器控制器200和外部主机可以通过主机接口HOST I/F彼此通信。例如，存储器控制器200可以调解存储器设备100和主机之间的信号。存储器控制器200可以通过应用用于控制存储器设备100的命令CMD，控制存储器设备100的操作。在此，存储器设备100可以包括动态存储器单元。例如，存储器设备100可以包括动态随机存取存储器(DRAM)、双数据速率4(DDR4)同步DRAM(SDRAM)、低功耗DDR4(LPDDR4)SDRAM、LPDDR5 SDRAM等中的一个或多个。然而，根据本发明构思的示例不限于此，并且存储器设备100可以可替代地或附加地包括非易失性存储器设备。
存储器控制器200可以将时钟信号CLK、命令CMD、地址ADDR等传输到存储器设备100。存储器控制器200可以将数据DQ提供给存储器设备100，并且可以从存储器设备100接收数据DQ。存储器设备100可以包括存储数据DQ的存储器单元阵列180、控制逻辑电路110、数据I/O缓存器195等。
在一些示例实施例中，存储器控制器200可以包括处理器210、初始化电路/模块220、只读存储器230和状态指示电路/模块240。
处理器210通常可以控制存储器控制器200的操作。例如，处理器210可以处理和输出从主机或存储器设备100接收的数据。此外，处理器210可以从只读存储器230读取数据，并且在存储器存储设备1通电时执行程序。
初始化模块220可以在存储器存储设备1上执行初始化操作。例如，当存储器存储设备1通电时，初始化模块220可以在操作存储器存储设备1之前，执行特定(诸如必要和/或期望)的操作。可替代地或附加地，初始化模块220的至少一些功能可以由处理器210替换或执行。初始化模块220可以从只读存储器230读取数据，并且可以执行程序。例如，初始化模块220可以响应于存储器存储设备1的通电，执行初始化操作。只读存储器230对应于或可以包括非易失性存储器，并且可以将所存储的数据提供给存储器控制器200的配置。在此，存储在只读存储器230中的数据可以对应于在制造存储器控制器200时生成和存储的数据。初始化模块220可以使用从只读存储器230输出的数据来执行初始化操作。例如，初始化操作可以包括存储器存储设备复位操作、阻抗校准操作、模式寄存器设定值写入操作、训练操作、DCM/DCA校准操作、写入均衡操作、读取校准操作、写入校准操作等中的一个或多个。然而，本发明构思的示例实施例不限于此，并且初始化操作可以包括更多不同的类型。
状态指示模块240可以显示和/或存储和/或指示存储器存储设备1的整体状态。例如，状态指示模块240可以输出对应于由初始化模块220在其中执行初始化操作的存储器存储设备1的状态的信号。外部设备可以监测从状态指示模块240输出的信号。状态指示模块240可以从初始化模块220接收信号，并且可以基于所接收的信号，将状态信号输出到存储器存储设备1。例如，初始化模块220可以实时指示存储器存储设备1的状态。具体地，初始化模块220可以指示执行初始化操作的结果的存储器存储设备1的状态。后面，将给出对此更详细的描述。
图2是图1的存储器设备的框图。
参考图2，存储器设备100包括控制逻辑电路110、地址寄存器120、组(bank)控制逻辑电路130、行地址复用器140、刷新计数器145、列地址锁存器150、行译码器160、列译码器170、存储器单元阵列180、读出放大器185、I/O选通电路190、ECC引擎191、数据I/O缓存器195等。
存储器单元阵列180可以包括多个组阵列。行译码器160可以连接到多个组阵列。列译码器170可以连接到多个组阵列。读出放大器185可以连接到多个组阵列中的每一个。存储器单元阵列180可以包括多个字线、多个位线、以及布置在字线和位线之间的交点处的多个存储器单元。
地址寄存器120可以被提供有来自存储器控制器200的地址ADDR。地址ADDR可以包括组地址BANK_ADDR、行地址ROW_ADDR、列地址COL_ADDR等。地址寄存器120可以将组地址BANK_ADDR提供给组控制逻辑电路130。地址寄存器120可以将行地址ROW_ADDR提供给行地址复用器140。地址寄存器120可以将列地址COL_ADDR提供给列地址锁存器150。
组控制逻辑电路130可以响应于组地址BANK_ADDR，生成组控制信号。行译码器160可以响应于组控制信号而被激活。此外，列译码器170可以响应于与组地址BANK_ADDR对应的组控制信号而被激活。
行地址复用器140可以从地址寄存器120接收行地址ROW_ADDR，并且可以从刷新计数器145接收刷新行地址REF_ADDR。行地址复用器140可以选择行地址ROW_ADDR或刷新行地址REF_ADDR，并且可以将所选择的地址输出到行地址RA。行地址RA可以被传输到行译码器160。
刷新计数器145可以根据控制逻辑电路110的控制，依次输出刷新行地址REF_ADDR。
由组控制逻辑电路130激活的行译码器160可以对从行地址复用器140输出的行地址RA进行译码，并且可以激活与行地址RA对应的字线。例如，行译码器160可以将字线驱动电压施加到与行地址RA对应的字线。
列地址锁存器150可以从地址寄存器120接收列地址COL_ADDR，并且临时存储所接收的列地址COL_ADDR。列地址锁存器150可以逐渐增加在突发(burst)模式下接收的列地址COL_ADDR。列地址锁存器150可以将临时存储的列地址COL_ADDR和/或逐渐增加的列地址COL_ADDR提供给列译码器170。
在列译码器170当中，由组控制逻辑电路130激活的列译码器170可以通过对应的I/O选通电路190激活与组地址BANK_ADDR和列地址COL_ADDR对应的读出放大器185。
I/O选通电路190可以包括用于选通I/O数据的电路、输入数据掩蔽(mask)逻辑、用于存储从存储器单元阵列180输出的数据的读取数据锁存器、以及用于将数据写入到存储器单元阵列180的写入驱动器。
从存储器单元阵列180的组阵列中读取的码字CW可以由与组阵列对应的读出放大器185读出。此外，码字CW可以被存储在读取数据锁存器中。存储在读取数据锁存器中的码字CW可以由ECC引擎191执行ECC译码，并且经过ECC译码的数据DQ可以通过数据I/O缓存器195被提供给存储器控制器200。
数据I/O缓存器195可以在写入操作中，基于时钟信号CLK来将数据DQ提供给ECC引擎191。数据I/O缓存器195可以在读取操作中，基于时钟信号CLK来将从ECC引擎191提供的数据DQ提供给存储器控制器200。
在下文中，将参考图3至9来描述根据本发明构思的状态指示模块240。
图3是根据一些示例实施例的存储器控制器的框图。图4是用于解释图3的状态指示模块的图。
参考图3，存储器控制器200可以包括主机接口(HOST I/F)、处理器210、初始化模块220、只读存储器230和状态指示模块240。初始化模块220可以与处理器210和只读存储器230通信。初始化模块220可以从只读存储器230接收数据，并且可以使用所接收的数据在存储器存储设备1上执行初始化操作。例如，初始化模块220可以响应于存储器存储设备1的通电或接通操作而执行初始化操作。初始化模块220可以使用数据依次执行多个初始化操作。然而，示例实施例不限于此，并且初始化模块220可以以任何顺序执行多个初始化操作。此外，尽管图3示出各种组件之间的一些单向连接，但是这仅为说明目的，并且示例实施例不限于此。例如，图3中的任何单个组件可以与图3中的任何其他组件进行单向或双向通信。
状态指示模块240可以从初始化模块220接收信号。状态指示模块240可以使用包括初始化模块220执行初始化操作的结果的信号来指示存储器存储设备1的状态。例如，状态指示模块240可以输出在其中执行初始化操作的存储器存储设备1的状态。由状态指示模块240输出的存储器存储设备1的存储器状态信息MSI可以通过主机接口HOST I/F进行输出。存储器状态信息MSI可以随着从初始化模块220传输的信号改变而实时改变。
参考图4，状态指示模块240可以包括多个晶体管TR1至TR8和多个电阻器R1至R8。在此，多个电阻器R1至R8可以并联连接。此外，虽然示出了八个晶体管和八个电阻器，但是示例实施例不限于此，并且晶体管和/或电阻器的数量可以大于或小于八。此外，虽然图4将晶体管示为每个都是NMOS晶体管，但是示例实施例不限于此，并且一个或多个晶体管可以是PMOS晶体管。
第一晶体管TR1的第一源/漏极可以连接到端电压Vterm，并且第二源/漏极可以连接到第一电阻器R1的一端。第一电阻器R1的另一端可以连接到节点ND。第一晶体管TR1的栅极可以接收第一状态参数STP1。第一晶体管TR1可以基于第一状态参数STP1来操作。例如，第一晶体管TR1可以基于第一状态参数STP1的触发来接通。
第一状态参数STP1可以对应于从初始化模块220传输的信号。初始化模块220可以响应于存储器存储设备1的通电，执行第一初始化操作。当执行了第一初始化操作的存储器存储设备1的状态为正常时，初始化模块220可以触发第一状态参数STP1。例如，初始化模块220可以将第一状态参数STP1的逻辑值从“0”转换为“1”。如果执行了第一初始化操作的存储器存储设备1的状态为不正常，则初始化模块220可以不触发第一状态参数STP1。例如，从初始化模块220输出的第一状态参数STP1的值可以根据执行了第一初始化操作的存储器存储设备1的状态来改变。如果第一状态参数STP1没有被触发，则第一晶体管TR1可以截止，并且从节点ND监测的、与第一晶体管TR1串联的第一电阻器R1的电阻值可以是大的，例如，无限大。如果第一状态参数STP1被触发，则第一晶体管TR1可以导通，并且从节点ND监测的第一电阻器R1的电阻值可以对应于第一电阻器值。例如，如果执行了第一初始化操作的存储器存储设备1的状态为正常，则从节点ND监测的、与第一晶体管TR1串联的第一电阻器R1的电阻值可以是第一电阻器值。在此，从节点ND输出的存储器状态信息MSI可以包括第一电阻器R1的电阻值。
在一些示例实施例中，由初始化模块220执行的存储器存储设备1的初始化操作可以从第一初始化操作到另一初始化操作(例如，第八初始化操作)被依次执行。然而，示例实施例不限于此，并且第一初始化操作至第八初始化操作可以被按任何顺序执行。如下所述，为清楚起见，假设第一初始化操作至第八初始化操作被按依次执行。
第二晶体管至第八晶体管TR2至TR8可以被与第一晶体管TR1并联布置。此外，第二电阻器至第八电阻器R2至R8可以被与第一电阻器R1并联布置。第一电阻器至第八电阻器R1至R8可以共同连接到节点ND。
第二晶体管至第八晶体管TR2至TR8中的每一个的栅极可以接收各自的第二状态参数至第八状态参数STP2至STP8。第二晶体管至第八晶体管TR2至TR8可以基于第二状态参数至第八状态参数STP2至STP8来操作。在此，第二状态参数至第八状态参数STP2至STP8可以被依次触发。然而，当第二状态参数至第八状态参数STP2至STP8之一没有被触发时，剩余的状态参数也可以不被触发。
第二状态参数至第八状态参数STP2至STP8可以指示在其中执行第二初始化操作至第八初始化操作的存储器存储设备1的状态。例如，当在其中执行第二初始化操作的存储器存储设备1的状态为正常时，第二状态参数STP2可以被触发，并且当在其中执行第二初始化操作的存储器存储设备1的状态为不正常时，第二状态参数STP2可以不被触发。
第二晶体管至第八晶体管TR2至TR8中的每一个的第一源/漏极可以连接到端电压Vterm。第二晶体管至第八晶体管TR2至TR8中的每一个的第二源/漏极可以连接到第二电阻器至第八电阻器R2至R8中的每一个的一端。第二电阻器至第八电阻器R2至R8的另一端可以连接到节点ND。
由于第二晶体管至第八晶体管TR2至TR8中的一部分导通，因此在端电压Vterm和节点ND之间监测的电阻值可以包括第二电阻器至第八电阻器R2至R8的电阻值。例如，当第一晶体管和第二晶体管TR1和TR2导通时，在端电压Vterm和节点ND之间监测的电阻值可以包括第一电阻器和第二电阻器R1和R2的电阻值。在这种情况下，第一电阻器R1和第二电阻器R2可以并联连接。例如，从节点ND输出的存储器状态信息MSI可以对应于并联连接的第一电阻器R1和第二电阻器R2的电阻值。存储器状态信息MSI可以是模拟信号或数字信号，并且可以对应于端电压Vterm和节点ND之间的电阻。端电压Vterm和节点ND之间的等效电阻可以根据状态参数STP1至STP8的状态来减少。
总而言之，状态指示模块240可以基于从初始化模块220接收的多个状态参数STP1至STP8，改变包括从节点ND输出的电阻值的存储器状态信息MSI。例如，状态指示模块240可以将经过多个初始化操作的存储器存储设备1的状态表达为多个电阻器R1至R8的电阻值。
图5是用于解释使用测试装置在存储器存储设备上执行测试的示例的图。
参考图5，母板(motherboard)/主板MB可以包括连接引脚CP和测试引脚TP。存储器存储设备1还可以包括对应的连接引脚CP和测试引脚TP。主板MB的连接引脚CP和测试引脚TP可以连接到存储器存储设备1的对应的连接引脚CP和测试引脚TP。在此，存储器存储设备1和主板MB可以通过焊接来连接；然而，示例实施例不限于此。
测试装置TA可以通过主板MB的测试引脚TP连接到存储器存储设备1。测试装置TA的探头PB可以连接到主板MB。测试装置TA可以通过探头PB实时监测存储器存储设备1的状态。例如，传输到测试装置TA的包括存储器存储设备1的状态的信号可以随着存储器存储设备1的状态改变而改变。在此，应用处理器可以不连接到主板MB。例如，存储器存储设备1可以不与应用处理器通信，同时由测试装置TA执行实时监测。然而，示例实施例不限于此。
图6是用于解释根据一些示例实施例的存储器存储设备的测试方法的流程图。图7是根据一些示例实施例的存储器存储设备的操作的时序图。图8是用于解释根据一些示例实施例的存储器存储设备的测试方法的流程图。
参考图3至6，主板MB和存储器存储设备1可以连接(S500)。如参考图5描述的，主板MB和存储器存储设备1可以通过连接引脚CP和测试引脚TP连接。
存储器存储设备1可以通电，并且可以执行初始化操作(S501)。存储器存储设备1可以使用从主板MB接收的电源电压来接通。此外，响应于存储器存储设备1的通电，存储器存储设备1可以执行多个初始化操作。此时，初始化模块220可以将经过多个初始化操作的存储器存储设备1的状态输出为多个状态参数STP1至STP8。例如，多个状态参数STP1至STP8中的至少一个可以根据存储器存储设备1的状态来触发。
多个晶体管TR1至TR8中的零个或多个可以响应于多个状态参数STP1至STP8而导通(S502)。例如，当第一状态参数STP1被触发时，第一晶体管TR1可以导通。由于第一晶体管TR1导通，因此第一电阻器R1可以连接到端电压Vterm。然而，当第二状态参数STP2没有被触发时，第二晶体管TR2可以不导通。因此，第二电阻器R2可以不连接到端电压Vterm。
测试装置TA可以测量节点ND的电阻，例如，节点ND相对于另一节点(诸如接地节点)的电阻(S503)。随着多个晶体管TR1至TR8导通或截止，从节点ND监测的电阻值也可能改变。例如，当第一状态参数和第二状态参数STP1和STP2被触发时从节点ND监测的电阻值可以是与第二电阻器R2并联连接的第一电阻器R1的电阻值。例如，从节点ND监测的电阻值可以对应于并联连接的第一电阻器R1和第二电阻器R2的电阻值。因此，测试装置TA可以检查第一初始化操作和第二初始化操作是否被正常执行，并且可以检查第三初始化操作至第八初始化操作是否被正常执行。然而，本发明构思的示例实施例不限于此。
随后，状态指示模块240可以输出存储器状态信息MSI(S504)。在此，存储器状态信息MSI可以包括或对应于从节点ND监测的电阻值。可替代地或附加地，存储器状态信息MSI可以包括关于改变的电阻值的信息。测试装置TA可以使用存储器状态信息MSI执行调试(S505)。例如，测试装置TA可以通过存储器状态信息MSI掌握有问题的初始化操作，并且可以采取措施来正常执行初始化操作。例如，测试装置TA可以改变要输入到存储器存储设备1的信号和/或改变连接到存储器存储设备1的无源元件。即使在不通过应用处理器执行通信时，也可以通过经由测试装置TA监测存储器存储设备1的状态来执行有效调试。
参考图7和8，第一状态参数至第八状态参数STP1至STP8和存储器状态信息MSI可以出现。在此，可以从初始化模块220输出第一状态参数至第八状态参数STP1至STP8，并且可以从状态指示模块240输出存储器状态信息MSI。
在第一时间t1之前，初始化模块220可以在存储器存储设备1上执行第一初始化操作。当执行了第一初始化操作的存储器存储设备1的状态为正常时，第一状态参数STP1可以被触发。例如，第一状态参数STP1的逻辑值可以在第一时间t1时从“0”被转换为“1”。因此，第一晶体管TR1可以导通，并且在第一时间t1和第二时间t2之间的时间间隔内，存储器状态信息MSI可以对应于第一电阻器R1的电阻值。然而，在第一时间t1和第二时间t2之间的时间间隔内，第二晶体管至第八晶体管TR2至TR8可以截止。
更具体地，初始化模块220可以确定经过第n初始化操作的存储器存储设备1是否正常(S510)。当经过第n初始化操作的存储器存储设备1为正常(S510-Y)时，初始化模块220可以触发第n状态参数STPn(S511)。当经过第n初始化操作的存储器存储设备1为不正常(S510-N)时，初始化模块220可以不触发第n状态参数STPn(S515)。例如，初始化模块220可以在第一时间t1时触发第一状态参数STP1，但是可以在第四时间t4时不触发第四状态参数STP4。然而，本发明构思的示例实施例不限于此。
随后，测试装置TA可以测量节点ND(例如，相对于另一节点(诸如接地节点和/或端电压Vterm))的电阻(S512)。例如，当第一电阻器R1在第一时间t1时通过第一晶体管TR1连接到端电压Vterm时，测试装置TA可以测量连接到节点ND的第一电阻器R1的电阻值。当第二电阻器R2在第二时间t2时通过第二晶体管TR2连接到端电压Vterm时，测试装置TA可以测量与并联连接到节点ND的第一电阻器R1和第二电阻器R2对应的电阻值。在此，要测量的电阻值可以是并联连接的第一电阻器R1和第二电阻器R2的电阻值。此外，当第三电阻器R3在第三时间t3时通过第三晶体管TR3连接到端电压Vterm时，测试装置TA可以测量与并联连接到节点ND的第一电阻器R1、第二电阻器R2和第三电阻器R3对应的电阻值。在此，要测量的电阻值可以是各自并联连接的第一电阻器R1、第二电阻器R2和第三电阻器R3的电阻值。例如，存储器状态信息MSI可以与并联布置的第一电阻器至第三电阻器R1至R3的电阻值成反比。也就是说，包括在存储器状态信息MSI中的电阻值可以随着时间增加而减少。
状态指示模块240可以确定所测量的电阻值是否改变(S513)。当所测量的电阻值改变(S513-Y)时，状态指示模块240可以对第(n+1)初始化操作执行监测(S514)。例如，当包括在存储器状态信息MSI中的电阻值在第二时间t2时改变时，状态指示模块240可以监测第三初始化操作。例如，初始化模块220可以在第二初始化操作之后执行第三初始化操作，并且状态指示模块240可以监测在其中执行第三初始化操作的存储器存储设备1的状态。
当所测量的电阻值没有改变(S513-N)时，状态指示模块240可以输出存储器状态信息MSI(S516)。例如，当包括在存储器状态信息MSI中的电阻值在第四时间t4时没有改变时，状态指示模块240可以执行第五初始化操作，但是状态指示模块240可以不监测在其中执行第五初始化操作的存储器存储设备1的状态。可替代地，状态指示模块240可以输出包括由于第四初始化操作而导致的存储器存储设备1的状态为不正常的信息的存储器状态信息MSI。例如，测试装置TA可以基于存储器状态信息MSI，掌握或确定或接收在其中执行特定初始化操作的存储器存储设备1的状态。测试装置TA可以使用存储器状态信息MSI执行调试。
然而，示例实施例不限于此，并且第五状态参数至第八状态参数STP5至STP8中的至少一个可以在第四时间t4之后被触发。因此，存储器状态信息MSI的电阻值也可以被改变。总而言之，状态指示模块240可以输出由输出作为执行多个初始化操作的结果的多个状态参数操作的多个电阻，并且输出通过多个晶体管改变的电阻值，并且测试装置TA可以监测改变的电阻值并执行调试。
图9是用于解释根据一些示例实施例的执行调试的测试装置的图。
参考图9，测试装置TA可以基于存储器状态信息MSI，在主机300和无源元件310上执行调试。例如，如果存储器状态信息MSI指示在第三初始化操作之后由于初始化操作而导致的存储器存储设备1的状态为异常，则测试装置TA可以基于该信息，在主机300和无源元件310上执行调试。例如，可以改变要输入到主机300的设定值和无源元件310的配置，以修改除了第一初始化操作至第三初始化操作之外的初始化操作。在此，主机300可以对应于应用处理器AP，并且无源元件310可以包括电阻器、电容器、电感器等。通过实时监测存储器存储设备1的由于初始化操作而导致的状态，可以有效地执行存储器存储设备1的调试。
在下文中，将参考图10和11来描述根据一些其他实施例的状态指示模块240a。
图10是根据一些示例实施例的状态指示模块的图。图11是图10的状态指示模块的操作的时序图。为了便于解释，与上面使用图1至9解释的内容重复的部分将被简单地描述或省略。
参考图10和11，状态指示模块240a可以包括多个电阻器R1至R8和多个晶体管TR1至TR8。在此，多个电阻器R1至R8和多个晶体管TR1至TR8中的至少一些可以串联连接。虽然参考图1至9描述的状态指示模块240的多个电阻器R1至R8是并联连接的，但是状态指示模块240a可以包括串联连接的多个电阻器R1至R8。此外，尽管图10将多个晶体管TR1至TR8示为NMOS晶体管，但是示例实施例不限于此，并且多个晶体管TR1至TR8中的一个或多个可以是PMOS晶体管。附加地或可替代地，虽然图10示出有八个晶体管，但是示例实施例不限于此，并且可以有多于八个晶体管或少于八个晶体管。
第一晶体管TR1的源/漏极可以连接到第一电阻器R1和第二电阻器R2。第一电压V1可以被施加到第一晶体管TR1的源/漏极。第一状态参数STP1可以被输入到第一晶体管TR1的栅极。当第一状态参数STP1被触发时，第一晶体管TR1可以导通。
第二晶体管TR2的源/漏极可以连接到第二电阻器R2和第三电阻器R3，并且第二电压V2可以被施加到第二晶体管TR2的源/漏极。第二状态参数STP2可以被输入到第二晶体管TR2的栅极。第三晶体管TR3的源/漏极可以连接到第三电阻器R3和第四电阻器R4，并且第三电压V3可以被施加到第三晶体管TR3的源/漏极。第三状态参数STP3可以被输入到第三晶体管TR3的栅极。随后，第四电阻器至第八电阻器R4至R8和第四晶体管至第八晶体管TR4至TR8可以串联连接。
在第一时间t1时，第一状态参数STP1可以被触发。因此，第一电压V1可以被施加到第一电阻器R1。在这种情况下，通过状态指示模块240a输出的存储器状态信息MSI可以对应于第一电阻器R1的电阻值。在第二时间t2时，第二状态参数STP2可以被触发。因此，第二电压V2可以被施加到第一电阻器R1和第二电阻器R2。在这种情况下，通过状态指示模块240a输出的存储器状态信息MSI可以对应于第一电阻器R1和第二电阻器R2的电阻值。例如，在第二时间t2和第三时间t3之间的时间间隔期间的存储器状态信息MSI可以是第一电阻器R1的电阻值和第二电阻器R2的电阻值的总和。
第三状态参数STP3可以在第三时间t3时被触发。因此，第三电压V3可以被施加到第一电阻器R1、第二电阻器R2和第三电阻器R3。从状态指示模块240a输出的存储器状态信息MSI可以对应于第一电阻器R1的电阻值、第二电阻器R2的电阻值和第三电阻器R3的电阻值的总和。在第四时间t4之后，第四状态参数至第八状态参数STP4至STP8可以不被触发，并且存储器状态信息MSI可以在第三时间t3和第四时间t4之间的时间间隔期间保持为存储器状态信息MSI。
例如，当从参考图1至9描述的状态指示模块240输出的存储器状态信息MSI的电阻值随着状态参数的触发而减少时，从状态指示模块240a输出的存储器状态信息MSI的电阻值可以随着状态参数的触发而增加。测试装置TA可以通过参考存储器状态信息MSI来执行调试。
在下文中，将参考图12来描述根据一些示例实施例的状态指示模块240b。
图12是根据一些实施例的状态指示模块的图。为了便于解释，与上面使用图1至9解释的内容重复的部分将被简单地描述或省略。
参考图12，状态指示模块240b可以包括第一电阻器至第八电阻器R1至R8。在此，第一电阻器至第八电阻器R1至R8可以具有彼此不同的电阻值，例如，可以具有彼此不同数量级的电阻。例如，第一电阻器R1的电阻值可以是10兆欧(107Ω)，第二电阻器R2的电阻值可以是1兆欧(106Ω)，第三电阻器R3的电阻值可以是100千欧(105Ω)，第四电阻器R4的电阻值可以是10千欧(104Ω)，第五电阻器R5的电阻值可以是1千欧(103Ω)，第六电阻器R6的电阻值可以是100欧(102Ω)。第七电阻器R7的电阻值可以是十欧(10Ω)，并且第八电阻器R8的电阻值可以是1欧(1Ω)。
第一状态参数至第八状态参数STP1至STP8可以被依次触发，但是也可以被按任何顺序触发。例如，第三状态参数STP3可以在第一状态参数STP1被触发之后被触发。当第一状态参数STP1被触发时的存储器状态信息MSI可以对应于107Ω，其为第一电阻器R1的电阻值。之后，当第三状态参数STP3被触发时的存储器状态信息MSI可以对应于105Ω，其为并联连接的第一电阻器R1和第三电阻器R3的电阻值。例如，通过连接具有彼此不同的电阻值的电阻器，可以通过要输出的存储器状态信息MSI来确定哪个初始化操作有异常。然而，示例实施例不限于此。
在下文中，将参考图13至15来描述根据一些其他实施例的状态指示模块240c。
图13是根据一些实施例的状态指示模块的图。图14是从图13的状态指示模块接收信号的测试装置的图。图15是用于解释根据图13和14的存储器存储设备的测试方法的流程图。为了便于解释，与上面使用图1至9解释的内容重复的部分将被简单地描述或省略。
参考图13和图14，状态指示模块240c可以包括复用器250。在此，复用器250可以被放置在多个电阻器R1至R8和多个晶体管TR1至TR8之间。例如，复用器250可以连接多个电阻器R1至R8和多个晶体管TR1至TR8。复用器250可以选择性地将多个电阻器R1至R8与多个晶体管TR1至TR8连接。例如，与参考图1至9描述的状态指示模块240c中的多个电阻器R1至R8与多个晶体管TR1至TR8匹配的示例不同，状态指示模块240c的多个电阻器R1至R8和多个晶体管TR1至TR8可以通过复用器250选择性地连接。复用器250可以使用复用器选择数据MSD来连接多个电阻器R1至R8和多个晶体管TR1至TR8。此外，复用器250可以输出复用器选择数据MSD，并且将其提供给测试装置TA。测试装置TA接收复用器选择数据MSD和存储器状态信息MSI，并且可以使用它们监测存储器存储设备1的状态。
参考图13至15，复用器250可以基于复用器选择数据MSD来连接电阻器和晶体管，并且输出复用器选择数据MSD(S520)。例如，复用器250可以将多个晶体管TR1至TR8之一连接到多个电阻器R1至R8之一。此外，用于连接电阻器和晶体管的数据的复用器选择数据MSD可以被提供给测试装置TA。
存储器存储设备1可以通电，并且执行初始化操作(S521)。多个晶体管TR1至TR8可以响应于多个状态参数STP1至STP8而导通(S522)。随后，测试装置TA可以测量节点ND的电阻(S523)。状态指示模块240可以输出存储器状态信息MSI(S524)。
测试装置TA可以使用存储器状态信息MSI和复用器选择数据MSD来执行调试(S525)。例如，可以使用复用器选择数据MSD监测多个电阻器R1至R8和多个晶体管TR1至TR8之间的连接状态，并且可以使用存储器状态信息MSI监测电阻值的改变。例如，即使初始化模块220的初始化操作的顺序被改变或省略，测试装置TA也可以使用复用器选择数据MSD监测存储器存储设备1。然而，示例实施例不限于此。
在下文中，将参考图16和17来描述根据一些其他实施例的监测存储器存储设备1的方法。
图16和17是用于解释根据一些示例实施例的在与主机通信的存储器存储设备上执行测试的测试装置的图。为了便于解释，与上面使用图1至9解释的内容重复的部分将被简单地描述或省略。
参考图16，存储器存储设备1和主机300可以被安装在主板MB上。在此，主机300可以通过主板MB连接到存储器存储设备1。主机300和存储器存储设备1可以通过主板MB彼此通信。此外，监测装置MA可以通过探头PB连接到主板MB。在此，探头PB可以通过测试引脚TP连接到存储器存储设备1。监测装置MA可以从存储器存储设备1接收存储器状态信息MSI’。监测装置MA可以基于存储器状态信息MSI’，监测存储器存储设备1的状态。当监测装置MA执行监测时，主机300和存储器存储设备1可以彼此通信。
参考图17，主机300可以将时钟信号CLK、命令CMD和地址ADDR传输到存储器存储设备1。此外，主机300可以向存储器存储设备1发送数据DQ，并且从存储器存储设备1接收数据DQ。此外，存储器存储设备1可以基于从主机300接收的信号来操作。例如，存储器存储设备1可以执行多个操作。存储器控制器200可以执行多个操作，并且处理器210将执行了多个操作的存储器存储设备1的状态的状态参数STPX提供给状态指示模块240。状态指示模块240可以基于状态参数STPX，改变由监测装置MA测量的电阻值。
例如，当在其中执行第一操作的存储器存储设备1的状态为正常时，从状态指示模块240输出的存储器状态信息MSI’的电阻值可以改变。然而，当在其中执行在第一操作之后的第二操作的存储器存储设备1的状态为不正常时，从状态指示模块240输出的存储器状态信息MSI’的电阻值可以不改变。例如，即使当主机300和存储器存储设备1之间的通信被执行并且存储器存储设备1基于来自主机300的信号来操作时，监测装置MA可以使用存储器状态信息MSI’监测存储器存储设备1。然而，示例实施例不限于此。
在下文中，将参考图18和19来描述根据一些其他实施例的存储器存储设备1a和存储器存储设备1b。
图18是根据一些示例实施例的存储器存储设备的框图。图19是根据一些示例实施例的存储器存储设备的框图。为了便于解释，与上面使用图1至9解释的内容重复的部分将被简单地描述或省略。
参考图18，存储器存储设备1a的存储器设备100可以包括状态指示模块240。与参考图1至9描述的存储器存储设备1的存储器控制器200包括状态指示模块240的示例不同，在本实施例中，状态指示模块240可以被放置在存储器设备100的内部。状态指示模块240可以输出关于存储器存储设备1a的状态的信息。
参考图19，存储器存储设备1b可以包括存储器设备100、存储器控制器200和状态指示模块240。在此，状态指示模块240可以被与存储器设备100和存储器控制器200分开地放置。例如，状态指示模块240可以被放置在存储器设备100和存储器控制器200的外面/外部。状态指示模块240可以通过从存储器控制器200接收和处理状态参数，输出关于存储器存储设备1b的状态的信息。
在下文中，将参考图20来描述根据一些示例实施例的存储器存储设备400。
图20是根据一些示例实施例的存储器存储设备的图。为了便于解释，与上面使用图1至9解释的内容重复的部分将被简单地描述或省略。
参考图20，存储器存储设备400可以被安装在存储器槽SLT中。在此，存储器槽SLT可以被放置在主板MB上。存储器存储设备400可以通过存储器槽SLT连接到主板MB，并且可以连接到监测装置MA。存储器槽SLT可以称为存储器插座。
存储器存储设备400可以是双列直插式存储器模块(dual in-line memorymodule，DIMM)。存储器存储设备400可以包括多个存储器设备400a。在此，多个存储器设备400a可以被布置成行，并且彼此连接。在此，存储器设备400a可以对应于参考图1至9描述的存储器设备100。
存储器存储设备400可以包括基底401、寄存器时钟驱动器402、多个存储器设备400a和连接引脚403。寄存器时钟驱动器402、多个存储器设备400a和连接引脚403可以被安装在基底401上。此外，寄存器时钟驱动器402、多个存储器设备400a和连接引脚403可以通过包括在基底401中的连接设备来电连接。基底401可以包括由绝缘体(诸如塑料)制成的板、以及连接到寄存器时钟驱动器402、多个存储器设备400a和连接引脚403的连接设备。
连接引脚403可以被沿基底401的下部放置，并且可以被放置成使连接引脚403的上侧暴露。连接引脚403可以包括数据引脚403a、命令地址引脚403b和测试引脚403c。测试引脚403c可以通过探头PB连接到监测装置MA。
寄存器时钟驱动器402(RCD)可以被安装在基底401上。寄存器时钟驱动器402可以通过基底401上的线路连接到存储器设备400a和连接引脚403。
寄存器时钟驱动器402可以通过命令地址引脚403b接收时钟信号CLK、命令CMD、地址ADDR等。寄存器时钟驱动器402可以将时钟信号CLK、命令CMD、地址ADDR等提供给多个存储器设备400a。在此，包括寄存器时钟驱动器402的存储器存储设备400可以基于RDIMM(注册DIMM)来操作。本实施例中的寄存器时钟驱动器402可以对应于参考图1至9描述的存储器控制器200。例如，寄存器时钟驱动器402可以包括监测存储器存储设备400的状态的状态指示模块240。监测装置MA可以通过测试引脚403c接收从寄存器时钟驱动器402的状态指示模块240输出的存储器状态信息，并且监测存储器存储设备400的状态。
在下文中，将参考图21来描述根据一些其他实施例的包括电子控制设备710和存储器存储设备720的车辆700。
图21是根据一些示例实施例的包括存储器存储设备的车辆的图。为了便于解释，与上面使用图1至20解释的内容重复的部分将被简单地描述或省略。
参考图21，车辆700可以包括多个电子控制单元(electronic control unit，ECU)710和存储器存储设备720。此时，电子控制设备710可以对应于上述的主机300，并且存储器存储设备1可以对应于存储器存储设备720。例如，存储器存储设备720可以包括状态指示模块240。
多个电子控制设备710中的每个或至少一些电子控制设备电性地、机械地和/或通信地连接到设置在车辆700中的多个设备中的至少一个，并且可以基于任何一个功能执行命令来控制至少一个设备的操作。
在此，多个设备可以包括获取执行至少一个功能所需的信息的获取设备730和执行至少一个功能的驱动单元740。
例如，获取设备730可以包括各种检测单元和图像获取单元，并且驱动单元740可以包括空调器的风扇和压缩机、通风设备的风扇、动力单元的引擎和马达、转向设备的马达、制动设备的马达和阀门、门或尾门的开启和关闭设备等。
多个电子控制设备710可以使用例如以太网、低压差分信号(LVDS)通信和LIN(本地互联网络)通信中的至少一个来与获取设备730和驱动单元740通信。
多个电子控制设备710基于通过获取设备730获取的信息来确定是否需要或期望执行功能，并且当确定需要执行功能时，多个电子控制设备710控制执行功能的驱动单元740的操作，并且可以基于所获取的信息来控制操作量。此时，多个电子控制设备710可以将所获取的信息存储在存储器存储设备720中，或者可以读取和使用存储在存储器存储设备720中的信息。
多个电子控制设备710能够控制基于通过输入单元750输入的功能执行命令来执行功能的驱动单元740的操作，并且还能够控制检查与通过输入单元750输入的信息对应的设定量并基于所检查的设定量来执行功能的驱动单元740的操作。
每个电子控制设备710可以独立地控制任何一个功能，或者可以与其他电子控制设备协作地控制任何一个功能。
例如，当到通过距离检测单元检测的障碍物的距离在参考距离内时，碰撞预防设备的电子控制设备可以通过扬声器输出与障碍物碰撞的警告声。
自主驾驶控制设备的电子控制设备可以与车辆终端的电子控制设备、图像获取单元的电子控制设备和碰撞预防设备的电子控制设备协作地接收导航信息、道路图像信息和到障碍物的距离信息，并且使用所接收的信息控制动力设备、制动设备和转向设备，从而执行自主驾驶。
连接控制单元(CCU)760电性地、机械地和通信地连接到多个电子控制设备710中的每一个，并且与多个电子控制设备710中的每一个通信。
例如，连接控制单元760能够直接与设置在车辆的内部的多个电子控制设备710通信，能够与外部服务器通信，并且还能够通过接口与外部终端通信。
在此，连接控制单元760可以与多个电子控制设备710通信，并且可以使用天线(未示出)和RF通信来与服务器810通信。
此外，连接控制单元760可以通过无线通信来与服务器810通信。此时，除了Wi-Fi模块和无线宽带模块以外，连接控制单元760和服务器810之间的无线通信还可以通过各种无线通信方法执行，诸如GSM(全球移动通信系统)、CDMA(码分多址)、WCDMA(宽带码分多址)、UMTS(通用移动电信系统)、TDMA(时分多址)和LTE(长期演进)中的一个或多个。
上面公开的任何元素和/或功能块可以包括处理电路系统(诸如包括逻辑电路的硬件)、硬件/软件组合(诸如执行软件的处理器)或其组合，或在处理电路系统、硬件/软件组合或其组合中实现。例如，更具体地，处理电路系统可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。处理电路系统可以包括诸如晶体管、电阻器、电容器等中的至少一个的电气组件。处理电路系统可以包括诸如具有AND门、OR门、NAND门、NOT门等中的至少一个的逻辑门的电气组件。
在结束详细描述时，本领域普通技术人员将明白，在不实质上脱离本发明的原理的情况下，可以对不同描述的示例实施例进行许多变化和修改。此外，示例实施例不一定是彼此排斥的。例如，一些示例实施例可以包括参考一个或多个附图描述的一个或多个特征，并且还可以包括参考一个或多个其他附图描述的一个或多个其他特征。因此，所公开的本发明构思的示例实施例仅被在通用和描述性意义上使用，而不是为了限制。

Claims (20)

1.一种存储器存储设备，包括：
存储器控制器；和
状态指示电路，
其中，所述存储器控制器被配置为执行响应于所述存储器存储设备的接通的第一初始化操作和第二初始化操作，以生成关于在其中执行所述第一初始化操作的所述存储器存储设备的状态的第一状态参数，并且生成关于在其中执行所述第二初始化操作的所述存储器存储设备的状态的第二状态参数，
所述状态指示电路包括：
第一晶体管，被配置为基于所述第一状态参数来操作；
第一电阻器，连接到所述第一晶体管；
第二晶体管，被配置为基于所述第二状态参数来操作；和
第二电阻器，连接到所述第二晶体管。
2.根据权利要求1所述的存储器存储设备，其中，所述状态指示电路被配置为输出指示基于所述第一电阻器和所述第二电阻器来测量的电阻值的存储器状态信息。
3.根据权利要求2所述的存储器存储设备，其中，所述存储器状态信息对应于与所述第一电阻器的电阻值和所述第二电阻器的电阻值的总和成反比的值。
4.根据权利要求2所述的存储器存储设备，其中，所述存储器状态信息对应于与所述第一电阻器的电阻值和所述第二电阻器的电阻值的总和成正比的值。
5.根据权利要求2所述的存储器存储设备，其中，
所述第一电阻器和所述第二电阻器都连接到公共节点，并且
所述存储器状态信息被配置为从所述公共节点进行输出。
6.根据权利要求2所述的存储器存储设备，其中，
所述第一电阻器连接到节点和所述第一晶体管的第一源/漏极，并且
所述第二电阻器连接到所述第一晶体管的第二源/漏极和所述第二晶体管的第一源/漏极。
7.根据权利要求1所述的存储器存储设备，其中，
所述存储器控制器被配置为执行不同于所述第一初始化操作和第二初始化操作的第三初始化操作，并且生成关于在其中执行所述第三初始化操作的所述存储器存储设备的状态的第三状态参数，并且
所述状态指示电路包括被配置为基于所述第三状态参数来操作的第三晶体管和连接到所述第三晶体管的第三电阻器。
8.根据权利要求7所述的存储器存储设备，其中，所述第一电阻器、所述第二电阻器和所述第三电阻器具有彼此不同的电阻值。
9.根据权利要求1所述的存储器存储设备，其中，所述状态指示电路被放置在所述存储器控制器的内部。
10.根据权利要求1所述的存储器存储设备，其中，所述状态指示电路被与所述存储器控制器分开地放置。
11.根据权利要求1所述的存储器存储设备，还包括：
存储器设备，被配置为由所述存储器控制器控制，
其中，所述状态指示电路被放置在所述存储器设备的内部。
12.一种包括状态指示电路的存储器存储设备的操作方法，所述操作方法包括：
在所述存储器存储设备上执行第一初始化操作；
基于在其中执行所述第一初始化操作的所述存储器存储设备的第一状态，在第一时间时触发第一状态参数；
在所述存储器存储设备上执行第二初始化操作；
基于在其中执行所述第二初始化操作的所述存储器存储设备的第二状态，在所述第一时间之后的第二时间时触发第二状态参数；
将所述第一状态参数和所述第二状态参数提供给所述状态指示电路；以及
由所述状态指示电路基于所述第一状态参数的触发，将第一电阻器切换为第二电阻器，并且基于所述第二状态参数的触发，将所述第二电阻器切换为第三电阻器，
其中，所述第一电阻器至第三电阻器彼此不同。
13.根据权利要求12所述的存储器存储设备的操作方法，其中，
基于在其中执行所述第一初始化操作的所述存储器存储设备的第一状态来触发所述第一状态参数包括：
响应于所述存储器存储设备的第一状态为正常，触发所述第一状态参数，以及当所述存储器存储设备的第一状态为异常时，不触发所述第一状态参数。
14.根据权利要求13所述的存储器存储设备的操作方法，还包括：
由所述状态指示电路基于不触发所述第一状态参数，不改变所述第一电阻器。
15.根据权利要求14所述的存储器存储设备的操作方法，还包括：
响应于所述第一电阻器被保持，输出包括所述第一电阻器的电阻值的存储器状态信息。
16.根据权利要求13所述的存储器存储设备的操作方法，还包括：
响应于所述第一状态参数的触发，执行所述第二初始化操作。
17.根据权利要求12所述的存储器存储设备的操作方法，其中，所述第一电阻器大于所述第二电阻器并且大于第三电阻器，并且所述第二电阻器大于所述第三电阻器。
18.根据权利要求12所述的存储器存储设备的操作方法，还包括：
由所述状态指示电路输出包括所述第一电阻器至第三电阻器之一的电阻值的存储器状态信息。
19.一种测试方法，包括：
将存储器存储设备连接到主板；
将测试装置连接到与所述存储器存储设备连接的测试引脚；
由所述存储器存储设备执行多个初始化操作，并且基于所述多个初始化操作的执行结果来改变连接到所述测试引脚的电阻值；以及
由所述测试装置测量所述电阻值，并且基于所述电阻值来输出所述存储器存储设备的状态信息。
20.根据权利要求19所述的测试方法，还包括：
对连接到所述主板的应用处理器、无源元件和存储器存储设备执行调试，所述调试基于所述存储器存储设备的状态信息。
CN202210954358.2A 2021-08-17 2022-08-10 存储器存储设备及其操作方法、测试方法和电子设备 Pending CN115705911A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210107788A KR20230025969A (ko) 2021-08-17 2021-08-17 메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치
KR10-2021-0107788 2021-08-17

Publications (1)

Publication Number Publication Date
CN115705911A true CN115705911A (zh) 2023-02-17

Family

ID=82321375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210954358.2A Pending CN115705911A (zh) 2021-08-17 2022-08-10 存储器存储设备及其操作方法、测试方法和电子设备

Country Status (4)

Country Link
US (1) US11966622B2 (zh)
EP (1) EP4138082A1 (zh)
KR (1) KR20230025969A (zh)
CN (1) CN115705911A (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016560A (en) * 1995-06-14 2000-01-18 Hitachi, Ltd. Semiconductor memory, memory device, and memory card
US5995424A (en) 1997-07-16 1999-11-30 Tanisys Technology, Inc. Synchronous memory test system
KR100699811B1 (ko) 2000-08-14 2007-03-27 삼성전자주식회사 내부에서 테스트용 기준 전압을 발생하는 디디알 에스디램반도체 장치
JP4916699B2 (ja) 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
KR20080076194A (ko) 2007-02-15 2008-08-20 삼성전자주식회사 셀프 캘리브레이션 동작 테스트 방법 및 테스트회로
US11090104B2 (en) * 2009-10-09 2021-08-17 Cilag Gmbh International Surgical generator for ultrasonic and electrosurgical devices
JP2011134410A (ja) 2009-12-25 2011-07-07 Toshiba Corp 不揮発性半導体記憶装置及びその試験方法
CN103999055B (zh) 2011-12-22 2017-03-01 英特尔公司 访问命令/地址寄存器装置中存储的数据
CN104678240B (zh) * 2013-12-03 2019-03-29 恩智浦美国有限公司 用于在多个电力模式中测试电源的电路
CN105489249A (zh) 2015-12-09 2016-04-13 浪潮电子信息产业股份有限公司 一种ddr3快速测量方法
CN110168912B (zh) * 2016-12-22 2021-09-17 三菱电机株式会社 半导体装置、逆变器以及汽车
KR101958540B1 (ko) 2017-01-31 2019-03-14 연세대학교 산학협력단 온 칩 dram을 사용한 멀티코어 환경에서의 포스트 실리콘 디버그 장치 및 방법
US11463007B2 (en) * 2019-09-09 2022-10-04 Deere & Company Power supply circuit with multiple stages for converting high voltage to low voltage and power train having the same
CN111025122B (zh) 2019-11-11 2023-05-09 晶晨半导体（深圳）有限公司 一种pcb板的硬件调试方法
CN112180242A (zh) 2020-10-15 2021-01-05 东莞飞思凌通信技术有限公司 一种高密度芯片的ddr接口电路故障诊断的方法和装置
US11557351B2 (en) * 2020-12-28 2023-01-17 Micron Technology, Inc. Sense circuit to sense two states of a memory cell

Also Published As

Publication number Publication date
KR20230025969A (ko) 2023-02-24
US20230056679A1 (en) 2023-02-23
EP4138082A1 (en) 2023-02-22
US11966622B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
TWI660578B (zh) 用於校準半導體裝置之可調節阻抗之設備及方法
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
US9236123B2 (en) Semiconductor device and write method
US10839932B2 (en) Semiconductor device and operating method thereof
TWI688858B (zh) 記憶體裝置、包括一記憶體裝置之設備及用於實施計數器之方法
KR102047947B1 (ko) 집적회로 칩, 메모리 장치 및 이-퓨즈 어레이 회로
KR102038036B1 (ko) 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템
JP5529352B2 (ja) リング発振器を用いた記憶素子の読み出し
US20140068321A1 (en) Memory device and integrated circuit
US20150206565A1 (en) Semiconductor memory device and method of controlling semiconductor memory device
US7624329B2 (en) Programming a memory device having error correction logic
KR102127997B1 (ko) 반도체 장치 및 그의 구동방법
KR102031088B1 (ko) 원-타임 프로그램 셀 어레이 회로 및 이를 포함하는 메모리 장치
US7167405B1 (en) Data transfer verification systems and methods
EP4138082A1 (en) Memory storage device, an operation method of the memory storage device, test method and electronic device
KR102122880B1 (ko) 반도체 장치
US9589669B1 (en) Semiconductor devices and semiconductor systems
US20040205308A1 (en) Integrated memory having redundant units of memory cells and method for testing an integrated memory
US9466366B1 (en) Resistive memory and memory cell thereof
US20230395174A1 (en) Refresh rate selection for a memory built-in self-test
CN106910530B (zh) 集成电路和存储器件
US20230395179A1 (en) Interrupting a memory built-in self-test
US20230395173A1 (en) Memory section selection for a memory built-in self-test
US20240047004A1 (en) Indicating a status of a memory built-in self-test for multiple memory device ranks
US20230410933A1 (en) Indicating a status of a memory built-in self-test

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication