CN111025122B - 一种pcb板的硬件调试方法 - Google Patents

一种pcb板的硬件调试方法 Download PDF

Info

Publication number
CN111025122B
CN111025122B CN201911093423.1A CN201911093423A CN111025122B CN 111025122 B CN111025122 B CN 111025122B CN 201911093423 A CN201911093423 A CN 201911093423A CN 111025122 B CN111025122 B CN 111025122B
Authority
CN
China
Prior art keywords
pcb
ddr
test
correct
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911093423.1A
Other languages
English (en)
Other versions
CN111025122A (zh
Inventor
许传停
张坤
陈斯伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingchen Semiconductor Shenzhen Co ltd
Original Assignee
Jingchen Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingchen Semiconductor Shenzhen Co ltd filed Critical Jingchen Semiconductor Shenzhen Co ltd
Priority to CN201911093423.1A priority Critical patent/CN111025122B/zh
Publication of CN111025122A publication Critical patent/CN111025122A/zh
Application granted granted Critical
Publication of CN111025122B publication Critical patent/CN111025122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提出一种PCB板的硬件调试方法，包括如下步骤：S1：对PCB板进行电源测试，若PCB板通过电源测试，则执行步骤S2，若PCB板没有通过电源测试，则执行步骤S5；S2：对PCB板进行DDR测试，若PCB板通过DDR测试，则执行步骤S3，若PCB板没有通过DDR测试，则执行步骤S5；S3：对PCB板进行敏感信号测试，若PCB板通过敏感信号测试，则执行步骤S4，若PCB板没有通过敏感信号测试，则执行步骤S5；S4：对PCB板进行信号完整性测试，若PCB板通过信号完整性测试，则执行步骤S5；S5：测试结束，生成测试结果；本PCB板的硬件调试方法，能够一次性排除PCB板的硬件问题。

Description

一种PCB板的硬件调试方法
技术领域
本发明涉及PCB板硬件调试技术领域，尤其涉及一种PCB板的硬件调试方法。
背景技术
随着技术的发展，智能电视、机顶盒、智能音箱等电子产品的功能越来越多、系统越来越复杂，也就导致了智能电视、机顶盒、智能音箱等电子产品的CPU、GPU、DDR工作频率越来越高、进而导致了电路板(PCB板)上元件越来越多；PCB板的设计性能对系统起着决定性作用；但是目前业界没有系统的、自动化的PCB板硬件检查、调试方法，现有的PCB板硬件检查和调试只能依靠经验进行，无法全部检测出PCB板硬件存在的问题，进而使系统的稳定性降低。
发明内容
为了解决上述问题，本发明提出一种PCB板的硬件调试方法。
本发明通过以下技术方案实现的：
本发明提出一种PCB板的硬件调试方法，所述PCB板的硬件调试方法包括如下步骤：
S1：对PCB板进行电源测试，若PCB板通过电源测试，则执行步骤S2，若PCB板没有通过电源测试，则执行步骤S5；
S2：对PCB板进行DDR测试，若PCB板通过DDR测试，则执行步骤S3，若PCB板没有通过DDR测试，则执行步骤S5；
S3：对PCB板进行敏感信号测试，若PCB板通过敏感信号测试，则执行步骤S4，若PCB板没有通过敏感信号测试，则执行步骤S5；
S4：对PCB板进行信号完整性测试，若PCB板通过信号完整性测试，则执行步骤S5，若PCB板没有通过信号完整性测试，同样执行步骤S5；
S5：测试结束，生成测试结果。
进一步的，在步骤S1中还包括如下步骤：
S1-1：检测DC-DC的放置位置是否正确；
S1-2：检测DC-DC是否构成最小信号回路；
S1-3：检测DC-DC的输入线走线宽度及过孔是否正确；
S1-4：检测DC-DC的输出线走线宽度及过孔是否正确；
S1-5：检测SOC、DDR、FLASH和WIFI的电源线走线宽度及过孔是否正确；
S1-6：检测滤波电容的放置位置是否正确；
S1-7：检测电源层是否正确。
进一步的，在步骤S1-1中：CPU、GPU、DDR的大电流供电DC-DC电路应放置在距离SOC5mm以内；
在步骤S1-2中：DC-DC开回路和关回路需要在PCB顶层或底层构建最短信号回路；
在步骤S1-3中：按照40mil/1A检查DC-DC的输入线走线和过孔；
在步骤S1-4中：按照公板标准检查DC-DC的输出线走线和过孔；
在步骤S1-5中：按照公板标准检查SOC、DDR、FLASH和WIFI的电源线走线宽度及过孔；
在步骤S1-6中：滤波电容需要靠近供电脚，滤波电容为10uF±0.1uF；
在步骤S1-7中：①电源层划分给所有电源(敏感信号区域除外)，不能分配给信号线和GND；②电源层重点分配给CPU、GPU和DDR大电流电源；③在电源层中3.3V和1.8V小电流用40mil走线；④PCB板边缘至少保留一圈GND及GND过孔。
进一步的，在步骤S2中还包括如下步骤：
S2-1：检测DDR放置的位置是否正确；
S2-2：检测SOC和DDR的走线是否正确；
S2-3：检测电源平面是否正确；
S2-4：检测滤波电容是否正确；
S2-5：检测DDR模块外围走线是否正确。
进一步的，在步骤S2-1中：DDR离敏感信号电路和接插件端子的距离大于2CM；
在步骤S2-2中：SOC和DDR的走线与公板一致，PCB Layout误差在1mil以内；
在步骤S2-3中：DDR电源层完全覆盖参考电源层；
在步骤S2-4中：滤波电容应该同公板一样或者相邻2个供电脚至少有一个0.1uF电容；
在步骤S2-5中：DDR模块走线外围需要保证有15mil以上的一圈GND及至少2圈GND过孔。
进一步的，在步骤S3中还包括如下步骤：
S3-1：检测模拟AV信号是否正确；
S3-2：检测WIFI、GPS和Tuner的设置是否正确。
进一步的，在步骤S3-1中：①模拟AV信号线走线及放置位置离干扰源2CM以上；②数字功放输出端放置在距离座子端口1CM以内；③模拟AV信号线走线是否最短；④模拟AV信号线2边需要增加包地线及增加过孔；
在步骤S3-2中：①WIFI、GPS和Tuner模块需距离干扰源5CM以上；②WIFI、GPS和Tuner天线需距离干扰源5CM以上；③WIFI、GPS和Tuner天线的阻抗控制标准为:50ohm；④CLK(或USB)需要单独包地及增加GND过孔，其它信号2到6个为一组包地及增加GND过孔；⑤晶振电路走线是否构成最短信号回路；⑥WIFI、GPS模块对应电源层区域分割为GND。
进一步的，在步骤S4中还包括如下步骤：
S4-1：HDMI、USB、以太网、LVDS、VXB1和MIPI的设置是否正确；
S4-2：VCC层平面是否正确；
S4-3：GND层平面是否正确；
S4-4：电源滤波电容GND的设置是否正确；
S4-5：EMI、ESD元件的设置是否正确；
S4-6：PCB DRC和PCB叠层是否正确。
进一步的，在步骤S4-1中：①检查USB的差分阻抗是否为90ohm；②HDMI、以太网、LVDS、VXB1和MIPI的差分阻抗是否为100ohm；③差分线两边是否有包地线及增加GND过孔；④阻抗线参考平面是否完整；
在步骤S4-2中：SOC和DDR区域信号过孔内层调整是否和公板一样；
在步骤S4-3中：GND层不走电源线和信号线；
在步骤S4-4中：滤波电容GND是否为最短信号回路；
在步骤S4-5中：①端口的EMI和ESD的放置位置是否为最短回路；②SOC输入中断信号ESD元件是否靠近SOC位置；③低速长信号线是否增加包地线或预留EMI和ESD元件；
在步骤S4-6中：①检查PCB DRC确保无连接和无安全间距的错误；②SCH和PCB是否一一对应；③PCB叠层工艺是否符合做板厂家工艺要求。
本发明的有益效果：
本发明提出的PCB板的硬件调试方法，能够高效的、有效的检测出PCB板硬件存在的问题，能够一次性排除PCB板的硬件问题，避免反复调试的资源花费。
附图说明
图1为本发明的PCB板的硬件调试方法的流程示意图。
具体实施方式
为了更加清楚、完整的说明本发明的技术方案，下面结合附图对本发明作进一步说明。
请参考图1，本发明提出一种PCB板的硬件调试方法，所述PCB板的硬件调试方法包括如下步骤：
S1：对PCB板进行电源测试，若PCB板通过电源测试，则执行步骤S2，若PCB板没有通过电源测试，则执行步骤S5；
S2：对PCB板进行DDR测试，若PCB板通过DDR测试，则执行步骤S3，若PCB板没有通过DDR测试，则执行步骤S5；
S3：对PCB板进行敏感信号测试，若PCB板通过敏感信号测试，则执行步骤S4，若PCB板没有通过敏感信号测试，则执行步骤S5；
S4：对PCB板进行信号完整性测试，若PCB板通过信号完整性测试，则执行步骤S5，若PCB板没有通过信号完整性测试，同样执行步骤S5；
S5：测试结束，生成测试结果。
在本实施方式中，通过步骤S1至步骤S5能够对PCB板硬件进行全面的检测，并且能够生成检测结果，如果PCB板硬件存在问题，检测结果中会明确标识哪一项存在问题，方便工作人员对PCB板硬件进行调整；所述PCB板的硬件调试方法，能够高效的、有效的检测出PCB板硬件存在的问题，能够一次性排除PCB板的硬件问题，避免反复调试的资源花费，从而提高系统的稳定性。
进一步的，在步骤S1中还包括如下步骤：
S1-1：检测DC-DC的放置位置是否正确；
S1-2：检测DC-DC是否构成最小信号回路；
S1-3：检测DC-DC的输入线走线宽度及过孔是否正确；
S1-4：检测DC-DC的输出线走线宽度及过孔是否正确；
S1-5：检测SOC、DDR、FLASH和WIFI的电源线走线宽度及过孔是否正确；
S1-6：检测滤波电容的放置位置是否正确；
S1-7：检测电源层是否正确；
在步骤S1-1中：CPU、GPU、DDR的大电流供电DC-DC电路应放置在距离SOC5mm以内；
在步骤S1-2中：DC-DC开回路和关回路需要在PCB顶层或底层构建最短信号回路；
在步骤S1-3中：按照40mil/1A检查DC-DC的输入线走线和过孔；
在步骤S1-4中：按照公板标准检查DC-DC的输出线走线和过孔；
在步骤S1-5中：按照公板标准检查SOC、DDR、FLASH和WIFI的电源线走线宽度及过孔；
在步骤S1-6中：滤波电容需要靠近供电脚，滤波电容为10uF±0.1uF；
在步骤S1-7中：①电源层划分给所有电源(敏感信号区域除外)，不能分配给信号线和GND；②电源层重点分配给CPU、GPU和DDR大电流电源；③在电源层中3.3V和1.8V小电流用40mil走线；④PCB板边缘至少保留一圈GND及GND过孔。
在本实施方式中，在步骤S1-2中：构建最短信号回路的标准为：DC-DC输入电容GND-->DC-DC GND--->DC-DC输出电容GND在PCB顶层或PCB底层通过走线构建最短信号回路；在步骤S1-7中：敏感信号区域包括WIFI、GPS等。
进一步的，在步骤S2中还包括如下步骤：
S2-1：检测DDR放置的位置是否正确；
S2-2：检测SOC和DDR的走线是否正确；
S2-3：检测电源平面是否正确；
S2-4：检测滤波电容是否正确；
S2-5：检测DDR模块外围走线是否正确；
在步骤S2-1中：DDR离敏感信号电路和接插件端子的距离大于2CM；
在步骤S2-2中：SOC和DDR的走线与公板一致，PCB Layout误差在1mil以内；
在步骤S2-3中：DDR电源层完全覆盖参考电源层；
在步骤S2-4中：滤波电容应该同公板一样或者相邻2个供电脚至少有一个0.1uF电容；
在步骤S2-5中：DDR模块走线外围需要保证有15mil以上的一圈GND及至少2圈GND过孔。
在本实施方式中，在步骤S2-3中：DDR电源层完全覆盖参考电源层作为阻抗的DDR信号线。
进一步的，在步骤S3中还包括如下步骤：
S3-1：检测模拟AV信号是否正确；
S3-2：检测WIFI、GPS和Tuner的设置是否正确；
在步骤S3-1中：①模拟AV信号线走线及放置位置离干扰源2CM以上；②数字功放输出端放置在距离座子端口1CM以内；③模拟AV信号线走线是否最短；④模拟AV信号线2边需要增加包地线及增加过孔；
在步骤S3-2中：①WIFI、GPS和Tuner模块需距离干扰源5CM以上；②WIFI、GPS和Tuner天线需距离干扰源5CM以上；③WIFI、GPS和Tuner天线的阻抗控制标准为:50ohm；④CLK(或USB)需要单独包地及增加GND过孔，其它信号2到6个为一组包地及增加GND过孔；⑤晶振电路走线是否构成最短信号回路；⑥WIFI、GPS模块对应电源层区域分割为GND。
在本实施方式中，在步骤S3-1中：干扰源指的是DC-DC、晶体等；在步骤S3-2中：干扰源指的是DDR、功放、DC-DC、喇叭等。
进一步的，在步骤S4中还包括如下步骤：
S4-1：HDMI、USB、以太网、LVDS、VXB1和MIPI的设置是否正确；
S4-2：VCC层平面是否正确；
S4-3：GND层平面是否正确；
S4-4：电源滤波电容GND的设置是否正确；
S4-5：EMI、ESD元件的设置是否正确；
S4-6：PCB DRC和PCB叠层是否正确；
在步骤S4-1中：①检查USB的差分阻抗是否为90ohm；②HDMI、以太网、LVDS、VXB1和MIPI的差分阻抗是否为100ohm；③差分线两边是否有包地线及增加GND过孔；④阻抗线参考平面是否完整；
在步骤S4-2中：SOC和DDR区域信号过孔内层调整是否和公板一样；
在步骤S4-3中：GND层不走电源线和信号线；
在步骤S4-4中：滤波电容GND是否为最短信号回路；
在步骤S4-5中：①端口的EMI和ESD的放置位置是否为最短回路；②SOC输入中断信号ESD元件是否靠近SOC位置；③低速长信号线是否增加包地线或预留EMI和ESD元件；
在步骤S4-6中：①检查PCB DRC确保无连接和无安全间距的错误；②SCH和PCB是否一一对应；③PCB叠层工艺是否符合做板厂家工艺要求。
在本实施方式中，在步骤S4-5中：SOC输入中断信号ESD元件是否靠近SOC位置，例如：IR、卡检测、HDMI输入检测等。
当然，本发明还可有其它多种实施方式，基于本实施方式，本领域的普通技术人员在没有做出任何创造性劳动的前提下所获得其他实施方式，都属于本发明所保护的范围。

Claims (5)

1.一种PCB板的硬件调试方法，其特征在于，所述PCB板的硬件调试方法包括如下步骤：
S1：对PCB板进行电源测试，若PCB板通过电源测试，则执行步骤S2，若PCB板没有通过电源测试，则执行步骤S5；
S2：对PCB板进行DDR测试，若PCB板通过DDR测试，则执行步骤S3，若PCB板没有通过DDR测试，则执行步骤S5；
S3：对PCB板进行敏感信号测试，若PCB板通过敏感信号测试，则执行步骤S4，若PCB板没有通过敏感信号测试，则执行步骤S5；
S4：对PCB板进行信号完整性测试，若PCB板通过信号完整性测试，则执行步骤S5，若PCB板没有通过信号完整性测试，同样执行步骤S5；
S5：测试结束，生成测试结果；
在步骤S1中还包括如下步骤：
S1-1：检测DC-DC的放置位置是否正确；
S1-2：检测DC-DC是否构成最小信号回路；
S1-3：检测DC-DC的输入线走线宽度及过孔是否正确；
S1-4：检测DC-DC的输出线走线宽度及过孔是否正确；
S1-5：检测SOC、DDR、FLASH和WIFI的电源线走线宽度及过孔是否正确；
S1-6：检测滤波电容的放置位置是否正确；
S1-7：检测电源层是否正确；
在步骤S2中还包括如下步骤：
S2-1：检测DDR放置的位置是否正确；
S2-2：检测SOC和DDR的走线是否正确；
S2-3：检测电源平面是否正确；
S2-4：检测滤波电容是否正确；
S2-5：检测DDR模块外围走线是否正确；
在步骤S3中还包括如下步骤：
S3-1：检测模拟AV信号是否正确；
S3-2：检测WIFI、GPS和Tuner的设置是否正确；
在步骤S4中还包括如下步骤：
S4-1：HDMI、USB、以太网、LVDS、VXB1和MIPI的设置是否正确；
S4-2：VCC层平面是否正确；
S4-3：GND层平面是否正确；
S4-4：电源滤波电容GND的设置是否正确；
S4-5：EMI、ESD元件的设置是否正确；
S4-6：PCB DRC和PCB叠层是否正确。
2.根据权利要求1所述的PCB板的硬件调试方法，其特征在于：
在步骤S1-1中：CPU、GPU、DDR的大电流供电DC-DC电路应放置在距离SOC5mm以内；
在步骤S1-2中：DC-DC开回路和关回路需要在PCB顶层或底层构建最短信号回路；
在步骤S1-3中：按照40mil/1A检查DC-DC的输入线走线和过孔；
在步骤S1-4中：按照公板标准检查DC-DC的输出线走线和过孔；
在步骤S1-5中：按照公板标准检查SOC、DDR、FLASH和WIFI的电源线走线宽度及过孔；
在步骤S1-6中：滤波电容需要靠近供电脚，滤波电容为10uF±0.1uF；
在步骤S1-7中：①电源层划分给所有电源，敏感信号区域除外，不能分配给信号线和GND；②电源层重点分配给CPU、GPU和DDR大电流电源；③在电源层中3.3V和1.8V小电流用40mil走线；④PCB板边缘至少保留一圈GND及GND过孔。
3.根据权利要求1所述的PCB板的硬件调试方法，其特征在于：
在步骤S2-1中：DDR离敏感信号电路和接插件端子的距离大于2CM；
在步骤S2-2中：SOC和DDR的走线与公板一致，PCB Layout误差在1mil以内；
在步骤S2-3中：DDR电源层完全覆盖参考电源层；
在步骤S2-4中：滤波电容应该同公板一样或者相邻2个供电脚至少有一个0.1uF电容；
在步骤S2-5中：DDR模块走线外围需要保证有15mil以上的一圈GND及至少2圈GND过孔。
4.根据权利要求1所述的PCB板的硬件调试方法，其特征在于：
在步骤S3-1中：①模拟AV信号线走线及放置位置离干扰源2CM以上；②数字功放输出端放置在距离座子端口1CM以内；③模拟AV信号线走线是否最短；④模拟AV信号线2边需要增加包地线及增加过孔；
在步骤S3-2中：①WIFI、GPS和Tuner模块需距离干扰源5CM以上；②WIFI、GPS和Tuner天线需距离干扰源5CM以上；③WIFI、GPS和Tuner天线的阻抗控制标准为:50ohm；④CLK或USB需要单独包地及增加GND过孔，其它信号2到6个为一组包地及增加GND过孔；⑤晶振电路走线是否构成最短信号回路；⑥WIFI、GPS模块对应电源层区域分割为GND。
5.根据权利要求1所述的PCB板的硬件调试方法，其特征在于：
在步骤S4-1中：①检查USB的差分阻抗是否为90ohm；②HDMI、以太网、LVDS、VXB1和MIPI的差分阻抗是否为100ohm；③差分线两边是否有包地线及增加GND过孔；④阻抗线参考平面是否完整；
在步骤S4-2中：SOC和DDR区域信号过孔内层调整是否和公板一样；
在步骤S4-3中：GND层不走电源线和信号线；
在步骤S4-4中：滤波电容GND是否为最短信号回路；
在步骤S4-5中：①端口的EMI和ESD的放置位置是否为最短回路；②SOC输入中断信号ESD元件是否靠近SOC位置；③低速长信号线是否增加包地线或预留EMI和ESD元件；
在步骤S4-6中：①检查PCB DRC确保无连接和无安全间距的错误；②SCH和PCB是否一一对应；③PCB叠层工艺是否符合做板厂家工艺要求。
CN201911093423.1A 2019-11-11 2019-11-11 一种pcb板的硬件调试方法 Active CN111025122B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911093423.1A CN111025122B (zh) 2019-11-11 2019-11-11 一种pcb板的硬件调试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911093423.1A CN111025122B (zh) 2019-11-11 2019-11-11 一种pcb板的硬件调试方法

Publications (2)

Publication Number Publication Date
CN111025122A CN111025122A (zh) 2020-04-17
CN111025122B true CN111025122B (zh) 2023-05-09

Family

ID=70205338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911093423.1A Active CN111025122B (zh) 2019-11-11 2019-11-11 一种pcb板的硬件调试方法

Country Status (1)

Country Link
CN (1) CN111025122B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230025969A (ko) 2021-08-17 2023-02-24 삼성전자주식회사 메모리 저장 장치, 메모리 저장 장치의 동작 방법, 테스트 방법 및 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105183986A (zh) * 2015-09-07 2015-12-23 上海飞斯信息科技有限公司 针对ddr的pcb信号完整性设计方法
CN108152709A (zh) * 2017-12-19 2018-06-12 曙光信息产业(北京)有限公司 电路板测试方法和系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080004671A (ko) * 2006-07-06 2008-01-10 주식회사 대우일렉트로닉스 동적 ｄｄｒ 제어방법
CN204789908U (zh) * 2015-06-03 2015-11-18 哈尔滨理工大学 基于LabVIEW的电路板自动测试系统
CN105307390B (zh) * 2015-11-13 2018-12-11 廖建兴 一种pcb板结构
CN107038099A (zh) * 2017-05-05 2017-08-11 郑州云海信息技术有限公司 一种用于内存信号完整性测试的方法及pcb板
CN109507563B (zh) * 2018-11-12 2022-04-01 晶晨半导体(上海)股份有限公司 主板检测方法及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105183986A (zh) * 2015-09-07 2015-12-23 上海飞斯信息科技有限公司 针对ddr的pcb信号完整性设计方法
CN108152709A (zh) * 2017-12-19 2018-06-12 曙光信息产业(北京)有限公司 电路板测试方法和系统

Also Published As

Publication number Publication date
CN111025122A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
US10460644B2 (en) Driving systems of display panels
US9134828B2 (en) Touch panel having a shielding structure and method of manufacturing the same
CN111025122B (zh) 一种pcb板的硬件调试方法
US10342132B2 (en) Memory device with insertable portion
CN100490604C (zh) 印刷电路板
CN203775311U (zh) 摄像模组及电子设备
CN103685885A (zh) 触控屏与摄像模组集成装置
CN105100553A (zh) 摄像模组及电子设备
US8238115B2 (en) Computer motherboard
CN109951951B (zh) 印刷电路板及显示装置
US10470308B1 (en) Printed circuit board assembly and electronic device using the same
US8315066B2 (en) Printed circuit board
US8253031B2 (en) Printed circuit board
US9244488B2 (en) Display device
US20140368987A1 (en) Integrated printed circuit board and electronic device with same
JP6159434B1 (ja) インターフェースカード接続方法及びフレキシブルプリント基板
KR20080006749A (ko) 메모리 모듈 실장 테스트 시스템
US7852636B2 (en) Electronic device and dummy connector thereof
CN103472267A (zh) 一种led信号转接装置
CN203659302U (zh) 直连式组合实验板
CN203563128U (zh) 触控屏与摄像模组集成装置
US11638347B2 (en) Circuit board and display apparatus
CN102427662A (zh) 整合电路板及显示系统
US10692815B2 (en) Chip on glass package assembly
US20140179162A1 (en) Apparatus for Differential Far-End Crosstalk Reduction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant