CN107038099A - 一种用于内存信号完整性测试的方法及pcb板 - Google Patents

一种用于内存信号完整性测试的方法及pcb板 Download PDF

Info

Publication number
CN107038099A
CN107038099A CN201710313366.8A CN201710313366A CN107038099A CN 107038099 A CN107038099 A CN 107038099A CN 201710313366 A CN201710313366 A CN 201710313366A CN 107038099 A CN107038099 A CN 107038099A
Authority
CN
China
Prior art keywords
pcb board
internal memory
signal
pcb
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710313366.8A
Other languages
English (en)
Inventor
贾永涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710313366.8A priority Critical patent/CN107038099A/zh
Publication of CN107038099A publication Critical patent/CN107038099A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提出一种用于内存信号完整性测试的方法及PCB板，将PCB板贴在内存PCB及内存颗粒之间，PCB板的面积大于内存颗粒的面积，在PCB板多余的面积上将需要测试的Clock、DQS、DQ等信号引出，方便与测试设备的连接，PCB板可以方便的进行内存的信号完整性测试，操作简便，PCB板与测试设备连接牢固，提高了测试精度高。

Description

一种用于内存信号完整性测试的方法及PCB板
技术领域
本发明涉及计算机测试的技术领域，具体涉及到一种用于内存信号完整性测试的方法及PCB板。
背景技术
内存作为服务器产品重要的组成部分，其信号线种类繁多复杂，信号完整性对服务器产品的兼容性、稳定性及可靠性起着十分重要的作用，所以内存的信号完整性测试必不可少。由于内存结构及封装的限制，用探头直接在内存上点测非常难以实现，且测试精度无法得到保障。
因此，在本领域亟需解决上述问题，本发明提出一种用于内存信号完整性测试的方法及PCB板。
发明内容
基于现有技术的上述问题，本发明提出了一种用于内存信号完整性测试的方法及PCB板，其主要思想是：将PCB板贴在内存PCB及内存颗粒之间，PCB板的面积大于内存颗粒的面积，在PCB板多余的面积上将需要测试的Clock、DQS、DQ等信号引出，方便与测试设备的连接。
本发明提供如下技术方案：
一方面，本发明提供一种用于内存信号完整性测试的方法，包括：
将PCB板贴在内存PCB及内存颗粒之间，所述PCB板的面积大于内存颗粒的面积，在所述PCB板多余的面积上将需要测试的Clock、DQS、DQ信号引出，与测试设备的连接，进行测试。
其中，所述PCB板为单面板、双面板或者多面板。
其中，所述内存信号为DDR3、DDR4的数据信号。
其中，所述PCB板与测试设备连接紧密牢固。
另外，本发明还提供一种用于内存信号完整性测试的PCB板，包括：
PCB板，内存PCB以及内存颗粒，PCB板贴在内存PCB及内存颗粒之间，所述PCB板的面积大于内存颗粒的面积，在所述PCB板多余的面积上将需要测试的Clock、DQS、DQ信号引出，与测试设备的连接。
其中，所述PCB板为单面板、双面板或者多面板。
其中，所述内存信号为DDR3、DDR4的数据信号。
其中，所述PCB板与测试设备连接紧密牢固。
本发明提出一种用于内存信号完整性测试的方法及PCB板，将PCB板贴在内存PCB及内存颗粒之间，PCB板的面积大于内存颗粒的面积，在PCB板多余的面积上将需要测试的Clock、DQS、DQ等信号引出，方便与测试设备的连接，PCB板可以方便的进行内存的信号完整性测试，操作简便，PCB板与测试设备连接牢固，提高了测试精度高。
附图说明
图1是本发明的PCB板示意图；
图2是本发明的PCB板与内存连接实物图；
具体实施方式
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
一方面，本发明提供一种用于内存信号完整性测试的方法，如附图1、2所示，包括：
将PCB板贴在内存PCB及内存颗粒之间，所述PCB板的面积大于内存颗粒的面积，在所述PCB板多余的面积上将需要测试的Clock、DQS、DQ信号引出，与测试设备的连接，进行测试。
其中，所述PCB板为单面板、双面板或者多面板，所述内存信号为DDR3、DDR4的数据信号。
附图1为PCB板示意图，在PCB板的周围将内存颗粒的各种信号引出，方便与测试设备的连接。图2为PCB板贴在内存上的实物图，可以看到信号已经被引出。
根据附图1所示，设计PCB板的原理图，本发明的原理是将内存信号pin to pin的引出，在信号传输路径上不需要加其他任何器件，以保证引出信号的真实性；
信号仿真：本发明中提到PCB板的用途是用来测试，那么首先要保证信号在PCB板上传输不会对信号产生影响。为实现此目的，我们要从板材、走线宽度、走线距离、阻抗要求等方面进行严格的仿真，从而制定出合理的布线规则；
Layout布线设计：按照原理设计及布线规则进行布线设计；
打板：Layout布线设计完成后进行打板；
测试验证：打板完成后进行阻抗、Loss等测试，确保PCB板满足设计要求；
实际应用：根据图2所示进行PCB板与内存的连接，连接完成后即可开展信号完整性测试。
本发明提出一种用于内存信号完整性测试的方法，将PCB板贴在内存PCB及内存颗粒之间，PCB板的面积大于内存颗粒的面积，在PCB板多余的面积上将需要测试的Clock、DQS、DQ等信号引出，方便与测试设备的连接，PCB板可以方便的进行内存的信号完整性测试，操作简便，PCB板与测试设备连接牢固，提高了测试精度高。
另外，本发明还提供一种用于内存信号完整性测试的PCB板，如附图1、2所示，包括：
PCB板，内存PCB以及内存颗粒，PCB板贴在内存PCB及内存颗粒之间，所述PCB板的面积大于内存颗粒的面积，在所述PCB板多余的面积上将需要测试的Clock、DQS、DQ信号引出，与测试设备的连接。
其中，所述PCB板为单面板、双面板或者多面板，所述内存信号为DDR3、DDR4的数据信号。
附图1为PCB板示意图，在PCB板的周围将内存颗粒的各种信号引出，方便与测试设备的连接。图2为PCB板贴在内存上的实物图，可以看到信号已经被引出。
根据附图1所示，设计PCB板的原理图，本发明的原理是将内存信号pin to pin的引出，在信号传输路径上不需要加其他任何器件，以保证引出信号的真实性；
信号仿真：本发明中提到PCB板的用途是用来测试，那么首先要保证信号在PCB板上传输不会对信号产生影响。为实现此目的，我们要从板材、走线宽度、走线距离、阻抗要求等方面进行严格的仿真，从而制定出合理的布线规则；
Layout布线设计：按照原理设计及布线规则进行布线设计；
打板：Layout布线设计完成后进行打板；
测试验证：打板完成后进行阻抗、Loss等测试，确保PCB板满足设计要求；
实际应用：根据图2所示进行PCB板与内存的连接，连接完成后即可开展信号完整性测试。
本发明提出一种用于内存信号完整性测试的PCB板，将PCB板贴在内存PCB及内存颗粒之间，PCB板的面积大于内存颗粒的面积，在PCB板多余的面积上将需要测试的Clock、DQS、DQ等信号引出，方便与测试设备的连接，PCB板可以方便的进行内存的信号完整性测试，操作简便，PCB板与测试设备连接牢固，提高了测试精度高。
对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种用于内存信号完整性测试的方法，其特征在于：
将PCB板贴在内存PCB及内存颗粒之间，所述PCB板的面积大于内存颗粒的面积，在所述PCB板多余的面积上将需要测试的Clock、DQS、DQ信号引出，与测试设备的连接，进行测试。
2.根据权利要求1所述的方法，其特征在于：所述PCB板为单面板、双面板或者多面板。
3.根据权利要求1所述的方法，其特征在于：所述内存信号为DDR3、DDR4的数据信号。
4.根据权利要求1所述的方法，其特征在于：所述PCB板与测试设备连接紧密牢固。
5.一种用于内存信号完整性测试的PCB板，其特征在于：所述PCB板包括包括：
PCB板，内存PCB以及内存颗粒，PCB板贴在内存PCB及内存颗粒之间，所述PCB板的面积大于内存颗粒的面积，在所述PCB板多余的面积上将需要测试的Clock、DQS、DQ信号引出，与测试设备的连接。
6.根据权利要求5所述的PCB板，其特征在于：所述PCB板为单面板、双面板或者多面板。
7.根据权利要求5所述的PCB板，其特征在于：所述内存信号为DDR3、DDR4的数据信号。
8.根据权利要求5所述的PCB板，其特征在于：所述PCB板与测试设备连接紧密牢固。
CN201710313366.8A 2017-05-05 2017-05-05 一种用于内存信号完整性测试的方法及pcb板 Pending CN107038099A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710313366.8A CN107038099A (zh) 2017-05-05 2017-05-05 一种用于内存信号完整性测试的方法及pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710313366.8A CN107038099A (zh) 2017-05-05 2017-05-05 一种用于内存信号完整性测试的方法及pcb板

Publications (1)

Publication Number Publication Date
CN107038099A true CN107038099A (zh) 2017-08-11

Family

ID=59536885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710313366.8A Pending CN107038099A (zh) 2017-05-05 2017-05-05 一种用于内存信号完整性测试的方法及pcb板

Country Status (1)

Country Link
CN (1) CN107038099A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111025122A (zh) * 2019-11-11 2020-04-17 晶晨半导体（深圳）有限公司 一种pcb板的硬件调试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2558019Y (zh) * 2002-07-18 2003-06-25 深圳市康特尔电子科技有限公司 Csp内存条保护装置
CN204102578U (zh) * 2014-10-30 2015-01-14 苏州科达科技股份有限公司 嵌入式单板的ddr颗粒信号测试治具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2558019Y (zh) * 2002-07-18 2003-06-25 深圳市康特尔电子科技有限公司 Csp内存条保护装置
CN204102578U (zh) * 2014-10-30 2015-01-14 苏州科达科技股份有限公司 嵌入式单板的ddr颗粒信号测试治具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111025122A (zh) * 2019-11-11 2020-04-17 晶晨半导体（深圳）有限公司 一种pcb板的硬件调试方法

Similar Documents

Publication Publication Date Title
CN107145416A (zh) 一种支持ocp接口的pcie信号测试方法及测试治具系统
US9159451B2 (en) Testing system and testing method thereof
CN105900039B (zh) 为多个存储器技术提供平台支持的设备、系统和方法
CN106546777A (zh) 一种基于rj45接口的10g以太网信号测试治具
CN108089955A (zh) 一种基于OCuLink接口的PCIE信号测试治具及测试方法
TW200638428A (en) Memory application tester having vertically-mounted motherboard
CN107271887A (zh) 一种二合一智能卡测试仪及测试系统
TW201324218A (zh) 訊號線檢查系統及方法
CN203365483U (zh) 用于电路板的金手指探测的探测装置
CN102375103B (zh) 电子产品测试装置及方法
CN201251780Y (zh) 内存测试治具
CN107038099A (zh) 一种用于内存信号完整性测试的方法及pcb板
CN203705493U (zh) 一种测试纹波的示波器探头
US20150168453A1 (en) Probe module
US10271420B2 (en) Electronic apparatus
US8832638B2 (en) Package test devices having a printed circuit board
CN206892276U (zh) 一种电路板
CN202362017U (zh) 一种测试设备
CN102141952B (zh) 系统管理总线测试装置
US20120242362A1 (en) Test apparatus
CN108153673B (zh) 应用软件测试系统
CN207008598U (zh) 一种pcie设备的pcie信号测试治具
US11116072B2 (en) Discrete circuit having cross-talk noise cancellation circuitry and method thereof
CN202332304U (zh) 内存信号测试板
Chen et al. Signal integrity analysis of DDR3 high-speed memory module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170811