KR20080006749A - 메모리 모듈 실장 테스트 시스템 - Google Patents

메모리 모듈 실장 테스트 시스템 Download PDF

Info

Publication number
KR20080006749A
KR20080006749A KR1020060065868A KR20060065868A KR20080006749A KR 20080006749 A KR20080006749 A KR 20080006749A KR 1020060065868 A KR1020060065868 A KR 1020060065868A KR 20060065868 A KR20060065868 A KR 20060065868A KR 20080006749 A KR20080006749 A KR 20080006749A
Authority
KR
South Korea
Prior art keywords
test
socket
module
memory module
interface
Prior art date
Application number
KR1020060065868A
Other languages
English (en)
Inventor
이정국
한유근
신희종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060065868A priority Critical patent/KR20080006749A/ko
Priority to US11/812,578 priority patent/US7814379B2/en
Publication of KR20080006749A publication Critical patent/KR20080006749A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 모듈 실장 테스트 시스템이 개시된다. 상기 메모리 모듈 실장 테스트 시스템에서는 모듈 테스트시 복수개의 테스트 슬랏에 복수개의 메모리 모듈을 장착하여 복수개의 메모리 모듈이 동시에 테스트될 수 있으며 따라서 테스트 타임이 단축될 수 있다. 또한 상기 메모리 모듈 실장 테스트 시스템에서는 RDIMM(Registered Dual In-line Memory Module)용 서버 시스템 또는 FBDIMM(Fully Buffered Dual In-line Memory Module)용 서버 시스템을 이용하여 고속 UDIMM(Unbuffered Dual In-line Memory Module)이 테스트될 수 있다.

Description

메모리 모듈 실장 테스트 시스템{Memory module test system using server system}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 메모리 시스템을 나타내는 블록도이다.
도 2는 본 발명의 제1실시예에 따른 메모리 모듈 실장 테스트 시스템을 개략적으로 나타내는 블록도이다.
도 3은 도 2에 도시된 메모리 모듈 실장 테스트 시스템을 실제로 구현한 예를 나타내는 도면이다.
도 4는 도 2에 도시된 메모리 모듈 실장 테스트 시스템을 실제로 구현한 다른 예를 나타내는 도면이다.
도 5는 본 발명의 제2실시예에 따른 메모리 모듈 실장 테스트 시스템을 개략적으로 나타내는 블록도이다.
도 6은 도 5에 도시된 메모리 모듈 실장 테스트 시스템을 실제로 구현한 예를 나타내는 도면이다.
도 7은 도 5에 도시된 메모리 모듈 실장 테스트 시스템을 실제로 구현한 다른 예를 나타내는 도면이다.
본 발명은 메모리 모듈 테스트에 관한 것으로, 특히 메모리 모듈 실장 테스트 시스템에 관한 것이다.
반도체 칩은 하나의 단품으로 동작할 수도 있지만 응용(Application)이 다양화되고 용량이 고집적화됨에 따라 여러 종류의 반도체 칩을 하나로 모듈화하여 많이 사용하고 있다. 대표적인 것이 여러개의 메모리 칩을 하나로 모듈화하여 구성한 메모리 모듈이다.
메모리 모듈이 정상적으로 동작하는지 여부를 확인하기 위해서는 메모리 모듈의 특성을 정확히 테스트하는 것이 필요하다. 현재 메모리 모듈 테스트 방식으로는, 메모리 테스트 장비를 사용하는 방식과 메모리 모듈을 사용하는 시스템에 직접 실장하여 테스트하는 방식이 있다.
메모리 테스트 장비를 사용하는 방식은, 메모리 모듈이 실제로 설치되어 사용되는 환경이 아니라 별도의 실험환경에서 테스트가 수행됨으로 인하여 실제 사용환경에서의 각종 잡음 등에 대한 특성을 테스트하지 못하므로 테스트의 정확도가 떨어지는 단점이 있다. 따라서 근래에는 실장 테스트 방식이 많이 사용되고 있으며 실장 테스트 방식의 일예가 미국특허 번호 US 6,357,022 B1에 개시되어 있다.
그런데 실장 테스트 방식은 메모리 모듈의 용량이 대용량화됨으로 인해 테스트 타임이 증가하고 양산성이 떨어지는 단점이 있다. 그리고 메모리 모듈이 고속화 됨에 따라 일반적인 실장 테스트 방식으로는 고속 UDIMM(Unbuffered Dual In-line Memory Module)을 테스트할 수 없는 단점이 있다.
따라서 본 발명이 이루고자하는 기술적 과제는, 복수개의 메모리 모듈을 병렬로 동시에 테스트 가능하도록 하여 테스트 타임을 감소시킬 수 있는 메모리 모듈 실장 테스트 시스템을 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 고속 UDIMM을 테스트할 수 있는 메모리 모듈 실장 테스트 시스템을 제공하는 데 있다.
상기 기술적 과제들을 달성하기 위한 본 발명의 일실시예에 따른 메모리 모듈 실장 테스트 시스템은, 적어도 하나의 모듈 소켓을 구비하는 마더 보드(mother board), 실장 테스트시 메모리 모듈을 삽입하기 위한 적어도 하나의 테스트 소켓을 구비하는 테스트 보드, 및 상기 마더 보드와 상기 테스트 보드를 전기적으로 연결하는 연결수단을 구비하고, 신호들의 특성을 보정하기 위해 위상동기루프(PLL) 및 레지스터가 상기 테스트 보드 상에 장착되는 것을 특징으로 한다.
상기 마더 보드의 상기 모듈 소켓은 RDIMM(Registered Dual In-line Memory Module) 인터페이스를 지원하고 상기 테스트 보드의 상기 테스트 소켓은 UDIMM(Unbuffered Dual In-line Memory Module) 인터페이스를 지원한다.
상기 기술적 과제들을 달성하기 위한 본 발명의 다른 실시예에 따른 메모리 모듈 실장 테스트 시스템은, 적어도 하나의 모듈 소켓을 구비하는 마더 보 드(mother board), 실장 테스트시 메모리 모듈을 삽입하기 위한 적어도 하나의 테스트 소켓을 구비하는 테스트 보드, 및 상기 마더 보드와 상기 테스트 보드를 전기적으로 연결하는 연결수단을 구비하고, FBDIMM(Fully Buffered Dual In-line Memory Module)에 사용되는 AMB(Advanced Memory Buffer)가 상기 테스트 보드 상에 장착되는 것을 특징으로 한다.
상기 마더 보드의 상기 모듈 소켓은 FBDIMM(Fully Buffered Dual In-line Memory Module) 인터페이스를 지원하고 상기 테스트 보드의 상기 테스트 소켓은 UDIMM(Unbuffered Dual In-line Memory Module) 인터페이스를 지원한다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 일반적인 메모리 시스템을 나타내는 블록도이다. 이하 도 1에 도시된 메모리 시스템을 참고하여 본 발명에 따른 메모리 모듈 실장 테스트 시스템을 설명한다.
도 1을 참조하면, 메모리 시스템은 두개의 채널(CHANNEL A, CHANNEL B)을 이용하며 각 채널에는 복수개의 메모리 모듈 슬랏(slot)이 장착된다. 즉 채널(CHANNEL A)에는 복수개의 메모리 모듈 슬랏(SL1-A,SL2-A,SL3-A,SL4-A)이 장착되 고 채널(CHANNEL B)에는 복수개의 메모리 모듈 슬랏(SL1-B,SL2-B,SL3-B,SL4-B)이 장착된다. 그리고 두개의 채널(CHANNEL A, CHANNEL B)은 메모리 콘트롤러(11)에 연결된다. 메모리 모듈 슬랏들에는 메모리 모듈들이 삽입된다.
도 2는 본 발명의 제1실시예에 따른 메모리 모듈 실장 테스트 시스템을 개략적으로 나타내는 블록도이다. 본 발명의 제1실시예에 따른 메모리 모듈 실장 테스트 시스템은 RDIMM(Registered Dual In-line Memory Module)용 서버(server) 시스템을 이용한다. 여기에서는 도 1에 도시된 채널(CHANNEL A)를 기준으로 설명된다.
도 2를 참조하면, 본 발명의 제1실시예에 따른 메모리 모듈 실장 테스트 시스템(200)에서는 하나의 메모리 모듈 슬랏(SL1-A)에 동일한 두개의 테스트 슬랏(TSL1-A, TSL1'-A)이 연결되고 두개의 테스트 슬랏(TSL1-A, TSL1'-A)은 메모리 모듈 슬랏(SL1-A)으로부터 오는 모든 신호들을 공유하도록 구성된다. 여기에서는 하나의 메모리 모듈 슬랏(SL1-A)에 동일한 두개의 테스트 슬랏(TSL1-A, TSL1'-A)이 연결된 경우가 도시되어 있으나, 3개 이상의 테스트 슬랏이 연결될 수 있음은 자명하다.
이와 같이 구성됨으로써, 모듈 테스트시 두개의 테스트 슬랏(TSL1-A, TSL1'-A)에 두개의 메모리 모듈을 장착하여 두개의 메모리 모듈이 동시에 테스트될 수 있으므로 테스트 타임이 단축될 수 있다.
또한 본 발명의 제1실시예에 따른 메모리 모듈 실장 테스트 시스템(200)에서는 신호들의 AC 특성(지연시간 등)을 보정하기 위해 위상동기루프(PLL)(21) 및 레지스터(23)가 메모리 모듈 슬랏(SL1-A)과 테스트 슬랏(TSL1-A, TSL1'-A) 사이에 장 착된다. 위상동기루프(PLL)(21)는 메모리 모듈 슬랏(SL1-A)으로부터 오는 클럭신호(CK)의 AC 특성을 보정하기 위해 메모리 모듈 슬랏(SL1-A)과 테스트 슬랏(TSL1-A, TSL1'-A) 사이에 연결된다. 그리고 레지스터(23)는 메모리 모듈 슬랏(SL1-A)으로부터 오는 명령(CM) 및 어드레스(AD)의 AC 특성을 보상하기 위해 메모리 모듈 슬랏(SL1-A)과 테스트 슬랏(TSL1-A, TSL1'-A) 사이에 연결된다. 위상동기루프(PLL)(21) 및 레지스터(23)는 당업자에게 자명한 것이므로 여기에서 상세한 구성 및 동작은 생략한다.
이상에서와 같이 본 발명의 제1실시예에 따른 메모리 모듈 실장 테스트 시스템(200)에서는 위상동기루프(PLL)(21) 및 레지스터(23)가 장착되어 신호들의 AC 특성을 보정해 주므로, 메모리 모듈 슬랏(SL1-A)이 RDIMM 인터페이스를 지원하는 슬랏이더라도 테스트 슬랏(TSL1-A, TSL1'-A)에 고속의 UDIMM을 삽입하여 테스트될 수 있다. 다시말해 위상동기루프(PLL)(21) 및 레지스터(23)가 장착됨으로써, 메모리 모듈 슬랏(SL1-A)이 RDIMM 용 슬랏이더라도 테스트 슬랏(TSL1-A, TSL1'-A)에 삽입되는 UDIMM을 RDIMM 처럼 동작 시켜 테스트할 수 있다. 현재 RDIMM이 667Mbps 및 800Mbps 까지 지원 가능하므로 본 발명의 제1실시예에 따른 메모리 모듈 실장 테스트 시스템을 사용하여 800Mbps의 UDIMM 까지 테스트가 가능하다.
도 3은 도 2에 도시된 메모리 모듈 실장 테스트 시스템을 실제로 구현한 예를 나타내는 도면이다. 도 3에 도시된 메모리 모듈 실장 테스트 시스템(200A)은 RDIMM용 서버(server) 시스템을 개조없이 이용하는 경우를 나타낸다.
도 3을 참조하면, 메모리 모듈 실장 테스트 시스템(200A)은 복수개의 모듈 소켓(SL1-A,SL2-A,SL1-B,SL2-B)을 포함하는 RDIMM용 마더 보드(mother board)(31), 및 실장 테스트시 UDIMM을 삽입하기 위한 복수개의 테스트 소켓(TSL1-A,TSL1'-A,TSL1-B,TSL1'-B)을 포함하는 테스트 보드(33)를 구비한다. 테스트 보드(33) 상에는 신호들의 AC 특성(지연시간 등)을 보정하기 위해 위상동기루프(PLL)/레지스터(35)가 장착된다.
그리고 메모리 모듈 실장 테스트 시스템(200A)은, 마더 보드(31)와 테스트 보드(33)를 전기적으로 연결하기 위한 연결수단으로서, 인터페이스 소켓(36,37) 및 인터페이스 보드(38,39)를 구비한다. 인터페이스 소켓(36,37)은 테스트 보드(33)의 하측 면에 배치되고 위상동기루프(PLL)/레지스터(35) 및 테스트 소켓(TSL1-A,TSL1'-A,TSL1-B,TSL1'-B)과 전기적으로 연결된다. 인터페이스 보드(38,39)는 인터페이스 소켓(36,37)과 모듈 소켓(SL1-A,SL2-A,SL1-B,SL2-B) 사이에 삽입되어 인터페이스 소켓(36,37)과 모듈 소켓(SL1-A,SL2-A,SL1-B,SL2-B)을 연결시키는 역할을 한다. 위상동기루프(PLL)/레지스터(35)는 테스트 보드(33)에 장착되지 않고 인터페이스 보드(38,39)에 장착될 수도 있다.
여기에서 마더 보드(31) 상의 모듈 소켓(SL1-A,SL2-A)과 테스트 보드(33) 상의 테스트 소켓(TSL1-A,TSL1'-A)은 도 1에 도시된 채널(CHANNEL A)에 연결되고 마더 보드(31) 상의 모듈 소켓(SL1-B,SL2-B)과 테스트 보드(33) 상의 테스트 소켓(TSL1-B,TSL1'-B)은 도 1에 도시된 채널(CHANNEL B)에 연결된다. 그리고 모듈 소켓(SL1-A)은 도 2에 도시된 메모리 모듈 슬랏(SL1-A)에 해당하고 위상동기루프(PLL)/레지스터(35)는 도 2에 도시된 위상동기루프(PLL)(21) 및 레지스터(23)에 해당한다. 테스트 소켓(TSL1-A,TSL1'-A)은 도 2에 도시된 테스트 슬랏(TSL1-A, TSL1'-A)에 해당한다.
메모리 모듈 실장 테스트 시스템(200A)은 RDIMM용 서버(server) 시스템을 이용하는 경우이므로 마더 보드(31) 상의 모듈 소켓(SL1-A,SL2-A,SL1-B,SL2-B)은 RDIMM(Registered Dual In-line Memory Module) 인터페이스를 지원한다. 그리고 테스트 보드(33) 상의 테스트 소켓(TSL1-A,TSL1'-A,TSL1-B,TSL1'-B)은 UDIMM(Unbuffered Dual In-line Memory Module) 인터페이스를 지원한다. 메모리 모듈 테스트시 테스트 소켓(TSL1-A,TSL1'-A,TSL1-B,TSL1'-B)에 UDIMM들이 삽입되어 테스트된다.
도 4는 도 2에 도시된 메모리 모듈 실장 테스트 시스템을 실제로 구현한 다른 예를 나타내는 도면이다. 도 4에 도시된 메모리 모듈 실장 테스트 시스템(200B)은 RDIMM용 서버 시스템을 역으로(reverse) 개조하여 이용하는 경우를 나타낸다.
도 4에 도시된 메모리 모듈 실장 테스트 시스템(200B)이 도 3에 도시된 메모리 모듈 실장 테스트 시스템(200A)과 다른 점은 마더 보드(31)와 테스트 보드(33)를 전기적으로 연결하기 위한 연결수단(41)으로서, 커넥터, 플렉시블(flexible) PCB, 또는 전도성 있는 철심을 사용한다는 것이다. 메모리 모듈 실장 테스트 시스템(200B)에서는 마더 보드(31)가 뒤집힌 상태에서 커넥터, 플렉시블(flexible) PCB, 또는 전도성 있는 철심에 의해 마더 보드(31)의 뒷면이 테스트 보드(33)의 하측 면에 연결된다.
도 5는 본 발명의 제2실시예에 따른 메모리 모듈 실장 테스트 시스템을 개략 적으로 나타내는 블록도이다. 본 발명의 제2실시예에 따른 메모리 모듈 실장 테스트 시스템은 FBDIMM(Fully Buffered Dual In-line Memory Module)용 서버(server) 시스템을 이용한다. 여기에서는 도 1에 도시된 채널(CHANNEL A)를 기준으로 설명된다.
도 5를 참조하면, 본 발명의 제2실시예에 따른 메모리 모듈 실장 테스트 시스템(500)에서는 FBDIMM에 장착되는 AMB(Advanced Memory Buffer)(51)가 메모리 모듈 슬랏(SL1-A)과 테스트 슬랏(TSL1-A, TSL1'-A) 사이에 장착된다. AMB(51)의 DDR(Double Data Rate) 인터페이스(512)에 동일한 두개의 테스트 슬랏(TSL1-A, TSL1'-A)이 연결되고, 두개의 테스트 슬랏(TSL1-A, TSL1'-A)은 AMB(51)를 통해 메모리 모듈 슬랏(SL1-A)으로부터 오는 모든 신호들을 공유하도록 구성된다. 여기에서는 AMB(51)에 두개의 테스트 슬랏(TSL1-A, TSL1'-A)이 연결된 경우가 도시되어 있으나, 3개 이상의 테스트 슬랏이 연결될 수 있음은 자명하다.
AMB(51)는 채널 인터페이스(511)를 통해 모듈 슬랏(SL1-A)과 링크(link) 신호들(LS)을 주고 받는다. 링크 신호들(LS)은 최대 4.8Gbps의 고속전송 특성을 가지며 고유의 프로토콜(protocol)을 갖는다. 채널 인터페이스(511)를 통해 AMB(51)로 전송되는 PS(Primary Southbound) 신호는 AMB(51) 내에서 DDR2 규격에 해당하는 속도와 프로토콜을 갖는 신호로 재구성되며 재구성된 신호는 DDR 인터페이스(512)로 구동된다. AMB(51)는 당업자에게 자명한 것이므로 여기에서 상세한 구성 및 동작은 생략한다.
또한 본 발명의 제2실시예에 따른 메모리 모듈 실장 테스트 시스템(500)에서 는 첫단의 AMB(51)의 SS(Secondary Southbound) 신호를 다음단의 AMB(52)의 PS(Primary Southbound) 신호로 사용할 수 있으며 다음단의 AMB(51)의 DDR 인터페이스(522)에 다른 두개의 테스트 슬랏(TSL2-A, TSL2'-A)이 연결될 수 있다. AMB의 프로토콜에는 최대 8개의 AMB를 사용할 수 있도록 정의되어 있으므로 최대 8개의 AMB를 장착할 수 있다.
따라서 8개의 AMB가 장착되고 각각의 AMB에 두개의 테스트 슬랏이 연결된다면 최대 16개의 테스트 슬랏이 장착될 수 있으며 따라서 모듈 테스트시 최대 16개의 UDIMM을 16개의 테스트 슬랏에 삽입하여 동시에 테스트할 수 있다. 그 결과 테스트 타임이 크게 단축될 수 있다.
이상에서와 같이 본 발명의 제2실시예에 따른 메모리 모듈 실장 테스트 시스템(500)에서는 FBDIMM에 사용되는 AMB가 장착됨으로써, 메모리 모듈 슬랏(SL1-A)이 FBDIMM 용 슬랏이더라도 테스트 슬랏(TSL1-A, TSL1'-A, TSL2-A, TSL2'-A)에 삽입되는 UDIMM을 FBDIMM 처럼 동작시켜 테스트할 수 있다. AMB는 4.8Gbps까지 동작하므로 본 발명의 제2실시예에 따른 메모리 모듈 실장 테스트 시스템을 사용하여 800Mbps의 UDIMM 까지 테스트가 가능하다.
도 6은 도 5에 도시된 메모리 모듈 실장 테스트 시스템을 실제로 구현한 예를 나타내는 도면이다. 도 6에 도시된 메모리 모듈 실장 테스트 시스템(500A)은 FBDIMM용 서버(server) 시스템을 개조없이 이용하는 경우를 나타낸다.
도 6을 참조하면, 메모리 모듈 실장 테스트 시스템(500A)은 복수개의 모듈 소켓(SL1-A,SL2-A,SL1-B,SL2-B)을 포함하는 FBDIMM용 마더 보드(61), 및 실장 테스 트시 UDIMM을 삽입하기 위한 복수개의 테스트 소켓(TSL1-A,TSL1'-A,TSL1-B,TSL1'-B)을 포함하는 테스트 보드(63)를 구비한다. 테스트 보드(63) 상에는 FBDIMM에 사용되는 AMB(65)가 장착된다.
그리고 메모리 모듈 실장 테스트 시스템(500A)은, 마더 보드(61)와 테스트 보드(63)를 전기적으로 연결하기 위한 연결수단으로서, 인터페이스 소켓(66,67) 및 인터페이스 보드(68,69)를 구비한다. 인터페이스 소켓(66,67)은 테스트 보드(63)의 하측 면에 배치되고 AMB(65) 및 테스트 소켓(TSL1-A,TSL1'-A,TSL1-B,TSL1'-B)과 전기적으로 연결된다. 인터페이스 보드(68,69)는 인터페이스 소켓(66,67)과 모듈 소켓(SL1-A,SL2-A,SL1-B,SL2-B) 사이에 삽입되어 인터페이스 소켓(66,67)과 모듈 소켓(SL1-A,SL2-A,SL1-B,SL2-B)을 연결시키는 역할을 한다. AMB(65)는 테스트 보드(63)에 장착되지 않고 인터페이스 보드(68,69)에 장착될 수도 있다.
여기에서 마더 보드(61) 상의 모듈 소켓(SL1-A,SL2-A)과 테스트 보드(63) 상의 테스트 소켓(TSL1-A,TSL1'-A)은 도 1에 도시된 채널(CHANNEL A)에 연결되고 마더 보드(61) 상의 모듈 소켓(SL1-B,SL2-B)과 테스트 보드(63) 상의 테스트 소켓(TSL1-B,TSL1'-B)은 도 1에 도시된 채널(CHANNEL B)에 연결된다. 그리고 모듈 소켓(SL1-A)은 도 5에 도시된 메모리 모듈 슬랏(SL1-A)에 해당하고 AMB(65)는 도 5에 도시된 AMB(51,52)에 해당한다. 테스트 소켓(TSL1-A,TSL1'-A)은 도 5에 도시된 테스트 슬랏(TSL1-A, TSL1'-A)에 해당한다.
메모리 모듈 실장 테스트 시스템(500A)은 FBDIMM용 서버(server) 시스템을 이용하는 경우이므로 마더 보드(61) 상의 모듈 소켓(SL1-A,SL2-A,SL1-B,SL2-B)은 FBDIMM 인터페이스를 지원한다. 그리고 테스트 보드(63) 상의 테스트 소켓(TSL1-A,TSL1'-A,TSL1-B,TSL1'-B)은 UDIMM 인터페이스를 지원한다. 메모리 모듈 테스트시 테스트 소켓(TSL1-A,TSL1'-A,TSL1-B,TSL1'-B)에 UDIMM들이 삽입되어 테스트된다.
도 7은 도 5에 도시된 메모리 모듈 실장 테스트 시스템을 실제로 구현한 다른 예를 나타내는 도면이다. 도 7에 도시된 메모리 모듈 실장 테스트 시스템(500B)은 FBDIMM용 서버 시스템을 역으로(reverse) 개조하여 이용하는 경우를 나타낸다.
도 7에 도시된 메모리 모듈 실장 테스트 시스템(500B)이 도 6에 도시된 메모리 모듈 실장 테스트 시스템(500A)과 다른 점은 마더 보드(61)와 테스트 보드(63)를 전기적으로 연결하기 위한 연결수단(71)으로서, 커넥터, 플렉시블(flexible) PCB, 또는 전도성 있는 철심을 사용한다는 것이다. 메모리 모듈 실장 테스트 시스템(500B)에서는 마더 보드(61)가 뒤집힌 상태에서 커넥터, 플렉시블(flexible) PCB, 또는 전도성 있는 철심에 의해 마더 보드(61)의 뒷면이 테스트 보드(63)의 하측 면에 연결된다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 메모리 모듈 실장 테스트 시스템에서는 모듈 테스트시 복수개의 테스트 슬랏에 복수개의 메모리 모듈을 장착하여 복수개의 메모리 모듈이 동시에 테스트될 수 있다. 따라서 테스트 타임이 단축될 수 있다. 또한 본 발명에 따른 메모리 모듈 실장 테스트 시스템에서는 RDIMM용 서버 시스템 또는 FBDIMM용 서버 시스템을 이용하여 고속 UDIMM이 테스트될 수 있다.

Claims (19)

  1. 적어도 하나의 모듈 소켓을 구비하는 마더 보드(mother board);
    실장 테스트시 메모리 모듈을 삽입하기 위한 적어도 하나의 테스트 소켓을 구비하는 테스트 보드; 및
    상기 마더 보드와 상기 테스트 보드를 전기적으로 연결하는 연결수단을 구비하고,
    신호들의 특성을 보정하기 위해 위상동기루프(PLL) 및 레지스터가 상기 테스트 보드 상에 장착되는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  2. 제1항에 있어서, 상기 연결수단은,
    상기 테스트 보드의 일면에 배치되는 인터페이스 소켓; 및
    상기 인터페이스 소켓과 상기 모듈 소켓 사이에 삽입되는 인터페이스 보드를 구비하는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  3. 제1항에 있어서, 상기 연결수단은 커넥터, 플렉시블(flexible) PCB, 및 전도성 있는 철심중 어느 하나인 것을 특징으로 하는 모듈 실장 테스트 시스템.
  4. 제1항에 있어서, 상기 마더 보드의 상기 모듈 소켓은 RDIMM(Registered Dual In-line Memory Module) 인터페이스를 지원하는 것을 특징으로 하는 모듈 실장 테 스트 시스템.
  5. 제1항에 있어서, 상기 테스트 보드의 상기 테스트 소켓은 UDIMM(Unbuffered Dual In-line Memory Module) 인터페이스를 지원하는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  6. 적어도 하나의 모듈 소켓을 구비하는 마더 보드(mother board);
    실장 테스트시 메모리 모듈을 삽입하기 위한 적어도 하나의 테스트 소켓을 구비하는 테스트 보드; 및
    상기 마더 보드와 상기 테스트 보드를 전기적으로 연결하는 연결수단을 구비하고,
    FBDIMM(Fully Buffered Dual In-line Memory Module)에 사용되는 AMB(Advanced Memory Buffer)가 상기 테스트 보드 상에 장착되는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  7. 제6항에 있어서, 상기 연결수단은,
    상기 테스트 보드의 일면에 배치되는 인터페이스 소켓; 및
    상기 인터페이스 소켓과 상기 모듈 소켓 사이에 삽입되는 인터페이스 보드를 구비하는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  8. 제6항에 있어서, 상기 연결수단은 커넥터, 플렉시블(flexible) PCB, 및 전도성 있는 철심중 어느 하나인 것을 특징으로 하는 모듈 실장 테스트 시스템.
  9. 제6항에 있어서, 상기 마더 보드의 상기 모듈 소켓은 FBDIMM(Fully Buffered Dual In-line Memory Module) 인터페이스를 지원하는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  10. 제6항에 있어서, 상기 테스트 보드의 상기 테스트 소켓은 UDIMM(Unbuffered Dual In-line Memory Module) 인터페이스를 지원하는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  11. 적어도 하나의 모듈 소켓을 구비하는 마더 보드(mother board);
    실장 테스트시 메모리 모듈을 삽입하기 위한 적어도 하나의 테스트 소켓이 상면에 배치되고 상기 테스트 소켓과 전기적으로 연결되는 인터페이스 소켓이 하면에 배치되는 테스트 보드; 및
    상기 마더 보드의 상기 모듈 소켓과 상기 테스트 보드의 상기 인터페이스 소켓 사이에 삽입되는 인터페이스 보드를 구비하는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  12. 제11항에 있어서, 신호들의 특성을 보정하기 위해 위상동기루프(PLL) 및 레 지스터가 상기 테스트 보드의 일면에 장착되는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  13. 제11항에 있어서, 신호들의 특성을 보정하기 위해 위상동기루프(PLL) 및 레지스터가 상기 인터페이스 보드의 일면에 장착되는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  14. 제12항 또는 제13항에 있어서, 상기 마더 보드의 상기 모듈 소켓은 RDIMM(Registered Dual In-line Memory Module) 인터페이스를 지원하는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  15. 제14항에 있어서, 상기 테스트 보드의 상기 테스트 소켓은 UDIMM(Unbuffered Dual In-line Memory Module) 인터페이스를 지원하는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  16. 제11항에 있어서, FBDIMM에 사용되는 AMB(Advanced Memory Buffer)가 상기 테스트 보드의 일면에 장착되는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  17. 제11항에 있어서, FBDIMM에 사용되는 AMB(Advanced Memory Buffer)가 상기 인터페이스 보드의 일면에 배치되는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  18. 제16항 또는 제17항에 있어서, 상기 마더 보드의 상기 모듈 소켓은 FBDIMM(Fully Buffered Dual In-line Memory Module) 인터페이스를 지원하는 것을 특징으로 하는 모듈 실장 테스트 시스템.
  19. 제18항에 있어서, 상기 테스트 보드의 상기 테스트 소켓은 UDIMM(Unbuffered Dual In-line Memory Module) 인터페이스를 지원하는 것을 특징으로 하는 모듈 실장 테스트 시스템.
KR1020060065868A 2006-07-13 2006-07-13 메모리 모듈 실장 테스트 시스템 KR20080006749A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060065868A KR20080006749A (ko) 2006-07-13 2006-07-13 메모리 모듈 실장 테스트 시스템
US11/812,578 US7814379B2 (en) 2006-07-13 2007-06-20 Memory module packaging test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060065868A KR20080006749A (ko) 2006-07-13 2006-07-13 메모리 모듈 실장 테스트 시스템

Publications (1)

Publication Number Publication Date
KR20080006749A true KR20080006749A (ko) 2008-01-17

Family

ID=38950647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060065868A KR20080006749A (ko) 2006-07-13 2006-07-13 메모리 모듈 실장 테스트 시스템

Country Status (2)

Country Link
US (1) US7814379B2 (ko)
KR (1) KR20080006749A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170007585A (ko) * 2015-07-08 2017-01-19 삼성전자주식회사 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9026870B2 (en) 2012-07-27 2015-05-05 Samsung Electronics Co., Ltd. Memory module and a memory test system for testing the same
US10070526B2 (en) * 2016-07-01 2018-09-04 Intel Corporation Connector with structures for bi-lateral decoupling of a hardware interface
TWI756825B (zh) * 2020-09-16 2022-03-01 英業達股份有限公司 適用於非標準連接介面轉接的檢測系統

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178526B1 (en) 1998-04-08 2001-01-23 Kingston Technology Company Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board
KR100394347B1 (ko) 2000-04-19 2003-08-09 삼성전자주식회사 인터페이스 기판 및 이를 이용한 반도체 집적회로 소자테스트 방법
KR20030017053A (ko) 2001-08-23 2003-03-03 주식회사 실리콘 테크 피씨 마더보드를 이용한 반도체 테스트 장치
KR100459867B1 (ko) 2002-05-30 2004-12-03 주식회사 유니테스트 패턴 발생 기판 장치
KR100549425B1 (ko) 2005-04-20 2006-02-06 주식회사 유니테스트 마더보드가 수직 설치된 메모리 실장 테스터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170007585A (ko) * 2015-07-08 2017-01-19 삼성전자주식회사 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법

Also Published As

Publication number Publication date
US20080016400A1 (en) 2008-01-17
US7814379B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
US11317510B2 (en) Load reduced memory module
US7793043B2 (en) Buffered memory architecture
EP3447770B1 (en) High capacity memory system using standard controller component
US6731514B2 (en) Stackable module
US7089412B2 (en) Adaptive memory module
US20180261261A1 (en) Extended capacity memory module with dynamic data buffers
US20070112988A1 (en) Expanding High Speed Transport Interface Hardware Method For Motherboard
KR20080006749A (ko) 메모리 모듈 실장 테스트 시스템
KR20070074362A (ko) 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템
US20060080484A1 (en) System having a module adapted to be included in the system in place of a processor
US20090182922A1 (en) Backplane and communication apparatus
US6899567B2 (en) Memory socket
US20100067187A1 (en) Motherboard
US6366983B1 (en) Method and system for symmetric memory population
US20070118692A1 (en) Computer system and method for selectively supporting at least one registered dual inline memory module or at least one unbuffered dual inline memory module
CN220305791U (zh) 一种转接结构及验证系统
US20110134597A1 (en) Printed circuit board having a non-plated hole with limited drill depth
US11379399B2 (en) Route demultiplexed signal pairs
CN112055499B (zh) 服务器机柜
KR100576176B1 (ko) 메모리 모듈 테스트 장치 및 방법
JP2005063448A (ja) 積層型メモリモジュールおよびメモリシステム
TW201514709A (zh) 轉接卡
US8050043B2 (en) Printed circuit board facilitating expansion of number of memory modules and memory system including the same
KR100321176B1 (ko) 메모리 모듈내 ｐｌｌ 에러 검출장치
JPS62277799A (ja) 基板増設方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J121 Written withdrawal of request for trial