KR20070074362A - 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템 - Google Patents

메모리 모듈의 구성을 변경할 수 있는 메모리 시스템 Download PDF

Info

Publication number
KR20070074362A
KR20070074362A KR1020060002377A KR20060002377A KR20070074362A KR 20070074362 A KR20070074362 A KR 20070074362A KR 1020060002377 A KR1020060002377 A KR 1020060002377A KR 20060002377 A KR20060002377 A KR 20060002377A KR 20070074362 A KR20070074362 A KR 20070074362A
Authority
KR
South Korea
Prior art keywords
memory
connector
memory module
pins
module
Prior art date
Application number
KR1020060002377A
Other languages
English (en)
Other versions
KR100761832B1 (ko
Inventor
이재준
김종훈
박광수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060002377A priority Critical patent/KR100761832B1/ko
Priority to JP2006348010A priority patent/JP4943136B2/ja
Priority to DE102006062578.1A priority patent/DE102006062578B4/de
Priority to US11/649,266 priority patent/US7539035B2/en
Publication of KR20070074362A publication Critical patent/KR20070074362A/ko
Application granted granted Critical
Publication of KR100761832B1 publication Critical patent/KR100761832B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

메모리 시스템은, 시스템 보드 상에 배치되는 제1, 제2, 및 제3 커넥터들과, 제3 커넥터의 핀들에 채널들을 통해 연결되는 메모리 컨트롤러를 포함한다. 제3 커넥터는 제1 커넥터의 핀들과 채널들을 통해 연결되는 핀들 및 제2 커넥터의 핀들과 채널들을 통해 연결되는 핀들을 포함한다. 메모리 시스템이 제1 메모리 용량을 가지는 경우, 제1 커넥터 및 제2 커넥터에 더미 메모리 모듈이 각각 설치되며 제3 커넥터에 제1 메모리 모듈이 설치되는 것에 의해 더미 메모리 모듈 및 제1 메모리 모듈이 메모리 컨트롤러에 연결되고, 메모리 시스템이 제1 메모리 용량 보다 큰 제2 메모리 용량을 가지는 경우, 제1 커넥터 및 제2 커넥터에만 제2 메모리 모듈이 각각 설치되는 것에 의해 제2 메모리 모듈이 메모리 컨트롤러에 연결된다.

Description

메모리 모듈의 구성을 변경할 수 있는 메모리 시스템{Memory system capable of changing the configuration of memory module}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블락 다이어그램이다.
도 2a는 도 1에 도시된 제3 커넥터에 설치되는 제1 메모리 모듈의 실시예를 나타내는 도면이다.
도 2b는 도 1에 도시된 제1 커넥터 및 제2 커넥터에 각각 설치되는 더미 메모리 모듈의 실시예를 나타내는 도면이다.
도 2c는 도 1에 도시된 제1 커넥터 및 제2 커넥터에 각각 설치되는 제2 메모리 모듈의 실시예를 나타내는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 나타내는 블락 다이어그램이다.
도 4는 도 3에 도시된 제2 커넥터에 설치되는 메모리 모듈의 실시예를 나타내는 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 메모리 시스템을 나타내는 블락 다 이어그램이다.
도 6a는 도 5의 메모리 시스템이 x8 메모리 장치를 포함하는 메모리 모듈로 구성되는 경우를 설명하기 위한 도면이다.
도 6b는 도 5의 메모리 시스템이 x4 메모리 장치를 포함하는 메모리 모듈들로 구성되는 경우를 설명하기 위한 도면이다.
< 도면의 주요 부분에 대한 부호의 설명>
110: 제1 커넥터 120: 제2 커넥터
130: 제3 커넥터 C1 ~ C32: 채널들
210: 제1 커넥터 220: 제2 커넥터
310: 제1 커넥터 320: 제2 커넥터
340: 보조 커넥터
본 발명은 메모리 시스템에 관한 것으로, 보다 상세하게는, 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템에 관한 것이다.
디램(DRAM; Dynamic Random Access Memory)과 같은 반도체 메모리 장치는 개인용 컴퓨터(personal computer) 또는 서버(server)와 같은 컴퓨터 시스템(computer system)에서 널리 사용된다. 반도체 메모리 장치의 고성능화 및 고용량화를 실현하기 위해, 다수의 반도체 메모리 장치들이 메모리 모듈에 탑재(mount)되 고 상기 메모리 모듈이 컴퓨터 시스템의 시스템 보드(또는 머더보드(motherboard))에 설치(installation)(또는 삽입)된다.
일반적으로, 메모리 시스템은, 메모리 컨트롤러(memory controller), 메모리 모듈(memory module), 및 메모리 모듈이 설치되는 커넥터(connector)(또는 소켓(socket))를 포함한다. 커넥터는 메모리 컨트롤러와 메모리 모듈을 시스템 보드의 채널들(channels)(또는 전선들(wires))을 통해 연결한다.
한편, 메모리 시스템의 사용자(user)는 메모리 모듈의 구성을 변경하여 사용하기를 원한다. 즉, 사용자는 메모리 모듈의 개수를 조절하여 고용량(high capacity)의 메모리 시스템 또는 저용량의 메모리 시스템을 선택적으로 사용하기를 원한다.
본 발명이 이루고자 하는 기술적 과제는 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 메모리 시스템은, 시스템 보드 상에 배치되는 제1 커넥터; 상기 시스템 보드 상에 배치되는 제2 커넥터; 상기 시스템 보드 상에 배치되고, 상기 제1 커넥터의 핀들과 채널들을 통해 연결되는 핀들 및 상기 제2 커넥터의 핀들과 채널들을 통해 연결되는 핀들을 포함하는 제3 커넥터; 및 상기 제3 커넥터의 핀들에 채널들을 통해 연결되는 메모리 컨트롤러를 구비하며, 메모리 시스템이 제1 메모리 용량을 가지는 경우, 상기 제1 커넥터 및 상기 제2 커넥터에 더미 메모리 모듈이 각각 설치되며 상기 제3 커넥터에 제1 메모리 모듈이 설치되는 것에 의해 상기 더미 메모리 모듈 및 상기 제1 메모리 모듈이 상기 메모리 컨트롤러에 연결되고, 상기 메모리 시스템이 상기 제1 메모리 용량 보다 큰 제2 메모리 용량을 가지는 경우, 상기 제1 커넥터 및 제2 커넥터에만 제2 메모리 모듈이 각각 설치되는 것에 의해 상기 제2 메모리 모듈이 상기 메모리 컨트롤러에 연결되는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 더미 메모리 모듈은 종단 저항을 포함하고, 상기 종단 저항의 일 단자에는 전원 전압이 인가된다.
바람직한 실시예에 따르면, 상기 제1 메모리 모듈은 x8 메모리 장치를 포함하고, 상기 제2 메모리 모듈은 x4 메모리 장치를 포함한다.
바람직한 실시예에 따르면, 상기 제1 메모리 모듈, 제2 메모리 모듈, 및 더미 메모리 모듈은 각각 SIMM이다.
바람직한 실시예에 따르면, 상기 제1 커넥터의 핀들 중 일부는 상기 시스템 보드 내부의 바이어(via)들을 통해 상기 제3 커넥터의 핀들에 연결된다.
바람직한 실시예에 따르면, 상기 제1 메모리 모듈의 메모리 용량은 상기 제2 메모리 모듈의 메모리 용량과 동일하다.
상기 기술적 과제를 달성하기 위하여 본 발명의 다른 실시예에 따른 메모리 시스템은, 시스템 보드 상에 배치되는 제1 커넥터; 상기 시스템 보드 상에 배치되고, 상기 제1 커넥터의 핀들 중 일부에 채널들을 통해 연결되는 핀들을 포함하는 제2 커넥터; 및 상기 제1 커넥터의 핀들 중 일부 및 상기 제2 커넥터의 핀들에 채 널들을 통해 연결되는 메모리 컨트롤러를 구비하며, 메모리 시스템이 제1 메모리 용량을 가지는 경우, 상기 제1 커넥터에만 제1 메모리 모듈이 설치되는 것에 의해 상기 제1 메모리 모듈이 상기 메모리 컨트롤러에 연결되고, 상기 메모리 시스템이 상기 제1 메모리 용량 보다 큰 제2 메모리 용량을 가지는 경우, 상기 제1 커넥터에 제2 메모리 모듈이 설치되고 상기 제2 커넥터에 제3 메모리 모듈이 설치되는 것에 의해 상기 제2 메모리 모듈 및 상기 제3 메모리 모듈이 상기 메모리 컨트롤러에 연결되는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 제1 메모리 모듈은 x8 메모리 장치를 포함하고, 상기 제2 메모리 모듈은 x4 메모리 장치 및 종단 저항을 포함하고, 상기 제3 메모리 모듈은 x4 메모리 장치를 포함한다.
바람직한 실시예에 따르면, 상기 종단 저항의 일 단자에는 전원 전압이 인가되고, 상기 제1 메모리 모듈, 상기 제2 메모리 모듈, 및 상기 제3 메모리 모듈은 각각 SIMM이다.
바람직한 실시예에 따르면, 상기 제1 커넥터의 핀들 중 일부는 상기 시스템 보드 내부의 바이어(via)들을 통해 상기 메모리 컨트롤러에 연결된다.
바람직한 실시예에 따르면, 상기 제1 메모리 모듈의 메모리 용량, 제2 메모리 모듈의 메모리 용량, 및 제3 메모리 모듈의 메모리 용량은 서로 동일하다.
상기 기술적 과제를 달성하기 위하여 본 발명의 또 다른 실시예에 따른 메모리 시스템은, 시스템 보드 상에 배치되는 제1 커넥터; 상기 시스템 보드 상에 배치되는 제2 커넥터; 상기 제1 커넥터 및 상기 제2 커넥터 상에 설치되고, 상기 제1 커넥터의 핀들 및 상기 제2 커넥터의 핀들에 연결된 핀들을 포함하는 보조 커넥터; 및 상기 제1 커넥터의 핀들 및 상기 제2 커넥터의 핀들에 채널들을 통해 연결되는 메모리 컨트롤러를 구비하며, 메모리 시스템이 제1 메모리 용량을 가지는 경우, 상기 보조 커넥터에 제1 메모리 모듈이 설치되는 것에 의해 상기 제1 메모리 모듈이 상기 메모리 컨트롤러에 연결되고, 상기 메모리 시스템이 제1 메모리 용량 보다 큰 제2 메모리 용량을 가지는 경우, 상기 설치된 보조 커넥터가 제거되고 상기 제1 커넥터 및 상기 제2 커넥터에 제2 메모리 모듈이 각각 설치되는 것에 의해 제2 메모리 모듈이 상기 메모리 컨트롤러에 연결되는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 제1 메모리 모듈은 x8 메모리 장치를 포함하고, 상기 제2 메모리 모듈은 x4 메모리 장치를 포함한다.
바람직한 실시예에 따르면, 상기 제1 메모리 모듈 및 상기 제2 메모리 모듈은 각각 SIMM이고, 상기 제1 커넥터의 핀들 중 일부는 상기 시스템 보드 내부의 바이어(via)들을 통해 상기 메모리 컨트롤러에 연결된다.
바람직한 실시예에 따르면, 상기 제1 메모리 모듈의 메모리 용량은 상기 제2 메모리 모듈의 메모리 용량과 동일하다.
이러한 본 발명에 따른 메모리 시스템은 메모리 모듈의 구성을 변경할 수 있다. 따라서, 사용자는 저용량 메모리 시스템 또는 고용량 메모리 시스템을 선택적으로 사용할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도 면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블락 다이어그램이다. 도 1을 참조하면, 메모리 시스템(100)은, 제1 커넥터(110), 제2 커넥터(120), 제3 커넥터(130), 및 메모리 컨트롤러(140)를 구비한다. 제1 커넥터(110), 제2 커넥터(120), 제3 커넥터(130), 및 메모리 컨트롤러(140)는 시스템 보드(미도시) 상에 배치될 수 있다.
제1 커넥터(110), 제2 커넥터(120), 및 제3 커넥터(130)는, 메모리 컨트롤러(140)와, 제1 커넥터(110), 제2 커넥터(120), 및 제3 커넥터(130)에 각각 설치되는 메모리 모듈을 시스템 보드의 채널들(C1 ~ C32)을 통해 연결한다. 즉, 제1 커넥터(110)의 핀들(P1), 제2 커넥터(120)의 핀들(P2), 및 제3 커넥터(130)의 핀들(P3)은 시스템 보드의 채널들(C1 ~ C32)을 통해 메모리 컨트롤러(140)에 연결(또는 라우팅(routing))된다. 각각의 채널들(C1 ~ C32)은 데이터를 전달하는 데이터 채널이다.
제1 커넥터(110)의 핀들(P1)은 대응하는 채널들을 통해 제3 커넥터(130)의 핀들(P3)에 연결되고, 제3 커넥터(130)의 핀들(P3)은 대응하는 채널들을 통해 메모리 컨트롤러(140)에 연결된다. 제3 채널(C3)과 같이 제2 커넥터(120)의 핀들(P2)에 연결되지 않는 채널들(C3, C5, ..., C31)은, 예를 들어, 시스템 보드 내부의 바이어(via)들을 통해 연결되는 채널들일 수 있다. 제1 커넥터(110)에서 사용되지 않는 핀들은 사선(slant line)으로 도시된다.
제2 커넥터(120)의 핀들(P2)은 대응하는 채널들을 통해 제3 커넥터(130)의 핀들(P3)에 연결되고, 제3 커넥터(130)의 핀들(P3)은 대응하는 채널들을 통해 메모리 컨트롤러(140)에 연결된다. 제2 커넥터(120)에서 사용되지 않는 핀들은 사선으로 도시된다.
메모리 시스템(100)이 제1 메모리 용량(또는 제1 데이터 저장 용량)을 가지는 경우, 제1 커넥터(110) 및 제2 커넥터(120)에 더미(dummy) 메모리 모듈(미도시)이 각각 설치되고, 제3 커넥터(130)에 제1 메모리 모듈(미도시)이 설치된다.
상기 제1 메모리 모듈의 실시예는 도 2a에 도시되고, 상기 더미 메모리 모듈의 실시예는 도 2b에 도시된다.
도 2a를 참조하면, 제1 메모리 모듈(150)은 32핀(pin) SIMM(Single In-line Memory Module)이고, 4개의 메모리 장치들(DRAM)을 포함한다. 각각의 메모리 장치들(DRAM)의 데이터 버스 폭(data bus width)은 x8이고, 각각의 메모리 장치들(DRAM)의 데이터 핀들(DQ pins)은 제1 메모리 모듈(150)의 핀들(또는 탭들(taps))에 연결된다.
도 2b를 참조하면, 더미 메모리 모듈(160)은 SIMM으로서 메모리 모듈이 탑재되지 않으며, 더미 메모리 모듈(160)의 핀들에 연결된 종단 저항들(termination resistors)(RT)을 포함한다. 각각의 종단 저항들(RT)의 일 단자(terminal)에는 전원 전압(VDD)이 인가될 수 있다.
종단 저항들(RT)을 포함하는 더미 메모리 모듈(160)이 제1 커넥터(110) 및 제2 커넥터(120)에 설치되는 것에 의해 채널에서의 신호의 반사(reflection)가 감소되므로, 데이터 채널의 신호 충실도(Signal Integrity)가 향상될 수 있다. 더미 메모리 모듈(160)에서 사용되지 않는 핀들은 사선으로 도시된다.
다시 도 1을 참조하면, 메모리 시스템(100)이 제1 메모리 용량 보다 큰 제2 메모리 용량을 가지는 경우, 제1 커넥터(110) 및 제2 커넥터(120)에만 제2 메모리 모듈(미도시)이 각각 설치되고, 제3 커넥터(130)에는 상기 제1 메모리 모듈(150)이 설치되지 않는다.
상기 제2 메모리 모듈의 실시예는 도 2c에 도시된다. 도 2c를 참조하면, 제2 메모리 모듈(170)은 SIMM이고, 4개의 메모리 장치들(DRAM)을 포함한다. 각각의 메모리 장치들(DRAM)의 데이터 버스 폭은 x4이고, 각각의 메모리 장치들(DRAM)의 데이터 핀들은 제2 메모리 모듈(170)의 핀들에 연결된다. 제2 메모리 모듈(170)에서 사용되지 않는 핀들은 사선으로 도시된다. 한편, 제2 메모리 모듈(170)의 메모리 용량은 제1 메모리 모듈(150)의 메모리 용량과 동일하다.
다시 도 1을 참조하면, 메모리 컨트롤러(140)는, 제1 커넥터(110), 제2 커넥터(120), 및 제3 커넥터들(130)에 설치되는 메모리 모듈의 메모리 장치로/로부터 데이터가 채널들(C1 ~ C32)을 통해 입력/출력되도록 제어한다. 메모리 컨트롤러(140)는 칩셋(chipset)이라고도 한다.
전술한 바와 같이, 본 발명에 따른 메모리 시스템(100)은 메모리 컨트롤러(140)에 의해 제어되는 메모리 모듈의 구성을 변경할 수 있다. 따라서, 사용자는 제1 메모리 모듈(150)을 포함하는 저용량 메모리 시스템 또는 두 개의 제2 메모리 모듈들(170)을 포함하는 고용량 메모리 시스템을 선택적으로 사용할 수 있다.
한편, 본 발명에 따른 메모리 시스템(100)은 메모리 모듈이 SIMM인 실시예로 하여 설명되었지만, 본 발명에 따른 메모리 시스템(100)은 메모리 모듈이 SIMM과 동일한 데이터 버스 폭을 가지는 DIMM(Dual In-line Memory Module)인 경우에도 적용될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 나타내는 블락 다이어그램이다. 도 3을 참조하면, 메모리 시스템(200)은, 제1 커넥터(210), 제2 커넥터(220), 및 메모리 컨트롤러(230)를 구비한다. 제1 커넥터(210), 제2 커넥터(220), 및 메모리 컨트롤러(230)는 시스템 보드(미도시) 상에 배치될 수 있다.
제1 커넥터(210) 및 제2 커넥터(220)는, 메모리 컨트롤러(230)와, 제1 커넥터(210) 및 제2 커넥터(220)에 각각 설치되는 메모리 모듈을 시스템 보드의 채널들(C1 ~ C32)을 통해 연결한다. 즉, 제1 커넥터(210)의 핀들(P1) 및 제2 커넥터(120)의 핀들(P2)은 시스템 보드의 채널들(C1 ~ C32)을 통해 메모리 컨트롤러(230)에 연결된다. 각각의 채널들(C1 ~ C32)은 데이터를 전달하는 데이터 채널이다.
제1 커넥터(210)의 핀들(P1)의 일부는 대응하는 채널들을 통해 메모리 컨트롤러(230)에 연결되고, 제1 커넥터(210)의 핀들(P1) 중 일부는 대응하는 채널을 통해 제2 커넥터(220)의 핀들(P2)에 연결된다. 제3 채널(C3)과 같이 제2 커넥터(220)의 핀들(P2)에 연결되지 않는 채널들(C3, C5, ..., C31)은, 예를 들어, 시스템 보드 내부의 바이어(via)들을 통해 연결되는 채널들일 수 있다.
제2 커넥터(220)의 핀들(P2)은 대응하는 채널들을 통해 메모리 컨트롤러 (230)에 연결된다. 제2 커넥터(220)에서 사용되지 않는 핀들은 사선으로 도시된다.
메모리 시스템(200)이 제1 메모리 용량을 가지는 경우, 제1 커넥터(210)에만 제1 메모리 모듈이 설치되고, 제2 커넥터(220)에는 메모리 모듈이 설치되지 않는다. 상기 제1 메모리 모듈의 실시예는 도 2a에 도시된 제1 메모리 모듈(150)과 동일하다.
다시 도 3을 참조하면, 메모리 시스템(200)이 제1 메모리 용량 보다 큰 제2 메모리 용량을 가지는 경우, 제1 커넥터(210)에 제2 메모리 모듈(미도시)이 설치되고, 제2 커넥터(220)에 제3 메모리 모듈(미도시)이 설치된다. 상기 제2 메모리 모듈의 실시예는 도 4에 도시되고, 상기 제3 메모리 모듈의 실시예는 도 2c에 도시된 제2 메모리 모듈(170)과 동일하다.
도 4를 참조하면, 제2 메모리 모듈(240)은 32핀 SIMM이고, 4개의 메모리 장치들(DRAM) 및 종단 저항들(RT)을 포함한다. 각각의 메모리 장치들(DRAM)의 데이터 버스 폭은 x4이고, 각각의 메모리 장치들(DRAM)의 데이터 핀들은 제2 메모리 모듈(240)의 핀들에 연결된다. 상기 데이터 핀들에 연결되지 않는 제2 메모리 모듈(240)의 핀들에는 상기 제3 메모리 모듈에 연결된 채널들을 통해 전달되는 신호들의 충실도를 향상시키기 위해 종단 저항(RT)들이 연결된다. 각각의 종단 저항들(RT)의 일 단자에는 전원 전압(VDD)이 인가될 수 있다.
한편, 제2 메모리 모듈(240)의 메모리 용량 또는 상기 제3 메모리 모듈의 메모리 용량은 각각 상기 제1 메모리 모듈의 메모리 용량과 동일하다.
다시 도 3을 참조하면, 메모리 컨트롤러(230)는 제1 커넥터(210) 및 제2 커 넥터(220)에 설치되는 메모리 모듈의 메모리 장치로/로부터 데이터가 채널들을 통해 입력/출력되도록 제어한다.
전술한 바와 같이, 본 발명에 따른 메모리 시스템(200)은 메모리 컨트롤러(230)에 의해 제어되는 메모리 모듈의 구성을 변경할 수 있다. 따라서, 사용자는 상기 제1 메모리 모듈을 포함하는 저용량 메모리 시스템 또는 제2 메모리 모듈(240) 및 상기 제3 메모리 모듈을 포함하는 고용량 메모리 시스템을 선택적으로 사용할 수 있다.
한편, 본 발명에 따른 메모리 시스템(200)은 메모리 모듈이 SIMM인 실시예로 하여 설명되었지만, 본 발명에 따른 메모리 시스템(200)은 메모리 모듈이 SIMM과 동일한 데이터 버스 폭을 가지는 DIMM인 경우에도 적용될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 메모리 시스템을 나타내는 블락 다이어그램이다. 도 5를 참조하면, 메모리 시스템(300)은, 제1 커넥터(310), 제2 커넥터(320), 및 메모리 컨트롤러(330)를 구비한다.
메모리 시스템(300)은 제1 커넥터(310) 및 제2 커넥터(320) 상에 설치되고, 제1 커넥터의 핀들(P1) 및 제2 커넥터의 핀들(P2)에 연결된 핀들을 포함하는 보조 커넥터(auxiliary connector)(미도시)를 더 구비한다. 상기 보조 커넥터는 인터포저(interposer)라고도 한다.
제1 커넥터(310), 제2 커넥터(320), 및 메모리 컨트롤러(330)는 시스템 보드(미도시) 상에 배치될 수 있다. 제1 커넥터(310) 및 제2 커넥터(320)는, 메모리 컨트롤러(330)와, 제1 커넥터(310) 및 제2 커넥터(320)에 각각 설치되는 메모리 모듈 을 시스템 보드의 채널들(C1 ~ C32)을 통해 연결한다. 즉, 제1 커넥터(310)의 핀들(P1) 및 제2 커넥터(320)의 핀들(P2)은 시스템 보드의 채널들(C1 ~ C32)을 통해 메모리 컨트롤러(330)에 연결된다. 각각의 채널들(C1 ~ C32)은 데이터를 전달하는 데이터 채널이다.
제1 커넥터(310)의 핀들(P1)은 대응하는 채널들을 통해 메모리 컨트롤러(330)에 연결된다. 제3 채널(C3)과 같은 채널들(C3, C5, ..., C31)은, 예를 들어, 시스템 보드 내부의 바이어(via)들을 통해 연결되는 채널들일 수 있다. 제1 커넥터(310)에서 사용되지 않는 핀들은 사선으로 도시된다.
제2 커넥터(320)의 핀들(P2)은 대응하는 채널들을 통해 메모리 컨트롤러(330)에 연결된다. 제2 커넥터(320)에서 사용되지 않는 핀들은 사선으로 도시된다.
메모리 시스템(300)이 제1 메모리 용량을 가지는 경우, 상기 보조 커넥터에만 제1 메모리 모듈이 설치된다. 상기 제1 메모리 모듈의 설치 방법이 도 6a에 도시된다.
도 6a를 참조하면, 제1 커넥터(310) 및 제2 커넥터(320) 상에 상기 보조 커넥터(340)가 설치되고 보조 커넥터(340)에 상기 제1 메모리 모듈(350)이 설치된다. 제1 메모리 모듈(350)의 실시예는 도 2a에 도시된 제1 메모리 모듈(150)과 동일하다.
다시 도 5를 참조하면, 메모리 시스템(300)이 제1 메모리 용량 보다 큰 제2 메모리 용량을 가지는 경우, 상기 설치된 보조 커넥터가 제거되고 제1 커넥터(310) 및 제2 커넥터(320)에 제2 메모리 모듈(미도시)이 각각 설치된다. 상기 제2 메모리 모듈의 설치 방법이 도 6b에 도시된다.
도 6b를 참조하면, 제1 커넥터(310) 및 제2 커넥터(320)에 상기 제2 메모리 모듈(360)이 각각 설치된다. 제2 메모리 모듈(360)의 실시예는 도 2c에 도시된 제2 메모리 모듈(170)과 동일하다. 한편, 제2 메모리 모듈(360)의 메모리 용량은 제1 메모리 모듈(350)의 메모리 용량과 동일하다.
다시 도 5를 참조하면, 메모리 컨트롤러(330)는 제1 커넥터(310) 및 제2 커넥터들(320)(또는 보조 커넥터)에 설치되는 메모리 모듈의 메모리 장치로/로부터 데이터가 채널들을 통해 입력/출력되도록 제어한다.
전술한 바와 같이, 본 발명에 따른 메모리 시스템(300)은 메모리 컨트롤러(330)에 의해 제어되는 메모리 모듈의 구성을 변경할 수 있다. 따라서, 사용자는 제1 메모리 모듈(350)을 포함하는 저용량 메모리 시스템 또는 두 개의 제2 메모리 모듈들(360)을 포함하는 고용량 메모리 시스템을 선택적으로 사용할 수 있다.
한편, 본 발명에 따른 메모리 시스템(300)은 메모리 모듈이 SIMM인 실시예로 하여 설명되었지만, 본 발명에 따른 메모리 시스템(300)은 메모리 모듈이 SIMM과 동일한 데이터 버스 폭을 가지는 DIMM인 경우에도 적용될 수 있다.
이상에서와 같이 도면과 명세서에서 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 메모리 시스템은 메모리 모듈의 구성을 변경할 수 있다. 따라서, 사용자는 저용량 메모리 시스템 또는 고용량 메모리 시스템을 선택적으로 사용할 수 있다.

Claims (18)

  1. 시스템 보드 상에 배치되는 제1 커넥터;
    상기 시스템 보드 상에 배치되는 제2 커넥터;
    상기 시스템 보드 상에 배치되고, 상기 제1 커넥터의 핀들과 채널들을 통해 연결되는 핀들 및 상기 제2 커넥터의 핀들과 채널들을 통해 연결되는 핀들을 포함하는 제3 커넥터; 및
    상기 제3 커넥터의 핀들에 채널들을 통해 연결되는 메모리 컨트롤러를 구비하며,
    메모리 시스템이 제1 메모리 용량을 가지는 경우, 상기 제1 커넥터 및 상기 제2 커넥터에 더미 메모리 모듈이 각각 설치되며 상기 제3 커넥터에 제1 메모리 모듈이 설치되는 것에 의해 상기 더미 메모리 모듈 및 상기 제1 메모리 모듈이 상기 메모리 컨트롤러에 연결되고,
    상기 메모리 시스템이 상기 제1 메모리 용량 보다 큰 제2 메모리 용량을 가지는 경우, 상기 제1 커넥터 및 제2 커넥터에만 제2 메모리 모듈이 각각 설치되는 것에 의해 상기 제2 메모리 모듈이 상기 메모리 컨트롤러에 연결되는 것을 특징으로 하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 더미 메모리 모듈은 종단 저항을 포함하는 것을 특징으로 하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 종단 저항의 일 단자에는 전원 전압이 인가되는 것을 특징으로 하는 메모리 시스템.
  4. 제1항에 있어서,
    상기 제1 메모리 모듈은 x8 메모리 장치를 포함하고, 상기 제2 메모리 모듈은 x4 메모리 장치를 포함하는 것을 특징으로 하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 제1 메모리 모듈, 제2 메모리 모듈, 및 더미 메모리 모듈은 각각 SIMM인 것을 특징으로 하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 제1 커넥터의 핀들 중 일부는 상기 시스템 보드 내부의 바이어(via)들을 통해 상기 제3 커넥터의 핀들에 연결되는 것을 특징으로 하는 메모리 시스템.
  7. 제1항에 있어서,
    상기 제1 메모리 모듈의 메모리 용량은 상기 제2 메모리 모듈의 메모리 용량 과 동일한 것을 특징으로 하는 메모리 시스템.
  8. 시스템 보드 상에 배치되는 제1 커넥터;
    상기 시스템 보드 상에 배치되고, 상기 제1 커넥터의 핀들 중 일부에 채널들을 통해 연결되는 핀들을 포함하는 제2 커넥터; 및
    상기 제1 커넥터의 핀들 중 일부 및 상기 제2 커넥터의 핀들에 채널들을 통해 연결되는 메모리 컨트롤러를 구비하며,
    메모리 시스템이 제1 메모리 용량을 가지는 경우, 상기 제1 커넥터에만 제1 메모리 모듈이 설치되는 것에 의해 상기 제1 메모리 모듈이 상기 메모리 컨트롤러에 연결되고,
    상기 메모리 시스템이 상기 제1 메모리 용량 보다 큰 제2 메모리 용량을 가지는 경우, 상기 제1 커넥터에 제2 메모리 모듈이 설치되고 상기 제2 커넥터에 제3 메모리 모듈이 설치되는 것에 의해 상기 제2 메모리 모듈 및 상기 제3 메모리 모듈이 상기 메모리 컨트롤러에 연결되는 것을 특징으로 하는 메모리 시스템.
  9. 제8항에 있어서,
    상기 제1 메모리 모듈은 x8 메모리 장치를 포함하고,
    상기 제2 메모리 모듈은 x4 메모리 장치 및 종단 저항을 포함하고,
    상기 제3 메모리 모듈은 x4 메모리 장치를 포함하는 것을 특징으로 하는 메모리 시스템.
  10. 제9항에 있어서,
    상기 종단 저항의 일 단자에는 전원 전압이 인가되는 것을 특징으로 하는 메모리 시스템.
  11. 제8항에 있어서,
    상기 제1 메모리 모듈, 상기 제2 메모리 모듈, 및 상기 제3 메모리 모듈은 각각 SIMM인 것을 특징으로 하는 메모리 시스템.
  12. 제8항에 있어서,
    상기 제1 커넥터의 핀들 중 일부는 상기 시스템 보드 내부의 바이어(via)들을 통해 상기 메모리 컨트롤러에 연결되는 것을 특징으로 하는 메모리 시스템.
  13. 제8항에 있어서,
    상기 제1 메모리 모듈의 메모리 용량, 제2 메모리 모듈의 메모리 용량, 및 제3 메모리 모듈의 메모리 용량은 서로 동일한 것을 특징으로 하는 메모리 시스템.
  14. 시스템 보드 상에 배치되는 제1 커넥터;
    상기 시스템 보드 상에 배치되는 제2 커넥터;
    상기 제1 커넥터 및 상기 제2 커넥터 상에 설치되고, 상기 제1 커넥터의 핀 들 및 상기 제2 커넥터의 핀들에 연결된 핀들을 포함하는 보조 커넥터; 및
    상기 제1 커넥터의 핀들 및 상기 제2 커넥터의 핀들에 채널들을 통해 연결되는 메모리 컨트롤러를 구비하며,
    메모리 시스템이 제1 메모리 용량을 가지는 경우, 상기 보조 커넥터에 제1 메모리 모듈이 설치되는 것에 의해 상기 제1 메모리 모듈이 상기 메모리 컨트롤러에 연결되고,
    상기 메모리 시스템이 제1 메모리 용량 보다 큰 제2 메모리 용량을 가지는 경우, 상기 설치된 보조 커넥터가 제거되고 상기 제1 커넥터 및 상기 제2 커넥터에 제2 메모리 모듈이 각각 설치되는 것에 의해 제2 메모리 모듈이 상기 메모리 컨트롤러에 연결되는 것을 특징으로 하는 메모리 시스템.
  15. 제14항에 있어서,
    상기 제1 메모리 모듈은 x8 메모리 장치를 포함하고, 상기 제2 메모리 모듈은 x4 메모리 장치를 포함하는 것을 특징으로 하는 메모리 시스템.
  16. 제14항에 있어서,
    상기 제1 메모리 모듈 및 상기 제2 메모리 모듈은 각각 SIMM인 것을 특징으로 하는 메모리 시스템.
  17. 제14항에 있어서,
    상기 제1 커넥터의 핀들 중 일부는 상기 시스템 보드 내부의 바이어(via)들을 통해 상기 메모리 컨트롤러에 연결되는 것을 특징으로 하는 메모리 시스템.
  18. 제14항에 있어서,
    상기 제1 메모리 모듈의 메모리 용량은 상기 제2 메모리 모듈의 메모리 용량과 동일한 것을 특징으로 하는 메모리 시스템.
KR1020060002377A 2006-01-09 2006-01-09 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템 KR100761832B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060002377A KR100761832B1 (ko) 2006-01-09 2006-01-09 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템
JP2006348010A JP4943136B2 (ja) 2006-01-09 2006-12-25 メモリモジュールの構成を変更可能なメモリシステム
DE102006062578.1A DE102006062578B4 (de) 2006-01-09 2006-12-29 Speichersystem
US11/649,266 US7539035B2 (en) 2006-01-09 2007-01-04 Memory system capable of changing configuration of memory modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002377A KR100761832B1 (ko) 2006-01-09 2006-01-09 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20070074362A true KR20070074362A (ko) 2007-07-12
KR100761832B1 KR100761832B1 (ko) 2007-09-28

Family

ID=38219870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002377A KR100761832B1 (ko) 2006-01-09 2006-01-09 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템

Country Status (4)

Country Link
US (1) US7539035B2 (ko)
JP (1) JP4943136B2 (ko)
KR (1) KR100761832B1 (ko)
DE (1) DE102006062578B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8661207B2 (en) 2008-09-24 2014-02-25 Electronics & Telecommunications Research Institute Method and apparatus for assigning a memory to multi-processing unit

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897601B1 (ko) * 2006-12-29 2009-05-14 삼성전자주식회사 시스템의 오작동 방지를 위한 비휘발성 메모리 모듈 및이를 구비한 시스템
KR20110050923A (ko) * 2009-11-09 2011-05-17 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 모듈 및 이를 구비하는 반도체 메모리 시스템
JP2011108123A (ja) * 2009-11-20 2011-06-02 Elpida Memory Inc 終端基板、メモリシステム及びその反射波抑制方法
KR102365111B1 (ko) 2014-07-07 2022-02-18 삼성전자주식회사 메모리 모듈 세트, 이를 포함한 반도체 메모리 장치 및 반도체 메모리 시스템
US10657081B2 (en) * 2017-08-25 2020-05-19 Micron Technology, Inc. Individually addressing memory devices disconnected from a data bus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05298181A (ja) * 1992-04-15 1993-11-12 Kokusai Electric Co Ltd 増設メモリに対するセレクト信号割り振り回路
JP3398694B2 (ja) * 1999-08-26 2003-04-21 エヌイーシーシステムテクノロジー株式会社 メモリモジュール変換コネクタ及び情報処理装置
KR100608346B1 (ko) * 2000-06-30 2006-08-09 주식회사 하이닉스반도체 반도체 메모리 장치의 시스템 버스 구조
JP2002132402A (ja) * 2000-10-20 2002-05-10 Mitsubishi Electric Corp 負荷調整ボード及び情報処理装置
JP4014801B2 (ja) 2000-12-28 2007-11-28 株式会社ルネサステクノロジ 不揮発性メモリ装置
JP2002297274A (ja) * 2001-03-30 2002-10-11 Toshiba Corp コンピュータシステム、このシステムにおいて使用される拡張ボード及びコネクタ
JP2003085122A (ja) 2001-09-13 2003-03-20 Nec Corp コンピュータシステムおよびスイッチコネクタ
JP4094370B2 (ja) 2002-07-31 2008-06-04 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
KR100468761B1 (ko) * 2002-08-23 2005-01-29 삼성전자주식회사 분할된 시스템 데이터 버스에 연결되는 메모리 모듈을구비하는 반도체 메모리 시스템
US6832177B2 (en) 2002-12-27 2004-12-14 Intel Corporation Method of addressing individual memory devices on a memory module
KR100539237B1 (ko) 2003-06-19 2005-12-27 삼성전자주식회사 메모리 모듈 또는 소켓에 장착되는 종단 제공장치 및 이를이용하는 메모리 시스템
KR100593439B1 (ko) * 2004-02-24 2006-06-28 삼성전자주식회사 메모리 모듈 및 이의 신호 라인 배치 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8661207B2 (en) 2008-09-24 2014-02-25 Electronics & Telecommunications Research Institute Method and apparatus for assigning a memory to multi-processing unit

Also Published As

Publication number Publication date
JP2007183941A (ja) 2007-07-19
US20070161264A1 (en) 2007-07-12
KR100761832B1 (ko) 2007-09-28
DE102006062578A1 (de) 2007-07-26
DE102006062578B4 (de) 2016-07-21
JP4943136B2 (ja) 2012-05-30
US7539035B2 (en) 2009-05-26

Similar Documents

Publication Publication Date Title
US8446781B1 (en) Multi-rank partial width memory modules
US7200023B2 (en) Dual-edged DIMM to support memory expansion
KR100531426B1 (ko) 메모리 제어기와 메모리 모듈 사이에 버퍼 데이지-체인커넥션을 구현하기 위한 장치
US8713249B2 (en) Configurable memory controller/memory module communication system
US20080082732A1 (en) Systems and apparatus for main memory with non-volatile type memory modules, and related technologies
US10109324B2 (en) Extended capacity memory module with dynamic data buffers
US20070126464A1 (en) Dynamic on-die termination launch latency reduction
KR100761832B1 (ko) 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템
US11853600B2 (en) Memory systems, modules, and methods for improved capacity
US20200117629A1 (en) Support for multiple widths of dram in double data rate controllers or data buffers
US7944726B2 (en) Low power termination for memory modules
JP3806089B2 (ja) 複数のメモリ・モジュールを配列した多バンク・メモリ・サブシステム
US20180196763A1 (en) Flexible high-density memory module
US20080270649A1 (en) Multi-channel memory connection system and method
KR101526318B1 (ko) 메인 보드 상에 스터브 저항이 형성된 메모리 보드를 포함하는 메모리 시스템
JP2007164787A (ja) メモリシステム
CN220305791U (zh) 一种转接结构及验证系统
US6081862A (en) Switching system for optimization of signal reflection
CN220305792U (zh) 一种转接结构及验证系统
CN117873914A (zh) 服务器及内存扩展组件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 13