JP4943136B2

JP4943136B2 - メモリモジュールの構成を変更可能なメモリシステム

Info

Publication number: JP4943136B2
Application number: JP2006348010A
Authority: JP
Inventors: 載濬李; 鍾勳金; 光洙朴
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-01-09
Filing date: 2006-12-25
Publication date: 2012-05-30
Anticipated expiration: 2026-12-25
Also published as: JP2007183941A; US20070161264A1; KR100761832B1; DE102006062578A1; DE102006062578B4; KR20070074362A; US7539035B2

Description

本発明は、メモリシステムに係り、特にメモリモジュールの構成を変更可能なメモリシステムに関する。

ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）のような半導体メモリ装置は、個人用コンピュータまたはサーバのようなコンピュータシステムで広く使われる。半導体メモリ装置の高性能化及び高容量化を実現するために、多数の半導体メモリ装置がメモリモジュールに搭載され、メモリモジュールがコンピュータシステムのシステムボード（または、マザーボード）に設置（または、挿入）される。

一般的に、メモリシステムは、メモリコントローラ、メモリモジュール、及びメモリモジュールが設置されるコネクタ（または、ソケット）を備える。コネクタは、メモリコントローラとメモリモジュールとをシステムボードのチャンネル（または、電線）を介して連結する。
一方、メモリシステムのユーザは、メモリモジュールの構成を変更して使用しようとする。すなわち、ユーザは、メモリモジュールの個数を調節して、高容量のメモリシステムまたは低容量のメモリシステムを選択的に使用しようとする。

本発明が解決しようとする課題は、メモリモジュールの構成を変更可能なメモリシステムを提供することである。

前記課題を解決するための本発明の実施形態によるメモリシステムは、システムボード上に配置される第１コネクタと、前記システムボード上に配置される第２コネクタと、前記システムボード上に配置され、前記第１コネクタのピンとチャンネルを介して連結されるピン、及び前記第２コネクタのピンとチャンネルを介して連結されるピンを備える第３コネクタと、前記第３コネクタのピンにチャンネルを介して連結されるメモリコントローラと、を備え、前記メモリシステムが第１メモリ容量を有するとき、前記第１コネクタ及び前記第２コネクタにダミーメモリモジュールをそれぞれ設置し、前記第３コネクタに第１メモリモジュールを設置することによって、前記ダミーメモリモジュール及び前記第１メモリモジュールを前記メモリコントローラに連結し、前記メモリシステムが前記第１メモリ容量より大きい第２メモリ容量を有するとき、前記第１コネクタ及び第２コネクタにのみ第２メモリモジュールをそれぞれ設置することによって、前記第２メモリモジュールを前記メモリコントローラに連結することを特徴とする。

前記課題を解決するための本発明の他の実施形態によるメモリシステムは、システムボード上に配置され、ピンを備える第１コネクタと、前記システムボード上に配置され、前記第１コネクタのピンのうち一部にチャンネルを介して連結されるピンを備える第２コネクタと、前記第１コネクタのピンのうち一部及び前記第２コネクタのピンにチャンネルを介して連結されるメモリコントローラと、を備え、前記メモリシステムが第１メモリ容量を有するとき、前記第１コネクタにのみ第１メモリモジュールを設置することによって、前記第１メモリモジュールを前記メモリコントローラに連結し、前記メモリシステムが前記第１メモリ容量より大きい第２メモリ容量を有するとき、前記第１コネクタに第２メモリモジュールを設置し、前記第２コネクタに第３メモリモジュールを設置することによって、前記第２メモリモジュール及び前記第３メモリモジュールを前記メモリコントローラに連結することを特徴とする。

前記課題を解決するための本発明のさらに他の実施形態によるメモリシステムは、システムボード上に配置される第１コネクタと、前記システムボード上に配置される第２コネクタと、前記第１コネクタ及び前記第２コネクタ上に設置され、前記第１コネクタのピン及び前記第２コネクタのピンに連結されたピンを備える補助コネクタと、前記第１コネクタのピン及び前記第２コネクタのピンにチャンネルを介して連結されるメモリコントローラと、を備え、前記メモリシステムが第１メモリ容量を有するとき、前記補助コネクタに第１メモリモジュールを設置することによって、前記第１メモリモジュールを前記メモリコントローラに連結し、前記メモリシステムが第１メモリ容量より大きい第２メモリ容量を有するとき、前記設置された補助コネクタを除去し、前記第１コネクタ及び前記第２コネクタに第２メモリモジュールをそれぞれ設置することによって、第２メモリモジュールを前記メモリコントローラに連結することを特徴とする。

本発明によるメモリシステムは、メモリモジュールの構成を変更しうる。したがって、ユーザは、低容量のメモリシステムまたは高容量のメモリシステムを選択的に使用しうる。

本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。

以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。
図１は、本発明の一実施形態によるメモリシステムを示すブロックダイヤグラムである。図１に示すように、メモリシステム１００は、第１コネクタ１１０、第２コネクタ１２０、第３コネクタ１３０及びメモリコントローラ１４０を備える。第１コネクタ１１０、第２コネクタ１２０、第３コネクタ１３０及びメモリコントローラ１４０は、システムボード（図示せず）上に配置することができる。

第１コネクタ１１０、第２コネクタ１２０及び第３コネクタ１３０は、メモリコントローラ１４０と、第１コネクタ１１０、第２コネクタ１２０及び第３コネクタ１３０にそれぞれ設置されるメモリモジュールを、システムボードのチャンネルＣ１ないしＣ３２を介して連結する。すなわち、第１コネクタ１１０のピンＰ１、第２コネクタ１２０のピンＰ２及び第３コネクタ１３０のピンＰ３は、システムボードのチャンネルＣ１ないしＣ３２を介してメモリコントローラ１４０に連結（または、ラウティング）される。それぞれのチャンネルＣ１ないしＣ３２は、データを伝達するデータチャンネルである。

第１コネクタ１１０のピンＰ１は、対応するチャンネルを介して第３コネクタ１３０のピンＰ３に連結され、第３コネクタ１３０のピンＰ３は、対応するチャンネルを介してメモリコントローラ１４０に連結される。第３チャンネルＣ３のように、第２コネクタ１２０のピンＰ２に連結されていないチャンネルＣ３，Ｃ５，…，Ｃ３１は、例えばシステムボードの内部のビアを介して連結されるチャンネルとしてもよい。第１コネクタ１１０で使われていないピンは、斜線で示される。

第２コネクタ１２０のピンＰ２は、対応するチャンネルを介して第３コネクタ１３０のピンＰ３に連結され、第３コネクタ１３０のピンＰ３は、対応するチャンネルを介してメモリコントローラ１４０に連結される。第２コネクタ１２０で使われていないピンは、斜線で示される。

メモリシステム１００が第１メモリ容量（または、第１データ保存容量）を有する場合、第１コネクタ１１０及び第２コネクタ１２０にダミーメモリモジュール（図示せず）がそれぞれ設置され、第３コネクタ１３０に第１メモリモジュール（図示せず）が設置される。
第１メモリモジュールの実施形態を図２Ａに示し、前記ダミーメモリモジュールの実施形態を図２Ｂに示す。

図２Ａに示すように、第１メモリモジュール１５０は、３２ピンのＳＩＭＭ（ＳｉｎｇｌｅＩｎ−ｌｉｎｅＭｅｍｏｒｙＭｏｄｕｌｅ）であり、４個のメモリ装置ＤＲＡＭを備える。それぞれのメモリ装置ＤＲＡＭのデータバス幅はｘ８であり、それぞれのメモリ装置ＤＲＡＭのデータピン（ＤＱピン）は、第１メモリモジュール１５０のピン（または、タブ）に連結される。

図２Ｂに示すように、ダミーメモリモジュール１６０は、ＳＩＭＭであって、メモリ装置が搭載されず、ダミーメモリモジュール１６０のピンに連結された終端抵抗ＲＴを含む。それぞれの終端抵抗ＲＴの一端子には、電源電圧ＶＤＤを印加することができる。

終端抵抗ＲＴを含むダミーメモリモジュール１６０が第１コネクタ１１０及び第２コネクタ１２０に設置されることによって、チャンネルでの信号の反射が減少するので、データチャンネルの信号忠実度が向上する。ダミーメモリモジュール１６０で使われていないピンは、斜線で示される。

図１に示すように、メモリシステム１００が第１メモリ容量より大きい第２メモリ容量を有する場合、第１コネクタ１１０及び第２コネクタ１２０にのみ第２メモリモジュール（図示せず）がそれぞれ設置され、第３コネクタ１３０には、前記第１メモリモジュール１５０は設置されない。

第２メモリモジュールの実施形態を、図２Ｃに示す。図２Ｃに示すように、第２メモリモジュール１７０は、ＳＩＭＭであり、４個のメモリ装置ＤＲＡＭを備える。それぞれのメモリ装置ＤＲＡＭのデータバス幅はｘ４であり、それぞれのメモリ装置ＤＲＡＭのデータピンは、第２メモリモジュール１７０のピンに連結される。第２メモリモジュール１７０で使われていないピンは、斜線で示される。一方、第２メモリモジュール１７０のメモリ容量は、第１メモリモジュール１５０のメモリ容量と同じである。

図１に示すように、メモリコントローラ１４０は、第１コネクタ１１０、第２コネクタ１２０及び第３コネクタ１３０に設置されるメモリモジュールのメモリ装置に／からデータがチャンネルＣ１ないしＣ３２を介して入力／出力されるように制御する。メモリコントローラ１４０は、チップセットともいう。

前述したように、本発明によるメモリシステム１００は、メモリコントローラ１４０により制御されるメモリモジュールの構成を変更することができる。したがって、ユーザは、第１メモリモジュール１５０を備える低容量のメモリシステム、または二つの第２メモリモジュール１７０を備える高容量のメモリシステムを選択的に使用することができる。

本発明によるメモリシステム１００は、ＳＩＭＭメモリモジュールを使用すると説明したが、本発明によるメモリシステム１００は、ＳＩＭＭと同じデータバス幅を有するＤＩＭＭ（ＤｕａｌＩｎ−ｌｉｎｅＭｅｍｏｒｙＭｏｄｕｌｅ）メモリモジュールを使用することもできる。

図３は、本発明の他の実施形態によるメモリシステムを示すブロックダイヤグラムである。図３に示すように、メモリシステム２００は、第１コネクタ２１０、第２コネクタ２２０及びメモリコントローラ２３０を備える。第１コネクタ２１０、第２コネクタ２２０及びメモリコントローラ２３０は、システムボード（図示せず）上に配置することができる。

第１コネクタ２１０及び第２コネクタ２２０は、メモリコントローラ２３０と、第１コネクタ２１０及び第２コネクタ２２０にそれぞれ設置されるメモリモジュールを、システムボードのチャンネルＣ１ないしＣ３２を介して連結する。すなわち、第１コネクタ２１０のピンＰ１及び第２コネクタ１２０のピンＰ２は、システムボードのチャンネルＣ１ないしＣ３２を介してメモリコントローラ２３０に連結される。それぞれのチャンネルＣ１ないしＣ３２は、データを伝達するデータチャンネルである。

第１コネクタ２１０のピンＰ１の一部は、対応するチャンネルを介してメモリコントローラ２３０に連結され、第１コネクタ２１０のピンＰ１のうち一部は、対応するチャンネルを介して第２コネクタ２２０のピンＰ２に連結される。第３チャンネルＣ３のように、第２コネクタ２２０のピンＰ２に連結されていないチャンネルＣ３，Ｃ５，…，Ｃ３１は、例えばシステムボードの内部のビアを介して連結されるチャンネルとすることができる。

第２コネクタ２２０のピンＰ２は、対応するチャンネルを介してメモリコントローラ２３０に連結される。第２コネクタ２２０で使われていないピンは、斜線で示される。
メモリシステム２００が第１メモリ容量を有する場合、第１コネクタ２１０にのみ第１メモリモジュールが設置され、第２コネクタ２２０には、メモリモジュールが設置されない。第１メモリモジュールの実施形態は、図２Ａに示した第１メモリモジュール１５０と同様である。

図３に示すように、メモリシステム２００が第１メモリ容量より大きい第２メモリ容量を有する場合、第１コネクタ２１０に第２メモリモジュール（図示せず）が設置され、第２コネクタ２２０に第３メモリモジュール（図示せず）が設置される。第２メモリモジュールの実施形態は図４に示し、第３メモリモジュールの実施形態は、図２Ｃに示した第２メモリモジュール１７０と同様である。

図４に示すように、第２メモリモジュール２４０は、３２ピンのＳＩＭＭであり、４個のメモリ装置ＤＲＡＭ及び終端抵抗ＲＴを備える。それぞれのメモリ装置ＤＲＡＭのデータバス幅はｘ４であり、それぞれのメモリ装置ＤＲＡＭのデータピンは、第２メモリモジュール２４０のピンに連結される。データピンに連結されていない第２メモリモジュール２４０のピンには、第３メモリモジュールに連結されたチャンネルを介して伝達される信号の忠実度を向上させるために、終端抵抗ＲＴが連結される。それぞれの終端抵抗ＲＴの一端子には、電源電圧ＶＤＤを印加することができる。
一方、第２メモリモジュール２４０のメモリ容量または前記第３メモリモジュールのメモリ容量は、それぞれ前記第１メモリモジュールのメモリ容量と同じである。

図３に示すように、メモリコントローラ２３０は、第１コネクタ２１０及び第２コネクタ２２０に設置されるメモリモジュールのメモリ装置に／からデータがチャンネルを介して入力／出力されるように制御する。
前述したように、本発明によるメモリシステム２００は、メモリコントローラ２３０により制御されるメモリモジュールの構成を変更することができる。したがって、ユーザは、第１メモリモジュールを備える低容量のメモリシステム、または第２メモリモジュール２４０及び第３メモリモジュールを備える高容量のメモリシステムを選択的に使用することができる。

本発明によるメモリシステム２００は、ＳＩＭＭメモリモジュールを使用すると説明したが、本発明によるメモリシステム２００は、ＳＩＭＭと同じデータバス幅を有するＤＩＭＭメモリモジュールを使用することもできる。

図５は、本発明のさらに他の実施形態によるメモリシステムを示すブロックダイヤグラムである。図５に示すように、メモリシステム３００は、第１コネクタ３１０、第２コネクタ３２０及びメモリコントローラ３３０を備える。
メモリシステム３００は、第１コネクタ３１０及び第２コネクタ３２０上に設置され、第１コネクタのピンＰ１及び第２コネクタのピンＰ２に連結されたピンを備える補助コネクタ（図示せず）をさらに備える。補助コネクタは、インターポーザともいう。

第１コネクタ３１０、第２コネクタ３２０及びメモリコントローラ３３０は、システムボード（図示せず）上に配置することができる。第１コネクタ３１０及び第２コネクタ３２０は、メモリコントローラ３３０と、第１コネクタ３１０及び第２コネクタ３２０にそれぞれ設置されるメモリモジュールを、システムボードのチャンネルＣ１ないしＣ３２を介して連結する。すなわち、第１コネクタ３１０のピンＰ１及び第２コネクタ３２０のピンＰ２は、システムボードのチャンネルＣ１ないしＣ３２を介してメモリコントローラ３３０に連結される。それぞれのチャンネルＣ１ないしＣ３２は、データを伝達するデータチャンネルである。

第１コネクタ３１０のピンＰ１は、対応するチャンネルを介してメモリコントローラ３３０に連結される。第３チャンネルＣ３のようなチャンネルＣ３，Ｃ５，…，Ｃ３１は、例えばシステムボードの内部のビアを介して連結するチャンネルとすることができる。第１コネクタ３１０で使われていないピンは、斜線で示される。
第２コネクタ３２０のピンＰ２は、対応するチャンネルを介してメモリコントローラ３３０に連結される。第２コネクタ３２０で使われていないピンは、斜線で示される。

メモリシステム３００が第１メモリ容量を有する場合、補助コネクタにのみ第１メモリモジュールが設置される。第１メモリモジュールの設置方法は、図６Ａに示す。
図６Ａに示すように、第１コネクタ３１０及び第２コネクタ３２０上に補助コネクタ３４０が設置され、補助コネクタ３４０に第１メモリモジュール３５０が設置される。第１メモリモジュール３５０の実施形態は、図２Ａに示した第１メモリモジュール１５０と同様である。

図５に示すように、メモリシステム３００が第１メモリ容量より大きい第２メモリ容量を有する場合、設置された補助コネクタが除去され、第１コネクタ３１０及び第２コネクタ３２０に第２メモリモジュール（図示せず）がそれぞれ設置される。第２メモリモジュールの設置方法は図６Ｂに示す。

図６Ｂに示すように、第１コネクタ３１０及び第２コネクタ３２０に第２メモリモジュール３６０がそれぞれ設置される。第２メモリモジュール３６０の実施形態は、図２Ｃに示した第２メモリモジュール１７０と同様である。一方、第２メモリモジュール３６０のメモリ容量は、第１メモリモジュール３５０のメモリ容量と同じである。

図５に示すように、メモリコントローラ３３０は、第１コネクタ３１０及び第２コネクタ３２０（または、補助コネクタ）に設置されるメモリモジュールのメモリ装置に／からデータがチャンネルを介して入力／出力されるように制御する。
前述したように、本発明によるメモリシステム３００は、メモリコントローラ３３０により制御されるメモリモジュールの構成を変更することができる。したがって、ユーザは、第１メモリモジュール３５０を備える低容量のメモリシステム、または二つの第２メモリモジュール３６０を備える高容量のメモリシステムを選択的に使用することができる。

本発明によるメモリシステム３００は、ＳＩＭＭメモリモジュールを使用すると説明したが、本発明によるメモリシステム３００は、ＳＩＭＭと同じデータバス幅を有するＤＩＭＭメモリモジュールを使用することもできる。

以上、図面と明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に、本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想により決まらなければならない。

本発明は、メモリモジュールを備えるメモリシステム関連の技術分野に適用可能である。

本発明の一実施形態によるメモリシステムを示すブロックダイヤグラムである。図１に示した第３コネクタに設置される第１メモリモジュールの実施形態を示す図である。図１に示した第１コネクタ及び第２コネクタにそれぞれ設置されるダミーメモリモジュールの実施形態を示す図である。図１に示した第１コネクタ及び第２コネクタにそれぞれ設置される第２メモリモジュールの実施形態を示す図である。本発明の他の実施形態によるメモリシステムを示すブロックダイヤグラムである。図３に示した第２コネクタに設置されるメモリモジュールの実施形態を示す図である。本発明のさらに他の実施形態によるメモリシステムを示すブロックダイヤグラムである。図５のメモリシステムがｘ８メモリ装置を備えるメモリモジュールで構成される場合を説明するための図である。図５のメモリシステムがｘ４メモリ装置を備えるメモリモジュールで構成される場合を説明するための図である。

符号の説明

１００メモリシステム
１１０第１コネクタ
１２０第２コネクタ
１３０第３コネクタ
１４０メモリコントローラ

Claims

システムボード上に配置される第１コネクタと、
前記システムボード上に配置される第２コネクタと、
前記システムボード上に配置され、前記第１コネクタのピンとチャンネルを介して連結されるピン、及び前記第２コネクタのピンとチャンネルを介して連結されるピンを備える第３コネクタと、
前記第３コネクタのピンにチャンネルを介して連結されるメモリコントローラと、を備え、
メモリシステムが第１メモリ容量を有するとき、前記第１コネクタ及び前記第２コネクタにダミーメモリモジュールをそれぞれ設置し、前記第３コネクタに第１メモリモジュールを設置することによって、前記ダミーメモリモジュール及び前記第１メモリモジュールを前記メモリコントローラに連結し、
前記メモリシステムが前記第１メモリ容量より大きい第２メモリ容量を有するとき、前記第１コネクタ及び第２コネクタにのみ第２メモリモジュールをそれぞれ設置することによって、前記第２メモリモジュールを前記メモリコントローラに連結することを特徴とするメモリシステム。
前記ダミーメモリモジュールは、終端抵抗を含むことを特徴とする請求項１に記載のメモリシステム。
前記終端抵抗の一端子には、電源電圧が印加されることを特徴とする請求項２に記載のメモリシステム。
前記第１メモリモジュールは、ｘ８メモリ装置を備え、前記第２メモリモジュールは、ｘ４メモリ装置を備えることを特徴とする請求項１に記載のメモリシステム。
前記第１メモリモジュール、第２メモリモジュール及びダミーメモリモジュールは、それぞれＳＩＭＭであることを特徴とする請求項１に記載のメモリシステム。
前記第１コネクタのピンのうち一部は、前記システムボードの内部のビアを介して前記第３コネクタのピンに連結されることを特徴とする請求項１に記載のメモリシステム。
前記第１メモリモジュールのメモリ容量は、前記第２メモリモジュールのメモリ容量と同一であることを特徴とする請求項１に記載のメモリシステム。
システムボード上に配置され、ピンを備える第１コネクタと、
前記システムボード上に配置され、前記第１コネクタのピンのうち一部にチャンネルを介して連結されるピンを備える第２コネクタと、
前記第１コネクタのピンのうち一部及び前記第２コネクタのピンにチャンネルを介して連結されるメモリコントローラと、を備え、
メモリシステムが第１メモリ容量を有するとき、前記第１コネクタにのみ第１メモリモジュールを設置することによって、前記第１メモリモジュールを前記メモリコントローラに連結し、
前記メモリシステムが前記第１メモリ容量より大きい第２メモリ容量を有するとき、前記第１コネクタに第２メモリモジュールを設置し、前記第２コネクタに第３メモリモジュールを設置することによって、前記第２メモリモジュール及び前記第３メモリモジュールを前記メモリコントローラに連結することを特徴とするメモリシステム。
前記第１メモリモジュールは、ｘ８メモリ装置を備え、
前記第２メモリモジュールは、ｘ４メモリ装置及び終端抵抗を備え、
前記第３メモリモジュールは、ｘ４メモリ装置を備えることを特徴とする請求項８に記載のメモリシステム。
前記終端抵抗の一端子には、電源電圧が印加されることを特徴とする請求項９に記載のメモリシステム。
前記第１メモリモジュール、前記第２メモリモジュール及び前記第３メモリモジュールは、それぞれＳＩＭＭであることを特徴とする請求項８に記載のメモリシステム。
前記第１コネクタのピンのうち一部は、前記システムボードの内部のビアを介して前記メモリコントローラに連結されることを特徴とする請求項８に記載のメモリシステム。
前記第１メモリモジュールのメモリ容量、第２メモリモジュールのメモリ容量及び第３メモリモジュールのメモリ容量は、同一であることを特徴とする請求項８に記載のメモリシステム。
システムボード上に配置される第１コネクタと、
前記システムボード上に配置される第２コネクタと、
前記第１コネクタ及び前記第２コネクタ上に設置され、前記第１コネクタのピン及び前記第２コネクタのピンに連結されたピンを備える補助コネクタと、
前記第１コネクタのピン及び前記第２コネクタのピンにチャンネルを介して連結されるメモリコントローラと、を備え、
メモリシステムが第１メモリ容量を有するとき、前記補助コネクタに第１メモリモジュールを設置することによって、前記第１メモリモジュールを前記メモリコントローラに連結し、
前記メモリシステムが第１メモリ容量より大きい第２メモリ容量を有するとき、前記設置された補助コネクタを除去し、前記第１コネクタ及び前記第２コネクタに第２メモリモジュールをそれぞれ設置することによって、第２メモリモジュールを前記メモリコントローラに連結することを特徴とするメモリシステム。
前記第１メモリモジュールは、ｘ８メモリ装置を備え、前記第２メモリモジュールは、ｘ４メモリ装置を備えることを特徴とする請求項１４に記載のメモリシステム。
前記第１メモリモジュール及び前記第２メモリモジュールは、それぞれＳＩＭＭであることを特徴とする請求項１４に記載のメモリシステム。
前記第１コネクタのピンのうち一部は、前記システムボードの内部のビアを介して前記メモリコントローラに連結されることを特徴とする請求項１４に記載のメモリシステム。
前記第１メモリモジュールのメモリ容量は、前記第２メモリモジュールのメモリ容量と同一であることを特徴とする請求項１４に記載のメモリシステム。