JP3398694B2 - メモリモジュール変換コネクタ及び情報処理装置 - Google Patents
メモリモジュール変換コネクタ及び情報処理装置Info
- Publication number
- JP3398694B2 JP3398694B2 JP24035299A JP24035299A JP3398694B2 JP 3398694 B2 JP3398694 B2 JP 3398694B2 JP 24035299 A JP24035299 A JP 24035299A JP 24035299 A JP24035299 A JP 24035299A JP 3398694 B2 JP3398694 B2 JP 3398694B2
- Authority
- JP
- Japan
- Prior art keywords
- dimm
- simm
- signal group
- memory module
- module conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はメモリモジュール変
換コネクタと情報処理装置に関し、特に２つのシングル
インラインメモリモジュール（ＳＩＭＭと略す）と１つ
のデュアルインラインメモリモジュール（ＤＩＭＭと略
す）を変換するメモリモジュール変換コネクタとこのメ
モリモジュール変換コネクタを実装した情報処理装置に
関する。
換コネクタと情報処理装置に関し、特に２つのシングル
インラインメモリモジュール（ＳＩＭＭと略す）と１つ
のデュアルインラインメモリモジュール（ＤＩＭＭと略
す）を変換するメモリモジュール変換コネクタとこのメ
モリモジュール変換コネクタを実装した情報処理装置に
関する。
【０００２】
【従来の技術】情報処理装置の主記憶等の記憶手段とし
て、容易に交換や増設ができるようにしたメモリモジュ
ールが広く使われている。メモリモジュールは１辺がコ
ネクタに挿入して接続できるように作られた比較的小さ
な基板上に数個から数十個程度のメモリチップを搭載し
たもので、情報処理装置内の基板に取り付けられたコネ
クタに実装できるようになっているため、容易に脱着が
できる。複数のメモリチップを搭載することにより、例
えば３２ビットや６４ビット等のまとまったデータ幅を
持ち、１枚から数枚を１セットとして各情報処理装置の
主記憶等のアクセスデータ幅とし、主記憶の増設や再構
成も上記セットを単位として容易にできるようになって
いる。
て、容易に交換や増設ができるようにしたメモリモジュ
ールが広く使われている。メモリモジュールは１辺がコ
ネクタに挿入して接続できるように作られた比較的小さ
な基板上に数個から数十個程度のメモリチップを搭載し
たもので、情報処理装置内の基板に取り付けられたコネ
クタに実装できるようになっているため、容易に脱着が
できる。複数のメモリチップを搭載することにより、例
えば３２ビットや６４ビット等のまとまったデータ幅を
持ち、１枚から数枚を１セットとして各情報処理装置の
主記憶等のアクセスデータ幅とし、主記憶の増設や再構
成も上記セットを単位として容易にできるようになって
いる。
【０００３】現在、メモリモジュールにはコネクタに接
続する信号を、１列としたシングルインラインメモリモ
ジュール（ＳＩＭＭ）と、２列としたデュアルインライ
ンメモリモジュール（ＤＩＭＭ）とがある。ＤＩＭＭは
ＳＩＭＭの２倍の信号を扱えるので一般にＳＩＭＭの２
倍のデータ幅を持っている。主記憶やメモリチップのデ
ータ幅や記憶容量は、テクノロジの急激な進歩に合わせ
て増大しており、次々とビット単価の安いメモリモジュ
ールが作られ、ユーザは多種類のメモリモジュールから
適当なものを選ぶことができる。
続する信号を、１列としたシングルインラインメモリモ
ジュール（ＳＩＭＭ）と、２列としたデュアルインライ
ンメモリモジュール（ＤＩＭＭ）とがある。ＤＩＭＭは
ＳＩＭＭの２倍の信号を扱えるので一般にＳＩＭＭの２
倍のデータ幅を持っている。主記憶やメモリチップのデ
ータ幅や記憶容量は、テクノロジの急激な進歩に合わせ
て増大しており、次々とビット単価の安いメモリモジュ
ールが作られ、ユーザは多種類のメモリモジュールから
適当なものを選ぶことができる。
【０００４】一方メモリモジュールを実装する情報処理
装置は、開発時点で予測される状況によりどの仕様のメ
モリモジュールを採用するか決めることになる。データ
幅については情報処理装置で可変にすることは難しいの
で固定にし、実装するメモリチップ数やメモリチップの
容量を代えることにより、いくつかの記憶容量のメモリ
モジュールに対応できるようにしている。
装置は、開発時点で予測される状況によりどの仕様のメ
モリモジュールを採用するか決めることになる。データ
幅については情報処理装置で可変にすることは難しいの
で固定にし、実装するメモリチップ数やメモリチップの
容量を代えることにより、いくつかの記憶容量のメモリ
モジュールに対応できるようにしている。
【０００５】
【発明が解決しようとする課題】最近ではＳＩＭＭに代
わってＤＩＭＭが増えており、特に大容量の主記憶を実
現する情報処理装置ではその傾向が強い。従って、新た
に導入する装置ではＤＩＭＭを採用するものが多く、従
来あるＳＩＭＭ採用の装置との間でＳＩＭＭとＤＩＭＭ
とで互換性がないことにより、比較的高価なメモリモジ
ュールの再利用や増設などの使い方が制限されるという
課題があった。
わってＤＩＭＭが増えており、特に大容量の主記憶を実
現する情報処理装置ではその傾向が強い。従って、新た
に導入する装置ではＤＩＭＭを採用するものが多く、従
来あるＳＩＭＭ採用の装置との間でＳＩＭＭとＤＩＭＭ
とで互換性がないことにより、比較的高価なメモリモジ
ュールの再利用や増設などの使い方が制限されるという
課題があった。
【０００６】具体的には、第１に、ＳＩＭＭ採用の情報
処理装置を購入して年月が過ぎた後に主記憶の増設や再
構成をする際に、仕様に合ったＳＩＭＭがすでに旧式と
なってしまった場合、生産量、流通量が落ち込んでしま
うために入手しにくくなるということや、新たなテクノ
ロジに対応したＤＩＭＭに比べてビット単価が割高なＳ
ＩＭＭを購入せざるを得ないという課題があった。
処理装置を購入して年月が過ぎた後に主記憶の増設や再
構成をする際に、仕様に合ったＳＩＭＭがすでに旧式と
なってしまった場合、生産量、流通量が落ち込んでしま
うために入手しにくくなるということや、新たなテクノ
ロジに対応したＤＩＭＭに比べてビット単価が割高なＳ
ＩＭＭを購入せざるを得ないという課題があった。
【０００７】第２に、情報処理装置を置き換える際に、
装置のメモリに対するデータ幅が同じであっても、置き
換え前の情報処理装置がＳＩＭＭを採用し、置き換え後
の情報処理装置がＤＩＭＭを採用していた場合、置き換
え前の情報処理装置に実装しているＳＩＭＭが置き換え
後の新しい情報処理装置で再利用することができなくな
り、さらに増設の際は新たに高価なＤＩＭＭを購入しな
ければならないことである。
装置のメモリに対するデータ幅が同じであっても、置き
換え前の情報処理装置がＳＩＭＭを採用し、置き換え後
の情報処理装置がＤＩＭＭを採用していた場合、置き換
え前の情報処理装置に実装しているＳＩＭＭが置き換え
後の新しい情報処理装置で再利用することができなくな
り、さらに増設の際は新たに高価なＤＩＭＭを購入しな
ければならないことである。
【０００８】本発明の目的は上記の課題を解決するため
のメモリモジュール変換コネクタを提供することにあ
る。
のメモリモジュール変換コネクタを提供することにあ
る。
【０００９】
【００１０】
【課題を解決するための手段】
本発明の第１のメモリモ
ジュール変換コネクタは、ＤＩＭＭを挿入して信号を伝
達するための複数の接触部を持つ溝を設けたＤＩＭＭ受
け部と、前記ＤＩＭＭ受け部の両端に設けられたＤＩＭ
Ｍガイド部と、前記ＤＩＭＭ受け部の両側に設けられそ
れぞれＳＩＭＭコネクタに挿入可能とした第１のＳＩＭ
Ｍ代替挿入部及び第２のＳＩＭＭ代替挿入部とを一体化
して有する。
ジュール変換コネクタは、ＤＩＭＭを挿入して信号を伝
達するための複数の接触部を持つ溝を設けたＤＩＭＭ受
け部と、前記ＤＩＭＭ受け部の両端に設けられたＤＩＭ
Ｍガイド部と、前記ＤＩＭＭ受け部の両側に設けられそ
れぞれＳＩＭＭコネクタに挿入可能とした第１のＳＩＭ
Ｍ代替挿入部及び第２のＳＩＭＭ代替挿入部とを一体化
して有する。
【００１１】本発明の第２のメモリモジュール変換コネ
クタは、ＤＩＭＭを挿入して信号を伝達するための複数
の接触部を持つ溝を設けたＤＩＭＭ受け部と、前記ＤＩ
ＭＭ受け部の両端に設けられたＤＩＭＭガイド部と、前
記ＤＩＭＭ受け部の両側に設けられそれぞれＳＩＭＭコ
ネクタに挿入可能とした第１のＳＩＭＭ代替挿入部及び
第２のＳＩＭＭ代替挿入部とを一体化して有し、前記第
１のＳＩＭＭ代替挿入部の制御信号群及びアドレス信号
群を前記ＤＩＭＭ受け部の制御信号群及びアドレス信号
群のそれぞれに接続する手段と、前記第１のＳＩＭＭ代
替挿入部のデータ信号群を前記ＤＩＭＭ受け部の第１の
データ信号群に接続する手段と、前記第２のＳＩＭＭ代
替挿入部のデータ信号群を前記ＤＩＭＭ受け部の第２の
データ信号群に接続する手段とを有する。
クタは、ＤＩＭＭを挿入して信号を伝達するための複数
の接触部を持つ溝を設けたＤＩＭＭ受け部と、前記ＤＩ
ＭＭ受け部の両端に設けられたＤＩＭＭガイド部と、前
記ＤＩＭＭ受け部の両側に設けられそれぞれＳＩＭＭコ
ネクタに挿入可能とした第１のＳＩＭＭ代替挿入部及び
第２のＳＩＭＭ代替挿入部とを一体化して有し、前記第
１のＳＩＭＭ代替挿入部の制御信号群及びアドレス信号
群を前記ＤＩＭＭ受け部の制御信号群及びアドレス信号
群のそれぞれに接続する手段と、前記第１のＳＩＭＭ代
替挿入部のデータ信号群を前記ＤＩＭＭ受け部の第１の
データ信号群に接続する手段と、前記第２のＳＩＭＭ代
替挿入部のデータ信号群を前記ＤＩＭＭ受け部の第２の
データ信号群に接続する手段とを有する。
【００１２】本発明の第３のメモリモジュール変換コネ
クタは、ＤＩＭＭを挿入して信号を伝達するための複数
の接触部を持つ溝を設けたＤＩＭＭ受け部と、前記ＤＩ
ＭＭ受け部の両端に設けられたＤＩＭＭガイド部と、前
記ＤＩＭＭ受け部の両側に設けられそれぞれＳＩＭＭコ
ネクタに挿入可能とした第１のＳＩＭＭ代替挿入部及び
第２のＳＩＭＭ代替挿入部とを一体化して有し、前記第
１のＳＩＭＭ代替挿入部の制御信号群及びアドレス信号
群を前記ＤＩＭＭ受け部の制御信号群及びアドレス信号
群のそれぞれに接続する手段と、前記第１のＳＩＭＭ代
替挿入部のデータ信号群及びデータパリティ信号群を前
記ＤＩＭＭ受け部の第１のデータ信号群及び第１のデー
タパリティ信号群のそれぞれに接続する手段と、前記第
２のＳＩＭＭ代替挿入部のデータ信号群及びデータパリ
ティ信号群を前記ＤＩＭＭ受け部の第２のデータ信号群
及び第２のデータパリティ信号群のそれぞれに接続する
手段とを有する。
クタは、ＤＩＭＭを挿入して信号を伝達するための複数
の接触部を持つ溝を設けたＤＩＭＭ受け部と、前記ＤＩ
ＭＭ受け部の両端に設けられたＤＩＭＭガイド部と、前
記ＤＩＭＭ受け部の両側に設けられそれぞれＳＩＭＭコ
ネクタに挿入可能とした第１のＳＩＭＭ代替挿入部及び
第２のＳＩＭＭ代替挿入部とを一体化して有し、前記第
１のＳＩＭＭ代替挿入部の制御信号群及びアドレス信号
群を前記ＤＩＭＭ受け部の制御信号群及びアドレス信号
群のそれぞれに接続する手段と、前記第１のＳＩＭＭ代
替挿入部のデータ信号群及びデータパリティ信号群を前
記ＤＩＭＭ受け部の第１のデータ信号群及び第１のデー
タパリティ信号群のそれぞれに接続する手段と、前記第
２のＳＩＭＭ代替挿入部のデータ信号群及びデータパリ
ティ信号群を前記ＤＩＭＭ受け部の第２のデータ信号群
及び第２のデータパリティ信号群のそれぞれに接続する
手段とを有する。
【００１３】本発明の情報処理装置は、前記第１のメモ
リモジュール変換コネクタ、前記第２のメモリモジュー
ル変換コネクタ、又は前記第３のメモリモジュール変換
コネクタを有する。
リモジュール変換コネクタ、前記第２のメモリモジュー
ル変換コネクタ、又は前記第３のメモリモジュール変換
コネクタを有する。
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【発明の実施の形態】次に、本発明の第１の実施の形態
について図面を参照して詳細に説明する。図１は、本発
明の第１の実施の形態のメモリモジュール変換コネクタ
の斜視図で、図２は図１の側面図である。また、図３は
第１の実施の形態のメモリモジュール変換コネクタの接
続の様子を示した図で、図４は図３の側面図である。メ
モリモジュール変換コネクタ１０は、ＤＩＭＭ４０を挿
入した際にＤＩＭＭ４０を受ける部分のＤＩＭＭ受け部
１１と、ＤＩＭＭ４０を挿入する際にＤＩＭＭ４０の左
右両側を導入するようにした部分である２個のＤＩＭＭ
ガイド部１２と、ＳＩＭＭコネクタに対してＳＩＭＭの
代わりに挿入する部分であるＳＩＭＭ代替挿入部１３及
びＳＩＭＭ代替挿入部１４とから構成される。
について図面を参照して詳細に説明する。図１は、本発
明の第１の実施の形態のメモリモジュール変換コネクタ
の斜視図で、図２は図１の側面図である。また、図３は
第１の実施の形態のメモリモジュール変換コネクタの接
続の様子を示した図で、図４は図３の側面図である。メ
モリモジュール変換コネクタ１０は、ＤＩＭＭ４０を挿
入した際にＤＩＭＭ４０を受ける部分のＤＩＭＭ受け部
１１と、ＤＩＭＭ４０を挿入する際にＤＩＭＭ４０の左
右両側を導入するようにした部分である２個のＤＩＭＭ
ガイド部１２と、ＳＩＭＭコネクタに対してＳＩＭＭの
代わりに挿入する部分であるＳＩＭＭ代替挿入部１３及
びＳＩＭＭ代替挿入部１４とから構成される。
【００２１】次に接続の様子を含めて詳しく説明する。
ＤＩＭＭ受け部１１は信号に応じた数の接触部１６を両
側に持つ溝１５を有し、ＤＩＭＭ４０が挿入されると、
接触部１６がこれと同数のＤＩＭＭの先端部分の両側に
設けられた接触部４１と接触して電気的に接続され、信
号の伝達ができるようになっている。ＤＩＭＭガイド部
１２は、ＤＩＭＭ受け部１１の左右両端に形成され、Ｄ
ＩＭＭを挿入しやすくするために設けられている。ＳＩ
ＭＭ代替挿入部１３及びＳＩＭＭ代替挿入部１４は、Ｄ
ＩＭＭ受け部１１の両側に設けられ、それぞれの先端部
分の片側に信号に応じた数の接触部１７及び接触部１８
を持ち、それぞれ基板５０に実装されるＳＩＭＭコネク
タ３１の溝３３及びＳＩＭＭコネクタ３２の溝３４に挿
入して信号を伝達する。ＳＩＭＭコネクタ３１の溝３３
には接触部１７と同数の接触部３５が設けられ、同様に
ＳＩＭＭコネクタ３２の溝３４にも接触部１７と同数の
接触部３６が設けられており、これらの接触部３５と接
触部３６がＳＩＭＭ代替挿入部１３の接触部１７とＳＩ
ＭＭ代替挿入部１４の接触部１８とにそれぞれ接触して
電気的に接続され信号を伝達する。
ＤＩＭＭ受け部１１は信号に応じた数の接触部１６を両
側に持つ溝１５を有し、ＤＩＭＭ４０が挿入されると、
接触部１６がこれと同数のＤＩＭＭの先端部分の両側に
設けられた接触部４１と接触して電気的に接続され、信
号の伝達ができるようになっている。ＤＩＭＭガイド部
１２は、ＤＩＭＭ受け部１１の左右両端に形成され、Ｄ
ＩＭＭを挿入しやすくするために設けられている。ＳＩ
ＭＭ代替挿入部１３及びＳＩＭＭ代替挿入部１４は、Ｄ
ＩＭＭ受け部１１の両側に設けられ、それぞれの先端部
分の片側に信号に応じた数の接触部１７及び接触部１８
を持ち、それぞれ基板５０に実装されるＳＩＭＭコネク
タ３１の溝３３及びＳＩＭＭコネクタ３２の溝３４に挿
入して信号を伝達する。ＳＩＭＭコネクタ３１の溝３３
には接触部１７と同数の接触部３５が設けられ、同様に
ＳＩＭＭコネクタ３２の溝３４にも接触部１７と同数の
接触部３６が設けられており、これらの接触部３５と接
触部３６がＳＩＭＭ代替挿入部１３の接触部１７とＳＩ
ＭＭ代替挿入部１４の接触部１８とにそれぞれ接触して
電気的に接続され信号を伝達する。
【００２２】上記及び以降の各接触部は半導体チップの
ピンに相当する部分で（以降信号を伝達する機能のみを
指す場合はピンとも呼ぶ）、薄い導体で作られており、
接触抵抗を小さく保つために金メッキやスズメッキ等を
施していることが多い。接触部の形態は信号を伝達する
機能が備えられていればこれ以外の形態でもかまわな
い。ＳＩＭＭ代替挿入部１３とＳＩＭＭ代替挿入部１４
との幅は基板５０に実装するＳＩＭＭコネクタ３１、３
２の実装間隔に合わせればよく、高さはなるべく低くし
たほうが実装上有利である。図示していないが、ＤＩＭ
Ｍ４０の脱落を防止するためにＤＩＭＭガイド部１２又
はその近くにＤＩＭＭをロックする機構を取り付けるこ
とも有効である。
ピンに相当する部分で（以降信号を伝達する機能のみを
指す場合はピンとも呼ぶ）、薄い導体で作られており、
接触抵抗を小さく保つために金メッキやスズメッキ等を
施していることが多い。接触部の形態は信号を伝達する
機能が備えられていればこれ以外の形態でもかまわな
い。ＳＩＭＭ代替挿入部１３とＳＩＭＭ代替挿入部１４
との幅は基板５０に実装するＳＩＭＭコネクタ３１、３
２の実装間隔に合わせればよく、高さはなるべく低くし
たほうが実装上有利である。図示していないが、ＤＩＭ
Ｍ４０の脱落を防止するためにＤＩＭＭガイド部１２又
はその近くにＤＩＭＭをロックする機構を取り付けるこ
とも有効である。
【００２３】このように、ＳＩＭＭコネクタ３１、３２
を実装した基板５０を実装した情報処理装置に、メモり
モジュール変換コネクタ１０を実装することにより、容
易に２枚のＳＩＭＭを１枚のＤＩＭＭで代替することが
できる。また、図では基板５０上にＳＩＭＭコネクタを
２つだけ実装している様子を示しているが、大容量の主
記憶を実現する場合には、多くのＳＩＭＭコネクタを基
板５０上に実装すればよく、これに伴いメモりモジュー
ル変換コネクタ１０も多く実装できるが、実装するか否
かはＤＩＭＭとＳＩＭＭの保有数によって判断すればよ
い。
を実装した基板５０を実装した情報処理装置に、メモり
モジュール変換コネクタ１０を実装することにより、容
易に２枚のＳＩＭＭを１枚のＤＩＭＭで代替することが
できる。また、図では基板５０上にＳＩＭＭコネクタを
２つだけ実装している様子を示しているが、大容量の主
記憶を実現する場合には、多くのＳＩＭＭコネクタを基
板５０上に実装すればよく、これに伴いメモりモジュー
ル変換コネクタ１０も多く実装できるが、実装するか否
かはＤＩＭＭとＳＩＭＭの保有数によって判断すればよ
い。
【００２４】次にメモリモジュールの信号について説明
する。ＳＩＭＭやＤＩＭＭ等のメモリモジュールは、読
み書きやタイミング等を制御する制御信号線、アドレス
信号線、データ信号線の信号があり、１枚から数枚のセ
ットを構成単位として主記憶機能等を提供する。信頼性
を要求される分野で使用されるメモリーモジュールは、
データの異常を検出するためにデータパリティを備えた
り、さらに高い可用性を必要とする分野で使用されるメ
モリーモジュールでは誤り訂正符号（以下ＥＣＣと略
す）を備えているものがある。データの異常を検出する
だけの場合は一定のデータのビット単位にパリティを設
けることが知られており、誤りの検出と訂正を行う場合
はＥＣＣを設けることが知られている。例えば８ビット
単位に１ビットのパリティを付与する場合は３２ビット
のデータには４ビットのパリティビットが必要で、２倍
の６４ビットのデータには８ビットのパリティが必要で
ある。誤りの検出と１ビット誤りの訂正を行うＥＣＣの
場合は、３２ビットのデータに対してはこれに付加する
ＥＣＣの誤り検出と１ビット誤り訂正も含めると７ビッ
ト以上のＥＣＣが必要だが、２倍の６４ビットのデータ
に対しては同様にＥＣＣも含めても１ビット多い８ビッ
ト以上でよい。
する。ＳＩＭＭやＤＩＭＭ等のメモリモジュールは、読
み書きやタイミング等を制御する制御信号線、アドレス
信号線、データ信号線の信号があり、１枚から数枚のセ
ットを構成単位として主記憶機能等を提供する。信頼性
を要求される分野で使用されるメモリーモジュールは、
データの異常を検出するためにデータパリティを備えた
り、さらに高い可用性を必要とする分野で使用されるメ
モリーモジュールでは誤り訂正符号（以下ＥＣＣと略
す）を備えているものがある。データの異常を検出する
だけの場合は一定のデータのビット単位にパリティを設
けることが知られており、誤りの検出と訂正を行う場合
はＥＣＣを設けることが知られている。例えば８ビット
単位に１ビットのパリティを付与する場合は３２ビット
のデータには４ビットのパリティビットが必要で、２倍
の６４ビットのデータには８ビットのパリティが必要で
ある。誤りの検出と１ビット誤りの訂正を行うＥＣＣの
場合は、３２ビットのデータに対してはこれに付加する
ＥＣＣの誤り検出と１ビット誤り訂正も含めると７ビッ
ト以上のＥＣＣが必要だが、２倍の６４ビットのデータ
に対しては同様にＥＣＣも含めても１ビット多い８ビッ
ト以上でよい。
【００２５】次に、本発明の第１の実施の形態の信号の
接続について説明する。メモリモジュール変換コネクタ
１０は図３、図４のように接続されており、基板５０上
のデータ幅は６４ビット、ＳＩＭＭのデータ幅は３２ビ
ット、ＤＩＭＭのデータ幅は６４ビットとする。基板５
０からＳＩＭＭコネクタ３１、３２を介して、ｋビット
の制御信号線ｃ（０〜ｋ−１）及びｍビットのアドレス
信号線ａ（０〜ｍ−１）をＳＩＭＭ代替挿入部１３及び
ＳＩＭＭ代替挿入部１４のｃ（０〜ｋ−１）及びａ（０
〜ｍ−１）にそれぞれ分配し、６４ビットのデータ信号
線ｄ（０〜６３）及び８ビットのデータパリティ信号線
ｐ（０〜７）のそれぞれ半分のｄ（０〜３１）及びｐ
（０〜３）をＳＩＭＭ代替挿入部１３に分配し、残りの
半分のｄ（３２〜６３）及びｐ（４〜７）をＳＩＭＭ代
替挿入部１３のｄ（０〜３１）及びｐ（０〜３）に分配
している。データパリティ信号線はここではデータ８ビ
ットに対して１ビットの割で対応させているが、対応の
させ方はこれ以外でもかまわない。また、ＳＩＭＭの種
類によってはデータパリティを備えていない場合もある
が、この場合はデータパリティ信号線をないものとして
以下考えればよい。
接続について説明する。メモリモジュール変換コネクタ
１０は図３、図４のように接続されており、基板５０上
のデータ幅は６４ビット、ＳＩＭＭのデータ幅は３２ビ
ット、ＤＩＭＭのデータ幅は６４ビットとする。基板５
０からＳＩＭＭコネクタ３１、３２を介して、ｋビット
の制御信号線ｃ（０〜ｋ−１）及びｍビットのアドレス
信号線ａ（０〜ｍ−１）をＳＩＭＭ代替挿入部１３及び
ＳＩＭＭ代替挿入部１４のｃ（０〜ｋ−１）及びａ（０
〜ｍ−１）にそれぞれ分配し、６４ビットのデータ信号
線ｄ（０〜６３）及び８ビットのデータパリティ信号線
ｐ（０〜７）のそれぞれ半分のｄ（０〜３１）及びｐ
（０〜３）をＳＩＭＭ代替挿入部１３に分配し、残りの
半分のｄ（３２〜６３）及びｐ（４〜７）をＳＩＭＭ代
替挿入部１３のｄ（０〜３１）及びｐ（０〜３）に分配
している。データパリティ信号線はここではデータ８ビ
ットに対して１ビットの割で対応させているが、対応の
させ方はこれ以外でもかまわない。また、ＳＩＭＭの種
類によってはデータパリティを備えていない場合もある
が、この場合はデータパリティ信号線をないものとして
以下考えればよい。
【００２６】図５は第１の実施の形態のメモリモジュー
ル変換コネクタの信号の接続を示した図である。メモリ
モジュール変換コネクタ１０では、ＳＩＭＭ代替挿入部
１３の信号線は全てＤＩＭＭ受け部１１に接続される
が、ＳＩＭＭ代替挿入部１４の信号線は制御信号線とア
ドレス信号線が共通のため、データ信号線とデータパリ
ティ信号線のみＤＩＭＭ受け部１１に接続される。詳細
な接続関係は図５のように、ＳＩＭＭ代替挿入部１３の
ｃ（０〜ｋ−１）及びａ（０〜ｍ−１）はＤＩＭＭ受け
部１１のｃ（０〜ｋ−１）及びａ（０〜ｍ−１）に接続
され、ＳＩＭＭ代替挿入部１３のｄ（０〜３１）及びｐ
（０〜３）はＤＩＭＭ受け部１１のｄ（０〜３１）及び
ｐ（０〜３）と接続され、ＳＩＭＭ代替挿入部１４のｄ
（０〜３１）及びｐ（０〜３）はＤＩＭＭ受け部１１の
ｄ（３２〜６３）及びｐ（４〜７）と接続される。
ル変換コネクタの信号の接続を示した図である。メモリ
モジュール変換コネクタ１０では、ＳＩＭＭ代替挿入部
１３の信号線は全てＤＩＭＭ受け部１１に接続される
が、ＳＩＭＭ代替挿入部１４の信号線は制御信号線とア
ドレス信号線が共通のため、データ信号線とデータパリ
ティ信号線のみＤＩＭＭ受け部１１に接続される。詳細
な接続関係は図５のように、ＳＩＭＭ代替挿入部１３の
ｃ（０〜ｋ−１）及びａ（０〜ｍ−１）はＤＩＭＭ受け
部１１のｃ（０〜ｋ−１）及びａ（０〜ｍ−１）に接続
され、ＳＩＭＭ代替挿入部１３のｄ（０〜３１）及びｐ
（０〜３）はＤＩＭＭ受け部１１のｄ（０〜３１）及び
ｐ（０〜３）と接続され、ＳＩＭＭ代替挿入部１４のｄ
（０〜３１）及びｐ（０〜３）はＤＩＭＭ受け部１１の
ｄ（３２〜６３）及びｐ（４〜７）と接続される。
【００２７】以上のように、２つのＳＩＭＭの代わりに
メモリモジュール変換コネクタ１０と１つのＤＩＭＭを
実装することにより、２つのＳＩＭＭを１つのＤＩＭＭ
で代替することができる。このような接続を可能とする
ためにはデータ信号線数及びデータパリティ信号線数に
おいて、ＤＩＭＭがＳＩＭＭの２倍以上持つことが必要
だが、ＤＩＭＭはＳＩＭＭに対して信号数を２倍持って
いるため、多くの場合問題とはならない。なお、電源ピ
ン、グランドピンについては図示しないが、ＤＩＭＭ受
け部１１とＳＩＭＭ代替挿入部１３及びＳＩＭＭ代替挿
入部１４との間で、電源ピンどうし、グランドピンどう
しそれぞれ接続している。
メモリモジュール変換コネクタ１０と１つのＤＩＭＭを
実装することにより、２つのＳＩＭＭを１つのＤＩＭＭ
で代替することができる。このような接続を可能とする
ためにはデータ信号線数及びデータパリティ信号線数に
おいて、ＤＩＭＭがＳＩＭＭの２倍以上持つことが必要
だが、ＤＩＭＭはＳＩＭＭに対して信号数を２倍持って
いるため、多くの場合問題とはならない。なお、電源ピ
ン、グランドピンについては図示しないが、ＤＩＭＭ受
け部１１とＳＩＭＭ代替挿入部１３及びＳＩＭＭ代替挿
入部１４との間で、電源ピンどうし、グランドピンどう
しそれぞれ接続している。
【００２８】次に、本発明の第２及び第３の実施の形態
について図面を参照して説明する。図６は、本発明の第
２及び第３の実施の形態のメモリモジュール変換コネク
タの斜視図で、図７は図６の側面図である。また、図８
は第２及び第３の実施の形態のメモリモジュール変換コ
ネクタの接続の様子を説明した図で、図９は図８の側面
図である。メモリモジュール変換コネクタ２０は、ＳＩ
ＭＭを挿入した際にＳＩＭＭを受ける部分のＳＩＭＭ受
け部２１及びＳＩＭＭ受け部２２と、ＳＩＭＭを挿入す
る際にＳＩＭＭの左右両側を導入するようにした部分で
ある４個のＳＩＭＭガイド部２３と、ＤＩＭＭコネクタ
に対してＤＩＭＭの代わりに挿入する部分であるＤＩＭ
Ｍ代替挿入部２４とから構成される。なお、第２の実施
の形態のメモリモジュール変換コネクタと第３の実施の
形態のメモリモジュール変換コネクタとは後述のよう
に、メモリモジュール変換コネクタ２０内の信号の接続
関係が異なるだけであり外観形状は同じである。
について図面を参照して説明する。図６は、本発明の第
２及び第３の実施の形態のメモリモジュール変換コネク
タの斜視図で、図７は図６の側面図である。また、図８
は第２及び第３の実施の形態のメモリモジュール変換コ
ネクタの接続の様子を説明した図で、図９は図８の側面
図である。メモリモジュール変換コネクタ２０は、ＳＩ
ＭＭを挿入した際にＳＩＭＭを受ける部分のＳＩＭＭ受
け部２１及びＳＩＭＭ受け部２２と、ＳＩＭＭを挿入す
る際にＳＩＭＭの左右両側を導入するようにした部分で
ある４個のＳＩＭＭガイド部２３と、ＤＩＭＭコネクタ
に対してＤＩＭＭの代わりに挿入する部分であるＤＩＭ
Ｍ代替挿入部２４とから構成される。なお、第２の実施
の形態のメモリモジュール変換コネクタと第３の実施の
形態のメモリモジュール変換コネクタとは後述のよう
に、メモリモジュール変換コネクタ２０内の信号の接続
関係が異なるだけであり外観形状は同じである。
【００２９】次に接続の様子を含めて詳しく説明する。
ＳＩＭＭ受け部２１は信号に応じた数の接触部２７を持
つ溝２５を有し、ＳＩＭＭ６１が挿入されると、接触部
２７がこれと同数のＳＩＭＭの先端部分に設けられた接
触部６３と接触して電気的に接続され、信号の伝達がで
きるようになっている。同様にＳＩＭＭ受け部２２は信
号に応じた数の接触部２８を持つ溝２６を有し、ＳＩＭ
Ｍ６２が挿入されると、接触部２８がこれと同数のＳＩ
ＭＭの先端部分に設けられた接触部６４と接触して電気
的に接続され、信号の伝達ができるようになっている。
ＳＩＭＭガイド部２３は、ＳＩＭＭ受け部２１、２２の
左右両端にそれぞれ形成され、ＳＩＭＭを挿入しやすく
するために設けられている。
ＳＩＭＭ受け部２１は信号に応じた数の接触部２７を持
つ溝２５を有し、ＳＩＭＭ６１が挿入されると、接触部
２７がこれと同数のＳＩＭＭの先端部分に設けられた接
触部６３と接触して電気的に接続され、信号の伝達がで
きるようになっている。同様にＳＩＭＭ受け部２２は信
号に応じた数の接触部２８を持つ溝２６を有し、ＳＩＭ
Ｍ６２が挿入されると、接触部２８がこれと同数のＳＩ
ＭＭの先端部分に設けられた接触部６４と接触して電気
的に接続され、信号の伝達ができるようになっている。
ＳＩＭＭガイド部２３は、ＳＩＭＭ受け部２１、２２の
左右両端にそれぞれ形成され、ＳＩＭＭを挿入しやすく
するために設けられている。
【００３０】ＤＩＭＭ代替挿入部２４は、ＳＩＭＭ受け
部２１、２２の間に設けられ、その先端部分の両側には
信号に応じた数の接触部２９を持っている。基板８０に
実装されるＤＩＭＭコネクタ７０の溝７１の両側には接
触部２９と同数の接触部７２が設けられており、ＤＩＭ
Ｍ代替挿入部２４が挿入されると、接触部７２と接触部
２９が接触して電気的に接続され信号を伝達する。
部２１、２２の間に設けられ、その先端部分の両側には
信号に応じた数の接触部２９を持っている。基板８０に
実装されるＤＩＭＭコネクタ７０の溝７１の両側には接
触部２９と同数の接触部７２が設けられており、ＤＩＭ
Ｍ代替挿入部２４が挿入されると、接触部７２と接触部
２９が接触して電気的に接続され信号を伝達する。
【００３１】上記の各接触部は本発明の第１の実施の形
態で説明した接触部と同じであり、接触部の形態は信号
を伝達する機能が備えられていればこれ以外の形態でも
かまわない。ＳＩＭＭ受け部２１とＳＩＭＭ受け部２２
との間隔はなるべき小さく、メモリモジュール変換コネ
クタ２０の高さはなるべく低くしたほうが実装上有利で
ある。図示していないが、ＳＩＭＭ６１やＳＩＭＭ６２
の脱落を防止するためにＳＩＭＭガイド部２３又はその
近くにＳＩＭＭをロックする機構を取り付けることも有
効である。
態で説明した接触部と同じであり、接触部の形態は信号
を伝達する機能が備えられていればこれ以外の形態でも
かまわない。ＳＩＭＭ受け部２１とＳＩＭＭ受け部２２
との間隔はなるべき小さく、メモリモジュール変換コネ
クタ２０の高さはなるべく低くしたほうが実装上有利で
ある。図示していないが、ＳＩＭＭ６１やＳＩＭＭ６２
の脱落を防止するためにＳＩＭＭガイド部２３又はその
近くにＳＩＭＭをロックする機構を取り付けることも有
効である。
【００３２】このように、ＤＩＭＭコネクタ７０を実装
した基板８０を実装した情報処理装置に、メモりモジュ
ール変換コネクタ２０を実装することにより、容易に１
枚のＤＩＭＭを２枚のＳＩＭＭで代替することができ
る。また、図では基板８０上にＤＩＭＭコネクタを１つ
だけ実装している様子を示しているが、大容量の主記憶
を実現する場合には、多くのＤＩＭＭコネクタを基板８
０上に実装すればよく、これに伴いメモりモジュール変
換コネクタ２０も多く実装できるが、実装するか否かは
ＤＩＭＭとＳＩＭＭの保有数によって判断すればよい。
した基板８０を実装した情報処理装置に、メモりモジュ
ール変換コネクタ２０を実装することにより、容易に１
枚のＤＩＭＭを２枚のＳＩＭＭで代替することができ
る。また、図では基板８０上にＤＩＭＭコネクタを１つ
だけ実装している様子を示しているが、大容量の主記憶
を実現する場合には、多くのＤＩＭＭコネクタを基板８
０上に実装すればよく、これに伴いメモりモジュール変
換コネクタ２０も多く実装できるが、実装するか否かは
ＤＩＭＭとＳＩＭＭの保有数によって判断すればよい。
【００３３】次に、本発明の第２及び第３の実施の形態
の信号の接続について説明する。メモリモジュールの信
号については第１の実施の形態で記述したとおりであ
る。ここでも、メモリモジュール変換コネクタ２０は図
８、図９のように接続されており、基板８０上のデータ
幅は６４ビットで、ＳＩＭＭのデータ幅は３２ビット
で、ＤＩＭＭのデータ幅は６４ビットとする。
の信号の接続について説明する。メモリモジュールの信
号については第１の実施の形態で記述したとおりであ
る。ここでも、メモリモジュール変換コネクタ２０は図
８、図９のように接続されており、基板８０上のデータ
幅は６４ビットで、ＳＩＭＭのデータ幅は３２ビット
で、ＤＩＭＭのデータ幅は６４ビットとする。
【００３４】図１０は第２の実施の形態のメモリモジュ
ール変換コネクタの信号の接続を説明した図である。Ｄ
ＩＭＭ代替挿入部２４が基板８０から受ける信号線は、
ｋビットの制御信号線Ｃ（０〜ｋ−１）と、ｍビットの
アドレス信号線ａ（０〜ｍ−１）と、６４ビットのデー
タ信号線ｄ（０〜６３）と、８ビットのデータパリティ
信号線ｐ（０〜７）とし、２つのＳＩＭＭ６１、６２側
の信号線はそれぞれ、ｋビットの制御信号線Ｃ（０〜ｋ
−１）と、ｍビットのアドレス信号線ａ（０〜ｍ−１）
と、３２ビットのデータ信号線ｄ（０〜３１）と、４ビ
ットのデータパリティ信号線ｐ（０〜３）とする。ま
た、データパリティ信号はここではデータ８ビットに対
して１ビットのデータパリティを対応させているが、対
応のさせ方はこれ以外でもかまわない。また、ＤＩＭＭ
の種類によってはデータパリティを備えていない場合も
あるが、この場合はデータパリティ信号線をないものと
して以下考えればよい。
ール変換コネクタの信号の接続を説明した図である。Ｄ
ＩＭＭ代替挿入部２４が基板８０から受ける信号線は、
ｋビットの制御信号線Ｃ（０〜ｋ−１）と、ｍビットの
アドレス信号線ａ（０〜ｍ−１）と、６４ビットのデー
タ信号線ｄ（０〜６３）と、８ビットのデータパリティ
信号線ｐ（０〜７）とし、２つのＳＩＭＭ６１、６２側
の信号線はそれぞれ、ｋビットの制御信号線Ｃ（０〜ｋ
−１）と、ｍビットのアドレス信号線ａ（０〜ｍ−１）
と、３２ビットのデータ信号線ｄ（０〜３１）と、４ビ
ットのデータパリティ信号線ｐ（０〜３）とする。ま
た、データパリティ信号はここではデータ８ビットに対
して１ビットのデータパリティを対応させているが、対
応のさせ方はこれ以外でもかまわない。また、ＤＩＭＭ
の種類によってはデータパリティを備えていない場合も
あるが、この場合はデータパリティ信号線をないものと
して以下考えればよい。
【００３５】ＤＩＭＭ代替挿入部２４はＤＩＭＭコネク
タ７０に挿入して基板８０の信号線と接続し、メモリモ
ジュール変換コネクタ２０においてこれらの信号線をＳ
ＩＭＭ受け部２１とＳＩＭＭ受け部２２とに分配する。
接続関係は図１０のように、ＤＩＭＭ代替挿入部２４の
ｃ（０〜ｋ−１）及びａ（０〜ｍ−１）はＳＩＭＭ受け
部２１及びＳＩＭＭ受け部２２のｃ（０〜ｋ−１）及び
ａ（０〜ｍ−１）と接続され、ＤＩＭＭ代替挿入部２４
のｄ（０〜３１）及びｐ（０〜３）はＳＩＭＭ受け部２
１のｄ（０〜３１）及びｐ（０〜３）と接続され、ＤＩ
ＭＭ代替挿入部２４のｄ（３２〜６３）及びｐ（４〜
７）はＳＩＭＭ受け部２２のｄ（０〜３１）及びｐ（０
〜３）と接続される。
タ７０に挿入して基板８０の信号線と接続し、メモリモ
ジュール変換コネクタ２０においてこれらの信号線をＳ
ＩＭＭ受け部２１とＳＩＭＭ受け部２２とに分配する。
接続関係は図１０のように、ＤＩＭＭ代替挿入部２４の
ｃ（０〜ｋ−１）及びａ（０〜ｍ−１）はＳＩＭＭ受け
部２１及びＳＩＭＭ受け部２２のｃ（０〜ｋ−１）及び
ａ（０〜ｍ−１）と接続され、ＤＩＭＭ代替挿入部２４
のｄ（０〜３１）及びｐ（０〜３）はＳＩＭＭ受け部２
１のｄ（０〜３１）及びｐ（０〜３）と接続され、ＤＩ
ＭＭ代替挿入部２４のｄ（３２〜６３）及びｐ（４〜
７）はＳＩＭＭ受け部２２のｄ（０〜３１）及びｐ（０
〜３）と接続される。
【００３６】図１１は第３の実施の形態のメモリモジュ
ール変換コネクタの信号の接続を説明した図である。第
３の実施の形態のメモリモジュール変換コネクタは外観
上は第２の実施の形態と同じで、メモリモジュール変換
コネクタ内部の信号の接続のみが異なるので図６〜図９
は第２の実施の形態のメモリモジュール変換コネクタと
共有して用いている。第２の実施の形態のメモリモジュ
ール変換コネクタがデータのみ又はパリティに対応して
いるのに対して、第３の実施の形態のメモリモジュール
変換コネクタではＥＣＣに対応している点が異なる。
ール変換コネクタの信号の接続を説明した図である。第
３の実施の形態のメモリモジュール変換コネクタは外観
上は第２の実施の形態と同じで、メモリモジュール変換
コネクタ内部の信号の接続のみが異なるので図６〜図９
は第２の実施の形態のメモリモジュール変換コネクタと
共有して用いている。第２の実施の形態のメモリモジュ
ール変換コネクタがデータのみ又はパリティに対応して
いるのに対して、第３の実施の形態のメモリモジュール
変換コネクタではＥＣＣに対応している点が異なる。
【００３７】ＤＩＭＭ代替挿入部２４が基板８０から受
ける信号線は、ｋビットの制御信号線Ｃ（０〜ｋ−１）
と、ｍビットのアドレス信号線ａ（０〜ｍ−１）と、６
４ビットのデータ信号線ｄ（０〜６３）と、８ビットの
ＥＣＣ信号線ｅ（０〜７）とする。また、２つのＳＩＭ
Ｍ６１、６２側の信号線はそれぞれ、ｋビットの制御信
号線Ｃ（０〜ｋ−１）と、ｍビットのアドレス信号線ａ
（０〜ｍ−１）と、３２ビットのデータ信号線ｄ（０〜
３１）と、７ビットのＥＣＣ信号線ｅ（０〜６）とす
る。
ける信号線は、ｋビットの制御信号線Ｃ（０〜ｋ−１）
と、ｍビットのアドレス信号線ａ（０〜ｍ−１）と、６
４ビットのデータ信号線ｄ（０〜６３）と、８ビットの
ＥＣＣ信号線ｅ（０〜７）とする。また、２つのＳＩＭ
Ｍ６１、６２側の信号線はそれぞれ、ｋビットの制御信
号線Ｃ（０〜ｋ−１）と、ｍビットのアドレス信号線ａ
（０〜ｍ−１）と、３２ビットのデータ信号線ｄ（０〜
３１）と、７ビットのＥＣＣ信号線ｅ（０〜６）とす
る。
【００３８】ＤＩＭＭ代替挿入部２４はＤＩＭＭコネク
タ７０に挿入して基板８０の信号線と接続し、メモリモ
ジュール変換コネクタ２０においてこれらの信号線をＳ
ＩＭＭ受け部２１とＳＩＭＭ受け部２２とに分配する。
接続関係は図１１のように、ＤＩＭＭ代替挿入部２４の
ｃ（０〜ｋ−１）及びａ（０〜ｍ−１）はＳＩＭＭ受け
部２１及びＳＩＭＭ受け部２２の双方と接続され、ＤＩ
ＭＭ代替挿入部２４のｄ（０〜３１）及びｅ（０〜６）
はＳＩＭＭ受け部２１のｄ（０〜３１）及びｅ（０〜
６）と接続され、ＤＩＭＭ代替挿入部２４のｄ（３２〜
６３）及びｅ（７）はＳＩＭＭ受け部２２のｄ（０〜３
１）及びｅ（０）と接続される。ＳＩＭＭ受け部２２の
ｅ（１〜６）の６ビットは未使用となる。
タ７０に挿入して基板８０の信号線と接続し、メモリモ
ジュール変換コネクタ２０においてこれらの信号線をＳ
ＩＭＭ受け部２１とＳＩＭＭ受け部２２とに分配する。
接続関係は図１１のように、ＤＩＭＭ代替挿入部２４の
ｃ（０〜ｋ−１）及びａ（０〜ｍ−１）はＳＩＭＭ受け
部２１及びＳＩＭＭ受け部２２の双方と接続され、ＤＩ
ＭＭ代替挿入部２４のｄ（０〜３１）及びｅ（０〜６）
はＳＩＭＭ受け部２１のｄ（０〜３１）及びｅ（０〜
６）と接続され、ＤＩＭＭ代替挿入部２４のｄ（３２〜
６３）及びｅ（７）はＳＩＭＭ受け部２２のｄ（０〜３
１）及びｅ（０）と接続される。ＳＩＭＭ受け部２２の
ｅ（１〜６）の６ビットは未使用となる。
【００３９】以上のように第２及び第３の実施の形態に
おいて、ＤＩＭＭの代わりにメモリモジュール変換コネ
クタ２０と２つのＳＩＭＭを実装することにより、１つ
のＤＩＭＭを２つのＳＩＭＭで代替することができる。
第２の実施の形態において、このような接続を可能とす
るためには、データ信号線数及びデータパリティ信号線
数において、ＤＩＭＭがＳＩＭＭの２倍以上持つことが
必要だが、ＤＩＭＭはＳＩＭＭに対して信号ピン数を２
倍持っているため、多くの場合問題とはならない。第３
の実施の形態において、このような接続を可能とするた
めには、ＤＩＭＭ、ＳＩＭＭともＥＣＣを採用していれ
ば問題ない。また、ＳＩＭＭがパリティを前提としたも
のである場合、ＳＩＭＭのパリティ信号数の２倍した数
がＤＩＭＭのＥＣＣ信号数以上であれば、ＳＩＭＭのパ
リティ信号をＥＣＣ信号として使用することも可能であ
る。なお、電源ピン、グランドピンについては図示しな
いが、ＳＩＭＭ受け部２１とＳＩＭＭ受け部２２とＤＩ
ＭＭ代替挿入部２４との間で、電源ピンどうし、グラン
ドピンどうしそれぞれ接続している。
おいて、ＤＩＭＭの代わりにメモリモジュール変換コネ
クタ２０と２つのＳＩＭＭを実装することにより、１つ
のＤＩＭＭを２つのＳＩＭＭで代替することができる。
第２の実施の形態において、このような接続を可能とす
るためには、データ信号線数及びデータパリティ信号線
数において、ＤＩＭＭがＳＩＭＭの２倍以上持つことが
必要だが、ＤＩＭＭはＳＩＭＭに対して信号ピン数を２
倍持っているため、多くの場合問題とはならない。第３
の実施の形態において、このような接続を可能とするた
めには、ＤＩＭＭ、ＳＩＭＭともＥＣＣを採用していれ
ば問題ない。また、ＳＩＭＭがパリティを前提としたも
のである場合、ＳＩＭＭのパリティ信号数の２倍した数
がＤＩＭＭのＥＣＣ信号数以上であれば、ＳＩＭＭのパ
リティ信号をＥＣＣ信号として使用することも可能であ
る。なお、電源ピン、グランドピンについては図示しな
いが、ＳＩＭＭ受け部２１とＳＩＭＭ受け部２２とＤＩ
ＭＭ代替挿入部２４との間で、電源ピンどうし、グラン
ドピンどうしそれぞれ接続している。
【００４０】
【発明の効果】本発明の第１の実施の形態のメモリモジ
ュール変換コネクタにより、ＳＩＭＭを採用している情
報処理装置でＤＩＭＭを代替して使用することができ
る。これにより、入手しやすく、かつ安価なＤＩＭＭを
ＳＩＭＭに代わって使用することが可能となる。
ュール変換コネクタにより、ＳＩＭＭを採用している情
報処理装置でＤＩＭＭを代替して使用することができ
る。これにより、入手しやすく、かつ安価なＤＩＭＭを
ＳＩＭＭに代わって使用することが可能となる。
【００４１】本発明の第２及び第３の実施の形態のメモ
リモジュール変換コネクタにより、ＤＩＭＭを採用して
いる情報処理装置でＳＩＭＭを代替して使用することが
でる。これにより、ＳＩＭＭ採用の情報処理装置からＤ
ＩＭＭ採用の情報処理装置に置き換えた際も、ＳＩＭＭ
を置き換えた装置に流用し再利用することが可能とな
る。
リモジュール変換コネクタにより、ＤＩＭＭを採用して
いる情報処理装置でＳＩＭＭを代替して使用することが
でる。これにより、ＳＩＭＭ採用の情報処理装置からＤ
ＩＭＭ採用の情報処理装置に置き換えた際も、ＳＩＭＭ
を置き換えた装置に流用し再利用することが可能とな
る。
【図１】第１の実施の形態のメモリモジュール変換コネ
クタの斜視図である。
クタの斜視図である。
【図２】図１の側面図である。
【図３】第１の実施の形態のメモリモジュール変換コネ
クタの接続を説明した図である。
クタの接続を説明した図である。
【図４】図３の側面図である。
【図５】第１の実施の形態のメモリモジュール変換コネ
クタの信号の接続を説明した図である。
クタの信号の接続を説明した図である。
【図６】第２及び第３の実施の形態のメモリモジュール
変換コネクタの斜視図である。
変換コネクタの斜視図である。
【図７】図６の側面図である。
【図８】第２及び第３の実施の形態のメモリモジュール
変換コネクタの接続を説明した図である。
変換コネクタの接続を説明した図である。
【図９】図８の側面図である。
【図１０】第２の実施の形態のメモリモジュール変換コ
ネクタの信号の接続を説明した図である。
ネクタの信号の接続を説明した図である。
【図１１】第３の実施の形態のメモリモジュール変換コ
ネクタの信号の接続を説明した図である。
ネクタの信号の接続を説明した図である。
１０ メモリモジュール変換コネクタ
１１ ＤＩＭＭ受け部
１２ ＤＩＭＭガイド部
１３ ＳＩＭＭ代替挿入部
１４ ＳＩＭＭ代替挿入部
２０ メモリモジュール変換コネクタ
２１ ＳＩＭＭ受け部
２２ ＳＩＭＭ受け部
２３ ＳＩＭＭガイド部
２４ ＤＩＭＭ代替挿入部
３１ ＳＩＭＭコネクタ
３２ ＳＩＭＭコネクタ
４０ ＤＩＭＭ
５０ 基板
６１ ＳＩＭＭ
６２ ＳＩＭＭ
７０ ＤＩＭＭコネクタ
８０ 基板
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｒ 31/06 Ｈ０１Ｒ 23/68 ３０３Ｆ
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01R 12/16
H01R 31/02 - 31/06
G06F 3/00
G06F 12/16
G11C 5/00 303
Claims (4)
- 【請求項１】 ＤＩＭＭを挿入して信号を伝達するため
の複数の接触部を持つ溝を設けたＤＩＭＭ受け部と、前
記ＤＩＭＭ受け部の両端に設けられたＤＩＭＭガイド部
と、前記ＤＩＭＭ受け部の両側に設けられそれぞれＳＩ
ＭＭコネクタに挿入可能とした第１のＳＩＭＭ代替挿入
部及び第２のＳＩＭＭ代替挿入部とを一体化して備えた
ことを特徴とするメモリモジュール変換コネクタ。 - 【請求項２】 ＤＩＭＭを挿入して信号を伝達するため
の複数の接触部を持つ溝を設けたＤＩＭＭ受け部と、前
記ＤＩＭＭ受け部の両端に設けられたＤＩＭＭガイド部
と、前記ＤＩＭＭ受け部の両側に設けられそれぞれＳＩ
ＭＭコネクタに挿入可能とした第１のＳＩＭＭ代替挿入
部及び第２のＳＩＭＭ代替挿入部とを一体化して備え、
前記第１のＳＩＭＭ代替挿入部の制御信号群及びアドレ
ス信号群を前記ＤＩＭＭ受け部の制御信号群及びアドレ
ス信号群のそれぞれに接続し、前記第１のＳＩＭＭ代替
挿入部のデータ信号群を前記ＤＩＭＭ受け部の第１のデ
ータ信号群に接続し、前記第２のＳＩＭＭ代替挿入部の
データ信号群を前記ＤＩＭＭ受け部の第２のデータ信号
群に接続したことを特徴とするメモリモジュール変換コ
ネクタ。 - 【請求項３】 ＤＩＭＭを挿入して信号を伝達するため
の複数の接触部を持つ溝を設けたＤＩＭＭ受け部と、前
記ＤＩＭＭ受け部の両端に設けられたＤＩＭＭガイド部
と、前記ＤＩＭＭ受け部の両側に設けられそれぞれＳＩ
ＭＭコネクタに挿入可能とした第１のＳＩＭＭ代替挿入
部及び第２のＳＩＭＭ代替挿入部とを一体化して備え、
前記第１のＳＩＭＭ代替挿入部の制御信号群及びアドレ
ス信号群を前記ＤＩＭＭ受け部の制御信号群及びアドレ
ス信号群のそれぞれに接続し、前記第１のＳＩＭＭ代替
挿入部のデータ信号群及びデータパリティ信号群を前記
ＤＩＭＭ受け部の第１のデータ信号群及び第１のデータ
パリティ信号群のそれぞれに接続し、前記第２のＳＩＭ
Ｍ代替挿入部のデータ信号群及びデータパリティ信号群
を前記ＤＩＭＭ受け部の第２のデータ信号群及び第２の
データパリティ信号群のそれぞれに接続したことを特徴
とするメモリモジュール変換コネクタ。 - 【請求項４】 請求項１、請求項２、又は請求項３のメ
モリモジュール変換コネクタを有する情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24035299A JP3398694B2 (ja) | 1999-08-26 | 1999-08-26 | メモリモジュール変換コネクタ及び情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24035299A JP3398694B2 (ja) | 1999-08-26 | 1999-08-26 | メモリモジュール変換コネクタ及び情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068181A JP2001068181A (ja) | 2001-03-16 |
| JP3398694B2 true JP3398694B2 (ja) | 2003-04-21 |
Family
ID=17058222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24035299A Expired - Fee Related JP3398694B2 (ja) | 1999-08-26 | 1999-08-26 | メモリモジュール変換コネクタ及び情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3398694B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723486B1 (ko) | 2005-05-12 | 2007-05-30 | 삼성전자주식회사 | 심/딤 구조를 가지는 메모리 모듈 및 메모리 시스템 |
| KR100761832B1 (ko) * | 2006-01-09 | 2007-09-28 | 삼성전자주식회사 | 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템 |
| CN102591425A (zh) * | 2011-01-10 | 2012-07-18 | 鸿富锦精密工业（深圳）有限公司 | 内存条保护槽组合 |
| US11588279B2 (en) | 2020-09-24 | 2023-02-21 | Intel Corporation | Dual in-line memory module (DIMM) socket circuit to detect improper insertion of a DIMM edge into a DIMM socket |
-
1999
- 1999-08-26 JP JP24035299A patent/JP3398694B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068181A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6097883A (en) | Dual state memory card having combined and single circuit operation | |
| US7044770B2 (en) | Technique for identifying multiple circuit components | |
| US7414312B2 (en) | Memory-module board layout for use with memory chips of different data widths | |
| US9019779B2 (en) | Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules | |
| US7523248B2 (en) | System having a controller device, a buffer device and a plurality of memory devices | |
| US6502161B1 (en) | Memory system including a point-to-point linked memory subsystem | |
| US6457155B1 (en) | Method for making a memory card adapter insertable into a motherboard memory card socket comprising a memory card receiving socket having the same configuration as the motherboard memory card socket | |
| KR100235222B1 (ko) | 싱글 인라인 메모리 모듈 | |
| KR100294975B1 (ko) | Simm／dimm 메모리 모듈 | |
| US6857038B2 (en) | Common connector for memory cards and switching arbitration method for shared pins of a connector | |
| US6004139A (en) | Memory module interface card adapter | |
| US20020038405A1 (en) | Method and apparatus for implementing multiple memory buses on a memory module | |
| EP1890294A2 (en) | Buffered memory module with configurable interface width | |
| US6477603B1 (en) | Multiple PCI adapters within single PCI slot on an matax planar | |
| US7487413B2 (en) | Memory module testing apparatus and method of testing memory modules | |
| US20100032820A1 (en) | Stacked Memory Module | |
| US7394715B1 (en) | Memory system comprising memories with different capacities and storing and reading method thereof | |
| CN110546617A (zh) | 具有集成式错误校正的dram存储器 | |
| JP2007265391A (ja) | 無線周波数インターフェースを含んだ電子サブシステムアセンブリ | |
| JP3398694B2 (ja) | メモリモジュール変換コネクタ及び情報処理装置 | |
| US7545651B2 (en) | Memory module with a predetermined arrangement of pins | |
| US7617367B2 (en) | Memory system including a two-on-one link memory subsystem interconnection | |
| US7633767B2 (en) | Memory modules including SIMM and DIMM-type connection structures and related memory systems | |
| EP0793169A1 (en) | Identification interface | |
| US7694263B2 (en) | Method of wiring data transmission lines and printed circuit board assembly wired using the method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030121 |
|
| LAPS | Cancellation because of no payment of annual fees |